JP2011023730A - 半導体デバイスの製造方法及び基板処理装置 - Google Patents

半導体デバイスの製造方法及び基板処理装置 Download PDF

Info

Publication number
JP2011023730A
JP2011023730A JP2010182164A JP2010182164A JP2011023730A JP 2011023730 A JP2011023730 A JP 2011023730A JP 2010182164 A JP2010182164 A JP 2010182164A JP 2010182164 A JP2010182164 A JP 2010182164A JP 2011023730 A JP2011023730 A JP 2011023730A
Authority
JP
Japan
Prior art keywords
processing chamber
gas
containing gas
oxygen
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010182164A
Other languages
English (en)
Inventor
Tadashi Terasaki
正 寺崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2010182164A priority Critical patent/JP2011023730A/ja
Publication of JP2011023730A publication Critical patent/JP2011023730A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】金属製のゲート電極(メタル電極)のダメージを熱酸化により修復する際の高誘電率ゲート絶縁膜の結晶化を抑制する。
【解決手段】エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理室内に搬入する工程と、処理室内で、基板を高誘電率ゲート絶縁膜が結晶化しない温度に加熱した状態で、基板に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す工程と、処理後の基板を処理室内から搬出する工程と、を有し、酸化処理を施す工程では、水素含有ガスの活性化時期と酸素含有ガスの活性化時期とが互いに一致するよう、処理室内への水素含有ガスの供給を開始した後、所定時間経過してから処理室内への酸素含有ガスの供給を開始する。
【選択図】図2

Description

本発明は、高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理する半導体デバイスの製造方法、及び基板処理装置に関する。
近年、半導体デバイスの高集積化高速化に伴い、トランジスタの微細化、薄膜化が進められている。この微細化によりゲート絶縁膜の薄膜化が進むと、これまでゲート絶縁膜として使われてきた酸化シリコン膜(SiO膜)では、トンネル電流等によるゲート電極のリーク電流が増大してしまう。特に、ゲート絶縁膜は、キャパシタ絶縁膜と違って、リーク電流が増大すると絶縁膜として機能しなくなるため、リーク電流を抑制する必要がある。また、ゲート電極は、電気抵抗値を小さくして導電性を高め、動作特性を高速化させる必要がある。このため、ゲート絶縁膜を高誘電率材料で形成し、ゲート電極を金属で形成する半導体デバイスの検討が進められている。以下、高誘電率材料で形成されたゲート絶縁膜を高誘電率(以下、High−kともいう)ゲート絶縁膜と呼び、金属で形成されたゲート電極をメタル電極と呼ぶ。
図9に、MOSトランジスタのプロセスフローの主要な工程と代表的な処理内容を示す。MOSトランジスタを製造するには、まず、シリコン基板上にHfOやHfSiOといった高誘電率材料でゲート絶縁膜を形成する(ゲート絶膜形成工程)。次に、ゲート絶縁膜上に、従来のポリシリコンに代えて、タングステン(W)、ルテニウム(Ru)、窒化チタン(TiN)、タンタル(Ta)、モリブデン(Mo)等の金属材料でゲート電極を形成する(ゲート電極形成工程)。続いて、エッチングマスクの形成及び加工を経て、ドライエッチングによりゲート電極及びゲート絶縁膜の加工を行う(エッチング工程)。この後、エッチングによって生じたゲート電極のエッチングダメージ、すなわち、加工面の物理的な荒れを、熱酸化によって修復する(ゲート電極の修復工程)。修復工程が終了したら、シリコン基板表面にイオン打ち込み(インプラ)を施して、ソース、ドレインを形成する。続いて、アニール処理により、ドーパント(チャネル、ソース、ドレインへインプラされたリン(P)、ヒ素(As)、ホウ素(B)等)の活性化を行う。
しかし、ゲート電極を金属で形成すると、ドライエッチングの修復工程の際に、ゲート電極が過度に酸化されてしまい、酸化によって抵抗値が増加してしまうことがある。ゲート電極の過度の酸化を抑制する方法として、シリコン基板の温度を850℃以上の所定の温度としつつ、処理雰囲気を酸素ガスと水素ガスとを含む混合ガスとし、水素還元を行いつつゲート電極を酸化させる方法も考えられる。しかしながら、ハフニア(HfO)、ハフニウムシリケート(HfSiO、以下HfSiOともいう)、窒化ハフニウムシリケート(HfSiON)、酸化アルミニウム(AlO)等の高誘電率材料は、例えば400℃〜1000℃程度の熱履歴によって結晶化してしまうことがある。従って、上述のようにシリコン基板を850℃以上に加熱すると、高誘電率材料で形成されたHigh−kゲート絶縁膜が多結晶構造となってしまうことがある。多結晶構造となったHigh−kゲート絶縁膜には結晶粒界が存在するため、ゲート電極に電圧を印加したときに結晶粒界の欠陥を通じて電流が流れてしまい、リーク電流が増大してしまうことがある。
そこで本発明は、メタル電極、すなわち金属で形成されたゲート電極のエッチングダメージを修復する際に、High−kゲート絶縁膜の結晶化を抑制し、リーク電流を低減させることが可能な半導体デバイスの製造方法及び基板処理装置を提供することを目的とす
る。
本発明の一態様によれば、エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理室内に搬入する工程と、前記処理室内で、前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱した状態で、前記基板に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す工程と、処理後の前記基板を前記処理室内から搬出する工程と、を有する半導体デバイスの製造方法が提供される。
本発明の他の態様によれば、エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板が搬入される処理室と、前記処理室内に搬入された前記基板を加熱する加熱部と、前記処理室内に水素含有ガスと酸素含有ガスとを供給するガス供給系と、前記処理室内にプラズマを生成するプラズマ生成部と、前記加熱部、前記ガス供給系、及び前記プラズマ生成部を制御する制御部と、を備え、前記制御部は、前記加熱部により前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱させ、前記ガス供給系により前記処理室内に前記酸素含有ガスと前記酸素含有ガスとを供給させ、前記プラズマ生成部により前記処理室内にプラズマを生成させて、前記基板に対してプラズマで励起した前記水素含有ガスと前記酸素含有ガスとを供給して酸化処理を施す基板処理装置が提供される。
本発明によれば、メタル電極のエッチングダメージを修復する際に、High−kゲート絶縁膜の結晶化を抑制し、リーク電流を低減させることが可能な半導体デバイスの製造方法及び基板処理装置を提供することができる。
本発明の第1の実施形態に係る基板処理装置であるMMT装置の概略構成図である。 本発明の第1の実施形態に係る半導体デバイスであるMOSトランジスタの断面構造及びその製造工程を示す解説図である。 水素ガスに対する酸素ガスの流量比と、TiNからなるゲート電極のシート抵抗値との関係を示すグラフ図である。 処理温度を変化させた場合における、水素ガスに対する酸素ガスの流量比と、TiNからなるゲート電極のシート抵抗値との関係を示すグラフ図である。 ゲート電極の修復条件を示す表図である。 ゲート電極の修復工程におけるプロセスガスの供給、停止タイミング、プラズマ処理の開始、停止タイミングを示す図である。 本発明の第2の実施形態に係る基板処理装置であるICP方式プラズマ処理装置を示す概略構成図である。 本発明の第3の実施形態に係る基板処理装置であるECR方式プラズマ処理装置を示す概略構成図である。 MOSトランジスタの従来のプロセスフローの主要な工程と代表的な処理内容を示す図である。
<本発明の第1の実施形態>
(1)基板処理装置の構成
以下に、本発明の第1の実施形態に係る基板処理装置の構成について、図1を参照しながら説明する。
なお、本実施形態に係る基板処理装置は、電界と磁界とにより高密度プラズマを生成できる変形マグネトロン型プラズマ源(Modified Magnetron Typed Plasma Source)を備えている。変形マグネトロン型プラズマ源は、放電用電極に高周波電力を供給して電界を形成するとともに磁界を形成することで、マグネトロン放電を起こすように構成されている。放電用電極から放出された電子がドリフトしながらサイクロイド運動を続けて周回することにより電離生成率が高まり、長寿命の高密度プラズマを生成される。変形マグネトロン型プラズマ源を備えた基板処理装置を、以下、MMT装置とも称する。MMT装置は、反応ガスを励起分解させて基板表面を酸化または窒化等の拡散処理、または基板表面に薄膜を形成する、または基板表面をエッチングする、酸化ガスを供給して修復する、還元ガスを供給して酸化を抑制する等、基板へ各種のプラズマ処理を施すように構成されている。
(処理容器)
MMT装置は、処理容器203を備えている。処理容器203は、第1の容器であるドーム型の上側容器210と、第2の容器である碗型の下側容器211とを備えている。上側容器210は、下側容器211の上に被せられている。上側容器210は、酸化アルミニウム又は石英等の非金属材料で形成されている。下側容器211は、アルミニウムで形成されている。処理容器203内には、エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板としてのウエハ200が搬入される処理室201が形成されている。なお、上側容器210を非金属材料で形成することによって、基板処理の際におけるウエハ200の金属汚染を抑制できる。
(ガス供給系)
処理室201の上部には、ガス供給部としてのシャワーヘッド236が設けられている。シャワーヘッド236は、キャップ状の蓋体233と、ガス供給口234と、バッファ室237と、開口238と、遮蔽プレート240と、ガス吹出口239とを備えている。バッファ室237は、ガス供給口234より供給されたガスを分散する分散空間として構成されている。
ガス供給口234には、水素含有ガス、酸素含有ガス、及び水素含有ガスと酸素含有ガスとの混合ガスであるプロセスガス230を供給することのできるガス供給管232の下流端が接続されている。ガス供給管232の上流端は、開閉弁であるバルブ243a及び流量制御器(流量制御部)であるマスフローコントローラ241を介して、プロセスガス230の供給源であるガスボンベ(図示せず)に接続されている。ガス供給管232から供給されるガスは、シャワーヘッド236を介して処理室201内に供給されるように構成されている。主に、シャワーヘッド236、ガス供給口234、ガス供給管232、バルブ243a、マスフローコントローラ241、ガス供給源(図示せず)により、処理室201内に水素含有ガスと酸素含有ガスとの混合ガスであるプロセスガス230を供給するガス供給系が構成されている。
(ガス排気系)
処理室201の下方側壁には、処理室201内の雰囲気を排気するガス排気口235が設けられている。処理室201内に供給されたプロセスガス230は、処理室201の底方向へ流れ、ガス排気口235から排気される。ガス排気口235には、ガス排気管231の上流端が接続されている。ガス排気管231には、上流側から順に、圧力調整器であるAPC242、開閉弁であるバルブ243b、排気装置である真空ポンプ246が設けられている。主に、ガス排気口235、ガス排気管231、APC242、バルブ243b、真空ポンプ246により、処理室201内の雰囲気を排気するガス排気系が構成されている。
(プラズマ生成部)
処理容器203の外周には、処理室201内のプラズマ生成領域224を取り囲むように、第1の電極である筒状電極215が設けられている。筒状電極215は、処理室201内にプラズマを生成させ、処理室201内に供給されるプロセスガス230を励起させる放電機構(放電部)として機能する。筒状電極215は、筒状、例えば円筒状に形成されている。筒状電極215には、高周波電力を印加する高周波電源273が、インピーダンスの整合を行う整合器272を介して接続されている。
また、処理容器203(上側容器210)の外周には、処理室201内のプラズマ生成領域224を取り囲むように、磁界形成機構(磁界形成部)である上下一対の筒状磁石216が設けられている。筒状磁石216は、筒状、例えば円筒状に形成された永久磁石として構成されている。上下一対の筒状磁石216は、筒状電極215の外周側の上下端近傍にそれぞれ配置される。上下一対の筒状磁石216、216は、処理室201の半径方向に沿った両端(内周端と外周端)に磁極を持ち、上下一対の筒状磁石216、216の磁極の向きが逆向きになるように設定されている。従って、内周部の磁極同士が異極となっている。これにより、筒状電極215の内周面に沿って円筒軸方向に磁力線が形成されるように構成されている。
主に、筒状電極215、上下一対の筒状磁石216、高周波電源273、整合器272、により、処理室201内にプラズマを生成するプラズマ生成部が構成されている。なお、筒状電極215及び筒状磁石216の周囲には、この筒状電極215及び筒状磁石216で形成される電界や磁界を外部環境や他処理炉等の装置に悪影響を及ぼさないように、電界や磁界を有効に遮蔽する遮蔽板223が設けられている。
(サセプタ)
処理室201内の底側中央には、ウエハ200を保持する基板保持具(基板保持部)としてのサセプタ217が配置されている。サセプタ217は、例えば窒化アルミニウムやセラミックス、又は石英等の非金属材料で形成され、内部に加熱機構(加熱部)としてのヒータ217bが一体的に埋め込まれており、ウエハ200を加熱できるようになっている。ヒータ217bは電力が印加されてウエハ200を1000℃程度にまで加熱できるようになっている。サセプタ217を、窒化アルミニウムやセラミックス又は石英等の非金属材料で構成することによって、基板処理の際におけるウエハ200の金属汚染が抑制される。
また、サセプタ217の内部には、インピーダンスを変化させる電極である第2の電極(図示しない)が設けられている。この第2の電極は、インピーダンス可変機構274を介して接地されている。インピーダンス可変機構274は、コイルや可変コンデンサ等から構成され、コイルのパターン数や可変コンデンサの容量値等を制御することによって、上記第2の電極(図示しない)及びサセプタ217を介してウエハ200の電位を制御できるようになっている。
サセプタ217は、下側容器211とは電気的に絶縁されている。サセプタ217は、サセプタ昇降機構(昇降部)268により下方から支持され、昇降自在に構成されている。サセプタ217の少なくとも3箇所には、貫通孔217aが設けられている。処理室201床面(下側容器211底面)には、ウエハ200を突上げるためのウエハ突上げピン266が、貫通孔217aに対応する位置にそれぞれ設けられている。サセプタ昇降機構268によりサセプタ217が下降させられたときは、ウエハ突上げピン266の先端が、サセプタ217と非接触の状態で貫通孔217aを突き抜け、処理室201内外に搬送されるウエハ200を下方から支持するように構成されている。
また、下側容器211の側壁には、仕切弁となるゲートバルブ244が設けられている。ゲートバルブ244が開いている時には、図中省略の搬送機構(搬送部)により処理室201内外に対してウエハ200を搬送できるように構成されている。また、ゲートバルブ244が閉まっている時には、処理室201が気密に封止されるように構成されている。
また基板処理装置は、制御部としてのコントローラ121を備えている。コントローラ121は、信号線Aを通じてAPC242、バルブ243b、真空ポンプ246を、信号線Bを通じてサセプタ昇降機構268を、信号線Cを通じてゲートバルブ244を、信号線Dを通じて整合器272、高周波電源273を、信号線Eを通じてマスフローコントローラ241、バルブ243aを、さらに図示しない信号線を通じてサセプタ217に埋め込まれたヒータ217bやインピーダンス可変機構274をそれぞれ制御するよう構成されている。
(2)基板処理工程
次に、半導体デバイスの製造工程の一工程として、High−kゲート絶縁膜の形成からゲート電極の修復までの製造工程を含む半導体デバイスの製造方法を図1、図2、図6を参照して説明する。なお、後述するゲート電極の修復工程は、上記のMMT装置により実施される。図2は、本実施形態に係る半導体デバイスであるMOSトランジスタの断面構造、及びその製造工程を示す解説図である。図6は、ゲート電極の修復工程におけるプロセスガスの供給、停止タイミング、プラズマ処理の開始、停止タイミングを示す図である。
図2に示すように、MOSトランジスタは、シリコンからなるウエハ200の表面近傍に形成されたソース101及びドレイン102を備えている。ソース101とドレイン102との間には、チャネル部が形成されている。チャネル部が形成されるウエハ200の表面上には、High−kゲート絶縁膜30が形成されている。High−kゲート絶縁膜30上には、SiO等からなるトンネル層35、Poly−Si等からなるフローティング層34、ONO層33、及びコントロールゲート層としての金属製のゲート電極(メタル電極)32が、下層から順に積層されている。ONO層は、フローティング層とゲート電極32とを絶縁するように構成されている。
(High−kゲート絶縁膜形成工程)
図2に示すようなMOSトランジスタを製造する際は、まず、ウエハ200上に、例えばハフニア(HfO)からなるHigh−kゲート絶縁膜30を成膜する。High−kゲート絶縁膜30は、例えば、PLCVD(Poly−atomic Layer CVD)法を用い、成膜に用いるHfやSiを含んだ有機金属材料とリモートプラズマ酸素とをウエハ200の表面に供給することで形成される。なお、High−kゲート絶縁膜30は、ハフニアに限らず、ハフニウムシリケート(HfSiO)、窒化ハフニウムシリケート(HfSiON)、酸化アルミニウム(AlO)等の他の高誘電率材料で形成してもよい。
(ゲート電極形成工程)
High−kゲート絶縁膜30の形成が終了したら、形成したHigh−kゲート絶縁膜30上に、例えば、SiO等からなるトンネル層35、Poly−Si等からなるフローティングゲート層34、ONO層33、及びTiNからなるコントロールゲート層としてのゲート電極32を、それぞれ膜状に形成する。コントロールゲート層としてのゲート電極32は、例えばスパッタリングやCVD等の方法を用いて行うことが可能である。なお、ゲート電極32は、TiNに限らず、タングステン(W)、ルテニウム(Ru)、
窒化チタン(TiN)、タンタル(Ta)、モリブデン(Mo)、イリジウム(Ir)等の他の金属材料で形成してもよい。ゲート電極32を形成する金属材料を適宜選択することで、MOSトランジスタの閾値電圧をコントロールすることが出来る。
(エッチングマスク形成及び加工工程)
膜状のトンネル層35、フローティングゲート層34、ONO層33、ゲート電極32の形成が完了したら、ゲート電極32上にレジスト膜(図示せず)を形成する。そして、レジスト膜に露光光を照射し、照射後のレジスト膜を現像し、チャネル部の形成予定領域を覆うレジストパターン(図示せず)を形成する。その後、レジストパターンをマスクとして、ゲート電極32、ONO層33、フローティングゲート層34、トンネル層35、及びHigh−kゲート絶縁膜30の露出部(ソース101及びドレイン102の形成予定領域)をドライエッチング等により除去する。その後、レジストパターンを除去する。なお、ゲート電極32及びHigh−kゲート絶縁膜30をエッチングする際に、、ゲート電極32、ONO層33、フローティングゲート層34、トンネル層35、及びHigh−kゲート絶縁膜30の側壁にダメージ(加工面の物理的な荒れ)が生じる。
(ゲート電極の修復工程)
ゲート電極32、ONO層33、フローティングゲート層34、トンネル層35、及びHigh−kゲート絶縁膜30のエッチングが完了したら、上述のMMT装置を用い、ゲート電極32、ONO層33、フローティングゲート層34、トンネル層35、及びHigh−kゲート絶縁膜30の側壁のダメージの修復を行う。なお、以下の説明において、MMT装置を構成する各部の動作はコントローラ121により制御されるものとする。
まず、修復対象のウエハ200を、搬送機構(図中省略)によって処理室201内に搬入する。具体的には、まず、ウエハ突上げピン266の先端がサセプタ217表面よりも所定の高さ分だけ突き出された状態となるように、サセプタ217を基板搬送位置まで下降させる。次に、下側容器211に設けられたゲートバルブ244を開き、搬送機構(図中せず)によって、ウエハ突上げピン266の先端上にウエハ200を載置する。そして、搬送機構を処理室201外へ退避させ、ゲートバルブ244を閉じる。この後、サセプタ昇降機構268によりサセプタ217を上昇させ、サセプタ217上面にウエハ200を移載させる。ウエハ200を移載させた後は、サセプタ昇降機構268によりウエハ200を処理位置までさらに上昇させる。
次に、サセプタ217に埋め込まれたヒータ217bを加熱して、搬入されたウエハ200を所定の処理温度に昇温して保持する。具体的には、ウエハ200の処理温度Tは、High−kゲート絶縁膜30が結晶化しない温度であって、例えば室温(25℃)以上400℃未満の範囲内の所定の処理温度になるように加熱する。また、真空ポンプ246、及びAPC242を用いて、処理室201内を所定の圧力に維持する。なお、High−kゲート絶縁膜30をハフニウムシリケートで形成した場合には、ウエハ200の処理温度Tは、例えば600℃未満の範囲内の所定の処理温度になるように加熱する。なお、処理温度Tは、ゲート電極32のダメージ度、High−kゲート絶縁膜30を構成する高誘電率材料の結晶化温度等に応じて適宜決定される。
次に、図6に示すように、開閉バルブ243aを開き、マスフローコントローラ241により流量を調整しつつ、水素含有ガスとしての水素ガスの処理室201内への供給を開始する。例えば、水素ガスの流量が950sccmとなるように調節する。
処理室201内への水素ガスの供給開始から所定時間t1が経過した後、高周波電源273から筒状電極215への整合器272を介した高周波電力の印加を開始する。筒状電極215へ印加する電力は、300〜700Wの範囲内の所定の出力値となるように設定
する。このときインピーダンス可変機構274は、予め所望のインピーダンス値となるように制御しておく。このバイアス制御により、ウエハ200に入射するプラズマのエネルギーを調整することができる。筒状電極215に高周波電力が供給されると、筒状磁石216、216の磁界の影響を受けて処理室201内にマグネトロン放電が発生し、ウエハ200の上方空間に電荷がトラップされ、プラズマ生成領域224に水素ガスによる高密度プラズマが生成される。
筒状電極215への高周波電力の印加を開始してから所定時間経過後、マスフローコントローラ241により流量を調整しつつ、酸素含有ガスとしての酸素ガスの処理室201内への供給をさらに開始する。すなわち、水素含有ガスとしての水素ガスと酸素含有ガスとしての酸素ガスとの混合ガスであるプロセスガス230の処理室201内への供給を開始する。プロセスガス230は、水素ガスの流量に対して酸素ガスの流量の割合が65%以下となるように調整する。例えば、水素ガスの流量が950sccm、酸素ガスの流量が50sccmとなるように調節する。なお、係る流量比は、ゲート電極32及びHigh−kゲート絶縁膜30のダメージ度、High−kゲート絶縁膜30を構成する高誘電率材料の結晶化温度等に応じて適宜決定される。
処理室201内に水素ガスと酸素ガスとの混合ガスであるプロセスガス230が供給されると、プラズマ生成領域224に酸素ガス及び水素ガスによる高密度プラズマが生成される。そして、高密度プラズマで励起した水素ガスと酸素ガスとがウエハ200に供給されて酸化処理が施される。すなわち、この高密度プラズマによって酸素活性種と水素活性種が生成され、生成された酸素活性種、水素活性種により、ウエハ200上のゲート電極32の側面に修復処理が施される。この修復処理では、酸素活性種が、コントロールゲート層としてのゲート電極32の側面を酸化させてエッチングダメージ、すなわち物理的な荒れを修復すると共に、水素活性種が、水素還元によってゲート電極32の側面の過度の酸化を抑制する。更に、トンネル層35、フローティングゲート層34、ONO層33、High−kゲート絶縁膜30の側壁が選択的に酸化されることによって、係る側壁におけるリーク電流の発生を抑制することが出来る。
その後、所定時間(例えば30秒)経過後、処理室201内への酸素ガスの供給を停止する。その後、更に所定時間t2経過後、筒状電極215への高周波電力の印加を停止する。その後、更に所定時間t3経過後、処理室201内への水素ガスの供給を停止する。
このように、処理室201内への水素ガスの供給を開始した後、所定時間t1遅れて筒状電極215への高周波電力の印加を開始し、その後、更に所定時間遅れて処理室201内への酸素ガスの供給を開始するようにしている。ここで、処理室201内への水素ガスの供給開始時期、筒状電極215への高周波電力の印加開始時期、処理室201内への酸素ガスの供給開始時期は、処理室201内に供給された水素ガスの活性化時期と、処理室201内に供給された酸素ガスの活性化時期とが互いに一致するようにそれぞれ調整する。これにより、水素活性種の還元作用と酸素活性種の酸化作用とをタイミングよく開始させ、ゲート電極32の側面を酸化させて修復すると共に、ゲート電極32の側面の過度の酸化を抑制することができる。
また、処理室201内への酸素ガスの供給を停止した後、所定時間t2遅れて筒状電極215への高周波電力の印加を停止し、その後、更に所定時間t3遅れて処理室201内への水素ガスの供給を停止するようにしている。ここで、処理室201内への酸素ガスの供給停止時期、筒状電極215への高周波電力の印加停止時期、処理室201内への水素ガスの供給停止時期は、処理室201内における水素活性種の消滅時期と、処理室201内における酸素活性種の消滅時期とが互いに一致するようにそれぞれ調整する。これにより、水素活性種の還元作用と酸素活性種の酸化作用とをタイミングよく終了させ、ゲート
電極32の側面を酸化させて修復すると共に、ゲート電極32の側面の過度の酸化を抑制することができる。
なお、筒状電極215への高周波電力の供給時間である30秒は、ドライエッチングにより発生したゲート電極32側面のエッチングダメージに応じて適宜調整する。
ゲート電極の修復工程が終了したら、修復処理後のウエハ200を、搬送機構(図示せず)によりウエハ搬入とは逆の手順で処理室201外へ搬送し、イオン注入装置の処理炉内に搬入する。そして、シリコン200のソース101及びドレイン102の形成予定領域にイオン打ち込み(インプラ)を施して、ソース101、ドレイン102を形成する。続いて、アニール処理により、ドーパント(チャネル、ソース、ドレインへインプラされたリン(P)、ヒ素(As)、ホウ素(B)等)の活性化を行う。
(3)本実施形態に係る効果
本実施形態によれば、以下に示す1つ又は複数の効果を奏する。
(a)本実施形態によれば、ウエハ200をHigh−kゲート絶縁膜30が結晶化しない温度に加熱した状態で、ウエハ200に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す。例えば、High−kゲート絶縁膜30をハフニアで形成した場合には、ウエハ200の温度Tが室温(25℃)以上400℃未満の範囲内の所定の処理温度になるように加熱する。また、High−kゲート絶縁膜30をハフニウムシリケートで形成した場合には、ウエハ200の温度Tが600℃未満の範囲内の所定の処理温度になるように加熱する。これにより、High−kゲート絶縁膜30が多結晶構造となってしまうことを抑制し、High−kゲート絶縁膜30中に結晶粒界が生成されてしまうことを抑制できる。そして、ゲート電極32に電圧を印加した時に結晶粒界の欠陥を通じて電流が流れてしまうことを抑制でき、リーク電流を低減させることができる。
(b)本実施形態によれば、処理室201内に供給するプロセスガス230は、水素ガスの流量に対して酸素ガスの流量の割合が65%以下となるように調整する。例えば、水素ガスの流量が950sccm、酸素ガスの流量が50sccmとなるように調節する。これにより、ゲート電極32の側壁をプラズマ酸化して修復させる際に、ゲート電極32の過度の酸化を抑制することができる。これにより、ゲート電極32の過度の酸化を抑制することができ、酸化によるゲート電極32の抵抗値の上昇を抑えることができる。
発明者等は、ゲート電極32の修復工程のパラメータの一つである水素ガスに対する酸素ガスの好適な流量比を決定するため、TiNからなるゲート電極32が形成されたウエハ200を用いて、水素ガスに対する酸素ガスの流量比を10%ずつ変化させたときのシート抵抗値、すなわち、単位面積当たりの抵抗値の変化を測定した。図3は、水素ガスに対する酸素ガスの流量比と、TiNからなるゲート電極のシート抵抗値との関係を示すグラフ図である。図3の縦軸はシート抵抗値の変化を示し、横軸は水素ガスに対する酸素ガスの流量比を示す。図3において、ウエハ200の処理温度は400℃一定とし、水素ガス、酸素ガスの合計流量は1000sccmとしている。図中「Initial value」とは、修復工程を実施する前のゲート電極32のシート抵抗値を示す。修復工程を実施する前のゲート電極32のシート抵抗値(Initial value)は150[Ω/sq]であった。
図3に示すように、水素ガスに対する酸素ガスの流量比を10[%]、20[%]、30[%]、40[%]、50[%]、60[%]と変化させ、処理温度400℃一定でゲート電極32の側面をプラズマ酸化によって修復すると、シート抵抗値は、水素ガスに対
する酸素ガスの流量比にほぼ比例して増加していることが分かる。また、水素ガスに対する酸素ガスの流量比が65[%]を超えると、シート抵抗値は、Initial valueの150[Ω/sq]を超えてしまうことが分かる。また、水素ガスに対する酸素ガスの流量比が減少すると、ゲート電極32の過度の酸化が抑制されていることが分かり、水素ガスの還元作用が働いていることが分かる。
従って、水素ガスに対する酸素ガスの流量比、言い換えると、水素ガスに対する酸素ガスの割合を65%未満とし、ウエハの温度を400℃とし、プラズマ酸化によりゲート電極32の修復を行うと、ゲート電極32の過度の酸化を抑制しつつ、TiNのゲート電極32を修復できることが分かる。
また、発明者等は、ゲート電極32の修復工程の他のパラメータであるウエハ200の好適な処理温度を決定するため、ウエハ200の処理温度を400℃一定とした場合、及び700℃一定とした場合のそれぞれにおいて、シート抵抗値の変化を測定した。なお、発明者等は、ウエハ200の処理温度を、ウエハ200の処理温度を400℃一定とした場合、及び700℃一定とした場合のそれぞれにおいて、水素ガスに対する酸素ガスの流量比を10%ずつ変化させたときのシート抵抗値、すなわち、単位面積当たりの抵抗値の変化を測定した。図4は、水素ガスに対する酸素ガスの流量比と、TiNからなるゲート電極のシート抵抗値との関係を示すグラフ図である。図4の縦軸はシート抵抗値の変化を示し、横軸は水素ガスに対する酸素ガスの流量比を示す。図4の□印はウエハ200の処理温度を400℃一定とした場合を、◆印はウエハ200の処理温度を700℃一定とした場合をそれぞれ示している。評価対象のウエハ200には、TiNからなるゲート電極32が形成されており、水素ガスと酸素ガスの合計流量は1000sccmとしている。その他の条件は図3の場合と同じである。
図4に示すように、水素ガスに対する酸素ガスの流量比が増加すると、ウエハ200の処理温度を400℃一定とした場合、及び700℃一定とした場合のいずれにおいても、TiN電極のシート抵抗値がほぼ比例して増加することが分かる。これは図3の結果と同じである。なお、ウエハ200の処理温度を700℃一定としてゲート電極32の修復工程を行った場合、水素ガスに対する酸素ガスの流量比が40%を超えると、シート抵抗値が修復工程前のシート抵抗値(Initial value)150[Ω/sq]を超えてしまうことが分かる。また、ウエハ200の処理温度を400℃一定としてゲート電極32の修復工程を行った場合、水素ガスに対する酸素ガスの流量比が65%を超えると、シート抵抗値が修復工程前のシート抵抗値(Initial value)150[Ω/sq]を超えてしまうことが分かる。
また、発明者等は、High−kゲート絶縁膜30をハフニア(HfO)、ハフニアシリケート(HfSiO)、窒化ハフニウムシリケート(HfSiON)のそれぞれで構成した場合における、ゲート電極32の修復条件(温度条件、流量比条件)を測定した。図5は、ゲート電極32の修復条件(温度条件、流量比条件)を示す表図である。
まず、発明者等は、HfOからなるHigh−kゲート絶縁膜30上にTiNからなるゲート電極32が形成されたウエハ200に対し、ゲート電極32の修復工程を室温(25℃)以上400℃未満の処理温度で行いつつ、水素ガスに対する酸素ガスの好適な流量比を測定した。その結果、ゲート電極32の過度の酸化を抑制することが可能な水素ガスに対する酸素ガスの流量比は、0%より大きく65%未満であることが分かった。すなわち、HfOの場合、ゲート電極32のエッチングダメージの処理温度を室温(25℃)以上400℃未満とし、水素ガスに対する酸素ガスの流量比を0%より大きく65%未満としてプラズマ処理を施すと、TiNのゲート電極32を過度に酸化させることなくゲート電極32の側面を修復することができることが分かった。
また、発明者等は、HfSiOからなるHigh−kゲート絶縁膜30上に形成されたTiNからなるゲート電極32が形成されたウエハ200に対し、ゲート電極32の修復工程を室温(25℃)以上600℃未満の処理温度で行いつつ、水素ガスに対する酸素ガスの好適な流量比を測定した。その結果、ゲート電極32の過度の酸化を抑制することが可能な水素ガスに対する酸素ガスの流量比は、0%より大きく40%未満であることが分かった。すなわち、HfSiOの場合、ゲート電極32のエッチングダメージの処理温度を室温(25℃)以上600℃未満とし、水素ガスに対する酸素ガスの流量比を0%より大きく65%未満としてプラズマ処理を施すと、TiNのゲート電極32を過度に酸化させることなくゲート電極32の側面を修復することができることが分かった。
また、発明者等は、HfSiONからなるHigh−kゲート絶縁膜30上にTiNからなるゲート電極32が形成されたウエハ200に対し、ゲート電極32の修復工程を室温(25℃)以上1000℃未満の処理温度で行いつつ、水素ガスに対する酸素ガスの好適な流量比を測定した。その結果、ゲート電極32の過度の酸化を抑制することが可能な水素ガスに対する酸素ガスの流量比は、0%より大きく60%未満であることが分かった。すなわち、HfSiONの場合、ゲート電極32のエッチングダメージの処理温度を室温(25℃)以上1000℃未満とし、水素ガスに対する酸素ガスの流量比を0%より大きく40%未満としてプラズマ処理を施すと、TiNのゲート電極32を過度に酸化させることなくゲート電極32の側面を修復することができることが分かった。但し、例えば1000℃の処理温度では、High−kゲート絶縁膜30が多結晶構造となってしまい、リーク電流が増加してしまう場合があるため、High−kゲート絶縁膜30が結晶化しない温度以下とすることが好ましい。
(c)本実施形態に係るゲート電極32の修復工程においては、処理室201内への水素ガスの供給を開始した後、所定時間t1遅れて筒状電極215への高周波電力の印加を開始し、その後、更に所定時間遅れて処理室201内への酸素ガスの供給を開始するようにしている。そして、処理室201内への水素ガスの供給開始時期、筒状電極215への高周波電力の印加開始時期、処理室201内への酸素ガスの供給開始時期を、処理室201内に供給された水素ガスの活性化時期と、処理室201内に供給された酸素ガスの活性化時期とを互いに一致させるようにそれぞれ調整している。これにより、水素活性種の還元作用と酸素活性種の酸化作用とをタイミングよく開始させ、ゲート電極32の側面を酸化させて修復すると共に、ゲート電極32の側面の過度の酸化を抑制することができる。すなわち、酸素ガスは水素ガスよりもプラズマによって励起されやすいという特性があるが、本実施形態に係るゲート電極の修復工程では、係る特性を考慮して、水素活性種の還元作用と酸素活性種の酸化作用とをタイミングよく開始させるようにしている。
(d)本実施形態に係るゲート電極の修復工程においては、処理室201内への酸素ガスの供給を停止した後、所定時間t2遅れて筒状電極215への高周波電力の印加を停止し、その後、更に所定時間t3遅れて処理室201内への水素ガスの供給を停止するようにしている。そして、処理室201内への酸素ガスの供給停止時期、筒状電極215への高周波電力の印加停止時期、処理室201内への水素ガスの供給停止時期を、処理室201内における水素活性種の消滅時期と、処理室201内における酸素活性種の消滅時期とを互いに一致させるようにそれぞれ調整している。これにより、水素活性種の還元作用と酸素活性種の酸化作用とをタイミングよく終了させ、ゲート電極32の側面を酸化させて修復すると共に、ゲート電極32の側面の過度の酸化を抑制することができる。すなわち、プラズマによって励起された酸素活性種の寿命は、プラズマによって励起された水活性種の寿命よりも長いという特性があるが、本実施形態に係るゲート電極32の修復工程では、係る特性を考慮して、水素活性種の還元作用と酸素活性種の酸化作用とをタイミングよく終了させるようにしている。
(e)本実施形態に係るゲート電極32の修復工程において、High−kゲート絶縁膜30が結晶化しない温度範囲内としつつ、ウエハ200の処理温度をできるだけ高くすると、ゲート電極32を修復するための酸化膜の品質を向上させることができる。
<本発明の第2の実施形態>
上述した実施形態では、MMT装置として構成された基板処理装置を例に挙げて説明したが、本発明は、係る構成に限定されない。例えば、ICP(Inductively Coupled Plasma)、ECR(Electron Cyclotron Resonance)装置として構成された基板処理装置に対しても好適に適用である。
図7は、本発明の第2の実施形態に係る基板処理装置であるICP方式プラズマ処理装置を示している。本実施形態に係る基板処理装置の各構成要件において、前記第1の実施形態と同様の機能を有する構成要件には同一の符号を付することとし、詳細な説明を省略する。
本実施形態に係るICP方式プラズマ処理装置10Aは、電力を供給してプラズマを生成するプラズマ生成部としての誘導コイル15Aを備えており、誘導コイル15Aは処理容器203の天井壁の外側に敷設されている。また、本実施形態においては、ガス供給管232は、処理容器202の側壁上方に接続されている。
ガス供給管232から処理室201内にプロセスガス230を供給しつつ、プラズマ生成部である誘導コイル15Aへ高周波電力を流して、電磁誘導により電界を生じさせ、この電界をエネルギーとして、処理室201内に供給されたプロセスガス230をプラズマ化させる。このプラズマにより、酸素活性種と水素活性種とを生成する。酸素活性種により、ゲート電極32のエッチング加工後の側面を酸化させて修復することが出来る。また、水素活性種により、ゲート電極32のエッチング加工後の側面の過度の酸化を防止することが出来る。そして、上述の実施形態と同様の効果を奏することができる。
<本発明の第3の実施形態>
図8は、本発明の第3の実施形態に係る基板処理装置であるECR方式プラズマ処理装置を示している。本実施形態に係る基板処理装置の各構成要件において、前記実施形態と同様の機能を有する構成要件には同一符号を付することとし、詳細な説明を省略する。
本実施形態に係るECR方式プラズマ処理装置10Bは、マイクロ波を供給してプラズマを生成するプラズマ生成部としてのマイクロ波導入管l7Bを備えている。また、本実施形態においても、ガス供給管232は処理容器202の側壁上方に接続されている。
ガス供給管232から処理室201内にプロセスガス230を供給しつつ、プラズマ生成部であるマイクロ波導入管17Bへマイクロ波18Bを導入して、マイクロ波18Bを処理室201へ放射させ、このマイクロ波18Bにより、処理室201に供給されたプロセスガス230をプラズマ化させる。このプラズマにより、酸素活性種と水素活性種とを生成する。酸素活性種により、ゲート電極32のエッチング加工後の側面を酸化させて修復することが出来る。また、水素活性種により、ゲート電極32のエッチング加工後の側面の過度の酸化を防止することが出来る。そして、上述の実施形態と同様の効果を奏することができる。
(付記)
本発明は以下の実施の態様を含む。
(付記1)
エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理室内に搬入する工程と、
前記処理室内で、前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱した状態で、前記基板に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す工程と、
処理後の前記基板を前記処理室内から搬出する工程と、
を有する半導体デバイスの製造方法。
好ましくは、前記高誘電率ゲート絶縁膜がハフニアであり、前記温度は25℃以上400℃未満である。
また好ましくは、前記高誘電率ゲート絶縁膜がハフニウムシリケートであり、前記温度が600℃未満である。
また好ましくは、前記水素含有ガス中の水素成分の流量が、前記酸素含有ガスの酸素成分の流量に対して65%以下である。
(付記2)
エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板が搬入される処理室と、
前記処理室内に搬入された前記基板を加熱する加熱部と、
前記処理室内に水素含有ガスと酸素含有ガスとを供給するガス供給系と、
前記処理室内にプラズマを生成するプラズマ生成部と、
前記加熱部、前記ガス供給系、及び前記プラズマ生成部を制御する制御部と、を備え、
前記制御部は、
前記加熱部により前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱させ、
前記ガス供給系により前記処理室内に前記酸素含有ガスと前記酸素含有ガスとを供給させ、前記プラズマ生成部により前記処理室内にプラズマを生成させて、前記基板に対してプラズマで励起した前記水素含有ガスと前記酸素含有ガスとを供給して酸化処理を施す基板処理装置。
(付記3)
被処理基板の温度を600℃未満、処理雰囲気を水素ガスと酸素ガスとを含み水素ガスに対して酸素ガスの割合が65%以下の雰囲気として、処理基板上に形成されたHigh−kゲート絶縁膜上のメタル電極にプラズマ処理を施す工程を含むことを特徴とする半導体デバイスの製造方法を提供する。ここで、メタル電極とはゲート電極のことである。混合ガスの雰囲気は、酸素を含むプロセスガスと、水素を含むプロセスガスとを同一のガス供給管から処理室に供給することで生成してもよいし、別々のガス供給管から別々に処理室に供給することで生成してもよい。この方法によれば、High−kゲート絶縁膜の結晶化を防止できるので、リーク電流を抑制することができる。
この場合、先に酸素を含むプロセスガスを供給して酸素ガス雰囲気とした後に、水素ガスを含むプロセスガスを供給して酸素ガスと水素ガスとを含む混合ガス雰囲気とするよい。酸素は水素よりも早くプラズマによって活性化するため(活性種(ラジカル))、水素の活性化と酸素の活性化のタイミングを合わせるため、このような順番としている。酸素の活性種が残り、水素の活性種が先に消滅すると、ゲート電極の側壁が過度に酸化され、ゲート電極の電気的な抵抗値が増加するが、このよう順番とすると、ゲート電極の抵抗値の増加を抑制することができる。また、リーク電流に対応することができる。
また、酸素ガスを含むプロセスガスの供給を停止した後、水素ガスを含むプロセスガスの供給を停止するとよい。酸素は水素よりも長く活性化され寿命が長いため、水素活性種と酸素活性種が消滅させるタイミングを合致させるためにこのような順番で酸素を含むプロセスガスと水素ガスを含むプロセスガスの供給を停止する。処理室に酸素活性種が残り、水素活性種が消滅した場合、ゲート電極が過度に酸化され、ゲート電極の電気的な抵抗値が増加するが、このようにすると抵抗値の増加を抑制することができる。
(付記4)
前記High−kゲート絶縁膜がHfOからなり、前記処理温度が400℃未満である半導体デバイスの製造方法を提供する。
この方法によれば、High−kゲート絶縁膜がHfOである場合に、HfOが結晶化しない温度でゲート電極が修復される。
この場合に、酸素ガスの割合を65%未満とするとよい。水素ガスに対する酸素ガスの割合を65%未満とすると、High−kゲート絶縁膜がHfOである場合に、HfOが結晶化しない温度でゲート電極を修復することができ、これにより、ゲート電流に対応することができる。
(付記5)
前記High−kゲート絶縁膜がHfSiOからなり、前記処理温度が600℃未満である半導体デバイスの製造方法を提供する。
この方法によれば、High−kゲート絶縁膜がHfSiOである場合に、HfSiOが結晶化しない温度でゲート電極が修復される。この場合、酸素ガスの割合を40%未満とするとよい。水素ガスに対する酸素ガスの割合を40%未満とすると、High−kゲート絶縁膜がHfSiOである場合に、HfSiOが結晶化しない温度でゲート電極が修復でき、これにより、ゲート電流に対応することができる。
なお、High−kゲート絶縁膜30とウエハ200との界面に、リーク電流を抑制するためSiON膜を形成してもよい。このように、本発明は種々の改変が可能であり、この改変された発明に本発明が及ぶことは当然である。
30 High−kゲート絶縁膜
32 ゲート電極(メタル電極)
200 ウエハ(基板)
201 処理室
202 処理炉
230 プロセスガス

Claims (4)

  1. エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板を処理室内に搬入する工程と、
    前記処理室内で、前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱した状態で、前記基板に対してプラズマで励起した水素含有ガスと酸素含有ガスとを供給して酸化処理を施す工程と、
    処理後の前記基板を前記処理室内から搬出する工程と、を有し、
    前記酸化処理を施す工程では、前記水素含有ガスの活性化時期と前記酸素含有ガスの活性化時期とが互いに一致するよう、前記処理室内への前記水素含有ガスの供給を開始した後、所定時間経過してから前記処理室内への前記酸素含有ガスの供給を開始する
    半導体デバイスの製造方法。
  2. 前記酸化処理を施す工程では、前記水素含有ガスの消滅時期と前記酸素含有ガスの消滅時期とが互いに一致するよう、前記処理室内への前記酸素含有ガスの供給を停止した後、所定時間経過してから前記処理室内への前記水素含有ガスの供給を停止する
    請求項1に記載の半導体デバイスの製造方法。
  3. 前記高誘電率ゲート絶縁膜がハフニウムシリケートであり、前記温度が25℃以上600℃未満である請求項1又は2に記載の半導体デバイスの製造方法。
  4. エッチングにより側壁が露出した高誘電率ゲート絶縁膜とメタル電極とを有する基板が搬入される処理室と、
    前記処理室内に搬入された前記基板を加熱する加熱部と、
    前記処理室内に水素含有ガスと酸素含有ガスとを供給するガス供給系と、
    前記処理室内にプラズマを生成するプラズマ生成部と、
    前記加熱部、前記ガス供給系、及び前記プラズマ生成部を制御する制御部と、を備え、
    前記制御部は、
    前記加熱部により前記基板を前記高誘電率ゲート絶縁膜が結晶化しない温度に加熱させ、
    前記ガス供給系により前記処理室内に前記酸素含有ガスと前記酸素含有ガスとを供給させ、前記プラズマ生成部により前記処理室内にプラズマを生成させて、前記基板に対してプラズマで励起した前記水素含有ガスと前記酸素含有ガスとを供給して酸化処理を施す際に、前記水素含有ガスの活性化時期と前記酸素含有ガスの活性化時期とが互いに一致するよう、前記処理室への前記水素含有ガスの供給を開始させた後、所定時間経過してから前記処理室への前記酸素含有ガスの供給を開始させるように構成されている基板処理装置。
JP2010182164A 2008-06-13 2010-08-17 半導体デバイスの製造方法及び基板処理装置 Pending JP2011023730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010182164A JP2011023730A (ja) 2008-06-13 2010-08-17 半導体デバイスの製造方法及び基板処理装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008155488 2008-06-13
JP2010182164A JP2011023730A (ja) 2008-06-13 2010-08-17 半導体デバイスの製造方法及び基板処理装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009104139A Division JP4573903B2 (ja) 2008-06-13 2009-04-22 半導体デバイスの製造方法及び基板処理装置

Publications (1)

Publication Number Publication Date
JP2011023730A true JP2011023730A (ja) 2011-02-03

Family

ID=43633476

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010182164A Pending JP2011023730A (ja) 2008-06-13 2010-08-17 半導体デバイスの製造方法及び基板処理装置

Country Status (1)

Country Link
JP (1) JP2011023730A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015506097A (ja) * 2011-12-08 2015-02-26 東京エレクトロン株式会社 半導体デバイスを形成するための方法
US10049870B2 (en) 2011-09-27 2018-08-14 Kokusai Electric Corporation Method of manufacturing semiconductor device including silicon nitride layer for inhibiting excessive oxidation of polysilicon film
KR20200035140A (ko) 2017-09-28 2020-04-01 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098300A1 (ja) * 2005-03-16 2006-09-21 Hitachi Kokusai Electric Inc. 基板処理方法及び基板処理装置
JP2007519257A (ja) * 2004-01-21 2007-07-12 サンディスク コーポレイション High−K材料とゲート間プログラミングとを使用する不揮発性メモリ・セル

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007519257A (ja) * 2004-01-21 2007-07-12 サンディスク コーポレイション High−K材料とゲート間プログラミングとを使用する不揮発性メモリ・セル
WO2006098300A1 (ja) * 2005-03-16 2006-09-21 Hitachi Kokusai Electric Inc. 基板処理方法及び基板処理装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10049870B2 (en) 2011-09-27 2018-08-14 Kokusai Electric Corporation Method of manufacturing semiconductor device including silicon nitride layer for inhibiting excessive oxidation of polysilicon film
JP2015506097A (ja) * 2011-12-08 2015-02-26 東京エレクトロン株式会社 半導体デバイスを形成するための方法
KR20200035140A (ko) 2017-09-28 2020-04-01 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US11664275B2 (en) 2017-09-28 2023-05-30 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Similar Documents

Publication Publication Date Title
US8158535B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
TWI407507B (zh) Plasma processing method
JP4573903B2 (ja) 半導体デバイスの製造方法及び基板処理装置
WO2006129643A1 (ja) プラズマ処理装置およびプラズマ処理方法
JP2006310736A (ja) ゲート絶縁膜の製造方法および半導体装置の製造方法
US11189483B2 (en) Method of manufacturing semiconductor device and non-transitory computer-readable recording medium
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
JP2010232240A (ja) 半導体装置の製造方法、及び半導体製造装置
KR101255905B1 (ko) 실리콘 산화막의 형성 방법 및 장치
JP2011023730A (ja) 半導体デバイスの製造方法及び基板処理装置
JP2008060412A (ja) 半導体デバイスの製造方法
JP5134223B2 (ja) 半導体装置の製造方法及び基板処理装置
KR20090089818A (ko) 반도체 디바이스의 제조 방법 및 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 시스템
JP2009224755A (ja) 半導体デバイスの製造方法及び基板処理装置
JP2018129330A (ja) 基板処理装置、半導体装置の製造方法およびプログラム
US10014226B2 (en) Method of manufacturing semiconductor device
US8133820B2 (en) Substrate processing method and substrate processing apparatus
JP2010171359A (ja) 半導体装置の製造方法及び基板処理装置
JP2011165743A (ja) 半導体装置の製造方法
JP2009010144A (ja) 基板処理装置
JP2008311460A (ja) 半導体装置の製造方法
JP2008091667A (ja) 基板処理方法
JP2005057163A (ja) 半導体装置の製造方法
JP2011071353A (ja) 半導体装置の製造方法
JP2008182194A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131211