JP2015506097A - 半導体デバイスを形成するための方法 - Google Patents

半導体デバイスを形成するための方法 Download PDF

Info

Publication number
JP2015506097A
JP2015506097A JP2014545003A JP2014545003A JP2015506097A JP 2015506097 A JP2015506097 A JP 2015506097A JP 2014545003 A JP2014545003 A JP 2014545003A JP 2014545003 A JP2014545003 A JP 2014545003A JP 2015506097 A JP2015506097 A JP 2015506097A
Authority
JP
Japan
Prior art keywords
gate electrode
metal
electrode film
containing gate
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014545003A
Other languages
English (en)
Other versions
JP6059736B2 (ja
Inventor
源志 中村
源志 中村
敏夫 長谷川
敏夫 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JP2015506097A publication Critical patent/JP2015506097A/ja
Application granted granted Critical
Publication of JP6059736B2 publication Critical patent/JP6059736B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

半導体デバイスを形成する方法には、処理チャンバにおいて、基板上に金属含有ゲート電極フィルムを提供すること、水素（Ｈ２）及び任意に希ガスからなる処理ガスを、前記処理チャンバ中に流通させること、プラズマ励起種を、マイクロ波プラズマ源により前記処理ガスから形成すること、及び前記金属含有ゲート電極フィルムを前記プラズマ励起種に曝露して、前記金属含有ゲート電極フィルムより低い仕事関数を有する、改修された金属含有ゲート電極フィルムを形成すること、が含まれる。他の態様により、ＮＭＯＳ及びＰＭＯＳトランジスタ用の、改修された金属含有ゲート電極を含むゲートスタックを備えた半導体デバイスを形成することが記載される。

Description

本発明は、半導体処理に、より特には、金属含有ゲート電極薄膜の仕事関数を調整するために、前記金属含有ゲート薄膜をプラズマ処理する方法に関する。
半導体産業において、マイクロ電子デバイスの最小形状は、より速く、より低消費電力のマイクロプロセッサ及びデジタル回路への要求に応えるために、超微細型（deep sub-micron regime）に近づいている。Ｓｉベースのマイクロ電子技術は、現在、集積回路デバイスのさらなる微細化を達成するために、主要材料の課題に直面している。ＳｉＯ２ゲート誘電体及び縮退ドープ多結晶Ｓｉゲート電極を含むゲートスタックは、何十年かの間産業に役立ってきており、より高いキャパシタンスを有するゲートスタックに取って代わられるであろう。
高キャパシタンス材料は、ｈｉｇｈ−ｋ材料（ここで、ｋは、前記材料の誘電率を指す）として知られ、ＳｉＯ２の誘電率（ｋ≒３．９）より高いことを特徴とする。さらに、ｈｉｇｈ−ｋ材料は、基板の表面上で成長するもの（例えば、ＳｉＯ２、ＳｉＯｘＮｙなど）よりむしろ、基板上に積層する誘電体材料（例えば、ＨｆＯ２、ＺｒＯ２など）を指してもよい。ｈｉｇｈ−ｋ材料は、例えば、金属ケイ酸塩又は酸化物（例えば、Ｔａ２Ｏ５（ｋ≒２６）、ＴｉＯ２（ｋ≒８０）、ＺｒＯ２（ｋ≒２５）、Ａｌ２Ｏ３（ｋ≒９）、ＨｆＳｉＯ（ｋ≒５〜２５）、及びＨｆＯ２（ｋ≒２５）など）を組み込み得る。
前記ゲート誘電体に加え、前記ゲート電極層もまた、マイクロ電子デバイスの未来のスケーリングに対する主要な課題を象徴する。従来のドープ多結晶Ｓｉゲート電極に取って代わるための金属含有ゲートの導入は、いくつかの利点をもたらすことができる。これらの利点には、前記多結晶Ｓｉゲート空乏効果の除去、シート抵抗の減少、高度ｈｉｇｈ−ｋ誘電材料が含まれる。一例において、多結晶Ｓｉから金属含有ゲート電極へのスイッチングは、前記ゲートスタックの効率的又は電気的厚さの、２〜３オングストローム（Å）の改善を達成することができる。他の材料との界面における多結晶Ｓｉ空乏の問題が完全に取り除かれるため、この改善は大きく生じる。
仕事関数、抵抗率、及び相補型金属酸化物半導体（ＣＭＯＳ）技術との互換性は、新規なゲート電極材料にとって重要なパラメータである。前記金属含有ゲート電極への材料選択基準の１つは、仕事関数が変調可能であることである。材料の仕事関数は、電子を固体から固体表面の外の点に直ちに取り去るために必要な最小のエネルギーである。ポジティブチャネル金属酸化物半導体（ＰＭＯＳ）及びネガティブチャネル金属酸化物半導体（ＮＭＯＳ）トランジスタゲート電極材料は、許容可能な閾値電圧を達成するために、ゲート電極に使用される異なるゲート材料を必要とし；後者は、ケイ素価電子帯（Ｅ≒４ｅＶ）近くのフェルミレベルを有し、前者は、伝導帯（Ｅ≒５．１ｅＶ）近くのフェルミレベルを有する。
ゲートスタックにおけるドーパントイオン（例えば、窒素イオンなど）の金属ゲート電極層中への高エネルギー注入は、仕事関数を低下させるためにこれまで研究されてきた。しかしながら、金属層を高エネルギーイオンに曝露することを含むイオン注入法は、前記ゲートスタック損傷を与え得、例えば、誘電体層のリーク電流及び信頼性を増加させることができる誘電体層のチャージングダメージを引き起こし得る。高エネルギーへの曝露によるチャージングダメージは、最小形状がより小さくなるにつれて、及びゲートスタックを形成する異なる材料層がより薄くなるにつれて、増加することが予期される。したがって、ゲートスタックを処理するための新規な方法が必要であり、特に、前記ゲートスタックの仕事関数を変調するための新規な方法が必要である。
本発明の態様により、変調可能な仕事関数を備えた金属含有ゲート電極を含む半導体デバイスの製造方法を提供する。
本発明の一態様によれば、前記方法は、処理チャンバ中で金属含有ゲート電極フィルムを基板上に提供すること、水素（Ｈ２）及び任意に希ガスからなる処理ガスを前記処理チャンバ中に流入させること、マイクロ波プラズマ源により前記処理ガスからプラズマ励起種を形成すること、及び前記金属含有ゲート電極フィルムを前記プラズマ励起種に曝露すること、を含み、前記金属含有ゲート電極フィルムより低い仕事関数を有する、改修された金属含有ゲート電極フィルムを形成する。
別の態様によれば、前記方法は、処理チャンバ中で金属含有ゲート電極フィルムを基板上に提供すること、第一プラズマ励起種を第一処理ガスからマイクロ波プラズマ源により形成すること、及び前記金属含有ゲート電極フィルムを前記プラズマ励起種に曝露すること、前記金属含有ゲート電極フィルムを前記第一プラズマ励起種に曝露すること、を含み、改修された第一金属含有ゲート電極フィルム及び未改修の金属含有ゲート電極フィルムを形成する。前記方法は、第二プラズマ励起種を第二処理ガスから前記マイクロ波プラズマ源により形成すること、及び前記未修整の金属含有ゲート電極フィルムを第二プラズマ励起種に曝露することをさらに含むことができ、改修された第二金属含有ゲート電極フィルムを形成する。
図面において：
図１Ａは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図１Ｂは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図１Ｃは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図１Ｄは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図２は、本発明の態様による、改修された金属含有ゲート電極を含むフィルム構造を形成する方法のフロー図であり； 図３Ａは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図３Ｂは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図３Ｃは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図３Ｄは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図３Ｅは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図４は、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法のフロー図であり； 図５Ａは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図５Ｂは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図５Ｃは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図５Ｄは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図５Ｅは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示し； 図６は、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法のフロー図であり； 図７Ａは、改修された窒化チタン（ＴｉＮ）ゲート電極フィルムについての等価換算膜厚（ＥＯＴ）の関数として、フラットバンド電圧（Ｖｆｂ）を示し； 図７Ｂは、改修された窒化チタン（ＴｉＮ）ゲート電極フィルムについての等価換算膜厚（ＥＯＴ）の関数として、リーク電流（Ｊｇ）を示し； 図８は、本発明の態様による、金属含有ゲート電極フィルムを改修するためのラジアルラインスロットアンテナ（ＲＬＳＡ）マイクロ波プラズマ源を含む、プラズマ処理システムの配線図であり； 図９は、本発明の態様による、金属含有ゲート電極フィルムを改修するためのラジアルラインスロットアンテナ（ＲＬＳＡ）マイクロ波プラズマ源を含む、別のプラズマ処理システムの配線図であり； 図１０は、図９におけるプラズマ処理システムのガス供給ユニットの平面図を例示し；及び 図１１は、図９における前記プラズマ処理システムのアンテナ部の部分断面図を例示する。
本発明のいくつかの態様の詳細な説明
以下の説明において、本発明の十分な理解を促進するために、及び限定ではなく説明のために、具体的な詳細を、例えばプラズマ処理システムの特定の配置及び種々のコンポーネントを記載する。しかしながら、本発明は、これらの具体的な詳細から離れた他の態様において実行され得ることが理解されなければならない。
図１Ａ〜１Ｄは、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示す。図１Ａは、基板１０５、前記基板１０５上の誘電体層１１０及び前記誘電体層１１０上の金属含有ゲート電極フィルム１２０を図式で示す。前記基板１０５は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、又はＧａＡｓなどを含むことができる。さらに、前記基板１０５は、絶縁体上シリコン（ＳＯＩ）材料を含むことができる。前記絶縁体は、例えば、ＳｉＯ２などであってよい。Ｓｉ基板は、形成されるデバイスのタイプに応じて、ｎ−又はｐ−型であってよい。前記基板（ウエハ）１０５は、あらゆるサイズであってもよく、例えば、２００ｍｍウエハ、３００ｍｍウエハ、４５０ｍｍウエハ、又はより大きなウエハであってもよい。
前記誘電体層１１０は、ＳｉＯ２（又はＳｉＯｘ）層、ＳｉＮ（又はＳｉＮｙ）層、ＳｉＯＮ（又はＳｉＯｘＮｙ）層、又はｈｉｇｈ−ｋ層、あるいはこれらの２種又は３種以上の組み合わせを含むことができる。前記ｈｉｇｈ−ｋ層は、例えば、金属酸化物及びそれらのケイ酸塩を含むことができ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＨｆＳｉＯｘ、ＨｆＯ２、ＺｒＯ２、ＺｒＳｉＯｘ、ＴａＳｉＯｘ、ＳｒＯｘ、ＳｒＳｉＯｘ、ＬａＯｘ、ＬａＳｉＯｘ、ＹＯｘ、又はＹＳｉＯｘ、あるいはこれらの２種又は３種以上の組み合わせを含む。前記ｈｉｇｈ−ｋ層の厚さは、例えば、約１０オングストローム（Å）〜約２００Å又は約２０Å〜約４０Åであってよい。一例において、前記誘電体層１１０は、前記基板１０５に直接接触する界面層（図示せず）を含むことができ、例えば、酸化物層（例えば、ＳｉＯｘなど）、窒化物層（例えば、ＳｉＮｘなど）、又は酸窒化物層（例えば、ＳｉＯｘＮｙなど）、あるいはこれらの組み合わせである。Ｓｉ基板を含む集積回路は、高電子移動度及び低電子タップ密度を含む優れた電気的特性を有することができる、ＳｉＯ２及び／又はＳｉＯｘＮｙ基板界面層を通常用いる。ＳｉＯ２及び／又はＳｉＯｘＮｙ基板界面層上で形成されたｈｉｇｈ−ｋ層を含むゲートスタックは、前記基板界面層が、たった５〜１０Åの厚さを有することを要求し得る。
前記金属含有ゲート電極フィルム１２０は、金属及び金属含有材料を含むことができ、Ｗ、ＷＮ、Ａｌ、Ｍｏ、Ｔａ、ＴａＮ、ＴａＳｉＮ、ＨｆＮ、ＨｆＳｉＮ、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｍｏ、ＭｏＮ、Ｎｂ、Ｒｅ、Ｒｕ、又はＲｕＯ２を含む。前記金属含有ゲート電極フィルム１２０の厚さは、例えば、約１０Å〜約５００Å又は約２０Å〜約２００Åであってよい。
図１Ｂは、前記金属含有ゲート電極フィルム１２０をプラズマ励起種１３０へ曝露する処理を図式で示す。前記プラズマ励起種１３０は、前記金属含有ゲート電極フィルム１２０の仕事関数を低下させる。本発明の一態様によれば、水素（Ｈ２）及び任意に希ガスからなる処理ガスを処理チャンバ中に流入させ、前記プラズマ励起種１３０を、前記処理チャンバ内でマイクロ波プラズマ源により前記処理ガスから形成された還元種として特徴づけ得る。
図１Ｃは、前記金属含有ゲート電極フィルム１２０の前記プラズマ励起種１３０への曝露の後に改修された金属含有ゲート電極フィルム１４０を含む、フィルムスタック１０１の断面図を図式で示す。前記改修された金属含有ゲート電極フィルム１４０は、前記金属含有ゲート電極フィルム１３０より低い仕事関数を有する。一態様によれば、前記改修された金属含有ゲート電極フィルム１４０を、半導体デバイス中でＮＭＯＳゲート電極として使用してもよい。
図１Ｄは、ゲート誘電体１１２上に金属含有ゲート電極１４２を含むゲートスタック１０２の断面図を図式で示す。前記ゲートスタック１０２は、例えば、リソグラフィー法及びドライエッチングの技法を適用して、図１Ｃに示した前記フィルムスタック１０１を異方的にエッチングすることにより形成されてもよい。
図２は、本発明の態様による、改修された金属含有ゲート電極フィルムを含むフィルム構造を形成する方法のフロー図である。図１Ａ〜１Ｄも参照し、処理２００には、２１０において、プラズマ処理システムの処理チャンバ中で、基板１０５上の金属含有ゲート電極フィルム１２０を含むフィルムスタック１００を提供することが含まれる。図１Ａに示す典型的態様において、前記フィルムスタック１０１は、誘電体層１１０を前記基板１０５及び前記金属含有ゲート電極フィルム１２０の間にさらに含む。
２２０において、水素（Ｈ２）及び任意に希ガスからなる処理ガスを前記処理チャンバ中に流入させる。一例において、前記処理ガスは、Ｈ２からなる。別の例において、前記処理ガスは、Ｈ２及びアルゴン（Ａｒ）からなることができる。さらに別の例において、前記処理ガスは、Ｈ２及びヘリウム（Ｈｅ）からなることができる。もっと別の例において、前記処理ガスは、Ｈ２、Ａｒ、及びＨｅからなることができる。
２３０において、プラズマ励起種１３０を、前記処理ガスからマイクロ波プラズマ源により形成する。一例によれば、前記マイクロ波プラズマ源は、東京エレクトロン株式会社（日本国、赤坂）から入手可能なラジアルラインスロットアンテナ（ＲＬＳＡ）マイクロ波プラズマ源であってもよい。典型的なマイクロ波プラズマ源を、図８〜１１に示す。
２４０において、前記金属含有ゲート電極フィルム１２０を前記プラズマ励起種１３０に曝露して、前記金属含有ゲート電極フィルム１２０より低い仕事関数を有する、改修された金属含有ゲート電極フィルム１４０を形成する。前記プラズマ励起種は、前記金属含有ゲート電極フィルム１２０（又は前記金属含有ゲート電極フィルム１２０の表面層のみ）を選択的に改修することができる一方で、下部のフィルム又は層を最小化する又は除去する、低運動エネルギーを有する還元種を含んでもよい。前記金属含有ゲート電極フィルム１２０の改修は、前記改修された金属含有ゲート電極フィルム１４０の厚さを通じて実質的に均一であってもよく、又は代替的に、前記金属含有ゲート電極フィルム１２０の改修は、前記改修された金属含有ゲート電極フィルム１４０の厚さを通じて実質的に不均一であってもよい。
前記金属含有ゲート電極フィルム１２０の、２４０における前記プラズマ励起種１３０への曝露を、前記金属含有ゲート電極フィルム１２０の所望の改修をもたらす処理パラメータを使用して行ってもよい。曝露の処理パラメータを、直接実験及び／又は実験計画法（ＤＯＥ）により決定することができる。当業者が、容易に十分に認識するであろうように、調整可能な処理パラメータには、とりわけプラズマ条件（プラズマ出力、処理圧力、及び処理ガス組成）、処理時間、及び基板温度が含まれる。
処理２００は、前記フィルムスタック１００及び１０１の１つ又は２つ以上を、及び／又は前記プラズマ励起種１３０への曝露の後の前記ゲートスタック１０２を熱処理するためのアニールステップを、さらに含んでもよい。前記熱処理を行って、前記フィルムスタック１００及び１０１、及び／又はゲートスタック１０２の、所望の仕事関数及び材料特性及び電気的特性を得ることができる。当業者には十分に認識されるであろうように、図２のフローチャートにおける前記ステップ又は段階のそれぞれは、１つ又は２つ以上の別個のステップ又は操作を包含し得る。したがって、２１０、２２０、２３０、及び２４０における４つのステップのみの記述は、本発明の方法が単に４つのステップ又は段階に限定されるものと理解されてはならない。さらに、それぞれの代表的なステップ又は段階である、２１０、２２０、２３０、及び２４０は、単一の処理（single process）のみに限定されるものと理解されてはならない。
図３Ａ〜３Ｅは、本発明の態様による改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示す。図３Ａは、基板３０５、前記基板３０５上の誘電体層３１０、及び前記誘電体層３１０上の金属含有ゲート電極フィルム３２０を含む、フィルムスタック３００の断面図を図式で示す。前記基板３０５は、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、又はＧａＡｓなどを含むことができる。さらに、前記基板３０５は、絶縁体上シリコン（ＳＯＩ）材料を含むことができる。前記絶縁体は、例えば、ＳｉＯ２などであってよい。Ｓｉ基板は、形成されるデバイスのタイプに応じて、ｎ−又はｐ−型であってよい。前記基板（ウエハ）３０５は、あらゆるサイズであってもよく、例えば、２００ｍｍウエハ、３００ｍｍウエハ、４５０ｍｍウエハ、又はより大きなウエハであってもよい。
前記誘電体層３１０は、ＳｉＯ２（又はＳｉＯｘ）層、ＳｉＮ（又はＳｉＮｙ）層、ＳｉＯＮ（又はＳｉＯｘＮｙ）層、又はｈｉｇｈ−ｋ層、あるいはこれらの２種又は３種以上の組み合わせを含むことができる。前記ｈｉｇｈ−ｋ層は、例えば、金属酸化物及びそれらのケイ酸塩を含むことができ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、Ａｌ２Ｏ３、Ｙ２Ｏ３、ＨｆＳｉＯｘ、ＨｆＯ２、ＺｒＯ２、ＺｒＳｉＯｘ、ＴａＳｉＯｘ、ＳｒＯｘ、ＳｒＳｉＯｘ、ＬａＯｘ、ＬａＳｉＯｘ、ＹＯｘ、又はＹＳｉＯｘ、あるいはこれらの２種又は３種以上の組み合わせを含む。前記ｈｉｇｈ−ｋ層の厚さは、例えば、約１０オングストローム（Å）〜約２００Å又は約２０Å〜約４０Åであってよい。一例において、前記誘電体層３１０は、前記基板３０５に直接接触する界面層（図示せず）を含むことができ、例えば、酸化物層（例えば、ＳｉＯｘなど）、窒化物層（例えば、ＳｉＮｘなど）、又は酸窒化物層（例えば、ＳｉＯｘＮｙなど）、あるいはこれらの組み合わせである。Ｓｉ基板を含む集積回路は、高電子移動度及び低電子タップ密度を含む優れた電気的特性を有することができる、ＳｉＯ２及び／又はＳｉＯｘＮｙ基板界面層を通常用いる。ＳｉＯ２及び／又はＳｉＯｘＮｙ基板界面層上で形成されたｈｉｇｈ−ｋ層を含むゲートスタックは、前記基板界面層が、たった５〜１０Åの厚さを有することを要求し得る。
前記金属含有ゲート電極フィルム３２０は、金属及び金属含有材料を含むことができ、Ｗ、ＷＮ、Ａｌ、Ｍｏ、Ｔａ、ＴａＮ、ＴａＳｉＮ、ＨｆＮ、ＨｆＳｉＮ、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｍｏ、ＭｏＮ、Ｎｂ、Ｒｅ、又はＲｕを含む。前記金属含有ゲート電極フィルム３２０の厚さは、例えば、約１０Å〜約５００Å又は約２０Å〜約２００Åであってよい。
図３Ｂは、前記金属含有ゲート電極フィルム３２０上に形成されたパターンフィルム３４０を含む、フィルムスタック３０１の断面図を図式で示す。前記パターンフィルム３４０は、周知のリソグラフィー技法及び異方性エッチング法を使用して全面フォトレジストフィルム及び／又は全面ハードマスクをパターニングすることにより形成される、フォトレジストフィルム及び／又はハードマスクを含んでもよい。前記パターンフィルム３４０は、前記金属含有ゲート電極フィルム３２０の最初の部分（a first portion）３２２を第一プラズマ励起種３３０に曝露するための開口部３４２を含む。本発明の態様によれば、水素（Ｈ２）及び任意に希ガスからなる処理ガスを処理チャンバ中に流入させ、前記第一プラズマ励起種３３０を、前記処理チャンバ内でマイクロ波プラズマ源により前記処理ガスから形成された還元種として特徴づけ得る。本発明の別の態様によれば、酸素（Ｏ２）及び、任意に希ガス、窒素（Ｎ２）、Ｈ２、又はこれらの組み合わせからなる群から選択された１種又は２種以上のガスからなる処理ガスを、処理チャンバ中に流入させ、前記第一プラズマ励起種３３０を、前記処理チャンバ内でマイクロ波プラズマ源により前記処理ガスから形成された酸化種として特徴づけ得る。
図３は、改修された第一金属含有ゲート電極フィルム３５０及び前記パターンフィルム３４０の下の未改修の金属含有ゲート電極フィルム３２４を含むフィルムスタック３０２の断面図を図式で示す。一態様によれば、前記第一プラズマ励起種３３０を還元種として特徴づけ得、前記改修された第一金属含有ゲート電極フィルム３５０は、前記未改修の金属含有ゲート電極フィルム３２４より低い仕事関数を有する。別の態様によれば、前記第一プラズマ励起種３３０を酸化種として特徴づけ得、前記改修された第一金属含有ゲート電極フィルム３５０は、前記未改修の金属含有ゲート電極フィルム３２４より高い仕事関数を有する。
図３Ｄは、前記パターンフィルム３４０を図３Ｃにおける前記フィルムスタック３０２から取り除いた後の、フィルムスタック３０３の断面図を図式で示す。前記パターンフィルム３４０を、慣用のウエット又はドライエッチング法を使用して取り除いてもよい。
本発明のいくつかの態様によれば、前記フィルムスタック３０３を、半導体デバイスの製造中にさらに処理してもよい。図３Ｅは、ゲート誘電体３１２上に第一金属含有ゲート電極３５２を含む第一ゲートスタック３０６及びゲート誘電体３１２上に第二金属含有ゲート電極３２６を含む第二ゲートスタック３０４の断面図を、図式で示す。一態様によれば、前記改修された第一金属含有ゲート電極フィルム３５０は、前記未改修の金属含有ゲート電極フィルム３２４より低い仕事関数を有し、ゲート電極３５２を含む前記第一ゲートスタック３０６は、ゲート電極３２６を含む前記第二ゲートスタック３０４より低い仕事関数を有する。この態様において、前記ゲート電極３５２は、ＮＭＯＳゲート電極であってよく、前記ゲート電極３２６は、ＰＭＯＳゲート電極であってよい。別の態様によれば、前記改修された第一金属含有ゲート電極フィルム３５０は、前記未改修の金属含有ゲート電極フィルム３２４より高い仕事関数を有し、ゲート電極３５２を含む前記第一ゲートスタック３０６は、ゲート電極３２６を含む前記第二ゲートスタック３０４より高い仕事関数を有する。この態様において、前記ゲート電極３５２は、ＰＭＯＳゲート電極であってよく、前記ゲート電極３２６は、ＮＭＯＳゲート電極であってよい。よって、単一金属又は金属含有ゲート電極フィルム３２０を改修して、デュアル仕事関数金属ゲートＮＭＯＳ及びＰＭＯＳを形成し得る。前記第一ゲートスタック３０６及び前記第二ゲートスタック３０４を、例えば、慣用のウエット又はドライエッチング法を使用して、図３Ｄに示す前記フィルムスタック３０３の異方性エッチングにより形成してもよい。
図４は、本発明の態様による修正された金属含有ゲート電極を含むフィルムスタックを形成する方法のためのフロー図である。図３Ａ〜３Ｅも参照し、処理４００には、４１０において、プラズマ処理システムの処理チャンバ中で、基板３０５上の金属含有ゲート電極フィルム３２０を含むフィルムスタック３００を提供することが含まれる。図３Ａに示す典型的態様において、前記フィルムスタック３００は、誘電体層３１０を前記基板３０５及び前記金属含有ゲート電極フィルム３２０の間にさらに含む。
４２０において、第一処理ガスを前記処理チャンバ中に流入させる。本発明の一態様において、前記第一処理ガスは、水素（Ｈ２）及び任意に希ガスからなることができる。一例において、前記第一処理ガスは、Ｈ２及びＡｒからなることができる。さらに別の例において、前記処理ガスは、Ｈ２及びＨｅからなることができる。もっと別の例において、前記第一処理ガスは、Ｈ２、Ａｒ、及びＨｅからなることができる。本発明の別の態様によれば、前記第一処理ガスは、酸素（Ｏ２）及び、任意に希ガス、窒素（Ｎ２）、Ｈ２、又はこれらの組み合わせからなる群から選択された１種又は２種以上のガスからなる処理ガスからなることができる。別の例において、前記第一処理ガスは、Ｏ２及びＡｒからなることができる。さらに別の例において、前記第一処理ガスは、Ｏ２、Ｎ２、及び任意にＡｒからなることができる。もっと別の例において、前記第一処理ガスは、Ｏ２、Ａｒ、及びＨｅからなることができる。
４３０において、第一プラズマ励起種３３０を、前記第一処理ガスからマイクロ波プラズマ源から形成する。本発明の一態様によれば、前記第一プラズマ励起種３３０には、水素（Ｈ２）及び任意に希ガスを含む前記第一処理ガスのプラズマ励起により形成された還元種が含まれてもよい。本発明の別の態様によれば、前記第一プラズマ励起種には、酸素（Ｏ２）及び、任意に希ガス、Ｎ２、Ｈ２、又はこれらの組み合わせからなる群から選択された１種又は２種以上のガスからなる第一処理ガスのプラズマ励起により形成された酸化種が含まれてもよい。一態様によれば、前記マイクロ波プラズマ源は、東京エレクトロン株式会社（日本国、赤坂）から入手可能なラジアルラインスロットアンテナ（ＲＬＳＡ）プラズマ源であってもよい。
４４０において、前記金属含有ゲート電極フィルム３２０の最初の部分３２２を、第一プラズマ励起種３３０に曝露して、改修された第一金属含有ゲート電極フィルム３５０及び未改修の金属含有ゲート電極フィルム３２４を形成する。一態様において、前記第一プラズマ励起種３３０には、還元種が含まれてもよく、前記改修された第一金属含有ゲート電極フィルム３５０は、前記未改修の金属含有ゲート電極フィルム３２４より低い仕事関数を有する。別の態様において、前記第一プラズマ励起種３３０には、酸化種が含まれてもよく、前記改修された第一金属含有ゲート電極フィルム３５０は、前記未改修の金属含有ゲート電極フィルム３２４より高い仕事関数を有する。
前記金属含有ゲート電極フィルム３２０の、４４０における前記第一プラズマ励起種３３０への曝露を、前記金属含有ゲート電極フィルム３２０の所望の改修をもたらす期間についての処理パラメータ下で行ってもよい。
曝露の処理パラメータを、直接実験及び／又は実験計画法（ＤＯＥ）により決定することができる。当業者が、容易に十分に認識するであろうように、調整可能な処理パラメータには、とりわけプラズマ条件（プラズマ出力、処理圧力、及び処理ガス組成）、処理時間、及び基板温度が含まれる。
４４０における前記第一プラズマ励起種３３０への曝露に続き、パターンフィルム３４０を、慣用のウエット又はドライエッチング法を使用して取り除いてよい。
４５０において、前記フィルムスタック３０３を、図３Ｅに図示するように、前記第一金属含有ゲート電極フィルム３５０、前記未改修の金属含有ゲート電極フィルム３２４、及び前記下部の誘電体フィルム３１０をパターニングすることによりさらに処理して、第一ゲートスタック３０６及び第二ゲートスタック３０４を形成してもよい。一態様によれば、前記第一ゲートスタック３０６は、前記第二ゲートスタック３０４より低い仕事関数を有する。別の態様によれば、前記第一ゲートスタック３０６は、前記第二ゲートスタック３０４より高い仕事関数を有する。前記第一ゲートスタック３０６は、例えば、リソグラフィー法及びドライエッチングの技法を使用して、図３Ｄに示した前記フィルムスタック３０３を異方的にエッチングすることにより形成されてもよい。
前記処理４００は、前記フィルムスタック３００、３０１及び３０２の１つ又は２つ以上を、及び／又は前記プラズマ励起種３３０への曝露の後の前記ゲートスタック３０４／３０６を熱処理するためのアニールステップをさらに含んでもよい。前記熱処理を行って、前記ゲートスタック３０４／３０６の、所望の仕事関数及び材料特性及び電気的特性を得ることができる。当業者には十分に認識されるであろうように、図４のフローチャートにおける前記ステップ又は段階のそれぞれは、１つ又は２つ以上の別個のステップ又は操作を包含し得る。したがって、４１０、４２０、４３０、４４０、及び４５０における５つのステップのみの記述は、本発明の方法が単に５つのステップ又は段階に限定されるものと理解されてはならない。さらに、それぞれの代表的なステップ又は段階である、４１０、４２０、４３０、４４０、及び４５０は、単一の処理のみに限定されるものと理解されてはならない。
図５Ａ〜５Ｅは、本発明の態様による改修された金属含有ゲート電極を含むゲートスタックを形成する方法の断面図を図式で示す。図５Ａは、図３Ｄに示された前記フィルムスタック３０３の、前記改修された第一金属含有ゲート電極フィルム３５０上に形成されたパターンフィルム３６０を含む、フィルムスタック３０７の断面図を図式で示す。前記パターンフィルム３６０は、周知のリソグラフィー技法及び異方性エッチング法を使用して全面フォトレジストフィルム及び／又は全面ハードマスクをパターニングすることにより形成される、フォトレジストフィルム及び／又はハードマスクを含んでもよい。前記パターンフィルム３６０は、前記未改修の金属含有ゲート電極フィルム３２４を曝露するための開口部３４４を含む。
図５Ｂは、前記未改修の金属含有ゲート電極フィルム３２４を含むフィルムスタック３０７を第二プラズマ励起種３７２に曝露するための処理を図式で示す。本発明の一態様によれば、酸素（Ｏ２）及び、任意に希ガス、窒素（Ｎ２）、Ｈ２、又はこれらの組み合わせからなる群から選択された１種又は２種以上のガスからなる第二処理ガスを、処理チャンバ中に流入させ、前記第二プラズマ励起種３７２を、前記処理チャンバ内でマイクロ波プラズマ源により前記第二処理ガスから形成された酸化種として特徴づけ得る。本発明の別の態様によれば、水素（Ｈ２）及び任意に希ガスからなる、第二処理ガスを、処理チャンバ中に流入させ、前記第二プラズマ励起種３７２を、前記処理チャンバ内でマイクロ波プラズマ源により前記第二処理ガスから形成された還元種として特徴づけ得る。
図５Ｃは、前記パターンフィルム３６０の下部に、改修された第二金属含有ゲート電極フィルム３８０及び改修された第一金属含有ゲート電極フィルム３５０を含む、フィルムスタック３０９の断面図を図式で示す。一態様によれば、前記第二プラズマ励起種３７２には、酸化種が含まれてもよく、改修された第二金属含有ゲート電極フィルム３８０は、前記改修された第一金属含有ゲート電極フィルム３５０より高い仕事関数を有する。別の態様によれば、前記第二プラズマ励起種３７２には、還元種が含まれてもよく、前記改修された第二金属含有ゲート電極フィルム３８０は、前記改修された第一金属含有ゲート電極フィルム３５０より低い仕事関数を有する。
図５Ｄは、図５Ｃにおける前記フィルムスタック３０９から前記パターンフィルム３６０を取り除いた後のフィルムスタック３１１の断面図を図式で示す。前記パターンフィルム３６０を、慣用のウエット又はドライエッチング法を使用して取り除いてもよい。
本発明のいくつかの態様によれば、前記フィルムスタック３１１を、半導体デバイスの製造中にさらに処理してもよい。図５Ｅは、ゲート誘電体３１２上の第一金属含有ゲート電極３５２を含む第一ゲートスタック３１５及び第二金属含有ゲート電極３８２を含む第二ゲートスタック３１３の断面図を図式で示す。一態様によれば、ゲート電極３５２を含む前記第一ゲートスタック３１５は、ゲート電極３８２を含む前記第二ゲートスタック３１３より低い仕事関数を有する。この態様において、前記ゲート電極３５２は、ＮＭＯＳゲート電極であってよく、前記ゲート電極３８２は、ＰＭＯＳゲート電極であってよい。別の態様によれば、ゲート電極３５２を含む第一ゲートスタック３１５は、ゲート電極３８２を含む第二ゲートスタック３１３より高い仕事関数を有する。この態様において、前記ゲート電極３５２は、ＰＭＯＳゲート電極であってよく、前記ゲート電極３８２は、ＮＭＯＳゲート電極であってよい。前記第一ゲートスタック３１５及び前記第二ゲートスタック３１３を、例えば、リソグラフィー法及びドライエッチング法を使用して、図５Ｄに示す前記フィルムスタック３１１の異方性エッチングにより形成してもよい。
図６は、本発明の態様による、改修された金属含有ゲート電極を含むゲートスタックを形成する方法のためのフロー図である。図５Ａ〜５Ｅも参照し、処理６００には、図４における処理４００のステップ４１０〜４４０が含まれる。
６５０において、第二処理ガスを、前記処理チャンバ中に流入させる。本発明の一態様によれば、前記第二処理ガスは、酸素（Ｏ２）及び、任意に希ガス、窒素（Ｎ２）、Ｈ２、又はこれらの組み合わせからなる群から選択された１種又は２種以上のガスからなることができる。一例において、前記第二処理ガスは、Ｏ２からなることができる。別の例において、前記第二処理ガスは、Ｏ２及びＡｒからなることができる。さらに別の例において、前記第二処理ガスは、Ｏ２、Ｎ２、及び任意にＡｒからなることができる。もっと別の例において、前記処理ガスは、Ｏ２、Ａｒ、及びＨｅからなることができる。別の態様によれば、第二処理ガスは、水素Ｈ２及び任意に希ガスからなることができる。一例において、前記第二処理ガスは、Ｈ２からなることができる。別の例において、前記第二処理ガスは、Ｈ２及びＡｒからなることができる。さらに別の例において、前記第二処理ガスは、Ｈ２及びＨｅからなることができる。もっと別の例において、前記第二処理ガスは、Ｈ２、Ａｒ、及びＨｅからなることができる。
６６０において、第二プラズマ励起種６７２を、マイクロ波プラズマ源により前記第二処理ガスから形成する。一態様によれば、前記第二プラズマ励起種６７２には、酸素（Ｏ２）及び、任意に希ガス、Ｎ２、Ｈ２、又はこれらの組み合わせからなる群から選択された１種又は２種以上のガスからなる、第二処理ガスのプラズマ励起により形成された酸化種が含まれてもよい。別の態様によれば、前記第二プラズマ励起種６７２には、水素（Ｈ２）及び任意に希ガスからなる、第二処理ガスのプラズマ励起により形成された還元種が含まれてもよい。一態様によれば、前記マイクロ波プラズマ源は、東京エレクトロン株式会社（日本国、赤坂）から入手可能なラジアルラインスロットアンテナ（ＲＬＳＡ）プラズマ源であってもよい。
６７０において、前記未改修の金属含有ゲート電極フィルムを含む前記フィルムスタック３０７を、第二プラズマ励起種３７２に曝露して、改修された第二金属含有ゲート電極フィルム３８０を形成する。一態様において、前記第二プラズマ励起種３７２には、酸化種が含まれてもよく、前記改修された第二金属含有ゲート電極フィルム３８０は、前記改修された第一金属含有ゲート電極フィルム３５０より高い仕事関数を有する。別の態様において、前記第二プラズマ励起種３７２には、還元種が含まれてもよく、前記改修された第一金属含有ゲート電極フィルム３５０は、前記改修された第一金属含有ゲート電極フィルム３５０より高い仕事関数を有する。
前記未改修の金属含有ゲート電極フィルム３２４の、前記第二プラズマ励起種３７２への曝露を、前記未改修の金属含有ゲート電極フィルム３２４の所望の改修をもたらす処理パラメータ下で行ってもよい。曝露の処理パラメータを、直接実験及び／又は実験計画法（ＤＯＥ）により決定することができる。当業者が、容易に十分に認識するであろうように、調整可能な処理パラメータには、とりわけプラズマ条件（プラズマ出力、処理圧力、及び処理ガス組成）、処理時間、及び基板温度が含まれる。
６７０における前記第二プラズマ励起種３７２への曝露の後に、前記パターンフィルム３６０を、慣用のウエット又はドライエッチング法を使用して取り除いてよい。
６８０において、得られたフィルムスタック３１１を、前記改修された第一金属含有ゲート電極フィルム３５０、前記改修された第二金属含有ゲート電極フィルム３８０及び前記下部の誘電体層３１０をパターニングすることによりさらに処理して、第一ゲートスタック３１５及び第二ゲートスタック３１３を形成してもよい。一態様によれば、ゲート電極３５２を含む前記第一ゲートスタック３１５は、ゲート電極３８２を含む前記第二ゲートスタック３１３より低い仕事関数を有する。この態様において、前記ゲート電極３５２は、ＮＭＯＳゲート電極であってよく、前記ゲート電極３８２は、ＰＭＯＳゲート電極であってよい。別の態様によれば、ゲート電極３５２を含む前記第一ゲートスタック３１５は、ゲート電極３８２を含む前記第二ゲートスタック３１３より高い仕事関数を有する。この態様において、前記ゲート電極３５２は、ＰＭＯＳゲート電極であってよく、前記ゲート電極３８２は、ＮＭＯＳゲート電極であってよい。前記第一ゲートスタック３１５及び前記第二ゲートスタック３１３を、例えば、リソグラフィー法及びドライエッチング技法を使用して、図５Ｄに示す前記フィルムスタック３１１の異方性エッチングにより形成してもよい。
処理６００は、前記フィルムスタック３０７、３０９、及び３１１の１つ又は２つ以上を、及び／又は前記第二プラズマ励起種３７２への曝露の後の前記ゲートスタック３１３／３１５を熱処理するためのアニールステップを、さらに含んでもよい。前記熱処理を行って、前記ゲートスタック３１３／３１５の、所望の仕事関数及び材料特性及び電気的特性を得ることができる。当業者には十分に認識されるであろうように、図６のフローチャートにおける前記ステップ又は段階のそれぞれは、１つ又は２つ以上の別個のステップ又は操作を包含し得る。したがって、６５０、６６０、６７０、及び６８０における４つのステップのみの記述は、本発明の方法が単に４つのステップ又は段階に限定されるものと理解されてはならない。さらに、それぞれの代表的なステップ又は段階である、６５０、６６０、６７０、及び６８０は、単一の処理のみに限定されるものと理解されてはならない。
図７は、改修された窒化チタン（ＴｉＮ）ゲート電極フィルムについての等価換算膜厚（ＥＯＴ）の関数として、フラットバンド電圧（Ｖｆｂ）を示す。前記フィルム試験構造（film test structure）は、Ｓｉ基板／化学酸化物（ＳｉＯ２）／ＨｆＯ２フィルム／ＴｉＮフィルムを含むものであった。前記ＴｉＮフィルムの改修の後、金属キャップを前記改修されたＴｉＮフィルム上に積層し、得られたフィルム構造を分析した。前記ＴｉＮゲート電極フィルムを、マイクロ波プラズマ処理手段１）〜７）を２５０℃９０秒間使用して改修し、熱（非プラズマ）処理手段８〜１１及び１３を３００秒間行い、熱（非プラズマ）処理手段１２を９０秒間行った。マイクロ波プラズマ処理手段は、例えば、ラジアルラインスロットアンテナ（ＲＬＳＡ）又はスロットプレイン（slotted plane）アンテナ（ＳＰＡ）などのマイクロ波プラズマ源を使用したプラズマ形成を含んだ。処理手段は：１）Ａｒ＋Ｎ２プラズマ、２）Ａｒ＋Ｎ２＋Ｈ２プラズマ、３）Ａｒ＋Ｈ２プラズマ、４）Ａｒ＋Ｏ２プラズマ、５）Ａｒ＋Ｏ２プラズマ、６）Ａｒ＋Ｏ２＋Ｈ２、７）Ａｒ＋Ｏ２＋Ｎ２プラズマ、８）３５０℃でのＯ２曝露３５０℃、９）４００℃でのＯ２曝露、１０）４５０℃でのＯ２曝露、１１）４５０℃でのin-situ Ｏ２曝露、１２）４５０℃での短いＯ２曝露、及び１３）５００℃での短いＯ２曝露、を含んだ。処理手段１１を、前記ＴｉＮフィルムの改修及びそれに続く金属キャップ層の積層の間に、空気遮断（air break）をせずに行った。前記熱処理手段８）〜１３）及びマイクロ波プラズマ処理手段４）〜７）により、前記ＴｉＮゲート電極フィルムを酸化種に曝露する一方で、マイクロ波プラズマ処理手段１）により、前記ＴｉＮゲート電極フィルムを還元種に曝露した。図７Ａにおける結果を、未改修のＴｉＮゲート電極フィルムと比較し、酸化種への熱曝露が、Ｖｆｂ（Ｐ−シフト）の増加及びＥＯＴの増加をもたらすことが示された。対照的に、酸化種への前記マイクロ波プラズマ曝露は、Ｖｆｂにおいて同じか又は同様の増加について、熱曝露より少ないＥＯＴの増加をもたらした。さらに、還元種への前記マイクロ波プラズマ曝露は、前記Ｖｆｂ（Ｎ−シフト）及び前記ＥＯＴの両方を減少させた。図７Ｂは、リーク電流（Ｊｇ）を、改修された窒化チタン（ＴｉＮ）ゲート電極フィルムについてのＥＯＴの関数として示す。前記処理手段を、図７Ａについて上記に記載した。
まとめると、図７Ａ及び７Ｂは、還元及び酸化マイクロ波プラズマ処理手段は、前記ＴｉＮゲート電極フィルムＶｆｂの改修及び小さなＥＯＴの提供に、熱処理より極めて効率的であることを示す。よって、前記還元及び酸化マイクロ波プラズマ処理手段を使用して、それらのフィルム及びデバイスから作られた前記フィルム及びデバイスの仕事関数を、効率的に改修するか又は変調することができる。
図８は、本発明の態様による金属含有ゲート電極フィルムを改修するための、ラジアルラインスロットアンテナ（ＲＬＳＡ）マイクロ波プラズマ源を含むプラズマ処理システムの配線図である。前記プラズマ処理システム５１５において作り出された前記プラズマは、低電子温度及び高プラズマ密度により特徴づけられる。前記プラズマ処理システム５１５は、例えば、東京エレクトロン株式会社（日本国、赤坂）からのＴＲＩＡＳ（登録商標）ＳＰＡ処理システムであってよい。前記プラズマ処理システム５１５は、プラズマ処理チャンバ５５０の上側部分に、基板５２５より大きい開口部分５５１を有する、前記プラズマ処理チャンバ５５０を含む。例えば、石英、窒化アルミニウム又は酸化アルミニウムなどから作られた円筒形誘電体天板５５４を設け、前記開口部分５５１を覆う。
ガス管５７２を、前記プラズマ処理チャンバ５５０の上側部分で前記天板５５４より下の側壁に配置する。一例において、前記ガス管５７２の数は、１６であってよい（このうち２つが図８に示されている）。代替的に、異なる数のガス管５７２を使用することができる。前記ガス管５７２を、前記プラズマ処理チャンバ５５０中で周囲に配置することができるが、これは本発明に要求されない。処理ガスを、一様に及び均一に、プラズマ処理チャンバ５５０におけるプラズマ領域５５９中に、前記ガス管５７２から供給することができる。Ｈ２、Ｎ２、Ｏ２、Ａｒ、又はＨｅあるいはこれらの２種又は３種以上の組み合わせを含む処理ガスを、ガス源５２０から供給してもよい。Ｈ２、Ｎ２、Ｏ２、Ａｒ、又はＨｅのガス流速は、５００ｓｃｃｍ（立方センチメートル毎分）より小さくても、２００ｓｃｃｍより小さくても、又は１００ｓｃｃｍより小さくてもよい。例えば、Ｈ２のガス流速は、１００ｓｃｃｍより小さくてもよく、Ｎ２のガス流速は、２００ｓｃｃｍより小さくてもよく、Ｏ２のガス流速は、５００ｓｃｃｍより小さくてもよく、及びＡｒ＋Ｏ２のガス流速は、２０００ｓｃｃｍより小さくてもよい。前記プラズマ処理チャンバにおけるガス圧は、例えば、１００ｍＴｏｒｒ（ミリトール）より小さくてもよく、５０ｍＴｏｒｒより小さくてもよく、３０ｍＴｏｒｒより小さくてもよく、２０ｍＴｏｒｒより小さくてもよい。図８には示されていないが、前記処理ガスをまた、前記プラズマ領域５５９中に、前記スロットアンテナ５６０を通じて提供してもよい。
前記プラズマ処理システム５１５において、マイクロ波出力を、前記プラズマ処理チャンバ５５０に、複数のスロット５６０Ａを有するスロットアンテナ５６０を介して、前記天板５５４を通じて提供する。前記スロットアンテナ５６０は、処理される基板５２５に面し、前記スロットアンテナ５６０を、金属板から、例えば銅から作ることができる。マイクロ波出力を前記スロットアンテナ５６０に供給するために、導波管５６３を前記天板５５４上に配置し、ここで、前記導波管５６３を、例えば、約２．４５ＧＨｚのマイクロ波周波数で電磁波を生じさせるためのマイクロ波電力供給源（power supply）５６１に接続する。前記導波管５６３は、前記スロットアンテナ５６０に接続した下端部を有する同軸導波管５６３Ａ、前記円形（同軸）導波管５６３Ａの上部表面側に接続した同軸導波管５６３Ｂ、及び同軸導波管５６３Ｂの上部表面側に接続した同軸導波管変換器５６３Ｃを含む。さらに、長方形導波管５６３Ｄが、前記同軸導波管変換器５６３Ｃの入力部及び前記マイクロ波電力供給源５６１の出力部に接続されている。
同軸導波管５６３Ｂの中に、導電性材料の軸部分５６２（又は内部導体）が、同軸上に外部導体に付与され、前記軸部分５６２の一端が、スロットアンテナ５６０の上側表面の中央（又は、ほぼ中央）部分に接続され、前記軸部分５６２の他端が、前記同軸導波管５６３Ｂの上側表面に接続され、これにより同軸構造を形成している。マイクロ波出力は、例えば、約０．５Ｗ／ｃｍ２（平方センチメーター当たりのワット）〜約４Ｗ／ｃｍ２であってよい。代替的に、マイクロ波出力は、約０．５Ｗ／ｃｍ２〜約３Ｗ／ｃｍ２であってよい。マイクロ波照射は、約３００ＭＨｚ（メガヘルツ）から約１０ＧＨｚ（ギガヘルツ）の、例えば、約２．４５ＧＨｚのマイクロ波周波数を含んでもよく、プラズマは、例えば、１、１．５、２、２．５、３、３．５、４、４．５、又は５ｅＶあるいはこれらの組み合わせを含む、５ｅＶ（電子ボルト）以上の電子温度を含んでもよい。他の例において、前記電子温度は、５ｅＶより、４．５ｅＶより、４ｅＶより、又は３．５ｅＶよりも小さくてよい。いくつかの例において、前記電子温度は、１〜１．５ｅＶ、１．５〜２ｅＶ、２〜２．５ｅＶ、２．５〜３ｅＶ、３．０〜３．５ｅＶ、３．５〜４．５ｅＶ、又は４.０〜４．５ｅＶであってよい。プラズマは、約１×１０１１／ｃｍ３（立方センチメートル当たり）から約１×１０１３／ｃｍ３、又はそれより大きい密度を有してもよい。
さらに、前記プラズマ処理チャンバ５５０において、基板ホルダー５５２を、前記基板５２５（例えば、ウエハなど）を支持して加熱するために、前記天板５５４の反対側に提供する。前記基板ホルダー５５２は、前記基板５２５を加熱するためのヒーター５５７を含み、ここで、前記ヒーター５５７は、抵抗加熱器であってよい。代替的に、前記ヒーター５５７は、ランプヒーター又はあらゆる他のタイプのヒーターであってよい。さらに、前記プラズマ処理チャンバ５５０は、前記プラズマ処理チャンバ５５０の底部分及び真空ポンプ５５５に接続した排出管５５３を含む。前記基板ホルダー５５２を、２００℃より、３００℃より、又は４００℃より大きい温度で維持し得る。いくつかの例では、基板ホルダー５５２は、例えば約２５０℃の温度で維持し得る。
前記プラズマ処理システム５１５は、プラズマを発生させるために、及び／又は基板５２５に引き寄せられたイオンのエネルギーを制御するために、前記基板ホルダー５５２及び前記基板５２５をバイアス化するように構成された基板バイアスシステム５５６をさらに含む。前記基板バイアスシステム５５６には、前記基板ホルダー５５２に出力を結合するように構成された基板電源が含まれる。前記基板電源（power source）は、ＲＦ発生器及びインピーダンス整合ネットワークを含む。前記基板電源は、前記基板ホルダー５５２内の電極を活性化すること（energizing）により、出力を前記基板ホルダー５５２に結合するように構成されている。前記ＲＦバイアスについての代表的な周波数は、約０．１ＭＨｚから約１００ＭＨｚにわたることができ、１３．５６ＭＨｚであってよい。いくつかの例において、前記ＲＦバイアスは、１ＭＨｚより小さくてもよく、例えば、０．８ＭＨｚより小さくてもよく、０．６ＭＨｚより小さくてもよく、０．４ＭＨｚより小さくてもよく、又は０．２ＭＨｚより小さかったとしてもよい。一例において、前記ＲＦバイアスは、約０．４ＭＨｚであってよい。代替的に、ＲＦ出力を、複数の周波数で前記電極に適用する。前記基板バイアスシステム５５６を、バイアス出力を供給するために構成し、それは、０Ｗ〜１００Ｗ、１００Ｗ〜２００Ｗ、２００Ｗ〜３００Ｗ、３００Ｗ〜４００Ｗ、又は４００Ｗ〜５００Ｗであってよい。プラズマ処理のためのＲＦバイアスシステムは、当業者に周知である。さらに、前記基板バイアスシステム５５６には、−５ｋＶ〜＋５ｋＶのＤＣバイアスを前記基板ホルダー５５２に供給することができるＤＣ電圧源が含まれる。
前記基板バイアスシステム５５６は、任意に前記ＲＦバイアス出力のパルス（pulsing）を提供するようにさらに構成され、前記パルス周波数は、１Ｈｚより大きく、例えば、２Ｈｚ、４Ｈｚ、６Ｈｚ、８Ｈｚ、１０Ｈｚ、２０Ｈｚ、３０Ｈｚ、５０Ｈｚ、又はそれより大きいものであってよい。典型的なＲＦバイアス出力は、例えば、１００Ｗより小さく、５０Ｗより小さく、又は２５Ｗより小さくてよい。当業者は、前記基板バイアスシステム５５６の出力レベルが、処理される前記基板５２５のサイズに関連することを十分に認識していることに留意すべきである。例えば、３００ｍｍのＳｉウエハは、処理の間、２００ｍｍのウエハより大きな消費電力を必要とする。
図８をさらに参照すると、制御器５９９には、前記プラズマ処理システム５１５の入力値を伝送したり、活性化させたりするために、及び前記プラズマ処理システム５１５からの出力をモニタするために十分な制御電圧を発生させることができる、マイクロプロセッサ、メモリ、及びデジタルＩ／Ｏポートが含まれる。さらに、前記制御器５９９は、プラズマ処理チャンバ５５０、前記真空ポンプ５５５、前記ヒーター５５７、前記基板バイアスシステム５５６、及び前記マイクロ波電源供給源５６１に連結して情報のやりとりをしている。前記メモリに格納されたプログラムを利用して、格納された処理手段により、プラズマ処理システム５１５の上述のコンポーネントを制御する。制御器５９９の一例は、ＵＮＩＸ（登録商標）ベースのワークステーションである。代替的に、前記制御器５９９を、汎用コンピュータ、デジタル信号処理システムなどとして、実施してもよい。
図９は、本発明の態様による金属含有ゲート電極フィルムを改修するためのラジアルラインスロットアンテナ（ＲＬＳＡ）マイクロ波プラズマ源を含む、別のプラズマ処理システムの配線図である。この図面に示すように、プラズマ処理システム１０には、プラズマ処理チャンバ２０（真空チャンバ）、アンテナユニット５７（ＲＬＳＡ）、及び基板ホルダー２１が含まれる。前記プラズマ処理チャンバ２０の内部は、プラズマガス供給ユニット３０の下に位置するプラズマ発生領域Ｒ１、及び前記基板ホルダー２１側のプラズマ拡散領域Ｒ２に、大まかに区分されている。前記プラズマ発生領域Ｒ１において発生させたプラズマは、数電子ボルト（ｅＶ）の電子温度を有し得る。プラズマが、前記プラズマ拡散領域Ｒ２中へ拡散する場合には、ここで、前記フィルム形成処理を行い、前記基板ホルダー２１付近のプラズマの前記電子温度は、約２ｅＶよりも低い値まで降下する。前記基板ホルダー２１は、前記プラズマ処理チャンバ２０の底の部分の中央に位置され、基板Ｗを取り付けるための取り付けユニットとしての役割を担う。前記基板ホルダー２１内で、この図面には示されないが、絶縁部材２１ａ、冷却ジャケット２１ｂ、及び温度制御ユニットが、基板温度を制御するために提供される。
前記プラズマ処理チャンバ２０の最上部分は、開口である。前記プラズマガス供給ユニット３０を、前記基板ホルダー２１の反対側に置き、前記プラズマ処理チャンバ２０の最上部分を、この図面には示されないが、封止部材、例えばＯリングなどを介して密封する。誘電体窓としても機能し得る前記プラズマガス供給ユニット３０は、酸化アルミニウム又は石英などの材料製であり、事実上円盤状を有するその平坦な表面は、前記基板ホルダー２１に面している。複数のガス供給ホール３１が、前記プラズマガス供給ユニット３０の平坦な表面上の前記基板ホルダー２１の反対側に提供される。前記複数のガス供給ホール３１は、ガス流通チャネル３２を介してプラズマガス供給ポート３３によりつながっている。プラズマガス供給源３４は、例えば、Ａｒガス、又は他の不活性ガスなどのプラズマガスを、前記プラズマガス供給ポート３３中に提供する。前記プラズマガスは、次いで、前記複数のガス供給ホール３１を介して前記プラズマ発生領域Ｒ１中に均一に供給される。
前記プラズマ処理システム１０は、処理ガス供給ユニット４０をさらにを含み、これは、実質的に、前記プラズマ発生領域Ｒ１及び前記プラズマ拡散領域Ｒ２の間の前記プラズマ処理チャンバ２０の中心部に位置される。前記プロセスガス供給ユニット４０は、例えば、マグネシウム（Ｍｇ）又はステンレス鋼を含む、アルミニウム合金などの導電性材料製である。前記プラズマガス供給ユニット３０と同様に、複数のガス供給ホール４１が、前記処理ガス供給ユニット４０の平坦な表面上に提供される。前記処理ガス供給ユニット４０の平坦な表面は、前記基板ホルダー２１の反対側に位置し、円盤形状を有する。
前記プラズマ処理チャンバ２０は、前記プラズマ処理チャンバ２０の底の部分に接続した排出管２６をさらに含み、真空管２７は、前記排出管を圧力制御バルブ２８に及び真空ポンプ２９に接続する。前記圧力制御バルブ２８を使用して、前記プラズマ処理チャンバ２０における所望のガス圧を達成してもよい。
前記処理ガス供給ユニット４０の平面図を、図１０に示す。この図面に示すように格子状ガス流通チャネル４２は、シャワープレートとも呼ばれ、前記処理ガス供給ユニット４０内で形成される。前記格子状ガス流通チャネル４２は、垂直方向に形成された複数のガス供給ホール４１の上端とつながっている。前記複数のガス供給ホール４１の下端は、前記基板ホルダー２１に面した開口部である。前記複数のガス供給ホール４１は、処理ガス供給ポート４３と前記格子パターンガス供給チャネル４２を介してつながっている。
さらに、複数の開口部４４を、前記処理ガス供給ユニット４０上に形成し、前記複数の開口部４４が、垂直方向に前記処理ガス供給ユニット４０を通り抜けるようにする。前記複数の開口部４４は、プラズマガスを、例えば、アルゴン（Ａｒ）ガス、ヘリウム（Ｈｅ）ガス、又は他の不活性ガスなどを、前記基板ホルダー２１側上の前記プラズマ拡散領域Ｒ２中に通過させる。図１０に示すように、前記複数の開口部４４は、隣接のガス流通チャネル４２間で形成される。前記処理ガスを、例えば、別個の処理ガス供給源４５及び４６から、前記ガス供給ポート４３などへ供給する。前記処理ガス供給源４５及び４６は、それぞれＯ２及びＮ２を供給することができる。ガス供給源４７を、Ｈ２ガスを供給するために提供する。いくつかの態様によれば、Ａｒ（及び／又はＨｅ）、Ｈ２、Ｏ２、及びＮ２のあらゆる組み合わせを、前記処理ガス供給ユニット４０中に流通させて、及び／又は前記プラズマガス供給ポート３３中に流通させてもよい。さらに、例えば、前記複数の開口部４４は、前記基板Ｗの周辺端部を超えて広がる前記処理ガス供給ユニット４０上の領域を占めてもよい。
前記処理ガスは、前記格子状ガス流通チャネル４２を通って流通し、前記プラズマ拡散領域Ｒ２中に前記複数のガス供給ホール４１を介して均一に供給される。前記プラズマ処理システム１０は、前記プラズマ処理チャンバ２０中への前記ガスの供給をそれぞれ制御するために、４個のバルブ（Ｖ１〜Ｖ４）及び４個の流量制御計（ＭＦＣ１〜ＭＦＣ４）をさらに含む。
外部マイクロ波発生器５５は、所定の周波数の、例えば、２．４５ＧＨｚなどのマイクロ波信号（又はマイクロ波エネルギー）を、前記アンテナユニット５７に同軸導波管５４を介して付与する。前記同軸導波管５４には、内側導体５４Ｂ及び外側導体５４Ａが含まれてもよい。前記マイクロ波発生器５５からの前記マイクロ波は、前記プラズマガス供給ユニット３０のすぐ下に、前記プラズマ発生領域Ｒ１中に電界を発生させ、これにより、前記プラズマ処理チャンバ２０内の処理ガスの励起を次々に生じさせる。
図１１は、前記アンテナユニット５７の部分断面図を例示する。この図面に示すように、前記アンテナユニット５７には、マイクロ波の波長を短くするために、平面アンテナ本体５１、ラジアルラインスロットプレート５２、及び誘電体プレート５３が含まれてもよい。前記平面アンテナ本体５１は、底表面が開口になっている円状を有する。前記ラジアルラインスロットプレート５２は、前記アンテナ本体５１の前記開口底表面を閉じるように形成されている。前記平面アンテナ本体５１及び前記ラジアルラインスロットプレート５２は、平面中空（flat-hollowed）円状導波管を備えた導体材料製である。
複数のスロット５６を、前記ラジアルラインスロットプレート５２上で提供し、円偏波を発生させる。前記複数のスロット５６を、それらの間にわずかな間隙を有する、実質的にＴ形状で、周囲方向に沿って同心円パターン又はらせんパターンで配置する。前記スロット５６ａ及び５６ｂは互いに垂直であるため、２種の直交偏光された構成成分を含む円偏波は、平面波として、前記ラジアルラインスロット５２から放射される。
前記誘電体プレート５３は、低損失誘電体材料製、例えば、酸化アルミニウム（Ａｌ２Ｏ３）又は窒化ケイ素（Ｓｉ３Ｎ４）製などであり、これは、前記ラジアルラインスロットプレート５２及び前記平面アンテナ本体５１の間に位置する。前記ラジアルラインスロットプレート５２は、前記ラジアルラインスロットプレート５２が、カバープレート２３と密接するように、封止部材（図示せず）を使用して前記プラズマ処理チャンバ２０上に埋め込まれている。前記カバープレート２３は、プラズマガス供給ユニット３０の上側表面上に位置し、マイクロ波透過性誘電体材料、例えば、酸化アルミニウム（Ａｌ２Ｏ３）などから形成される。
外部高周波電源を、整合回路を介して前記基板ホルダー２１に電気的に接続する。前記外部高周波電源２２は、前記基板Ｗに引き寄せられるイオンエネルギーを制御するために、所定の周波数の、例えば、１３．５６ＭＨｚなどのＲＦバイアス出力を発生させる。前記電源２２をさらに構成して、前記ＲＦバイアス出力のパルスを任意に提供し、前記パルス周波数は、１Ｈｚより大きく、例えば、２Ｈｚ、４Ｈｚ、６Ｈｚ、８Ｈｚ、１０Ｈｚ、２０Ｈｚ、３０Ｈｚ、５０Ｈｚ、又はそれより大きいものであってよい。前記電源２２を、ＲＦバイアス出力を供給するために構成し、それは、０Ｗ〜１００Ｗ、１００Ｗ〜２００Ｗ、２００Ｗ〜３００Ｗ、３００Ｗ〜４００Ｗ、又は４００Ｗ〜５００Ｗであってよい。当業者は、前記電源２２の出力レベルが、処理される前記基板のサイズに関連することを十分に認識していることに留意すべきである。例えば、３００ｍｍのＳｉウエハは、処理の間、２００ｍｍのウエハより大きな消費電力を必要とする。前記プラズマ処理システム１０には、約−５ｋＶ〜約＋５ｋＶのＤＣ電圧バイアスを前記基板ホルダー２１に供給することができるＤＣ電圧発生器３５が、さらに含まれる。
金属含有ゲート電極フィルムの改修の間、プラズマガス、例えば、Ａｒガスなどを、前記プラズマ処理チャンバ２０中に、前記プラズマガス供給ユニット３０を使用して導入してもよい。一方で、前記処理ガスを、前記プラズマ処理チャンバ２０中に、前記処理ガス供給ユニット４０を使用して導入してもよい。
半導体デバイス用金属含有ゲート電極フィルムを、マイクロ波プラズマ源を使用して改修することについて、複数の態様を記載してきた。本発明の態様の前述の記載を、例示及び説明の目的のために提示した。完全に網羅すること又は開示した精密な形態に本発明を限定することを意図するものではない。この説明及びそれに続く特許請求の範囲には、説明の目的のためのみに使用され、限定するものと解釈されるべきでない用語が含まれる。例えば、本明細書（特許請求の範囲も含む）において使用される用語「上（on）」は、基板「上」のフィルムが、直接、基板上にあることを必要とせず、前記基板との中間接触において；前記フィルム及び前記基板の間に第二のフィルム又は他の構造があってもよい。
本発明の種々の改変及び変形実施を、本発明の実行において用いてもよいことが理解されなければならない。したがって、本明細書において具体的に記載しない限り、添付の特許請求の範囲内で、本発明を実施してもよいことが理解されなければならない。

Claims (20)

  1. 半導体デバイスを形成する方法であって、前記方法は：
    処理チャンバにおいて、基板上に金属含有ゲート電極フィルムを提供すること；
    水素（Ｈ２）及び任意に希ガスからなる処理ガスを、前記処理チャンバ中に流通させること；
    プラズマ励起種を、マイクロ波プラズマ源により前記処理ガスから形成すること；及び
    前記金属含有ゲート電極フィルムを前記プラズマ励起種に曝露して、前記金属含有ゲート電極フィルムより低い仕事関数を有する、改修された金属含有ゲート電極フィルムを形成すること；
    を含む、方法。
  2. 前記金属含有ゲート電極フィルムが、Ｗ、ＷＮ、Ａｌ、Ｍｏ、Ｔａ、ＴａＮ、ＴａＳｉＮ、ＨｆＮ、ＨｆＳｉＮ、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｍｏ、ＭｏＮ、Ｎｂ、Ｒｅ、Ｒｕ、又はＲｕＯ２を含む、
    請求項１に記載の方法。
  3. 前記半導体デバイスが、前記金属含有ゲート電極フィルム及び前記基板の間に、誘電体層をさらに含む、
    請求項１に記載の方法。
  4. 半導体デバイスを形成する方法であって、前記方法は：
    処理チャンバにおいて、基板上に金属含有ゲート電極フィルムを提供すること；
    第一プラズマ励起種を、マイクロ波プラズマ源により第一処理ガスから形成すること；及び
    前記金属含有ゲート電極フィルムを前記第一プラズマ励起種に曝露して、改修された第一金属含有ゲート電極フィルム及び未改修の金属含有ゲート電極フィルムを形成すること；
    を含む、方法。
  5. 前記金属含有ゲート電極フィルムが、Ｗ、ＷＮ、Ａｌ、Ｍｏ、Ｔａ、ＴａＮ、ＴａＳｉＮ、ＨｆＮ、ＨｆＳｉＮ、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｍｏ、ＭｏＮ、Ｎｂ、Ｒｅ、Ｒｕ、又はＲｕＯ２を含む、
    請求項４に記載の方法。
  6. 前記第一処理ガスが、水素（Ｈ２）及び任意に希ガスからなり、前記改修された第一金属含有ゲート電極フィルムが、前記未改修の金属含有ゲート電極フィルムより低い仕事関数を有する、
    請求項４に記載の方法。
  7. 前記第一処理ガスが、酸素（Ｏ２）、及び任意に希ガス、窒素（Ｎ２）、又はＨ２、又はこれらの組み合わせからなる群から選択される、１種又は２種以上のガスからなり、前記改修された第一金属含有ゲート電極フィルムが、前記未改修の金属含有ゲート電極フィルムより高い仕事関数を有する、
    請求項４に記載の方法。
  8. 前記金属含有ゲート電極フィルムの最初の部分を、前記金属含有ゲート電極フィルムの前記最初の部分の上の第一パターンフィルムの開口部を通して、前記第一プラズマ励起種に曝露する、
    請求項４に記載の方法。
  9. 前記改修された第一金属含有ゲート電極フィルムをパターニングして、第一金属含有ゲート電極を形成すること；及び
    前記未改修の金属含有フィルムをパターニングして、第二金属含有ゲート電極を形成すること、
    をさらに含む、請求項４に記載の方法。
  10. 第二プラズマ励起種を、第二処理ガスからマイクロ波プラズマ源により形成すること；及び
    前記未改修の金属含有ゲート電極フィルムを、前記第二プラズマ励起種に曝露して、改修された第二金属含有ゲート電極フィルムを形成すること、
    をさらに含む、請求項４に記載の方法。
  11. 前記未改修の金属含有ゲート電極フィルムを、前記未改修の金属含有ゲート電極フィルムの上の第二パターンフィルムの開口部を通して、前記第二プラズマ励起種に曝露する、
    請求項１０に記載の方法。
  12. 前記第一処理ガスが、酸素（Ｏ２）、及び任意に希ガス、窒素（Ｎ２）、又はＨ２、又はこれらの組み合わせからなる群から選択される、１種又は２種以上のガスからなり、前記第二処理ガスが、水素（Ｈ２）及び任意に希ガスからなり、
    前記改修された第二金属含有ゲート電極フィルムが、前記改修された第一金属含有ゲート電極フィルムより低い仕事関数を有する、
    請求項１０に記載の方法。
  13. 前記第一処理ガスが、水素（Ｈ２）、及び任意に希ガスからなる群から選択される、１種又は２種以上のガスからなり、前記第二処理ガスが、酸素（Ｏ２）、及び任意に希ガス、窒素（Ｎ２）、又はＨ２、又はこれらの組み合わせからなり、
    前記改修された第二金属含有ゲート電極フィルムが、前記改修された第一金属含有ゲート電極フィルムより高い仕事関数を有する、
    請求項１０に記載の方法。
  14. 前記改修された第一金属含有ゲート電極フィルムをパターニングして、第一金属含有ゲート電極を形成すること；及び
    前記改修された第二金属含有フィルムをパターニングして、第二金属含有ゲート電極を形成すること、
    をさらに含む、請求項１０に記載の方法。
  15. 半導体デバイスを形成する方法であって、前記方法は：
    処理チャンバにおいて、基板上に窒化チタン（ＴｉＮ）ゲート電極フィルムを提供すること；
    第一プラズマ励起種を、マイクロ波プラズマ源により第一処理ガスから形成すること；及び
    前記ＴｉＮゲート電極フィルムを、前記ＴｉＮゲート電極フィルムの最初の部分の上の第一パターンフィルムの開口部を通して、前記第一プラズマ励起種に曝露して、改修された第一ＴｉＮゲート電極フィルム及び未改修のＴｉＮゲート電極フィルムを形成すること；
    を含む、方法。
  16. 前記第一処理ガスが、水素（Ｈ２）及び任意に希ガスからなり、前記改修された第一ＴｉＮゲート電極フィルムが、前記未改修のＴｉＮゲート電極フィルムより低い仕事関数を有する、
    請求項１５に記載の方法。
  17. 前記第一処理ガスが、酸素（Ｏ２）、及び任意に希ガス、窒素（Ｎ２）、又はＨ２、又はこれらの組み合わせからなる群から選択される、１種又は２種以上のガスからなり、前記改修された第一ＴｉＮゲート電極フィルムが、前記未改修のＴｉＮフィルムより高い仕事関数を有する、
    請求項１５に記載の方法。
  18. 第二プラズマ励起種を、第二処理ガスからマイクロ波プラズマ源により形成すること；及び
    前記未改修のＴｉＮゲート電極フィルムを、前記未改修のＴｉＮゲート電極フィルムの上の第二パターンフィルムの開口部を通して、前記第二プラズマ励起種に曝露して、改修された第二ＴｉＮゲート電極フィルムを形成すること；
    をさらに含む、請求項１５に記載の方法。
  19. 前記第一処理ガスが、酸素（Ｏ２）、及び任意に希ガス、窒素（Ｎ２）、又はＨ２、又はこれらの組み合わせからなる群から選択される、１種又は２種以上のガスからなり、前記第二処理ガスが、水素（Ｈ２）及び任意に希ガスからなり、
    前記改修された第二ＴｉＮゲート電極フィルムが、前記改修された第一ＴｉＮゲート電極フィルムより低い仕事関数を有する、
    請求項１８に記載の方法。
  20. 前記第一処理ガスが、水素（Ｈ２）及び任意に希ガスからなり、前記第二処理ガスが、酸素（Ｏ２）、及び任意に希ガス、窒素（Ｎ２）、又はＨ２、又はこれらの組み合わせからなる群から選択される、１種又は２種以上のガスからなり、
    前記改修された第二ＴｉＮゲート電極フィルムが、前記改修された第一ＴｉＮゲート電極フィルムより高い仕事関数を有する、
    請求項１８に記載の方法。
JP2014545003A 2011-12-08 2012-12-06 半導体デバイスを形成するための方法 Expired - Fee Related JP6059736B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/315,171 2011-12-08
US13/315,171 US20130149852A1 (en) 2011-12-08 2011-12-08 Method for forming a semiconductor device
PCT/US2012/068301 WO2013086232A1 (en) 2011-12-08 2012-12-06 Method for forming a semiconductor device

Publications (2)

Publication Number Publication Date
JP2015506097A true JP2015506097A (ja) 2015-02-26
JP6059736B2 JP6059736B2 (ja) 2017-01-11

Family

ID=48572357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014545003A Expired - Fee Related JP6059736B2 (ja) 2011-12-08 2012-12-06 半導体デバイスを形成するための方法

Country Status (6)

Country Link
US (1) US20130149852A1 (ja)
JP (1) JP6059736B2 (ja)
KR (1) KR101938441B1 (ja)
CN (1) CN103975423A (ja)
TW (1) TW201342445A (ja)
WO (1) WO2013086232A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139277A (ja) * 2016-02-02 2017-08-10 東京エレクトロン株式会社 トランジスタの閾値制御方法および半導体装置の製造方法
JP2017183487A (ja) * 2016-03-30 2017-10-05 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US10199451B2 (en) 2015-12-21 2019-02-05 Tokyo Electron Limited Lower electrode of DRAM capacitor and manufacturing method thereof
US10483100B2 (en) 2015-09-25 2019-11-19 Tokyo Electron Limited Method for forming TiON film

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975706B2 (en) 2013-08-06 2015-03-10 Intermolecular, Inc. Gate stacks including TaXSiYO for MOSFETS
JP6086933B2 (ja) * 2015-01-06 2017-03-01 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US9972504B2 (en) * 2015-08-07 2018-05-15 Lam Research Corporation Atomic layer etching of tungsten for enhanced tungsten deposition fill
US9859392B2 (en) 2015-09-21 2018-01-02 Samsung Electronics Co., Ltd. Integrated circuit device and method of manufacturing the same
JP6775322B2 (ja) * 2015-09-25 2020-10-28 東京エレクトロン株式会社 ＴｉＯＮ膜の成膜方法
WO2017079470A1 (en) * 2015-11-03 2017-05-11 Tokyo Electron Limited Method of corner rounding and trimming of nanowires by microwave plasma
KR102374052B1 (ko) 2016-02-26 2022-03-14 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9964863B1 (en) * 2016-12-20 2018-05-08 Applied Materials, Inc. Post exposure processing apparatus
CN107481971B (zh) * 2017-08-22 2020-09-11 中国科学院微电子研究所 一种cmos器件及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203276A (ja) * 2000-01-21 2001-07-27 Nec Corp 半導体装置およびその製造方法
JP2003229379A (ja) * 2002-02-05 2003-08-15 Mitsubishi Heavy Ind Ltd 金属膜作製方法及び金属膜作製装置
US20070284676A1 (en) * 2004-04-16 2007-12-13 Texas Instruments Incorporated Semiconductor Device Having Multiple Work Functions and Method of Manufacture Therefor
US20100127335A1 (en) * 2008-11-21 2010-05-27 Texas Instruments Incorporated Methods to Enhance Effective Work Function of Mid-Gap Metal by Incorporating Oxygen and Hydrogen at a Low Thermal Budget
JP2010123660A (ja) * 2008-11-18 2010-06-03 Fujitsu Microelectronics Ltd 絶縁ゲート型半導体装置及びその製造方法
JP2011017081A (ja) * 2009-06-10 2011-01-27 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
JP2011023730A (ja) * 2008-06-13 2011-02-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1993813B (zh) * 2004-08-13 2010-12-22 东京毅力科创株式会社 半导体装置的制造方法和等离子体氧化处理方法
KR100699830B1 (ko) * 2004-12-16 2007-03-27 삼성전자주식회사 이레이즈 효율을 개선하는 비휘발성 메모리 소자 및 제조방법
US7393761B2 (en) * 2005-01-31 2008-07-01 Tokyo Electron Limited Method for fabricating a semiconductor device
JP2007165788A (ja) * 2005-12-16 2007-06-28 Tokyo Electron Ltd 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203276A (ja) * 2000-01-21 2001-07-27 Nec Corp 半導体装置およびその製造方法
JP2003229379A (ja) * 2002-02-05 2003-08-15 Mitsubishi Heavy Ind Ltd 金属膜作製方法及び金属膜作製装置
US20070284676A1 (en) * 2004-04-16 2007-12-13 Texas Instruments Incorporated Semiconductor Device Having Multiple Work Functions and Method of Manufacture Therefor
JP2011023730A (ja) * 2008-06-13 2011-02-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP2010123660A (ja) * 2008-11-18 2010-06-03 Fujitsu Microelectronics Ltd 絶縁ゲート型半導体装置及びその製造方法
US20100127335A1 (en) * 2008-11-21 2010-05-27 Texas Instruments Incorporated Methods to Enhance Effective Work Function of Mid-Gap Metal by Incorporating Oxygen and Hydrogen at a Low Thermal Budget
JP2011017081A (ja) * 2009-06-10 2011-01-27 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
JP2011159908A (ja) * 2010-02-03 2011-08-18 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483100B2 (en) 2015-09-25 2019-11-19 Tokyo Electron Limited Method for forming TiON film
US10199451B2 (en) 2015-12-21 2019-02-05 Tokyo Electron Limited Lower electrode of DRAM capacitor and manufacturing method thereof
JP2017139277A (ja) * 2016-02-02 2017-08-10 東京エレクトロン株式会社 トランジスタの閾値制御方法および半導体装置の製造方法
JP2017183487A (ja) * 2016-03-30 2017-10-05 株式会社日立国際電気 半導体装置の製造方法および基板処理装置

Also Published As

Publication number Publication date
KR20140097443A (ko) 2014-08-06
US20130149852A1 (en) 2013-06-13
CN103975423A (zh) 2014-08-06
WO2013086232A1 (en) 2013-06-13
TW201342445A (zh) 2013-10-16
KR101938441B1 (ko) 2019-01-14
JP6059736B2 (ja) 2017-01-11

Similar Documents

Publication Publication Date Title
JP6059736B2 (ja) 半導体デバイスを形成するための方法
KR101161468B1 (ko) 반도체 디바이스의 게이트 스택 처리 방법 및 반도체 디바이스의 게이트 스택 처리 시스템
TWI590329B (zh) 藉由微波電漿處理以提升半導體裝置中之高介電常數膜成核速率及電移動度的方法
TWI354332B (ja)
TWI587389B (zh) 基板處理方法
JP2022523315A (ja) メモリ用途のための垂直トランジスタの作製
US9343291B2 (en) Method for forming an interfacial layer on a semiconductor using hydrogen plasma
JP2013546182A (ja) マイクロ波プラズマを用いる誘電膜堆積方法
KR102396835B1 (ko) 마이크로파 플라즈마에 의한 나노와이어의 모서리 라운딩 및 트리밍 방법
KR101409433B1 (ko) 반도체 디바이스 제조방법 및 장치
US20090311876A1 (en) Manufacturing method of semiconductor device and substrate processing apparatus
JP6424249B2 (ja) シリコン及びゲルマニウムを含む基板におけるシリコンの優先的酸化のための方法
TWI621218B (zh) 包含鍺之半導體元件及其形成方法
TWI442474B (zh) 用於在半導體裝置上形成共形氧化層的方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161209

R150 Certificate of patent or registration of utility model

Ref document number: 6059736

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees