CN1993813B - 半导体装置的制造方法和等离子体氧化处理方法 - Google Patents

半导体装置的制造方法和等离子体氧化处理方法 Download PDF

Info

Publication number
CN1993813B
CN1993813B CN2005800267577A CN200580026757A CN1993813B CN 1993813 B CN1993813 B CN 1993813B CN 2005800267577 A CN2005800267577 A CN 2005800267577A CN 200580026757 A CN200580026757 A CN 200580026757A CN 1993813 B CN1993813 B CN 1993813B
Authority
CN
China
Prior art keywords
plasma
oxidation
process chamber
processing
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800267577A
Other languages
English (en)
Other versions
CN1993813A (zh
Inventor
壁义郎
佐佐木胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN1993813A publication Critical patent/CN1993813A/zh
Application granted granted Critical
Publication of CN1993813B publication Critical patent/CN1993813B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在利用等离子体处理装置(100)对栅电极进行选择性氧化处理时，将形成有栅电极的晶片(W)载置于腔室(1)内的基座(2)上，由气体供给系统(16)的Ar气供给源(17)、H2气供给源(18)和O2气供给源(19)，经气体导入部件(15)，按照H2气和O2气的流量比H2/O2为1.5～20，优选为4以上，更优选为8以上，将Ar气、H2气和O2气导入腔室(1)内，维持腔室内压力为3～700Pa，例如6.7Pa(50mTorr)。

Description

半导体装置的制造方法和等离子体氧化处理方法
技术领域
本发明涉及使用等离子体对半导体基板进行处理的半导体装置的制造方法和等离子体氧化处理方法。
背景技术
近年，根据LSI的高集成化、高速化的要求，构成LSI的半导体元件的设计规则变得愈发细微。与此同时，还要求用于DRAM、闪存等的晶体管的栅电极具有低电阻。在现有技术中，栅电极采用多晶硅，但多晶硅存在着表面电阻高的缺点。因此，人们提出了将电阻值低、与硅氧化膜以及硅本身的密合性、加工性适合的金属、钨等高熔点金属或其硅化物叠层在多晶硅层上的技术方案。具体而言，引人关注的是钨多晶硅化物(WSi/多晶硅叠层膜)、电阻更低的钨多金属栅极(W/WN/多晶硅叠层结构)等。此外，钨多金属栅极的WN是用于避免钨和多晶硅反应的阻碍层(防扩散层)。
然而，晶体管的栅电极通常按照阱(杂质扩散层)、栅极绝缘膜、栅电极的顺序形成。形成栅电极时，进行蚀刻处理。这样，由于栅电极中的多晶硅层的侧面露出，因此就会成为当在栅电极上施加电压时，在该露出部分发生电场集中，漏泄电流增大等引发制品不合格的原因。为此，需要进行将栅电极中多晶硅的露出部分氧化，形成绝缘膜的选择性氧化处理(即再氧化处理)。
迄今为止，在栅电极侧面多晶硅的露出部分形成绝缘膜的再氧化方法通常采用在800℃以上的高温下进行热氧化处理的方法。然而，用于降低栅电极表面电阻的钨在超过约300℃、硅化钨在超过约400℃时，就会急速氧化。因此，一旦对栅电极进行热氧化处理，钨层也被氧化，生成WO3，堆积膨胀并使空穴内部变窄，还会导致电阻值升高。结果，最终就导致栅电极电阻值增加的问题。并且，还存在WO3飞散，污染晶片，降低半导体装置合格率的问题。且在高温下，还会使钨与多晶硅反应，防扩散层的氮化钨(WN)扩散，导致电阻率升高。而且，在热氧化处理中，难以生成优质的最优侧壁氧化膜，且热氧化处理需要较长时间，氧化膜不易控制，还会防碍处理能力的提高，成为生产效率低的重要原因。
另一方面，有人提出了目的不在于栅电极的再氧化，而是作为在热氧化处理之外氧化膜的形成方法，在液晶显示器等的基板上，使用等离子体形成氧化膜的方法(例如专利文献1)。在该方法中，利用等离子体的作用，在基板上堆积氧化硅膜成膜的氧化硅膜的成膜方法中，除含硅气体和含氧气体之外，通过将氢气导入处理室内，生成含氢的等离子体，就能得到与热氧化膜相媲美的优质薄膜。
上述专利文献1的方法中的氢等离子体的作用是掩盖氧化膜的缺陷，适于在基板上形成优质氧化膜的目的，但并未暗示也适用于对栅电极中的多晶硅层有选择地进行再氧化。
根据本发明人等的研究之后确认：利用等离子体，对具有钨层等金属层的栅电极中的多晶硅层进行选择性氧化时，如果存在氢等离子体，就能将金属层的氧化抑制在一定程度。但是，即使能抑制钨层的氧化，在原子水平上，还是有大量钨作为金属杂质侵入半导体装置，而且，从半导体装置性能上判断，这种污染是不能忽视的水平。即，混入的钨将给晶体管等半导体装置带来不良影响，成为制品品质不佳的原因，极有可能导致合格率下降。
此外，本发明人等尝试利用高等离子体密度、低电子温度等离子体可进行低温处理的径向线缝隙天线(RLSA：Radial Line Slot Antenna)微波等离子体方式的等离子体处理装置适用于再氧化处理。
然而，在使用该RLSA方式等离子体处理装置进行再氧化处理的过程中，一旦因钨污染了腔室，则尽管其机理尚不清楚，但可以肯定的是，会出现妨碍多晶硅的氧化、导致氧化膜膜厚减少等现象。RLSA方式的等离子体处理装置在用于再氧化处理时，具有很多优点，然而，一旦最终氧化膜膜厚减少，就会导致半导体制品中漏泄电流的增大，以致不能达到原本的再氧化的目的。
专利文献1：日本特开平11-293470号公报(权利要求的范围)
发明内容
因此，本发明的目的在于，第一方面，是在利用等离子体的再氧化处理中，不会使栅电极中的钨层、硅化钨层等的金属层被氧化，而对多晶硅层进行选择性氧化。
第二方面，是在再氧化过程中，尽量降低钨等金属对半导体装置的污染。   
第三方面，是即使在使用RLSA方式的等离子体处理装置的再氧化处理中，也可避免多晶硅层的氧化膜膜厚的减少，确保进行再氧化。
根据本发明的第一方面，提供一种半导体装置的制造方法，其特征在于，利用由具有多个缝隙的平面天线向处理室内导入微波而产生等离子体的等离子体处理装置，使用含有氢气和氧气的处理气体对至少具有多晶硅层和以高熔点金属为主要成分的金属层的叠层体进行等离子体处理，在上述多晶硅层上形成氧化膜。
此外，根据本发明的第二方面，提供一种半导体装置的制造方法，其特征在于，包括：在半导体基板上形成栅极绝缘膜的工序；
在该栅极绝缘膜上，形成至少具有多晶硅层和以高熔点金属为主要成分的金属层的叠层体的工序；
对上述叠层体进行蚀刻处理，形成栅电极的工序；和
利用由具有多个缝隙的平面天线向处理室内导入微波而产生等离子体的等离子体处理装置，使用含有氢气和氧气的处理气体进行等离子体处理，对上述栅电极中的多晶硅层进行选择性氧化的工序。
此外，根据本发明的第三方面，提供一种等离子体氧化处理方法，其特征在于，是利用等离子体，对至少具有多晶硅层和以高熔点金属为主要成分的金属层的叠层体中的上述多晶硅层进行选择性氧化的方法，
利用由具有多个缝隙的平面天线向处理室内导入微波而产生等离子体的等离子体处理装置，使用含有氢气和氧气的处理气体进行等离子体处理。
上述处理气体中的氢气和氧气的流量比优选在1.5以上、更优选在2以上、特别优选在8以上。此外，上述等离子体处理中的处理温度可设定在250℃以上，优选为250℃～900℃。
上述半导体装置优选为晶体管。此外，上述金属层优选为钨层或硅化钨层。
此外，根据本发明的第四方面，提供一种控制程序，其特征在于，在计算机上运行时，控制上述等离子体处理装置实施等离子体氧化处理方法，该等离子体氧化处理方法是在由具有多个缝隙的平面天线向处理室内导入微波而产生等离子体的等离子体处理装置中，使用含有氢气和氧气的处理气体，利用等离子体，对至少具有多晶硅层和以高熔点金属为主要成分的金属层的叠层体中的上述多晶硅层进行选择性氧化。
此外，根据本发明的第五方面，提供一种计算机存储介质，其特征在于，该计算机存储介质存储有在计算机上运行的控制程序，上述控制程序在运行时，控制上述等离子体处理装置，实施等离子体氧化处理方法，该等离子体氧化处理方法是在由具有多个缝隙的平面天线向处理室内导入微波而产生等离子体的等离子体处理装置中，使用含有氢气和氧气的处理气体，利用等离子体，对至少具有多晶硅层和以高熔点金属为主要成分的金属层的叠层体中的上述多晶硅层进行选择性氧化。
此外，根据本发明的第六方面，提供一种等离子体处理装置，其特征在于，具备：用于利用等离子体对被处理体进行处理的可真空排气的处理室；
由具有多个缝隙的平面天线向上述处理室内导入微波而产生等离子体的等离子体供给源；和
控制部，该控制部进行控制，以在上述处理室内进行等离子体氧化处理方法，该等离子体氧化处理方法，使用含氢气和氧气的处理气体，利用等离子体，对至少具有多晶硅层和以高熔点金属为主要成分的金属层的叠层体中的上述多晶硅层进行选择性氧化。
此外，根据本发明的第七方面，提供一种半导体装置的制造方法，其特征在于，利用向处理室内导入微波而产生等离子体的等离子体处理装置，使用含有氢气、氧气和稀有气体的处理气体，对至少具有多晶硅层和以高熔点金属为主要成分的金属层的叠层体进行等离子体处理，在上述多晶硅层上形成氧化膜。
上述处理气体中的氢气和氧气的流量比优选在1.5以上、更优选在2以上、特别优选在8以上。
此外，上述处理气体中的稀有气体和氢气的流量比优选在1.25～10。
此外，上述等离子体处理中的处理温度可设定在250℃以上，优选为250℃～900℃。
根据本发明，在使用RLSA方式的等离子体处理装置的多晶硅层再氧化处理中，通过在导入氧气的同时，按照规定比例导入氢气，控制处理室内氛围的还原性，即使在300℃以上的温度下，也可以防止钨的氧化并对硅进行选择性氧化。
此外，尤其是通过将氢气和氧气的流量比(下文有时也记为“H2/O2比”)控制在8以上，不仅可以避免钨的氧化，而且还可以大幅度降低原子水平下的钨污染，因此，不仅不会对半导体制品造成不良影响，还可以稳定其品质。
此外，通过降低或抑制钨污染，就能将腔室内部维持在清洁的状态，所以，即使在同一腔室内反复进行再氧化处理，也能抑制RLSA方式的等离子体处理装置的再氧化处理中的特殊现象之一的氧化膜膜厚的减少。
此外，在本发明中，使用RLSA方式的等离子体处理装置与使用其它方式的等离子体处理装置(例如平行平板方式、磁控管方式的等离子体处理装置等)时相比，具有如下所述的优点。
即，在使用RLSA方式的等离子体处理装置的情况下，由于能以高密度形成低电子温度的等离子体，所以，与其它等离子体处理装置相比，可形成受损少的优质氧化膜。因此，多晶硅层侧壁的氧化膜膜质与经热氧化处理的氧化膜膜质相比，膜质非常好，即使在例如400℃左右的低温处理的情况下，也可以达到热氧化处理以上的漏泄电流性能。
附图说明
图1为一例适于实施本发明方法的等离子体处理装置的简要截面图。
图2为表示平面天线部件的结构的图。
图3A为表示现有的多晶硅构成的栅电极的结构的图。
图3B为表示一例含有适用于本发明的实施方式的W系膜的栅电极的结构的图。
图3C为表示另一例含有适用于本发明的实施方式的W系膜的栅电极的结构的图。
图4A为表示等离子体氧化处理前的栅电极的简要图。
图4B为表示等离子体氧化处理中的栅电极的简要图。
图4C为表示等离子体氧化处理后的栅电极的简要图。
图5为添加氢气进行等离子体氧化处理时的栅电极截面的TEM照片。
图6为未添加氢气进行等离子体氧化处理时的栅电极截面的TEM照片。
图7A为表示等离子体处理前的利用EELS的钨层的氧谱线轮廓的图。
图7B为表示等离子体处理后的利用EELS的钨层的氧谱线轮廓的图。
图8为表示利用使用XPS装置的表面分析的钨氧化程度的曲线的图，是表示气体流量比的影响的图。
图9为表示H2/O2比与氧化硅膜的厚度以及钨的氧化膜的厚度之间的关系的曲线图。
图10为表示利用使用XPS装置的表面分析的钨的氧化程度的曲线图，是表示等离子体处理温度影响的图。
图11为表示等离子体处理中的处理温度、处理时间与硅的氧化速率的关系的曲线图。
图12为表示钨薄膜的表面电阻测量结果的曲线图，为表示与气体组成的关系图。
图13为表示钨薄膜的表面电阻测量结果的曲线图，为表示与H2流量的关系的图。
图14为表示被处理晶片的编号、氧化膜的膜厚与晶片表面的W浓度的关系的曲线图。
图15为表示氧化处理中的氧化膜膜厚与处理时间之间的关系的曲线图。
图16为表示使用XPS装置进行表面分析的曲线图。
图17A为表示栅电极多晶硅层的边缘形状呈锐角时的实例示意图。
图17B为表示栅电极多晶硅层的边缘形成过大鸟嘴(bird beak)状的实例示意图。
图17C为表示栅电极多晶硅层的边缘带有圆角状的实例示意图。
图18为选择性氧化处理后的多晶硅层边缘截面的TEM照片复制图。
具体实施方式
下面，参照附图，说明本发明的优选实施方式。
图1为一例适于实施本发明的等离子体氧化处理方法的等离子体处理装置的简要截面图。该等离子体处理装置利用RLSA(RLSA：RadialLine Slot Antenna，径向线缝隙天线)等离子体生成技术，产生并得到高密度且低电子温度的微波等离子体，该RLSA等离子体生成技术通过具有多个缝隙的平面天线向处理室内导入微波继而产生等离子体。
该等离子体处理装置100不仅能在600℃以下的低温下，促进对衬底膜等无损害的等离子体处理，而且还能实现等离子体密度高、且等离子体的均匀性也很好的即使与扩散炉相比也毫不逊色的处理均匀性。因此，等离子体氧化处理装置100适用于栅电极的多晶硅层的再氧化处理。
该等离子体处理装置100具有形成气密结构的接地的大致呈圆筒状的腔室1。在腔室1的底壁1a的大致中央部，形成圆形的开口部10，在底壁1a上设有与该开口部10连通并向下方突出的排气室11。
在腔室1内，设有AIN等陶瓷构成的基座2，用于水平支撑作为被处理基板的晶片W、虚拟晶片Wd。该基座2通过从排气室11的底部中央向上方延伸的圆筒状AIN等陶瓷构成的支撑部件3支撑。在基座2的外边缘部，设有用于引导晶片W的导向环4。并且，在基座2中埋入电阻加热型的加热器5，该加热器5通过来自加热器电源6的供电，对基座2进行加热，利用该热量，加热作为被处理体的晶片W。此时，可将温度控制在例如从室温到900℃左右的范围内。并且，在腔室1的内周，设有石英构成的圆筒状的衬垫7。
在基座2上设有可相对于基座2表面突出、隐藏的晶片支撑销(未图示)，用于支撑晶片W，使其升降。
在腔室1的侧壁设有形成环状的气体导入部件15，该气体导入部件15与气体供给系统16连接。此外，气体导入部件配置为喷淋头状也可以。该气体供给系统16具有Ar气体供给源17、H2气体供给源18、O2气体供给源19，这些气体分别经气体导管20到达气体导入部件15，再由气体导入部件15导入腔室1内。此外，在各气体导管20上设有质量流量控制器21和位于其前后的开关阀22。
在上述排气室11的侧面，连接有排气管23，该排气管23与包括高速真空泵的排气装置24连接。然后利用该排气装置24的运转，将腔室1内的气体均匀地向排气室11的空间11a内排放，经排气管23排出。这样，就可以将腔室1内部高速减压至规定的真空度，例如0.133Pa。
在腔室1的侧壁，在与等离子体处理装置100相邻的搬送室(未图示)之间，设有用于搬入、搬出晶片W、虚拟晶片Wd等的搬入搬出口25，以及开关该搬入搬出口25的闸阀26。
在腔室1的上部形成有开口部，沿着该开口部的边缘部设有环状的支撑部27。该支撑部27上隔着密封部件29气密的设有微波透过板28，该微波透过板28由介电体、例如石英、Al2O3等的陶瓷构成，透过微波。因此，可使腔室1内保持气密性。
在微波透过板28的上方，设有与基座2相对的圆板状平面天线部件31。该平面天线部件31配置在微波透过板28之上，且配有覆盖在平面天线部件31的上部的滞波部件33。这些平面天线部件31和滞波部件33在其周边部通过按压部件34b固定。并且，还设有覆盖滞波部件33的保护盖体34，该保护盖体34被支撑在腔室1的侧壁上端。平面天线部件31在例如与8英寸尺寸的晶片W相对应的情况下，为直径300～400mm、厚度1～数mm(例如5mm)的导电材料构成的圆板。具体而言，平面天线部件31例如表面为镀金的铜板或铝板构成，具有按照规定图案形成多个微波放射孔32而贯通形成的结构。该微波放射孔32可采用具有例如图2所示的长槽状的缝隙32a构成的，相邻的缝隙32a之间配置成“T”字形，且这些多个缝隙32a配置成同心圆状的结构。缝隙32a的长度、排列间隔根据在微波发生装置39中产生的高频波的波长决定。此外，微波放射孔32(缝隙32a)也可采用圆形状的贯通孔等其它形状。并且，微波放射孔32(缝隙32a)的配置形态没有特别限定，除了同心圆状之外，还可以配置成例如螺旋状、放射状等。
在平面天线部件31的上面，设有具有大于真空的介电常数的滞波部件33。在腔室1的上面，设有覆盖这些平面天线部件31和滞波部件33的例如铝、不锈钢、铜等金属材料构成的保护盖体34。腔室1的上面和保护盖体34利用密封件35密封。在保护盖体34上，形成多个冷却水通路34a、34a......，然后通过通入冷却水，冷却平面天线部件31、微波透过板28、滞波部件33、保护盖体34，就能达到避免因等离子体的热导致的破损和保证等离子体的稳定的目的。其中，保护盖体34被接地。
在保护盖体34的上壁中央形成有开口部36，该开口部36与波导管37连接。该波导管37的端部隔着匹配电路38与微波发生装置39连接。这样，微波发生装置39产生的例如频率2.45GHz的微波经波导管37向上述平面天线部件31传送。其中，微波的频率还可采用8.35GHz、1.98GHz等。
波导管37具有从上述保护盖体34的开口部36向上方延伸的截面呈圆形的同轴波导管37a，和连接该同轴波导管37a的上端部的沿水平方向延伸的矩形波导管37b。矩形波导管37b的与同轴波导管37a连接的部分的一侧的端部形成模式转换器40。在同轴波导管37a的中心，延伸形成内导体41，该内导体41的下端部与平面天线部件31的中心连接固定。微波经同轴波导管37a的内导体41高效地向平面天线部件31传送。
等离子体处理装置100的各构成部分形成与过程控制器50连接进行控制的结构。过程控制器50与键盘或用户接口51连接，其中，键盘进行用于工程管理者管理等离子体处理装置100的指令的输入操作，用户接口51由将等离子体处理装置100的工作状况可视化显示的显示器等构成。
此外，过程控制器50与存储部52连接，该存储部52存储有记录了通过过程控制器50的控制来实现利用等离子体处理装置100实行的各种处理的控制程序、处理条件数据等的方案。
而且，根据需要，根据来自用户接口51的指令等从存储部52中调出任意的方案，在过程控制器50中运行，这样，在过程控制器50的控制下，采用等离子体处理装置100实施需要的处理。此外，上述控制程序、处理条件数据等方案可在存储于计算机可读取的存储介质——例如CD-ROM、硬盘、软盘、闪存等中的状态下得到利用，或由其它装置，例如经专用线即时传输，于在线状态下得到利用。
在这样形成的RLSA方式的等离子体处理装置100中，如上所述，进行栅电极的选择氧化处理。作为栅电极，可以使用现有技术中例如图3A所示的在硅晶片等Si基板61上隔着栅极绝缘膜62形成多晶硅层63的栅电极，然而，根据随着LSI的高集成化、高速化而提出的设计规则细微化的要求，使用的是需要对栅电极的侧壁氧化实施高精度控制以及栅电极的低电阻化，具有如图3B所示的在Si基板61上隔着栅极绝缘膜62形成多晶硅层63，且在此之上再形成硅化钨(WSi)层64的钨多硅(tungsten polyside)结构，或具有如图3C所示的在用于高速设备的Si基板61上隔着栅极绝缘膜62形成多晶硅层63，且在此之上再形成氮化钨(WN)阻碍层65和钨(W)层66的电阻更低的钨多金属栅极结构等使用钨(W)的栅电极。其中，在图3A～图3C中，符号67表示用于蚀刻栅电极时的例如氮化硅(SiN)构成的硬质掩模层，符号68表示通过选择性氧化形成的氧化膜。
利用等离子体处理装置100对栅电极进行选择氧化处理时，首先，打开闸阀26，从搬入搬出口25将形成有栅电极的晶片W搬入腔室1内，载置于基座2上。
然后，由气体供给系统16的Ar气供给源17、H2气供给源18和O2气供给源19，经气体导入部件15，按照规定流量，将Ar气、H2气和O2气导入腔室1内，维持在规定的压力。此时的该条件，流量例如优选为Ar气：100～3000mL/min、H2气：10～1000mL/min、O2气：10～1000mL/min，更优选为H2/O2的流量比在1～12的高H2气浓度条件。在此情况下，腔室内压力优选为3～700Pa、温度优选为100～900℃、微波功率为1500～5000W。这样，不仅可利用氢自由基抑制钨的氧化，而且还能以较高精度控制多晶硅的氧化反应。此外，当温度在300℃以上时，H2/O2的流量比优选在8以上。
此外，Ar气与H2气的流量比Ar/H2优选在1～20的范围内选择，更优选为1.25～10。
然后，来自微波发生装置39的微波经匹配电路38导入波导管37。微波依次通过矩形波导管37b、模式转换器40、和同轴波导管37a，输送到平面天线部件31，微波从平面天线部件31发出，经微波透过板28放射到腔室1内的晶片W的上方空间。微波在矩形波导管37b内按照TE模式传送，该TE模式的微波利用模式转换器40转换为TEM模式，在同轴波导管37a内，向平面天线部件31传送。
利用来自平面天线部件31并经微波透过板28放射到腔室1内的微波在腔室1内形成电磁场，将H2气、Ar气和O2气等离子化，利用该等离子体，对晶片W的栅电极的多晶硅侧壁进行选择性氧化。该微波等离子体通过从平面天线部件31的多个缝隙32a放射，形成约5×1011～1×1013/cm3或在此之上的高密度等离子体，其电子温度为0.7～2eV左右，等离子体密度的均匀性在±5％以下。因此，具有即使在低温且时间很短的情况下，也能进行选择性氧化处理，可形成非常薄的氧化膜，而且对衬底膜的离子等造成的等离子体损伤小，能形成优质氧化膜的优点。
此外，在如图3B、3C所示的含钨(W)栅电极的情况下，即使在如上所示的利用高密度等离子体的低温情况下，由于在很短时间内且以高H2/O2气体配比对多晶硅进行选择性氧化处理，因此，可尽可能地抑制因钨(W)氧化造成的WOx(WO3、WO2或WO)的升华，从而能实施极高精度的处理。在此认为，氢作为抑制钨氧化的机构是因为发生了下述式(1)和式(2)所述的反应。因此，优选为通过以使反应向式(2)方向移动的H2/O2比进行处理，不仅能抑制钨的氧化，而且还能在达到一定程度以上的多晶硅氧化速率的温度和流量下实施等离子体处理。
W+3O*→WO3  (1)
WO3+3H*→W+3OH*  (2)
然后以构成DRAM、闪存等半导体装置的MOS晶体管的栅电极为例说明根据本发明方法的半导体装置的制造工艺。图4A～图4C为在栅电极200上有选择地生成氧化膜68的状态示意图。图4A表示蚀刻后的栅电极200。符号61为Si基板。
栅电极200的制造工序为，首先，在Si基板61上，掺杂P+或N+，形成阱区域(扩散区域：未图示)，然后，利用热氧化处理等，形成栅极绝缘膜62(SiO2)。在栅极绝缘膜62上，利用CVD形成多晶硅膜，从而形成多晶硅层63，在此之上，为使栅电极200高速化，降低电阻率，利用作为高熔点电极材料的钨形成钨层66。在形成钨层66时，可利用例如CVD法、溅射法等。也可以不用钨层66，而代之以使用硅化钨(WSi)。其中，在形成钨层66之前，为避免在其界面处因W与Si的互相扩散导致形成硅化物，防止高电阻的WSi的扩散，可预先在多晶硅层63上形成导电性的阻碍层65。在本例中，将氮化钨用于阻碍层65。
在钨层66上，形成氮化硅等的硬质掩模层67，并形成光致抗蚀剂膜(未图示)。
然后，利用光刻法，将光致抗蚀剂膜用作掩模，对硬质掩模层67进行蚀刻，并将光致抗蚀剂膜+硬质掩模层67或将硬质掩模层67用作掩模，依次对钨层66、阻碍层65、多晶硅层63进行蚀刻，形成栅电极200。通过一连串的蚀刻处理，形成在栅电极200的侧面，露出多晶硅层63和钨层66的侧壁，且通过蚀刻除去了栅极绝缘膜62的状态。
如图4B所示，利用等离子体处理装置100，一面按照规定的流量比控制氢气和氧气，一面对如上所述形成的栅电极200进行等离子体氧化处理。可采用的适于等离子体氧化处理的条件为例如：流量优选为，Ar气1000mL/min、H2气400mL/min、O2气为50mL/min，腔室内压力为6.7Pa(50mTorr)。通过该等离子体氧化处理，在多晶硅层63的表面有选择地形成氧化膜68。在钨层66和阻碍层65的侧壁，未形成氧化膜，而是形成图4C所示的栅电极210。并且，在Si基板和SiN表面，也形成多处氧化膜。对并非采用钨层66，而是采用其它高熔点材料，例如钼、钽、钛、上述元素的硅化物、氮化物、合金等成膜的栅电极也可同样进行处理。
图5为利用图1的等离子体处理装置100在侧壁形成氧化膜68的栅电极210的截面结构的透射型电子显微镜照片(TEM照片)的图。例如，该栅电极210的高度(从多晶硅层63至硬质掩模层67的厚度)约为250nm。等离子体氧化处理中的处理气体流量为Ar/H2/O2＝1000/10/10mL/min，Si基板61的温度为250℃，压力为133.3Pa(1Torr)，提供给等离子体的功率为3.5kW，处理时间为40秒。
图6为用于比较的在处理气体流量采用Ar/O2＝1000/10mL/min进行氧化形成氧化膜的栅电极的截面结构的图(TEM照片)。等离子体氧化处理中Si基板61的温度为250℃，压力为133.3Pa(1Torr)，提供给等离子体的功率为3.5kW，处理时间为120秒。
图5和图6的栅电极与图4C一样，为在Si基板61上依次叠层栅极绝缘膜62、多晶硅层63、氮化钨的阻碍层65、钨层66(黑色层)、氮化硅的硬质掩模层67的结构。此外，由于图5和图6为实际TEM相片，因此未能清楚地描绘出栅极绝缘膜62、氧化膜68和阻碍层65。
根据图5和图6的比较可知，未使用氢气，而是仅使用氩气和氧气进行氧化时，钨层66的侧壁被氧化，生成WO3，最终导致横向膨胀。此外认为飞散的钨引起了对Si基板的污染。
反之，在H2/O2比为1的情况下进行等离子体处理时，如图5所示，抑制了钨层66的氧化，未引发膨胀。而在未图示的H2/O2比为8的情况下，可知，即使是Si基板温度500℃的氧化，也与图5一样，抑制了钨层66的氧化和膨胀。因此，若H2/O2的流量比在1～20，就可以在避免钨层66的侧壁被氧化的情况下，选择性氧化多晶硅层63，优选将H2/O2比设定在4以上、更优选将H2/O2比设定在8以上，由此，能够进行几乎完全抑制钨层66的露出部分的氧化，而且还可将多晶硅层63的露出部分氧化的优质等离子体氧化处理。
图7A和图7B为钨层66经等离子体氧化处理产生何种变化的示意图。图7A为实施等离子体处理前的氧谱线轮廓(line profile)状态的示意图，表示的是沿图4A中A-A′截面观察钨层66的结果示意图。而图7B为等离子体处理后的氧谱线轮廓状态示意图，表示的是沿图4C中B-B′截面同样观察钨层66的结果示意图。其中，图7A和图7B图形的纵轴表示与氧量成比例的发光强度，横轴为对A-A′截面或B-B′截面的长度(距离)标准化之后的结果。
等离子体氧化处理是利用图1的等离子体处理装置100，按照Ar/H2/O2＝1000/10/10mL/min的处理气体流量，Si基板温度为250℃，压力为66.7133Pa，提供给等离子体的功率为3.5kW，处理时间为40秒的条件进行。氧谱线轮廓采用电子能量损失分光法(EELS：Electron Energy Loss Spectroscopy；使用GATAN公司制GIF影像过滤器678型(Gatan Imaging Filter model 678))进行测量。
比较图7A和图7B可知，钨层66的氧谱线轮廓在等离子体氧化处理前后几乎没有变化，钨层66的氧化量极少。
此外，在本实施例的栅电极210中，采用透射型电子显微镜(TEM)观察等离子体氧化处理前后的多晶硅层63侧面的氧化膜的厚度。结果确认，蚀刻处理后的湿洗后的栅电极侧面的多晶硅层63的氧化膜膜厚约2.0nm，与之对比，等离子体氧化处理后的栅电极侧面的多晶硅层63的氧化膜膜厚约3.3nm。即，根据本实施例，确认在多晶硅层63上有选择地形成了均匀的氧化膜。
根据上述结果可知，有选择地在多晶硅层63上形成氧化膜，而在钨层65上完全没有形成氧化膜。此外，根据处理时间和处理温度等条件，就可以控制氧化膜的生成。这样，在露出的MOS晶体管的栅电极200的侧面，利用等离子体处理装置100实施等离子体氧化处理时，通过加入氢气，在H2/O2比1以上的还原气氛下进行处理，就可以在避免钨被氧化，仅有选择地氧化多晶硅。
图8为使用X射线光电子分光分析装置(XPS装置，PERKINELMER公司生产)的表面分析，表示有否向等离子体处理装置100导入氢气，和在其流量变化时，钨氧化到何种程度的图。纵轴表示W和WO3的峰强度，横轴表示键强度。图中，a、b、c分别表示以30、20、10mL/min的流量导入氢气的情况。为进行比较，d表示出仅为氩气和氧气的情况下的结果，e表示不进行再氧化处理的未处理情况下的结果。Si基板上的氧化膜膜厚a、b、c、d均为3nm。另外，在等离子体氧化处理中，在氩气流量固定在1000mL/min，氧气流量固定在10mL/min，Si基板温度为250℃，压力为133.3Pa，向等离子体供给的功率为3.5kW，处理时间a为66秒、b为21秒、c为21秒、d为30秒的条件下实施。
根据上述结果，在氢气流量越多的情况下，作为钨的峰的在31～34eV附近的强度越高。另一方面，氧化钨峰在35～39eV附近的强度在不使用氢气的情况下(d)、未处理的情况下(e)较高。由此判明，在导入氢气时，在与氧气的流量比中，氢气越多，越不易引起钨的氧化。
图9为在利用等离子体处理装置100的再氧化处理中，改变H2/O2比，测量氧化硅膜和氧化钨膜的形成膜厚的结果的曲线图。另外，在本例中，处理时的Si基板温度为250℃，氧气流量为100mL/min、压力为6.7Pa，向等离子体供给的功率为2.2kW。图9的曲线的纵轴表示同一处理时间下形成的氧化硅膜(SiO2)和氧化钨膜(WO3)的膜厚，横轴表示H2/O2比。
根据图9可知，硅的氧化速率在H2/O2比为1的范围急速上升，在1～2的范围呈最大，在2以上缓慢下降。另一方面，氧化钨的膜厚随着氢气导入量的增多而减少，H2/O2比在2以上时，几乎未生成WO3。此外，认为即使与未实施再氧化的未处理情况下相比，WO3膜厚也变薄，使得由氢气形成的还原气氛发挥作用。
根据图8和图9，在利用等离子体处理装置100实施等离子体氧化处理时，通过导入氢气，可以抑制钨的氧化，且通过控制H2/O2比，可有选择地仅氧化硅。
由上可知，在从抑制钨的氧化方面考虑，优选H2/O2比为1.5～20，更优选为2以上，尤其是在4以上时，可基本完全抑制WO3的生成。此外，从将硅的氧化速率保证在一定水平之上的观点出发，H2/O2比的优选值为1～15，更优选为1.5～15。
综上可知，利用等离子体处理装置100对多晶硅层选择性再氧化时，用于抑制钨氧化的H2/O2比优选设定在1.5～20，更优选为2～20。此外，在考虑硅的氧化速率的情况下，优选为1～15。
图10与图8一样，为使用XPS装置的表面分析测量利用等离子体处理装置100，在Si基板上将栅电极的多晶硅露出面进行氧化处理，形成8nm厚的氧化膜时，通过改变温度条件，将钨氧化到何种程度的结果示意图。此外，在该图中，曲线A表示未处理(不进行再氧化的状态)时的状态，曲线B为Si基板温度为250℃时的状态，曲线C为温度为300℃时的状态，曲线D为温度为350℃时的状态，曲线E为温度为400℃时的状态，曲线F为温度为600℃时的状态。并且，该试验中，Ar/H2/O2流量为1000/200/100mL/min，压力为8.0Pa，向等离子体的供给功率为2.2kW。
根据图10，因钨氧化生成的WO3的峰强度在曲线A所示的未处理时为最高。由此可知，通过向等离子体处理装置100导入氢气和氧气，进行等离子体处理，不仅可抑制WO3的生成，还能将蚀刻处理中以及此后表面自然氧化形成的氧化钨还原。此外，在本发明方法的情况下，即使钨在作为急剧氧化的温度的300℃以上的温度区域，例如600℃下，也不会促进钨的氧化。
图11为利用等离子体处理装置100将Si基板氧化成6nm氧化膜厚时相对于Si基板温度的硅的氧化速率(符号A)和处理时间(符号B)曲线图。该例中处理时的气体流量为Ar/H2/O2＝1000/200/100mL/min，压力为6.7Pa，向等离子体供给的功率为2.2kW。如该图所示可知，与250℃的Si基板温度下的处理相比，500℃下的处理显示出约2倍的氧化速度，在需要相同氧化量的情况下，温度越高，处理时间越短。如上所述，当硅形成氧化膜时，更高的温度将达到更优的膜质，处理温度优选为300℃以上，更优选为500℃以上。
图12为利用等离子体处理装置100进行再氧化处理后的Si基板上的钨薄膜的表面电阻测量结果的曲线图。在此，对等离子体氧化处理中的气体组成如何改变钨薄膜的表面电阻进行了试验。图12的纵轴表示表面电阻值，单位为Ω/sq。
且该图的横轴表示试验划分。“Ar/O2 3.0nm”表示处理气体使用氩和氧的等离子体氧化处理，在该Si基板上的氧化膜膜厚为约3nm的试验组。同样，“Ar/O2 5.0nm”表示处理气体使用氩和氧的等离子体氧化处理，在该Si基板上的氧化膜膜厚为约5nm的试验组。
而“Ar/O2/H2 3.0nm”表示处理气体使用氩、氧和氢的等离子体氧化处理，在该Si基板上的氧化膜膜厚为约3nm的试验组。“Ar/O2/H2 5.0nm”表示处理气体使用氩、氧和氢的等离子体氧化处理，在该Si基板上的氧化膜膜厚为约5nm的试验组。“Ar/O2/H2 8.0nm”表示处理气体使用氩、氧和氢的等离子体氧化处理，在该Si基板上的氧化膜膜厚为约8nm的试验组。
此外，为便于比较，不进行等离子体氧化处理的未处理情况下的结果也一并表示。并且，等离子体氧化处理中，在处理气体的流量比为Ar/O2/H2＝1000/10/10或Ar/O2＝1000/10，Si基板温度为250℃，压力为133.3Pa，向等离子体供给的功率为3.5kW，处理时间方面，Ar/O2 3.0nm为30秒，Ar/O2 5.0nm为227秒，Ar/H2/O2 3.0nm为21秒，Ar/H2/O2 5.0nm为68秒，Ar/H2/O2 8.0nm为177秒的条件下进行。
根据图12可知，等离子体氧化处理时通过导入氢气，无论Si基板上的氧化膜膜厚是多少，表面电阻都降低。由此，通过在处理气体中混入氢气，就能在钨表面发生还原作用，有效地抑制氧化，在用作栅电极时，可以达到提高性能的效果。
图13为按照与图12同样的试验方法，测量利用等离子体装置100在基板上形成膜厚3nm的氧化膜时的钨薄膜的表面电阻的结果图。在此，等离子体氧化处理中氢气的流量取10、20或30mL/min。H2气之外的处理气体的流量比Ar/O2＝1000/10mL/min。并且，为便于比较，本发明还说明了未实施等离子体氧化处理的未处理情况下钨薄膜的表面电阻。此外，等离子体氧化处理按照Si基板温度为250℃，压力为133.3Pa，向等离子体供给的功率为3.5kW，处理时间方面，氢气流量10mL/min情况下为21秒，20mL/min情况下为21秒，30mL/min情况下为66秒的条件进行。
根据图13可知，当氢气流量增加时，钨薄膜的表面电阻降低。由此，通过在处理气体中混入氢气，可抑制钨薄膜的氧化。并且，H2/O2比变得越高，就会更进一步抑制氧化、表面电阻降低的趋势也变强。
图14为改变等离子体处理中的H2/O2比和处理温度，将Si基板的氧化膜膜厚设定为8nm，实施运转试验的结果图。在H2/O2比设定为2、6或8的情况下，试验在晶片温度设定为400℃或500℃的情况下实施。
使用图1的等离子体处理装置100，首先清洁腔室，形成钨的游离状态。然后，在基座上载置裸(bare)Si晶片(清洁的晶片)，按照下述氧化处理条件进行腔室内的调配(seasoning)。
然后，将裸Si晶片作为第一片晶片载置在基座上，按照与多晶硅的选择氧化处理同样的条件进行氧化处理。此时的条件为：气体流量Ar/H2/O2＝1000/x/100mL/min的情况下，x值改为200、600、800mL/min，腔室内压力为6.7Pa，微波发生装置的功率为3.4kW，晶片温度为400℃或500℃，处理时间为110秒。腔室壁温度为45℃。处理后，取出该第一片晶片，测量氧化膜的膜厚和表面的钨浓度。其中，膜厚测量使用ELLIPSOMETER(RUDOLPH公司生产)，钨浓度测量利用TXRF(全反射荧光X射线分析，Techno公司生产的TREX610T)进行计算测量。
接着，将表面具有钨膜的Si晶片作为第二片晶片载置在基座上，按照同样条件进行氧化处理。处理后，搬出附该钨膜的晶片，将裸Si晶片作为第三片晶片载置在基座上，按照与第一片晶片同样的条件进行氧化处理。处理后，搬出该第三片晶片，测量氧化膜的膜厚和表面的钨浓度。同样，对第四片之后直至第十一片晶片为止共11片晶片反复进行附钨膜晶片的氧化处理和裸Si晶片的氧化处理，测量各裸Si晶片的膜厚和钨浓度。
这些一连串的实验结果如图14所示。图14的横轴表示晶片的No.(第几片)，纵轴表示氧化膜的膜厚(埃)和晶片表面的钨浓度(×1010atoms/cm2)。
如图14所示，可确认，如果按照可以抑制钨的氧化的H2/O2比＝2进行处理，随着叠加处理片数，会逐渐增加钨污染。并且，还确认随着钨污染的增加，氧化膜的膜厚减少。
由此可知，即使H2/O2比为6的情况下，确认了膜厚的减少，但与H2/O2比为2时相比，膜厚减少的比例减小。而且，随着H2/O2比的增加，膜厚减少的比例进一步减小，当H2/O2比为8时，就能完全抑制膜厚的减少。并且，当H2/O2比为8时，晶片表面的钨污染减少到1×1010/atoms/cm2。再者，当H2/O2比为8时，处理温度无论是在500℃的情况下，还是在400℃的情况下，都能达到同样的结果。此外，处理温度到达到800℃，可实现充分处理。
根据图14所示结果判明，在出于不仅抑制钨的氧化，还能避免因钨造成的原子水平下的污染的目的下，等离子体处理中的处理气体中的H2/O2比优选为8以上。并且，出于降低钨污染的目的，在将H2/O2比设定为8以上情况下，等离子体处理温度优选为800℃以下，更优选为400～600℃左右，这样不仅能得到致密优质膜质的氧化膜，而且还能提高处理效率。
根据上述数据，发明人认为，在RLSA方式的等离子体氧化处理中，在栅电极的钨层表面(露出面)，利用等离子体的再氧化处理会引发氧化还原的平衡反应。在将H2/O2比设定为2以上情况下，能有效抑制钨的氧化，推测在此情况下，将会生成少量的氧化物WOx，腔室内会发生WOx的飞散，在原子水平会造成钨污染。但是，当H2/O2比进一步提高，例如在H2/O2比为8以上、优选为H2/O2比8～12、更优选H2/O2比为8～10时，就可以制造出强还原气氛，结果就能够抑制WOx的生成或飞散，减少晶片的污染。这样，通过不仅只是抑制钨层的氧化，还降低原子水平下的污染，就能避免因钨污染对半导体制品造成的不良影响。
此外，通过防止钨污染，还能确保避免RLSA方式的等离子体处理中所特有的问题，即氧化膜膜厚的减少。
然后，说明使用图1所示的等离子体处理装置100，改变处理温度(基板处理温度)，实施多晶硅层63的侧壁氧化试验的结果。处理温度取400℃和800℃。处理压力取6.7Pa(50mTorr)，等离子体氧化处理中的处理气体的流量取Ar/O2/H2＝1000/100/200mL/min(sccm)，向等离子体供给的功率为2.2kW。结果如图15所示。
根据图15，确认在800℃的高温条件下，与400℃的处理温度相比，氧化速率增大。
图16为利用等离子体处理装置100，在对用钨覆盖的覆盖晶片(blanket wafer)进行等离子体处理后，使用XPS分析装置(X-RayPhotoelectron Spectroscopy Analysis：X射线光电子谱分析)进行表面分析的结果。
等离子体处理条件是处理温度为800℃，其它则按照与上述选择性氧化处理同样的条件实施。即，Ar/O2/H2流量为1000/100/200mL/min，处理压力为6.7Pa，向等离子体供给的功率为2.2kW。
其中，在图16中，分别表示了曲线A为0deg，曲线B为45deg，曲线C为60deg的测量结果。
根据图16可知，几乎未检测出因钨氧化生成的WOx(WO3等)的峰强度，通过使用等离子体处理装置100，在本发明的氧化处理条件下进行等离子体处理，不仅能抑制WO3的生成，还能还原蚀刻处理中以及此后表面自然氧化形成的氧化钨。
此外，在除了处理温度为800℃，其它条件与上述选择氧化处理一样的条件下，对图4A～图4C同样的钨多金属栅极结构的栅电极进行等离子体处理，然后，使用透射型电子显微镜(TEM)拍摄截面结构的结果，与图5一样，观察不到钨层66的膨胀，确认抑制了钨的氧化(省略对TEM照片的表示)。
由上可知，通过在栅电极选择氧化处理中使用本发明的等离子体氧化处理，则不仅能避免钨层66等金属的氧化，而且还能有选择地仅氧化多晶硅层63。
然后，参照图17A～图17C说明对鸟嘴的控制。如上所述，当栅电极中的多晶硅层侧面露出的状态下，给栅电极施加电压，造成在该露出部分产生电场集中、漏泄电流增大等的产品品质不佳，因此，需要进行将该露出部分氧化形成绝缘膜的再氧化处理。图17A～图17C表示再氧化处理后多晶硅层63的边缘(倒角部)70的形状示意图。
首先，图17A为边缘70未形成鸟嘴71，而是呈锐角形状时状态。
另一方面，图17B为形成鸟嘴71的状态，在多晶硅层63和Si基板61的界面，氧自由基(O*)、氧离子(O-)等活性氧化剂扩散，促进氧化，生成氧化膜(栅极绝缘膜62)的示意图。特别是在热氧化处理中，明显易于形成该鸟嘴71。
使用图1所示的等离子体处理装置100实施的利用RLSA微波等离子体进行再氧化的情况下，具有能够抑制热氧化处理中一大问题的鸟嘴的优点，但如图17A所示，当完全没有鸟嘴时，却出现了电场易于集中，多晶硅层63的边缘70的形状变得尖锐，反而增大了漏泄电流的问题。因此，在本实施方式中，通过在600℃以上的高温下进行再氧化处理，就能形成图17C所示的多晶硅层63的边缘70有一点带有圆角的状态。在该状态下，不仅能避免由边缘70增加漏泄电流，而且可得到不会增加栅极氧化膜，可以适应微细化的可靠性高的栅电极。
首先，使用图1所示的等离子体处理装置100，对与图4A同样的结构的钨多金属栅极结构的栅极实施作为再氧化处理的等离子体氧化处理。处理压力采用6.7Pa(50mTorr)。等离子体氧化处理中的处理气体流量设定为Ar/O2/H2＝1000/100/200mL/min(sccm)，处理温度(基板处理温度)为800℃，向等离子体供给的功率为2.2kW，处理时间为80秒。
图18为按照上述条件进行再氧化处理后的多晶硅层63边缘附近的截面的TEM照片复制图。利用等离子体氧化处理，如图18所示，不仅在多晶硅层63的侧壁有选择地形成氧化膜68，而且形成边缘有一点呈带有圆角的状态。还可确认，多晶硅层63下的氧化膜(栅极绝缘膜62)的膜厚与多晶硅层的边缘下(膜厚L1)和多晶硅层的中央下(膜厚L2)基本相等(L1＝L2)，未形成鸟嘴。
根据上述结果，通过在600℃以上，例如600～900℃的高温下进行再氧化处理，不仅能抑制鸟嘴，而且还能使边缘呈圆角状，减少漏泄电流。
综上，对本发明的实施方式做出了说明，但本发明并不受限于上述实施方式，还可做出各种变形。
例如，栅电极不限于在多晶硅上叠层钨或硅化钨的形态，也适于使用叠层其它高熔点电极材料、它们的硅化物结构的栅电极。
此外，本发明方法除了适用于晶体管的栅电极之外，还适用于例如不仅需要抑制金属材料的氧化，还需要有选择地氧化含硅材料的各种半导体装置的制造。
产业上的可利用性
本发明适用于制造各种半导体装置。

Claims (12)

1.一种半导体装置的制造方法，利用由具有多个缝隙的平面天线向处理室内导入微波而产生等离子体，对形成有叠层体的基板进行等离子体氧化处理，所述叠层体至少具有多晶硅层和以高熔点金属为主要成分的金属层，其特征在于，
将所述基板搬入处理室内，以设定H2/O2的流量比为1.5～20的方式将由氩气、氢气和氧气构成的处理气体供给到所述处理室内，在将处理温度设定为100～900℃的状态下，在所述处理室内生成所述处理气体的等离子体，对所述叠层体进行所述等离子体氧化处理，相对于所述金属层对所述多晶硅层进行选择性氧化，在所述多晶硅层上形成氧化膜，
在所述等离子体氧化处理中，所述处理室内的压力设定为3～700Pa。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，所述金属层为钨层或硅化钨层。
3.如权利要求1所述的半导体装置的制造方法，其特征在于，所述氢气与氧气的流量比设定为4以上。
4.如权利要求1所述的半导体装置的制造方法，其特征在于，所述氢气与氧气的流量比设定为8以上，所述处理温度设定为800℃以下。
5.一种等离子体氧化处理方法，利用由具有多个缝隙的平面天线向处理室内导入微波而产生等离子体，对形成有至少具有多晶硅层和以高熔点金属为主要成分的金属层的叠层体的基板进行等离子体氧化处理，对所述多晶硅层进行选择性氧化，其特征在于，
将所述基板搬入处理室内，以设定H2/O2的流量比为1.5～20的方式将由氩气、氢气和氧气构成的处理气体供给到所述处理室内，在将处理温度设定为100～900℃的状态下，在所述处理室内生成所述处理 气体的等离子体，对所述叠层体进行所述等离子体氧化处理，相对于所述金属层对所述多晶硅层进行选择性氧化。
6.如权利要求5所述的等离子体氧化处理方法，其特征在于，所述氢气与氧气的流量比设定为4以上。
7.如权利要求5所述的等离子体氧化处理方法，其特征在于，所述氢气与氧气的流量比设定为8以上，所述处理温度设定为800℃以下。
8.如权利要求5所述的等离子体氧化处理方法，其特征在于，所述处理气体中的氩气和氢气的流量比为1.25～10。
9.如权利要求5所述的等离子体氧化处理方法，其特征在于，所述等离子体处理中，所述处理室内的压力设定为3～700Pa。
10.如权利要求5～9中任一项所述的等离子体氧化处理方法，其特征在于，所述金属层为钨层或硅化钨层。
11.如权利要求5～9中任一项所述的等离子体氧化处理方法，其特征在于，所述多晶硅层上形成有以高熔点金属为主要成分的金属层。
12.一种等离子体处理装置，其特征在于，具备：
用于搬入基板的处理室；
向所述处理室内供给氩气、氢气和氧气的气体导入部；
支撑所述基板的基座；
配置于所述基座上、对所述基板进行加热的加热器；
通过由具有多个缝隙的平面天线向所述处理室内导入微波，在所述处理室内产生所述等离子体的等离子体生成单元；和
控制部，所述控制部进行控制，使得进行等离子体氧化处理方法，所述等离子体氧化处理方法，以设定H2/O2的流量比为1.5～20的方式通过所述气体导入部将由所述氩气、氢气和氧气构成的处理气体供给 到所述处理室内，在通过所述加热器将处理温度设定为100～900℃的状态下，在所述处理室内利用所述等离子体生成单元生成所述处理气体的等离子体，对所述叠层体进行所述等离子体氧化处理，相对于所述金属层对所述多晶硅层进行选择性氧化，
在所述等离子体氧化处理中，所述处理室内的压力设定为3～700Pa。 
CN2005800267577A 2004-08-13 2005-08-11 半导体装置的制造方法和等离子体氧化处理方法 Expired - Fee Related CN1993813B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004236059 2004-08-13
JP236059/2004 2004-08-13
PCT/JP2005/014725 WO2006016642A1 (ja) 2004-08-13 2005-08-11 半導体装置の製造方法およびプラズマ酸化処理方法

Publications (2)

Publication Number Publication Date
CN1993813A CN1993813A (zh) 2007-07-04
CN1993813B true CN1993813B (zh) 2010-12-22

Family

ID=35839402

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800267577A Expired - Fee Related CN1993813B (zh) 2004-08-13 2005-08-11 半导体装置的制造方法和等离子体氧化处理方法

Country Status (6)

Country Link
US (1) US8105958B2 (zh)
JP (1) JP4633729B2 (zh)
KR (1) KR101088233B1 (zh)
CN (1) CN1993813B (zh)
TW (1) TWI449106B (zh)
WO (1) WO2006016642A1 (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005083795A1 (ja) * 2004-03-01 2008-01-17 東京エレクトロン株式会社 半導体装置の製造方法及びプラズマ酸化処理方法
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
GB0508706D0 (en) * 2005-04-28 2005-06-08 Oxford Instr Plasma Technology Method of generating and using a plasma processing control program
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR100956705B1 (ko) 2006-02-28 2010-05-06 도쿄엘렉트론가부시키가이샤 플라즈마 산화 처리 방법 및 반도체 장치의 제조 방법
EP1850374A3 (en) * 2006-04-28 2007-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4421618B2 (ja) * 2007-01-17 2010-02-24 東京エレクトロン株式会社 フィン型電界効果トランジスタの製造方法
US7645709B2 (en) 2007-07-30 2010-01-12 Applied Materials, Inc. Methods for low temperature oxidation of a semiconductor device
WO2009114617A1 (en) 2008-03-14 2009-09-17 Applied Materials, Inc. Methods for oxidation of a semiconductor device
JP5542364B2 (ja) * 2008-04-25 2014-07-09 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US8679970B2 (en) 2008-05-21 2014-03-25 International Business Machines Corporation Structure and process for conductive contact integration
US9190495B2 (en) 2008-09-22 2015-11-17 Samsung Electronics Co., Ltd. Recessed channel array transistors, and semiconductor devices including a recessed channel array transistor
JP2010118489A (ja) * 2008-11-13 2010-05-27 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20100297854A1 (en) * 2009-04-22 2010-11-25 Applied Materials, Inc. High throughput selective oxidation of silicon and polysilicon using plasma at room temperature
JP2012054475A (ja) * 2010-09-02 2012-03-15 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
US20130149852A1 (en) * 2011-12-08 2013-06-13 Tokyo Electron Limited Method for forming a semiconductor device
CN104106128B (zh) 2012-02-13 2016-11-09 应用材料公司 用于基板的选择性氧化的方法和设备
JP6274826B2 (ja) * 2013-11-14 2018-02-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102157839B1 (ko) * 2014-01-21 2020-09-18 삼성전자주식회사 핀-전계효과 트랜지스터의 소오스/드레인 영역들을 선택적으로 성장시키는 방법
CN103871859A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种形成侧墙氧化硅保护层的方法
KR102238257B1 (ko) * 2014-08-26 2021-04-13 삼성전자주식회사 반도체 소자의 제조 방법
US11295954B2 (en) * 2016-07-04 2022-04-05 Mitsubishi Electric Corporation Manufacturing method for a semiconductor device including a polysilicon resistor
JP7436769B2 (ja) 2019-10-17 2024-02-22 日清紡マイクロデバイス株式会社 半導体装置の製造方法
JP7393376B2 (ja) * 2021-03-19 2023-12-06 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463468A (zh) * 2001-06-20 2003-12-24 东京毅力科创株式会社 微波等离子体处理装置、等离子体处理方法以及微波发射部件
CN1489784A (zh) * 2001-01-25 2004-04-14 ���������ƴ���ʽ���� 电子器件材料的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2624736B2 (ja) 1988-01-14 1997-06-25 株式会社東芝 半導体装置の製造方法
JP3136054B2 (ja) 1994-08-16 2001-02-19 東京エレクトロン株式会社 プラズマ処理装置
JP3350246B2 (ja) * 1994-09-30 2002-11-25 株式会社東芝 半導体装置の製造方法
WO1998033362A1 (fr) * 1997-01-29 1998-07-30 Tadahiro Ohmi Dispositif a plasma
JP4069966B2 (ja) 1998-04-10 2008-04-02 東京エレクトロン株式会社 シリコン酸化膜の成膜方法および装置
JP2000332245A (ja) 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
WO2002073696A1 (fr) 2001-03-12 2002-09-19 Hitachi, Ltd. Procede pour fabriquer un dispositif semi-conducteur a circuit integre
US6596653B2 (en) * 2001-05-11 2003-07-22 Applied Materials, Inc. Hydrogen assisted undoped silicon oxide deposition process for HDP-CVD
KR20040059988A (ko) 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR100899567B1 (ko) 2002-12-30 2009-05-27 주식회사 하이닉스반도체 텅스텐막을 포함하는 게이트전극을 구비한 반도체 소자의제조 방법
US6987056B2 (en) * 2003-07-08 2006-01-17 Hynix Semiconductor Inc. Method of forming gates in semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1489784A (zh) * 2001-01-25 2004-04-14 ���������ƴ���ʽ���� 电子器件材料的制造方法
CN1463468A (zh) * 2001-06-20 2003-12-24 东京毅力科创株式会社 微波等离子体处理装置、等离子体处理方法以及微波发射部件

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2000-332245A 2000.11.30
JP特开平8-102534A 1996.04.16
JP特开平8-111297A 1996.04.30

Also Published As

Publication number Publication date
JPWO2006016642A1 (ja) 2008-05-01
KR101088233B1 (ko) 2011-11-30
TW200618112A (en) 2006-06-01
TWI449106B (zh) 2014-08-11
CN1993813A (zh) 2007-07-04
US8105958B2 (en) 2012-01-31
KR20070022325A (ko) 2007-02-26
US20080032511A1 (en) 2008-02-07
JP4633729B2 (ja) 2011-02-16
WO2006016642A1 (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
CN1993813B (zh) 半导体装置的制造方法和等离子体氧化处理方法
CN101313393B (zh) 等离子体氧化处理方法和半导体装置的制造方法
CN101053083B (zh) 半导体装置的制造方法和等离子体氧化处理方法
US10714333B2 (en) Apparatus and method for selective oxidation at lower temperature using remote plasma source
CN101151721B (zh) 绝缘膜的制造方法和等离子体处理装置
CN101156234B (zh) 基板的氮化处理方法和绝缘膜的形成方法
CN100587923C (zh) 选择性等离子体处理方法和等离子体处理装置
CN100587922C (zh) 氧化硅膜的形成方法及半导体装置的制造方法
US8034179B2 (en) Method for insulating film formation, storage medium from which information is readable with computer, and processing system
CN101156233A (zh) 氧化硅膜的制造方法、其控制程序、存储介质和等离子体处理装置
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
CN101523577A (zh) 硅氧化膜的形成方法，等离子体处理装置以及存储介质
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
CN102165568B (zh) 硅氧化膜的形成方法和装置
JP2000058529A (ja) 化学気相成長装置及び半導体デバイスの製造方法
JP4974585B2 (ja) 窒素濃度の測定方法、シリコン酸窒化膜の形成方法および半導体装置の製造方法
JP5374748B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101222

Termination date: 20140811

EXPY Termination of patent right or utility model