CN102165568B - 硅氧化膜的形成方法和装置 - Google Patents

硅氧化膜的形成方法和装置 Download PDF

Info

Publication number
CN102165568B
CN102165568B CN2009801373923A CN200980137392A CN102165568B CN 102165568 B CN102165568 B CN 102165568B CN 2009801373923 A CN2009801373923 A CN 2009801373923A CN 200980137392 A CN200980137392 A CN 200980137392A CN 102165568 B CN102165568 B CN 102165568B
Authority
CN
China
Prior art keywords
silicon oxide
oxide layer
container handling
plasma
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009801373923A
Other languages
English (en)
Other versions
CN102165568A (zh
Inventor
壁义郎
中村秀雄
北川淳一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102165568A publication Critical patent/CN102165568A/zh
Application granted granted Critical
Publication of CN102165568B publication Critical patent/CN102165568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Plasma Technology (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

硅氧化膜形成方法，在露出被处理体(W)的表面的硅上形成硅氧化膜。该方法包括：将被处理体载置到处理容器(1)内的载置台(2)上的工序；对处理容器内供给含氧的处理气体，生成处理气体的等离子体的工序；对载置台供给高频电力，对被处理体施加偏压的工序；和使等离子体与施加了偏压的被处理体作用来将硅氧化，形成硅氧化膜的工序。处理气体中的氧的比例设定在0.1％以上10％以下的范围内。在形成硅氧化膜的工序中，处理容器内的压力设定在1.3Pa以上266.6Pa以下的范围内。高频电力的输出，设定在对于被处理体的面积为0.14W/cm2以上2.13W/cm2以下的范围内。

Description

硅氧化膜的形成方法和装置
技术领域
本发明涉及硅氧化膜的形成方法和装置，用于形成例如能够应用于栅极绝缘膜等用途的优质的硅氧化膜(SiO2)。
背景技术
作为将硅表面氧化来形成硅氧化膜的方法，大致分为使用氧化炉或RTP(Rapid Thermal Process，快速热处理)装置的热氧化处理和使用等离子体处理装置的等离子体氧化处理。
例如，作为热氧化处理之一的氧化炉的湿式氧化处理中，将硅基板加热到超过800℃的温度，通过使用WVG(Water Vapor Generator，水蒸汽发生器)使基板暴露在氧化气氛中，将硅表面氧化，形成硅氧化膜。热氧化处理可认为是能够形成优质的硅氧化膜的方法。不过，因为热氧化处理需要升温至800℃以上的高温的处理，所以会发生热积存(Thermal Budget)增大，热应力导致硅基板产生变形等的问题。
另一方面，关于等离子体氧化处理，提出下述方法(例如，WO2004/008519号(专利文献1))：使用含有氩气和氧气，氧的流量比为1％的处理气体，在133.3Pa的处理压力下形成微波激发(激励)等离子体，使微波激发等离子体与硅表面作用，进行等离子体氧化处理，由此形成硅氧化膜。该专利文献1的方法由于能够在处理温度为400℃的比较低的温度下进行等离子体氧化处理，所以能够避免热氧化处理中的热积存的增大或基板的变形等问题。
在上述专利文献1中，在氧的流量比为约1％，处理压力为133.3Pa的低压力、低氧浓度的条件下形成等离子体。通过在这种低压力、低氧浓度的条件下对硅表面进行等离子体氧化，能够获得高氧化率。不过，通过低压力、低氧浓度的等离子体氧化处理得到的硅氧化膜，存在膜中Si-O键的缺陷较多，引起初始耐压不良，导致器件的成品率降低的问题。这样的问题虽然能够通过在相对更高的处理压力(例如400Pa)、更高的氧浓度(例如20％)下进行处理来得以改善，但若处理压力和氧浓度提高，则氧化率下降，吞吐量降低。另外，若提高处理压力和氧浓度，则存在硅氧化膜的表面、Si/SiO2界面的平坦性恶化，作为绝缘膜的耐久性降低的问题。
因此，为了在不丧失低压力、低氧浓度条件下的等离子体氧化处理的优点的前提下形成绝缘性能优良的硅氧化膜，提出了下述硅氧化膜的形成方法(特开2008-91409号(专利文献2))，包括：在处理气体中的氧的比例为1％以下且压力为0.133～133Pa的第一处理条件下形成等离子体，从而形成硅氧化膜的第一氧化处理工序；和在处理气体中的氧的比例为20％以上且压力为400～1333Pa的第二处理条件下形成等离子体，从而形成硅氧化膜的第二氧化处理工序。
伴随着近年来半导体装置的精细化，例如对于晶体管或闪存元件等的栅极绝缘膜，要求具有高绝缘耐久性的膜质，即使反复施加应力其绝缘性能也不会降低，并能够极力抑制漏电流的产生。另外，近年来，从增大半导体晶片的处理片数，提高吞吐量的观点出发，要求氧化率的提高，以能够在短时间内形成规定膜厚的硅氧化膜。对于这样的方向性不同的两个要求，使用现有的等离子体氧化处理的方法，难以同时满足两者。
上述专利文献2中，通过低压力、低氧浓度条件与相对高压力、高氧浓度条件下的两个步骤的等离子体氧化处理，能够维持低压力、低氧浓度条件下的优点——高氧化率和硅氧化膜的表面及Si/SiO2界面的平坦性，并同时抑制其缺点——膜中的缺陷，由此获得致密且缺陷少的硅氧化膜。不过，由于专利文献2的技术以两个步骤的处理为前提，因此在提高吞吐量的方面仍有改善的余地。
发明内容
本发明的目的在于提供一种在短时间内形成的硅氧化膜的方法和装置，该硅氧化膜具有适于栅极绝缘膜等用途的优良的绝缘性能。
本发明的第一方面，提供一种在露出于被处理体表面的硅上形成硅氧化膜的硅氧化膜形成方法，包括：将上述被处理体载置到处理容器内的载置台上的工序；对上述处理容器内供给含氧的处理气体，生成上述处理气体的等离子体的工序；对上述载置台供给高频电力，对上述被处理体施加偏压的工序；和使上述等离子体与施加了上述偏压的上述被处理体作用来将上述硅氧化，形成上述硅氧化膜的工序，其中，上述处理气体中的氧的比例设定在0.1％以上10％以下的范围内，在形成上述硅氧化膜的工序中，上述处理容器内的压力设定在1.3Pa以上266.6Pa以下的范围内，上述高频电力的输出，设定在对于上述被处理体的面积为0.14W/cm2以上2.13W/cm2以下的范围内。
本发明的第二方面，提供一种硅氧化膜形成装置，包括：使用等离子体对被处理体进行处理的上部开口的处理容器；堵塞上述处理容器的上述开口的电介质部件；设置在上述电介质部件的外侧，用于向上述处理容器内导入电磁波的天线；与对上述处理容器内供给含氧的处理气体的气体供给机构连接的气体导入部；与对上述处理容器内进行减压排气的真空泵连接的排气管；在上述处理容器内载置上述被处理体的载置台；与上述载置台连接的高频电源；和对上述硅氧化膜形成装置的动作进行控制的控制部，其中，预先设定上述控制部，以执行在露出被处理体的表面的硅上形成硅氧化膜的硅氧化膜形成方法，上述硅氧化膜形成方法，包括：将上述被处理体载置到处理容器内的载置台上的工序；对上述处理容器内供给含氧的处理气体，生成上述处理气体的等离子体的工序；对上述载置台供给高频电力，对上述被处理体施加偏压的工序；和使上述等离子体与施加了上述偏压的上述被处理体作用来将上述硅氧化，形成上述硅氧化膜的工序，其中，上述处理气体中的氧的比例设定在0.1％以上10％以下的范围内，在形成上述硅氧化膜的工序中，上述处理容器内的压力设定在1.3Pa以上266.6Pa以下的范围内，上述高频电力的输出，设定在对于上述被处理体的面积为0.14W/cm2以上2.13W/cm2以下的范围内。
附图说明
图1是表示适用于实施本发明的实施方式的硅氧化膜的形成方法的等离子体氧化处理装置的一例的概略截面图。
图2是表示图1的装置的平面天线的结构的图。
图3是表示图1的装置的控制部的结构的说明图。
图4A是表示等离子体氧化处理的工序例的图。
图4B是表示等离子体氧化处理的工序例的图。
图5是表示TDDB试验的结果的标绘图。
图6是表示Qbd的测定结果的标绘图。
图7是表示能够适用本发明的实施方式的方法的半导体存储装置的一例的说明图。
图8是表示能够适用本发明的实施方式的方法的半导体存储装置的另一例的说明图。
具体实施方式
以下参照附图详细说明本发明的实施方式。图1是示意地表示能用于本发明的实施方式的硅氧化膜的形成方法的等离子体氧化处理装置100的概略结构的截面图。图2是表示图1的等离子体氧化处理装置100的平面天线的俯视图。
等离子体氧化处理装置100构成为RLSA(Radial Line SlotAntenna，径向线缝隙天线)微波等离子体处理装置，能够利用具有多个缝隙状的孔的平面天线——特别是RLSA，直接向处理容器内导入微波，在处理容器内产生等离子体，由此产生高密度且低电子温度的微波激发等离子体。等离子体氧化处理装置100，能够利用具有1×1010～5×1012/cm3的等离子体密度和0.7～2eV的低电子温度的等离子体进行处理。因此，等离子体氧化处理装置100，在各种半导体装置的制造过程中，能够适用于形成硅氧化膜(例如SiO2)。
等离子体氧化处理装置100的主要结构包括：气密地构成的处理容器1；与向处理容器1内供给气体的气体供给机构18连接的气体导入部15；作为用于对处理容器1内进行减压排气的排气机构的排气装置24；设置于处理容器1的上部，向处理容器1内导入微波的微波导入机构27；和对这些等离子体氧化处理装置100的各结构部进行控制的控制部50。
处理容器1由接地的大致圆筒状的容器形成。另外，处理容器1也可以由方筒形状的容器形成。处理容器1具有由铝等材料形成的底壁1a和侧壁1b。
在处理容器1的内部，设置有用于水平地载置作为被处理体的晶片W的载置台2。载置台2例如由AlN、Al2O3等陶瓷构成，其中特别优选热传导性高的材料例如AlN。该载置台2由自排气室11的底部中央向上方延伸的圆筒状的支承部件3支承。支承部件3例如由AlN等陶瓷构成。
另外，在载置台2，设置有罩住其外缘部或整个面，且用于引导晶片W的罩部件4。该罩部件4形成为环状，罩住载置台2的载置面和/或侧面。另外，在罩住载置台2的整个面的情况下，在罩部件4上载置晶片W。利用罩部件4，能够隔绝载置台2与等离子体的接触，防止溅射，防止杂质混入晶片W。罩部件4例如由石英、单晶硅、多晶硅、非晶硅、SiN等材料构成，其中最优选与等离子体相容性较高的石英。另外，构成罩部件4的上述材料，优选碱金属、金属等杂质含量较少的高纯度的材料。
另外，载置台2中埋有电阻加热型的加热器5。该加热器5通过由加热器电源5a供电而对载置台2进行加热，利用该热将作为被处理基板的晶片W均匀加热。
另外，载置台2还设置有热电偶(TC)6。利用该热电偶6进行温度测量，由此能够将晶片W的加热温度控制在例如室温至900℃的范围内。
另外，载置台2还设置有在将晶片W搬入处理容器1内时用于交接晶片W的晶片支承销(未图示)。各晶片支承销以相对载置台2的表面能够突出没入的方式设置。
在处理容器1的内周，设置有由石英形成的圆筒状的衬里7。另外，为了在处理容器1内实现均匀的排气，在载置台2的外周侧环状地设置有具有多个排气孔8a的石英制的缓冲板8。该缓冲板8由多个支柱9支承。
在处理容器1的底壁1a的大致中央，形成有圆形的开口部10。在底壁1a，设置有与该开口部10连通，以覆盖开口部10的方式向下方突出的排气室11。该排气室11连接有排气管12，该排气管12与排气装置24连接。由此，以能够真空排气的方式构成处理容器1。
在处理容器1的上部，配置有具有开口部的盖框13。盖框13的内周，向着内侧(处理容器内空间)突出，形成有环状的支承部13a。
在处理容器1的侧壁1b，设置有呈环状的气体导入部15。该气体导入部15与供给含氧气体或等离子体激发用气体的气体供给机构18连接。另外，气体导入部15也可以设置为喷嘴状或喷淋状。
另外，处理容器1的侧壁1b，设置有用于在等离子体氧化处理装置100和与其邻接的搬送室(未图示)之间进行晶片W的搬入搬出的搬入搬出口16，和开闭该搬入搬出口16的闸阀17。
气体供给机构18例如具有非活性气体供给源19a、含氧气体供给源19b和氢气供给源19c。另外，气体供给机构18中，作为上述以外的未图示的气体供给源，也可以具有在更换处理容器1内气体氛围时使用的吹扫用的气体供给源、在清扫处理容器1内时使用的清扫气体供给源等。
作为非活性气体，例如能够使用N2气体或稀有气体等。作为稀有气体，例如能够使用Ar气体、Kr气体、Xe气体和He气体等。其中，从经济的角度出发，尤其优选使用Ar气体。另外，作为含氧气体，例如能够使用氧气(O2)、一氧化氮(NO)、一氧化二氮(N2O)等。
非活性气体、含氧气体和氢气，从气体供给机构18的非活性气体供给源19a、含氧气体供给源19b和氢气供给源19c，经由气体管线(配管)20到达气体导入部15，从气体导入部15导入到处理容器1内。在与各气体供给源连接的各个气体管线20，设置有质量流控制器21和其前后的开闭阀22。利用这种气体供给机构18的结构，能够对供给的气体的切换和流量等进行控制。
作为排气机构的排气装置24，例如具备涡轮分子泵等高速真空泵。如上所述，排气装置24通过排气管12与处理容器1的排气室11连接。处理容器1内的气体均匀地流向排气室11的空间11a内，并通过使排气装置24动作，使气体进一步从空间11a通过排气管12向外部排气。由此，能够将处理容器1内高速减压至规定的真空度，例如0.133Pa。
接着，对微波导入机构27的结构进行说明。微波导入机构27的主要结构包括：透过板28、平面天线31、滞波部件33、金属罩34，导波管37、匹配电路38和微波发生装置39。
作为电介质部件的透过板28，配置于在盖框13向内周侧突出的支承部13a上。使微波透过的透过板28由电介质，例如石英或Al2O3、AlN等陶瓷部件构成。该透过板28和支承部13a之间，通过O形环等密封部件29气密地密封。因此，处理容器1内保持为气密。
作为天线的平面天线31，在透过板28的上方(处理容器1的外侧)，以与载置台2相对的方式设置。平面天线31呈圆板状。另外，平面天线31的形状不限于圆板状，例如也可以为四方板状。该平面天线31卡止在盖框13的上端。
平面天线31例如由表面镀金或银的铜板、铝板、镍板和它们的合金等导电性部件构成。平面天线31具有放射微波的多个缝隙状的微波放射孔32。微波放射孔32按照规定的图案以贯通平面天线31的方式形成。
各个微波放射孔32，例如图2所示，呈细长的长方形形状(缝隙状)。并且，典型地来说，邻接的微波放射孔32配置成“L”字状。另外，组合成这种规定的形状(例如L字状)配置的微波放射孔32，整体进一步配置成同心圆状。
微波放射孔32的长度或排列间隔，根据微波的波长(λg)决定。例如微波放射孔32的间隔配置为λg/4～λg。另外，在图2中，形成为同心圆状的邻接的微波放射孔32彼此的间隔以Δr表示。另外，微波放射孔32的形状也可以是圆形状、圆弧状等其它形状。而且，微波放射孔32的配置方式没有特别限定，除同心圆之外，例如也能够配置为螺旋状、放射状。
在平面天线31的上表面(平面天线31与金属罩34之间形成的扁平波导管)，设置有具有比真空大的介电常数的滞波部件33。因为在真空中微波的波长会变长，所以该滞波部件33具有缩短微波的波长，对等离子体进行调整的功能。作为滞波部件的材料，能够使用例如石英、聚四氟乙烯树脂、聚酰亚胺树脂等。
另外，可使平面天线31与透过板28之间，或滞波部件33与平面天线31之间各自接触或分离，但优选接触。
在处理容器1的上部，以覆盖这些平面天线31和滞波部件33的方式，设置有金属罩34。金属罩34例如由铝或不锈钢等金属材料构成。由金属罩34和平面天线31形成扁平波导，从而能够均匀地向处理容器1内供给微波。盖框13的上端和金属罩34由密封部件35密封。另外，金属罩34的壁体的内部形成有冷却水流路34a。通过使冷却水流通该冷却水流路34a，能够冷却金属罩34、滞波部件33、平面天线31和透过板28。此外，金属罩34接地。
在金属罩34的上壁(顶部)的中央，形成有开口部36，该开口部36与波导管37连接。波导管37的另一端侧通过匹配电路38与发生微波的微波发生装置39连接。
波导管37具有从上述金属罩34的开口部36向上方延伸而出的截面为圆形的同轴波导管37a、和通过模式变换器40与该同轴波导管37a的上端部连接的在水平方向上延伸的矩形波导管37b。模式变换器40具有将在矩形波导管37b内以TE模式传播的微波变换成TEM模式的功能。
内导体41在同轴波导管37a的中心延伸。该内导体41的下端部与平面天线31的中心连接固定。通过这样的结构，微波通过同轴波导管37a的内导体41，向由平面天线31形成的扁平波导放射状地高效均匀地传播。
利用上述结构的微波导入机构27，在微波发生装置39发生的微波通过波导管37传播到平面天线31，并进一步从微波放射孔32(缝隙)通过透过板28导入处理容器1内。其中，作为微波的频率，例如优选使用2.45GHz，但也可以使用8.35GHz、1.98GHz等。
另外，在载置台2的正面侧埋设有电极42。该电极42通过供电线42a经由匹配盒(M.B.)43与偏压施加用的高频电源44连接。即，能够通过对电极42供给高频电力来对作为基板的晶片W施加偏压。作为电极42的材料，例如能够使用钼、钨等导电性材料。电极42例如形成为网眼状、格子状或螺旋状等形状。
等离子体氧化处理装置100的各结构部与控制部50连接并由其控制。控制部50典型来说为计算机，例如图3所示，包括具有CPU的处理控制器51、与该处理控制器51连接的用户接口52和存储部53。处理控制器51是对等离子体氧化处理装置100中与例如温度、压力、气体流量、微波输出、偏压施加用的高频波输出等处理条件相关的各结构部(例如加热器电源5a、气体供给机构18、排气装置24、微波发生装置39、高频电源44等)进行整体控制的控制单元。
用户接口52包括：工序管理者为了管理等离子体氧化处理装置100而进行指令的输入操作等的键盘、和将等离子体氧化处理装置100的运行状况可视化地加以显示的显示器等。另外，存储部53存储有：用于使在等离子体氧化处理装置100中执行的各种处理通过处理控制器51的控制来加以实现的控制程序(软件)，和记录了处理条件数据等的方案。
按照需要，根据来自用户接口52的指示等，从存储部53调出任意的方案，使处理控制器51执行，由此，在处理控制器51的控制下，在等离子体氧化处理装置100的处理容器1内进行希望的处理。另外，上述控制程序或处理条件数据等方案，能够在存储于计算机可读取的存储介质——例如CD-ROM、硬盘、软磁盘、闪存、DVD、蓝光光盘等——中的状态下利用。另外，也可以通过专用线路从其它装置传送上述方案加以利用。
在这种结构的等离子体氧化处理装置100中，能够在600℃以下——例如室温(25℃左右)以上600℃以下的低温下，对基底膜或基板(晶片W)等进行无损伤的等离子体处理。另外，等离子体氧化处理100由于等离子体的均匀性较好，所以对于大口径的晶片W(被处理体)也能够实现处理的均匀性。
接着，参照图4，说明使用RLSA方式的等离子体氧化处理装置100进行的等离子体氧化处理。首先，打开闸阀17，从搬入搬出口16将晶片W搬入处理容器1内，载置到载置台2上。
接着，一面对处理容器1内进行减压排气，一面从气体供给机构18的非活性气体供给源19a、含氧气体供给源19b和氢气供给源19c，以规定的流量分别通过气体导入部15向处理容器1内导入非活性气体、含氧气体和根据需要的氢气。由此，将处理容器1内调节到规定的压力。
接着，将微波发生装置39发生的规定频率例如2.45GHz的微波，通过匹配电路38导向波导管37。引导至波导管37的微波，依次通过矩形波导管37b和同轴波导管37a，经由内导体41供给到平面天线31。即，微波在矩形波导管37b内以TE模式传播，该TE模式的微波被模式变换器40变换成TEM模式，在同轴波导管37a内向平面天线31传播。然后，微波从贯通形成在平面天线31上的缝隙状的微波放射孔32经由透过板28向处理容器1内的晶片W的上方空间放射。此时的微波输出，例如功率密度能够从0.255～2.55W/cm2的范围内选择。
由于从平面天线31经由透过板28向处理容器1内放射的微波，在处理容器1内形成电磁场，将非活性气体和含氧气体等处理气体等离子体化。通过使作为被处理体的晶片W暴露在该等离子体中，含氧(O)等离子体中的原子团(radical)和离子，如图4A所示，与晶片W的硅层60作用，如图4B所示，硅层60的表面被氧化，形成硅氧化膜70。其中，作为硅层60，能够列举单晶硅、多晶硅或非晶硅。
另外，在进行等离子体氧化处理的期间，从高频电源44对载置台2的电极42供给规定频率和功率的高频电力。利用从该高频电源44供给的高频电力，对晶片W施加RF偏压，维持等离子体的0.7～2eV的低电子温度，同时促进等离子体氧化处理。即，因为RF偏压的作用将等离子体中的氧离子向晶片W吸引，所以能增大硅的氧化率。于是，利用RF偏压，氧化活性成分的离子被吸引向晶片W，能够形成硅氧化膜70。
由于微波从平面天线31的多个微波放射孔32放射，所以本发明的实施方式中使用的微波激发等离子体，是密度大致为1×1010～5×1012/cm3，且在晶片W附近电子温度为大致1.2eV以下的高密度低电子温度的等离子体。这样形成的等离子体，对基板(晶片W)产生离子等造成的等离子体损伤较少。其结果，利用等离子体中的活性成分例如原子团或离子的作用，对形成在晶片W表面的硅层60进行等离子体氧化处理，形成损伤较少的硅氧化膜70。
<等离子体氧化处理条件>
此处，对等离子体氧化处理装置100中进行的等离子体氧化处理的优选条件进行说明。作为处理气体，优选分别使用Ar气体作为稀有气体，使用O2气体作为含氧气体。此时，从生成高密度的离子，使硅氧化膜的表面和Si/SiO2界面平坦化的观点来看，处理气体中所含的O2气体的流量比(体积比)优选在0.1％以上10％以下的范围内，更优选在0.5％以上2％以下的范围内。
另外，从生成高密度的离子，使硅氧化膜的表面和Si/SiO2界面平坦化的观点来看，处理压力优选设定为1.3Pa以上266.6Pa以下的范围内，更优选设定为6.7Pa以上133Pa以下的范围内。
本实施方式中，在进行等离子体氧化处理的期间，从高频电源44对载置台2的电极供给规定的频率和高频电力。从高频电源44供给的高频电力的频率，例如优选在100kHz以上60MHz以下的范围内，更优选在400kHz以上13.5MHz以下的范围内。作为高频电力的晶片W的单位面积的功率密度，优选在例如0.14W/cm2以上2.13W/cm2以下的范围内供给，更优选在例如0.23W/cm2以上1.2W/cm2以下的范围内供给.
另外，高频波的功率优选在100W以上1500W以下的范围内，更优选在300W以上1000W以下的范围内。对载置台2的电极42供给的高频电力，具有一面维持等离子体的低电子温度，一面将等离子体中的离子成分向晶片W吸引的作用。因此，通过对载置台2的电极42供给高频电力，对晶片W施加偏压，能够提高等离子体氧化的速度。另外，本实施方式中，即使对晶片W施加偏压，由于等离子体是低电子温度的等离子体，所以等离子体中的离子等不会对硅氧化膜造成损伤，能够在低温且短时间下形成优质的硅氧化膜。
另外，从稳定且均匀地生成等离子体的观点来看，等离子体氧化处理中的微波的功率密度优选在0.255W/cm2以上2.55W/cm2以下。另外，在本发明的实施方式中，微波的功率密度意味着晶片W的面积每1cm2的微波功率。例如，在处理300mm径长以上的晶片W的情况下，微波功率优选在500W以上5000W以下的范围内，更优选在1000W以上4000W以下。
另外，对于晶片W加热温度，作为载置台2的温度，例如优选在室温(25℃左右)以上600℃以下的范围内，更优选设定在200℃以上500℃以下的范围内，理想设定在400℃以上500℃以下的范围内。
以上条件作为方案保存在控制部50的存储部53中。处理控制器51读出该方案，向等离子体氧化处理装置100的各结构部例如气体供给机构18、排气装置24、微波发生装置39、加热器电源5a、高频电源44等发送控制信号，由此实现希望的条件下的等离子体氧化处理。
本实施方式的硅氧化膜的形成方法中，对载置台2的电极42供给高频电力，将等离子体中的离子向晶片W吸引，由此极力提高氧化速度，并将处理压力设定为266.6Pa以下，将处理气体中的O2比率设定为10％以下。通过这样的条件设定，作为氧化活性成分进行离子主体的氧化。
如上所述，通过使用等离子体氧化处理装置100进行硅的等离子体氧化处理，能够将硅氧化膜的表面和Si/SiO2界面平坦的、作为绝缘膜的耐久性良好的优质的硅氧化膜70形成为希望的膜厚，例如2nm以上15nm以下，优选4nm以上10nm以下。像这样形成的硅氧化膜70，例如能够应用于晶体管或半导体存储装置的栅极绝缘膜。
另外，为了进一步提高获得的硅氧化膜的膜质，例如在NO、N2O气体等气体气氛中，在800℃以上1100℃以下，优选850℃以上950℃以下的温度下进行短时间(例如5～60秒钟，优选10～30秒钟)的热处理。通过追加热处理工序，能够获得修复硅氧化膜中的Si-O键等的缺陷的效果，能够进一步改善膜质。
接着，对确认本发明的实施方式的效果的试验结果进行说明。使用等离子体氧化处理装置100，以下述二种条件(条件1、条件2)下对硅基板进行等离子体氧化处理，形成硅氧化膜。条件1是在低压力、低氧浓度下对基板(晶片W)施加RF偏压的情况，条件2是在与条件1相比较高的压力、较高的氧浓度下对基板施加RF偏压的情况。此处为方便起见，将条件1记为“低压、低氧偏压施加”，将条件2记为“高压、高氧偏压施加”。将条件1、2下形成的硅氧化膜(膜厚8nm)作为MOS电容的栅极绝缘膜使用，在120℃下施加0.1A/cm2的应力，进行恒流TDDB(绝缘膜经时击穿)试验，测量绝缘击穿为止的膜击穿总电量(Qbd)。将TDDB试验的结构和Qbd的测量结果分别表示在图5和图6中。另外，图6的纵轴的F表示MOS电容器的累积不良率。另外，为进行比较，对于通过800℃的湿式热氧化处理形成的硅氧化膜，也装入器件中，同样地进行电气性能的评价。
<条件1>
处理压力：133.3Pa
Ar气体流量：990mL/min(sccm)
O2气体流量：10mL/min(sccm)
高频电力的频率：13.56MHz
高频电力的功率：600W(功率密度0.849W/cm2)
微波的频率：2.45GHz
微波的功率：4000W(功率密度2.05W/cm2)
处理温度：465℃
目标膜厚：8nm(456秒)
晶片径长：300mm
<条件2>
处理压力：667Pa
Ar气体流量：1200mL/min(sccm)
O2气体流量：388mL/min(sccm)
H2气体流量：12mL/min(sccm)
高频电力的频率：13.56MHz
高频电力的功率：600W(功率密度0.849W/cm2)
微波的频率：2.45GHz
微波的功率：4000W(功率密度2.05W/cm2)
处理温度：465℃
目标膜厚：8nm(405秒)
晶片径长：300mm
根据图5可知，在低压、低氧偏压施加的条件1下，与高压、高氧偏压施加的条件2相比，TDDB性能优良，与热氧化相比也具有同等以上的耐久性。认为在低压、低氧偏压施加中，因为等离子体中的离子性变强，离子集中在粗糙的Si表面的凸部选择性的进行氧化的结果，使硅氧化膜的表面和Si/SiO2的界面平坦化，使TDDB性能得以改善。另外，根据图6可知，Qbd值在热氧化和高压、高氧偏压施加的条件2下表现出大致相同的轮廓，但相对的，在低压、低氧偏压施加的条件1下，与热氧化或条件2相比，Qbd值较高，表现为可靠性较高的硅氧化膜。
根据上述结果，可确认，在低压、低氧偏压施加的条件1下，能够以希望的膜厚形成作为绝缘膜的耐久性优良，可靠性高的优质的硅氧化膜。
由本发明的实施方式的方法形成的硅氧化膜，能够作为闪存元件等所使用的膜比较厚的隧道氧化膜利用。例如，能够适于作为图7所示的SONOS结构的半导体存储装置201的栅极绝缘膜(隧道氧化膜)利用。该半导体存储装置201包括：作为半导体层的p型的硅基板101；在该p型的硅基板101上层叠形成的栅极绝缘膜111；第一氮化硅膜112；第二氮化硅膜113；第三氮化硅膜114；阻挡氧化硅膜115和在其上进一步层叠的控制栅极电极116。这其中，第一氮化硅膜112、第二氮化硅膜113、第三氮化硅膜114，形成作为主要蓄积电荷的区域的氮化硅膜层叠体102a。另外，在硅基板101，以位于栅极电极116的两侧的方式，从表面起以规定的深度形成作为n型扩散层的第一源极、漏极104和第二源极、漏极105，两者之间为隧道形成区域106。作为栅极绝缘膜111的硅氧化膜的形成，通过应用本发明的实施方式的方法，能够对半导体存储装置201赋予较高的可靠性。
另外，由本发明的实施方式的方法形成的硅氧化膜，作为例如图8所示的浮动栅极结构的半导体存储装置301的栅极绝缘膜(隧道氧化膜)，也能够合适地利用。该半导体存储装置301包括：作为半导体层的p型的硅基板101；在该p型的硅基板101上层叠形成的栅极绝缘膜121；浮动栅极电极122；呈ONO结构的氧化硅膜123；氮化硅膜124和氧化硅膜125和在其上进一步层叠的控制栅极电极126。另外，在硅基板101，从表面起以规定的深度形成作为n型扩散层的第一源极、漏极104和第二源极、漏极105，两者之间为隧道形成区域106。作为栅极绝缘膜121的硅氧化膜的形成，通过应用本发明的实施方式的方法，能够对半导体存储装置301赋予较高的可靠性。
本发明的实施方式的硅氧化膜的形成方法，对载置被处理体的载置台以被处理体的单位面积0.14W/cm2以上2.13W/cm2以下的范围内的输出供给高频电力，对被处理体施加偏压，同时使处理气体中的氧的比例在0.1％以上10％以下的范围内，并使处理压力在1.3Pa以上266.6Pa以下的范围内，进行等离子体处理，由此能够以高氧化率形成作为绝缘膜的耐久性优良的硅氧化膜。该硅氧化膜例如适于作为晶体管的栅极绝缘膜、闪存元件的隧道氧化膜等栅极绝缘材料。
以上举例说明了本发明的实施方式，但本发明并不限定于上述实施方式，能够有各种变形。例如，可以在上述等离子体氧化处理之后，追加进行对基板上供给氮化气体，进一步对硅氧化膜的表面进行氮化的处理。为了进行该变更例的硅表面的成膜处理(利用氧化和氮化来形成膜的处理)，可以将实施方式所示的等离子体氧化处理装置100按照能够进行等离子体氮化处理或热氮化处理的方式进行改良。该情况下，能够在相同处理容器1内连续地进行硅表面的氧化处理和其之后的氮化处理。除此之外，进行该变更例的硅表面的成膜处理的方法，也能够设定为，使用等离子体氧化处理装置100之外的等离子体氮化处理装置或热氮化处理装置，进行追加的氮化处理。
另外，上述实施方式中，作为进行本发明的实施方式的硅氧化膜的形成方法的装置，举最合适的RLSA方式的等离子体处理装置为例进行说明。不过，也能够使用例如ICP等离子体方式、ECR等离子体方式、表面反射波等离子体方式、磁控管等离子体方式等其它方式的等离子体处理装置。

Claims (12)

1.一种硅氧化膜形成方法，在露出于被处理体的表面的硅上形成硅氧化膜，该硅氧化膜形成方法的特征在于，包括：
将所述被处理体载置到处理容器内的载置台上的工序；
对所述处理容器内供给含氧的处理气体，生成所述处理气体的等离子体的工序；
对所述载置台供给高频电力，对所述被处理体施加偏压的工序；和
使所述等离子体与施加了所述偏压的所述被处理体作用来将所述硅氧化，形成所述硅氧化膜的工序，其中
所述处理气体中的氧的比例设定在0.1％以上10％以下的范围内，
在形成所述硅氧化膜的工序中，所述处理容器内的压力设定在1.3Pa以上266.6Pa以下的范围内，
所述高频电力的输出，设定在相对于所述被处理体的面积为0.14W/cm2以上2.13W/cm2以下的范围内，
所述硅氧化膜的膜厚在2～15nm的范围。
2.如权利要求1所述的硅氧化膜形成方法，其特征在于，
所述高频电力的频率在100kHz以上60MHz以下的范围内。
3.如权利要求1所述的硅氧化膜形成方法，其特征在于，
在形成所述硅氧化膜的工序中，处理温度在室温以上600℃以下的范围内。
4.如权利要求1所述的硅氧化膜形成方法，其特征在于，
所述等离子体，是利用由具有多个缝隙的平面天线导入所述处理容器内的微波激发所述处理气体从而生成的微波激发等离子体。
5.如权利要求4所述的硅氧化膜形成方法，其特征在于，
所述微波的功率密度，相对于所述被处理体的面积在0.255W/cm2以上2.55W/cm2以下的范围内。
6.如权利要求1所述的硅氧化膜形成方法，其特征在于，
所述处理气体，是Ar气体与O2气体的混合气体。
7.如权利要求1所述的硅氧化膜形成方法，其特征在于，
所述处理气体中的氧的比例在0.5％以上2％以下的范围内。
8.如权利要求1所述的硅氧化膜形成方法，其特征在于，
在形成所述硅氧化膜的工序中，所述处理容器内的压力在6.7Pa以上133Pa以下的范围内。
9.如权利要求1所述的硅氧化膜形成方法，其特征在于，
所述高频电力的输出，设定在相对于所述被处理体的面积为0.23W/cm2以上1.2W/cm2以下的范围内。
10.如权利要求1所述的硅氧化膜形成方法，其特征在于，
在形成所述硅氧化膜的工序中，处理温度在200℃以上500℃以下的范围内。
11.如权利要求1所述的硅氧化膜形成方法，其特征在于：
在所述形成所述硅氧化膜的工序之后，还包括在含有NO和/或N2O的气体气氛中、在800℃以上1100℃以下的温度条件下进行热处理的工序。
12.一种硅氧化膜形成装置，包括：
使用等离子体对被处理体进行处理的上部开口的处理容器；
堵塞所述处理容器的所述开口的电介质部件；
设置在所述电介质部件的外侧，用于向所述处理容器内导入电磁波的天线；
与对所述处理容器内供给含氧的处理气体的气体供给机构连接的气体导入部；
与对所述处理容器内进行减压排气的真空泵连接的排气管；
在所述处理容器内载置所述被处理体的载置台；
与所述载置台连接的高频电源；和
控制部，其中，
所述控制部按照如下方式进行控制：通过所述气体供给机构对所述处理容器内供给所述含氧的所述处理气体，所述处理气体中的氧的比例在0.1％以上10％以下，所述处理容器内的压力设定在1.3Pa以上266.6Pa以下，从所述天线将所述电磁波导入所述处理容器内来生成所述含氧的处理气体的等离子体，并且，通过所述高频电源向所述载置台供给相对于所述被处理体的面积为0.14W/cm2以上2.13W/cm2以下的高频电力来对所述被处理体施加高频偏压，使所述含氧的处理气体的等离子体与露出在所述被处理体表面的硅发生作用，以在被处理体的表面形成硅氧化膜，所述硅氧化膜的膜厚在2～15nm的范围。
CN2009801373923A 2008-09-30 2009-09-25 硅氧化膜的形成方法和装置 Active CN102165568B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-253931 2008-09-30
JP2008253931A JP5357487B2 (ja) 2008-09-30 2008-09-30 シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
PCT/JP2009/066588 WO2010038654A1 (ja) 2008-09-30 2009-09-25 シリコン酸化膜の形成方法及び装置

Publications (2)

Publication Number Publication Date
CN102165568A CN102165568A (zh) 2011-08-24
CN102165568B true CN102165568B (zh) 2013-06-05

Family

ID=42073418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801373923A Active CN102165568B (zh) 2008-09-30 2009-09-25 硅氧化膜的形成方法和装置

Country Status (6)

Country Link
US (1) US8389420B2 (zh)
JP (1) JP5357487B2 (zh)
KR (1) KR101255905B1 (zh)
CN (1) CN102165568B (zh)
TW (1) TWI482220B (zh)
WO (1) WO2010038654A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
JP2014194921A (ja) * 2013-03-01 2014-10-09 Tokyo Electron Ltd マイクロ波処理装置及びマイクロ波処理方法
US9275909B2 (en) 2013-08-12 2016-03-01 Micron Technology, Inc. Methods of fabricating semiconductor structures
CN103855035A (zh) * 2014-03-27 2014-06-11 上海华力微电子有限公司 一种制备栅介质层的设备
US10818804B2 (en) * 2015-10-28 2020-10-27 Taiwan Semiconductor Manufacturing Co., Ltd. Floating gate isolation and method for manufacturing the same
CN112447472B (zh) * 2019-08-27 2023-03-07 中微半导体设备(上海)股份有限公司 改善气体均一分布的等离子体反应装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002896A1 (fr) * 1993-07-15 1995-01-26 Tadahiro Ohmi Procede de fabrication de semiconducteurs
JP2003282567A (ja) * 2002-03-26 2003-10-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置
CN101189708A (zh) * 2005-05-31 2008-05-28 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228751B1 (en) * 1995-09-08 2001-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TWI235433B (en) 2002-07-17 2005-07-01 Tokyo Electron Ltd Oxide film forming method, oxide film forming apparatus and electronic device material
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
JP5089121B2 (ja) 2006-09-29 2012-12-05 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびプラズマ処理装置
WO2008041600A1 (fr) * 2006-09-29 2008-04-10 Tokyo Electron Limited Procédé d'oxydation par plasma, appareil de traitement au plasma et support de stockage
JP2008124424A (ja) * 2006-10-16 2008-05-29 Tokyo Electron Ltd プラズマ成膜装置及びプラズマ成膜方法
JP5138261B2 (ja) * 2007-03-30 2013-02-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995002896A1 (fr) * 1993-07-15 1995-01-26 Tadahiro Ohmi Procede de fabrication de semiconducteurs
JP2003282567A (ja) * 2002-03-26 2003-10-03 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置
CN101189708A (zh) * 2005-05-31 2008-05-28 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法

Also Published As

Publication number Publication date
KR20110055707A (ko) 2011-05-25
WO2010038654A1 (ja) 2010-04-08
US8389420B2 (en) 2013-03-05
TW201030846A (en) 2010-08-16
JP5357487B2 (ja) 2013-12-04
CN102165568A (zh) 2011-08-24
KR101255905B1 (ko) 2013-04-17
JP2010087185A (ja) 2010-04-15
TWI482220B (zh) 2015-04-21
US20110171835A1 (en) 2011-07-14

Similar Documents

Publication Publication Date Title
KR100945770B1 (ko) 실리콘 산화막의 형성 방법, 반도체 장치의 제조 방법 및컴퓨터 기억 매체
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
JP4509864B2 (ja) プラズマ処理方法およびプラズマ処理装置
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
JP4522916B2 (ja) プラズマ窒化処理方法、制御プログラム、コンピュータ記憶媒体およびプラズマ処理装置
JP2007042951A (ja) プラズマ処理装置
TW201812073A (zh) 氮化矽膜之處理方法及氮化矽膜之形成方法
CN102165568B (zh) 硅氧化膜的形成方法和装置
WO2011040455A1 (ja) 選択的プラズマ窒化処理方法及びプラズマ窒化処理装置
WO2011114961A1 (ja) シリコン酸化膜の形成方法、及びプラズマ酸化処理装置
US20120184107A1 (en) Semiconductor device manufacturing method
US8026187B2 (en) Method of forming silicon oxide film and method of production of semiconductor memory device using this method
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
JP5096047B2 (ja) マイクロ波プラズマ処理装置およびマイクロ波透過板
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
KR20110111487A (ko) 실리콘 산화막의 성막 방법 및 반도체 장치의 제조 방법
JP5291467B2 (ja) プラズマ酸化処理方法、記憶媒体、及び、プラズマ処理装置
JP2013033979A (ja) マイクロ波プラズマ処理装置
JP2010135812A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant