JP2003282567A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JP2003282567A
JP2003282567A JP2002085225A JP2002085225A JP2003282567A JP 2003282567 A JP2003282567 A JP 2003282567A JP 2002085225 A JP2002085225 A JP 2002085225A JP 2002085225 A JP2002085225 A JP 2002085225A JP 2003282567 A JP2003282567 A JP 2003282567A
Authority
JP
Japan
Prior art keywords
film
oxynitride film
substrate
gas
nitrogen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002085225A
Other languages
English (en)
Inventor
Naoya Yamasumi
直也 山角
Toru Tsunoda
徹 角田
Tadashi Terasaki
正 寺崎
Unryu Ogawa
雲龍 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2002085225A priority Critical patent/JP2003282567A/ja
Publication of JP2003282567A publication Critical patent/JP2003282567A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】酸化膜に窒素原子を適切に導入することによ
り、絶縁膜のリーク電流を抑制する。 【解決手段】筒状電極及び磁力線形成手段を有する形式
のプラズマ処理装置が用いられる。Kr/Oプラズマ
16を生成し、半導体基板10に酸化膜14を形成す
る。この酸化膜14を形成したのと同じプラズマ装置を
連続して用い、窒素プラズマ18を生成し、酸化膜14
を窒化し、酸窒化膜20を形成する。この酸窒化膜20
の膜厚が25Å以下であり、窒素濃度のピークが20〜
40%であり、酸窒化膜20と半導体基板10との界面
の窒素濃度が3%以下である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プラズマ処理を用
いた半導体装置(半導体デバイス)の製造方法及び半導
体装置に関するものである。
【0002】
【従来の技術】例えばシリコン半導体基板を基にしたM
OS型半導体装置の製造においては、シリコン半導体基
板表面上にシリコン酸化膜からなるゲート酸化膜を形成
する必要がある。また、薄膜トランジスタ(TFT)の
製造においても、同様に透明ガラス基板上に設けられた
シリコン層の表面にゲート酸化膜を形成する必要があ
り、このゲート酸化膜は、半導体装置の信頼性を担って
おり、このシリコン酸化膜には高い絶縁破壊耐性と長期
信頼性が要求されている。
【0003】近年、CMOSトランジスタにおいては、
低消費電力化のために低電圧化が図られており、そのた
めにPMOS半導体素子とNMOS半導体素子に対して
十分低く、かつ対称な閾値電圧が要求される。この要求
に対応するために、PMOS半導体素子においては、こ
れまでのn形不純物を含むポリシリコン層から構成され
たゲート電極に替わり、p形不純物を含むポリシリコン
層から構成されるゲート電極が用いられるようになって
いる。ところが通常用いられているp形不純物原子であ
るボロン原子(B)は、ゲート電極形成後の半導体製造
工程における様々な熱処理工程によりゲート電極からゲ
ート酸化膜を通過し、シリコン半導体基板まで到達し、
PMOS半導体素子の閾値電圧を変化させることにな
る。
【0004】また、この現象は、半導体素子のデザイン
ルールの微細化及び低消費電力化に伴う低電力化のため
などにより、ゲート酸化膜を薄くした場合には、より顕
著に現われることになる。
【0005】
【発明が解決しようとする課題】上述の不純物原子であ
るボロン原子(B)のシリコン半導体基板内への拡散を
抑制するためには、ゲート酸化膜中に窒素原子を導入す
ることが考えられる。熱窒化法を用い高温中にアンモニ
ア雰囲気中でゲート絶縁膜中に窒素原子を導入すること
が可能である。しかしながら、この熱窒化法を用いた場
合、窒素原子はゲート酸化膜を通過してシリコン半導体
基板中にも進入し、半導体素子の電流駆動能力の低下を
引き起こしてしまう。そこで、本発明は、酸化膜に窒素
原子を適切に導入することにより、絶縁膜のリーク電流
を抑制することを目的としている。
【0006】
【課題を解決するための手段】上記課題を解決するた
め、本発明の第1の特徴とするところは、処理室と、該
処理室周囲に配置された筒状電極及び磁力線形成手段と
を有するプラズマ処理装置を用い、前記筒状電極に高周
波電力を印加しながら前記処理室に処理ガスとして窒素
ガスを供給及び排気して、プラズマ活性な窒素ガスによ
り処理室内に配置された表面が酸化されている基板を窒
化処理することにより酸窒化膜を形成し、該酸窒化膜の
膜厚が25Å以下であり、該酸窒化膜の窒素濃度のピー
クが20〜40%であり、該酸窒化膜と前記基板との界
面の窒素濃度が3%以下である半導体装置の製造方法に
ある。ここで、処理室と、該処理室周囲に筒状電極及び
磁力線形成手段を配置したプラズマ処理装置を用いるの
は、プラズマの電子温度を低く抑え、酸窒化膜と基板と
の界面の窒素濃度を低くするためである。酸窒化膜の膜
厚を25Å以下にすることにより、半導体素子のデザイ
ンルールに適合することができる。酸窒化膜の窒素濃度
のピークと、酸窒化膜と基板との界面の窒素濃度とは、
トレードオフの関係にあるが、上述した範囲とすること
により、絶縁膜としてのリーク電流防止と、基板への窒
素原子の進入防止とのバランスを保つことができる。
【0007】処理ガスに、更にHeガスを加えて処理す
ることが好ましい。Heガスを入れると、Heガスが活
性するエネルギバンドが大きいので、Heガスを加えな
い場合と比較すれば、Nの解離も増えて、酸化されて
いる基板の窒化をより促進することができ、同じ窒素濃
度のピークを持たせる場合は、酸窒化膜と基板との界面
の窒素濃度をより低くすることができる。
【0008】なお、特開2001−160555号公報
においては、プラズマ処理装置を用いてシリコン基板に
酸化膜と窒化膜とを連続して形成する半導体装置の製造
方法について開示されているが、酸窒化膜を形成する点
と、酸窒化膜の特性については開示されていない。この
従来例においては、例えば2.45GHzのマイクロ波
をプラズマ源としており、このマイクロ波で励起された
プラズマは、電子温度Tebが高くなり(Teb>5e
V)、本発明のように、酸窒化膜を形成しようとした場
合は、酸窒化膜と基板との界面の窒素濃度を3%以下に
することは困難である。それに対し、本発明において
は、上述した変形マグネロトン型プラズマ処理装置を用
いているので、プラズマの電子温度Teaを低く(例え
ばTea<1eV)することができ、酸窒化膜と基板と
の界面の窒素濃度を3%以下にすることができる。ま
た、上記従来例においては、基板表面を窒化する処理ガ
スとしてNH(またはNとHの混合ガス)が用い
られており、窒化膜にH原子が存在し、耐圧、リーク電
流等のデバイス特性に悪影響を及ぼすのに対し、本発明
においては、処理ガスとして窒素ガスを用いるので、半
導体デバイスの特性が良好である。
【0009】本発明の第2の特徴とするところは、基板
に絶縁膜として酸窒化膜が形成され、該酸窒化膜の膜厚
が25Å以下であり、該酸窒化膜の窒素濃度のピークが
20〜40%であり、該酸窒化膜と前記基板との界面の
窒素濃度が3%以下である半導体装置にある。したがっ
て、絶縁膜として特性が優れた半導体装置を提供するこ
とができる。
【0010】
【発明の実施の形態】次に本発明の実施形態を図面に基
づいて説明する。図1において、本発明の実施形態にお
ける半導体装置の製造プロセスが示されている。まず図
1(A)に示すシリコン基板等の半導体基板10上にL
OCOS(Local Oxidation of Sillicon)プロセスまた
はSTI(Shallow Trench Isolation)プロセス等の周知
方法により、図1(B)に示す素子分離領域12を形成
する。
【0011】次に周知の方法で、ウェルイオン注入、チ
ャンネルストップイオン注入、閾値調整イオン注入等を
行った後、後述する変形マグネロトン型プラズマ処理装
置(Modified Magnetron Typed Processing System: 以
下、MMT装置という。)を用いて、半導体基板10上
に熱酸化膜同等以上の酸化膜14を形成する。MMT装
置の処理室には、大量のクリプトンKrと酸素とを導入
し、Kr/Oプラズマ16を生成し、酸化膜14を形
成する。Krを用いるのは、Krの活性化するエネルギ
バンドが低く、Oのラジカル励起エネルギとよくマッ
チングするためである。このときの酸化膜3は、25Å
以下であり、好ましくは、5〜25Åである。
【0012】次に、MMT装置において、酸化膜14が
形成された半導体基板10を同一処理室内で、Kr/O
ガスを排気し、窒素ガスを導入してガス置換を行い、
窒素雰囲気とし、図1(D)に示すように、窒素プラズ
マ18を生成し、処理室内に配置された表面が酸化され
ている半導体基板10を窒化処理することにより酸窒化
膜20を形成する。この酸窒化膜20は、25Å以下で
あり、好ましくは、5〜25Åである。また、酸窒化膜
20の窒素濃度のピークが20〜40%であり、酸窒化
膜20と半導体基板10との界面の窒素濃度が3%以下
に調整されている。酸窒化膜20の窒素濃度のピークは
高い程絶縁膜としてのリーク電流防止効果があるが、酸
窒化膜20の窒素濃度のピークが40%を越えるように
すると、酸窒化膜20と半導体基板10との界面の窒素
濃度が3%を越える。酸窒化膜20と半導体基板10と
の界面の窒素濃度が3%を越えると、半導体素子のモビ
リティ(移動度、即ち、半導体素子の電流駆動能力)が
悪化するため、3%以下にする必要がある。
【0013】なお、窒素ガスに加えてHeガスを入れる
と、前述したように、酸窒化膜20と半導体基板10と
の界面の窒素濃度をより低くすることができる。
【0014】そして、図1(E)に示すように、CVD
等の周知の方法により、ポリシリコン等からなるゲート
電極22を形成する。このゲート電極22には、不純物
としてボロン原子(B)が含まれる。その後、例えばワ
ード線やキャパシタが形成され、例えばDRAMが構成
される。このようにゲート電極22を形成した後の種々
の熱処理工程により、ボロン原子(B)が拡散して半導
体基板10まで到達しようとするが、酸窒化膜20の存
在により防止することができる。
【0015】図2において、この実施形態に用いられる
MMT装置24が示されている。MMT装置24は、処
理室26を構成する真空容器28を有する。この真空容
器28は、上部容器30と下部容器32とが上下に接合
されて構成されている。上部容器30は、アルミナ、石
英等のセラミックからなる。下部容器32は金属製であ
る。上部容器30の周囲はカバー34に覆われている。
また、上部容器30はドーム状の天井部を有する円筒形
であり、この天井部には、上蓋部36とシャワー板部3
8とが形成され、この上蓋部36とシャワー板部38と
の間に拡散室40が構成されている。上蓋部36には処
理ガスを導入する導入口42が形成され、シャワー板部
38には、多数のノズル44が形成されており、導入口
42から導入された例えば2種の処理ガスは、拡散室4
0で混合・拡散され、シャワー板部38のノズル44か
ら処理室26に供給されるようになっている。
【0016】処理室26には、基板を支持する基板支持
体であるサセプタ46が配置されている。このサセプタ
46には、基板を加熱するためのヒータが設けられてい
る。また、下部容器32には、排気口48が設けられ、
この排気口48から処理室26内の処理ガスが排気され
るようになっている。
【0017】筒状電極50は、処理室26の周囲、即
ち、上部容器30の外周に密着するように配置されてい
る。また、磁力線形成手段52は、例えばリング状に形
成された2つの永久磁石54,56から構成され、処理
室26の周囲に配置されている。この2つの永久磁石5
4,56は、径方向で互いに逆向きに着磁されており、
処理室26内には一方の永久磁石54から中心方向に延
び、他方の永久磁石56に戻る磁力線が形成される。
【0018】前述したサセプタ46と筒状電極50と
は、それぞれ整合器58,60を介して高周波電源62,
64に接続されている。高周波電源62,64は、例え
ば13.56MHzの周波数を持つ高周波電力を発生
し、図示しない制御回路からの制御信号に応じて電力の
大きさが調整され、整合器58,60により位相が調整
され、サセプタ46と筒状電極に高周波電力を印加す
る。
【0019】次にMMT装置24の作用について説明す
ると、まず処理すべき半導体基板をサセプタ46に載置
し、真空容器28内のガスを排気口48から排気して真
空容器28内を真空状態にする。次にサセプタ46を加
熱し、半導体基板の温度を例えば400°Cまで加熱す
る。次に処理ガスを導入口42から導入する。この導入
口42から導入された処理ガスは、拡散室40で拡散さ
れ、シャワー板部38のノズル44から処理室26に供
給される。同時に高周波電源62,64から高周波電力
をサセプタ46及び筒状電極50に供給する。処理室2
6においては、磁力線形成手段52により磁力線が形成
され、サセプタ46及び筒状電極50により高周波電界
が形成されるので、プラズマが生成され、サセプタ46
上の半導体基板が処理される。所定時間経過後、高周波
電源62,64からの高周波電力の供給を停止し、真空
容器28内のガスを排気口48から排気し、サセプタ4
6上の半導体基板を処理室26から取り出して処理を終
了する。
【0020】次に上記MMT装置を用いて前述した酸窒
化膜を形成した実施例について説明する。
【0021】
【実施例1】上記MMT装置を用いてシリコン基板上に
2.0nmの酸化膜を形成した。プラズマ酸化条件は次
の通りである。 RFパワー:150W Kr流量: 250sccm O流量: 10sccm 圧力: 20Pa 基板温度: 400°C 酸化時間: 20sec 次に同じMMT装置において、ガス置換を行い、連続し
てプラズマ窒化処理することによって2.0nmの酸窒
化膜を形成した。プラズマ窒化条件は次の通りである。 RFパワー:500W N流量: 500sccm 圧力: 30Pa 基板温度: 400°C 酸化時間: 25sec
【0022】この結果、図3に示す酸窒化膜を有するシ
リコン基板を得た。図3は、SIMS(二次イオン質量
分析装置 Secondary Ion Mass Spectometry)分析チャ
ートであり、分析装置の一次加速イオン種にはCS+
用い、一次加速電圧は0.75KVとし、スパッタレー
トは0.01nm/secとし、+イオンの定量を行っ
た。酸窒化膜の窒素濃度のピークは、30%であり、酸
窒化膜とシリコン基板との界面の窒素濃度は3%であっ
た。酸化膜中のみに特に表層部分に高濃度の窒素が導入
されていることがわかる。
【0023】
【実施例2】上記実施例1と同じプラズマ酸化条件に基
づいて酸化膜を形成し、その後ガス置換を行い、連続し
てプラズマ窒化処理することによって2.0nmの酸窒
化膜を形成した。窒素ガスにHeガスを加え、次のプラ
ズマ窒化条件で行った。 RFパワー:500W N流量: 250sccm He流量: 250sccm 圧力: 30Pa 基板温度: 400°C 酸化時間: 25sec
【0024】この結果、図4に示す酸窒化膜を有するシ
リコン基板を得た。分析条件は実施例1と同じであり、
酸窒化膜の窒素濃度のピークは、32%であり、酸窒化
膜とシリコン基板との界面の窒素濃度は2.7%であっ
た。Heガスを入れると、Heガスが活性するエネルギ
バンドが大きいので、Heガスを加えない場合と比較す
れば、Nの解離も増えて、酸化されている基板の窒化
をより促進することができ、同じ窒素濃度のピークを持
たせる場合は、酸窒化膜と基板との界面の窒素濃度をよ
り低くすることができるものである。
【0025】なお、酸化膜の厚さは、Kr/Oプラズ
マ生成条件等を変えることにより5〜25Åの範囲内で
自由にコントロールすることができる。また、酸窒化膜
の窒素濃度のピークは、窒素プラズマ生成条件等を変え
ることにより20%〜40%の範囲で自由にコントロー
ルすることができる。
【0026】
【発明の効果】以上述べたように、本発明によれば、酸
窒化膜の膜厚を25Å以下とし、酸窒化膜の窒素濃度の
ピークを20〜40%とし、酸窒化膜と基板との界面の
窒素濃度を3%以下としたので、酸窒化膜を絶縁膜とし
た場合にリーク電流を抑制することができるものであ
る。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置の製造方法
を示す側面図である。
【図2】本発明の実施形態に係る半導体装置の製造方法
に用いたMMT装置を示す断面図である。
【図3】本発明の実施例1の結果を示すSIMS分析チ
ャートである。
【図4】本発明の実施例2の結果を示すSIMS分析チ
ャートである。 10 半導体基板 14 酸化膜 20 酸窒化膜 24 MMT装置 26 処理室 28 真空容器 46 サセプタ 50 筒状電極 52 磁力線形成手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 寺崎 正 東京都中野区東中野三丁目14番20号 株式 会社日立国際電気内 (72)発明者 小川 雲龍 東京都中野区東中野三丁目14番20号 株式 会社日立国際電気内 Fターム(参考) 5F058 BA01 BC11 BD15 BF73 BF74 BJ01 5F140 AA05 AA24 AA28 AB03 AB09 AC01 AC32 BA01 BC06 BD09 BD15 BE07 BE08 BE09 BF04 BG28 CB01 CB02 CB04

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 処理室と、該処理室周囲に配置された筒
    状電極及び磁力線形成手段とを有するプラズマ処理装置
    を用い、前記筒状電極に高周波電力を印加しながら前記
    処理室に処理ガスとして窒素ガスを供給及び排気して、
    プラズマ活性な窒素ガスにより処理室内に配置された表
    面が酸化されている基板を窒化処理することにより酸窒
    化膜を形成し、該酸窒化膜の膜厚が25Å以下であり、
    該酸窒化膜の窒素濃度のピークが20〜40%であり、
    該酸窒化膜と前記基板との界面の窒素濃度が3%以下で
    あることを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記処理ガスに、更にHeガスを加えて
    処理することを特徴とする請求項1記載の半導体装置の
    製造方法。
  3. 【請求項3】 基板に絶縁膜として酸窒化膜が形成さ
    れ、該酸窒化膜の膜厚が25Å以下であり、該酸窒化膜
    の窒素濃度のピークが20〜40%であり、該酸窒化膜
    と前記基板との界面の窒素濃度が3%以下であることを
    特徴とする半導体装置。
JP2002085225A 2002-03-26 2002-03-26 半導体装置の製造方法及び半導体装置 Pending JP2003282567A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002085225A JP2003282567A (ja) 2002-03-26 2002-03-26 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002085225A JP2003282567A (ja) 2002-03-26 2002-03-26 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2003282567A true JP2003282567A (ja) 2003-10-03

Family

ID=29232257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002085225A Pending JP2003282567A (ja) 2002-03-26 2002-03-26 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP2003282567A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2003088345A1 (ja) * 2002-03-29 2005-08-25 東京エレクトロン株式会社 電子デバイス用材料およびその製造方法
WO2007064048A1 (ja) * 2005-12-02 2007-06-07 Nec Corporation 半導体記憶装置、その駆動方法およびその製造方法
WO2010038654A1 (ja) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 シリコン酸化膜の形成方法及び装置
JP2011165941A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2013149741A (ja) * 2012-01-18 2013-08-01 Canon Inc 光電変換装置および撮像システム、光電変換装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560396B2 (en) 2002-03-29 2009-07-14 Tokyo Electron Limited Material for electronic device and process for producing the same
JPWO2003088345A1 (ja) * 2002-03-29 2005-08-25 東京エレクトロン株式会社 電子デバイス用材料およびその製造方法
US7821823B2 (en) 2005-12-02 2010-10-26 Nec Electronics Corporation Semiconductor memory device, method of driving the same and method of manufacturing the same
WO2007064048A1 (ja) * 2005-12-02 2007-06-07 Nec Corporation 半導体記憶装置、その駆動方法およびその製造方法
CN102165568A (zh) * 2008-09-30 2011-08-24 东京毅力科创株式会社 硅氧化膜的形成方法和装置
JP2010087185A (ja) * 2008-09-30 2010-04-15 Tokyo Electron Ltd シリコン酸化膜の形成方法、コンピュータ読み取り可能な記憶媒体およびプラズマ酸化処理装置
WO2010038654A1 (ja) * 2008-09-30 2010-04-08 東京エレクトロン株式会社 シリコン酸化膜の形成方法及び装置
US8389420B2 (en) 2008-09-30 2013-03-05 Tokyo Electron Limited Method and apparatus for forming silicon oxide film
KR101255905B1 (ko) * 2008-09-30 2013-04-17 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법 및 장치
CN102165568B (zh) * 2008-09-30 2013-06-05 东京毅力科创株式会社 硅氧化膜的形成方法和装置
JP2011165941A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2013149741A (ja) * 2012-01-18 2013-08-01 Canon Inc 光電変換装置および撮像システム、光電変換装置の製造方法
US9412773B2 (en) 2012-01-18 2016-08-09 Canon Kabushiki Kaisha Photoelectric conversion apparatus, image pickup system, and method for manufacturing photoelectric conversion apparatus
US10103186B2 (en) 2012-01-18 2018-10-16 Canon Kabushiki Kaisha Photoelectric conversion apparatus, image pickup system, and method for manufacturing photoelectric conversion apparatus

Similar Documents

Publication Publication Date Title
US7759598B2 (en) Substrate treating method and production method for semiconductor device
US7446052B2 (en) Method for forming insulation film
JP4401375B2 (ja) 電子デバイス材料の製造方法
US7138691B2 (en) Selective nitridation of gate oxides
US7037816B2 (en) System and method for integration of HfO2 and RTCVD poly-silicon
US20130149852A1 (en) Method for forming a semiconductor device
JP2004356528A (ja) 絶縁膜の改質方法
JP2008277844A (ja) 絶縁膜の形成方法
JP4059183B2 (ja) 絶縁体薄膜の製造方法
KR20060066069A (ko) 질화 실리콘-산화물 게이트 유전체의 제조 방법
US7045447B2 (en) Semiconductor device producing method and semiconductor device producing apparatus including forming an oxide layer and changing the impedance or potential to form an oxynitride
JP2003282567A (ja) 半導体装置の製造方法及び半導体装置
KR100829335B1 (ko) 반도체 장치의 제조 방법
KR100699290B1 (ko) 반도체 장치의 제조 방법 및 제조 장치
JP2004266040A (ja) 半導体装置の製造方法及び半導体製造装置
JP2008060412A (ja) 半導体デバイスの製造方法
JP4639000B2 (ja) Mis型半導体装置及びその製造方法
JP2004047948A (ja) 半導体装置の製造方法及び半導体製造装置
JP2003077915A (ja) 絶縁膜の形成方法及びその形成装置
JP5121142B2 (ja) 半導体装置の製造方法
JP2004259979A (ja) 半導体装置およびその製造方法
JP2005045028A (ja) 半導体装置の製造方法
US20070120203A1 (en) Semiconductor device and method for manufacturing the semiconductor devices
JP2007288069A (ja) 半導体装置の製造方法
JP2011023737A (ja) Mis型半導体装置及びその製造方法