JP2003077915A - 絶縁膜の形成方法及びその形成装置 - Google Patents
絶縁膜の形成方法及びその形成装置Info
- Publication number
- JP2003077915A JP2003077915A JP2001266698A JP2001266698A JP2003077915A JP 2003077915 A JP2003077915 A JP 2003077915A JP 2001266698 A JP2001266698 A JP 2001266698A JP 2001266698 A JP2001266698 A JP 2001266698A JP 2003077915 A JP2003077915 A JP 2003077915A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- plasma
- film
- gas
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
ージを低減する。 【解決手段】 ウエハの半導体層上に形成された第1の
絶縁膜をN(窒素)を含むプラズマに暴露し、N原子を
第1の絶縁膜に導入して、第2の絶縁膜を形成する。そ
の際、Nを含むプラズマ内にイオンが断続的に生じるよ
うに、プラズマ発生用の電力を印加する。Nを含むプラ
ズマへの電力供給を周期的に変化させることで、ラジカ
ル粒子の供給を長時間維持しつつ、イオンの存在時間を
制限することができる。イオンによる絶縁膜中のダメー
ジの発生を抑制することにより、絶縁膜の信頼性を向上
させる。
Description
に窒素を導入して酸素及び窒素を含む絶縁膜を形成する
ための絶縁膜の形成方法及びその製造装置に関する。
く進展してきており、MOS型半導体装置においても、
トランジスタ素子の微細化・高性能化が図られている
が、特にトランジスタ等の素子の微細化に伴って、信頼
性の高いMOSデバイスの実現が必要となってきた。M
OSデバイスの信頼性向上のためには、MOSデバイス
を構成する各部が高い信頼性を有することが必要であ
る。特に、MOSデバイスに用いられるゲート絶縁膜に
関しては、その薄膜化が急速に進み、21世紀には、3
nm以下の非常に薄い絶縁膜が用いられることが予想さ
れている。ゲート絶縁膜の厚みが薄いほど絶縁膜の特性
の均質性が要求されるので、ゲート絶縁膜の特性がMO
Sトランジスタ特性、さらには半導体集積回路の電気特
性を決定するといわれる程、良好な特性を有するゲート
絶縁膜の実現が重要視されている。
膜が用いられているが、SiO2 膜の場合、厚みが2n
m以下である極薄膜領域においては、その信頼性の低下
とともに直接トンネル現象によるゲートリーク電流の増
大が大きな問題となってきている。すなわち、低消費電
力のLSIを実現するためには、このゲートリーク電流
を抑制することが必要だからである。しかしながら、ト
ンネル現象に起因するゲートリーク電流は物理的な法則
に支配される現象であり、SiO2 膜自体の物理的性質
によって左右されるところが大きい。そして、もはや極
薄のSiO2 膜では低消費電力のLSIを実現すること
は不可能になってきている。
ことにより、誘電率を増大させることにより、物理的膜
厚の増大によるリーク電流の低減と、電気的膜厚の低減
によるトランジスタの駆動力の向上とを同時に実現しよ
うする方法がある。例えば、Si基板の表面部の熱酸化
のための導入ガスにNを含むガスを混合し、SiO2膜
にN原子を数%導入する方法である。また、Si基板上
に熱酸化によるSiO 2 膜を形成した後に、Nガスを含
む雰囲気中でのアニールやプラズマを用いてNラジカル
を形成してSiO2 膜にN原子を導入する方法が提案さ
れている。
にN原子を導入する場合、ゲート絶縁膜中のSi基板に
隣接する領域へのN原子の導入は、電子の移動度などを
低下させる要因となる。そこで、ゲート絶縁膜中のでき
るだけSi基板から離れた領域に多くのN原子を導入し
つつ、ゲート絶縁膜全体の比誘電率を増大させることが
好ましい。そのために、Si基板上にSiO2 膜を形成
した後に、プラズマを用いてNラジカル(N原子)をS
iO2 膜の表面領域のみに導入するというプラズマ窒化
法が近年注目されている。
た場合、プラズマ中の高エネルギーイオンがSiO2 膜
に流入すると、SiO2 膜にダメージを生じさせる。そ
の結果、窒化されたSiO2 膜をMISFETのゲート
絶縁膜として用いると、経時破壊特性,つまり信頼性が
悪化するおそれがあった。
つ、絶縁膜へのダメージを低減するための絶縁膜の形成
方法及びその形成装置を提供することにある。
法は、ウエハの半導体層上に、少なくとも酸素が導入さ
れた第1の絶縁膜を形成する工程(a)と、上記第1の
絶縁膜をN(窒素)を含むプラズマに暴露し、N原子を
上記第1の絶縁膜に導入して、構成要素として酸素及び
窒素を含む第2の絶縁膜を形成する工程(b)とを含
み、上記工程(b)では、上記Nを含むプラズマ内にイ
オンが断続的に生じるように、上記プラズマ発生用の電
力を印加する方法である。
多量に導入されることに起因する第2の絶縁膜中のダメ
ージの発生を抑制しつつ、比較的寿命の長いラジカル粒
子による窒化処理を効率よく行なうことができる。した
がって、ダメージの少ない第2の絶縁膜を要素として備
えるデバイス、例えばMISキャパシタやMISFET
の信頼性の向上を図ることができる。
的に変化する特性を有していることが好ましく、上記プ
ラズマ発生用の電力の強度変化の周期が、上記Nを含む
プラズマ発生のためのガス種に基づいた値であることが
より好ましい。
導体層上に形成された第1の絶縁膜をN(窒素)を含む
プラズマに暴露し、構成要素として酸素及び窒素を含む
第2の絶縁膜を形成するための絶縁膜の形成装置であっ
て、上記ウエハを設置するためのチャンバーと、上記チ
ャンバー内にプロセスガスを導入するためのガス導入手
段と、上記チャンバーからガスを排出するためのガス排
出手段と、上記Nを含むプラズマ内にイオンが断続的に
生じるように、上記プロセスガスにプラズマ発生用の電
力を印加する電力印加手段とを備えている。
に導入されることに起因する第2の絶縁膜中のダメージ
の発生を抑制しつつ、比較的寿命の長いラジカル粒子に
よる窒化処理を効率よく行なうことができる。したがっ
て、ダメージの少ない第2の絶縁膜を要素として備える
デバイス、例えばMISキャパシタやMISFETの信
頼性の向上を図ることができる。
エハを処理する枚葉型の構造を有している場合には、上
記ガス排出手段は、上記プロセスガスの排出能力が5
(l/min)以上であることが好ましい。
る絶縁膜の形成に用いた窒化処理装置の構成を概略的に
示す断面図である。同図に示すように、本実施形態に用
いた窒化処理装置は、プラズマ処理用のチャンバー20
1と、ウエハ状態のシリコン基板101を支持するため
のウエハステージ202と、チャンバー201とロード
ロックチャンバー253との間に設けられたゲートバル
ブ203と、Nを含むガスであるN2 ガスを導入するた
めの導入管206と、チャンバー201からガスを排出
するための排気管207と、排気管207に介設された
ガス排気量調整のためのスロットルバルブ208と、排
気ポンプ209と、N2 ガスをプラズマ中に均一に導入
するためのガス導入板211と、加工対象である絶縁膜
に引き寄せられる極性のイオンが断続的に生じるように
プラズマ発生用の電力を印加するための高周波電源21
2と、カップリングコンデンサ213とを備えている。
なお、ウエハステージ202にはウエハ回転機構が設け
られている。また、チャンバー201における導入管2
06の開口部(導入口)と、排気管207の開口部(排
出口)とは、チャンバー101に、平面的にみて互いに
対向する位置にそれぞれ配置されている。
半導体装置の製造装置は、熱酸化膜形成用の高速酸化炉
と、熱処理のための高速熱処理炉と、冷却用チャンバー
と、ロードロックチャンバー253と、ウエハロード・
アンロード部とを備えたいわゆるクラスタリング装置の
一部となっている。すなわち、本実施形態では、クラス
タリング装置を用いて、減圧環境下での熱酸化膜形成か
ら酸窒化膜形成までの一連の処理を減圧環境下で行って
いる。
における絶縁膜(シリコン酸窒化膜)の形成工程を示す
断面図である。
態のp型シリコン基板101を準備する。そして、シリ
コン基板101に前洗浄を施してから、シリコン基板1
01をクラスタリング装置のロードロックチャンバー2
53に搬入する。
基板101を高速酸化炉に導入して、熱酸化処理によ
り、シリコン基板101の表面領域を酸化して、厚さ
1.4nmの第1の絶縁膜であるSiO2 膜102を形
成する。このとき、炉内にO2 ガスを導入し、約900
℃で、膜厚に応じた時間だけ熱酸化を行う。
チャンバー253に戻した後、窒化処理装置のチャンバ
ー201にシリコン基板101を搬送する。そして、チ
ャンバー201内で、N2 ガスを含むNプラズマ210
を用いて、シリコン酸化膜102の窒化処理を行なう。
このとき、高周波電力源212により、13.56MH
zの高周波電力を、周期100kHz,デューティ比約
30%で変調した電力がプロセスガスに印加されてプラ
ズマ210が生成される。チャンバー201内での窒化
処理条件は、全ガス流量が1000sccm(1l/mi
n)で、ガス流量比がN2 :He=300:700で、
チャンバー201内の圧力が100Paであって、24
0secの間窒化処理を行なう。
コン基板101上には酸化膜が窒化されて第2の絶縁膜
であるシリコン酸窒化膜106が形成される。プラズマ
窒化により形成されたシリコン酸窒化膜106は、、初
期のシリコン酸化膜102に比べ、物理的厚みも、電気
的厚みも増大するのが一般的である。
プロセスを利用して、シリコン酸窒化膜106の上にポ
リシリコン電極を形成し、シリコン基板101における
ゲート電極の両側方にソース・ドレイン領域を形成する
ことにより、シリコン酸窒化膜106をゲート絶縁膜と
するMISFETを形成する。
周波電力と、プラズマ中の粒子の挙動とを示すタイミン
グチャート図である。
正イオン(N+ ,N2 +など)や、負イオン(電子,
N2 -,N- など)が形成される。同時に、Nラジカルや
N2 ラジカルも形成される。そこで、高周波電源212
により、図3に示す断続的な高周波電力RFを供給する
と、電力が供給されていない間に、イオン(荷電粒子)
の量は速やかに減衰して0になるが、ラジカル粒子の量
はわずかに減少するものの0まで減少することなく次の
電力の印加時まである程度の値に保持される。その理由
は、イオンは寿命が短いのでそれに応答して粒子数は速
やかに減少するが、ラジカル粒子は、寿命が長いので、
チャンバー内に長く滞在することができるからである。
したがって、最終的に形成される絶縁膜(シリコン酸窒
化膜106)中におけるダメージの発生を抑制しつつ、
シリコン酸化膜(酸素を含む酸化膜)の窒化処理を効果
的に行なうことができる。
ロセスガスの流量とチャンバー内圧力とによって定ま
る。そして、チャンバー内圧力は、排気量の調整により
制御可能であるので、排気管207に設けられたスロッ
トルバルブ208によって、ラジカル粒子の滞在時間を
制御することが可能である。
の発生に用いる電源は、高周波電源に限られるものでは
なく、電圧の高低が変化して0又はマイナスになる期間
が存在するような電力を印加するものであればよい。し
たがって、例えば、直流電圧を断続的に印加する電源を
用いてもよい。
形成されたシリコン酸窒化膜106をゲート絶縁膜とす
るMISキャパシタのTDDB(経時破壊)試験のデー
タをワイブルプロットとして示す図である。同図におい
て、横軸は破壊時間(sec)を表し、縦軸はln(−
ln(1−F))(Fは累積故障率)を表している。こ
のときのサンプル(MISキャパシタ)の酸化膜換算電
気的膜厚は2.1nmである。また、MISキャパシタ
のゲート面積は1000μm2 で、測定時の基板温度は
100℃で、ゲート電圧は−3.2Vである。
(EOT)とは、その絶縁膜の容量と同じ容量を有する
酸化膜(化学量論的組成SiO2 を有するシリコン酸化
膜)の物理的膜厚を意味する。例えば、物理的膜厚が3
nmのシリコン酸窒化膜の容量が物理的膜厚2.2nm
の酸化膜の容量と同じである場合、そのシリコン酸窒化
膜の酸化膜換算電気的膜厚(EOT)が2.2nmであ
る。
られたMISキャパシタのサンプルに比べて、本発明の
方法によって得られたMISキャパシタのサンプルにお
いては、ワイブルプロットの傾きが大きくなっている。
このことは、信頼性認定においては大きな意味を示して
いる。つまり、信頼性認定では、ワイブルプロットの下
方への延長線上の値が寿命保証に用いられるので、ワイ
ブルプロットの傾きが大きいほど、デバイスの信頼性が
優れていることになる。従来の方法によって得られたサ
ンプルにおけるワイブルプロットの裾部分は、メカニズ
ムはわかっていないが、おそらく窒化処理の際のイオン
種の衝撃によってゲート酸化膜に発生したダメージによ
るものと考えられる。
たシリコン酸窒化膜をゲート絶縁膜とするMISFET
のゲートリーク特性を示す図である。同図において、縦
軸はゲートリーク電流Igleak(A/cm2 )を表し、
横軸は初期の酸化膜(シリコン酸化膜102)の膜厚を
表している。同図において「未処理」と表示されたサン
プルの初期の酸化膜の膜厚は、1.6nmである。同図
からわかるように、ゲートリーク電流Igleakのウエハ
面内ばらつきは、未処理のサンプルよりも増大している
ものの、規格内には収まっている。よって、ゲートリー
ク特性からみても不具合は生じない。
実施形態の値(1l/min)よりも増大することによ
り、ラジカル粒子の滞在時間を短縮できるために、ゲー
トリーク電流Lgleakのウエハ面内バラツキの抑制が期
待できる。また、面内において均一な窒化によりバラツ
キが低減されれば、設計のマージンの確保が容易とな
る。
kHzによって、プラズマ発生のための電力を供給した
が、周波数が10kHzから1MHzの範囲の電力を供
給することにより、本実施形態と同様の効果を発揮する
ことができる。その理由は、Nラジカル,N2 ラジカル
の寿命が一般に1μsecから100μsecオーダー
なので、効率的にラジカル粒子を発生させるためには、
その寿命に対応する周波数10kHzから1MHzの範
囲が好ましいからである。すなわち、イオン種に応じ
て、最適範囲にある周波数を選ぶことが好ましい。
なうプロセスガスとしてN2 ガスを用いたが、プラズマ
がNラジカルを含めばよいので、プロセスガスとして
は、アンモニア(NH3 )でもよい。
ン酸化膜としたが、第1の絶縁膜がシリコン酸窒化膜で
あり、第2の絶縁膜がこのシリコン酸窒化膜をさらに窒
化することにより形成されるものであってもよい。
によれば、酸素を含む絶縁膜のプラズマ窒化において、
プラズマへの電力供給を断続に行うことにより、プラズ
マ中のイオンによる絶縁膜のダメージの発生を抑制する
ことができ、絶縁膜の信頼性の向上を図ることができ
る。
た窒化処理装置の構成を概略的に示す断面図である。
絶縁膜(シリコン酸窒化膜)の形成工程を示す断面図で
ある。
プラズマ中の粒子の挙動とを示すタイミングチャート図
である。
ISキャパシタのTDDB(経時破壊)試験のデータを
ワイブルプロットとして示す図である。
窒化膜をゲート絶縁膜とするMISFETのゲートリー
ク特性を示す図である。
Claims (5)
- 【請求項1】 ウエハの半導体層上に、少なくとも酸素
が導入された第1の絶縁膜を形成する工程(a)と、 上記第1の絶縁膜をN(窒素)を含むプラズマに暴露
し、N原子を上記第1の絶縁膜に導入して、構成要素と
して酸素及び窒素を含む第2の絶縁膜を形成する工程
(b)とを含み、 上記工程(b)では、上記Nを含むプラズマ内にイオン
が断続的に生じるように、上記プラズマ発生用の電力を
印加することを特徴とする絶縁膜の形成方法。 - 【請求項2】 請求項1に記載の絶縁膜の形成方法にお
いて、 上記プラズマ発生用の電力は、強度が周期的に変化する
特性を有していることを特徴とする絶縁膜の形成方法。 - 【請求項3】 請求項2に記載の絶縁膜の形成方法にお
いて、 上記プラズマ発生用の電力の強度変化の周期が、上記N
を含むプラズマ発生のためのガス種に基づいた値である
ことを特徴とする絶縁膜の形成方法。 - 【請求項4】 ウエハの半導体層上に形成された第1の
絶縁膜をN(窒素)を含むプラズマに暴露し、構成要素
として酸素及び窒素を含む第2の絶縁膜を形成するため
の絶縁膜の形成装置であって、 上記ウエハを設置するためのチャンバーと、 上記チャンバー内にプロセスガスを導入するためのガス
導入手段と、 上記チャンバーからガスを排出するためのガス排出手段
と、 上記Nを含むプラズマ内にイオンが断続的に生じるよう
に、上記プロセスガスにプラズマ発生用の電力を印加す
る電力印加手段とを備えている絶縁膜の形成装置。 - 【請求項5】 請求項4に記載の絶縁膜の形成装置にお
いて、 上記絶縁膜の形成装置は、8インチ径のウエハを処理す
る枚葉型の構造を有しており、 上記ガス排出手段は、上記プロセスガスの排出能力が5
(l/min)以上であることを特徴とする絶縁膜の形
成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001266698A JP4421150B2 (ja) | 2001-09-04 | 2001-09-04 | 絶縁膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001266698A JP4421150B2 (ja) | 2001-09-04 | 2001-09-04 | 絶縁膜の形成方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009168690A Division JP2009246382A (ja) | 2009-07-17 | 2009-07-17 | 絶縁膜の形成方法及びその形成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003077915A true JP2003077915A (ja) | 2003-03-14 |
JP4421150B2 JP4421150B2 (ja) | 2010-02-24 |
Family
ID=19092944
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001266698A Expired - Fee Related JP4421150B2 (ja) | 2001-09-04 | 2001-09-04 | 絶縁膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4421150B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005086215A1 (ja) * | 2004-03-03 | 2005-09-15 | Tokyo Electron Limited | プラズマ処理方法及びコンピュータ記憶媒体 |
JPWO2004107430A1 (ja) * | 2003-05-29 | 2006-07-20 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法 |
JP2008277839A (ja) * | 2008-05-26 | 2008-11-13 | Seiko Epson Corp | 半導体装置の製造方法及び半導体製造装置 |
KR100874517B1 (ko) | 2005-05-30 | 2008-12-16 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 |
JP2012256900A (ja) * | 2003-05-28 | 2012-12-27 | Applied Materials Inc | 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101851199B1 (ko) | 2011-12-28 | 2018-04-25 | 삼성전자주식회사 | 질화된 게이트 절연층을 포함하는 반도체 소자 및 그 제조 방법 |
-
2001
- 2001-09-04 JP JP2001266698A patent/JP4421150B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015043421A (ja) * | 2003-05-28 | 2015-03-05 | アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated | 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置 |
JP2012256900A (ja) * | 2003-05-28 | 2012-12-27 | Applied Materials Inc | 振幅変調された高周波エネルギーを使用してゲート誘電体をプラズマ窒化するための方法及び装置 |
JP2010192934A (ja) * | 2003-05-29 | 2010-09-02 | Tokyo Electron Ltd | プラズマ処理装置およびプラズマ処理方法 |
JPWO2004107430A1 (ja) * | 2003-05-29 | 2006-07-20 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法 |
EP1632994A4 (en) * | 2003-05-29 | 2007-06-13 | Tokyo Electron Ltd | PLASMA PROCESSING DEVICE AND PLASMA PROCESSING METHOD |
JP4615442B2 (ja) * | 2003-05-29 | 2011-01-19 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法 |
US8183165B2 (en) | 2004-03-03 | 2012-05-22 | Tokyo Electron Limited | Plasma processing method |
KR100956467B1 (ko) * | 2004-03-03 | 2010-05-07 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 |
US7723241B2 (en) | 2004-03-03 | 2010-05-25 | Tokyo Electron Limited | Plasma processing method and computer storage medium |
KR100956466B1 (ko) * | 2004-03-03 | 2010-05-07 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 및 컴퓨터 기억 매체 |
US7897518B2 (en) | 2004-03-03 | 2011-03-01 | Tokyo Electron Limited | Plasma processing method and computer storage medium |
WO2005086215A1 (ja) * | 2004-03-03 | 2005-09-15 | Tokyo Electron Limited | プラズマ処理方法及びコンピュータ記憶媒体 |
JP5101103B2 (ja) * | 2004-03-03 | 2012-12-19 | 東京エレクトロン株式会社 | プラズマ処理方法及びコンピュータ記憶媒体 |
JPWO2005086215A1 (ja) * | 2004-03-03 | 2008-01-24 | 東京エレクトロン株式会社 | プラズマ処理方法及びコンピュータ記憶媒体 |
KR100874517B1 (ko) | 2005-05-30 | 2008-12-16 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 방법 |
JP2008277839A (ja) * | 2008-05-26 | 2008-11-13 | Seiko Epson Corp | 半導体装置の製造方法及び半導体製造装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4421150B2 (ja) | 2010-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6734069B2 (en) | Method of forming a high dielectric constant insulating film and method of producing semiconductor device using the same | |
US7446052B2 (en) | Method for forming insulation film | |
KR100993124B1 (ko) | 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법 | |
US7569502B2 (en) | Method of forming a silicon oxynitride layer | |
US7759598B2 (en) | Substrate treating method and production method for semiconductor device | |
JP3752241B2 (ja) | 窒化酸化シリコン・ゲート絶縁膜の形成方法及びmosfetの形成方法 | |
US7138691B2 (en) | Selective nitridation of gate oxides | |
JP2002368122A (ja) | 半導体装置及びその製造方法 | |
US7053006B2 (en) | Methods of fabricating oxide layers by plasma nitridation and oxidation | |
JP2002261097A (ja) | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 | |
JP4742867B2 (ja) | Mis型電界効果トランジスタを備える半導体装置 | |
JP4421150B2 (ja) | 絶縁膜の形成方法 | |
JP2001085427A (ja) | 酸窒化膜およびその形成方法 | |
JP2978746B2 (ja) | 半導体装置の製造方法 | |
JP2002110674A (ja) | 半導体装置及びその製造方法 | |
JP2009246382A (ja) | 絶縁膜の形成方法及びその形成装置 | |
JP3826792B2 (ja) | 半導体装置の製造方法 | |
JP2001168325A (ja) | 半導体装置、それの製造方法及び製造装置 | |
JP2003282567A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2002208593A (ja) | シリコン酸窒化膜形成方法 | |
US7030038B1 (en) | Low temperature method for forming a thin, uniform oxide | |
JP2005235792A (ja) | 基板処理方法 | |
JP2004047948A (ja) | 半導体装置の製造方法及び半導体製造装置 | |
TW202416345A (zh) | 半導體裝置的制作方法 | |
JP2003077914A (ja) | 絶縁膜の形成方法及びその形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090421 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090717 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091202 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |