KR100956466B1 - 플라즈마 처리 방법 및 컴퓨터 기억 매체 - Google Patents

플라즈마 처리 방법 및 컴퓨터 기억 매체 Download PDF

Info

Publication number
KR100956466B1
KR100956466B1 KR1020067017788A KR20067017788A KR100956466B1 KR 100956466 B1 KR100956466 B1 KR 100956466B1 KR 1020067017788 A KR1020067017788 A KR 1020067017788A KR 20067017788 A KR20067017788 A KR 20067017788A KR 100956466 B1 KR100956466 B1 KR 100956466B1
Authority
KR
South Korea
Prior art keywords
plasma
delete delete
treatment
supply
microwaves
Prior art date
Application number
KR1020067017788A
Other languages
English (en)
Other versions
KR20060116030A (ko
Inventor
세이지 마츠야마
도시오 나카니시
시게노리 오자키
히카루 아다치
고이치 다카츠키
요시히로 사토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20060116030A publication Critical patent/KR20060116030A/ko
Application granted granted Critical
Publication of KR100956466B1 publication Critical patent/KR100956466B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명에 있어서는, 산화막 형성 후의 기판에 대해서, 마이크로파에 의해서 발생시킨 플라즈마에 의해 질화 처리하여 산질화막을 형성할 때, 마이크로파의 공급을 단속적으로 행한다. 단속적으로 마이크로파를 공급함으로써, 전자 온도의 저하에 따른 이온 충격이 저하하고, 또한 산화막에 있어서의 질화물 시드의 확산 속도가 저하하며, 그 결과 산질화막의 기판측 계면에 질소가 집중하여 그 농도가 높게 되는 것을 억제할 수 있다. 이에 따라, 산질화막의 막질을 향상시켜 리크 전류의 저하, 동작 속도의 향상, 및 NBTI 내성의 향상을 도모하는 것이 가능하다.

Description

플라즈마 처리 방법 및 컴퓨터 기억 매체{PLASMA PROCESSING METHOD AND COMPUTER STORING MEDIUM}
본 발명은, 플라즈마 처리 방법 및 컴퓨터 기억 매체에 관한 것이다.
최근의 반도체 장치에 있어서는, 동작 속도를 향상시키기 위해 게이트 절연막의 두께를 얇게 하는 것이 필요하다. 그러나 종전의, 예컨대 실리콘 산화막에서는, 막 두께를 얇게 하면 리크 전류가 증대하고, 또한 전극 재료에 포함되는 붕소(Boron)가 절연막을 꿰뚫고 나간다고 하는 문제가 있어, 바람직하지 못하다. 그래서 얇은 막 두께이더라도 소정의 절연성을 확보하면서, 또한 붕소의 확산을 억제할 수 있는 산질화막을 채용하는 것이 고려되고 있다.
산질화막의 형성에 있어서는, 산화막을 형성한 후, 마이크로파를 이용한 플라즈마 처리 장치에 의해서 당해 산화막에 대하여 플라즈마 질화 처리를 행함으로써 산질화막을 형성하는 것이 제안되어 있다(특허 문헌 1). 이러한 경우, 마이크로파는 연속 공급하여 플라즈마를 발생시키고 있다.
이러한 플라즈마 질화 처리에 의한 산질화막의 형성 방법에 의하면, 질소 분 포를 전극(표면) 측에 편재시킬 수 있기 때문에, 열 산화막과 동일한 정도의 플랫 밴드 전압을 얻을 수 있고, 또한 상기 이유에 의해 불순물의 확산을 표면측에서 멈추기 쉬운 등의 플라즈마의 이점이 얻어지고 있다.
특허 문헌 1 : 일본 특허 공개 2002-208593 호 공보
발명의 개시
발명이 해결하고자 하는 과제
플라즈마 질화 처리한 때에는, 그 때의 플라즈마에 의한 손상이 있기 때문에, 그 후에 어닐링 처리를 행하고 있다. 종전의 이러한 종류의 어닐링 처리는, 대략 대기압 분위기에서, 31-60초간, 기판을 약 1100℃-1200℃에서 가열하는 이른바 「강한 어닐링 처리」가 채용되어 있다. 그러나 그와 같은 강한 어닐링 처리를 실시하면, 당해 어닐링 처리에 의해서 산소가 확산하여 막 두께가 증대하고, 유전율이 저하하여, 동작 속도가 느려지거나, 특히 PMOSFET에 있어서 현저한 NBTI(Negative Bias Temperature Instability : PMOSFET의 게이트에 부(負) 전압을 인가하여, 100℃ 정도의 온도 스트레스를 계속해서 부여한 경우에, 시간 경과적으로 소스·드레인 간의 ON 전류의 열화, 혹은 임계값의 부 방향으로의 시프트를 발생시키는 현상(부 전압 고온 스트레스 시의 불안정성)) 특성이 열화할 우려가 있었다. 그래서, 낮은 전자 온도의 마이크로파 플라즈마의 이점을 이용하면서, 그와 같은 플라즈마 질화 처리를 행하더라도, 그 후의 강한 어닐링 처리를 불필요하게 하는 기술이 기다려지고 있다.
또한 종래에는, 게이트 산화막에 질소를 도입한 트랜지스터의 정(靜) 특성(게이트 리크 전류, 소스 드레인 ON 전류)와 NBTI의 양자를 향상시키는 것이 어려웠다.
본 발명은, 이러한 점을 감안하여 이루어진 것으로서, 산화막 형성 후의 기판에 대하여, 마이크로파에 의해서 발생시킨 플라즈마에 의해 질화 처리함에 있어서, 질화 시의 손상을 억제하여 그 후의 어닐링 처리를 불필요하게 하거나, 혹은 어닐링 처리를 행하더라도 극히 약한 어닐링 처리로도 충분하며, 결과적으로 산질화막의 막질을 향상시켜 반도체 장치의 리크 전류의 저하, 동작 속도의 향상, 및 NBTI 내성의 향상, 정 특성의 향상을 도모하는 것을 목적으로 하고 있다.
과제를 해결하기 위한 수단
상기 목적을 달성하기 위해서, 본 발명의 플라즈마 처리 방법은, 산화막 형성 후의 기판에 대하여, 마이크로파에 의해서 발생시킨 플라즈마에 의해 질화 처리함에 있어서, 상기 마이크로파의 공급을 단속적으로 행하여 플라즈마 질화 처리를 행하는 것을 특징으로 하고 있다. 예컨대, 말하자면 펄스 형상으로 마이크로파를 공급하여, 플라즈마 질화시키도록 하고 있다.
발명자 등의 지견에 의하면, 지금까지와 같이 마이크로파를 연속 공급하여 플라즈마 질화 처리를 행하고 있던 경우와 비교하면, 마이크로파의 공급을 단속적으로 행하여 플라즈마 질화 처리한 경우에는, 마이크로파의 공급 OFF 시간에 있어서 플라즈마의 전자 온도가 내려가고, 산화막 표면으로의 이온 충격을 억제하는 것 에 의해, 산화막에 있어서의 질소 활성 시드의 확산 속도가 저하하는 것으로 생각된다. 그 결과, 예컨대 실리콘 기판과 산질화 절연막과의 계면 중에 질소가 집중하여 그 농도가 높게 되는 것을 억제할 수 있다. 그 결과, 막 두께(산화막 환산 막 두께 : EOT)를 두껍게 하지 않고 리크 전류를 억제하고, 또한 NBTI 특성이 향상한 질이 좋은 산질화막을 형성할 수 있다. 발명자 등의 검증에 의하면, 종래보다 2-10배, NBTl 내성이 향상하고 있다.
또한 발명자 등의 검증에 의하면, 적어도 상기 단속적인 공급에 있어서의 마이크로파의 공급, 정지의 반복 주기 또는 마이크로파의 공급 ON 시간과 OFF 시간의 비(듀티(duty)비)를 변화시킴으로써, 종래의 막 중의 질소 농도를 변경하더라도 트레이드오프(tradeoff)의 관계에 있던 MOSFET에 있어서의 ON 전류 특성과 NBTI 내성에 대하여, 그 쌍방 모두 향상되는 것이 판명되었다. 따라서 상기한 바와 같이 마이크로파의 공급을 단속적으로 행하는 경우에, 적어도 반복 주기 또는 마이크로파의 공급 ON 시간과 OFF 시간의 비를 변화시킴으로써 ON 전류 특성과 NBTI 내성의 쌍방을 향상시켜, 이러한 점에서 평가되는 막질을 향상시키는 것이 가능하게 되었다.
단속적인 공급에 있어서의 마이크로파의 공급 ON 시간은, 5-100㎲, 바람직하게는 5-50㎲, 마이크로파의 공급 OFF 시간은, 5-100㎲, 바람직하게는 5-50㎲가 좋다. 또한 단속적인 공급에 있어서의 마이크로파의 공급, 정지의 반복 주기는, 5kHz-100kHz, 보다 바람직하게는 10-50kHz인 것이 바람직하다. 또한 단속적인 공급에 있어서의 마이크로파의 공급 ON 시간과 OFF 시간의 비는, 0.l0-5:1, 즉, 펄스 형상 파형으로 한 곳의 ON 듀티 비가 9-90% 정도, 보다 바람직하게는 30-83%가 좋고, 더욱 바람직하게는 50%가 좋다. 단속적인 공급은, 마이크로파의 공급의 ON-OFF에 따르더라도 좋고, 공급하는 펄스파에 의해서 변조시키더라도 좋다.
또한 상기 질화 처리한 후의, 산화막 중의 질소 농도는, 5-15(원자 %), 바람직하게는 9-13(원자 %)인 것이 바람직하다. 이 범위의 농도로 제어함으로써, 리크 전류, ON 전류, NBTI 내성을 향상시킬 수 있다. 또한 질화 처리 시의 처리 용기 내의 압력은, 1mTorr-10T(0.133Pa-1330Pa) 정도가 바람직하다. 보다 바람직하게는, 1OmTorr-1T(1.33Pa-133.3Pa)가 좋다.
이러한 본 발명의 플라즈마 처리를 실행하는 경우, 다음과 같은 구성의 플라즈마 처리 장치를 이용하여 행해지는 것이 바람직하다. 즉, 처리 용기 내에서 기판을 탑재하는 탑재대와, 처리 용기의 윗쪽에 배치되어, 처리 공간에 마이크로파를 도입하여 마이크로파를 발생시키기 위한 유전체와, 상기 처리 용기 내의 윗쪽에 처리 가스를 공급하는 가스 공급부와, 상기 가스 공급부의 가스 공급구보다 아래쪽에 탑재대 상의 기판보다 윗쪽에 배치되어, 다수의 투과 구멍을 갖고, 또한 적어도 상기 기판을 피복하는 형태의 유전체판을 구비한 플라즈마 처리 장치를 이용하여 플라즈마 질화 처리를 행하면, 다수의 투과 구멍을 갖는 유전체판에 의해서, 고 에너지 이온이 당해 유전체에 의해서 차폐되고, 질화막에 대한 손상을 경감시킬 수 있어, 플라즈마 질화 처리에 따른 플라즈마 손상을 억제할 수 있다. 그에 따라, 손상의 회복을 계측하기 위해서 실시되는 그 후의 어닐링 처리를, 보다 단시간의 약한 어닐링 처리로도 충분할 수 있어, 어닐링 처리에 의한 막 두께의 증대를 억제할 수 있다.
상기한 바와 같이, 플라즈마 질화 처리한 후에는, 어닐링 처리를 행하는 것이 필요하게 되는 경우가 있지만, 본 발명에서는, 기판에 대하여 감압 분위기에서 어닐링 처리를 행하는 것이 보다 바람직하다. 예컨대, 감압 용기 내에서, 20Pa-100000Pa의 감압도로 행해지는 것이 좋다. 또한 시간도 1초-30초간, 기판을 900℃-1200℃의 온도로 가열하여 행해지는, 「약한 어닐링 처리」로도 좋다.
발명의 효과
본 발명에 의하면, 산화막 형성 후의 기판에 대하여, 마이크로파에 의해서 발생시킨 플라즈마에 의해 질화 처리함에 있어서, 플라즈마 질화 시의 손상을 억제하여 그 후의 어닐링 처리를 불필요하게 하거나, 혹은 어닐링 처리를 행하더라도 극히 약한 어닐링 처리로도 충분할 수 있다. 그것에 의해 산질화막의 막질을 향상시켜, 제품화되는 반도체 장치의 리크 전류를 억제하여, 동작 속도의 향상, 및 NBTI 내성의 향상을 도모하는 것이 가능하다.
도 1은 실시예에 따른 플라즈마 처리 방법을 실시하기 위한 플라즈마 처리 장치의 종단면도이다.
도 2는 어닐링 처리를 실시하기 위한 어닐링 장치의 종단면도이다.
도 3은 본 실시예에서 형성한 산질화막을 게이트 절연막에 채용한 P-MOSFET 의 설명도이다.
도 4는 산화막 환산 막 두께와 리크 전류와의 특성을 나타내는 설명도이다.
도 5는 산화막 환산 막 두께와 소스-드레인 간의 MOSFET의 ON 전류 특성을 나타내는 설명도이다.
도 6은 샤워 플레이트를 갖지 않는 플라즈마 처리 장치의 종단면도이다.
도 7은 P-MOSFET의 ON 전류와 NBTI 내성의 특성을 나타내는 설명도이다.
도 8은 펄스 조건을 변화시칸 때의 P-MOSFET의 ON 전류와 NBTI 내성의 특성을 나타내는 설명도이다.
부호의 설명
1 : 플라즈마 처리 장치
2 : 처리 용기
3 : 서셉터
5 : 측벽
20 : 투과 창
36 : 마이크로파 공급 장치
38 : 펄스 발진기
41 : 샤워 플레이트
51 : 어닐링 장치
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시예에 대하여 설명한다. 도 1은, 본 실시예에 따른 플라즈마 처리 방법을 실시하기 위한 플라즈마 처리 장치(1)의 종단면의 형태를 나타내고 있고, 이 플라즈마 처리 장치(1)는, 예컨대 알루미늄으로 이루어지는, 상부가 개구된 바닥이 있는 원통 형상의 처리 용기(2)를 구비하고 있다. 처리 용기(2)는 접지되어 있다. 이 처리 용기(2)의 바닥부에는, 기판으로서, 예컨대 반도체 웨이퍼(이하 웨이퍼라고 함) W를 탑재하기 위한 탑재대로서의 서셉터(3)가 마련되어 있다. 이 서셉터(3)는, 예컨대 알루미늄으로 이루어지고, 그 내부에는, 외부 전원(4)으로부터의 전력 공급에 의해서 발열하는 히터(4a)가 마련되어 있다. 이것에 의해서, 서셉터(3) 상의 웨이퍼 W를 소정 온도로 가열하는 것이 가능하다.
처리 용기(2)의 바닥부에는, 진공 펌프 등의 배기 장치(11)에 의해서 처리 용기(2) 내의 분위기를 배기하기 위한 배기관(12)이 마련되어 있다. 또한 처리 용기(2)의 측벽에는, 처리 가스 공급원으로부터의 처리 가스를 공급하기 위한 가스 도입부(13)가 마련되어 있다. 가스 도입부(13)에는, 예컨대 가스 노즐을 이용할 수 있다. 본 실시예에 있어서는, 처리 가스 공급원으로서, 아르곤 가스 공급원(15), 질소 가스 공급원(16)이 준비되고, 각각 밸브(15a, 16a), 매스 플로우 콘트롤러(15b, 16b), 그리고 밸브(15c, 16c)를 거쳐서, 가스 도입부(13)에 접속되어 있다.
처리 용기(2)의 상부 개구에는, 기밀성을 확보하기 위한 O링 등의 밀봉재(14)를 거쳐서, 예를 들면, 유전체의 석영 부재로 이루어지는 투과창(20)이 마련 되어 있다. 석영 부재 대신에, 다른 유전체 재료, 예를 들면 Al2O3, AlN 등의 세라믹을 사용하더라도 좋다. 이 투과창(20)에 의해서, 처리 용기(2) 내에, 처리 공간 S가 형성된다. 투과창(20)은, 평면 형태가 원형이다.
투과창(20)의 윗쪽에는, 평면 형상의 안테나 부재, 예컨대 원판 형상의 방사상 라인 슬롯 안테나(30)가 마련되어 있고, 또한 이 방사상 라인 슬롯 안테나(30)의 상면에는 지파판(遲波板)(31)이 배치되고, 이 지파판(31)에는, 또한 지파판(31)을 피복하는 도전성의 커버(32)가 마련되어 있다. 커버(32)에는 냉각부가 마련되어, 커버(32)와 투과창(20)을 냉각하도록 되어 있다. 방사상 라인 슬롯 안테나(30)는, 도전성을 갖는 재질, 예를 들면 Ag, Au 등으로 도금이나 코팅된 동의 얇은 원판으로 이루어지고, 다수의 슬릿(33)이, 예컨대 소용돌이 형상이나 동심원 형상으로 정렬되어 형성되어 있다.
커버(32)에는 동축 도파관(35)이 접속되어 있고, 이 동축 도파관(35)은, 내측 도체(35a)와 외관(35b)에 의해서 구성되어 있다. 내측 도체(35a)는, 방사상 라인 슬롯 안테나(30)와 접속되어 있다. 내측 도체(35a)의 방사상 라인 슬롯 안테나(30) 측은 원추형을 갖고, 방사상 라인 슬롯 안테나(30)에 대하여 마이크로파를 효율적으로 전파하도록 되어 있다. 동축 도파관(35)은, 마이크로파 공급 장치(36)에서 발생시킨, 예를 들면 2.45GHZ의 마이크로파를, 직사각형 도파관(37a), 모드 변환기(37), 동축 도파관(35), 지파판(31), 방사상 라인 슬롯 안테나(30)를 거쳐서, 투과창(20)에 전파시킨다. 그리고 그 마이크로파 에너지에 의해서 투과창(20) 의 하면에 전자계가 형성되고, 가스 도입부(13)에 의해서 처리 용기(2) 내에 공급된 처리 가스를 플라즈마화하여, 서셉터(3) 상의 웨이퍼 W에 대하여, 플라즈마 처리가 행해진다. 그리고 상기 마이크로파 공급 장치(36)에는, 마이크로파의 공급을 ON-OFF하기 위한 펄스 발진기(38)가 부설되어 있고, 이 펄스 발진기(38)의 작동에 의해, 마이크로파는 펄스 변조되어, 단속적으로 공급 가능하다.
처리 용기(2)의 측벽(5)의 윗쪽으로서, 상기 가스 도입부(13)의 아래쪽에는, 샤워 플레이트(41)가 수평으로 배치되어 있다. 이 샤워 플레이트(41)는, 유전체, 예컨대 석영재에 의해서 구성되고, 다수의 투과 구멍(41a)이 면내 균일하게 형성되어 있다. 이 샤워 플레이트(41)에 의해서, 처리 용기(2) 내의 처리 공간은, 윗쪽 처리 공간 S1, 아래족 처리 공간 S2로 구획되어 있다. 이 샤워 플레이트(41)에 의해서, 윗쪽 처리 공간 S1에서 발생한 이온을 트랩하여 래디컬만을 통과시킬 수 있다. 이에 따라 이온 손상을 억제할 수 있다.
가스 도입부(13)보다 아래쪽의 처리 용기(2)의 내벽 표면에는, 석영 라이너(42)가 마련되어 있고, 처리 용기(2) 내에 플라즈마가 발생했을 때에 스퍼터링에 의해서 처리 용기(2) 내벽 표면으로부터 금속 콘태미네이션(contamination)이 발생하는 것이 방지되어 있다.
상기 구성을 갖는 플라즈마 처리 장치(1)는, 제어 장치(71)에 의해서 제어되어 있다. 제어 장치(71)는, 중앙 처리 장치(72), 지지 회로(73), 및 관련된 제어 소프트웨어를 포함하는 기억 매체(74)를 갖고 있다. 이 제어 장치(71)는, 예컨대 가스 도입부(13)로부터의 가스의 공급, 정지, 유량 조정, 히터(4a)의 온도 조절, 배기 장치(11)의 배기, 또한 마이크로파 공급 장치(36), 펄스 발진기(38) 등을 제어하여, 플라즈마 처리 장치(1)에 있어서 플라즈마 처리가 실시되는 각 프로세스에 있어서의 필요한 제어를 행하고 있다.
제어 장치(71)의 중앙 처리 장치(72)는, 범용 컴퓨터의 프로세서를 이용할 수 있다. 기억 매체(74)는, 예컨대 RAM, ROM, 플렉시블 디스크(flexible disk), 하드디스크를 비롯한 각종 형식의 기억 매체를 이용할 수 있다. 또한 지지 회로(73)는, 각종의 방법으로 프로세서를 지지하기 위해서 중앙 처리 장치(72)와 접속되어 있다.
플라즈마 처리 장치(1)는 이상의 구성을 갖고 있고, 예컨대 열 산화 처리, 혹은 플라즈마 산화 처리에 의해서 표면에 실리콘 산화막이 형성된 웨이퍼 W에 대하여, 플라즈마 질화 처리할 때에는, 처리 용기(2) 내의 서셉터(3) 상에 웨이퍼 W를 탑재하고, 가스 도입부(13)로부터 소정의 처리 가스, 예컨대 Ar/N2의 혼합 가스를, 예컨대 1000/40sccm의 유량으로 처리 용기(2) 내에 공급하면서, 배기관(12)으로부터 배기함으로써, 처리 공간 S 내를 소정의 압력, 예컨대 1.3Pa-133.3Pa, 바람직하게는 6.7Pa-126.6Pa로 한다. 여기서는 6.7Pa로 한다. 그리고 마이크로파 공급 장치(36)에 의해서 고주파의 마이크로파를 발생시켜, 펄스 발진기(38)에 의한 변조에 의해서 마이크로파의 공급을 단속적으로 실행하여, 동축 도파관(35), 지파판(31)을 거쳐, 방사상 라인 슬롯 안테나(30)에 마이크로파를 균일하게 전파시킨다. 이 때의 마이크로파의 파워는, 평균 800W, 반복 주기는, ON : 50㎲, OFF : 50 ㎲이다. 그것에 의해 방사상 라인 슬롯 안테나(30)의 슬릿(33)으로부터 투과창(20)에 대하여 전자파의 공급이 단속적으로 행해진다.
이것에 의해서, 투과창(20)의 하면에 전계가 형성되어, 윗쪽 처리 공간 S1에 있어서, 상기 처리 가스가 플라즈마화된다. 그리고 질소 래디칼이 샤워 플레이트(41)의 투과 구멍(41a)을 통과하여, 웨이퍼 W의 표면에 균일하게 공급되어, 산화막에 대하여 질화 처리가 행해진다. 이 때의 플라즈마의 밀도는, 1×1010-5×1O12/cm3이며, 플라즈마의 전자 온도는 O.1-leV로 낮게 제어되기 때문에, 고 밀도로 이온의 에너지를 낮게 할 수 있어, 저 손상의 플라즈마 처리가 가능하다.
이 때 마이크로파의 공급은 단속적으로 행해지기 때문에, 평균적 질소 이온 조사 에너지가 저하하는 동시에, 공급 OFF 시간에 있어서 웨이퍼 W의 표면 온도가 내려가, 산화막에 있어서의 질화물 시드의 확산 속도가 저하하여, 손상이 적은 플라즈마 질화 처리가 행해진다. 또한 상기 플라즈마 처리 장치(1)에서는, 샤워 플레이트(41)를 거쳐서 플라즈마 질화 처리가 행해지기 때문에, 고 에너지 이온의 직사가 샤워 플레이트(41)에 의해서 차폐되기 때문에, 이러한 점으로부터도, 웨이퍼 W의 산화막에 대하여 손상이 적은 플라즈마 질화 처리가 행해진다.
마이크로파의 단속적인 공급 ON 시간은, 1 주기 당, 5-100㎲인 것이 바람직하다. 또한 마이크로파의 공급, 정지의 반복 주기는, 5kHz-100kHz인 것이 바람직하다. 또한 단속적인 공급에 있어서의 마이크로파의 공급 ON 시간과 OFF 시간의 비는, 0.10-5:1, 즉, 공급되는 마이크로파를 펄스 형상 파형으로 보았을 때, ON 듀 티비는, 9-90%인 것이 바람직하다. 보다 바람직하게는 30-83%, 더욱 바람직하게는 50%이다.
그와 같이 하여 플라즈마 질화 처리된 웨이퍼 W는, 다음에 어닐링 처리되더라도 좋다. 어닐링 처리는, 각종 어닐링 장치를 사용할 수 있지만, 예컨대 도 2에 나타낸 램프 어닐링 방식의 어닐링 장치(51)를 사용할 수 있다.
이 어닐링 장치(51)는, 처리 용기(52)의 내부 윗쪽에, 투명한 석영판(53)이 수평으로 전달되고, 덮개부(52a)와 석영판(53)과의 사이의 공간에는, 가열원으로서, 예컨대 램프(54)가 배치되어 있다. 처리 용기(52)의 바닥부는, 진공 배기 수단(도시하지 않음)에 통하는 배기구(55)가 형성되어 있다. 처리 용기(2)의 측벽에 있어서의 석영판(53)의 아래쪽에는, 가스 공급구(56)가 마련되어 있다. 웨이퍼 W는, 처리 용기(2)의 바닥부에 설치된 지지핀(57) 상에 탑재된다.
이러한 어닐링 장치(51)에 있어서, 플라즈마 질화 처리 후의 웨이퍼 W에 대하여, 어닐링 처리가 행해진다. 처리 조건으로서는, 예컨대, 가스 공급구(56)로부터 N2/O2의 혼합 가스가 공급되고, 또한 처리 용기(2) 내에는, 예컨대, 133Pa(1 Torr) 정도로 감압되고, 웨이퍼 W는 100O℃ 정도로 가열된다. 또, 처리 가스로서는, 그 외에, 예컨대 적어도 산소를 포함하는 가스이며, 산소 분압을 낮추기 위해서, 예를 들면 질소 가스로 희석하여 이용하는 것이 좋다. 또한 암모니아, 수소를 첨가하여 사용할 수 있다. 이러한 가열 조건 하에서, 웨이퍼 W는, 예컨대 1-30초, 보다 바람직하게는 5-10초의, 약한 어닐링 처리로 첨부된다. 종래의 질화 처리 후의 어닐링 처리와 비교하면, 이러한 감압 분위기에 있어서의 단시간의 어닐링 처리가 바람직하다. 이것에 의해서 산질화막의 막 두께를 그다지 증대시키지 않고, 산질화막의 막질, 즉 NBTI 내성, ON 전류 특성을 더욱 향상시키는 동시에, 플라즈마 처리 후의 산질화막 중의 손상 및 계면의 손상을 회복시킬 수 있다.
상기 실시예에 따른 플라즈마 처리 방법에 의해서, 예컨대 P-MOSFET의 게이트 절연막을 형성한 때의 효과에 대하여 설명한다. 도 3은, P-MOSFET(61)의 구조를 개략적으로 나타내고 있고, N형 반도체 기판(62)에 P형 반도체(63, 64)가 각각 형성되며, 각각 드레인 전극(67), 소스 전극(68)이 인출된다. 그리고 그 동안에 게이트 절연막(65)이 형성되고, 그 위에 게이트 전극(66)이 형성되며, 또한 게이트 인출 전극(69)이 형성되어 있다. 그리고 이 게이트 절연막(65)에, 상기한 플라즈마 질화 처리된 산질화막이 채용되어 있다. 또 N-MOSFET는 N형 반도체 기판(62)과 P형 반도체(63, 64)를 반대로 형성함으로써 구성된다.
본 실시예에 의해서 플라즈마 질화된 산질화막을 게이트 절연막(65)에 채용한 경우, N형 반도체 기판(62)과의 게이트 절연막(65)에 있어서의 계면 측에는, 질소의 농도가 종래의 플라즈마 질화 처리된 산질화막보다 억제하여 제어되어 있고, 그 결과 NBTI 내성이 향상하고 있다. 다음에 그 밖의 특성과 함께 이것을 보다 상세하게 기술한다.
도 4는, 산화막 환산 막 두께와 리크 전류와의 관계에 있어서, 산화막(X)에 대하여 「종래의 플라즈마 질화 처리」(Y)와 「종래의 플라즈마 질화 처리+종전의 어닐링 처리」(Z)를 실시한 경우와, 본 실시예에 의한 처리, 즉,「마이크로파의 단 속 공급에 의한 플라즈마 질화 처리」(A)와, 「마이크로파의 단속 공급에 의한 플라즈마 질화 처리+본 발명의 어닐링 처리(약한 어닐링 처리)」(B)를 실시한 경우를 각각 나타내고 있다.
도 4에 나타낸 N-MOSFET에 의하면, 「종래의 플라즈마 질화 처리」(Y)보다, 실시예에 따른 「마이크로파의 단속 공급에 의한 플라즈마 질화 처리」(A)쪽이, 게이트 절연막 간의 리크 전류의 한층 더 저감이 도모되고 있으며, 또한 막 두께가 얇다. 그리고 이것에 어닐링 처리를 더 실시한 경우, 「종래의 플라즈마 질화 처리+종전의 어닐링 처리」(Z)에서는, 리크 전류는 확실하게 저감되지만, 막 두께가 매우 증대하여, 고속 동작성이 열화해 버린다. 이것에 대하여, 「마이크로파의 단속 공급에 의한 플라즈마 질화 처리+본 발명의 어닐링 처리(약한 어닐링 처리)」(B)에서는, 리크 전류의 값 자체는, 종래형보다 다소 뒤떨어지지만, 막 두께의 증대는 약간의 정도이며, 고속 동작성이 확보되어 있다.
다음에 산화막 환산 막 두께와 소스-드레인 간의 N-MOSFET의 ON 전류 특성에 대해 조사하면, 도 5에 도시한 바와 같이, 본 실시예 쪽이, 「마이크로파의 단속 공급에 의한 플라즈마 질화 처리」(A)와, 「마이크로파의 단속 공급에 의한 플라즈마 질화 처리+본 발명의 어닐링 처리(약한 어닐링 처리)」(B) 중 어느 한쪽인 경우에도, 종래보다 높은 ON 전류치가 얻어지고 있다.
또 도 5에 있어서, (C)는, 플라즈마 처리 장치(1)에 있어서, 샤워 플레이트(41)를 제외한 도 6의 플라즈마 처리 장치(81)를 이용하여, 마찬가지의 마이크로파의 단속 공급에 의한 플라즈마 질화 처리한 경우를 나타내고 있다. 즉, 도 6의 플라즈마 처리 장치(81)는, 도 1에 나타낸 플라즈마 처리 장치(1)에 있어서의 샤워 플레이트(41)를 분리한 구성을 갖고 있고, 그 밖의 구성은, 도 1의 플라즈마 처리 장치(1)와 동일한 구성을 갖는 것이다.
도 5에 나타낸 결과를 보면, 플라즈마 질화 처리할 때, 도 1에 나타낸 샤워 플레이트(41)를 갖는 플라즈마 처리 장치(1)에 의해서 플라즈마 질화 처리한 쪽이, 더욱 높은 MOSFET의 ON 전류치가 얻어지는 것이 판명되었다. 이것은, 샤워 플레이트(41)에 의한 입사 이온량의 저감 효과와, 마이크로파의 단속 공급에 의한 전자 온도 저하에 따라, 한층더 입사 이온 에너지의 저하 효과가 상승하고, 또한 양호한 결과가 얻어진 것으로 생각된다.
다음에 N-MOSFET의 ON 전류와 NBTI(부 전압 고온 스트레스 인가 시의 신뢰성 : 예컨대 임계값 전압 시프트량, ON 전류치가 허용 범위를 초과하기까지의 수명 혹은 이들의 시프트량, 열화 정도가 지표로 되어 있음) 내성에 대하여 조사하였다. 도 7에 도시한 바와 같이, 실시예에 따른 플라즈마 질화 처리 쪽이, 훨씬 높은 NBTI 내성이 얻어지고 있다. 또한 (D)는, 상기한 플라즈마 질화 처리 후에 행하는 어닐링 처리에 대하여, 「약한 어닐링 처리」 대신에, 종래 이러한 종류의 「강한 어닐링 처리」를 실시한 경우를 나타내고 있지만, 본 발명에 따른 플라즈마 질화 처리를 행하면, 가령 그 후에 종전의 「강한 어닐링 처리」를 행하더라도, 여전히 종래보다 높은 NBTI 내성을 나타내고 있다.
다음에 전출 플라즈마 처리 장치(1)를 사용하여, 각종의 플라즈마 조건을 변화시켜 P-MOSFET의 게이트 절연막을 구성하는 산화막에 대하여 플라즈마 질화 처리 를 행하고, 그것에 의해서 형성된 산질화막을 갖는 PMOS의 ON 전류 특성을 가로축에, NBTI 내성을 세로축에 취한 결과를 도 8에 나타내었다. 이 때의 플라즈마 질화 조건은, 다음과 같다.
베이스 산화막의 막 두께가 1.0nm, 처리 용기 내의 압력은, 50mTon(6.65Pa), 파워는, 1500W이다. 또한 플라즈마 질화 처리할 때의 가스는, 아르곤 가스/질소 가스의 유량비가, 1000sccm/40sccm이다. 플라즈마 질화 처리 시간은, 5, 10, 20, 40초로서, 그 때의 게이트 산화막 중의 질소 농도가, 각각 5 원자%, 9 원자%, 11 원자%, 15 원자%로 된다.
도 8에 있어서, 각 펄스 조건은,
펄스 조건 1은, ON 시간/OFF 시간이 50㎲/50㎲(ON 듀티 50%, 반복 주기10kHz),
펄스 조건 2는, ON 시간/OFF 시간이 50㎲/10㎲(ON 듀티 83%, 반복 주기 17kHz),
펄스 조건 3은, ON 시간/OFF 시간이 10㎲/10㎲(ON 듀티 50%, 반복 주기50kHz),
펄스 조건 4는, ON 시간/OFF 시간이 200㎲/500㎲(ON 듀티 29%, 반복 주기1kHz)이다.
또 도면 중, CW은, 연속파의 경우를 나타내고 있다.
이에 의하면, 펄스 조건 4인 경우에는 연속파와 변함이 없지만, 펄스 조건 3으로부터 펄스 조건 1로 변경함에 따라서, PMOS의 ON 전류 특성과 NBTI 내성이 모 두 향상하는 것을 확인할 수 있었다. 즉, 종래의 연속파에서는, ON 전류 특성과 NBTl 내성이 트레이드오프의 관계에 있어, 막 중의 질소 농도를 변경하여 어느 한쪽을 향상시키면, 다른 쪽이 저하하고 있었지만, 본 실시예와 같이, ON 시간/OFF 시간(듀티비와 반복 주기)을 변경함으로써, ON 전류 특성과 NBTI 내성의 쌍방을 향상시키는 것이 가능한 것을 확인할 수 있었다. 즉, 막 중의 질소 농도가 5 원자%인 때에는, NBTI 내성 쪽이 보다 높게 향상하고, 이 경향은 질소 농도가 9 원자%인 때에도 거의 마찬가지의 경향이다. 그리고 질소 농도가 11 원자%인 때에는, NBTI 내성, ON 전류 특성의 쌍방도 거의 동일한 정도로 향상시킬 수 있고, 질소 농도가 15 원자%인 때에는, ON 전류 특성 쪽을 보다 향상시킬 수 있다. 질소 농도는 이 범위로 한정되지 않고, 바람직한 범위는, 1-20 원자%, 보다 바람직하게는 5-15 원자%, 더욱 바람직하게는 9-13 원자%가 좋다. 어느 것으로 해도, ON 전류 특성과 NBTI 내성의 쌍방을 종래보다 향상시킬 수 있다.
또한 플라즈마 처리 장치(1)를 이용한 플라즈마 질화 처리의 공정의 일례를 설명한다.
우선, 표면에 산화막이 형성된 웨이퍼 W를 처리 용기(2) 내에 반입하여, 서셉터 상에 웨이퍼 W를 탑재한다. 그리고 처리 용기(2) 내에 Ar 가스를, 예컨대2000sccm의 유량으로 공급하면서, 배기 장치(11)에 의해서 처리 용기(2) 내의 분위기를 배기하고, 처리 용기(2) 내의 압력을 126.66Pa의 감압도로 유지한다. 이 때 히터(4a)에 의해서 웨이퍼 W를, 예컨대 400℃로 가열한다. 이와 같이 웨이퍼 W를 사전에 충분히 가열하고, 또한 처리 용기(2) 내를 감압함으로써, 웨이퍼 W에 부착 하고 있던 수분을 효과적으로 제거할 수 있고, 또한 Ar 가스를 공급하면서 처리 용기(2) 내를 배기하고 있기 때문에, 상기 웨이퍼 W로부터 제거한 수분이나, 처리 용기(2) 내의 잔류 분위기를 효과적으로 퍼지할 수 있다. 이것에 의해서 플라즈마 질화 처리 시에 N 원자를 기판에 균일하게, 또한 효과적으로 도입할 수 있다. 이러한 말하자면 프리히트(preheat) 공정은, 예컨대 70초간 행해진다.
이어서 플라즈마 착화 공정이 행해진다. 이 때 처리 용기(2) 내에는, 예컨대 2000sccm의 유량으로 Ar 가스가 계속 공급되고, 처리 용기(2) 내의 압력은, 126.66Pa의 감압도로 유지된다. 이와 같이 본래의 플라즈마 질화 처리 시의 압력보다 높게 처리 용기(2) 내의 압력을 설정함으로써, 이른바 플라즈마 착화가 되기 쉽다. 또 플라즈마 착화 시의 마이크로파 공급 장치(36)의 출력은 2000W이며, 또 이러한 플라즈마 착화 공정은, 예컨대 5초간 행해진다.
이어서 플라즈마 질화 처리를 안정하게 하기 위해서, 처리 용기(2) 내를 더욱 감압하고 그 압력을 6.7Pa로 한다. 이 때 Ar 가스의 공급 유량은 1000sccm로 떨어지고, 또한 마이크로파 공급 장치(36)의 출력도 1500W로 떨어지며, 처리 용기(2) 내의 압력, 마이크로파 공급 장치(36)의 출력도, 플라즈마 질화 처리 시의 압력, 출력으로 설정된다. 이러한 말하자면 준비, 조정 공정은, 예컨대 5초간 행해진다.
이어서, 처리 용기(2) 내의 압력이 6.7Pa, 마이크로파 공급 장치(36)의 출력이 1500W, Ar 가스의 공급 유량이 1000sccm로 각각 유지된 채로, 처리 용기(2) 내에 질소 가스가, 예를 들면, 40sccm의 유량으로 공급되어, 웨이퍼 W의 산화막에 대 하여 플라즈마 질화 처리가 이루어진다. 이 플라즈마 질화 처리의 시간은, 예컨대 5-40초간이다.
소정의 플라즈마 질화 처리가 종료하면, 마이크로파 공급 장치(36)를 정지하여, 플라즈마를 소실시킨다(이른바 플라즈마 OFF). 이 때 질소 가스는 40sccm, Ar 가스는 1000sccm의 공급 유량이 유지되고, 처리 용기(2) 내의 압력도 6.7Pa로 유지된다. 이러한 플라즈마 소실의 공정이, 예컨대 3초간 행해진다.
이어서 질소 가스, Ar 가스의 공급이 정지되어, 예컨대 플라즈마 처리 장치(1)와 접속되어 있는 로드록실과 같은 예비실과 동일한 압력까지, 처리 용기 내의 압력이 높여진 후, 웨이퍼 W는 처리 용기(2)로부터 반출된다.
이러한 공정에서 플라즈마 질화 처리를 행함으로써, 저 플라즈마 손상으로 질소를 균일하게 산화막 표면 측에 도입할 수 있어, NBTI 내성, ON 전류 특성을 향상시킬 수 있다.
이상의 플라즈마 처리에서는, 플라즈마원으로서 평면 안테나를 이용한 마이크로파 플라즈마를 사용하였지만, 그 밖의 플라즈마원으로서 평행 평판형(용량형) 플라즈마, 유도 결합형 플라즈마(ICP), ECR 플라즈마, 표면파 플라즈마, 마그네트론형 플라즈마 등이 적용 가능하다.
본 발명은, 리크 전류를 증대시키지 않고 반도체 디바이스의 절연막을 얇게 할 수 있어, 특히 동작 속도가 고속인 반도체 디바이스의 제조에 유용하다.

Claims (14)

  1. 산화막 형성 후의 기판에 대하여, 마이크로파에 의해 발생시킨 플라즈마에 의해 질화 처리하여 산질화막을 형성하는 플라즈마 처리 방법으로서,
    상기 플라즈마에 의한 질화 처리는, Ar과 N2의 혼합 가스에 마이크로파의 공급을 단속(斷續)적으로 행하여 발생시킨 플라즈마에 의해 행하고,
    상기 단속적인 공급에 있어서의 마이크로파의 공급 ON 시간은 5∼100㎲이며, 마이크로파의 공급 OFF 시간은 5∼100㎲이고,
    상기 질화 처리한 후의 산질화막 중의 질소 농도를 5∼15 원자%의 범위 내로, 마이크로파 공급의 ON 듀티비를 30-83%의 범위 내로, 마이크로파 공급·정지의 반복 주기를 5kHz∼100kHz의 범위 내로 제어하여, 연속적인 마이크로파 공급의 경우와 대비해서 ON 전류 특성과 NBTI 내성의 쌍방을 동시에 향상시키도록 하고,
    상기 플라즈마 질화 처리 후, 상기 산질화막이 형성된 기판에 대하여 감압 분위기에서 어닐링 처리를 더 행하고,
    상기 어닐링 처리는, 산소를 포함하는 가스를 감압 용기 내에 도입하여, 20∼100000Pa의 감압도에서 1초∼30초간 기판을 900℃∼1200℃의 온도로 가열하여, 어닐링 처리에 의한 막 두께의 증대를 억제하고 산질화막의 NBTI 내성과 ON 전류 특성을 향상시키도록 그 감압 용기 내에서 행해지는
    플라즈마 처리 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020067017788A 2004-03-03 2005-03-02 플라즈마 처리 방법 및 컴퓨터 기억 매체 KR100956466B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004058945 2004-03-03
JPJP-P-2004-00058945 2004-03-03
JPJP-P-2004-00268236 2004-09-15
JP2004268236 2004-09-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020087019543A Division KR100956467B1 (ko) 2004-03-03 2005-03-02 플라즈마 처리 방법

Publications (2)

Publication Number Publication Date
KR20060116030A KR20060116030A (ko) 2006-11-13
KR100956466B1 true KR100956466B1 (ko) 2010-05-07

Family

ID=34921660

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020067017788A KR100956466B1 (ko) 2004-03-03 2005-03-02 플라즈마 처리 방법 및 컴퓨터 기억 매체
KR1020087019543A KR100956467B1 (ko) 2004-03-03 2005-03-02 플라즈마 처리 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020087019543A KR100956467B1 (ko) 2004-03-03 2005-03-02 플라즈마 처리 방법

Country Status (7)

Country Link
US (3) US7723241B2 (ko)
EP (1) EP1722406A1 (ko)
JP (1) JP5101103B2 (ko)
KR (2) KR100956466B1 (ko)
CN (2) CN1926670B (ko)
TW (1) TW200540992A (ko)
WO (1) WO2005086215A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
CN1926670B (zh) 2004-03-03 2011-05-18 东京毅力科创株式会社 等离子体处理方法
US8158535B2 (en) 2006-12-28 2012-04-17 Tokyo Electron Limited Method for forming insulating film and method for manufacturing semiconductor device
WO2008081723A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
KR101477831B1 (ko) * 2007-05-29 2014-12-30 도쿄엘렉트론가부시키가이샤 플라즈마 질화 처리에 있어서의 챔버 내의 전처리 방법, 플라즈마 처리 방법, 및 플라즈마 처리 장치
JP5520455B2 (ja) * 2008-06-11 2014-06-11 東京エレクトロン株式会社 プラズマ処理装置
JP5357486B2 (ja) * 2008-09-30 2013-12-04 東京エレクトロン株式会社 プラズマ処理装置
JP5490087B2 (ja) * 2011-12-28 2014-05-14 東京エレクトロン株式会社 マイクロ波加熱処理装置および処理方法
KR101851199B1 (ko) 2011-12-28 2018-04-25 삼성전자주식회사 질화된 게이트 절연층을 포함하는 반도체 소자 및 그 제조 방법
CN106159036A (zh) * 2015-04-13 2016-11-23 中兴通讯股份有限公司 一种硅基光电子系统的制备方法
JP2019009305A (ja) * 2017-06-26 2019-01-17 東京エレクトロン株式会社 プラズマ処理装置
CN112864007B (zh) * 2019-11-28 2022-04-12 长鑫存储技术有限公司 半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011767A (ko) * 1996-07-12 1998-04-30 히가시 데츠로 성막장치, 성막개질장치, 성막방법 및 성막개질방법
JP2003077915A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法及びその形成装置
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627345B2 (ja) * 1988-11-18 1994-04-13 住友金属工業株式会社 プラズマプロセス装置
JPH08288271A (ja) * 1995-04-18 1996-11-01 Sony Corp 成膜方法およびこれに用いる成膜装置
US6143081A (en) 1996-07-12 2000-11-07 Tokyo Electron Limited Film forming apparatus and method, and film modifying apparatus and method
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP2002208593A (ja) 2001-01-11 2002-07-26 Tokyo Electron Ltd シリコン酸窒化膜形成方法
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP3619795B2 (ja) * 2001-08-31 2005-02-16 株式会社東芝 半導体装置の製造方法
JP2003282565A (ja) * 2002-01-18 2003-10-03 Arieesu Gijutsu Kenkyu Kk 成膜方法、成膜装置、及び半導体装置
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP4256340B2 (ja) 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
CN1926670B (zh) * 2004-03-03 2011-05-18 东京毅力科创株式会社 等离子体处理方法
US7163877B2 (en) * 2004-08-18 2007-01-16 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
KR100887270B1 (ko) * 2004-10-28 2009-03-06 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
US20070049048A1 (en) * 2005-08-31 2007-03-01 Shahid Rauf Method and apparatus for improving nitrogen profile during plasma nitridation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980011767A (ko) * 1996-07-12 1998-04-30 히가시 데츠로 성막장치, 성막개질장치, 성막방법 및 성막개질방법
JP2003077915A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法及びその形成装置
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
TWI368945B (ko) 2012-07-21
US8183165B2 (en) 2012-05-22
US20070059944A1 (en) 2007-03-15
KR20060116030A (ko) 2006-11-13
US7897518B2 (en) 2011-03-01
US20100196627A1 (en) 2010-08-05
JP5101103B2 (ja) 2012-12-19
JPWO2005086215A1 (ja) 2008-01-24
TW200540992A (en) 2005-12-16
KR100956467B1 (ko) 2010-05-07
EP1722406A1 (en) 2006-11-15
CN1926670A (zh) 2007-03-07
US7723241B2 (en) 2010-05-25
KR20080079339A (ko) 2008-08-29
CN102181819A (zh) 2011-09-14
WO2005086215A1 (ja) 2005-09-15
US20110124202A1 (en) 2011-05-26
CN1926670B (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
KR100956466B1 (ko) 플라즈마 처리 방법 및 컴퓨터 기억 매체
KR102009923B1 (ko) 질화 규소막의 처리 방법 및 질화 규소막의 형성 방법
KR100886473B1 (ko) 플라즈마 처리 방법
TWI390675B (zh) A gate insulating film forming method, a semiconductor device, and a computer recording medium
TWI478224B (zh) 基板處理裝置及半導體裝置之製造方法
US20060099799A1 (en) Plasma processing method and film forming method
US20060156984A1 (en) Plasma processing apparatus and plasma processing method
KR101477831B1 (ko) 플라즈마 질화 처리에 있어서의 챔버 내의 전처리 방법, 플라즈마 처리 방법, 및 플라즈마 처리 장치
KR20120043128A (ko) 플라즈마 ｃｖｄ 방법, 질화 규소막의 형성 방법 및 반도체 장치의 제조 방법
JP2005150637A (ja) 処理方法及び装置
US20040259380A1 (en) Plasma surface treatment system and plasma surface treatment method
KR100936550B1 (ko) 석영제부재의 표면 처리 방법, 플라즈마 처리 장치 및 플라즈마 처리 방법
TWI482220B (zh) Method and device for forming silicon oxide film
JP2006156995A (ja) 絶縁膜形成方法およびコンピュータ記録媒体
KR101464867B1 (ko) 반도체 장치 제조 방법, 기판 처리 장치 및 기록 매체
JP2007324185A (ja) プラズマ処理方法
JP2004175927A (ja) 表面改質方法
WO2016129438A1 (ja) 膜形成方法および薄膜トランジスタの作製方法
JP2008166840A (ja) 絶縁膜形成方法、絶縁膜形成装置及びプラズマ処理ユニット
US20080268657A1 (en) Plasma Processing Method and Method for Manufacturing an Electronic Device
Uehara et al. The Nitridation Process of Silicon with Atmospheric Pressure Plasma

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee