WO2005086215A1 - プラズマ処理方法及びコンピュータ記憶媒体 - Google Patents

プラズマ処理方法及びコンピュータ記憶媒体 Download PDF

Info

Publication number
WO2005086215A1
WO2005086215A1 PCT/JP2005/003488 JP2005003488W WO2005086215A1 WO 2005086215 A1 WO2005086215 A1 WO 2005086215A1 JP 2005003488 W JP2005003488 W JP 2005003488W WO 2005086215 A1 WO2005086215 A1 WO 2005086215A1
Authority
WO
WIPO (PCT)
Prior art keywords
plasma
plasma processing
processing method
supply
substrate
Prior art date
Application number
PCT/JP2005/003488
Other languages
English (en)
French (fr)
Inventor
Seiji Matsuyama
Toshio Nakanishi
Shigenori Ozaki
Hikaru Adachi
Koichi Takatsuki
Yoshihiro Sato
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to EP05719803A priority Critical patent/EP1722406A1/en
Priority to JP2006510687A priority patent/JP5101103B2/ja
Priority to CN2005800068658A priority patent/CN1926670B/zh
Publication of WO2005086215A1 publication Critical patent/WO2005086215A1/ja
Priority to US11/514,236 priority patent/US7723241B2/en
Priority to US12/757,802 priority patent/US7897518B2/en
Priority to US13/019,093 priority patent/US8183165B2/en

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Definitions

  • the nitrogen distribution can be unevenly distributed on the electrode (front surface) side, so that a flat band voltage comparable to that of the thermally oxidized film can be obtained. For this reason, the advantages of plasma, such as easy diffusion of impurities at the surface, are obtained.
  • a planar antenna member for example, a disk-shaped radial line slot antenna 30 is provided, and further, a slow wave plate 31 is provided on the upper surface of the radial line slot antenna 30.
  • the retardation plate 31 is further provided with a conductive cover 32 for covering the retardation plate 31.
  • the cover 32 is provided with a cooling unit to cool the cover 32 and the transmission window 20.
  • the radial line slot antenna 30 is composed of a thin disk of copper coated or coated with a conductive material, for example, Ag or Au, and a number of slits 33 are arranged in a spiral or concentric shape, for example. Is formed.
  • the wafer W thus plasma-nitrided may be subsequently annealed.
  • Various annealing devices can be used for the annealing process.
  • a lamp annealing type annealing device 51 shown in FIG. 2 can be used.
  • the thickness of the base oxide film is 1. Onm, the pressure in the processing vessel is 50 mTorr (6.65 Pa), and the nominal is 1500 W.
  • the gas used for plasma nitriding was a flow rate ratio of 1000 sccm / 40 sccm for argon gas and nitrogen gas. Assuming that the plasma nitriding time is 5, 10, 20, and 40 seconds, the nitrogen concentration in the gate oxide film at that time is 5 at%, 9 at%, 11 at%, and 15 at%, respectively.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　本発明においては，酸化膜形成後の基板に対して，マイクロ波によって発生させたプラズマによって窒化処理して酸窒化膜を形成する際，マイクロ波の供給を断続的に行う。断続的にマイクロ波を供給することで，電子温度の低下に伴うイオン衝撃が低下し，また酸化膜における窒化種の拡散速度が低下し，その結果酸窒化膜の基板側界面に窒素が集中してその濃度が高くなることを抑えることができる。これにより，酸窒化膜の膜質を向上させてリーク電流の低下，動作速度の向上，並びにＮＢＴＩ耐性の向上を図ることが可能である。

Description

明 細 書
プラズマ処理方法及びコンピュータ記憶媒体
技術分野
[0001] 本発明は，プラズマ処理方法及びコンピュータ記憶媒体に関するものである。
背景技術
[0002] 最近の半導体デバイスにおいては，動作速度を向上させるためゲート絶縁膜の厚 さを薄くすることが必要である。しカゝしながら従前の例えばシリコン酸ィ匕膜では，膜厚 を薄くするとリーク電流が増大し，かつ電極材料に含まれるホウ素（Boron)が絶縁膜 を突き抜けると言う問題があり，好ましくない。そこで薄い膜厚でも所定の絶縁性を確 保しつつ，しかもホウ素の拡散を抑制できる酸窒化膜を採用することが考えられてい る。
[0003] 酸窒化膜の形成にあたっては，酸化膜を形成した後，マイクロ波を利用したプラズ マ処理装置によって当該酸ィ匕膜に対してプラズマ窒化処理を行うことで酸窒化膜を 形成することが提案されている（特許文献 1)。かかる場合，マイクロ波は連続供給し てプラズマを発生させて ヽる。
[0004] 力かるプラズマ窒化処理による酸窒化膜の形成方法によれば，窒素分布を電極（ 表面)側に偏在させることができるため，熱酸ィ匕膜と同程度のフラットバンド電圧を得 ることができ，かつ上記の理由により不純物の拡散を表面側で止め易い等のプラズ マの利点が得られている。
特許文献 1：特開 2002-208593号公報
発明の開示
発明が解決しょうとする課題
[0005] プラズマ窒化処理した際には，その際のプラズマによるダメージがあるため，その後 にァニール処理を行っている。従前のこの種のァニール処理は，ほぼ大気圧雰囲気 で， 31— 60秒間，基板を約 1100°C— 1200°Cで加熱するいわゆる「強いァニール 処理」が採用されている。しかしながらそのような強いァニール処理を実施すると， 当 該ァニール処理によって酸素が拡散して膜厚が増大して，誘電率が低下し，動作速 度が遅くなつたり，特に PMOSFETにおいて顕著である NBTI (Negative Bias Temperature Instability: PMOSFETのゲートに負電圧を印加し， 100°C程度の温 度ストレスを継続して与えた場合に，経時的にソース'ドレイン間の ON電流の劣化， 若しくはしきい値の負方向へのシフトを発生させる現象 (負電圧高温ストレス時の不 安定性)）特性が劣化するおそれがあった。そこで，低い電子温度のマイクロ波プラズ マの利点を利用しつつ，そのようなプラズマ窒化処理を行っても，その後の強いァニ ール処理を不要とする技術が待たれて 、る。
また従来は，ゲート酸ィ匕膜に窒素を導入したトランジスタの静特性 (ゲートリーク電 流，ソースドレイン ON電流）と NBTIの両者を向上させることが難しかった。
[0006] 本発明は，カゝかる点に鑑みてなされたものであり，酸化膜形成後の基板に対して， マイクロ波によって発生させたプラズマによって窒化処理するにあたり，窒化時のダメ ージを抑えてその後のァニール処理を不要としたり，あるいはァニール処理を行って もごく弱いァニール処理で済み，結果的に酸窒化膜の膜質を向上させて半導体デ バイスのリーク電流の低下，動作速度の向上，並びに NBTI耐性の向上，静特性の 向上を図ることを目的として!/、る。
課題を解決するための手段
[0007] 前記目的を達成するため，本発明のプラズマ処理方法は，酸化膜形成後の基板に 対して，マイクロ波によって発生させたプラズマによって窒化処理するにあたり，前記 マイクロ波の供給を断続的に行ってプラズマ窒化処理を行うことを特徴として 、る。例 えば，いわばパルス状にマイクロ波を供給して，プラズマ窒化させるようにしている。
[0008] 発明者らの知見によれば，これまでのようにマイクロ波を連続供給してプラズマ窒化 処理を行って 、た場合と比べると，マイクロ波の供給を断続的に行ってプラズマ窒化 処理した場合には，マイクロ波の供給 OFF時間においてプラズマの電子温度が下が り，酸ィ匕膜表面へのイオン衝撃を抑えることにより，酸ィ匕膜における窒素活性種の拡 散速度が低下すると考えられる。その結果例えばシリコン基板と酸窒化絶縁膜との界 面中に窒素が集中してその濃度が高くなることを抑えることができる。その結果，膜厚 (酸ィ匕膜換算膜厚: EOT)を厚くすることなくリーク電流を抑え，しかも NBTI特性が向 上した質のよい酸窒化膜が形成できる。発明者らの検証によれば，従来よりも 2— 10 倍， NBTI耐性が向上している。
[0009] またさらに発明者らの検証によれば，少なくとも前記断続的な供給におけるマイクロ 波の供給，停止の繰り返し周期又はマイクロ波の供給 ON時間と OFF時間の比（デュ 一ティー比）を変化させることで，従来の膜中の窒素濃度を変更してもトレードオフの 関係にあった MOSFETにおける ON電流特性と NBTI耐性について，その双方とも 向上させられることが判明した。したがって前記したようにマイクロ波の供給を断続的 に行う場合に，少なくとも繰り返し周期又はマイクロ波の供給 ON時間と OFF時間の 比を変化させることで ON電流特性と NBTI耐性の双方を向上させ，かかる点から評 価される膜質を向上させることが可能になった。
[0010] 断続的な供給におけるマイクロ波の供給 ON時間は， 5— 100 /z s,好ましくは 5— 5 0 s,マイクロ波の供給 OFF時間は， 5— 100 s,好ましくは 5— 50 がよい。また 断続的な供給におけるマイクロ波の供給，停止の繰り返し周期は， 5kHz— 100kHz ,より好ましくは 10— 50kHzであることが好ましい。さらにまた断続的な供給における マイクロ波の供給 ON時間と OFF時間の比は， 0. 10— 5 : 1,つまりパルス状波形で いうところの ONデューティー比が 9一 90%程度，より好ましくは 30— 83%が良く，さ らに好ましくは 50%が良い。断続的な供給は，マイクロ波の供給の ON-OFFに拠つ てもよ 、し，供給するパルス波によって変調させてもょ 、。
[0011] また前記窒化処理した後の，酸化膜中の窒素濃度は， 5— 15 (原子％) ,好ましく は 9一 13 (原子％)であることが好ましい。この範囲の濃度に制御することで，リーク電 流， ON電流， NBTI耐性を向上させることができる。また窒化処理の際の処理容器 内の圧力は， lmTorr— 10T(0. 133Pa— 1330Pa)程度力好ましい。より好ましく は， lOmTorr— 1T(1. 33Pa— 133. 3Pa)がよい。
[0012] このような本発明のプラズマ処理を実行する場合，次のような構成のプラズマ処理 装置を用いて行われることが好ましい。すなわち，処理容器内で基板を載置する載 置台と，処理容器の上方に配置され，処理空間にマイクロ波を導入してマイクロ波を 発生させるため誘電体と，前記処理容器内の上方に処理ガスを供給するガス供給部 と，前記ガス供給部のガス供給口よりも下方で載置台上の基板よりも上方と配置され ,多数の透孔を有し，かつ少なくとも前記基板を覆う形態の誘電体板とを備えたブラ ズマ処理装置を用いてプラズマ窒化処理を行うと，多数の透孔を有する誘電体板に よって，高エネルギーイオンが当該誘電体によって遮蔽され，窒化膜に対するダメー ジを軽減させることができ，プラズマ窒化処理に伴うプラズマダメージを抑えることが できる。それによつて，ダメージの回復を計るために実施されるその後のァニール処 理を，より短時間の弱いァニール処理で済ませることができ，ァニール処理による膜 厚の増大を抑えることができる。
[0013] 前記したように，プラズマ窒化処理した後は，ァニール処理を行うことが必要になる 場合があるが，本発明では，基板に対して減圧雰囲気でァニール処理を行うことがよ り好ましい。例えば，減圧容器内において， 20Pa— lOOOOOPaの減圧度で行われる こと力 い。また時間も 1秒一 30秒間，基板を 900°C— 1200°Cの温度に加熱して行 われる， 「弱いァニール処理」でよい。
発明の効果
[0014] 本発明によれば，酸化膜形成後の基板に対して，マイクロ波によって発生させたプ ラズマによって窒化処理するにあたり，プラズマ窒化時のダメージを抑えてその後の ァニール処理を不要としたり，あるいはァニール処理を行ってもごく弱いァニール処 理で済ますことができる。それによつて酸窒化膜の膜質を向上させて，製品化される 半導体デバイスのリーク電流を抑え，動作速度の向上，並びに NBTI耐性の向上を 図ることが可能である。
図面の簡単な説明
[0015] [図 1]実施の形態に力かるプラズマ処理方法を実施するためのプラズマ処理装置の 縦断面図である。
[図 2]ァニール処理を実施するためのァニール装置の縦断面図である。
[図 3]本実施の形態で形成した酸窒化膜をゲート絶縁膜に採用した P— MOSFETの 説明図である。
[図 4]酸化膜換算膜厚とリーク電流との特性を示す説明図である。
[図 5]酸ィ匕膜換算膜厚とソース ドレイン間の MOSFETの ON電流特性を示す説明 図である。
[図 6]シャワープレートを持たないプラズマ処理装置の縦断面図である。 [図 7]P— MOSFETの ON電流と NBTI耐性の特性を示す説明図である。
[図 8]パルス条件を変化させた際の P— MOSFETの ON電流と NBTI耐性の特性を 示す説明図である。
符号の説明
1 プラズマ処理装置
2 処理容器
3 サセプタ
5 側壁
20 透過窓
36 マイクロ波供給装置
38 パルス発振器
41 シャワープレート
51 ァニール装置
発明を実施するための最良の形態
[0017] 以下，本発明の実施の形態について説明する。図 1は，本実施の形態に力かるプ ラズマ処理方法を実施するためのプラズマ処理装置 1の縦断面の様子を示しており， このプラズマ処理装置 1は例えばアルミニウム力 なる，上部が開口した有底円筒状 の処理容器 2を備えている。処理容器 2は接地されている。この処理容器 2の底部に は，基板として例えば半導体ウェハ（以下ウェハという） Wを載置するための載置台と してのサセプタ 3が設けられている。このサセプタ 3は例えばアルミニウム力もなり，そ の内部には，外部電源 4からの電力の供給によって発熱するヒータ 4aが設けられて いる。これによつて，サセプタ 3上のウェハ Wを所定温度に加熱することが可能である
[0018] 処理容器 2の底部には，真空ポンプなどの排気装置 11によって処理容器 2内の雰 囲気を排気するための排気管 12が設けられている。また処理容器 2の側壁には，処 理ガス供給源力もの処理ガスを供給するためのガス導入部 13が設けられて 、る。ガ ス導入部 13には例えばガスノズルを用いることができる。本実施の形態においては， 処理ガス供給源として，アルゴンガス供給源 15,窒素ガス供給源 16が用意され，各 ノ ノレブ 15a, 16a, マスフ ρ一 =ιン卜 ρーラ 15b, 16b,そしてノ ノレブ 15c, 16cを して，ガス導入部 13に接続されている。
[0019] 処理容器 2の上部開口には，気密性を確保するための Oリングなどのシール材 14 を介して，たとえば誘電体の石英部材カもなる透過窓 20が設けられている。石英部 材に代えて，他の誘電体材料，たとえば Al O , A1N等のセラミックスを使用してもよ
2 3
い。この透過窓 20によって，処理容器 2内に，処理空間 Sが形成される。透過窓 20 は，平面形態が円形である。
[0020] 透過窓 20の上方には，平面状のアンテナ部材，例えば円板状のラジアルラインス ロットアンテナ 30が設けられており，さらにこのラジアルラインスロットアンテナ 30の上 面には遅波板 31が配置され，この遅波板 31には，さらに遅波板 31を覆う導電性の カバー 32が設けられている。カバー 32には冷却部が設けられ，カバー 32と透過窓 2 0を冷却するようになっている。ラジアルラインスロットアンテナ 30は，導電性を有する 材質，たとえば Ag, Au等でメツキやコーティングされた銅の薄い円板カゝらなり，多数 のスリット 33が，例えば渦巻状や同心円状に整列して形成されている。
[0021] カバー 32には同軸導波管 35が接続されており，この同軸導波管 35は，内側導体 35aと外管 35bとによって構成されている。内側導体 35aは，ラジアルラインスロットァ ンテナ 30と接続されて 、る。内側導体 35aのラジアルラインスロットアンテナ 30側は 円錐形を有し，ラジアルラインスロットアンテナ 30に対してマイクロ波を効率よく伝播 するようになつている。同軸導波管 35は，マイクロ波供給装置 36で発生させた，たと えば 2. 45GHzのマイクロ波を，矩形導波管 37a,モード変換器 37, 同軸導波管 35 ,遅波板 31,ラジアルラインスロットアンテナ 30を介して，透過窓 20に伝播させる。そ してそのマイクロ波エネルギーによって透過窓 20の下面に電磁界が形成されて，ガ ス導入部 13によって処理容器 2内に供給された処理ガスをプラズマ化し，サセプタ 3 上のウェハ Wに対して，プラズマ処理が行われる。そして前記マイクロ波供給装置 36 には，マイクロ波の供給を ON— OFFするためのパルス発振器 38が付設されており， このパルス発振器 38の作動により，マイクロ波はパルス変調されて，断続的に供給可 能である。
[0022] 処理容器 2の側壁 5の上方であって，前記ガス導入部 13の下方には，シャワープレ ート 41が水平に配置されている。このシャワープレート 41は，誘電体，例えば石英材 によって構成され，多数の透孔 42が面内均一に形成されている。このシャワープレ ート 41によって，処理容器 2内の処理空間は，上方処理空間 S1,下方処理空間 S2 に仕切られている。このシャワープレート 41によって，上方処理空間 S1で発生したィ オンをトラップしてラジカルのみを通過させることができる。これによりイオンダメージを 抑帘 Uすることができる。
[0023] ガス導入部 13より下方の処理容器 2の内壁表面には，石英ライナー 42が設けられ ており，処理容器 2内にプラズマが発生した際にスパッタリングによって処理容器 2内 壁表面からメタルコンタミネーシヨンが発生するのが防止されている。
[0024] 上記構成を有するプラズマ処理装置 1は，制御装置 71によって制御されている。制 御装置 71は， 中央処理装置 72,支持回路 73,及び関連した制御ソフトウェアを含 む記憶媒体 74を有している。この制御装置 71は，例えばガス導入部 13からのガス の供給，停止，流量調整，ヒータ 14aの温度調節，排気装置 11の排気，さらにはマイ クロ波供給装置 36,パルス発振器 38などを制御し，プラズマ処理装置 1においてプ ラズマ処理が実施される各プロセスにおける必要な制御を行っている。
[0025] 制御装置 71の中央処理装置 72は，汎用コンピュータのプロセッサを用いることが できる。記憶媒体 74は，例えば RAM, ROM,フレキシブルディスク，ハードディスク をはじめとした各種の形式の記憶媒体を用いることができる。また支持回路 73は，各 種の方法でプロセッサを支持するために中央処理装置 72と接続されている。
[0026] プラズマ処理装置 1は以上の構成を有しており，例えば熱酸化処理，あるいはブラ ズマ酸ィ匕処理によって表面にシリコン酸ィ匕膜が形成されたウェハ Wに対して，プラズ マ窒化処理する際には，処理容器 2内のサセプタ 3上にウェハ Wを載置し，ガス導入 部 13力も所定の処理ガス，例えば ArZNの混合ガスを，例えば 1000Z40sccmの
2
流量で処理容器 2内に供給しつつ，排気管 12から排気することで，処理空間 S内を 所定の圧力，例えば 1. 3Pa— 133. 3Pa,好ましくは 6. 7Pa— 126. 6Paにする。こ こでは 6. 7Paにする。そしてマイクロ波供給装置 36によって高周波のマイクロ波を発 生させて，パルス発振器 38による変調によってマイクロ波の供給を断続的に行い， 同軸導波管 35,遅波板 31を介し，ラジアルラインスロットアンテナ 30へマイクロ波を 均一に伝播させる。このときのマイクロ波のパワーは，平均 800W,繰り返し周期は， ON : 50 s, OFF : 50 μ sである。それによつてラジアルラインスロットアンテナ 30の スリット 33から透過窓 20に対して電磁波の供給が断続的に行われる。
[0027] これによつて，透過窓 20の下面に電界が形成され，上方処理空間 S1において，前 記処理ガスがプラズマ化される。そして窒素ラジカルがシャワープレート 41の透孔 42 を通過して，ウェハ Wの表面に均一に供給され，酸化膜に対して窒化処理が行われ る。この際のプラズマの密度は， 1 X 101G— 5 X 1012Zcm3であり，プラズマの電子温 度は 0. 1— leVに低く制御されるので，高密度でイオンのエネルギーを低くでき，低 ダメージのプラズマ処理が可能である。
[0028] このときマイクロ波の供給は断続的に行われるので，平均的窒素イオン照射エネル ギ一が低下すると共に，供給 OFF時間においてウェハ Wの表面温度が下がり，酸ィ匕 膜における窒化種の拡散速度が低下し，ダメージの少な!/、プラズマ窒化処理が行わ れる。しかも前記プラズマ処理装置 1では，シャワープレート 41を介してプラズマ窒化 処理が行われるので，高エネルギーイオンの直射がシャワープレート 41によって遮 蔽されるので，かかる点からも，ウエノ、 Wの酸ィ匕膜に対してダメージの少ないプラズ マ窒化処理が行われる。
[0029] マイクロ波の断続的な供給 ON時間は， 1周期あたり， 5— 100 /z sであることが好ま しい。またマイクロ波の供給，停止の繰り返し周期は， 5kHz— 100kHzであることが 好ま 、。また断続的な供給におけるマイクロ波の供給 ON時間と OFF時間の比は， 0. 10— 5 : 1,すなわち，供給されるマイクロ波をパルス状波形とみたとき， ONデュ 一ティー比は， 9一 90%であることが好ましい。より好ましくは 30— 83%,さらに好ま しくは 50%である。
[0030] そのようにしてプラズマ窒化処理されたウェハ Wは，次にァニール処理されてもよい 。ァニール処理は，種々のァニール装置が使用できるが，例えば図 2に示したランプ ァニール方式のァニール装置 51を使用することができる。
[0031] このァニール装置 51は，処理容器 52の内部上方に，透明な石英板 53が水平に渡 され，蓋部 54と石英板 53との間の空間には，加熱源として例えばランプ 54が配置さ れている。処理容器 52の底部は，真空排気手段（図示せず）に通ずる排気口 55が 形成されている。処理容器 2の側壁における石英板 53の下方には，ガス供給口 56 が設けられている。ウェハ Wは，処理容器 2の底部に設置された支持ピン 57上に載 置される。
[0032] 力かるァニール装置 51において，プラズマ窒化処理後のウェハ Wに対して， Ύ二 ール処理が行われる。処理条件としては，例えばガス供給口 56から N /Oの混合
2 2 ガスが供給され，また処理容器 2内は例えば 133Pa (lTorr)程度に減圧され，ゥェ ハ Wは 1000°C程度に加熱される。なお処理ガスとしては，その他に，例えば少なくと も酸素を含むガスであり，酸素分圧を下げるためたとえば窒素ガスで希釈して用いる のがよい。さらにはアンモニア，水素を添カ卩して使用できる。このような加熱条件の下 ,ウェハ Wは，例えば 1一 30秒，より好ましくは 5— 10秒の，弱いァニール処理に付 される。従来の窒化処理後のァニール処理と比べると，このような減圧雰囲気におけ る短時間のァニール処理が好ま 、。これによつて酸窒化膜の膜厚をさほど増大さ せることなく，酸窒化膜の膜質，すなわち NBTI耐性， ON電流特性をさらに向上させ ると共に，プラズマ処理後の酸窒化膜中及び界面のダメージを回復させることができ る。
[0033] 上記実施例に力かるプラズマ処理方法によって，例えば P— MOSFETのゲート絶 縁膜を形成した際の効果について説明する。図 3は， P— MOSFET61の構造を概 略的に示しており， N型半導体基板 62に P型半導体 63, 64が各々形成され，各々ド レイン電極 67,ソース電極 68が引き出される。そしてその間にゲート絶縁膜 65が形 成され，その上にゲート電極 66が形成され，さらにゲート引き出し電極 69が形成され ている。そしてこのゲート絶縁膜 65に，前記したプラズマ窒化処理された酸窒化膜が 採用されている。なお N - MOSFETは N型半導体基板 62と P型半導体 63, 64を逆 に形成することで構成される。
[0034] 本実施の形態によってプラズマ窒化された酸窒化膜をゲート絶縁膜 65に採用した 場合， N型半導体基板 62とのゲート絶縁膜 65における界面側には，窒素の濃度が 従来のプラズマ窒化処理された酸窒化膜よりも抑えて制御されおり，その結果 NBTI 耐性が向上している。次にその他の特性と共にこれをより詳述する。
[0035] 図 4は，酸ィ匕膜換算膜厚とリーク電流との関係において，酸化膜 (X)に対して「従来 のプラズマ窒化処理」（Y)と「従来のプラズマ窒化処理 +従前のァニール処理」（Z) を施した場合と，本実施の形態による処理，すなわち「マイクロ波の断続供給によるプ ラズマ窒化処理」（A)と， 「マイクロ波の断続供給によるプラズマ窒化処理 +本発明 のァニール処理（弱 、ァニール処理）」（B)を施した場合とを各々示して 、る。
[0036] 図 4に示した N— MOSFETよれば， 「従来のプラズマ窒化処理」（Y)よりも，実施の 形態に力かる「マイクロ波の断続供給によるプラズマ窒化処理」（A)の方が，ゲート絶 縁膜間のリーク電流のさらなる低減が図られており，し力も膜厚が薄い。そしてこれに さらにァニール処理を施した場合， 「従来のプラズマ窒化処理 +従前のァニール処 理」（Z)では，リーク電流は確かに低減されるが，膜厚が力なり増大し，高速動作性が 劣化してしまう。これに対し， 「マイクロ波の断続供給によるプラズマ窒化処理 +本発 明のァニール処理（弱いァニール処理）」（B)では，リーク電流の値自体は，従来型 よりも多少劣るが，膜厚の増大は僅かであり，高速動作性が確保されている。
[0037] 次に酸ィ匕膜換算膜厚とソース ドレイン間の N— MOSFETの ON電流特性にっ ヽ て調べると，図 5に示したように，実施の形態の方が， 「マイクロ波の断続供給による プラズマ窒化処理」（A)と， 「マイクロ波の断続供給によるプラズマ窒化処理 +本発 明のァニール処理（弱いァニール処理）」（B)のいずれの場合も，従来より高い ON 電流値が得られている。
[0038] なお図 5において， （C)は，プラズマ処理装置 1において，シャワープレート 41を外 した図 6のプラズマ処理装置 81を用いて，同様なマイクロ波の断続供給によるプラズ マ窒化処理した場合を示している。すなわち，図 6のプラズマ処理装置 81は，図 1に 示したプラズマ処理装置 81におけるシャワープレート 41を取り外した構成を有してお り，その他の構成は，図 1のプラズマ処理装置 1と同一の構成を有するものである。
[0039] 図 5に示した結果をみると，プラズマ窒化処理する際，図 1に示したシャワープレー ト 41を有するプラズマ処理装置 1によってプラズマ窒化処理した方が，さらに高い M OSFETの ON電流値が得られることが判明した。これは，シャワープレート 41による 入射イオン量の低減効果と，マイクロ波の断続供給による電子温度低下に伴う，さら なる入射イオンエネルギーの低下効果とが相乗して，さらに良好な結果が得られたも のと考える。 [0040] 次に N— MOSFETの ON電流と NBTI (負電圧高温ストレス印加時の信頼性：例え ばしき!、値電圧シフト量， ON電流値が許容範囲を超えるまでの寿命若しくはそれら のシフト量，劣化度合いが指標となっている）耐性について調べた。図 7に示したよう に，実施の形態に力かるプラズマ窒化処理の方が，はるかに高い NBTI耐性が得ら れている。また (D)は，前記したプラズマ窒化処理後に行うァニール処理について， 「弱!/ヽァニール処理」に代えて，従来のこの種の「強 ヽァニール処理」を施した場合を 示しているが，本発明に力かるプラズマ窒化処理を行えば，たとえその後に従前の「 強 ヽァニール処理」を行っても，依然として従来よりも高 、NBTI耐性を示して 、る。
[0041] 次に前出プラズマ処理装置 1を使用して，各種のプラズマ条件を変化させて P— M OSFETのゲート絶縁膜を構成する酸ィ匕膜に対してプラズマ窒化処理を行 ヽ，それ によって形成された酸窒化膜を有する PMOSの ON電流特性を横軸に， NBTI耐性 を縦軸にとった結果を図 8に示した。このときのプラズマ窒化条件は，次の通りである
[0042] ベース酸化膜の膜厚が 1. Onm,処理容器内の圧力は， 50mTorr (6. 65Pa) , ノ ヮ一は， 1500Wである。またプラズマ窒化処理する際のガスは，アルゴンガス Z窒素 ガスの流量比力 1000sccmZ40sccmである。プラズマ窒化処理時間は， 5, 10, 20, 40秒として，そのときのゲート酸ィ匕膜中の窒素濃度が，各々 5原子％, 9原子％ , 11原子％, 15原子％となる。
[0043] 図 8において，各パルス条件は，
パルス条件 1は， ON時間 ZOFF時間が 50 μ S/50 μ S (ONデューティー 50%, 繰返し周期 10kHz) ,
パルス条件 2は， ON時間 ZOFF時間が 50 μ S/10 μ S (ONデューティー 83%, 繰返し周期 17kHz) ,
パルス条件 3は， ON時間 ZOFF時間が 10 μ S/10 μ S (ONデューティー 50%, 繰返し周期 50kHz) ,
パルス条件 4は， ON時間 ZOFF時間が 200 μ S/500 μ S (ONデューティー 29%
,繰返し周期 1kHz)
である。 なお図中， CWは，連続波の場合を示している。
[0044] これによれば，パルス条件 4の場合は連続波と変わりがないが，パルス条件 3からパ ルス条件 1に変えるにつれて， PMOSの ON電流特性と NBTI耐性が共に向上する ことが確認できた。すなわち従来の連続波では， ON電流特性と NBTI耐性とがトレ ードオフの関係にあり，膜中の窒素濃度を変更していずれか一方を向上させると，他 方が低下していたが，本実施例のように， ON時間 ZOFF時間（デューティー比と繰 返し周期）を変更することによって， ON電流特性と NBTI耐性の双方を向上させるこ とが可能であることが確認できた。すなわち，膜中の窒素濃度が 5原子％のときには， NBTI耐性の方がより高く向上し，この傾向は窒素濃度が 9原子％のときにもほぼ同 様な傾向である。そして窒素濃度が 11原子％のときには， NBTI耐性， ON電流特性 の双方ともほぼ同程度に向上させることができ，窒素濃度が 15原子％のときには， O N電流特性の方をより向上させることができる。窒素濃度はこの範囲に限られず，好 ましい範囲は， 1一 20原子％,より好ましくは 5— 15原子％,さらに好ましくは 9一 13 原子％がよい。いずれにしても， ON電流特性と NBTI耐性の双方を従来よりも向上 させることがでさる。
[0045] さらにプラズマ処理装置 1を用いたプラズマ窒化処理の工程の一例を説明する。
[0046] まず表面に酸化膜が形成されたウェハ Wを処理容器 2内に搬入し，サセプタ上にゥ ェハ Wを載置する。そして処理容器 2内に Arガスを，例えば 2000sccmの流量で供 給しつつ，排気装置 11によって処理容器 2内の雰囲気を排気し，処理容器 2内の圧 力を 126. 66Paの減圧度に維持する。このときヒータ 4aによってウェハ Wを例えば 4 00°Cに加熱する。このようにウェハ Wを事前に十分に加熱し，また処理容器 2内を減 圧することで，ウェハ Wに付着していた水分を効果的に除去でき，また Arガスを供給 しつつ処理容器 2内を排気しているので，前記ウェハ Wから除去した水分や，処理 容器 2内の残留雰囲気を効果的にパージすることができる。これによつてプラズマ窒 化処理の際に N原子を基板に均一に，かつ効果的に導入できる。このようないわば プリヒート工程は，例えば 70秒間行われる。
[0047] 次いでプラズマ着火工程が行われる。このとき処理容器 2内には，例えば 2000scc mの流量で Arガスが供給され続け，処理容器 2内の圧力は， 126. 66Paの減圧度 に維持される。このように本来のプラズマ窒化処理時の圧力よりも高く処理容器 2内 の圧力を設定することで，いわゆるプラズマ着火がしゃすい。なおプラズマ着火の際 のマイクロ波供給装置 36の出力は 2000Wであり，またこのようなプラズマ着火工程 は，例えば 5秒間行われる。
[0048] 次いでプラズマ窒化処理を安定にするため，処理容器 2内をさらに減圧してその圧 力を 6. 7Paにする。このとき Arガスの供給流量は lOOOsccmに落とされ，またマイク 口波供給装置 36の出力も 1500Wに落とされ，処理容器 2内の圧力，マイクロ波供給 装置 36の出力とも，プラズマ窒化処理時の圧力，出力に設定される。このようないわ ば準備，調整工程は例えば 5秒間行われる。
[0049] 次いで，処理容器 2内の圧力が 6. 7Pa,マイクロ波供給装置 36の出力が 1500W , Arガスの供給流量が lOOOsccmに各々維持されたまま，処理容器 2内に窒素ガス 力 たとえば 40sccmの流量で供給され，ウェハ Wの酸ィ匕膜に対してプラズマ窒化処 理がなされる。このプラズマ窒化処理の時間は，例えば 5— 40秒間である。
[0050] 所定のプラズマ窒化処理が終了すると，マイクロ波供給装置 36を停止し，プラズマ を消失させる（いわゆるプラズマ OFF)。このとき窒素ガスは 40sccm, Arガスは 100 Osccmの供給流量が維持され，処理容器 2内の圧力も 6. 7Paに維持される。このよ うなプラズマ消失の工程が例えば 3秒間行われる。
[0051] 次いで窒素ガス， Arガスの供給が停止され，例えばプラズマ処理装置 1と接続され ているロードロック室のような予備室と同じ圧力まで，処理容器内の圧力が高められ た後，ウェハ Wは処理容器 2から搬出される。
[0052] このような工程でプラズマ窒化処理を行うことで，低プラズマダメージで窒素を均一 に酸ィ匕膜表面側に導入することができ， NBTI耐性， ON電流特性を向上させること ができる。
[0053] 以上のプラズマ処理にあたっては，プラズマ源として平面アンテナを用いたマイクロ 波プラズマを使用したが，その他のプラズマ源として平行平板型 (容量型)プラズマ， 誘導結合型プラズマ（ICP) , ECRプラズマ，表面波プラズマ，マグネトロン型プラズ マ等が適用可能である。
産業上の利用可能性 本発明は，リーク電流を増大させることなく半導体デバイスの絶縁膜を薄くすること ができ，特に動作速度が高速の半導体デバイスの製造に有用である。

Claims

請求の範囲
[1] 酸化膜形成後の基板に対して，マイクロ波によって発生させたプラズマによって窒化 処理するプラズマ処理方法であって，
前記プラズマによる窒化処理は，マイクロ波の供給を断続的に行って発生させたブラ ズマによって行う。
[2] 請求項 1のプラズマ処理方法において，
少なくとも，前記断続的な供給におけるマイクロ波の供給'停止の繰り返し周期，又は マイクロ波の供給 ON時間と OFF時間の比を変化させることで，窒化処理後の膜質 を向上させる。
[3] 請求項 1のプラズマ処理方法において，
前記断続的な供給におけるマイクロ波の供給 ON時間は， 5— 100 sである。
[4] 請求項 1のプラズマ処理方法において，
前記断続的な供給におけるマイクロ波の供給 OFF時間は， 5— 100 sである。
[5] 請求項 1のプラズマ処理方法において，
前記断続的な供給におけるマイクロ波の供給'停止の繰り返し周期は， 5kHz— 100 kHzである。
[6] 請求項 1のプラズマ処理方法において，
前記断続的な供給におけるマイクロ波の供給 ON時間と OFF時間の比は， 0. 1-2 : 1である。
[7] 請求項 1のプラズマ処理方法において，
前記窒化処理した後の，酸ィ匕膜中の窒素濃度は 5— 15原子％である。
[8] 請求項 1のプラズマ処理方法において，
前記プラズマ窒化処理は，プラズマ処理装置を用いて行われ，
前記プラズマ処理装置は，
処理容器内で基板を載置する載置台と，
処理容器の上方に配置され，処理空間にマイクロ波を導入してマイクロ波を発生させ るため誘電体と，
前記処理容器内の上方に処理ガスを供給するガス供給部と， 前記ガス供給部のガス供給口よりも下方で載置台上の基板よりも上方に配置され， 多数の透孔を有し，かつ少なくとも前記基板を覆う形態の誘電体板とを備えて!、る。
[9] 請求項 1のプラズマ処理方法において，
前記プラズマ窒化処理の後，さらに前記基板に対して減圧雰囲気でァニール処理を 行う工程を有する。
[10] 請求項 9のプラズマ処理方法において，
前記ァニール処理は，減圧容器内において， 20— lOOOOOPaの減圧度で行われる
[11] 請求項 9のプラズマ処理方法において，
前記ァニール処理は， 1秒一 30秒間，基板を 900°C— 1200°Cの温度に加熱して行 われる。
[12] 請求項 9のプラズマ処理方法において，
前記ァニール処理は，少なくとも酸素を含むガスを減圧容器内に導入し，この減圧 容器内において行われる。
[13] プラズマ処理方法をプラズマ処理装置にぉ 、て実行させるためのソフトウェアを含む
,コンピュータ記憶媒体であって，
前記プラズマ処理方法は，マイクロ波の断続的な供給によって発生させたプラズマに より，酸化膜形成後の基板に対して窒化処理するプラズマ処理方法である。
PCT/JP2005/003488 2004-03-03 2005-03-02 プラズマ処理方法及びコンピュータ記憶媒体 WO2005086215A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP05719803A EP1722406A1 (en) 2004-03-03 2005-03-02 Plasma processing method and computer storing medium
JP2006510687A JP5101103B2 (ja) 2004-03-03 2005-03-02 プラズマ処理方法及びコンピュータ記憶媒体
CN2005800068658A CN1926670B (zh) 2004-03-03 2005-03-02 等离子体处理方法
US11/514,236 US7723241B2 (en) 2004-03-03 2006-09-01 Plasma processing method and computer storage medium
US12/757,802 US7897518B2 (en) 2004-03-03 2010-04-09 Plasma processing method and computer storage medium
US13/019,093 US8183165B2 (en) 2004-03-03 2011-02-01 Plasma processing method

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-058945 2004-03-03
JP2004058945 2004-03-03
JP2004-268236 2004-09-15
JP2004268236 2004-09-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/514,236 Continuation-In-Part US7723241B2 (en) 2004-03-03 2006-09-01 Plasma processing method and computer storage medium

Publications (1)

Publication Number Publication Date
WO2005086215A1 true WO2005086215A1 (ja) 2005-09-15

Family

ID=34921660

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/003488 WO2005086215A1 (ja) 2004-03-03 2005-03-02 プラズマ処理方法及びコンピュータ記憶媒体

Country Status (7)

Country Link
US (3) US7723241B2 (ja)
EP (1) EP1722406A1 (ja)
JP (1) JP5101103B2 (ja)
KR (2) KR100956467B1 (ja)
CN (2) CN1926670B (ja)
TW (1) TW200540992A (ja)
WO (1) WO2005086215A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008081724A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
WO2008081723A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
US7723241B2 (en) 2004-03-03 2010-05-25 Tokyo Electron Limited Plasma processing method and computer storage medium

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
WO2008146805A1 (ja) * 2007-05-29 2008-12-04 Tokyo Electron Limited プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、およびプラズマ処理装置
JP5520455B2 (ja) * 2008-06-11 2014-06-11 東京エレクトロン株式会社 プラズマ処理装置
JP5357486B2 (ja) * 2008-09-30 2013-12-04 東京エレクトロン株式会社 プラズマ処理装置
JP5490087B2 (ja) * 2011-12-28 2014-05-14 東京エレクトロン株式会社 マイクロ波加熱処理装置および処理方法
KR101851199B1 (ko) 2011-12-28 2018-04-25 삼성전자주식회사 질화된 게이트 절연층을 포함하는 반도체 소자 및 그 제조 방법
CN106159036A (zh) * 2015-04-13 2016-11-23 中兴通讯股份有限公司 一种硅基光电子系统的制备方法
JP2019009305A (ja) * 2017-06-26 2019-01-17 東京エレクトロン株式会社 プラズマ処理装置
CN112864007B (zh) * 2019-11-28 2022-04-12 长鑫存储技术有限公司 半导体结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP2003077915A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法及びその形成装置
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627345B2 (ja) * 1988-11-18 1994-04-13 住友金属工業株式会社 プラズマプロセス装置
JPH08288271A (ja) * 1995-04-18 1996-11-01 Sony Corp 成膜方法およびこれに用いる成膜装置
US6143081A (en) 1996-07-12 2000-11-07 Tokyo Electron Limited Film forming apparatus and method, and film modifying apparatus and method
KR100537679B1 (ko) * 1996-07-12 2006-04-06 동경 엘렉트론 주식회사 성막장치 및 성막방법
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP2002208593A (ja) 2001-01-11 2002-07-26 Tokyo Electron Ltd シリコン酸窒化膜形成方法
JP3619795B2 (ja) * 2001-08-31 2005-02-16 株式会社東芝 半導体装置の製造方法
JP2003282565A (ja) * 2002-01-18 2003-10-03 Arieesu Gijutsu Kenkyu Kk 成膜方法、成膜装置、及び半導体装置
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
WO2003098678A1 (fr) 2002-05-16 2003-11-27 Tokyo Electron Limited Procede de traitement de substrat
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
JP5101103B2 (ja) * 2004-03-03 2012-12-19 東京エレクトロン株式会社 プラズマ処理方法及びコンピュータ記憶媒体
US7163877B2 (en) * 2004-08-18 2007-01-16 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
US7674722B2 (en) * 2004-10-28 2010-03-09 Tokyo Electron Limited Method of forming gate insulating film, semiconductor device and computer recording medium
US20070049048A1 (en) * 2005-08-31 2007-03-01 Shahid Rauf Method and apparatus for improving nitrogen profile during plasma nitridation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP2003077915A (ja) * 2001-09-04 2003-03-14 Matsushita Electric Ind Co Ltd 絶縁膜の形成方法及びその形成装置
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7723241B2 (en) 2004-03-03 2010-05-25 Tokyo Electron Limited Plasma processing method and computer storage medium
US7897518B2 (en) 2004-03-03 2011-03-01 Tokyo Electron Limited Plasma processing method and computer storage medium
US8183165B2 (en) 2004-03-03 2012-05-22 Tokyo Electron Limited Plasma processing method
WO2008081724A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
WO2008081723A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
JPWO2008081724A1 (ja) * 2006-12-28 2010-04-30 東京エレクトロン株式会社 絶縁膜の形成方法および半導体装置の製造方法
JPWO2008081723A1 (ja) * 2006-12-28 2010-04-30 東京エレクトロン株式会社 絶縁膜の形成方法および半導体装置の製造方法
US20100323529A1 (en) * 2006-12-28 2010-12-23 Tokyo Electron Limited Method for forming insulating film and method for manufacturing semiconductor device
US8158535B2 (en) 2006-12-28 2012-04-17 Tokyo Electron Limited Method for forming insulating film and method for manufacturing semiconductor device
US8247331B2 (en) 2006-12-28 2012-08-21 Tokyo Electron Limited Method for forming insulating film and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR100956467B1 (ko) 2010-05-07
KR20060116030A (ko) 2006-11-13
JP5101103B2 (ja) 2012-12-19
KR100956466B1 (ko) 2010-05-07
JPWO2005086215A1 (ja) 2008-01-24
KR20080079339A (ko) 2008-08-29
US20100196627A1 (en) 2010-08-05
CN1926670A (zh) 2007-03-07
EP1722406A1 (en) 2006-11-15
CN1926670B (zh) 2011-05-18
TWI368945B (ja) 2012-07-21
US7723241B2 (en) 2010-05-25
US7897518B2 (en) 2011-03-01
US20110124202A1 (en) 2011-05-26
US20070059944A1 (en) 2007-03-15
TW200540992A (en) 2005-12-16
US8183165B2 (en) 2012-05-22
CN102181819A (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
WO2005086215A1 (ja) プラズマ処理方法及びコンピュータ記憶媒体
TWI390675B (zh) A gate insulating film forming method, a semiconductor device, and a computer recording medium
JP4926219B2 (ja) 電子デバイス材料の製造方法
JP4280686B2 (ja) 処理方法
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
KR101028625B1 (ko) 기판의 질화 처리 방법 및 절연막의 형성 방법
TWI478224B (zh) 基板處理裝置及半導體裝置之製造方法
JP2008147365A (ja) 半導体装置および半導体装置の製造方法
KR101477831B1 (ko) 플라즈마 질화 처리에 있어서의 챔버 내의 전처리 방법, 플라즈마 처리 방법, 및 플라즈마 처리 장치
JP2005150637A (ja) 処理方法及び装置
JP4965849B2 (ja) 絶縁膜形成方法およびコンピュータ記録媒体
WO2003098678A1 (fr) Procede de traitement de substrat
KR101464867B1 (ko) 반도체 장치 제조 방법, 기판 처리 장치 및 기록 매체
JP2007324185A (ja) プラズマ処理方法
JP2004175927A (ja) 表面改質方法
WO2003052810A1 (fr) Procede de traitement d'un substrat
JP2005252031A (ja) プラズマ窒化方法
JP2004047948A (ja) 半導体装置の製造方法及び半導体製造装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006510687

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2005719803

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067017788

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 200580006865.8

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 1020067017788

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005719803

Country of ref document: EP