TW200540992A - Plasma processing method and computer storing medium - Google Patents

Plasma processing method and computer storing medium Download PDF

Info

Publication number
TW200540992A
TW200540992A TW094106460A TW94106460A TW200540992A TW 200540992 A TW200540992 A TW 200540992A TW 094106460 A TW094106460 A TW 094106460A TW 94106460 A TW94106460 A TW 94106460A TW 200540992 A TW200540992 A TW 200540992A
Authority
TW
Taiwan
Prior art keywords
plasma
plasma processing
processing method
scope
treatment
Prior art date
Application number
TW094106460A
Other languages
English (en)
Other versions
TWI368945B (zh
Inventor
Seiji Matsuyama
Toshio Nakanishi
Shigenori Ozaki
Hikaru Adachi
Koichi Takatsuki
Yoshihiro Sato
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200540992A publication Critical patent/TW200540992A/zh
Application granted granted Critical
Publication of TWI368945B publication Critical patent/TWI368945B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

200540992 (1) 九、發明說明 【發明所屬之技術領域】 本發明係關於電漿處理方法及電腦記憶媒體。 【先前技術】 於最近的半導體裝置中，爲了使動作速度提升，需要 使閘極絕緣膜的厚度變薄。但是，於習知之例如矽氧化膜 中，如使膜厚變薄，則會有洩漏電流增加，而且，電極材 料所含有之硼（Boron )穿過絕緣膜的問題，所以並不理 想。因此，考慮採用即使是薄的薄膜，也能確保特定的絕 緣性，並且可以抑制硼之擴散之氧氮化膜。 於氧氮化膜之形成上，在形成氧化膜後，藉由使用微 波之電漿處理裝置，對於該氧化膜進行電漿氮化處理，藉 此以形成氧氮化膜之方式被提出（專利文獻1 )。在此種 情形下，微波係連續供給而使之產生電漿。 如依據藉由此種電漿氮化處理的氧氮化膜之形成方卞去 ，可使氮氣分布偏向電極（表面）側，因此，能獲得可以 獲得和熱氧化膜相同程度的平頻帶電壓，而且，基於前@ 理由，可在表面側容易阻止不純物之擴散等電漿的優|占。 [專利文獻1]日本專利特開2002-208 5 93號公報 【發明內容】 [發明所欲解決之課題] 於進行電漿氮化處理時，會有基於那時之電漿而受g 200540992 (2) 損傷，因此，之後，進行退火處理。從前的此種退火處理 係採用：幾乎於大氣壓氣氛下，31〜60秒間，將基板加熱 爲約1 1 0 0 °C〜1 2 0 0 °C之所謂的「強退火處理」。但是，如 實施該種強退火處理時，藉由該退火處理，氧氣擴散，膜 厚增加，介電率降低，動作速度變慢，特別是在PMOSFET 中，會有NBTI(Negative Bias Temperature Instability:於 PMOSFET之閘極施加負電壓，持續給予100°C程度之溫度 φ 應力時，經時性之源極、汲極間的ON電流之劣化，或產 生往臨界値之負方向的移位之現象（負電壓高溫應力時之 不穩定性））特性顯著劣化之虞。因此，期待一面利用低 的電子溫度之微波電漿的優點，一面即使進行那種電漿氮 化處理，也不需要那之後的強退火處理之技術。 另外，習知上，難於使於閘極氧化膜導入氮氣之電晶 體的靜特性（閘極洩漏電流、源極汲極ON電流）和NBTI 之兩者提升。 • 本發明係有鑑於此點而完成者，其目的在於：對於氧 化膜形成後之基板，於藉由微波所使之產生的電漿來做氮 化處理時，可抑制氮化時之損傷，且不需要之後的退火處 理，或即使進行退火處理，也可以極爲弱的退火處理加以 解決，結果爲可使氧氮化膜的膜質提升，且能達成半導體 裝置的洩漏電流之降低、動作速度的提升、及NBTI承受性 的提升、靜特性的提升。 [解決課題之手段] -6 - 200540992 (3) 爲了達成前述目的，本發明之電漿處理方法，其特徵 爲：對於氧化膜形成後的基板，於藉由微波產生的電漿來 進行氮化處理時，係斷續地進行前述微波之供給而進行電 漿氮化處理。例如，所謂脈衝狀地供給微波，只之進行電 漿氮化。 如依據發明人等人之見識，和如目前爲止般，連續供 給微波而進行電漿氮化處理時相比，於斷續地進行微波之 供給而進行電漿氮化處理時，基於在微波之供給OFF時間 中，電漿的電子溫度降低，抑制對於氧化膜表面的離子衝 擊，認爲氧化膜之氮氣活性種的擴散速度得以降低。其結 果爲：可以抑制例如氮氣集中於矽基板和氧氮化絕緣膜之 界面中，其之濃度變高。其結果爲：不使膜厚（氧化膜換 算膜厚：EOT)變厚，且可抑制洩漏電流，同時，NBTI特 性獲得提升之質優的氧氮化膜。如依據本發明人等人之驗 證，比起以往，NBTI特性提升2〜10倍。 另外，進而如依據發明人等之檢驗，至少藉由使前述 斷續供給之微波的的供給、停止的重複週期，或微波之供 給ON時間和OFF時間的比値（動作比値）改變，即使改變 習知之膜中的氮氣濃度，關於具有妥協關係之MOSFET的 ON電流特性和NBTI承受性，知道其雙方都獲得提升。因 此，如前述般，於斷續地進行微波之供給時，至少藉由使 重複週期或微波的供給之ON時間和OFF時間的比値改變， 可使ON電流特性和NBTI承受性之雙方提升，能使由此點 所評估之膜質提升。 200540992 (4) 斷續地供給之微波的供給ON時間爲5〜100 ，較好 爲5〜50μδ，微波的供給OFF時間爲5〜lOOps，較好爲5〜 5 0 。另外，斷續地供給之微波的供給、停止之重複週期 爲5 kHz〜10 0kHz，較好爲10〜50kHz。進而，斷續地供給 之微波的供給ON時間和OFF時間的比値爲0· 10〜5 : 1，即 以脈衝狀波形來說之ON動作比値爲9〜90%之程度，較佳 爲30〜83%，更佳爲50%。斷續之供給可依據微波供給之 # ON-OFF，也可藉由所供給之脈衝波使之進行調變。 另外，在前述氮化處理後之氧化膜中的氮氣濃度爲5 〜1 5 (原子％ )，較好爲9〜1 3 (原子％ )。藉由控制在此 範圍之濃度，可以使洩漏電流、ON電流、NBTI承受性獲 得提升。另外，氮化處理時之處理容器內的壓力，以 lmTorr〜10T(0.133Pa〜1 3 3 0Pa)程度爲佳，較佳爲 lOmTorr 〜 lT(1.33Pa〜133.3Pa)。 在實行此種本發明之電漿處理時，以使用如下構造之 • 電漿處理裝置來進行爲佳。即使用具備：在處理容器內載 置基板之載置台、及配置於處理容器之上方，且在處理空 間導入微波，而使之產生微波之介電質、及對前述處理容 器內之上方供給處理氣體之氣體供給部、及配置於前述氣 體供給部的氣體供給口下方，且是載置台上之基板的上方 ，具有多數之穿透孔，且至少覆蓋前述基板之形態的介電 質板之電漿處理裝置，來進行電漿氮化處理時，藉由具有 多數的穿透孔之介電質板，高能量離子藉由該介電質而被 遮蔽，可以減輕對於氮化膜之損傷，能夠抑制電漿氮化處 -8- 200540992 (5) 理所伴隨之電漿損傷。藉此’可以更短時間之弱退火處理 即可解決爲了謀求損傷之回復所實施的其後之退火處理’ 能夠抑制基於退火處理之膜厚的增加。 如前述般，電漿氮化處理後’雖有進行退火處理之必 要的情形，但是，在本發明中’較好爲對於基板在減壓氣 氛下進行退火處理。例如’較好爲於減壓容器內’以 2 0 P a〜1 0 0 0 0 0 P a之減壓壓力來進行。另外，以時間爲1秒〜 30秒內，將基板加熱爲900 °C〜1200 °C之溫度而進行之「 弱退火處理」即可。 [發明效果] 如依據本發明，對於氧化膜形成後之基板’於藉由微 波所產生電漿而進行氮化處理時，可抑制電漿氮化時之損 傷，不需要其之後之退火處理，或即使進行退火處理，以 極爲弱之退火處理便可以解決。藉此，可使氧氮化膜之膜 # 質提升，可抑制被產品化之半導體裝置的洩漏電流、能達 成動作速度之提升、及NBTI承受性之提升。 【實施方式】 以下，針對本發明之實施形態做說明。第1圖係顯示 實施關於本實施形態之電漿處理方法用之電漿處理裝置1 之縱剖面圖的樣子，此電漿處理裝置1例如係具備：由鋁 形成而上部開口之有底圓筒狀的處理容器2。處理容器2係 被接地。於此處理容器2之底部係設置有作爲載置當成基 -9 - 200540992 (6) 板之例如半導體晶圓（以下’稱爲晶圓）w之載置台的感 應器3。此感應器3係例如由鋁形成’其內部設設置有藉由 從外部電源4之電力的供給而發熱的加熱器4 a °藉此’可 將感應器3上之晶圓W加熱爲特定溫度。 於處理容器2的底部係設置有藉由真空泵等之排氣裝 置11而將處理容器2內之空氣予以排氣之排氣管12°另外 ，於處理容器2的側壁係設置有供給從處理氣體供給源來 φ 之處理氣體之氣體導入部13。氣體導入部13例如使用氣體 噴嘴。於本實施形態中，處理氣體供給源係準備有氬氣體 供給源1 5、氮氣體供給源1 6，介由各閥門1 5 a、1 6 a、質流 控制器15b、16b、然後閥門15c、16c而連接於氣體導入部 13 〇 於處理容器2之上部開口係介由確保氣密性之Ο型環等 之密封材1 4，例如設置有由介電質之石英構件所形成的透 過窗20。也可使用例如Al2〇3、A In等之陶瓷來代替石英構 • 件、其他的介電質材料。藉由此 透過窗20，於處理容器2內形成有處理空間S。透過窗 20係平面形態爲圓形。 於透過窗20的上方設置有平面狀之天線構件，例如圓 板狀之徑向線槽天線30，進而，於此徑向線槽天線30之上 面配置有延波板3 1，於此延波板3 1進而設置有覆蓋延波板 31之外蓋32。於外蓋32設置有冷卻部，用以冷卻外蓋32和 透過窗20。徑向線槽天線30係由具有導電性之材質，例如 Ag、Αιι等所電鍍或塗布之銅的薄圓板，多數之縫隙33例 -10- 200540992 (7) 如整列爲渦卷狀或同心圓狀而形成。 於外蓋3 2連接有同軸導波管3 5，此同軸導波管3 5係藉 由內側導體35a和外管35b所構成。內側導體35a係和徑向 線槽天線3 0連接。內側導體3 5 a之徑向線槽天線3 0側係具 有圓錐狀，成爲對於徑向線槽天線30可有效率地傳播微波 。同軸導波管3 5係使在同軸導波管3 5所產生的例如 2.4 5Ghz之微波介由矩形導波管37a、模式轉換器37、同軸 φ 導波管35、延波板31、徑向線槽天線30而傳播於透過窗20 。然後，介由該微波能量，於透過窗20之下面形成電磁場 ，而將藉由氣體導入部1 3所供應給處理容器2內之處理氣 體予以電漿化，對於感應器3上之晶圓W進行電漿處理。 而且，於前述微波供給裝置36附設有使微波之供給做ON-OFF之脈衝振盪器3 8，藉由此脈衝振盪器3 8之動作，微波 被脈衝調變，而可以斷續地供給。 於處理容器2之側壁5的上方，且爲前述氣體導入部1 3 # 之下方，係水平配置有淋浴板41。此淋浴板41係藉由介電 質，例如石英材所構成，於面內均勻地形成有多數的穿透 孔42。藉由此淋浴板4 1，處理容器2內的處理空間而區分 爲上方處理空間S 1、下方處理空間S2。藉由此淋浴板4 1， 可將在上方處理空間S 1所產生之離子予以捕捉而只使活性 基通過。藉此，可以抑制離子損傷。 於比氣體導入部13更下方之處理容器2的內壁表面設 置有石英內襯42，得以防止於處理容器2內產生電漿時， 基於濺鍍而由處理容器2內壁表面產生金屬污染。 -11 - 200540992 (8) 具有前述構造之電漿處理裝置1係藉由控制裝置7 1所 控制。控制裝置71係具有：中央處理裝置72、支撐電路73 、以及包含相關之控制軟體之記憶媒體74。此控制裝置7 1 例如係控制來自氣體導入部1 3之氣體的供給、停止、流量 調整、加熱器14a之溫度調節、排氣裝置11之排氣、進而 微波供給裝置3 6、脈衝振盪器3 8等，進行於電漿處理裝置 1中，被實施電漿處理之各製程所必要之控制。 # 控制裝置7 1之中央處理裝置72可以使用泛用電腦之處 理器。記憶媒體74例如可以使用··以RAM、ROM、軟碟、 硬碟爲首之各種形式的記憶媒體。另外，支撐電路73係爲 了以各種方法來支撐處理而和中央處理裝置72連接。 電漿處理裝置1係具有以上構造，例如，對於藉由熱 氧化處理或電漿氧化處理而於表面形成有矽氧化膜之晶圓 W進行電漿氮化處理時，於處理容器2內之感應器3上載置 晶圓W，由氣體導入部13而以例如1 000/ 40SCcm之流量將 # 特定之處理氣體，例如Ar/N2之混合氣體供給至處理容器2 內，一面由氣體導入部13進行排氣，使處理空間S內成爲 特定之壓力，例如1.3Pa〜133.3Pa，較好爲6.7Pa〜126.6Pa 。此處，設爲6.7Pa。然後，藉由微波供給裝置36而使產 生高頻之微波，藉由根據脈衝振盪器3 8之調變而斷續地進 行微波之供給，且介由同軸導波管3 5、延波板3 1，而對於 徑向線槽天線3 0均勻地傳播微波。此時之微波的功率係平 均800W，重複週期爲ΟΝ: 50μ3、OFF: 50μ3。藉此，由徑 向線槽天線30之縫隙33對於透過窗20斷續地進行電磁波之 -12- 200540992 (9) 供給。 藉此，於透過窗20之下面形成有電場，於上方處理空 間S 1中，前述處理氣體被電漿化。然後，氮氣活性基通過 淋浴板4 1之穿透孔42，而均勻地被供應至晶圓W的表面， 對於氧化膜進行氮化處理。此時之電漿密度爲 lxl01G〜5xl〇12/cm3，電漿的電子密度被抑制爲低至0.1〜 1 eV，因此，可以高密度而使離子之能量變低，可做低損 φ 傷之電獎處理。 此時，微波之供給係斷續地進行，因此，平均之氮氣 離子照射能量降低，而且，在供給OFF時間中，晶圓W之 表面溫度降低，氧化膜的氮化種之擴散速度降低，能進行 損傷少之電漿氮化處理。而且，在前述之電漿處理裝置1 中，係介由淋浴板4 1而進行電漿氮化處理，所以高能量離 子之直射係藉由淋浴板4 1而被遮蔽，因此，由此點，也可 進行對於晶圓W之氧化膜損傷少之電漿氮化處理。 Φ 微波之斷續供給ON時間，較好爲每一周圍爲5〜 100μ5。另外，微波之供給、停止之重複週期較好爲 5kHz〜100kHz。另外，斷續供給之微波的供給ON時間和 OFF時間之比値，以0.10〜5 : 1爲佳，即將所供給的微波 視爲脈衝狀波形時，ON動作比値爲9〜90%。較佳爲30〜 8 3 %，更佳爲5 0 %。 如此被電漿氮化處理之晶圓W，也可以如下述般予以 退火處理。退火處理雖可使用種種之退火裝置，例如，可 以使用第2圖所示之燈退火方式之退火裝置51。 -13- 200540992 (10) 此退火裝置5 1係在處理容器5 2的內部上方水平配置有 透明之石英板53，於蓋部54和石英板53之間的空間配置有 作爲加熱源之例如燈管54。處理容器52之底部係形成有和 真空排氣手段（未圖示出）連通之排氣口 55。於處理容器 2之側壁的石英板5 3之下方設置有氣體供給口 5 6。晶圓W 係被載置於設置在處理容器2的底部之支撐銷57上。 於此種退火裝置5 1中，對於電漿氮化處理後的晶圓W • 進行退火處理。處理條件例如係由氣體供給口 56供給 N2/02混合氣體，另外，處理容器2內例如被減壓至 13 3Pa(lTor〇之程度，晶圓W被加熱爲100(TC之程度。另 外，處理氣體另外也可以使用例如至少包含氧氣之氣體， 爲了降低氧氣氛壓，例如以氮氣加以稀釋者。進而，也可 以添加氨、氫來使用。於此加熱條件下，晶圓W例如被施 以1〜30秒，較佳爲5〜1 0秒之弱退火處理。和習知的氮化 處理後之退火處理相比，此種減壓氣氛下之短時間的退火 ® 處理較佳。藉此，可不太增加氧氮化膜之膜厚，更使氧氮 化膜之膜質，即NBTI承受性、ON電流特性提升，而且， 也可使電漿處理後之氧氮化膜中及界面的損傷恢復。 說明藉由前述實施例之電漿處理方法，例如，形成P -MOSFET之閘極絕緣膜時的效果。第3圖係槪略地顯示P-MOSFET61之構造，於N型半導體基板62各形成P型半導體 63、64，各汲極67、源極68被引出。而且，於其間形成有 閘極絕緣膜6 5，於其上形成有閘極6 6，進而，形成有閘極 引出電極69。然後，此閘極絕緣膜65係採用前述被電漿氮 -14- 200540992 (11) 化處理之氧氮化膜。另外，ν-mosfet係藉由反過來形成 N型半導體基板62和P型半導體63、64所構成。 於閘極絕緣膜65採用藉由本實施形態而被電漿氮化之 氧氮化膜時，氮氣濃度在N型半導體基板62和閘極絕緣膜 65之界面側，比起習知的電漿氮化處理之氧氮化膜，受到 抑制而被控制，其結果爲：NBTI承受性獲得提升。接著， 和其它特性一同地對其更詳細加以說明。 φ 第4圖係顯示在氧化膜換算膜厚和洩漏電流之關係中 ，對於氧化膜（X)，施以「習知的電漿氮化處理」（丫）和「 習知的電漿氮化處理+習知的退火處理」（Z )的情形，和 藉由本實施形態之處理，即「藉由微波之斷續供給之電漿 氮化處理」（A )，和「藉由微波之斷續供給之電漿氮化 處理+本發明之退火處理（弱退火處理）」（B )之情形。 如依據第4圖所示之N-MOSFET，比起「習知的電漿氮 化處理」（Y )，實施形態之「藉由微波之斷續供給之電 # 漿氮化處理」（A )可達成閘極絕緣膜間的洩漏電流之進 一步降低，而且，膜厚比較薄。而且，對於進而施以退火 處理時，在「習知的電漿氮化處理+習知的退火處理」（z) 中，洩漏電流雖然確實降低，但是，膜厚相當地增加’高 速動作劣化。相對於此，在「藉由微波之斷續供給之電漿 氮化處理+本發明之退火處理（弱退火處理）」（B )中’ 洩漏電流値本身雖比習知型少許差些，但是，膜厚的增加 很少，得以確保高速動作性。 接著，如針對氧化膜換算膜厚和源極-汲極間的N_ -15- 200540992 (12) MO SFET之ON電流特性做調查時，則如第5圖所示般，實 施形態在「藉由微波之斷續供給之電漿氮化處理」（A ) ，和「藉由微波之斷續供給之電漿氮化處理+本發明之退 火處理（弱退火處理）」（B )之其中一種情形，都可獲 得比習知高的ON電流値。 另外，於第5圖中，（C)係顯示使用於電漿處理裝置1 中，拆下淋浴板41之第6圖之電漿處理裝置81，同樣之藉 φ 由微波的斷續供給之電漿氮化處理的情形。即第6圖之電 漿處理裝置81係具有將第1圖所示之電漿處理裝置1的淋浴 板4 1拆除之構造，其它構造係具有和第1圖之電漿處理裝 置1相同的構造。 如觀看第5圖所示之結果.，電漿氮化處理時，藉由具 有第1圖所示之淋浴板41的電漿處理裝置1來進行電漿氮化 處理者，知道可以獲得更高之MOSFET之ON電流値。此認 爲係藉由淋浴板4 1之入射離子量的降低效果和藉由微波之 # 斷續供給所致之電子溫度降低所伴隨之進一步的入射離子 能量的降低效果相乘，而可獲得更好的結果。 接著，調查N-MOSFET之ON電流和NBTI (負電壓高溫 應力施加時之可靠性：例如臨界値電壓移位量，ON電流 値超過容許範圍之壽命，或這些之移位量、劣化程度爲其 指標）承受性。如第7圖所示般，實施形態之電漿氮化處 理可以獲得非常高之NBTI承受性。另外，（D)雖係顯示在 前述電漿氮化處理後進行退火處理中，代替「弱退火處理 」而施以習知之此種的「強退火處理」之情形，但是，如 -16- 200540992 (13) 進行本發明之電漿氮化處理，例如於其後即使進行習知的 「強退火處理」，依然顯示比習知高的NBTI承受性。 接著，第8圖係顯示以使用前述之電漿處理裝置1，使 各種電漿條件改變，對於構成P-MOSFET之閘極絕緣膜的 氧化膜進行電漿氮化處理，而具有藉此所形成之氧氮化膜 之PMOS的ON電流特性爲橫軸，以NBTI承受性爲縱軸之結 果。此時之電漿氮化條件係如下述。 • 基底氧化膜之膜厚爲l.Onm，處理容器內之壓力爲 50mTorr(6.65Pa) >功率爲1 5 0 0 W。另外，電漿氮化處理時 之氣體係氬氣/氮氣之流量比爲1 000sccm/40sccm。電漿 氮化處理時間設爲5、10、20、40秒，那時之閘極氧化膜 中的氮氣濃度各爲5原子％、9原子％、1 1原子％、1 5原子％ 〇 第8圖中，各脈衝條件爲： 脈衝條件1，ON時間/ OFF時間爲5(^S/50pS(ON動作 # 比値50%，重複週期10kHz)， 脈衝條件2，ON時間/ OFF時間爲50pS/l(^S(ON動作 比値83%，重複週期17kHz)， 脈衝條件3，ON時間/ OFF時間爲10μ8/10μ3(ΟΝ動作 比値50%，重複週期50kHz)， 脈衝條件4，ON時間/ OFF時間爲200pS/50(^S(ON動 作比値29%，重複週期1kHz)。 另外，圖中，CW係顯示連續波之情形。 如依據此，脈衝條件4的情形，雖和連續波沒有不同 -17- 200540992 (14) ’但是，隨著由脈衝條件3改變爲脈衝條件1，可以確認到 PMOS之ON電流特性和NBTI承受性都獲得提升。即在習知 的連續波中，ON電流特性和NBTI承受性係有相互妥協之 關係，變更膜中的氮氣濃度而使某一方提升時，則另一方 會降低，可是，如本實施例般，藉由變更ON時間/ OFF時 間（動作比値和重複週期），確認到可使ON電流特性和 NBTI承受性之雙方獲得提升。即於膜中的氮氣濃度爲5原 φ 子％時，NBTI承受性更爲提升，此傾向和氮氣濃度爲9原 子％時，爲幾乎相同之傾向。而且，在氮氣濃度爲11原子 %時，NBTI承受性、ON電流特性之雙方都可幾乎相同程度 獲得提升，氮氣濃度爲15原子％時，可使ON電流特性更爲 提升。氮氣濃度並不限定於此範圍，以1〜20原子％爲佳， 較佳爲5〜1 5原子％，更加爲9〜1 3原子°/〇。總之，可以使 ON電流特性和NBTI承受性之雙方比習知獲得提升。 進而，說明使用電漿處理裝置1之電漿氮化處理製程 # 之一例。 首先，將於表面形成有氧化膜之晶圓W搬入處理容器 2內，於感應器上載置晶圓W。然後，於處理容器2內例如 以2000sccm之流量一面供給Ar氣體，一面藉由排氣裝置11 而將處理容器2內之空氣予以排氣，將處理容器2內的壓力 維持在126.66Pa之減壓壓力。此時，藉由加熱器4a而將晶 圓W加熱爲例如400 °C。如此，將晶圓W於事前充分加熱， 而且，藉由使處理容器2內加以減壓，可有效果地去除附 著於晶圓W之水分，另外，一面供給Ar氣體一面將處理容 -18- 200540992 (15) 器2內進行排氣’因此，可有效果地沖洗由前述晶圓w所 去除之水分或處理容器2內之殘留空氣。藉此，於電漿氮 化處理時，可將N原子均勻地、而且有效果地導入基板。 此種所謂之預先加熱製程例如進行70秒鐘。 接著，進行電漿點火製程。此時，於處理容器2內例 如以2000sccm之流量持續供給Ar氣體，處理容器2內的壓 力被維持在126· 66Pa之減壓壓力。如此，藉由設定比本來 φ 之電漿氮化處理時之壓力更高的處理容器2內之壓力，可 使所謂之電漿點火變得容易。另外，電漿點火時之微波供 給裝置36的輸出爲2000W，另外，此種電漿點火製程例如 進行5秒鐘。 接著，爲了使電漿氮化處理穩定，進而使處理容器2 內減壓，使其壓力成爲6.7Pa。此時，Ar氣體之供給流量 被降爲lOOOsccm，另外，微波供給裝置36之輸出也被降爲 1500W，處理容器2內的壓力、微波供給裝置36之輸出都 • 被設定爲電漿氮化處理時之壓力、輸出。此種所謂準備、 調整工程例如進行5秒鐘。 接著，處理容器2內的壓力各維持爲6.7Pa、微波供給 裝置36之輸出爲1500W、Ar氣體之供給流量爲lOOOsccm， 處理容器2內以例如4〇SCCm之流量供給氮氣，對於晶圓W 之氧化膜進行電漿氮化處理。此電漿氮化處理之時間例如 爲5〜4 0秒鐘。 特定之電漿氮化處理一結束時，停止微波供給裝置3 6 ，使電漿消失（所謂之電漿OFF )。此時，氮氣維持爲 200540992 (16) 40sccm、Ar氣體爲lOOOsccm之供給流量，處理容器2內之 壓力也被維持爲6.7Pa。此種電漿消失製程例如進行3秒鐘 〇 接著，停止氮氣、Αι*氣之供給，例如，直到和電漿處 理裝置1連接之負載閉鎖室之預備室相同壓力爲止，處理 容器內之壓力被提高後，晶圓W由處理容器2被搬出。 藉由以此種製程來進行電漿氮化處理，可以低電漿損 # 傷而將氮氣均勻地導入氧化膜表面側，能使NBTI承受性、 ON電流特性予以提升。 於以上之電漿處理中，作爲電漿源，雖使用利用平面 天線之微波電漿，但是，作爲其它之電漿源，也可以使用 平行平板型（電容型）電漿、感應耦合型電漿（ICP)、ECR 電漿、表面波電漿、磁控管型電漿等。 [產業上利用可能性] • 本發明可不使洩漏電流增加，且使半導體裝置的絕緣 膜變薄，特別是於動作速度高之半導體裝置的製造上有用 【圖式簡單說明】 第1圖係實施關於實施形態之電漿處理方法用之電漿 處理裝置的縱剖面圖。 第2圖係實施退火處理之退火裝置的縱剖面圖。 第3圖係於閘極絕緣膜採用本實施形態所形成之氧氮 -20- 200540992 (17) 化膜之P-MOSFET的說明圖。 第4圖係顯示氧化膜換算膜厚和洩漏電流之特性的說 明圖。 第5圖係顯示氧化膜換算膜厚和源極-汲極間之 M0SFET的ON電流特性之說明圖。 第6圖係不具有淋浴板之電漿處理裝置的縱剖面圖。 第7圖係顯示P-MOSFET的ON電流和NBTI承受性的特 φ 性之說明圖。 第8圖係顯示使脈衝條件改變時之ρ - Μ Ο S F E T的ON電 流和NBTI承受性之特性的說明圖。 【主要元件符號說明】 1 :電漿處理裝置 2 :處理容器 3 :感應器 • 5 :側壁 2 0 :透過窗 3 6 :微波供給裝置 3 8 :脈衝振盪器 41 :淋浴板 51 :退火裝置 -21 -

Claims (1)

  1. 200540992 (1) 十、申請專利範圍 1 · 一種電漿處理方法，是對於氧化膜形成後的基板 ，藉由利用微波產生的電漿來進行氮化處理，其特徵爲： 前述藉由電漿之氮化處理，係藉由斷續地進行微波之 供給而產生的電漿來進行。 2·如申請專利範圍第1項所記載之電漿處理方法，其 中，至少藉由使前述斷續供給的微波之供給、停止的重複 φ 週期，或微波之供給ON (開啓）時間與OFF (關閉）時間 的比改變，以使氮化處理後的膜質提升。 3 ·如申請專利範圍第1項所記載之電漿處理方法，其 中，前述斷續供給之微波的供給ON時間，係爲5〜1〇0μ3。 4.如申請專利範圍第1項所記載之電漿處理方法，其 中，前述斷續供給之微波的供給OFF時間，係爲5〜1〇〇μ8 〇 5 ·如申請專利範圍第1項所記載之電漿處理方法，其 # 中，前述斷續供給之微波的供給、停止之重複週期，係爲 5kHz〜100kHz 〇 6. 如申請專利範圍第1項所記載之電漿處理方法，其 中，前述斷續供給之微波的供給ON時間和OFF時間之比， 係爲0.1〜2: 1。 7. 如申請專利範圍第1項所記載之電漿處理方法，其 中，前述氮化處理後之氧化膜中的氮氣濃度，係爲5〜1 5 原子％。 8 ·如申請專利範圍第1項所記載之電漿處理方法，其 -22- 200540992 (2) 中，前述電漿氮化處理係使用電漿處理裝置來進行. 前述電漿處理裝置係具備： 在處理容器內載置基板之載置台、及 配置於處理谷窃之上方，且在處理空間導入微波，而 使之產生微波之介電質、及 對則述處理容器內之上方供給處理氣體之氣體供給部 、及 φ 配置於前述氣體供給部的氣體供給口下方，載置台上 之基板的上方’具有多數之穿透孔，且至少覆蓋前述基板 之形態的介電質板。 9·如申請專利範圍第1項所記載之電漿處理方法，其 中，具有：於前述電漿氮化處理後，進而對前述基板，在 減壓氣氛下進行退火處理之製程。 10·如申請專利範圍第9項所記載之電漿處理方法， 其中，前述退火處理係在減壓容器內，於20〜1 0000 01^之 _ 減壓壓力下進行。 11·如申請專利範圍第9項所記載之電漿處理方法， 其中，前述退火處理係於1秒〜30秒內，將基板加熱爲900 °C〜1 200°C之溫度而進行。 12·如申請專利範圍第9項所記載之電漿處理方法， 其中，前述退火處理係至少將包含氧氣之氣體導入減壓容 器內，而於此減壓容器內進行。 1 3 · —種電腦記憶媒體，是包含在電漿處理裝置中執 行電漿處理方法用之軟體，其特徵爲： -23- 200540992 (3) 前述電漿處理方法係藉由微波之斷續供給所產生的電 漿，對氧化膜形成後之基板進行氮化處理之電漿處理方法
    -24-
TW094106460A 2004-03-03 2005-03-03 Plasma processing method and computer storing medium TW200540992A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004058945 2004-03-03
JP2004268236 2004-09-15

Publications (2)

Publication Number Publication Date
TW200540992A true TW200540992A (en) 2005-12-16
TWI368945B TWI368945B (zh) 2012-07-21

Family

ID=34921660

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094106460A TW200540992A (en) 2004-03-03 2005-03-03 Plasma processing method and computer storing medium

Country Status (7)

Country Link
US (3) US7723241B2 (zh)
EP (1) EP1722406A1 (zh)
JP (1) JP5101103B2 (zh)
KR (2) KR100956466B1 (zh)
CN (2) CN1926670B (zh)
TW (1) TW200540992A (zh)
WO (1) WO2005086215A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
KR100956466B1 (ko) 2004-03-03 2010-05-07 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 컴퓨터 기억 매체
JPWO2008081723A1 (ja) * 2006-12-28 2010-04-30 東京エレクトロン株式会社 絶縁膜の形成方法および半導体装置の製造方法
KR101188574B1 (ko) * 2006-12-28 2012-10-05 도쿄엘렉트론가부시키가이샤 절연막의 형성 방법 및 반도체 장치의 제조 방법
WO2008146805A1 (ja) * 2007-05-29 2008-12-04 Tokyo Electron Limited プラズマ窒化処理におけるチャンバ内の前処理方法、プラズマ処理方法、およびプラズマ処理装置
JP5520455B2 (ja) * 2008-06-11 2014-06-11 東京エレクトロン株式会社 プラズマ処理装置
JP5357486B2 (ja) * 2008-09-30 2013-12-04 東京エレクトロン株式会社 プラズマ処理装置
KR101851199B1 (ko) 2011-12-28 2018-04-25 삼성전자주식회사 질화된 게이트 절연층을 포함하는 반도체 소자 및 그 제조 방법
JP5490087B2 (ja) * 2011-12-28 2014-05-14 東京エレクトロン株式会社 マイクロ波加熱処理装置および処理方法
CN106159036A (zh) * 2015-04-13 2016-11-23 中兴通讯股份有限公司 一种硅基光电子系统的制备方法
JP2019009305A (ja) * 2017-06-26 2019-01-17 東京エレクトロン株式会社 プラズマ処理装置
CN112864007B (zh) * 2019-11-28 2022-04-12 长鑫存储技术有限公司 半导体结构的形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627345B2 (ja) * 1988-11-18 1994-04-13 住友金属工業株式会社 プラズマプロセス装置
JPH08288271A (ja) * 1995-04-18 1996-11-01 Sony Corp 成膜方法およびこれに用いる成膜装置
US6143081A (en) * 1996-07-12 2000-11-07 Tokyo Electron Limited Film forming apparatus and method, and film modifying apparatus and method
KR100537679B1 (ko) * 1996-07-12 2006-04-06 동경 엘렉트론 주식회사 성막장치 및 성막방법
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP2002208593A (ja) 2001-01-11 2002-07-26 Tokyo Electron Ltd シリコン酸窒化膜形成方法
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP3619795B2 (ja) * 2001-08-31 2005-02-16 株式会社東芝 半導体装置の製造方法
JP4421150B2 (ja) * 2001-09-04 2010-02-24 パナソニック株式会社 絶縁膜の形成方法
JP2003282565A (ja) * 2002-01-18 2003-10-03 Arieesu Gijutsu Kenkyu Kk 成膜方法、成膜装置、及び半導体装置
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
WO2003098678A1 (fr) 2002-05-16 2003-11-27 Tokyo Electron Limited Procede de traitement de substrat
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
KR100956466B1 (ko) 2004-03-03 2010-05-07 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 컴퓨터 기억 매체
US7163877B2 (en) * 2004-08-18 2007-01-16 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
KR100887270B1 (ko) * 2004-10-28 2009-03-06 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
US20070049048A1 (en) * 2005-08-31 2007-03-01 Shahid Rauf Method and apparatus for improving nitrogen profile during plasma nitridation

Also Published As

Publication number Publication date
KR20060116030A (ko) 2006-11-13
US20100196627A1 (en) 2010-08-05
TWI368945B (zh) 2012-07-21
US7897518B2 (en) 2011-03-01
JP5101103B2 (ja) 2012-12-19
JPWO2005086215A1 (ja) 2008-01-24
CN1926670A (zh) 2007-03-07
WO2005086215A1 (ja) 2005-09-15
US8183165B2 (en) 2012-05-22
EP1722406A1 (en) 2006-11-15
US20070059944A1 (en) 2007-03-15
US20110124202A1 (en) 2011-05-26
CN1926670B (zh) 2011-05-18
KR100956467B1 (ko) 2010-05-07
CN102181819A (zh) 2011-09-14
KR20080079339A (ko) 2008-08-29
US7723241B2 (en) 2010-05-25
KR100956466B1 (ko) 2010-05-07

Similar Documents

Publication Publication Date Title
TW200540992A (en) Plasma processing method and computer storing medium
TWI390675B (zh) A gate insulating film forming method, a semiconductor device, and a computer recording medium
KR101028625B1 (ko) 기판의 질화 처리 방법 및 절연막의 형성 방법
TWI478224B (zh) 基板處理裝置及半導體裝置之製造方法
TWI407507B (zh) Plasma processing method
KR100980528B1 (ko) 금속계막의 탈탄소 처리 방법, 성막 방법 및 반도체 장치의제조 방법
JP2005150637A (ja) 処理方法及び装置
WO2006106667A1 (ja) 絶縁膜の製造方法および半導体装置の製造方法
KR100936550B1 (ko) 석영제부재의 표면 처리 방법, 플라즈마 처리 장치 및 플라즈마 처리 방법
JP5271702B2 (ja) シリコン酸化膜の形成方法およびシリコン酸化膜の形成装置
KR20140135115A (ko) 수소 플라즈마를 사용하여 반도체 상에 계면층을 형성하는 방법
TW200830411A (en) Plasma oxidizing method
TWI482220B (zh) Method and device for forming silicon oxide film
KR20090089818A (ko) 반도체 디바이스의 제조 방법 및 반도체 디바이스 제조 장치 및 반도체 디바이스 제조 시스템
JP2009224755A (ja) 半導体デバイスの製造方法及び基板処理装置
KR101123538B1 (ko) 석영제부재

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees