JP2002208593A - シリコン酸窒化膜形成方法 - Google Patents

シリコン酸窒化膜形成方法

Info

Publication number
JP2002208593A
JP2002208593A JP2001004128A JP2001004128A JP2002208593A JP 2002208593 A JP2002208593 A JP 2002208593A JP 2001004128 A JP2001004128 A JP 2001004128A JP 2001004128 A JP2001004128 A JP 2001004128A JP 2002208593 A JP2002208593 A JP 2002208593A
Authority
JP
Japan
Prior art keywords
film
silicon
oxynitride film
oxide film
silicon oxynitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001004128A
Other languages
English (en)
Inventor
Satoshi Suzuki
聡 鈴木
Takanobu Kaizuka
孝亘 貝塚
Seiji Matsuyama
征嗣 松山
Toshiaki Hongo
俊明 本郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2001004128A priority Critical patent/JP2002208593A/ja
Publication of JP2002208593A publication Critical patent/JP2002208593A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 シリコン酸化膜をプラズマ窒化した際に膜中
の結晶欠陥を低減し、例えば、MOSキャパシタの絶縁
膜として用いた場合、酸化膜と同程度のフラットバンド
電圧を得ることができるシリコンのプラズマ酸窒化膜形
成方法を提供する。 【解決手段】 シリコン基板上に形成されたシリコン酸
化膜をプラズマ窒化してシリコン酸窒化膜を形成する際
に、窒素およびアルゴンからなるプロセスガスに水素を
同伴させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコン酸窒化膜
形成方法に関する。
【0002】
【従来の技術】シリコンの熱酸化膜は、メモリ用のMO
SFETのゲート絶縁膜やDRAMのキャパシタ絶縁膜
等に用いられる。近年の半導体デバイスの集積度の高度
化に伴い、MOSFET等の占有面積を小さくする必要
があるが、そのためには一定の静電容量を保つためにシ
リコンの熱酸化膜の膜厚を薄くすることが求められ、ま
た、素子の微細化に伴うスケーリングの要請から、昨今
では、数十Å程度までの熱酸化膜の薄膜化が要求され
る。
【0003】このようなシリコンの熱酸化膜の薄膜化
は、一方で、半導体デバイスの集積度の高度化の前提と
して求められる膜の性能や信頼性の向上が損なわれると
いう問題を顕在化させることになる。
【0004】このため、シリコンの熱酸化膜に代わる良
好な絶縁膜として、例えば、構造が緻密なシリコンの窒
化膜が検討されている。
【0005】シリコン窒化膜形成方法としては、プロセ
スガスとして、例えば、アンモニアおよびモノシランを
用いた、熱CVD法、プラズマCVD法および光CVD
法等の各種CVD法や、プロセスガスとして窒素を用い
て熱またはプラズマ法により窒化する方法等が考えられ
ている。
【0006】しかしながら、これらのシリコン窒化膜形
成方法は、界面特性や膜質の点で必ずしも良好ではな
い。
【0007】上記シリコン窒化膜形成方法方法に代え
て、シリコンの熱酸化膜を形成した後、熱酸化膜をN
ガスを用いてプラズマ窒化してシリコンの酸窒化膜を形
成する方法がある。
【0008】
【発明が解決しようとする課題】しかしながら、上記し
た従来のシリコン酸窒化膜形成方法によって形成された
シリコン酸窒化膜のなかには、例えば、この膜を絶縁膜
とするMOSキャパシタの場合、フラットバンド電圧が
シフトする現象を生じるものがある。
【0009】通常、デバイスは、熱酸化膜を基準に設計
が行われており、動作電圧の閾値の制御は、基板の不純
物濃度を調整することによって行われている。このと
き、上記したように、酸窒化膜を熱酸化膜に代えて用い
ることによりフラットバンド電圧がシフトすると、動作
電圧の閾値が変わるため、デバイスの動作不良を起こす
原因となる。
【0010】上記した現象は、ダングリングボンド(未
結合手)によるもの、すなわち、シリコン基板との界面
における凹凸や膜中の結晶欠陥に起因するものと考えら
れる。このような結晶欠陥は、上記した現象を顕著には
生じない従来の他のシリコン酸窒化膜形成方法によって
形成されたシリコン酸窒化膜についても生じ得る。
【0011】本発明は、上記の課題に鑑みてなされたも
のであり、シリコン酸窒化膜形成と同時にダングリング
ボンドを水素により低減し、MOSキャパシタの絶縁膜
として用いた場合、フラットバンド電圧を制御して熱酸
化膜と同程度のフラットバンド電圧を得ることができる
シリコン酸窒化膜形成方法を提供することを目的とす
る。
【0012】
【課題を解決するための手段】本発明に係るシリコン酸
窒化膜形成方法は、シリコン基板上に形成されたシリコ
ン酸化膜をプラズマ窒化してシリコン酸窒化膜を形成す
るシリコン酸窒化膜形成方法において、プロセスガスに
水素を同伴させることを特徴とする。
【0013】これにより、シリコンの熱酸化膜をプラズ
マ窒化した際に膜中の結晶欠陥を低減することができ
る。したがって、このシリコン酸窒化膜を、例えば、M
OSキャパシタの絶縁膜として用いた場合、水素流量を
調整してフラットバンド電圧を制御し、熱酸化膜と同程
度のフラットバンド電圧を得ることができ、このため、
デバイス製造プロセスにおいて熱酸化膜と同様の取り扱
いをすることができて好適である。なお、シリコン酸窒
化膜は、素子分離などにも好適に用いることができる。
【0014】この場合、前記プロセスガスに対する前記
水素の比率を体積基準で4%以下とすると好適である。
【0015】また、この場合、前記プロセスガスは、窒
素およびアルゴンであると、例えば、アンモニアとモノ
シランを用いるプラズマCVD法を採用する場合に比べ
て、界面特性や膜質の点でより好適である。
【0016】また、この場合、前記窒素を100〜20
0cm(N)/min、前記アルゴンを900〜11
00cm(N)/min、前記水素を40cm
(N)/min以下の各流量で30〜600s流通さ
せると好適である。
【0017】なお、一般的に、プラズマ照射を行った
後、還元性ガスを用いてアニーリングすることが行われ
ており、シリコン熱酸化膜のプラズマ窒化方法に関して
も、同様に、還元性ガスとして水素を用いてアニーリン
グすることが考えられる。しかしながら、その場合、ア
ニーリング操作の前に既に形成された酸窒化膜の高いバ
リヤ性によって酸窒化膜内への水素の浸透拡散が阻止さ
れアニ−ル効果が低く、本発明のような効果は十分に得
ることはできないものと思われる。
【0018】なお、本発明の水素を同伴する技術は、温
度や処理時間(反応時間)等のプロセス条件によってさ
らに検討を加えることにより、フラットバンド電圧の制
御バラツキを小さくするとともにリーク電流の増加を抑
制することのできる最適解を得ることにより、基板の不
純物濃度を調整する方法に代えて動作電圧の閾値を調整
する方法として用いることも実現可能と考えられる。
【0019】
【発明の実施の形態】本発明に係るシリコン酸窒化膜形
成方法の好適な実施の形態について、MOSFETのゲ
ート絶縁膜を例にとって、以下に説明する。
【0020】まず、酸化膜の形成方法について説明す
る。
【0021】酸化膜の形成は、例えば、縦形の酸化炉を
用いて行われる。酸化炉内には、シリコン基板を配置す
るための石英ポート、石英ポートを加熱するための電気
炉、石英ポートを電気炉から挿脱するためのポートロー
ダ等が設けられる。
【0022】プロセスガスとして、例えば、塩酸を添加
したドライ酸素を用い、例えば、0.1MPa程度の圧
力下、プロセスガス流量5000cm(N)/min
程度を温度850℃程度で0.5min程度酸化炉内を
流通させる。
【0023】これにより、シリコン基板表面に、例え
ば、2nm程度の厚みの酸化膜が形成される。
【0024】以上の方法で形成された酸化膜(熱酸化
膜)を、本実施の形態例のシリコン酸窒化膜形成方法で
酸窒化膜に形成する方法について、以下説明する。
【0025】酸窒化膜形成は、プラズマ発生装置を用い
て行われる。
【0026】プラズマ発生装置は、例えば、処理容器と
マイクロ波発生器とを有する。
【0027】処理容器は、基板を載置する載置台が内部
に設けられるとともに、マイクロ波導入口が形成されて
いる。また、処理容器は、流量制御されたプロセスガス
を供給するためのガス供給ノズルが設けられている。さ
らに、マイクロ波発生器にて発生したマイクロ波を処理
容器に導くための導波管が設けられるとともに、導波管
に接続され、載置台と対向するように、マイクロ波導入
口に平面アンテナ部材が設けられている。
【0028】マイクロ波発生器で発生したマイクロ波
は、導波管内を伝播して平面アンテナ部材に到達する。
さらに、平面アンテナ部材の中心部から放射状に周辺部
にマイクロ波伝播する間に、平面アンテナ部材に同心円
状に多数形成されたスリット間に静電界が生じ、これに
より、平面アンテナ直下に静電場が形成される。この静
電場により励起されたプロセスガスがプラズマ化し、基
板の表面が処理される。
【0029】上記のプラズマ発生装置を用いた本実施の
形態例のシリコン酸窒化膜形成方法は、以下の手順で行
う。
【0030】処理容器に搬入されたシリコン基板は、酸
化膜を形成した面を上に向けて載置台上に載置される。
そして、処理容器内の圧力を、例えば、20〜200P
a程度に、また、処理容器内の温度を、例えば、200
〜400℃程度に維持して、プロセスガスとして、窒素
およびアルゴンとともに水素を同伴させて流量制御しつ
つ処理容器に供給する。このときの各ガスの流量は、窒
素を100〜200cm(N)/min、アルゴンを
900〜1100cm(N)/min、水素を40c
(N)/min以下とする。
【0031】同時に、例えば、13.56MHzの高周
波電力を500〜2500W印加する。
【0032】プラズマが安定状態になった後、引き続き
各ガスを30〜600s流通させて処理を終了する(こ
の時間を反応時間とよぶ。)。
【0033】図1に具体的な実験結果を示す。
【0034】この場合、実験条件としては、水素流量の
みを0、20、40cm(N)/minの3水準で変
更し、他の条件は、略一定値とした。すなわち、圧力を
50Pa、温度を300℃、ギャップを65mm、窒素
流量を200cm(N)/min、アルゴン流量を1
000cm(N)/min、高周波電力を1500
W、反応時間を90sとした。
【0035】このような条件で形成されたシリコン酸窒
化膜の評価結果を図1に示す。この場合、評価指標とし
てフラットバンド電圧を用いた。
【0036】図1は、横軸に水素流量(単位:cm
(N)/min)を示し、縦軸にフラットバンド電圧
Vfb(単位:V)を示す。なお、図中、各点を中心と
する上下幅は、データ数6個の3σ値を示す。
【0037】図1によれば、水素流量が0cm(N)
/minの条件では、フラットバンド電圧は約−0.8
64Vである。これに対して、水素流量が20cm
(N)/minの条件では、フラットバンド電圧は約
−0.778Vに上昇し、さらに、水素流量が40cm
(N)/minの条件では、フラットバンド電圧は約
−0.768Vに上昇している。
【0038】この場合、対応する酸化膜のフラットバン
ド電圧は、約0.81Vであるため、この値に比べて、
参考例となる水素流量が0cm(N)/minの条件
のもの、すなわち、水素無添加の酸窒化膜はフラットバ
ンド電圧が負方向にシフトし、および、本発明の実施例
である水素をプロセスガスに添加(同伴)して形成した
酸窒化膜はフラットバンド電圧が正方向にシフトし、酸
化膜のフラットバンド電圧を超える値となることがわか
る。また、この場合、水素流量が約20cm(N)/
minを越える領域では、フラットバンド電圧が略一定
値に収束することがわかる。
【0039】
【発明の効果】本発明に係るシリコン酸窒化膜形成方法
によれば、シリコン基板上に形成されたシリコン酸化膜
をプラズマ窒化してシリコン酸窒化膜を形成するため、
シリコンの酸化膜をプラズマ窒化した際に膜中の結晶欠
陥を低減することができる。したがって、このシリコン
酸窒化膜を、例えば、MOSキャパシタの絶縁膜として
用いた場合、水素流量を調整してフラットバンド電圧を
制御することにより、熱酸化膜と同程度のフラットバン
ド電圧を得ることができる。
【0040】また、本発明に係るシリコン酸窒化膜形成
方法によれば、不純物の拡散を表面側で止め易い等のプ
ラズマ酸窒化膜の利点を生かすことができるまた、本発
明に係るシリコン酸窒化膜形成方法によれば、プロセス
ガスは、窒素およびアルゴンであるため、例えば、アン
モニアとモノシランを用いるプラズマCVD法を採用す
る場合に比べて、界面特性や膜質の点でより好適であ
る。
【図面の簡単な説明】
【図1】本実施の形態に係るシリコン酸窒化膜形成方法
によって形成したゲート絶縁膜のフラットバンド電圧を
測定した結果を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松山 征嗣 東京都港区赤坂五丁目3番6号 TBS放 送センター 東京エレクトロン株式会社内 (72)発明者 本郷 俊明 東京都港区赤坂五丁目3番6号 TBS放 送センター 東京エレクトロン株式会社内 Fターム(参考) 5F058 BA11 BC11 BF72 BF74 BJ02 5F140 AA06 AC32 BA01 BD09 BE07 BE08

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板上に形成されたシリコン酸
    化膜をプラズマ窒化してシリコン酸窒化膜を形成するシ
    リコン酸窒化膜形成方法において、 プロセスガスに水素を同伴させることを特徴とするシリ
    コン酸窒化膜形成方法。
  2. 【請求項2】 前記プロセスガスに対する前記水素の比
    率を体積基準で4%以下としたことを特徴とする請求項
    1記載のシリコン酸窒化膜形成方法。
  3. 【請求項3】 前記プロセスガスは、窒素およびアルゴ
    ンであることを特徴とする請求項1記載のシリコン酸窒
    化膜形成方法。
  4. 【請求項4】 前記窒素を100〜200cm(N)
    /min、前記アルゴンを900〜1100cm
    (N)/min、前記水素を40cm(N)/mi
    n以下の各流量で30〜600s流通させることを特徴
    とする請求項3記載のシリコン酸窒化膜形成方法。
JP2001004128A 2001-01-11 2001-01-11 シリコン酸窒化膜形成方法 Pending JP2002208593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001004128A JP2002208593A (ja) 2001-01-11 2001-01-11 シリコン酸窒化膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001004128A JP2002208593A (ja) 2001-01-11 2001-01-11 シリコン酸窒化膜形成方法

Publications (1)

Publication Number Publication Date
JP2002208593A true JP2002208593A (ja) 2002-07-26

Family

ID=18872359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001004128A Pending JP2002208593A (ja) 2001-01-11 2001-01-11 シリコン酸窒化膜形成方法

Country Status (1)

Country Link
JP (1) JP2002208593A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015151A1 (en) * 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
JP2004175927A (ja) * 2002-11-27 2004-06-24 Canon Inc 表面改質方法
EP1668696A1 (en) * 2003-09-09 2006-06-14 International Business Machines Corporation Method for separately optimizing thin gate dielectric of pmos and nmos transistors within the same semiconductor chip and device manufactured thereby
US7723241B2 (en) 2004-03-03 2010-05-25 Tokyo Electron Limited Plasma processing method and computer storage medium

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015151A1 (en) * 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
US7250375B2 (en) 2001-08-02 2007-07-31 Tokyo Electron Limited Substrate processing method and material for electronic device
JP2004175927A (ja) * 2002-11-27 2004-06-24 Canon Inc 表面改質方法
EP1668696A1 (en) * 2003-09-09 2006-06-14 International Business Machines Corporation Method for separately optimizing thin gate dielectric of pmos and nmos transistors within the same semiconductor chip and device manufactured thereby
EP1668696A4 (en) * 2003-09-09 2008-09-03 Ibm METHOD FOR SEPARATELY OPTIMIZING THE THIN-GATE DIELECTRIC SYSTEM OF PMOS AND NMOS TRANSISTORS IN THE SAME SEMICONDUCTOR CHIP AND DEVICE MADE THEREFOR
US7723241B2 (en) 2004-03-03 2010-05-25 Tokyo Electron Limited Plasma processing method and computer storage medium
US7897518B2 (en) 2004-03-03 2011-03-01 Tokyo Electron Limited Plasma processing method and computer storage medium
US8183165B2 (en) 2004-03-03 2012-05-22 Tokyo Electron Limited Plasma processing method

Similar Documents

Publication Publication Date Title
US6544906B2 (en) Annealing of high-k dielectric materials
KR100639147B1 (ko) 플라즈마 처리 방법
JP4429300B2 (ja) 電子デバイス材料の製造方法
US7759598B2 (en) Substrate treating method and production method for semiconductor device
JP4850871B2 (ja) 絶縁膜の形成方法
JP5202320B2 (ja) 酸化膜の形成方法
KR100887330B1 (ko) 절연막의 개질 방법 및 반도체 장치의 제조 방법
US8569186B2 (en) Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
WO2006025363A1 (ja) シリコン酸化膜の形成方法、半導体装置の製造方法およびコンピュータ記憶媒体
TW200402093A (en) Manufacturing method of electronic device material
JP2002208593A (ja) シリコン酸窒化膜形成方法
US6245606B1 (en) Low temperature method for forming a thin, uniform layer of aluminum oxide
JPWO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
JPH0790589A (ja) シリコン酸化膜の形成方法
JP4421150B2 (ja) 絶縁膜の形成方法
EP0911869A2 (en) Low temperature method for forming a uniform thin oxide layer
US7030038B1 (en) Low temperature method for forming a thin, uniform oxide
JP4454883B2 (ja) 半導体装置の製造方法
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマcvd装置
JP2005235792A (ja) 基板処理方法
JP2003077914A (ja) 絶縁膜の形成方法及びその形成装置
JP2003100742A (ja) 半導体デバイスの製造方法
JP2009246382A (ja) 絶縁膜の形成方法及びその形成装置