JP4421150B2 - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法 Download PDF

Info

Publication number
JP4421150B2
JP4421150B2 JP2001266698A JP2001266698A JP4421150B2 JP 4421150 B2 JP4421150 B2 JP 4421150B2 JP 2001266698 A JP2001266698 A JP 2001266698A JP 2001266698 A JP2001266698 A JP 2001266698A JP 4421150 B2 JP4421150 B2 JP 4421150B2
Authority
JP
Japan
Prior art keywords
insulating film
plasma
film
forming
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001266698A
Other languages
English (en)
Other versions
JP2003077915A (ja
Inventor
浩二 江利口
健司 米田
篤 石長
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001266698A priority Critical patent/JP4421150B2/ja
Publication of JP2003077915A publication Critical patent/JP2003077915A/ja
Application granted granted Critical
Publication of JP4421150B2 publication Critical patent/JP4421150B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、酸素を含む絶縁膜に窒素を導入して酸素及び窒素を含む絶縁膜を形成するための絶縁膜の形成方法及びその製造装置に関する。
【0002】
【従来の技術】
近年、半導体集積回路の高集積化が大きく進展してきており、MOS型半導体装置においても、トランジスタ素子の微細化・高性能化が図られているが、特にトランジスタ等の素子の微細化に伴って、信頼性の高いMOSデバイスの実現が必要となってきた。MOSデバイスの信頼性向上のためには、MOSデバイスを構成する各部が高い信頼性を有することが必要である。特に、MOSデバイスに用いられるゲート絶縁膜に関しては、その薄膜化が急速に進み、21世紀には、3nm以下の非常に薄い絶縁膜が用いられることが予想されている。ゲート絶縁膜の厚みが薄いほど絶縁膜の特性の均質性が要求されるので、ゲート絶縁膜の特性がMOSトランジスタ特性、さらには半導体集積回路の電気特性を決定するといわれる程、良好な特性を有するゲート絶縁膜の実現が重要視されている。
【0003】
現在、ゲート絶縁膜には主としてSiO2 膜が用いられているが、SiO2 膜の場合、厚みが2nm以下である極薄膜領域においては、その信頼性の低下とともに直接トンネル現象によるゲートリーク電流の増大が大きな問題となってきている。すなわち、低消費電力のLSIを実現するためには、このゲートリーク電流を抑制することが必要だからである。しかしながら、トンネル現象に起因するゲートリーク電流は物理的な法則に支配される現象であり、SiO2 膜自体の物理的性質によって左右されるところが大きい。そして、もはや極薄のSiO2 膜では低消費電力のLSIを実現することは不可能になってきている。
【0004】
そこで、SiO2 膜に窒素原子を導入することにより、誘電率を増大させることにより、物理的膜厚の増大によるリーク電流の低減と、電気的膜厚の低減によるトランジスタの駆動力の向上とを同時に実現しようする方法がある。例えば、Si基板の表面部の熱酸化のための導入ガスにNを含むガスを混合し、SiO2 膜にN原子を数%導入する方法である。また、Si基板上に熱酸化によるSiO2 膜を形成した後に、Nガスを含む雰囲気中でのアニールやプラズマを用いてNラジカルを形成してSiO2 膜にN原子を導入する方法が提案されている。
【0005】
【発明が解決しようとする課題】
ところで、SiO2 膜にN原子を導入する場合、ゲート絶縁膜中のSi基板に隣接する領域へのN原子の導入は、電子の移動度などを低下させる要因となる。そこで、ゲート絶縁膜中のできるだけSi基板から離れた領域に多くのN原子を導入しつつ、ゲート絶縁膜全体の比誘電率を増大させることが好ましい。そのために、Si基板上にSiO2 膜を形成した後に、プラズマを用いてNラジカル(N原子)をSiO2 膜の表面領域のみに導入するというプラズマ窒化法が近年注目されている。
【0006】
しかしながら、このプラズマ窒化法を用いた場合、プラズマ中の高エネルギーイオンがSiO2 膜に流入すると、SiO2 膜にダメージを生じさせる。その結果、窒化されたSiO2 膜をMISFETのゲート絶縁膜として用いると、経時破壊特性,つまり信頼性が悪化するおそれがあった。
【0007】
本発明の目的は、プラズマ窒化法を用いつつ、絶縁膜へのダメージを低減するための絶縁膜の形成方法及びその形成装置を提供することにある。
【0008】
【課題を解決するための手段】
本発明の絶縁膜の形成方法は、ウエハの半導体層上に、少なくとも酸素が導入された第1の絶縁膜を形成する工程(a)と、上記第1の絶縁膜をN(窒素)を含むプラズマに暴露し、N原子を上記第1の絶縁膜に導入して、構成要素として酸素及び窒素を含む第2の絶縁膜を形成する工程(b)とを含み、上記工程(b)では、上記Nを含むプラズマ内にイオンが断続的に生じるように、上記プラズマ発生用の電力を印加する方法である。
【0009】
この方法により、イオンが第1の絶縁膜に多量に導入されることに起因する第2の絶縁膜中のダメージの発生を抑制しつつ、比較的寿命の長いラジカル粒子による窒化処理を効率よく行なうことができる。したがって、ダメージの少ない第2の絶縁膜を要素として備えるデバイス、例えばMISキャパシタやMISFETの信頼性の向上を図ることができる。
【0010】
上記プラズマ発生用の電力は、強度が周期的に変化する特性を有していることが好ましく、上記プラズマ発生用の電力の強度変化の周期が、上記Nを含むプラズマ発生のためのガス種に基づいた値であることがより好ましい。
【0011】
本発明の絶縁膜の形成装置は、ウエハの半導体層上に形成された第1の絶縁膜をN(窒素)を含むプラズマに暴露し、構成要素として酸素及び窒素を含む第2の絶縁膜を形成するための絶縁膜の形成装置であって、上記ウエハを設置するためのチャンバーと、上記チャンバー内にプロセスガスを導入するためのガス導入手段と、上記チャンバーからガスを排出するためのガス排出手段と、上記Nを含むプラズマ内にイオンが断続的に生じるように、上記プロセスガスにプラズマ発生用の電力を印加する電力印加手段とを備えている。
【0012】
これにより、イオンが第1の絶縁膜に多量に導入されることに起因する第2の絶縁膜中のダメージの発生を抑制しつつ、比較的寿命の長いラジカル粒子による窒化処理を効率よく行なうことができる。したがって、ダメージの少ない第2の絶縁膜を要素として備えるデバイス、例えばMISキャパシタやMISFETの信頼性の向上を図ることができる。
【0013】
上記絶縁膜の形成装置は、8インチ径のウエハを処理する枚葉型の構造を有している場合には、上記ガス排出手段は、上記プロセスガスの排出能力が5(l/min)以上であることが好ましい。
【0014】
【発明の実施の形態】
図1は、本発明の実施形態における絶縁膜の形成に用いた窒化処理装置の構成を概略的に示す断面図である。同図に示すように、本実施形態に用いた窒化処理装置は、プラズマ処理用のチャンバー201と、ウエハ状態のシリコン基板101を支持するためのウエハステージ202と、チャンバー201とロードロックチャンバー253との間に設けられたゲートバルブ203と、Nを含むガスであるN2 ガスを導入するための導入管206と、チャンバー201からガスを排出するための排気管207と、排気管207に介設されたガス排気量調整のためのスロットルバルブ208と、排気ポンプ209と、N2 ガスをプラズマ中に均一に導入するためのガス導入板211と、加工対象である絶縁膜に引き寄せられる極性のイオンが断続的に生じるようにプラズマ発生用の電力を印加するための高周波電源212と、カップリングコンデンサ213とを備えている。なお、ウエハステージ202にはウエハ回転機構が設けられている。また、チャンバー201における導入管206の開口部(導入口)と、排気管207の開口部(排出口)とは、チャンバー101に、平面的にみて互いに対向する位置にそれぞれ配置されている。
【0015】
なお、図示しないが、本実施形態に用いた半導体装置の製造装置は、熱酸化膜形成用の高速酸化炉と、熱処理のための高速熱処理炉と、冷却用チャンバーと、ロードロックチャンバー253と、ウエハロード・アンロード部とを備えたいわゆるクラスタリング装置の一部となっている。すなわち、本実施形態では、クラスタリング装置を用いて、減圧環境下での熱酸化膜形成から酸窒化膜形成までの一連の処理を減圧環境下で行っている。
【0016】
図2(a)〜(d)は、本発明の実施形態における絶縁膜(シリコン酸窒化膜)の形成工程を示す断面図である。
【0017】
まず、図2(a)に示す工程で、ウエハ状態のp型シリコン基板101を準備する。そして、シリコン基板101に前洗浄を施してから、シリコン基板101をクラスタリング装置のロードロックチャンバー253に搬入する。
【0018】
次に、図2(b)に示す工程で、シリコン基板101を高速酸化炉に導入して、熱酸化処理により、シリコン基板101の表面領域を酸化して、厚さ1.4nmの第1の絶縁膜であるSiO2 膜102を形成する。このとき、炉内にO2 ガスを導入し、約900℃で、膜厚に応じた時間だけ熱酸化を行う。
【0019】
次に、シリコン基板101をロードロックチャンバー253に戻した後、窒化処理装置のチャンバー201にシリコン基板101を搬送する。そして、チャンバー201内で、N2 ガスを含むNプラズマ210を用いて、シリコン酸化膜102の窒化処理を行なう。このとき、高周波電力源212により、13.56MHzの高周波電力を、周期100kHz,デューティ比約30%で変調した電力がプロセスガスに印加されてプラズマ210が生成される。チャンバー201内での窒化処理条件は、全ガス流量が1000sccm(1l/min)で、ガス流量比がN2 :He=300:700で、チャンバー201内の圧力が100Paであって、240secの間窒化処理を行なう。
【0020】
その結果、図2(d)に示すように、シリコン基板101上には酸化膜が窒化されて第2の絶縁膜であるシリコン酸窒化膜106が形成される。プラズマ窒化により形成されたシリコン酸窒化膜106は、、初期のシリコン酸化膜102に比べ、物理的厚みも、電気的厚みも増大するのが一般的である。
【0021】
その後の工程の図示は省略するが、公知のプロセスを利用して、シリコン酸窒化膜106の上にポリシリコン電極を形成し、シリコン基板101におけるゲート電極の両側方にソース・ドレイン領域を形成することにより、シリコン酸窒化膜106をゲート絶縁膜とするMISFETを形成する。
【0022】
図3は、図2(c)に示す工程における高周波電力と、プラズマ中の粒子の挙動とを示すタイミングチャート図である。
【0023】
プロセスガスへの電力の供給に応答して、正イオン(N+ ,N2 +など)や、負イオン(電子,N2 -,N- など)が形成される。同時に、NラジカルやN2 ラジカルも形成される。そこで、高周波電源212により、図3に示す断続的な高周波電力RFを供給すると、電力が供給されていない間に、イオン(荷電粒子)の量は速やかに減衰して0になるが、ラジカル粒子の量はわずかに減少するものの0まで減少することなく次の電力の印加時まである程度の値に保持される。その理由は、イオンは寿命が短いのでそれに応答して粒子数は速やかに減少するが、ラジカル粒子は、寿命が長いので、チャンバー内に長く滞在することができるからである。したがって、最終的に形成される絶縁膜(シリコン酸窒化膜106)中におけるダメージの発生を抑制しつつ、シリコン酸化膜(酸素を含む酸化膜)の窒化処理を効果的に行なうことができる。
【0024】
なお、このラジカル粒子の滞在時間は、プロセスガスの流量とチャンバー内圧力とによって定まる。そして、チャンバー内圧力は、排気量の調整により制御可能であるので、排気管207に設けられたスロットルバルブ208によって、ラジカル粒子の滞在時間を制御することが可能である。
【0025】
なお、本発明の窒化処理のためのプラズマの発生に用いる電源は、高周波電源に限られるものではなく、電圧の高低が変化して0又はマイナスになる期間が存在するような電力を印加するものであればよい。したがって、例えば、直流電圧を断続的に印加する電源を用いてもよい。
【0026】
図4は、図2(a)〜(d)の工程を経て形成されたシリコン酸窒化膜106をゲート絶縁膜とするMISキャパシタのTDDB(経時破壊)試験のデータをワイブルプロットとして示す図である。同図において、横軸は破壊時間(sec)を表し、縦軸はln(−ln(1−F))(Fは累積故障率)を表している。このときのサンプル(MISキャパシタ)の酸化膜換算電気的膜厚は2.1nmである。また、MISキャパシタのゲート面積は1000μm2 で、測定時の基板温度は100℃で、ゲート電圧は−3.2Vである。
【0027】
ここで、絶縁膜の酸化膜換算電気的膜厚(EOT)とは、その絶縁膜の容量と同じ容量を有する酸化膜(化学量論的組成SiO2 を有するシリコン酸化膜)の物理的膜厚を意味する。例えば、物理的膜厚が3nmのシリコン酸窒化膜の容量が物理的膜厚2.2nmの酸化膜の容量と同じである場合、そのシリコン酸窒化膜の酸化膜換算電気的膜厚(EOT)が2.2nmである。
【0028】
図4に示すように、従来の方法によって得られたMISキャパシタのサンプルに比べて、本発明の方法によって得られたMISキャパシタのサンプルにおいては、ワイブルプロットの傾きが大きくなっている。このことは、信頼性認定においては大きな意味を示している。つまり、信頼性認定では、ワイブルプロットの下方への延長線上の値が寿命保証に用いられるので、ワイブルプロットの傾きが大きいほど、デバイスの信頼性が優れていることになる。従来の方法によって得られたサンプルにおけるワイブルプロットの裾部分は、メカニズムはわかっていないが、おそらく窒化処理の際のイオン種の衝撃によってゲート酸化膜に発生したダメージによるものと考えられる。
【0029】
図5は、本発明の形成方法によって得られたシリコン酸窒化膜をゲート絶縁膜とするMISFETのゲートリーク特性を示す図である。同図において、縦軸はゲートリーク電流Igleak(A/cm2 )を表し、横軸は初期の酸化膜(シリコン酸化膜102)の膜厚を表している。同図において「未処理」と表示されたサンプルの初期の酸化膜の膜厚は、1.6nmである。同図からわかるように、ゲートリーク電流Igleakのウエハ面内ばらつきは、未処理のサンプルよりも増大しているものの、規格内には収まっている。よって、ゲートリーク特性からみても不具合は生じない。
【0030】
なお、チャンバーに供給するガス流量を本実施形態の値(1l/min)よりも増大することにより、ラジカル粒子の滞在時間を短縮できるために、ゲートリーク電流Lgleakのウエハ面内バラツキの抑制が期待できる。また、面内において均一な窒化によりバラツキが低減されれば、設計のマージンの確保が容易となる。
【0031】
なお、本実施形態では、変調周波数100kHzによって、プラズマ発生のための電力を供給したが、周波数が10kHzから1MHzの範囲の電力を供給することにより、本実施形態と同様の効果を発揮することができる。その理由は、Nラジカル,N2 ラジカルの寿命が一般に1μsecから100μsecオーダーなので、効率的にラジカル粒子を発生させるためには、その寿命に対応する周波数10kHzから1MHzの範囲が好ましいからである。すなわち、イオン種に応じて、最適範囲にある周波数を選ぶことが好ましい。
【0032】
上記各実施形態においては、窒化処理を行なうプロセスガスとしてN2 ガスを用いたが、プラズマがNラジカルを含めばよいので、プロセスガスとしては、アンモニア(NH3 )でもよい。
【0033】
上記実施形態では、第1の絶縁膜をシリコン酸化膜としたが、第1の絶縁膜がシリコン酸窒化膜であり、第2の絶縁膜がこのシリコン酸窒化膜をさらに窒化することにより形成されるものであってもよい。
【0034】
【発明の効果】
本発明の絶縁膜の形成方法又は形成装置によれば、酸素を含む絶縁膜のプラズマ窒化において、プラズマへの電力供給を断続に行うことにより、プラズマ中のイオンによる絶縁膜のダメージの発生を抑制することができ、絶縁膜の信頼性の向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態における絶縁膜の形成に用いた窒化処理装置の構成を概略的に示す断面図である。
【図2】(a)〜(d)は、本発明の実施形態における絶縁膜(シリコン酸窒化膜)の形成工程を示す断面図である。
【図3】図2(c)に示す工程における高周波電力と、プラズマ中の粒子の挙動とを示すタイミングチャート図である。
【図4】本実施形態の酸窒化膜をゲート絶縁膜とするMISキャパシタのTDDB(経時破壊)試験のデータをワイブルプロットとして示す図である。
【図5】本発明の形成方法によって得られたシリコン酸窒化膜をゲート絶縁膜とするMISFETのゲートリーク特性を示す図である。
【符号の説明】
101 ウエハ
102 シリコン酸化膜(第1の絶縁膜)
106 シリコン酸窒化膜(第2の絶縁膜)
201 チャンバー
202 ウエハステージ
203 ゲートバルブ
206 導入管
207 排気管
208 スロットルバルブ
209 排気ポンプ
210 プラズマ
211 ガス導入板
212 高周波電源
213 カップリングコンデンサ
253 ロードロックチャンバー

Claims (3)

  1. ウエハの半導体層上に、熱酸化により少なくとも酸素が導入された第1の絶縁膜を形成する工程(a)と、
    上記第1の絶縁膜をシランを含まないN ガスを含むプラズマに暴露し、N原子を上記第1の絶縁膜に導入して、構成要素として酸素及び窒素を含む第2の絶縁膜を形成する工程(b)とを含み、
    上記工程(b)では、上記Nを含むプラズマ内にイオンが断続的なパルス状に生じるように、プラズマ発生用の電力を印加し、
    上記工程(b)において、
    上記プラズマ発生用の電力を上記ウエハの上方に配置された電極に印加し、上記ウエハの上方に配置された電極と上記ウエハの下方に配置された電極との間に上記Nを含むプラズマが発生することにより、チャンバー内において、上記ウエハの直上に上記Nを含むプラズマが発生し、
    上記イオンの量は、上記チャンバー内において周期的に変化する一方、上記イオンが発生すると同時に発生するラジカル粒子は、その量が0にならずに上記チャンバー内に継続的に存在することを特徴とする絶縁膜の形成方法。
  2. 請求項1に記載の絶縁膜の形成方法において、
    上記プラズマ発生用の電力は、強度が周期的に変化する特性を有していることを特徴とする絶縁膜の形成方法。
  3. 請求項2に記載の絶縁膜の形成方法において、
    上記プラズマ発生用の電力の強度変化の周期が、上記Nを含むプラズマ発生のためのガス種に基づいた値であることを特徴とする絶縁膜の形成方法。
JP2001266698A 2001-09-04 2001-09-04 絶縁膜の形成方法 Expired - Fee Related JP4421150B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001266698A JP4421150B2 (ja) 2001-09-04 2001-09-04 絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001266698A JP4421150B2 (ja) 2001-09-04 2001-09-04 絶縁膜の形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2009168690A Division JP2009246382A (ja) 2009-07-17 2009-07-17 絶縁膜の形成方法及びその形成装置

Publications (2)

Publication Number Publication Date
JP2003077915A JP2003077915A (ja) 2003-03-14
JP4421150B2 true JP4421150B2 (ja) 2010-02-24

Family

ID=19092944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001266698A Expired - Fee Related JP4421150B2 (ja) 2001-09-04 2001-09-04 絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JP4421150B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835275B2 (en) 2011-12-28 2014-09-16 Samsung Electronics Co., Ltd. Semiconductor devices having nitrided gate insulating layer and methods of fabricating the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
KR100956466B1 (ko) * 2004-03-03 2010-05-07 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 컴퓨터 기억 매체
JP4509864B2 (ja) 2005-05-30 2010-07-21 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP5125762B2 (ja) * 2008-05-26 2013-01-23 セイコーエプソン株式会社 半導体装置の製造方法及び半導体製造装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835275B2 (en) 2011-12-28 2014-09-16 Samsung Electronics Co., Ltd. Semiconductor devices having nitrided gate insulating layer and methods of fabricating the same

Also Published As

Publication number Publication date
JP2003077915A (ja) 2003-03-14

Similar Documents

Publication Publication Date Title
US6734069B2 (en) Method of forming a high dielectric constant insulating film and method of producing semiconductor device using the same
US6667251B2 (en) Plasma nitridation for reduced leakage gate dielectric layers
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
US7569502B2 (en) Method of forming a silicon oxynitride layer
JP3752241B2 (ja) 窒化酸化シリコン・ゲート絶縁膜の形成方法及びmosfetの形成方法
US7446052B2 (en) Method for forming insulation film
US7541246B2 (en) Method of manufacturing semiconductor device
US7138691B2 (en) Selective nitridation of gate oxides
JP2002368122A (ja) 半導体装置及びその製造方法
JP2004022902A (ja) 半導体装置の製造方法
KR100486278B1 (ko) 신뢰성이 향상된 게이트 산화막 형성방법
WO2003056622A1 (fr) Procede de traitement d'un substrat et methode de production d'un dispositif a semi-conducteurs
JP4095326B2 (ja) 半導体装置の製造方法及び半導体装置
JP3593340B2 (ja) 集積回路デバイスの製造方法
JP4421150B2 (ja) 絶縁膜の形成方法
US6258730B1 (en) Ultra-thin gate oxide formation using an N2O plasma
JP2001085427A (ja) 酸窒化膜およびその形成方法
JP2978746B2 (ja) 半導体装置の製造方法
JP2002110674A (ja) 半導体装置及びその製造方法
JP2009246382A (ja) 絶縁膜の形成方法及びその形成装置
JP3826792B2 (ja) 半導体装置の製造方法
US20150064930A1 (en) Process of manufacturing the gate oxide layer
US7030038B1 (en) Low temperature method for forming a thin, uniform oxide
JPH118317A (ja) 半導体装置およびその製造方法
JP2003077914A (ja) 絶縁膜の形成方法及びその形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090330

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090717

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees