KR100486278B1 - 신뢰성이 향상된 게이트 산화막 형성방법 - Google Patents

신뢰성이 향상된 게이트 산화막 형성방법 Download PDF

Info

Publication number
KR100486278B1
KR100486278B1 KR10-2002-0069661A KR20020069661A KR100486278B1 KR 100486278 B1 KR100486278 B1 KR 100486278B1 KR 20020069661 A KR20020069661 A KR 20020069661A KR 100486278 B1 KR100486278 B1 KR 100486278B1
Authority
KR
South Korea
Prior art keywords
gate oxide
oxide film
substrate
oxidizing
thickness
Prior art date
Application number
KR10-2002-0069661A
Other languages
English (en)
Other versions
KR20040041784A (ko
Inventor
현상진
홍석훈
신유균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0069661A priority Critical patent/KR100486278B1/ko
Priority to US10/408,630 priority patent/US7053006B2/en
Publication of KR20040041784A publication Critical patent/KR20040041784A/ko
Application granted granted Critical
Publication of KR100486278B1 publication Critical patent/KR100486278B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

게이트 산화막의 스케일링(scaling) 방법으로 플라즈마 질화처리(plasma nitridation)가 많이 사용되고 있으나, 이중(dual) 게이트 산화막과 같이 얇은 게이트 산화막(≤25Å)과 두꺼운 게이트 산화막(≥35Å)을 동시에 갖고 있는 경우에 플라즈마 질화처리를 하게 되면, 두꺼운 게이트 산화막 쪽에서 신뢰성 열화 문제가 나타난다. 본 발명에서는 이러한 문제를 해결하기 위하여, 이중 혹은 다중(multiple) 게이트 산화막과 같이 서로 다른 두께를 가진 게이트 산화막을 형성한 다음, 플라즈마 질화처리를 실시하고 나서, 고온의 수소 첨가 산소 분위기에서 산화시킨다. 플라즈마 질화처리 단계에서 발생한 전자 트랩 사이트와 응력이 본 발명에 의한 산화 단계에서 제거되므로, 두꺼운 게이트 산화막의 Qbd(charge-to-breakdown)값이 종래보다 크게 증가하는 등 신뢰성을 향상시킬 수 있다. 따라서 본 발명에 의할 경우, 얇은 게이트 산화막의 스케일링을 달성하면서도 두꺼운 게이트 산화막의 신뢰성을 증가시켜 이중 또는 다중 게이트 산화막을 형성할 수 있다.

Description

신뢰성이 향상된 게이트 산화막 형성방법{Method for fabricating gate oxide with increased device reliability}
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 하나의 기판에 두께가 서로 다른 게이트 산화막을 형성하는 방법에 관한 것이다.
반도체 소자가 다양화되면서, 요구되어지는 소자 특성 또한 다양화되고 있다. 예를 들면, 로직(logic) 소자나, CPU(Central Processing Unit)에 DRAM(Dynamic Random Access Memory)이나 SRAM(Static Random Access Memory)을 융합(merge)한 소자 등이 요구되고 있다. 이러한 소자의 경우 각각의 특성을 그대로 유지하기 위해서 단일 칩(chip) 내에 서로 다른 두께의 게이트 산화막을 형성하는 것이 요구된다. 따라서, 게이트 산화막의 두께가 2 개인 이중 게이트 산화막(dual gate oxide) 또는 이보다 여러 개인 다중 게이트 산화막(multiple gate oxide)의 도입이 필요시되고 있다.
또한, DRAM 또는 SRAM 등의 소자로 융합되지 않고 동일한 소자만으로 구성된 소자에서도 동작 전압을 달리하기 위해서 단일 칩 내에 서로 다른 두께의 게이트 산화막이 도입되고 있다. 예를 들어, PMOS와 대비하여 NMOS가 형성될 영역의 게이트 산화막이, DRAM의 셀 영역과 대비하여 주변회로가 형성될 영역의 게이트 산화막이 더 두껍게 형성되기도 한다.
한편 반도체 소자들이 고집적화되어감에 따라 게이트 산화막의 스케일링(scaling)도 요구되고 있는데, 스케일링에 의해 그 두께가 얇아지더라도 우수한 전기적 특성을 유지할 것이 요구되고 있다. 그런데, 게이트 산화막의 두께가 얇아지면서 다이렉트 터널링(direct tunneling)에 의한 누설 전류가 증가하게 되어, 스탠바이 전류(standby current)를 증가시키고 로직 상태를 교란시키며 TDDB(time dependent dielectric breakdown) 특성을 저하시키는 문제가 있다.
따라서, 잘 알려진 바와 같이 종래에는 게이트 산화막을 플라즈마 질화처리(plasma nitridation)하는 방법으로 누설 전류를 감소시키고 있다. 이러한 플라즈마 질화처리는 누설 전류를 감소시키는 이외에도, 폴리실리콘 게이트의 디플리션(depletion)을 줄이며, 보론(B)으로 도핑된 게이트로부터의 보론 침투를 막기 위한 목적으로 수행되기도 한다.
대체로 플라즈마 질화처리는 25Å 이하의 얇은 게이트 산화막에서는 상기의 목적을 달성할 수 있다. 그러나 이중 혹은 다중 게이트 산화막 적용시에 얇은 게이트 산화막과 함께 형성되는 35Å 이상의 두꺼운 게이트 산화막에서는 플라즈마 질화처리 후에 게이트 누설 전류가 오히려 증가하는 현상을 보인다. 특히 Qbd(charge-to-breakdown)값이 플라즈마 질화처리하기 전에 비하여 1/10 수준으로 감소하는 등, 신뢰성 열화가 매우 심각하다.
도 1은 플라즈마 질화처리에 따라 NMOS의 두꺼운 게이트 산화막(40Å)의 누설 전류가 변화하는 양상을 나타낸 그래프이다. 도 1에서 가로축은 게이트 전압(Vg)을 나타내고, 세로축은 게이트 누설 전류 밀도(Jg)를 나타낸다. 실선으로 표시된 (a)는 일반적인 급속 열산화(Rapid Thermal Oxidation : RTO)로 형성한 게이트 산화막의 누설 전류 밀도를 나타낸다. 이렇게 RTO로 형성한 게이트 산화막을 원격 플라즈마 질화처리(Remote Plasma Nitridation : RPN)한 후의 누설 전류는 점선으로 표시된 (b)와 같다. 그리고, 일점 쇄선으로 표시된 (c)는 (a)에서와 같은 게이트 산화막을 디커플드 플라즈마 질화처리(Decoupled Plasma Nitridation ; DPN)한 경우의 누설 전류 밀도를 나타낸다.
20Å 정도의 얇은 게이트 산화막에 대하여 RPN 또는 DPN을 수행하면 누설 전류 밀도가 감소한다. 그러나, 40Å 정도의 두꺼운 게이트 산화막의 경우에는 도 1에서 보는 바와 같이 RPN 후(b)와 DPN 후(c)에 오히려 누설 전류 밀도가 증가되는 것을 알 수 있다. 이것은, 질화처리에 의해 두꺼운 게이트 산화막 내에 질소 원자가 함유됨에 따라 SiON이 형성되어 밴드갭이 감소되고, 전자 트랩 사이트(electron trap site)가 증가하기 때문인 것으로 생각된다.
뿐만 아니라, 두꺼운 게이트 산화막에서는 도 2에서와 같이, 질화처리에 따라 Qbd값이 감소하게 된다. 도 2는 플라즈마 질화처리 전후로 두꺼운 게이트 산화막의 Qbd값을 측정한 그래프(graph of charge-to-breakdown measurements)로서, 가로축은 Qbd값이고 세로축은 와이불(Weibull)값이다. 즉, 세로축은 누적된 파괴(cumulative failure)로 보면 된다. 게이트 전류 밀도(J)는 0.005 A/㎠이고, 게이트 면적(A)은 120000㎛2이다.
도 2를 참조하면, RPN 후(동그라미)와 DPN 후(삼각형)에 두꺼운 게이트 산화막의 Qbd값이 플라즈마 질화처리하기 전(네모)에 비하여 1/10보다 더 작아짐을 알 수 있다. 이는 플라즈마 질화처리 과정에서 발생한 실리콘 댕글링 본드(dangling bond), 2가의 질소(bivalent N) 결합 등에 의하여 전자 트랩 사이트가 생성되고, 주입된 전자들이 여기에 트랩되면서 국부적인 전장 세기가 증가된 결과, 절연파괴(dielectric breakdown)를 가져오기 때문인 것으로 이해된다.
일반적으로 플라즈마 질화처리 후의 두꺼운 게이트 산화막에서의 누설 전류 증가는 그리 큰 문제가 되지 않는다고 볼 수도 있다. 그러나, 도 2에서와 같이 Qbd값이 감소하는 신뢰성 열화는 실제 소자에 적용할 수 없게 만들므로 큰 문제가 된다. 따라서 플라즈마 질화처리 후에 두꺼운 게이트 산화막에서의 신뢰성 열화를 방지하는 것이, 이중 혹은 다중 게이트 산화막에 대하여 플라즈마 질화처리를 실제로 적용할 수 있는지를 결정하는 중요한 인자가 된다.
본 발명이 이루고자 하는 기술적 과제는 이중 혹은 다중 게이트 산화막을 형성할 때에 얇은 게이트 산화막에서 누설 전류가 증가되는 문제를 해결할 수 있는 동시에 두꺼운 게이트 산화막에서 신뢰성 열화를 막을 수 있는 게이트 산화막 형성방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 게이트 산화막 형성방법에서는 얇은 게이트 산화막에서의 성능 향상을 위해 플라즈마 질화처리(plasma nitridation)를 수행한 후에, 두꺼운 게이트 산화막의 신뢰성을 향상시키는 후속 공정을 제안한다. 이러한 본 발명에 의해, 얇은 게이트 산화막에서의 누설 전류를 감소시킬 수 있고 동시에 두꺼운 게이트 산화막에서의 신뢰성을 증가시킬 수 있다. 두꺼운 게이트 산화막의 신뢰성을 향상시키기 위하여 도입될 공정은 얇은 게이트 산화막에 미치는 영향을 같이 고려하여 플라즈마 질화처리로부터 얻어진 이득을 줄여서는 안된다. 이를 위하여 본 발명에서는 플라즈마 질화처리 후에 수소가 첨가된 산소 분위기에서의 산화를 실시하는 공정을 제시하다.
본 발명에 따른 게이트 산화막 형성방법을 간략히 살펴보면, 먼저 기판 상에 두께가 다른 게이트 산화막을 형성한 다음, 상기 게이트 산화막을 플라즈마 질화처리한다. 상기 플라즈마 질화처리된 게이트 산화막을 수소 첨가 산소 분위기에서 산화시킴으로써, 두께가 다른 게이트 산화막 중 얇은 게이트 산화막의 우수한 전기적 성능은 유지한 채 두꺼운 게이트 산화막의 신뢰성을 향상시킨다.
상기 수소 첨가 산소 분위기에서 산화시키는 단계는 700 ~ 1000℃ 사이 온도에서 수행할 수 있고, 수 ~ 수십 Torr 사이 압력에서 수행할 수 있으며, 수소와 산소의 혼합가스를 이용하여 수행하는 것이 바람직하다. 이 때, 상기 수소와 산소의 혼합가스를 질소 혹은 불활성 가스에 희석하여 사용하는 것이 급격한 산화를 방지할 수 있어 선호될 수 있다. 상기 산화시키는 단계는 수 ~ 수십초 동안 수행하면 충분하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 설명한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 3 내지 도 9는 본 발명의 실시예에 따라 이중 게이트 산화막을 형성하는 방법을 도시한 것이다. 도 10은 도 9의 단계를 수행하는 데에 사용될 수 있는 ISSG(In-situ steam generation) 장치의 예를 도시한 것이다.
먼저 도 3을 참조하면, 제 1 영역과 제 2 영역으로 정의된 기판(10) 전면에 동일한 두께를 갖는 제 1 게이트 산화막(20)을 형성한다. 여기서, 제 1 영역은 35 내지 45Å 정도의 두꺼운 게이트 산화막이 형성될 영역이고 제 2 영역은 15 내지 25Å 정도의 얇은 게이트 산화막이 형성될 영역이다. 예컨대, 제 1 영역은 NMOS를 위한 영역이고 제 2 영역은 PMOS를 위한 영역일 수 있다. 또는, 제 1 영역은 DRAM의 주변회로 영역이고 제 2 영역은 셀 영역일 수 있다. 여기서의 기판(10)은 이미 여러 단계의 공정을 거친 것이다. 예를 들어, 소자분리막 형성 공정, 이온주입 공정 등이 수행되어 있을 수 있다.
기판(10)이 실리콘 기판 또는 실리콘 에피택셜층인 경우, 이를 급속 열산화(Rapid Thermal Oxidation : RTO), 퍼니스 열산화(furnace thermal oxidation) 또는 플라즈마 산화(plasma oxidation) 분위기에 두어 그 표면에 실리콘 산화막을 형성하는 것에 의해 제 1 게이트 산화막(20)을 형성할 수 있다. RTO를 이용하는 경우에는, 수십 Torr의 가스 압력을 유지하고 기판의 온도를 900℃ 이상으로 올려 수십초간 산화시킨다. 가열은 텅스텐 할로겐 램프 또는 아크 램프로부터의 적외선광을 이용한다. 예를 들어, 18Å 정도의 실리콘 산화막을 형성할 경우, 기판 온도를 1025℃로 유지하고 압력은 12 Torr로 유지하여 33초 정도 산화를 진행한다. 그보다 두꺼운 산화막을 형성하고자 하면, 기판 온도를 더 증가시키거나 산화 시간을 더 길게 할 수 있다.
제 1 게이트 산화막(20)은 후속 공정에서 형성하는 제 2 게이트 산화막과 적층되어 이중 게이트 산화막에서의 두꺼운 게이트 산화막이 된다. 따라서, 이 점을 고려하여 그 두께를 결정할 필요가 있다. 예컨대, 최종적으로 목표하는 두꺼운 게이트 산화막의 두께가 45Å이고, 제 2 게이트 산화막을 15Å 정도로 형성할 것이라면, 중간에 세정으로 제거되는 양이 10 ~ 15Å 정도임을 감안하여, 제 1 게이트 산화막(20)은 1차적으로 50 ~ 55Å 정도로 형성할 수 있다. 세정을 수행하지 않을 경우에는 35 ~ 40Å 정도로 형성할 수 있다.
경우에 따라서, 제 1 게이트 산화막(20)으로서 실리콘 산화막대신에 보다 고유전율의 물질로 된 탄탈륨 산화막(Ta2O5) 하프늄 산화막(HfO2), 또는 알루미늄 산화막(Al2O3) 등을 증착하여 형성할 수도 있다.
다음에 도 4를 참조하면, 이중 게이트 산화막 공정을 위해 제 1 게이트 산화막(20) 위에 마스크(30)를 형성한다. 마스크(30)는 포토레지스트 마스크인 것이 바람직하지만, 다른 마스킹 물질도 물론 사용될 수 있다. 포토레지스트 마스크는 제 1 게이트 산화막(20) 상에 포토레지스트를 도포한 후 노광 및 현상 공정으로 패터닝하여 형성한다. 마스크(30)는 두꺼운 게이트 산화막이 요구되는 부위인 제 1 영역의 기판(10)을 덮는다.
다음에 도 5에서와 같이, 마스크(30)를 이용하여 제 2 영역의 제 1 게이트 산화막(20)만을 선택적으로 제거한다. 이로써, 제 1 영역에는 패터닝된 제 1 게이트 산화막(20)이 남겨진다. 이 때, 마스크(30)로 보호되지 않은 제 1 게이트 산화막(20) 부분을 전부 제거하여 제 2 영역의 기판(10)을 노출시켜도 되지만, 후속 공정에서 기판(10) 표면을 보호하는 버퍼층(buffer)으로 쓰기 위하여 표면으로부터 소정 두께만큼 남도록 일부만 제거하여도 된다.
다음에 도 6에서와 같이, 마스크(30)를 제거한다. 이 과정에서 제 2 영역에 버퍼층으로 남겨둔 제 1 게이트 산화막(20)이 있으면 마스크(30) 제거시 일어날 수도 있는 제 2 영역 기판(10)의 데미지 방지를 담당할 수 있다. 마스크(30)가 포토레지스트 마스크인 경우에는 일반적인 에싱(ashing)과 스트립(strip)에 의하여 제거한다. 이 과정에서, 버퍼층으로 남겨두었던 제 1 게이트 산화막(20)이 있으면 마저 제거하여 제 2 영역의 기판(10)을 노출시킨다. 마스크(30) 제거 후에 필요에 따라 세정을 실시할 수 있다. 이 때에는 노출된 제 1 게이트 산화막(20)도 소정 두께, 예를 들어 10 ~ 15Å 정도 식각된다.
도 7을 참조하면, 패터닝된 제 1 게이트 산화막(20)을 가지고 있는 기판(10)에 대하여 재산화 공정을 실시하거나 산화막 증착을 다시 실시하여, 제 1 영역과 제 2 영역에 제 2 게이트 산화막(40)을 형성한다. 이로써, 제 1 영역에는 제 1 게이트 산화막(20)과 제 2 게이트 산화막(40)이 합쳐져 두꺼운 게이트 산화막(50)이 구성되고, 제 2 영역에는 제 2 게이트 산화막(40)만 있어 얇은 게이트 산화막이 구성된다. 여기서 형성하는 제 2 게이트 산화막(40)은, 후속 공정에서 더 산화될 여지를 감안하여 최종으로 목표하는 얇은 게이트 산화막의 두께보다 5 ~ 6Å 정도 얇게 형성하는 것이 바람직하다. 예컨대 최종으로 목표하는 얇은 게이트 산화막 두께가 15 내지 25Å라면, 제 2 게이트 산화막(40)은 10 내지 19Å 정도로 형성한다. 그러나, 두꺼운 게이트 산화막(50)은 후속 공정에서 거의 산화가 되지 않으므로 두께 변화가 거의 없다. 따라서, 제 1 게이트 산화막(20)과 제 2 게이트 산화막(40)을 합친 두께는 최종적으로 목표하는 두꺼운 게이트 산화막의 두께, 이를테면 35 내지 45Å이 되게 하는 것이 좋다.
참고로, 산화막의 성장 두께는 시간에 따라 선형적으로 증가하다가 어느 시점부터는 이보다 완만하게 증가하는 경향이 있다. 바꾸어 말하면, 산화막의 두께가 어느 정도에 다다른 경우 그 후에 성장되는 산화막은 같은 시간을 두어도 더 얇게 성장된다. 따라서, 제 1 영역에 이미 형성되어 있는 제 1 게이트 산화막(20) 위에 성장되는 제 2 게이트 산화막(40)의 두께는, 제 2 영역에서 기판(10) 위에 바로 성장되는 제 2 게이트 산화막(40)의 두께보다 작다. 조건에 따라 달라지겠지만 예컨대, 제 2 영역에서 기판(10) 위에 제 2 게이트 산화막(40)이 15Å 정도 성장하는 동안, 제 1 영역에서는 제 1 게이트 산화막(20) 위에 약 5Å 정도 두께의 제 2 게이트 산화막(40)이 성장된다. 앞의 단계에서 제 1 게이트 산화막(20)의 두께를 결정하는 데에 이 점을 고려할 필요가 있다.
다음에 도 8에서와 같이, 얇은 게이트 산화막(40)의 누설 전류를 줄이고 보론 등의 침투에 대한 내성을 증가시키기 위하여 플라즈마 질화처리(60)를 실시한다. 예를 들어, 두꺼운 게이트 산화막(50)과 얇은 게이트 산화막(40)이 형성된 기판(10)을 진공챔버에 장착한 다음, 질소(N2)나 암모니아(NH3) 또는 이 둘의 혼합가스를 진공챔버에 공급하고 이 가스를 플라즈마 상태로 에너지화하기 위해 RF 파워를 적용한다. 이 때에 캐리어 가스로서 헬륨(He) 또는 아르곤(Ar)과 같은 비활성 가스를 사용한다. 플라즈마 질화처리(60)하는 단계의 플라즈마 발생원으로는 원격 플라즈마(remote plasma), 디커플드 플라즈마, 슬롯 플레인 안테나(slot plane antenna), 또는 전자 사이클로트론 공명(electron cyclotron resonance)을 이용할 수 있다. 그 밖에 헬리콘(helicon), 평행판, 유도 결합 플라즈마(ICP)라고도 불리는 트랜스포머 결합 플라즈마 등과 같은 다른 플라즈마 발생수단에 의해서, 또는 글로우 방전에 의해서도 동일한 효과를 얻을 수 있다.
디커플드 플라즈마를 이용하는 DPN의 경우에는, N2나 NH3의 가스 압력은 5 mTorr 내지 80 mTorr로 유지하고 기판(10)은 가열할 필요없이 10 ~ 80초간 질화처리를 수행한다. 예를 들어 RF 파워는 300W 정도로 하며, 80 mTorr의 압력을 유지하고, He : N2 = 100 sccm : 100 sccm으로 유입시킨다. 또 원격 플라즈마를 이용하는 RPN의 경우라면, 1000 ~ 3000W의 RF 파워를 사용하고, 1 ~ 5 Torr의 압력을 유지하여, He : N2 = 2900 sccm : 500 sccm으로 유입시켜 30 ~ 120초 정도 질화처리를 실시한다.
플라즈마 질화처리(60)를 받은 두꺼운 게이트 산화막(50a)과 얇은 게이트 산화막(40a)에는 질소 원자가 함유되어서 유전율이 증가되고 EOT가 감소한다. 특히 제 2 영역의 얇은 게이트 산화막(40a)에서는 누설 전류 밀도 감소가 달성될 수 있다. 하지만, 제 1 영역의 두꺼운 게이트 산화막(50a)에서는 앞에서 설명한 바와 같은 이유로 Qbd값이 감소하면서 신뢰성이 감소된다.
따라서, 도 9에서와 같이 수소 첨가 산소 분위기에서의 산화(70)를 진행하여 두꺼운 게이트 산화막(50a)의 신뢰성을 회복시킨다. 참조번호 "40b"와 "50b"는 각각 수소 첨가 산소 분위기에서 산화된 얇은 게이트 산화막과 두꺼운 게이트 산화막을 가리킨다. 산화(70)는 챔버 내에 도 8의 단계에서 플라즈마 질화처리된 두꺼운 게이트 산화막(50a)과 얇은 게이트 산화막(40a)을 포함하는 기판(10)을 장착한 다음, 수소를 소정 % 포함하는 산소 분위기를 형성해 주어 열처리함으로써 달성될 수 있다. 이를 위해 도 10과 같은 ISSG 장치를 이용할 수 있다.
예를 들어, 플라즈마 질화처리된 두꺼운 게이트 산화막(50a)과 얇은 게이트 산화막(40a)을 포함하는 기판(10)을 ISSG 장치(100)에 장착한 다음, 수소 2%를 첨가한 수소 산소 혼합가스(H2 + O2)를 도입(110)하고 램프(130)를 온(on)시켜 기판(10)의 온도를 825℃ 정도로 유지하여 15초 정도 산화시킨다. 도입된 가스는 일정하게 배기(120)시켜 가스 압력은 12 Torr 정도로 유지한다. 여기서, 수소를 2% 첨가한 혼합가스를 도입한다는 것은 수소 100 sccm을 흘려주면서 산소 4900 sccm을 흘려주는 것과 같은 방법으로 달성할 수 있으며, 이 때 N2 또는 불활성 가스에 이들 가스를 희석시켜 흘려주면 과격한 산화를 방지할 수 있어 바람직하다. 수소를 1% 포함시킨 혼합가스를 사용하는 경우에는 기판(10)의 온도를 750℃로 낮추어 진행해도 되고, 예를 들어, 수소 50 sccm을 흘려주면서 산소 4950 sccm을 흘려주어 공급할 수 있다.
H2와 O2의 혼합 가스는 램프(130) 가열에 의해 H2O와 산소 원자로 분해된다. 분해된 산소 원자는 활성이 좋은 산소 래디컬(O*)이며, 이 산소 래디컬을 이용한 산화는 효과적인 산화 능력을 가져 여러 결함 요인을 신속하게 제거하지만, 게이트 산화막 두께를 크게 증가시키지는 않는다. 따라서, 기판(10)의 불필요한 산화를 최소화하면서 두꺼운 게이트 산화막(50a)의 신뢰성 감소 요인을 제거할 수 있다. 그리고, 공정에 적용가능한 적절한 열적 버짓(thermal budget)을 가진다. 뿐만 아니라, 플라즈마 질화처리(60) 후의 질소 농도를 유지한다. 따라서, 얇은 게이트 산화막(40a)에 대하여는 플라즈마 질화처리의 우수한 효과를 유지하면서, 두꺼운 게이트 산화막(50a)에 대하여는 떨어진 신뢰성을 회복시킬 수 있다. 앞의 단계에서, 목표하는 얇은 게이트 산화막 두께보다 5 ~ 6Å 정도 얇게 형성한 제 2 게이트 산화막(40)의 두께는 이 단계에서 5 ~ 6Å 정도 증가하게 되어 원하는 두께인 15 내지 25Å에 맞춰진다.
도 11은 본 발명에 의한 수소 첨가 산소 분위기에서의 산화(70)가 게이트 산화막, 특히 두꺼운 게이트 산화막(50a)에 미치는 영향을 설명하기 위한 도면이다. 도 11을 참조하여, H2와 O2의 반응에서 발생된 산소 래디컬(O*)이 게이트 산화막(50a)에 미치는 긍정적 영향을 구체적으로 살펴보면, 산소 래디컬(O*)은 결함이라고 간주할 수 있는 스트레인(strain)이 걸려 있는 Si-O 결합(150), 실리콘의 비공유 전자쌍(160), 또는 실리콘끼리의 결합(170)에 참여하거나, 또는 2가의 질소 결합 등에 작용하여 그 결함을 제거한다. 따라서, 이러한 결함에 의해 생성된 전자 트랩 사이트를 제거한다. 뿐만 아니라, 기판(10)/게이트 산화막(50a) 계면에서는 산소 래디컬(O*)에 의한 산화가 발생하여 응력을 줄여줄 것으로 기대된다. 따라서, 이러한 과정에서 두꺼운 게이트 산화막(50a)은 신뢰성 증가를 얻을 수 있다. 이와 동시에, 얇은 게이트 산화막(40a)은 추가 산화에 의해 원하는 EOT를 얻을 수 있다.
도 12와 도 13은 종래의 두꺼운 게이트 산화막과 본 발명에 따른 두꺼운 게이트 산화막에서의 와이불(Weibull)값을 비교한 것이다. 도 12는 NMOS에 대한 것이고, 도 13은 PMOS에 대한 것이다. 도 12와 도 13에서 가로축은 Qbd값이고 세로축은 Weibull값이다. 게이트 전류 밀도(J)는 0.005 A/㎠이고, 게이트 면적(A)은 120000㎛2이다.
도 12와 도 13에서 네모(-■-)는 RTO에 의해 40Å 정도의 두꺼운 게이트 산화막을 형성한 경우를 나타낸다. 동그라미(-●-)는 RTO로 형성한 40Å 정도의 두꺼운 게이트 산화막을 120초 정도 RPN한 경우이다. 삼각형(-▲-)은 RTO로 형성한 40Å 정도의 두꺼운 게이트 산화막을 60초 정도 DPN한 결과이다. 역삼각형(-▼-)은 본 발명에 따라 RTO로 40Å 정도의 두꺼운 게이트 산화막을 형성한 다음 60초 정도 DPN을 실시하고 나서 수소 첨가 산소 분위기에서 15초 정도 산화시킨 결과이다.
도 12와 도 13에서 모두 플라즈마 질화처리 전(네모)에 비하여 RPN한 후(동그라미)와 DPN 후(삼각형)에 두꺼운 게이트 산화막의 Qbd값이 1/10보다 더 작게 된다. 그러나, 본 발명에 따라 수소가 첨가된 산소 분위기에서 후속 산화시키면(역삼각형) Qbd가 NMOS, PMOS 모두에서 플라즈마 질화처리(동그라미, 삼각형) 후 보다는 100배, 질화처리하지 않은 순수 산화막(네모)보다는 10배 가까이 증가하는 것을 알 수 있다. 뿐만 아니라 Weibull값의 기울기도 보다 가팔라지는 것을 알 수 있다. 이것은 보다 높은 Qbd값에서 보다 일사불란하게 파괴된다는 것을 의미하며 따라서 신뢰성이 향상된 것을 알 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 예컨대, 본 발명은 이중 게이트 산화막뿐만 아니라 다중 게이트 산화막에도 동일하게 적용될 수 있다. 예를 들어, 삼중(triple) 게이트 산화막을 형성하고자 한다면, 기판 상에 제 1 게이트 산화막을 형성한 다음, 이것을 패터닝하여 기판을 노출시켜서, 제 1 게이트 산화막과 노출된 기판 위에 제 2 게이트 산화막을 형성한다. 기판과 접하는 제 2 게이트 산화막을 패터닝하여 기판을 노출시킨 다음, 제 2 게이트 산화막과 노출된 기판 위에 제 3 게이트 산화막을 형성하면 된다. 그런 다음, 플라즈마 질화처리와, 수소 첨가 산소 분위기에서의 산화를 실시하면 된다.
상술한 본 발명에 의하면, 플라즈마 질화처리에 의해 얇은 게이트 산화막의 성능이 우수해져서 스케일링에 적합하다. 후속으로 실시하는 수소 첨가 산소 분위기에서의 산화에 의하여, 플라즈마 질화처리의 우수한 효과를 유지하면서도 두꺼운 게이트 산화막의 Qbd값의 향상을 도모할 수 있다. 이것은, 수소 첨가 산소 분위기에서 발생된 산소 래디컬이 두꺼운 게이트 산화막의 전자 트랩 사이트와 응력을 감소시키기 때문인 것으로 생각된다.
따라서, 본 발명에 의할 경우, 얇은 게이트 산화막의 전기적 특성이 우수하면서도 두꺼운 게이트 산화막의 신뢰성이 우수한 게이트 산화막을 형성할 수 있다. 그러므로, 이중 혹은 다중 게이트 산화막 형성에 유리하게 적용될 수 있다.
도 1은 플라즈마 질화처리(plasma nitridation)에 따라 두꺼운 게이트 산화막의 누설 전류가 변화하는 양상을 나타낸 그래프이다.
도 2는 플라즈마 질화처리 전후로 두꺼운 게이트 산화막의 Qbd값을 측정한 그래프(graph of charge-to-breakdown measurements)이다.
도 3 내지 도 9는 본 발명의 실시예에 따라 이중 게이트 산화막을 형성하는 방법을 도시한 것이다.
도 10은 도 9의 단계를 수행하는 데에 사용될 수 있는 ISSG(In-situ steam generation) 장치의 예를 도시한 것이다.
도 11은 본 발명에 의한 수소 첨가 산소 분위기에서의 산화가 게이트 산화막에 미치는 영향을 설명하기 위한 도면이다.
도 12는 NMOS에 대하여, 종래의 두꺼운 게이트 산화막과 본 발명에 따른 두꺼운 게이트 산화막의 Qbd값을 측정한 그래프이다.
도 13은 PMOS에 대하여, 종래의 두꺼운 게이트 산화막과 본 발명에 따른 두꺼운 게이트 산화막의 Qbd값을 측정한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10...기판 20...제 1 게이트 산화막
30...마스크 40...제 2 게이트 산화막 혹은 얇은 게이트 산화막
50...두꺼운 게이트 산화막
40a, 50a...플라즈마 질화처리된 게이트 산화막
40b, 50b...수소 첨가 산소 분위기에서 산화된 게이트 산화막
60...플라즈마 질화처리
70...수소 첨가 산소 분위기에서의 산화

Claims (15)

  1. 기판 상에 두께가 다른 게이트 산화막을 형성하는 단계;
    상기 게이트 산화막을 플라즈마 질화처리(plasma nitridation)하여 상기 게이트 산화막 내에 질소 원자를 함유시키는 단계; 및
    상기 플라즈마 질화처리된 게이트 산화막을 수소 첨가 산소 분위기에서 산화시키는 단계를 포함하며,
    상기 수소 첨가 산소 분위기에서 산화시키는 단계는 700에서 1000℃ 사이 온도에서 상기 기판을 열처리하여 수행하는 것을 특징으로 하는 게이트 산화막 형성방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 수소 첨가 산소 분위기에서 산화시키는 단계는 수에서 수십 Torr 사이 압력에서 수행하는 것을 특징으로 하는 게이트 산화막 형성방법.
  4. 제 1 항에 있어서, 상기 수소 첨가 산소 분위기에서 산화시키는 단계는 수소(H2)와 산소(O2)의 혼합가스를 이용하여 수행하는 것을 특징으로 하는 게이트 산화막 형성방법.
  5. 제 4 항에 있어서, 상기 수소와 산소의 혼합가스를 질소(N2) 혹은 불활성 가스에 희석하여 사용하는 것을 특징으로 하는 게이트 산화막 형성방법.
  6. 제 1 항에 있어서, 상기 수소 첨가 산소 분위기에서 산화시키는 단계는 수에서 수십초 동안 수행하는 것을 특징으로 하는 게이트 산화막 형성방법.
  7. 제 1 항에 있어서, 상기 수소 첨가 산소 분위기에서 산화시키는 단계는 ISSG(In-situ steam generation)에 의해 수행하는 것을 특징으로 하는 게이트 산화막 형성방법.
  8. 제 1 항에 있어서, 상기 두께가 다른 게이트 산화막을 형성하는 단계는,
    상기 기판 상에 제 1 게이트 산화막을 형성하는 단계;
    상기 제 1 게이트 산화막을 패터닝하여 상기 기판을 노출시키는 단계;
    상기 제 1 게이트 산화막과 노출된 기판 위에 제 2 게이트 산화막을 형성하는 단계;
    상기 기판과 접하는 제 2 게이트 산화막을 패터닝하여 상기 기판을 노출시키는 단계; 및
    상기 제 2 게이트 산화막과 노출된 기판 위에 제 3 게이트 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 게이트 산화막 형성방법.
  9. 제 8 항에 있어서, 상기 제 3 게이트 산화막의 두께는 목표하는 두께보다 5 내지 6Å 정도 얇게 형성하는 것을 특징으로 하는 게이트 산화막 형성방법.
  10. 기판 상에 제 1 게이트 산화막을 형성하는 단계;
    상기 제 1 게이트 산화막을 패터닝하여 상기 기판을 노출시키는 단계;
    상기 제 1 게이트 산화막과 노출된 기판 위에 제 2 게이트 산화막을 형성하는 단계;
    상기 제 1 및 제 2 게이트 산화막을 플라즈마 질화처리(plasma nitridation)하여 상기 제 1 및 제 2 게이트 산화막 내에 질소 원자를 함유시키는 단계; 및
    상기 플라즈마 질화처리된 제 1 및 제 2 게이트 산화막을 수소 첨가 산소 분위기에서 산화시키는 단계를 포함하고,
    상기 수소 첨가 산소 분위기에서 산화시키는 단계는 700에서 1000℃ 사이 온도, 수에서 수십 Torr 사이 압력에서, 수에서 수십초 동안, 수소와 산소의 혼합가스를 이용하여 상기 기판을 열처리하여 수행하는 것을 특징으로 하는 게이트 산화막 형성방법.
  11. 삭제
  12. 제 10 항에 있어서, 상기 수소와 산소의 혼합가스를 질소 혹은 불활성 가스에 희석하여 사용하는 것을 특징으로 하는 게이트 산화막 형성방법.
  13. 제 10 항에 있어서, 상기 수소 첨가 산소 분위기에서 산화시키는 단계는 ISSG(In-situ steam generation)에 의해 수행하는 것을 특징으로 하는 게이트 산화막 형성방법.
  14. 제 10 항에 있어서, 상기 제 2 게이트 산화막의 두께는 목표하는 두께보다 5 내지 6Å 정도 얇게 형성하는 것을 특징으로 하는 게이트 산화막 형성방법.
  15. 제 10 항에 있어서, 상기 제 2 게이트 산화막의 두께는 10 내지 19Å 정도로 형성하고, 상기 제 1 게이트 산화막과 제 2 게이트 산화막이 적층된 부분의 두께는 35 내지 45 Å 정도로 형성하여, 상기 수소 첨가 산소 분위기에서 산화시키는 단계는 상기 제 2 게이트 산화막의 두께가 15 내지 25Å 정도가 될 때까지 수행하는 것을 특징으로 하는 게이트 산화막 형성방법.
KR10-2002-0069661A 2002-11-11 2002-11-11 신뢰성이 향상된 게이트 산화막 형성방법 KR100486278B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0069661A KR100486278B1 (ko) 2002-11-11 2002-11-11 신뢰성이 향상된 게이트 산화막 형성방법
US10/408,630 US7053006B2 (en) 2002-11-11 2003-04-07 Methods of fabricating oxide layers by plasma nitridation and oxidation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0069661A KR100486278B1 (ko) 2002-11-11 2002-11-11 신뢰성이 향상된 게이트 산화막 형성방법

Publications (2)

Publication Number Publication Date
KR20040041784A KR20040041784A (ko) 2004-05-20
KR100486278B1 true KR100486278B1 (ko) 2005-04-29

Family

ID=32226284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0069661A KR100486278B1 (ko) 2002-11-11 2002-11-11 신뢰성이 향상된 게이트 산화막 형성방법

Country Status (2)

Country Link
US (1) US7053006B2 (ko)
KR (1) KR100486278B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4190940B2 (ja) * 2003-05-13 2008-12-03 エルピーダメモリ株式会社 半導体装置の製造方法
US6921703B2 (en) * 2003-05-13 2005-07-26 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric
US7906441B2 (en) 2003-05-13 2011-03-15 Texas Instruments Incorporated System and method for mitigating oxide growth in a gate dielectric
WO2005013349A2 (en) * 2003-07-31 2005-02-10 Fsi International, Inc. Controlled growth of highly uniform, oxide layers, especially ultrathin layers
US20050070120A1 (en) * 2003-08-28 2005-03-31 International Sematech Methods and devices for an insulated dielectric interface between high-k material and silicon
KR101128689B1 (ko) * 2004-07-29 2012-03-26 매그나칩 반도체 유한회사 선택적 플라즈마 질화처리를 이용한 이미지센서
KR100945770B1 (ko) * 2004-08-31 2010-03-08 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 반도체 장치의 제조 방법 및컴퓨터 기억 매체
KR100611784B1 (ko) * 2004-12-29 2006-08-10 주식회사 하이닉스반도체 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법
US20060148139A1 (en) * 2005-01-06 2006-07-06 Ng Hock K Selective second gate oxide growth
KR100672772B1 (ko) * 2005-03-31 2007-01-22 주식회사 하이닉스반도체 반도체 소자 제조 방법
US20080142874A1 (en) * 2006-12-16 2008-06-19 Spansion Llc Integrated circuit system with implant oxide
US7781843B1 (en) * 2007-01-11 2010-08-24 Hewlett-Packard Development Company, L.P. Integrating high-voltage CMOS devices with low-voltage CMOS
US20080188089A1 (en) * 2007-02-06 2008-08-07 International Business Machines Corporation Method for reducing top notching effects in pre-doped gate structures
US7528076B2 (en) * 2007-05-11 2009-05-05 United Microelectronics Corp. Method for manufacturing gate oxide layer with different thicknesses
KR100906058B1 (ko) * 2007-11-05 2009-07-03 주식회사 동부하이텍 반도체 소자의 다중 게이트 절연막 형성 방법
US7638442B2 (en) * 2008-05-09 2009-12-29 Promos Technologies, Inc. Method of forming a silicon nitride layer on a gate oxide film of a semiconductor device and annealing the nitride layer
DE102008035805B4 (de) * 2008-07-31 2013-01-31 Advanced Micro Devices, Inc. Herstellung von Gatedielektrika in PMOS- und NMOS-Transistoren
US8071440B2 (en) * 2008-12-01 2011-12-06 United Microelectronics Corporation Method of fabricating a dynamic random access memory
US10269921B2 (en) 2014-12-22 2019-04-23 Taiwan Semiconductor Manufacturing Company Ltd. Fin field effect transistors having conformal oxide layers and methods of forming same
US9515188B2 (en) 2014-12-22 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistors having conformal oxide layers and methods of forming same
KR20220048690A (ko) 2020-10-13 2022-04-20 삼성전자주식회사 반도체 장치 제조 방법
US11594455B2 (en) * 2021-01-05 2023-02-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method for the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173187A (ja) * 1996-12-05 1998-06-26 Texas Instr Inc <Ti> 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法
US6110842A (en) * 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
KR20010038795A (ko) * 1999-10-27 2001-05-15 윤종용 반도체 소자의 두께가 서로 다른 이중 게이트 산화막 형성 방법
JP2001291866A (ja) * 2000-04-11 2001-10-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
KR20020051170A (ko) * 2000-12-22 2002-06-28 박종섭 듀얼 게이트 산화막의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5668054A (en) 1996-01-11 1997-09-16 United Microelectronics Corporation Process for fabricating tantalum nitride diffusion barrier for copper matallization
US6153519A (en) 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
US6204204B1 (en) 1999-04-01 2001-03-20 Cvc Products, Inc. Method and apparatus for depositing tantalum-based thin films with organmetallic precursor
US6780788B2 (en) * 2002-08-07 2004-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for improving within-wafer uniformity of gate oxide
US6730566B2 (en) * 2002-10-04 2004-05-04 Texas Instruments Incorporated Method for non-thermally nitrided gate formation for high voltage devices
US6727142B1 (en) * 2002-10-29 2004-04-27 International Business Machines Corporation Orientation independent oxidation of nitrided silicon

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6110842A (en) * 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
JPH10173187A (ja) * 1996-12-05 1998-06-26 Texas Instr Inc <Ti> 薄膜窒化珪素または酸化窒化珪素ゲート誘電体の形成方法
KR20010038795A (ko) * 1999-10-27 2001-05-15 윤종용 반도체 소자의 두께가 서로 다른 이중 게이트 산화막 형성 방법
JP2001291866A (ja) * 2000-04-11 2001-10-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
KR20020051170A (ko) * 2000-12-22 2002-06-28 박종섭 듀얼 게이트 산화막의 제조 방법

Also Published As

Publication number Publication date
US20040092133A1 (en) 2004-05-13
US7053006B2 (en) 2006-05-30
KR20040041784A (ko) 2004-05-20

Similar Documents

Publication Publication Date Title
KR100486278B1 (ko) 신뢰성이 향상된 게이트 산화막 형성방법
KR100993124B1 (ko) 플라즈마 질화된 게이트 유전체의 두 단계 포스트 질화어닐링을 위한 개선된 제조 방법
KR100645306B1 (ko) 기판 처리 방법
US7964514B2 (en) Multiple nitrogen plasma treatments for thin SiON dielectrics
JP3944367B2 (ja) 絶縁膜の形成方法及び半導体装置の製造方法
US7217659B2 (en) Process for producing materials for electronic device
KR100586020B1 (ko) 반도체 장치의 게이트 형성 방법
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
JP2002261097A (ja) 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP2004158864A (ja) 改善された超薄型ゲート誘電体のプラズマ窒化物形成方法
TW200406024A (en) Manufacture method of semiconductor device with gate insulating films of different thickness
KR20060100092A (ko) 반도체 장치의 제조 방법
JP2005093865A (ja) 半導体装置の製造方法
JP3399413B2 (ja) 酸窒化膜およびその形成方法
US7476916B2 (en) Semiconductor device having a mis-type fet, and methods for manufacturing the same and forming a metal oxide film
JP2003142483A (ja) 高度に窒素ドープされた超薄オキシ窒化物ゲート誘電体の形成方法
KR100464424B1 (ko) 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
US8163626B2 (en) Enhancing NAND flash floating gate performance
KR100580587B1 (ko) 반도체 장치의 제조 방법
JP4421150B2 (ja) 絶縁膜の形成方法
US7268088B2 (en) Formation of low leakage thermally assisted radical nitrided dielectrics
US20070034974A1 (en) Semiconductor device and manufacturing method thereof
EP0911869A2 (en) Low temperature method for forming a uniform thin oxide layer
JP2005079563A (ja) 電子デバイスの製造方法
US7030038B1 (en) Low temperature method for forming a thin, uniform oxide

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
LAPS Lapse due to unpaid annual fee