JP4190940B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4190940B2 JP4190940B2 JP2003134265A JP2003134265A JP4190940B2 JP 4190940 B2 JP4190940 B2 JP 4190940B2 JP 2003134265 A JP2003134265 A JP 2003134265A JP 2003134265 A JP2003134265 A JP 2003134265A JP 4190940 B2 JP4190940 B2 JP 4190940B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- treatment
- region
- nitride layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0144—Manufacturing their gate insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、同一基板上に形成されたゲート絶縁膜の厚みが異なる複数のトランジスタを含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体メモリとその周辺回路のように、同一の半導体基板上に、ゲート絶縁膜の厚みが互いに異なる複数種のトランジスタを形成した半導体装置が知られている。
【０００３】
従来、この種の半導体装置は、図６に示すような工程により製造されている（例えば、特許文献１参照。）。
【０００４】
詳述すると、まず、図６（ａ）に示すように、シリコン基板６０１にＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜６０２を形成して素子間分離を行う。
【０００５】
次に、図６（ｂ）に示すように、酸化種６０３雰囲気中で熱処理を行い、シリコン酸化膜６０４を形成する。
【０００６】
それから、図６（ｃ）に示すように、高圧系トランジスタ形成領域Ａをレジスト６０５で覆い、ウエットエッチングにより低圧系トランジスタ形成領域Ｂのシリコン酸化膜６０４を除去してシリコン基板６０１を露出させる。
【０００７】
続いて、図６（ｄ）に示すように、レジスト６０５を剥離した後、イオン注入機を用いて窒素イオン６０６を注入し、高圧系トランジスタ形成領域Ａには窒化したシリコン酸化膜６０７を、低圧系トランジスタ形成領域Ｂにはシリコン窒化膜６０８を形成する。
【０００８】
次に、図６（ｅ）に示すように、酸化種６０９雰囲気中で熱処理を行い厚膜ゲート絶縁膜６１０及び薄膜ゲート絶縁膜６１１を形成する。
【０００９】
最後に、図６（ｆ）に示すように、全面にポリシリコン膜６１２を形成する。
【００１０】
この後、ポリシリコン膜６１２をパターニングし、ゲート電極、ソース・ドレイン領域などの形成を行い、ゲート絶縁膜の厚みが異なる複数種（ここでは２種）のトランジスタを含む半導体装置が完成する。
【００１１】
また、従来の半導体装置の製造方法として、図７に示すようなものもある（例えば、特許文献２参照）。
【００１２】
即ち、まず、図７（ａ）に示すように、シリコン基板７０１にトレンチアイソレーション法により素子分離層７０２を形成して素子領域を画定し、イオン注入などの前工程を行う。
【００１３】
次に、図７（ｂ）に示すように、シリコン基板７０１上に酸素を供給し、熱酸化法により、酸化膜７０２を形成する。
【００１４】
そして、図７（ｃ）に示すように、素子領域Ｃのみをレジスト７０３で被覆し、エッチングによって素子領域Ａ及びＢに形成された酸化膜７０２を除去する。
【００１５】
次に、素子領域Ｃに形成されたレジストを除去してから、第１の酸窒化工程を行い、図７（ｄ）に示すように素子領域Ａ及びＢに酸窒化膜７０４を、素子領域Ｃには酸化膜と酸窒化膜とから成る二層膜７０５を、それぞれ形成する。
【００１６】
続いて、図７（ｅ）に示すように、素子領域Ａ及びＣをレジスト７０６で被覆し、エッチングにより素子領域Ｂの酸窒化膜７０４を除去する。
【００１７】
この後、レジスト７０６を除去し、第２の酸窒化工程を行う。この工程は、第１の酸窒化工程で用いたガスより窒素濃度の低いガスを用いる。その結果、図７（ｆ）に示すように、素子領域Ａには酸窒化膜７０７が、素子領域Ｂには酸窒化膜７０７よりも窒素密度の低い酸窒化膜７０８が、素子領域には二層膜７０９が、それぞれ形成される。
【００１８】
【特許文献１】
特開２０００−２１６２５７号公報（特に、図５及びその説明。）
【００１９】
【特許文献２】
特開２００１−５３２４２号公報（特に、図３、図４及びその説明。）
【００２０】
【発明が解決しようとする課題】
従前のように、ゲート酸化膜の厚みが７ｎｍ以上ある場合には、リーク電流やＢ（ホウ素）モレ等の問題はないので、酸窒化処理を行う必要性はない。また、ゲート酸化膜の厚みが５ｎｍ以上ある場合には、酸窒化処理を行うとゲート酸化膜の信頼性を低下させてしまうので、酸窒化処理が好ましくない。ところが近年の半導体装置に対する小型化・薄型化、及び低電力・省電力化の要請に伴い、トランジスタのゲート酸化膜は、ますます薄膜化し、リーク電流の防止や特性改善のため、酸窒化処理が必要とするようになってきた。そして、ゲート絶縁膜の厚みが互いに異なる複数種のトランジスタを含む半導体装置の場合には、薄膜部のみならず厚膜部においても酸窒化処理を行う必要性が高まってきた。
【００２１】
しかしながら、従来の半導体製造方法は、第１のゲート酸化膜を形成した後にのみ酸窒化処理（イオン注入）を行い、あるいは、第２（及び第３）のゲート絶縁膜を形成する際にのみ酸窒化処理（酸窒化膜の形成）を行うものであって、主に薄膜部に対して窒素を導入することを目的としており、厚膜部への窒素導入を十分に行うことができないという問題点がある。
【００２２】
また、酸窒化膜を形成する従来の半導体製造方法では、基板との界面付近に窒化層を形成することができず、所望の特性を得難いという問題点もある。
【００２３】
そこで、本発明は、薄膜部のみならず厚膜部に対しても十分な窒素を導入することができる半導体装置の製造方法と提供することを目的とする。
【００２４】
また、本発明は、マルチオキサイドプロセスと呼ばれる複数回の酸化工程を行う半導体製造方法において、薄膜部及び厚膜部の各々について、基板との界面付近に所望の窒化層を形成することができる半導体装置の製造方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本発明によれば、半導体基板上に厚みの異なる複数のゲート絶縁膜を形成するために、酸化膜形成工程を複数回行う半導体装置の製造方法において、酸化膜形成工程により形成された酸化膜の所定領域を除去した後、酸化膜形成工程により再度酸化膜を形成して前記厚みの異なる複数のゲート酸化膜を形成するものであって、前記酸化膜形成工程を行う毎に酸窒化処理工程を行い、前記半導体基板と酸化膜の界面部分に偏析する窒化層を形成する工程を含み、２回目以降の前記酸化膜形成工程においては、それ以前の前記酸窒化処理で形成した窒化層の前記半導体基板と前記酸化膜の界面部分への偏析を維持するように、ＩＳＳＧまたはプラズマ酸化を用いて新たな酸化膜を形成することを特徴とする半導体装置の製造方法が得られる。
【００２７】
また、前記酸窒化処理工程としては、縦形拡散装置を用いたＮＯ処理、Ｎ２Ｏ処理またはＮＨ３処理、または枚葉装置を用いたＮＯ処理、Ｎ２Ｏ処理またはＮＨ３ 処理が利用できる。
【００２８】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００２９】
図１（ａ）乃至（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための図である。同図において、左側は薄膜部領域（定電圧用トランジスタ形成領域）、右側は厚膜部領域（高電圧用トランジスタ形成領域）である。なお、薄膜部領域と厚膜部領域とは、素子分離領域により分離されるべきものであるが、本発明には直接関係が無いので省略してある。また、本発明に直接関係がない部分、例えば、ゲート、ソース及びドレイン領域等、についても、省略してある。
【００３０】
以下、図１（ａ）乃至（ｆ）に従い、本実施の形態に係る半導体装置の製造方法について説明する。ここでは、本発明に直接関係するゲート酸化膜の形成とその酸窒化処理についてのみ説明する。それ以外の工程は、公知の工程が利用できる。
【００３１】
まず、図１（ａ）に示すように、半導体基板（例えばＳｉ基板）１１の表面に第１の酸化膜形成工程によって第１のゲート酸化膜１２を形成する。第１の酸化膜形成工程は、例えば、縦形拡散装置を用いたウェット酸化、ドライ酸化またはハロゲン酸化、または枚葉装置を用いたＲＴＯ（Rapid Thermal Oxidation）、ＩＳＳＧまたはＷＶＧ(Water Vapor Generation)、あるいはプラズマ処理装置を用いたプラズマ酸化により行うことができる。
【００３２】
次に、第１のゲート酸化膜１２が形成された半導体基板１１に対し、第１の酸窒化処理を行って、図１（ｂ）に示すように窒化層１３を形成する。この酸窒化処理には、縦形拡散装置を用いたＮＯ処理、Ｎ２Ｏ処理またはＮＨ３処理、または枚葉装置を用いたＮＯ処理、Ｎ２Ｏ処理またはＮＨ３処理、あるいはプラズマ処理装置を用いたプラズマ窒化を利用することができる。なお、ＮＯ処理及びＮ２Ｏ処理による酸窒化処理では、酸化膜１２と基板１１の界面近傍に、ＮＨ３処理による酸窒化処理では、酸化膜１２の表面近傍及び酸化膜１２と基板１１の界面近傍に、プラズマ窒化では酸化膜表面近傍に、それぞれ窒化層１３が形成される傾向がある。
【００３３】
次に、酸窒化処理された第１のゲート酸化膜１２の表面に、エッチングマスク用レジストを塗布し、エッチングにより薄膜部領域のレジストのみを除去して、図１（ｃ）に示すように厚膜部領域にエッチングマスク１４を形成する。
【００３４】
それから、希フッ酸またはバッファードフッ酸液を用いたウエットエッチング法、あるいはドライエッチング法を用いて、薄膜部領域に形成された第１のゲート酸化膜１２を除去する。このとき、薄膜部領域の窒化層１３の一部も除去されるため、窒化層１３は、薄膜部領域の窒化層１３Ａと厚膜部領域の窒化層１３Ｂとに区分される。その後、マスク１４を剥離し、厚膜部領域の第１のゲート酸化膜１２を露出させて、図１（ｄ）に示す状態とする。
【００３５】
次に、第１の酸化膜形成工程と同じ方法または異なる方法を用いる第２の酸化膜形成工程により、図１（ｅ）に示すように、第２のゲート酸化膜１５Ａを形成する。この工程により、厚膜部領域には、ゲート酸化膜１５Ｂが形成される。
【００３６】
ここで、第２の酸化膜形成工程に、上述した酸化膜形成方法のうちのＩＳＳＧ及びプラズマ酸化以外の方法を用いると、酸化膜の膜厚増加に伴い（酸化膜／基板界面に偏析している）窒化層１３Ｂは、その酸化膜中に入っていく。これに対し、ＩＳＳＧ又はプラズマ酸化を第２の酸化膜形成工程に用いると、図２に示すように、酸化膜１２又は１５Ｂの膜厚が増加しても、窒化層１３Ｂは、酸化膜／基板界面に偏析したままとなる。これは、ＩＳＳＧやプラズマ酸化が窒化膜上でも酸化反応を進行させる強力な酸化手法であるため、酸化膜／基板界面側より先に窒化層表面側で酸化反応が進むためである。従って、これを利用すると、酸化膜／基板界面に窒化層が偏析しているサンプルに窒素プロファイルを崩すことなく追加酸化が行なえる。これは、酸化膜／基板界面の特性が重要となる半導体装置の製造プロセスに特に有効である。
【００３７】
続いて、第２のゲート酸化膜１５Ａ及び１５Ｂが形成された半導体基板１１に対し、第１の酸窒化処理と同じ方法または異なる方法で第２の酸窒化処理を行う。この結果、図１（ｆ）に示すように、薄膜部領域には窒化層１６Ａが、厚膜部領域には１６Ｂがそれぞれ形成される。窒化層１６Ａ及び１６Ｂにおける窒素元素の量や分布プロファイルは、第１のゲート酸化膜１２を部分的に除去する際のエッチングの影響や、第１のゲート酸化膜１２及び第２のゲート酸化膜１５Ａ及び１５Ｂの厚み、さらに第２の酸窒化処理の処理条件等により異なる。
【００３８】
図３にＮＯ処理の前後におけるプロファイルの変化の一例を示す。これは、窒化層の位置を殆ど変えることなく、窒化層の窒素量を増加させることができることを示している。即ち、第１の酸窒処理により導入された窒素が、第２の酸化膜形成工程により抜けてしまっても、第２の酸窒化処理により補充することができる。
【００３９】
以上のようにして、本実施の形態によれば、薄膜部領域及び厚膜部領域に互いに厚みの異なる酸化膜を形成することができ、また、薄膜部領域及び厚膜部領域のそれぞれに十分な窒素を含む窒化層１６Ａ及び１６Ｂを形成することができる。
【００４０】
具体例としては、例えば第１ゲート酸化膜として厚み５．０ｎｍの酸化膜を形成した後に、枚葉装置を用いて、１００％ＮＯ（２Ｌ）によるＮＯ処理を１０５０℃で３０秒程度行ない、つぎに、第２ゲート酸化膜として厚み３．０ｎｍの酸化膜を形成した後に、同じく枚葉装置を用いて、１００％ＮＯ（２Ｌ）によるＮＯ処理を１０５０℃で３０秒程度行なえば、薄膜部領域及び厚膜部領域のいずれに関しても、３〜５％の窒素元素を酸化膜／基板界面付近に導入できる。なお、一般に、酸化膜の膜厚が５ｎｍ以下であれば、窒素の導入による酸化膜の信頼性低下は問題とならない。また、上述の酸化膜形成方法は、信頼性の高い酸化膜の形成が可能であるので、窒素の導入による信頼性低下は殆ど無い。
【００４１】
また、本実施の形態によれば、薄膜部領域及び厚膜部領域に導入される窒素元素の量を独立制御することが可能である。例えば、主に厚膜部領域に窒素を導入したい場合は、第２の酸窒化処理による窒素の導入量を減少させればよい。逆に、主として薄膜部領域に窒素を導入したい場合には、第１の酸窒化処理による窒素の導入量を減らせばよい。なお、窒素の導入量は、酸窒化処理の処理時間、ガス圧力、処理温度を変更することにより調整できる。
【００４２】
このように、本実施の形態に係る半導体装置の製造方法では、薄膜部領域と厚膜部領域とに形成される窒化層の窒素元素の量を調整できるので、薄膜部領域でのＢ（ホウ素）モレの防止及びリーク電流低減と、厚膜部領域での酸化膜／基板界面の特性改善をともに実現できる。
【００４３】
次に、図４（ａ）乃至（ｅ）を参照して、本発明の第２の実施の形態について説明する。なお、同図において、左側から順番に第１の素子領域、第２の素子領域及び第３の素子領域が並んでいるものとする。
【００４４】
まず、第１の実施の形態と同様に、第１の酸化膜形成工程及び第１の酸窒化処理を行い、図４（ａ）に示すように、半導体基板４１上に第１のゲート酸化膜４２を形成するとともに窒化層４３を形成する。
【００４５】
次に、第３の素子領域にレジストマスク４４を形成し、それを用いてエッチングを行い、図４（ｂ）に示すように、第１の素子領域及び第２の素子領域に形成された第１のゲート酸化膜４２を除去する。このとき、窒化層４３は、第１及び第２の素子領域の窒化層４３Ａと第３の素子領域の窒化層４３Ｂとに区分される。
【００４６】
続いて、レジストマスク４４を除去した後、第２の酸化膜形成工程及び第２の酸窒化処理を行うと、図４（ｃ）に示されるように、第１及び第２の素子領域には第２のゲート酸化膜４５Ａ及び窒化層４６Ａが形成され、第３の素子領域にはゲート酸化膜４５Ｂと窒化層４６Ｂとが形成される。
【００４７】
次に、第１及び第３の素子領域にレジストマスク４７を形成し、それを用いてエッチングを行い、図４（ｄ）に示すように、第２の素子領域に形成された第２のゲート酸化膜４５Ａを除去する。このとき、第２の素子領域の窒化層４６Ｂは、窒化層４６Ｃとなる。
【００４８】
それから、レジストマスク４７を除去し、第３の酸化膜形成工程及び第３の酸窒化処理を行う。これにより、図４（ｅ）に示すように、第２の素子領域には、第３のゲート酸化膜４８Ｃと窒化層４９Ｃが形成され、第１の素子領域にはゲート酸化膜４８Ａ及び窒化層４９Ａが、第２の素子領域にはゲート酸化膜４８Ｂ及び窒化層４９Ｂが、それぞれ形成される。
【００４９】
以上のようにして、本実施の形態によれば、３つの互いに異なる厚みを持つゲート酸化膜を形成することができ、また、各酸化膜と基板の界面付近にそれぞれ異なる窒素元素量が導入された窒化層を形成することができる。換言すると、本実施の形態によれば、第１の素子領域、第２の素子領域及び第３の素子領域に、それぞれ異なる厚みの酸化層と、異なる窒素元素量の窒化層を持つ素子を作り分けることができる。
【００５０】
なお、本実施の形態のおける酸化膜形成工程、酸窒化処理、及びエッチングは、第１の実施の形態において説明した各方法が利用できる。
【００５１】
また、本実施の形態では、ゲート酸化膜の厚み異なる３つの素子を作り分ける場合について説明したが、本発明は、４以上のゲート酸化膜の厚みの異なる素子の作り分けにも利用可能である。
【００５２】
次に、図５（ａ）乃至（ｆ）を参照して本発明の第３の実施の形態について説明する。同図において、右側が薄膜部領域、左側が厚膜部領域であって、図１（ａ）乃至（ｆ）とは異なっている。
【００５３】
まず、第１の酸化膜形成工程により、図５（ａ）に示すように、半導体基板５１の表面に第１のゲート酸化膜５２を形成する。
【００５４】
次に、第１のゲート酸化膜５２が形成された半導体基板５１に対し、第１の酸窒化処理を行い、図５（ｂ）に示すように、半導体基板５１と第１のゲート酸化膜５２の界面付近に窒化層５３を形成する。この窒化層５３の形成は、第１の実施の形態の場合に比べて多く窒素元素が導入されるように行う。
【００５５】
次に、図５（ｃ）に示すように、薄膜部領域にエッチング用レジストマスク５４を形成し、図５（ｄ）に示すように厚膜部領域の第１の酸化膜５２を選択的に除去する。このとき、窒化層５３は、厚膜部領域の窒化層５３Ａと薄膜部領域の窒化層５３Ｂとに区分される。その後、レジストマスク５４を剥離する。
【００５６】
次に、第２の酸化膜形成工程により、図５（ｅ）に示すように、第２のゲート酸化膜５５Ａを形成する。このとき、窒素元素を多く導入した影響により、薄膜部領域では酸化膜厚の増加があまり見られない。その結果、厚膜部領域に形成された第２のゲート酸化膜５５Ａの厚みに比べ、薄膜領域に形成されるゲート酸化膜５５Ｂの厚みは、薄くなる。これは、窒素元素が導入されたことにより半導体基板の酸化レートが低下しているからである。
【００５７】
この後、第２の酸窒化処理を行うことにより、図５（ｆ）に示すように、厚膜部領域には窒化層５６Ａが、薄膜部領域には窒化層５６Ｂがそれぞれ形成される。
【００５８】
以上のようにして、本実施の形態によれば、薄膜部領域及び厚膜部領域に厚みの異なる酸化膜を形成することができ、また、薄膜部領域及び厚膜部領域のそれぞれに十分な窒素を含む窒化層３６Ａ及び３６Ｂを形成することができる。しかも、本実施の形態によれば、酸化膜として高信頼性が要求される厚膜部側に、第２のゲート酸化膜形成工程とその後の酸窒化処理で形成された単層膜を割り当て、酸化膜としての信頼性よりもＢモレの防止やリーク電流の低減が要求される薄膜部側に２回酸化膜形成工程を行なた二層膜を割り当てることができる。
【００５９】
なお、本実施の形態に係る半導体装置の製造方法も、３以上のゲート酸化膜の厚みの異なる素子形成にも利用可能である。
【００６０】
【発明の効果】
本発明によれば、マルチオキサイドプロセスを含む半導体装置の製造方法において、酸化膜形成工程を行う毎に酸窒化処理を行うようにしたことで、厚みの異なる酸化膜のそれぞれと基板との界面に十分な量の窒素を導入することができる。
【００６１】
また、本発明によれば、薄膜部領域と厚膜部領域とに導入される窒素の量を独立制御できるので、薄膜部領域でのＢ（ホウ素）モレの防止やリーク電流低減と、厚膜部領域での酸化膜／基板界面の特性改善をともに実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための工程図である。
【図２】ＩＳＳＧを用いた第２の酸化膜形成工程によるプロファイルの変動を示すグラフである。
【図３】第２の酸窒化処理によるプロファイルの変動を示すグラフである。
【図４】本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための工程図である。
【図５】本発明の第３の実施の形態に係る半導体装置の製造方法を説明するための工程図である。
【図６】従来の半導体装置の製造方法を説明するための工程図である。
【図７】従来の他の半導体装置の製造方法を説明するための工程図である。
【符号の説明】
１１ 半導体基板
１２ 第１のゲート酸化膜
１３，１３Ａ，１３Ｂ 窒化層
１４ エッチングマスク
１５Ａ 第２のゲート酸化膜
１５Ｂ ゲート酸化膜
１６Ａ，１６Ｂ 窒化層
４１ 半導体基板
４２ 第１のゲート酸化膜
４３，４３Ａ，４３Ｂ 窒化層
４４ レジストマスク
４５Ａ 第２のゲート酸化膜
４５Ｂ ゲート酸化膜
４６Ａ，４６Ｂ，４６Ｃ 窒化層
４７ レジストマスク
４８Ａ，４８Ｂ ゲート酸化膜
４８Ｃ 第３のゲート酸化膜
４９Ａ，４９Ｂ，４９Ｃ 窒化層
５１ 半導体基板
５２ 第１のゲート酸化膜
５３，５３Ａ，５３Ｂ 窒化層
５４ レジストマスク
５５Ａ 第２のゲート酸化膜
５５Ｂ ゲート酸化膜
５６Ａ，５６Ｂ 窒化層
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に、同一基板上に形成されたゲート絶縁膜の厚みが異なる複数のトランジスタを含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体メモリとその周辺回路のように、同一の半導体基板上に、ゲート絶縁膜の厚みが互いに異なる複数種のトランジスタを形成した半導体装置が知られている。
【０００３】
従来、この種の半導体装置は、図６に示すような工程により製造されている（例えば、特許文献１参照。）。
【０００４】
詳述すると、まず、図６（ａ）に示すように、シリコン基板６０１にＬＯＣＯＳ（Local Oxidation of Silicon）酸化膜６０２を形成して素子間分離を行う。
【０００５】
次に、図６（ｂ）に示すように、酸化種６０３雰囲気中で熱処理を行い、シリコン酸化膜６０４を形成する。
【０００６】
それから、図６（ｃ）に示すように、高圧系トランジスタ形成領域Ａをレジスト６０５で覆い、ウエットエッチングにより低圧系トランジスタ形成領域Ｂのシリコン酸化膜６０４を除去してシリコン基板６０１を露出させる。
【０００７】
続いて、図６（ｄ）に示すように、レジスト６０５を剥離した後、イオン注入機を用いて窒素イオン６０６を注入し、高圧系トランジスタ形成領域Ａには窒化したシリコン酸化膜６０７を、低圧系トランジスタ形成領域Ｂにはシリコン窒化膜６０８を形成する。
【０００８】
次に、図６（ｅ）に示すように、酸化種６０９雰囲気中で熱処理を行い厚膜ゲート絶縁膜６１０及び薄膜ゲート絶縁膜６１１を形成する。
【０００９】
最後に、図６（ｆ）に示すように、全面にポリシリコン膜６１２を形成する。
【００１０】
この後、ポリシリコン膜６１２をパターニングし、ゲート電極、ソース・ドレイン領域などの形成を行い、ゲート絶縁膜の厚みが異なる複数種（ここでは２種）のトランジスタを含む半導体装置が完成する。
【００１１】
また、従来の半導体装置の製造方法として、図７に示すようなものもある（例えば、特許文献２参照）。
【００１２】
即ち、まず、図７（ａ）に示すように、シリコン基板７０１にトレンチアイソレーション法により素子分離層７０２を形成して素子領域を画定し、イオン注入などの前工程を行う。
【００１３】
次に、図７（ｂ）に示すように、シリコン基板７０１上に酸素を供給し、熱酸化法により、酸化膜７０２を形成する。
【００１４】
そして、図７（ｃ）に示すように、素子領域Ｃのみをレジスト７０３で被覆し、エッチングによって素子領域Ａ及びＢに形成された酸化膜７０２を除去する。
【００１５】
次に、素子領域Ｃに形成されたレジストを除去してから、第１の酸窒化工程を行い、図７（ｄ）に示すように素子領域Ａ及びＢに酸窒化膜７０４を、素子領域Ｃには酸化膜と酸窒化膜とから成る二層膜７０５を、それぞれ形成する。
【００１６】
続いて、図７（ｅ）に示すように、素子領域Ａ及びＣをレジスト７０６で被覆し、エッチングにより素子領域Ｂの酸窒化膜７０４を除去する。
【００１７】
この後、レジスト７０６を除去し、第２の酸窒化工程を行う。この工程は、第１の酸窒化工程で用いたガスより窒素濃度の低いガスを用いる。その結果、図７（ｆ）に示すように、素子領域Ａには酸窒化膜７０７が、素子領域Ｂには酸窒化膜７０７よりも窒素密度の低い酸窒化膜７０８が、素子領域には二層膜７０９が、それぞれ形成される。
【００１８】
【特許文献１】
特開２０００−２１６２５７号公報（特に、図５及びその説明。）
【００１９】
【特許文献２】
特開２００１−５３２４２号公報（特に、図３、図４及びその説明。）
【００２０】
【発明が解決しようとする課題】
従前のように、ゲート酸化膜の厚みが７ｎｍ以上ある場合には、リーク電流やＢ（ホウ素）モレ等の問題はないので、酸窒化処理を行う必要性はない。また、ゲート酸化膜の厚みが５ｎｍ以上ある場合には、酸窒化処理を行うとゲート酸化膜の信頼性を低下させてしまうので、酸窒化処理が好ましくない。ところが近年の半導体装置に対する小型化・薄型化、及び低電力・省電力化の要請に伴い、トランジスタのゲート酸化膜は、ますます薄膜化し、リーク電流の防止や特性改善のため、酸窒化処理が必要とするようになってきた。そして、ゲート絶縁膜の厚みが互いに異なる複数種のトランジスタを含む半導体装置の場合には、薄膜部のみならず厚膜部においても酸窒化処理を行う必要性が高まってきた。
【００２１】
しかしながら、従来の半導体製造方法は、第１のゲート酸化膜を形成した後にのみ酸窒化処理（イオン注入）を行い、あるいは、第２（及び第３）のゲート絶縁膜を形成する際にのみ酸窒化処理（酸窒化膜の形成）を行うものであって、主に薄膜部に対して窒素を導入することを目的としており、厚膜部への窒素導入を十分に行うことができないという問題点がある。
【００２２】
また、酸窒化膜を形成する従来の半導体製造方法では、基板との界面付近に窒化層を形成することができず、所望の特性を得難いという問題点もある。
【００２３】
そこで、本発明は、薄膜部のみならず厚膜部に対しても十分な窒素を導入することができる半導体装置の製造方法と提供することを目的とする。
【００２４】
また、本発明は、マルチオキサイドプロセスと呼ばれる複数回の酸化工程を行う半導体製造方法において、薄膜部及び厚膜部の各々について、基板との界面付近に所望の窒化層を形成することができる半導体装置の製造方法を提供することを目的とする。
【００２５】
【課題を解決するための手段】
本発明によれば、半導体基板上に厚みの異なる複数のゲート絶縁膜を形成するために、酸化膜形成工程を複数回行う半導体装置の製造方法において、酸化膜形成工程により形成された酸化膜の所定領域を除去した後、酸化膜形成工程により再度酸化膜を形成して前記厚みの異なる複数のゲート酸化膜を形成するものであって、前記酸化膜形成工程を行う毎に酸窒化処理工程を行い、前記半導体基板と酸化膜の界面部分に偏析する窒化層を形成する工程を含み、２回目以降の前記酸化膜形成工程においては、それ以前の前記酸窒化処理で形成した窒化層の前記半導体基板と前記酸化膜の界面部分への偏析を維持するように、ＩＳＳＧまたはプラズマ酸化を用いて新たな酸化膜を形成することを特徴とする半導体装置の製造方法が得られる。
【００２７】
また、前記酸窒化処理工程としては、縦形拡散装置を用いたＮＯ処理、Ｎ２Ｏ処理またはＮＨ３処理、または枚葉装置を用いたＮＯ処理、Ｎ２Ｏ処理またはＮＨ３ 処理が利用できる。
【００２８】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００２９】
図１（ａ）乃至（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための図である。同図において、左側は薄膜部領域（定電圧用トランジスタ形成領域）、右側は厚膜部領域（高電圧用トランジスタ形成領域）である。なお、薄膜部領域と厚膜部領域とは、素子分離領域により分離されるべきものであるが、本発明には直接関係が無いので省略してある。また、本発明に直接関係がない部分、例えば、ゲート、ソース及びドレイン領域等、についても、省略してある。
【００３０】
以下、図１（ａ）乃至（ｆ）に従い、本実施の形態に係る半導体装置の製造方法について説明する。ここでは、本発明に直接関係するゲート酸化膜の形成とその酸窒化処理についてのみ説明する。それ以外の工程は、公知の工程が利用できる。
【００３１】
まず、図１（ａ）に示すように、半導体基板（例えばＳｉ基板）１１の表面に第１の酸化膜形成工程によって第１のゲート酸化膜１２を形成する。第１の酸化膜形成工程は、例えば、縦形拡散装置を用いたウェット酸化、ドライ酸化またはハロゲン酸化、または枚葉装置を用いたＲＴＯ（Rapid Thermal Oxidation）、ＩＳＳＧまたはＷＶＧ(Water Vapor Generation)、あるいはプラズマ処理装置を用いたプラズマ酸化により行うことができる。
【００３２】
次に、第１のゲート酸化膜１２が形成された半導体基板１１に対し、第１の酸窒化処理を行って、図１（ｂ）に示すように窒化層１３を形成する。この酸窒化処理には、縦形拡散装置を用いたＮＯ処理、Ｎ２Ｏ処理またはＮＨ３処理、または枚葉装置を用いたＮＯ処理、Ｎ２Ｏ処理またはＮＨ３処理、あるいはプラズマ処理装置を用いたプラズマ窒化を利用することができる。なお、ＮＯ処理及びＮ２Ｏ処理による酸窒化処理では、酸化膜１２と基板１１の界面近傍に、ＮＨ３処理による酸窒化処理では、酸化膜１２の表面近傍及び酸化膜１２と基板１１の界面近傍に、プラズマ窒化では酸化膜表面近傍に、それぞれ窒化層１３が形成される傾向がある。
【００３３】
次に、酸窒化処理された第１のゲート酸化膜１２の表面に、エッチングマスク用レジストを塗布し、エッチングにより薄膜部領域のレジストのみを除去して、図１（ｃ）に示すように厚膜部領域にエッチングマスク１４を形成する。
【００３４】
それから、希フッ酸またはバッファードフッ酸液を用いたウエットエッチング法、あるいはドライエッチング法を用いて、薄膜部領域に形成された第１のゲート酸化膜１２を除去する。このとき、薄膜部領域の窒化層１３の一部も除去されるため、窒化層１３は、薄膜部領域の窒化層１３Ａと厚膜部領域の窒化層１３Ｂとに区分される。その後、マスク１４を剥離し、厚膜部領域の第１のゲート酸化膜１２を露出させて、図１（ｄ）に示す状態とする。
【００３５】
次に、第１の酸化膜形成工程と同じ方法または異なる方法を用いる第２の酸化膜形成工程により、図１（ｅ）に示すように、第２のゲート酸化膜１５Ａを形成する。この工程により、厚膜部領域には、ゲート酸化膜１５Ｂが形成される。
【００３６】
ここで、第２の酸化膜形成工程に、上述した酸化膜形成方法のうちのＩＳＳＧ及びプラズマ酸化以外の方法を用いると、酸化膜の膜厚増加に伴い（酸化膜／基板界面に偏析している）窒化層１３Ｂは、その酸化膜中に入っていく。これに対し、ＩＳＳＧ又はプラズマ酸化を第２の酸化膜形成工程に用いると、図２に示すように、酸化膜１２又は１５Ｂの膜厚が増加しても、窒化層１３Ｂは、酸化膜／基板界面に偏析したままとなる。これは、ＩＳＳＧやプラズマ酸化が窒化膜上でも酸化反応を進行させる強力な酸化手法であるため、酸化膜／基板界面側より先に窒化層表面側で酸化反応が進むためである。従って、これを利用すると、酸化膜／基板界面に窒化層が偏析しているサンプルに窒素プロファイルを崩すことなく追加酸化が行なえる。これは、酸化膜／基板界面の特性が重要となる半導体装置の製造プロセスに特に有効である。
【００３７】
続いて、第２のゲート酸化膜１５Ａ及び１５Ｂが形成された半導体基板１１に対し、第１の酸窒化処理と同じ方法または異なる方法で第２の酸窒化処理を行う。この結果、図１（ｆ）に示すように、薄膜部領域には窒化層１６Ａが、厚膜部領域には１６Ｂがそれぞれ形成される。窒化層１６Ａ及び１６Ｂにおける窒素元素の量や分布プロファイルは、第１のゲート酸化膜１２を部分的に除去する際のエッチングの影響や、第１のゲート酸化膜１２及び第２のゲート酸化膜１５Ａ及び１５Ｂの厚み、さらに第２の酸窒化処理の処理条件等により異なる。
【００３８】
図３にＮＯ処理の前後におけるプロファイルの変化の一例を示す。これは、窒化層の位置を殆ど変えることなく、窒化層の窒素量を増加させることができることを示している。即ち、第１の酸窒処理により導入された窒素が、第２の酸化膜形成工程により抜けてしまっても、第２の酸窒化処理により補充することができる。
【００３９】
以上のようにして、本実施の形態によれば、薄膜部領域及び厚膜部領域に互いに厚みの異なる酸化膜を形成することができ、また、薄膜部領域及び厚膜部領域のそれぞれに十分な窒素を含む窒化層１６Ａ及び１６Ｂを形成することができる。
【００４０】
具体例としては、例えば第１ゲート酸化膜として厚み５．０ｎｍの酸化膜を形成した後に、枚葉装置を用いて、１００％ＮＯ（２Ｌ）によるＮＯ処理を１０５０℃で３０秒程度行ない、つぎに、第２ゲート酸化膜として厚み３．０ｎｍの酸化膜を形成した後に、同じく枚葉装置を用いて、１００％ＮＯ（２Ｌ）によるＮＯ処理を１０５０℃で３０秒程度行なえば、薄膜部領域及び厚膜部領域のいずれに関しても、３〜５％の窒素元素を酸化膜／基板界面付近に導入できる。なお、一般に、酸化膜の膜厚が５ｎｍ以下であれば、窒素の導入による酸化膜の信頼性低下は問題とならない。また、上述の酸化膜形成方法は、信頼性の高い酸化膜の形成が可能であるので、窒素の導入による信頼性低下は殆ど無い。
【００４１】
また、本実施の形態によれば、薄膜部領域及び厚膜部領域に導入される窒素元素の量を独立制御することが可能である。例えば、主に厚膜部領域に窒素を導入したい場合は、第２の酸窒化処理による窒素の導入量を減少させればよい。逆に、主として薄膜部領域に窒素を導入したい場合には、第１の酸窒化処理による窒素の導入量を減らせばよい。なお、窒素の導入量は、酸窒化処理の処理時間、ガス圧力、処理温度を変更することにより調整できる。
【００４２】
このように、本実施の形態に係る半導体装置の製造方法では、薄膜部領域と厚膜部領域とに形成される窒化層の窒素元素の量を調整できるので、薄膜部領域でのＢ（ホウ素）モレの防止及びリーク電流低減と、厚膜部領域での酸化膜／基板界面の特性改善をともに実現できる。
【００４３】
次に、図４（ａ）乃至（ｅ）を参照して、本発明の第２の実施の形態について説明する。なお、同図において、左側から順番に第１の素子領域、第２の素子領域及び第３の素子領域が並んでいるものとする。
【００４４】
まず、第１の実施の形態と同様に、第１の酸化膜形成工程及び第１の酸窒化処理を行い、図４（ａ）に示すように、半導体基板４１上に第１のゲート酸化膜４２を形成するとともに窒化層４３を形成する。
【００４５】
次に、第３の素子領域にレジストマスク４４を形成し、それを用いてエッチングを行い、図４（ｂ）に示すように、第１の素子領域及び第２の素子領域に形成された第１のゲート酸化膜４２を除去する。このとき、窒化層４３は、第１及び第２の素子領域の窒化層４３Ａと第３の素子領域の窒化層４３Ｂとに区分される。
【００４６】
続いて、レジストマスク４４を除去した後、第２の酸化膜形成工程及び第２の酸窒化処理を行うと、図４（ｃ）に示されるように、第１及び第２の素子領域には第２のゲート酸化膜４５Ａ及び窒化層４６Ａが形成され、第３の素子領域にはゲート酸化膜４５Ｂと窒化層４６Ｂとが形成される。
【００４７】
次に、第１及び第３の素子領域にレジストマスク４７を形成し、それを用いてエッチングを行い、図４（ｄ）に示すように、第２の素子領域に形成された第２のゲート酸化膜４５Ａを除去する。このとき、第２の素子領域の窒化層４６Ｂは、窒化層４６Ｃとなる。
【００４８】
それから、レジストマスク４７を除去し、第３の酸化膜形成工程及び第３の酸窒化処理を行う。これにより、図４（ｅ）に示すように、第２の素子領域には、第３のゲート酸化膜４８Ｃと窒化層４９Ｃが形成され、第１の素子領域にはゲート酸化膜４８Ａ及び窒化層４９Ａが、第２の素子領域にはゲート酸化膜４８Ｂ及び窒化層４９Ｂが、それぞれ形成される。
【００４９】
以上のようにして、本実施の形態によれば、３つの互いに異なる厚みを持つゲート酸化膜を形成することができ、また、各酸化膜と基板の界面付近にそれぞれ異なる窒素元素量が導入された窒化層を形成することができる。換言すると、本実施の形態によれば、第１の素子領域、第２の素子領域及び第３の素子領域に、それぞれ異なる厚みの酸化層と、異なる窒素元素量の窒化層を持つ素子を作り分けることができる。
【００５０】
なお、本実施の形態のおける酸化膜形成工程、酸窒化処理、及びエッチングは、第１の実施の形態において説明した各方法が利用できる。
【００５１】
また、本実施の形態では、ゲート酸化膜の厚み異なる３つの素子を作り分ける場合について説明したが、本発明は、４以上のゲート酸化膜の厚みの異なる素子の作り分けにも利用可能である。
【００５２】
次に、図５（ａ）乃至（ｆ）を参照して本発明の第３の実施の形態について説明する。同図において、右側が薄膜部領域、左側が厚膜部領域であって、図１（ａ）乃至（ｆ）とは異なっている。
【００５３】
まず、第１の酸化膜形成工程により、図５（ａ）に示すように、半導体基板５１の表面に第１のゲート酸化膜５２を形成する。
【００５４】
次に、第１のゲート酸化膜５２が形成された半導体基板５１に対し、第１の酸窒化処理を行い、図５（ｂ）に示すように、半導体基板５１と第１のゲート酸化膜５２の界面付近に窒化層５３を形成する。この窒化層５３の形成は、第１の実施の形態の場合に比べて多く窒素元素が導入されるように行う。
【００５５】
次に、図５（ｃ）に示すように、薄膜部領域にエッチング用レジストマスク５４を形成し、図５（ｄ）に示すように厚膜部領域の第１の酸化膜５２を選択的に除去する。このとき、窒化層５３は、厚膜部領域の窒化層５３Ａと薄膜部領域の窒化層５３Ｂとに区分される。その後、レジストマスク５４を剥離する。
【００５６】
次に、第２の酸化膜形成工程により、図５（ｅ）に示すように、第２のゲート酸化膜５５Ａを形成する。このとき、窒素元素を多く導入した影響により、薄膜部領域では酸化膜厚の増加があまり見られない。その結果、厚膜部領域に形成された第２のゲート酸化膜５５Ａの厚みに比べ、薄膜領域に形成されるゲート酸化膜５５Ｂの厚みは、薄くなる。これは、窒素元素が導入されたことにより半導体基板の酸化レートが低下しているからである。
【００５７】
この後、第２の酸窒化処理を行うことにより、図５（ｆ）に示すように、厚膜部領域には窒化層５６Ａが、薄膜部領域には窒化層５６Ｂがそれぞれ形成される。
【００５８】
以上のようにして、本実施の形態によれば、薄膜部領域及び厚膜部領域に厚みの異なる酸化膜を形成することができ、また、薄膜部領域及び厚膜部領域のそれぞれに十分な窒素を含む窒化層３６Ａ及び３６Ｂを形成することができる。しかも、本実施の形態によれば、酸化膜として高信頼性が要求される厚膜部側に、第２のゲート酸化膜形成工程とその後の酸窒化処理で形成された単層膜を割り当て、酸化膜としての信頼性よりもＢモレの防止やリーク電流の低減が要求される薄膜部側に２回酸化膜形成工程を行なた二層膜を割り当てることができる。
【００５９】
なお、本実施の形態に係る半導体装置の製造方法も、３以上のゲート酸化膜の厚みの異なる素子形成にも利用可能である。
【００６０】
【発明の効果】
本発明によれば、マルチオキサイドプロセスを含む半導体装置の製造方法において、酸化膜形成工程を行う毎に酸窒化処理を行うようにしたことで、厚みの異なる酸化膜のそれぞれと基板との界面に十分な量の窒素を導入することができる。
【００６１】
また、本発明によれば、薄膜部領域と厚膜部領域とに導入される窒素の量を独立制御できるので、薄膜部領域でのＢ（ホウ素）モレの防止やリーク電流低減と、厚膜部領域での酸化膜／基板界面の特性改善をともに実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法を説明するための工程図である。
【図２】ＩＳＳＧを用いた第２の酸化膜形成工程によるプロファイルの変動を示すグラフである。
【図３】第２の酸窒化処理によるプロファイルの変動を示すグラフである。
【図４】本発明の第２の実施の形態に係る半導体装置の製造方法を説明するための工程図である。
【図５】本発明の第３の実施の形態に係る半導体装置の製造方法を説明するための工程図である。
【図６】従来の半導体装置の製造方法を説明するための工程図である。
【図７】従来の他の半導体装置の製造方法を説明するための工程図である。
【符号の説明】
１１ 半導体基板
１２ 第１のゲート酸化膜
１３，１３Ａ，１３Ｂ 窒化層
１４ エッチングマスク
１５Ａ 第２のゲート酸化膜
１５Ｂ ゲート酸化膜
１６Ａ，１６Ｂ 窒化層
４１ 半導体基板
４２ 第１のゲート酸化膜
４３，４３Ａ，４３Ｂ 窒化層
４４ レジストマスク
４５Ａ 第２のゲート酸化膜
４５Ｂ ゲート酸化膜
４６Ａ，４６Ｂ，４６Ｃ 窒化層
４７ レジストマスク
４８Ａ，４８Ｂ ゲート酸化膜
４８Ｃ 第３のゲート酸化膜
４９Ａ，４９Ｂ，４９Ｃ 窒化層
５１ 半導体基板
５２ 第１のゲート酸化膜
５３，５３Ａ，５３Ｂ 窒化層
５４ レジストマスク
５５Ａ 第２のゲート酸化膜
５５Ｂ ゲート酸化膜
５６Ａ，５６Ｂ 窒化層
Claims (3)
- 半導体基板上に厚みの異なる複数のゲート絶縁膜を形成するために、酸化膜形成工程を複数回行う半導体装置の製造方法において、
酸化膜形成工程により形成された酸化膜の所定領域を除去した後、酸化膜形成工程により再度酸化膜を形成して前記厚みの異なる複数のゲート酸化膜を形成するものであって、
前記酸化膜形成工程を行う毎に酸窒化処理工程を行い、前記半導体基板と酸化膜の界面部分に偏析する窒化層を形成する工程を含み、
２回目以降の前記酸化膜形成工程においては、それ以前の前記酸窒化処理で形成した窒化層の前記半導体基板と前記酸化膜の界面部分への偏析を維持するように、ＩＳＳＧまたはプラズマ酸化を用いて新たな酸化膜を形成することを特徴とする半導体装置の製造方法。 - 請求項１に記載の半導体装置の製造方法において、
前記酸窒化処理工程は、縦形拡散装置を用いたＮＯ処理、Ｎ２Ｏ処理またはＮＨ３処理、または枚葉装置を用いたＮＯ処理、Ｎ２Ｏ処理またはＮＨ３処理であることを特徴とする半導体装置の製造方法。 - 請求項１または２に記載の半導体装置の製造方法を用いて製造された半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003134265A JP4190940B2 (ja) | 2003-05-13 | 2003-05-13 | 半導体装置の製造方法 |
| TW093113285A TWI309471B (en) | 2003-05-13 | 2004-05-12 | A method of manufacturing a semiconductor device and a semiconductor device |
| US10/843,694 US7078354B2 (en) | 2003-05-13 | 2004-05-12 | Method of manufacturing semiconductor device having oxide films with different thickness |
| CNB2004100431776A CN100440456C (zh) | 2003-05-13 | 2004-05-13 | 制造具有不同厚度氧化膜的半导体器件的方法 |
| DE102004024603A DE102004024603B4 (de) | 2003-05-13 | 2004-05-13 | Verfahren zum Herstellen einer Halbleitereinrichtung mit Oxidfilmschichten verschiedener Stärken |
| US11/291,068 US20060125029A1 (en) | 2003-05-13 | 2005-12-01 | Method of manufacturing semiconductor device having oxide films with different thickness |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003134265A JP4190940B2 (ja) | 2003-05-13 | 2003-05-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004342656A JP2004342656A (ja) | 2004-12-02 |
| JP4190940B2 true JP4190940B2 (ja) | 2008-12-03 |
Family
ID=33524873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003134265A Expired - Fee Related JP4190940B2 (ja) | 2003-05-13 | 2003-05-13 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7078354B2 (ja) |
| JP (1) | JP4190940B2 (ja) |
| CN (1) | CN100440456C (ja) |
| DE (1) | DE102004024603B4 (ja) |
| TW (1) | TWI309471B (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100552839B1 (ko) * | 2003-11-05 | 2006-02-22 | 동부아남반도체 주식회사 | 반도체 소자 및 이의 제조 방법 |
| KR100529655B1 (ko) * | 2003-12-31 | 2005-11-17 | 동부아남반도체 주식회사 | 반도체 장치의 게이트 산화막 형성 방법 |
| KR100653543B1 (ko) * | 2004-09-17 | 2006-12-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| JP4471815B2 (ja) * | 2004-11-05 | 2010-06-02 | 日本テキサス・インスツルメンツ株式会社 | 半導体装置およびその製造方法 |
| KR100611784B1 (ko) * | 2004-12-29 | 2006-08-10 | 주식회사 하이닉스반도체 | 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법 |
| US20060148139A1 (en) * | 2005-01-06 | 2006-07-06 | Ng Hock K | Selective second gate oxide growth |
| US7402472B2 (en) * | 2005-02-25 | 2008-07-22 | Freescale Semiconductor, Inc. | Method of making a nitrided gate dielectric |
| US20070066021A1 (en) | 2005-09-16 | 2007-03-22 | Texas Instruments Inc. | Formation of gate dielectrics with uniform nitrogen distribution |
| KR20080035761A (ko) * | 2006-10-20 | 2008-04-24 | 동부일렉트로닉스 주식회사 | 모스 트랜지스터의 게이트 절연막 형성 방법 |
| KR101283574B1 (ko) * | 2007-08-09 | 2013-07-08 | 삼성전자주식회사 | 질소를 함유하는 절연막 형성 방법 및 그것을 포함하는플래시 메모리 소자의 제조 방법 |
| US20090189227A1 (en) * | 2008-01-25 | 2009-07-30 | Toshiba America Electronic Components, Inc. | Structures of sram bit cells |
| US8071440B2 (en) * | 2008-12-01 | 2011-12-06 | United Microelectronics Corporation | Method of fabricating a dynamic random access memory |
| DE102009046877B4 (de) * | 2009-06-30 | 2012-06-21 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Erhöhung der Selektivität während der Herstellung einer Kanalhalbleiterlegierung durch einen nassen Oxidationsprozess |
| US8541832B2 (en) | 2009-07-23 | 2013-09-24 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having vertical transistor arrays therein and methods of forming same |
| KR101624975B1 (ko) * | 2009-11-17 | 2016-05-30 | 삼성전자주식회사 | 3차원 반도체 기억 소자 |
| KR101623547B1 (ko) * | 2009-12-15 | 2016-05-23 | 삼성전자주식회사 | 재기입가능한 3차원 반도체 메모리 장치의 제조 방법 |
| KR20120003351A (ko) | 2010-07-02 | 2012-01-10 | 삼성전자주식회사 | 3차원 비휘발성 메모리 장치 및 그 동작방법 |
| KR101763420B1 (ko) | 2010-09-16 | 2017-08-01 | 삼성전자주식회사 | 3차원 반도체 기억 소자 및 그 제조 방법 |
| KR101825539B1 (ko) | 2010-10-05 | 2018-03-22 | 삼성전자주식회사 | 3차원 반도체 장치 및 그 제조 방법 |
| KR101743661B1 (ko) * | 2011-06-01 | 2017-06-07 | 삼성전자 주식회사 | 서로 다른 두께의 게이트 절연막을 갖는 모스펫 소자 형성 방법 |
| US8394688B2 (en) | 2011-06-27 | 2013-03-12 | United Microelectronics Corp. | Process for forming repair layer and MOS transistor having repair layer |
| US8642374B2 (en) | 2011-09-07 | 2014-02-04 | Omnivision Technologies, Inc. | Image sensor with reduced noise by blocking nitridation using photoresist |
| US8741784B2 (en) | 2011-09-20 | 2014-06-03 | United Microelectronics Corp. | Process for fabricating semiconductor device and method of fabricating metal oxide semiconductor device |
| JP6083930B2 (ja) | 2012-01-18 | 2017-02-22 | キヤノン株式会社 | 光電変換装置および撮像システム、光電変換装置の製造方法 |
| US9634083B2 (en) | 2012-12-10 | 2017-04-25 | United Microelectronics Corp. | Semiconductor structure and process thereof |
| CN103346077A (zh) * | 2013-07-09 | 2013-10-09 | 上海华力微电子有限公司 | 一种栅氧化层的制备方法 |
| CN104576343B (zh) * | 2013-10-29 | 2018-03-06 | 中芯国际集成电路制造(上海)有限公司 | 栅极氧化层的制造方法 |
| US9412596B1 (en) | 2015-01-30 | 2016-08-09 | International Business Machines Corporation | Nitridation on HDP oxide before high-k deposition to prevent oxygen ingress |
| CN108109900B (zh) * | 2016-11-24 | 2021-04-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN108630605B (zh) * | 2017-03-22 | 2020-12-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN109585274B (zh) * | 2018-11-30 | 2020-09-15 | 上海华力微电子有限公司 | 半导体结构的制备方法 |
| CN114520227A (zh) * | 2020-11-18 | 2022-05-20 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US11957252B2 (en) | 2021-09-28 | 2024-04-16 | Hung Ya Wang | Foam pad structure having protective film |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6469343B1 (en) * | 1998-04-02 | 2002-10-22 | Nippon Steel Corporation | Multi-level type nonvolatile semiconductor memory device |
| US6087236A (en) * | 1998-11-24 | 2000-07-11 | Intel Corporation | Integrated circuit with multiple gate dielectric structures |
| JP2000216257A (ja) | 1999-01-20 | 2000-08-04 | Matsushita Electronics Industry Corp | 半導体装置およびその製造方法 |
| JP3472727B2 (ja) | 1999-08-13 | 2003-12-02 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US6258673B1 (en) * | 1999-12-22 | 2001-07-10 | International Business Machines Corporation | Multiple thickness of gate oxide |
| US6297103B1 (en) * | 2000-02-28 | 2001-10-02 | Micron Technology, Inc. | Structure and method for dual gate oxide thicknesses |
| US6323143B1 (en) * | 2000-03-24 | 2001-11-27 | Taiwan Semiconductor Manufacturing Company | Method for making silicon nitride-oxide ultra-thin gate insulating layers for submicrometer field effect transistors |
| JP2002009169A (ja) * | 2000-06-20 | 2002-01-11 | Nec Corp | 半導体装置とその製造方法 |
| US6444592B1 (en) * | 2000-06-20 | 2002-09-03 | International Business Machines Corporation | Interfacial oxidation process for high-k gate dielectric process integration |
| JP2002368122A (ja) | 2001-06-12 | 2002-12-20 | Nec Corp | 半導体装置及びその製造方法 |
| US6773999B2 (en) * | 2001-07-18 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | Method for treating thick and thin gate insulating film with nitrogen plasma |
| JP4673513B2 (ja) * | 2001-08-01 | 2011-04-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6759302B1 (en) * | 2002-07-30 | 2004-07-06 | Taiwan Semiconductor Manufacturing Company | Method of generating multiple oxides by plasma nitridation on oxide |
| KR100442885B1 (ko) * | 2002-11-01 | 2004-08-02 | 삼성전자주식회사 | 반도체 소자의 다중 두께 게이트 유전층 제조 방법 |
| KR100486278B1 (ko) * | 2002-11-11 | 2005-04-29 | 삼성전자주식회사 | 신뢰성이 향상된 게이트 산화막 형성방법 |
-
2003
- 2003-05-13 JP JP2003134265A patent/JP4190940B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-12 TW TW093113285A patent/TWI309471B/zh not_active IP Right Cessation
- 2004-05-12 US US10/843,694 patent/US7078354B2/en not_active Expired - Lifetime
- 2004-05-13 CN CNB2004100431776A patent/CN100440456C/zh not_active Expired - Fee Related
- 2004-05-13 DE DE102004024603A patent/DE102004024603B4/de not_active Expired - Lifetime
-
2005
- 2005-12-01 US US11/291,068 patent/US20060125029A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN100440456C (zh) | 2008-12-03 |
| DE102004024603B4 (de) | 2010-11-25 |
| US7078354B2 (en) | 2006-07-18 |
| TW200501396A (en) | 2005-01-01 |
| JP2004342656A (ja) | 2004-12-02 |
| US20050003618A1 (en) | 2005-01-06 |
| DE102004024603A1 (de) | 2005-03-03 |
| US20060125029A1 (en) | 2006-06-15 |
| CN1622292A (zh) | 2005-06-01 |
| TWI309471B (en) | 2009-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4190940B2 (ja) | 半導体装置の製造方法 | |
| JP4317523B2 (ja) | 半導体装置及びこれの製造方法 | |
| US6759302B1 (en) | Method of generating multiple oxides by plasma nitridation on oxide | |
| US6881657B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2002368122A (ja) | 半導体装置及びその製造方法 | |
| US6953727B2 (en) | Manufacture method of semiconductor device with gate insulating films of different thickness | |
| US6586293B1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4184686B2 (ja) | 半導体装置の製造方法 | |
| KR100678473B1 (ko) | 다중 게이트 절연막을 갖는 반도체 소자의 제조방법 | |
| US7306985B2 (en) | Method for manufacturing semiconductor device including heat treating with a flash lamp | |
| JP3770250B2 (ja) | 半導体装置の製造方法 | |
| JP4007864B2 (ja) | 半導体装置の製造方法 | |
| JP3372030B2 (ja) | 薄膜絶縁膜の形成方法 | |
| JP2000357688A (ja) | 熱酸化膜の形成方法 | |
| JP2000195968A (ja) | 半導体装置の製造方法 | |
| JP3436315B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法 | |
| JP2006024895A (ja) | 半導体装置およびその製造方法 | |
| KR100585073B1 (ko) | 반도체 장치의 트렌치 형성 방법 | |
| JP2004031494A (ja) | 電界効果型トランジスタの製造方法 | |
| JP2001274260A (ja) | 半導体装置及びその製造方法 | |
| JP3891917B2 (ja) | 半導体装置の製造方法 | |
| JP2007142024A (ja) | 半導体装置の製造方法 | |
| JP3044892B2 (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| TWI304630B (ja) | ||
| JPH10242461A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050407 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050705 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080521 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080910 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080917 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |