CN109585274B - 半导体结构的制备方法 - Google Patents

半导体结构的制备方法 Download PDF

Info

Publication number
CN109585274B
CN109585274B CN201811458583.7A CN201811458583A CN109585274B CN 109585274 B CN109585274 B CN 109585274B CN 201811458583 A CN201811458583 A CN 201811458583A CN 109585274 B CN109585274 B CN 109585274B
Authority
CN
China
Prior art keywords
pressure
issg
semiconductor structure
semiconductor substrate
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811458583.7A
Other languages
English (en)
Other versions
CN109585274A (zh
Inventor
董雅娟
王青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201811458583.7A priority Critical patent/CN109585274B/zh
Publication of CN109585274A publication Critical patent/CN109585274A/zh
Application granted granted Critical
Publication of CN109585274B publication Critical patent/CN109585274B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种半导体结构的制备方法，包括：提供一半导体衬底；利用ISSG工艺并采用变化压力的方式，在所述半导体衬底上形成一层氧化层。通过ISSG工艺中变化压力的方法来控制晶圆薄膜的高温生长过程，使晶圆薄膜内温度更加均匀，减少热负荷，进而改善晶圆经过ISSG高温形变引发后续光刻套刻精度变差的问题，高效且节约成本。

Description

半导体结构的制备方法
技术领域
本发明涉及半导体集成电路制造技术领域，特别涉及一种半导体结构的制备方法。
背景技术
现场水汽生成(In-Situ steam Generation,ISSG)是一种高温工艺，目前主要用于超薄氧化薄膜生长、浅沟槽隔离边缘圆角化，以及氮氧薄膜的制备。ISSG工艺通常操作温度在1000℃以上，而硅晶体在710℃左右半熔点以上便会产生塑性变形。在高温热处理或升温、降温过程中，热应力或其他机械应力均会造成硅晶体形变弯曲。其中，由热应力导致制备半导体结构出现的形变弯曲对后续工艺中的光刻套刻精度会产生极其不利的影响。
ISSG工艺过程是一种在低压高温环境下，以氢气与氧气为原料的氧化层生长过程，并且ISSG工艺能够有效地改善氧化层薄膜致密性。但在其快速升温和加热的过程中，造成晶圆在热应力影响下发生永久形变。由于ISSG生长过程中气流进出，压力分布等因素，导致晶圆生长的薄膜厚度分布呈现“M”型，如图1所示(其中横坐标是在晶圆的一条直径上选取的49个点从左向右依次编号)，并导致后续工艺中的光刻套刻精度(Overlay)变差。
然而，光刻要求晶圆表面上存在的图案与掩膜版上的图形准确对准，任何套准误差都会影响硅片表面上不同图案间总的布局宽容度，大的套准误差会减小集成电路密度，即限制了器件的特征尺寸，从而降低IC性能。另外，随着半导体器件几何尺寸的减少，光刻套刻精度测试要求会比90/65nm更为严苛。因此，这一问题亟待解决。
发明内容
本发明的目的在于提供一种半导体结构的制备方法，以解决由于ISSG工艺中高温条件产生的热应力影响晶圆薄膜的厚度，从而导致晶圆光刻套刻精度变差的问题。
为解决上述技术问题，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法包括：
提供一半导体衬底；
利用ISSG工艺并采用变化压力的方式，在所述半导体衬底上形成一层氧化层。
可选的，在所述半导体结构的制备方法中，所述ISSG工艺分为多个时间段，在不同时间段内分别采用不同的压力。
可选的，在所述半导体结构的制备方法中，所述半导体衬底包括边缘区与和位于所述边缘区内的中心区，在所述ISSG工艺中所述边缘区与所述中心区压力分布不同。
可选的，在所述半导体结构的制备方法中，在所述ISSG工艺中，所述边缘区压力较所述中心区压力小。
可选的，在所述半导体结构的制备方法中，所述压力的变化范围为5.5torr～8torr。
可选的，在所述半导体结构的制备方法中，所述ISSG工艺分为五个时间段，在所述边缘区中，第一时间段内施加压力为6.40torr-6.60torr；第二时间段内施加压力在5.40torr-5.60torr；第三段时间内施加压力为6.40torr-6.60torr；第四时间段内施加压力在5.40torr-5.60torr；第五时间段内施加压力为6.40torr–6.60torr。
可选的，在所述半导体结构的制备方法中，所述ISSG工艺的温度条件为900℃～1100℃，通入的氢气与氧气的比例为0.1％～99.9％，气体流量为1slm/s～100slm/s。
可选的，在所述半导体结构的制备方法中，所述氧化层的厚度范围是
Figure BDA0001888209420000021
Figure BDA0001888209420000022
可选的，在所述半导体结构的制备方法中，对所述半导体衬底进行ISSG工艺之前，所述半导体结构的制备方法还包括：对所述半导体衬底进行清洗和脱水处理。
可选的，在所述半导体结构的制备方法中，所述半导体结构的制备方法还包括：对所述氧化层的表面进行光刻工艺。
可选的，在所述半导体结构的制备方法中，所述光刻工艺包括：旋转涂胶，软烘，对准和曝光，曝光后烘焙，显影，坚膜烘焙以及显影后的光刻路径测试。
在本发明提供的半导体结构的制备方法，包括：提供一半导体衬底；利用ISSG工艺并采用变化压力的方式，在所述半导体衬底上形成一层氧化层。通过ISSG工艺中变化压力的方法来控制晶圆薄膜的高温生长过程，使晶圆薄膜内温度更加均匀，减少热负荷，进而改善晶圆经过ISSG高温形变引发后续光刻套刻精度变差的问题，高效且节约成本。
附图说明
图1是现有技术ISSG低压恒定条件下的膜厚曲线；
图2是本发明实施例设置温度补偿改善膜厚均一性的半导体结构的制备方法的流程示意图；
图3是本发明实施例的半导体结构的制备方法的流程示意图；
图4是本发明实施例不同压力下膜厚曲线。
具体实施方式
ISSG工艺过程是一种在低压高温环境下，以氢气与氧气为原料的氧化层生长过程，并且ISSG工艺能够有效地改善氧化层薄膜致密性。一种解决ISSG工艺过程中因其需要快速升温和低压环境而造成晶圆在热应力影响下发生永久形变的方法，即通过对不同晶圆区域设置不同的温度补偿来改善薄膜厚度的均一性，克服由于ISSG生长过程中气流进出、压力分布等因素导致的晶圆生长的薄膜厚度分布呈现“M”型的问题。请参考图2，具体步骤如下：
步骤S10：提供一半导体衬底；
步骤S11：在温度900℃～1100℃条件下，通入氢气与氧气比为0.1％-100％的混合气体，气体流量为1slm/s～100slm/s且压力恒定的条件下，利用ISSG工艺在所述半导体衬底上形成一层厚度范围在
Figure BDA0001888209420000031
内的氧化层；
步骤S12：利用氮气在温度为900℃～1100℃范围内进行退火处理1min～60min，对所述氧化层进行退火并掺氮，同时使所述氧化层的整体厚度略有增加，但形貌不变；
步骤S13：在所述氧化层上生长一定厚度的掺杂浓度为1E15～5E15之间的掺杂类型为P型的多晶硅作为浮栅，然后采用化学机械研磨去除大部分所述浮栅；
步骤S14：用光刻机台对晶圆表面进行涂胶，软烘，对准和曝光，显影以及显影后进行光刻路径测试。
但该方法在热应力作用下，会使晶圆生长的薄膜厚度会产生“马鞍型”形变，并依然会导致后续工艺中的光刻套刻精度(Overlay)变差。
本发明的核心思想在于提供一种通过压力调节模式来改善ISSG后续光刻套刻精度的半导体结构的制备方法，能够通过ISSG工艺中变化压力的方法来控制晶圆薄膜的高温生长过程，使晶圆薄膜内温度更加均匀，减少热负荷，进而改善晶圆经过ISSG高温形变引发后续光刻套刻精度变差的问题，高效且节约成本。
为实现上述思想，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法包括：提供一半导体衬底；利用ISSG工艺并采用变化压力的方式，在所述半导体衬底上形成一层氧化层。
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明提出的半导体结构的制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
首先，参阅图3，图3是本发明实施例的半导体结构的制备方法的流程示意图，本实施例提供的一种半导体结构的制备方法中，所述半导体结构的制备方法包括：
步骤S20：提供一半导体衬底；
步骤S21：利用ISSG工艺并采用变化压力的方式，在所述半导体衬底上形成一层氧化层。
其中，优选的，所述ISSG工艺的温度条件为900℃～1100℃，通入的氢气与氧气的比例为0.1％～99.9％，气体流量为1slm/s～100slm/s。较佳的，所述氧化层的厚度范围是
Figure BDA0001888209420000051
通过如上步骤制备半导体结构能够通过ISSG工艺中变化压力的方法来控制晶圆薄膜的高温生长过程，使晶圆薄膜内温度更加均匀，减少热负荷，进而改善晶圆经过ISSG高温形变引发后续光刻套刻精度变差的问题，高效且节约成本。
优选的，所述ISSG工艺分为多个时间段，在不同时间段内分别采用不同的压力。由此，利用ISSG工艺在所述半导体衬底上形成一层氧化层的过程中，根据需要生成的氧化层厚度来设计如何划分时间段以及在不同时间段内分别采用不同的压力，这样的方式不仅高效、节约成本，而且生长的氧化层厚度易于控制均匀，达到所需要氧化层厚度，进而改善晶圆经过ISSG高温形变引发后续光刻套刻精度变差的问题。
由于流体压强与气流速度成负相关，即当气流速度小时气体压强较大，ISSG机台的操作室与晶圆形状成比例且均为圆形，导致气流在进入操作室时，晶圆边缘区与的纵切面小、气体流速大则压强较小；而当气流到达晶圆中间时，纵切面大、气体流速小则压强较大，并且这种压强差异在ISSG低压工艺中更为敏感。由此可以进一步得出，晶圆边缘区域因压强较小而较厚，中间区域因压强较大而较薄。这种压力分布情况导致晶圆生长的薄膜分布呈现“M”型，即晶圆产生的“马鞍型”形变，并导致后续工艺中的光刻套刻精度变差。
在本实施例中，所述ISSG工艺分为多个时间段，在不同时间段内分别采用不同的压力，其中所述压力的变化范围为5.5torr～8torr。由此，既能够满足所述ISSG工艺在所述半导体衬底上形成一层氧化层的工艺条件，又可以在此压力变化范围内不断根据实际生产来调节不同时间段以及不同区域的压力，以此达到生长厚度均匀的氧化层的目的。
在本实施例中，若需要生长
Figure BDA0001888209420000052
可将所述ISSG工艺分为五个时间段，在所述边缘区中，第一时间段内施加压力为6.40torr-6.60torr；第二时间段内施加压力在5.40torr-5.60torr；第三段时间内施加压力为6.40torr-6.60torr；第四时间段内施加压力在5.40torr-5.60torr；第五时间段内施加压力为6.40torr–6.60torr，最终得到所述边缘区
Figure BDA0001888209420000053
的厚度。同样，根据此变压方法控制晶圆中心区的厚度，使整个晶圆的厚度达到一致。请参考图4(其中横坐标是在晶圆的一条直径上选取的49个点从左向右依次编号)，图4提供了六个压力下膜厚的变化曲线，该曲线可对实际生产晶圆时采用的变化压力做数据支持。
在本实施例中，对所述半导体衬底进行ISSG工艺之前，所述半导体结构的制备方法还包括：对所述半导体衬底进行清洗和脱水处理。由此，能够去除所述半导体衬底可能存在的杂质，避免影响到所述半导体结构的后续工艺，为进行ISSG工艺铺垫基础，提高制备所述半导体结构的产品良率。
在本实施例中，所述半导体结构的制备方法还包括：
步骤S22：对所述氧化层的表面进行光刻工艺。较佳的，所述光刻工艺包括：旋转涂胶，软烘，对准和曝光，曝光后烘焙，显影，坚膜烘焙以及显影后的光刻路径测试。
综上所述，在本发明提供的半导体结构的制备方法中，具有如下优点：
本发明提供一种通过压力调节模式来改善ISSG后续光刻套刻精度的半导体结构的制备方法，能够通过ISSG工艺中变化压力的方法来控制晶圆薄膜的高温生长过程，使晶圆薄膜内温度更加均匀，减少热负荷，进而改善晶圆经过ISSG高温形变引发后续光刻套刻精度变差的问题。
进一步的，现有技术中通过温度条件来改善晶圆经过ISSG高温形变引发后续光刻套刻精度变差，本发明与现有技术相比更加方便、高效、节约成本，同时改善晶圆经过ISSG高温形变引发后续光刻套刻精度变差的效果也更显著。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种半导体结构的制备方法，其特征在于，所述半导体结构的制备方法包括：
提供一半导体衬底，所述半导体衬底包括边缘区与和位于所述边缘区内的中心区，在ISSG工艺中所述边缘区与所述中心区压力分布不同；
利用所述ISSG工艺并采用变化压力的方式，在所述半导体衬底上形成一层氧化层，其中，所述ISSG工艺分为五个时间段，在不同时间段内分别采用不同的压力，所述压力的变化范围为5.5torr～8torr ，在所述边缘区中，第一时间段内施加压力为6.40torr-6.60torr；第二时间段内施加压力在5.40torr-5.60torr；第三段时间内施加压力为6.40torr-6.60torr；第四时间段内施加压力在5.40torr-5.60torr；第五时间段内施加压力为6.40torr–6.60torr。
2.如权利要求1所述半导体结构的制备方法，其特征在于，在所述ISSG工艺中，所述边缘区压力较所述中心区压力小。
3.如权利要求1所述半导体结构的制备方法，其特征在于，所述ISSG工艺的温度条件为900℃～1100℃，通入的氢气与氧气的比例为0.1％～99.9％，气体流量为1slm/s～100slm/s。
4.如权利要求1所述半导体结构的制备方法，其特征在于，所述氧化层的厚度范围是
Figure FDA0002574613320000011
5.如权利要求1所述半导体结构的制备方法，其特征在于，对所述半导体衬底进行ISSG工艺之前，所述半导体结构的制备方法还包括：对所述半导体衬底进行清洗和脱水处理。
6.如权利要求1所述半导体结构的制备方法，其特征在于，所述半导体结构的制备方法还包括：对所述氧化层的表面进行光刻工艺。
7.如权利要求6所述半导体结构的制备方法，其特征在于，所述光刻工艺包括：旋转涂胶，软烘，对准和曝光，曝光后烘焙，显影，坚膜烘焙以及显影后的光刻路径测试。
CN201811458583.7A 2018-11-30 2018-11-30 半导体结构的制备方法 Active CN109585274B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811458583.7A CN109585274B (zh) 2018-11-30 2018-11-30 半导体结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811458583.7A CN109585274B (zh) 2018-11-30 2018-11-30 半导体结构的制备方法

Publications (2)

Publication Number Publication Date
CN109585274A CN109585274A (zh) 2019-04-05
CN109585274B true CN109585274B (zh) 2020-09-15

Family

ID=65925931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811458583.7A Active CN109585274B (zh) 2018-11-30 2018-11-30 半导体结构的制备方法

Country Status (1)

Country Link
CN (1) CN109585274B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622292A (zh) * 2003-05-13 2005-06-01 尔必达存储器株式会社 制造具有不同厚度氧化膜的半导体器件的方法
CN1802733A (zh) * 2002-12-19 2006-07-12 应用材料有限公司 通过生长具有定制的厚度分布的牺牲膜层而进行材料平面化的方法和装置
CN101866851A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 氧化层制造方法
CN104916641A (zh) * 2014-03-13 2015-09-16 台湾积体电路制造股份有限公司 通过原位蒸汽氧化形成嵌入式闪存的共源极氧化物
CN105655287A (zh) * 2016-04-07 2016-06-08 上海华力微电子有限公司 梯度压力模式改善膜厚均一性的方法
CN108054121A (zh) * 2017-12-14 2018-05-18 武汉新芯集成电路制造有限公司 一种改善隧穿氧化层生长工艺中晶圆抖动的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020146914A1 (en) * 2001-04-06 2002-10-10 Kuo-Tai Huang In-situ steam generation process for nitrided oxide
US7741183B2 (en) * 2008-02-28 2010-06-22 Freescale Semiconductor, Inc. Method of forming a gate dielectric

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1802733A (zh) * 2002-12-19 2006-07-12 应用材料有限公司 通过生长具有定制的厚度分布的牺牲膜层而进行材料平面化的方法和装置
CN1622292A (zh) * 2003-05-13 2005-06-01 尔必达存储器株式会社 制造具有不同厚度氧化膜的半导体器件的方法
CN101866851A (zh) * 2010-05-12 2010-10-20 上海宏力半导体制造有限公司 氧化层制造方法
CN104916641A (zh) * 2014-03-13 2015-09-16 台湾积体电路制造股份有限公司 通过原位蒸汽氧化形成嵌入式闪存的共源极氧化物
CN105655287A (zh) * 2016-04-07 2016-06-08 上海华力微电子有限公司 梯度压力模式改善膜厚均一性的方法
CN108054121A (zh) * 2017-12-14 2018-05-18 武汉新芯集成电路制造有限公司 一种改善隧穿氧化层生长工艺中晶圆抖动的方法

Also Published As

Publication number Publication date
CN109585274A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
US9390933B2 (en) Etching method, storage medium and etching apparatus
US20030014146A1 (en) Dangerous process/pattern detection system and method, danger detection program, and semiconductor device manufacturing method
JP2017201402A (ja) ツール及びプロセスの効果を分離する基板マトリクス
US20060160306A1 (en) Method for forming trench gate dielectric layer
JP6153975B2 (ja) 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
CN109585274B (zh) 半导体结构的制备方法
US10978360B2 (en) PNA temperature monitoring method
CN110184587B (zh) 提高硅片间刻蚀速率均匀性的方法及化学气相沉积设备
CN111554565A (zh) 硅8英寸大功率元器件外延片制备工艺
CN103715067B (zh) 一种提高成膜均匀性的方法
JPH04282820A (ja) パタン形成方法
TW569345B (en) Method of manufacturing semiconductor device
CN115775687A (zh) 一种镓掺杂的氧化铪基铁电薄膜电容器及其制备方法
CN106553993A (zh) 与cmos工艺兼容的纳米结构制备方法
CN113013236A (zh) 氮掺杂栅氧化层的形成工艺的监控方法
CN114724947A (zh) 形成半导体器件的方法
US20070054423A1 (en) Method for controlling thickness distribution of a film
CN101593685B (zh) 栅极形成方法
JP2001007105A (ja) 半導体基板上に窒化された界面を形成するための方法
CN110928149A (zh) 关键尺寸的控制方法及控制系统
JP7349699B2 (ja) 半導体集積回路用のシリコンピラーの作製方法
JP2000269190A (ja) 半導体装置の製造方法
JP5332776B2 (ja) 転写マスクの製造方法
CN109273358A (zh) 晶圆的侧墙刻蚀方法
KR20240055496A (ko) 웨이퍼 처리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant