JPH04282820A - パタン形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、逐次露光方式によるパ
タン形成方法に関し、特に半導体集積回路や電子・光デ
バイス等の製造工程中の、パタン形成工程において、基
板全面にわたって、高精度なパタンを再現性よく形成す
るパタン形成方法に関するものである。

【０００２】

【従来の技術】特性が揃った半導体集積回路を歩留りよ
く製造するには、ウエハ内，ウエハ間，ロット間にわた
って、パタン寸法を安定かつ高精度に制御することが重
要である。例えば、ＭＯＳＬＳＩの場合、パタン寸法が
回路特性にもっとも影響するゲート形成工程での許容寸
法偏差は、一般にゲート設計寸法の１／１０以下に抑え
ることが望まれている。したがって、ゲート長が０．５
μｍ程度に設計される１６ＭビットＤＲＡＭでは、０．
０５μｍ以内の寸法偏差（標準偏差σの３倍；３σ値）
が要求される。

【０００３】一方、一連のパタン形成工程は、レジスト
パタン形成工程、必要があればレジストパタン形状を整
えるためのディスカム工程、そして反応性イオンエッチ
ング法等を用いたエッチング加工工程とそれに引き続く
レジスト除去工程を経て終了する。

【０００４】これらの各工程でそれぞれパタン寸法にバ
ラツキが生ずるので、パタン加工の最終段階であるエッ
チング加工終了後の寸法バラツキは、通常、各工程で生
ずる寸法バラツキの２乗和の平方根に増大する。したが
って、加工最終段階で得られる寸法バラツキは、各工程
での寸法バラツキ以下になることは決してない。

【０００５】

【発明が解決しようとする課題】それゆえ、パタン寸法
バラツキを低減する方策と言えば、各工程で生ずる寸法
バラツキ要因を地道に軽減する以外には有効な方法がな
かった。

【０００６】レジストパタン形成工程を例にとると、ま
ず、ウエハ上に塗布される、レジスト膜の厚さの絶対値
が所望の値になるように制御しつつ、かつ、その塗布膜
厚のウエハ面内バラツキが最小になるように調節しつつ
、ウエハ上にレジスト膜を塗布する。続いて行うウエハ
ステッパ露光に際しては、露光フィールド内の照明ムラ
をできるだけ少なくし、ステージ上に真空吸着されるウ
エハの平面度を十分良好に保持した上で、ショット毎の
露光量を出来る限り、均一になるよう制御しつつ、ウエ
ハ上に所望の回路パタンを逐次縮小しながら露光する。 続いて行うレジスト現像プロセスでは、現像速度の精密
制御ならびにそのウエハ面内の均一性を保持しつつ、現
像処理を実施しなければならない。この様に個々のプロ
セス変動要因を地道に低減することにより、レジストパ
タン形成工程後のウエハ面上のパタン寸法の均一性の改
善が図られている。しかし、この様な地道な努力を重ね
ても、６インチ径ウエハ上の寸法バラツキの３σ値は典
型例で０．０２〜０．０５μｍであり、これ以下に低減
することは一般に困難である。

【０００７】さらにまた、エッチング加工工程において
も、ウエハ面内でエッチング速度分布があり、これらに
起因して、寸法変換差にウエハ面内分布が生ずる。この
変換差のウエハ面内バラツキの典型例を示すと、量産型
のリアクティブイオンエッチ（ＲＩＥ）装置で０．０３
〜０．０５μｍ、ゲート加工等に使用されるＥＣＲ型イ
オンエッチング装置で０．０４〜０．０６μｍ程度であ
る。したがって、従来の方法でレジストパタンを形成し
、これをマスクとして、イオンエッチ法でパタン加工す
る方法では、ウエハ面内の寸法バラツキの３σ値を０．
０５μｍ以内に納めることが困難であるため、ＬＳＩの
性能を決めるトランジスタの閾値電圧等のバラツキを回
路性能上十分許容される範囲まで歩留りよく低減するこ
とが困難であった。

【０００８】そこで、本発明の目的は、パタン寸法をウ
エハ全面にわたって均一に、あるいは任意の寸法分布を
持たせて形成するパタン形成方法を提供することにある
。

【０００９】

【課題を解決するための手段】このような目的を達成す
るために、本発明は、逐次露光方式によるパタン形成方
法において、（１）所定の基板条件ならびにレジスト塗
布，露光および現像条件の下において、露光量とレジス
トパタンの出来上り寸法との関係を求める工程と、（２
）前記基板条件ならびにレジスト塗布，露光および現像
条件の下でパタン寸法のウエハ面内分布を求める工程と
、（３）レジストパタン形成工程に引き続いて実施され
るパタン加工工程において生ずるパタン変換差のウエハ
面内分布を求める工程と、（４）上記（１），（２）お
よび（３）の関係から、パタン加工の最終段階において
所望のパタン寸法値、ならびにウエハ面内分布が得られ
るようなレジストパタン寸法を算出する工程と、（５）
当該レジストパタン寸法になるように、前記逐次露光方
式の各露光ショット毎に露光量を制御しながら露光を行
う工程とを具えたことを特徴とする。

【００１０】

【作用】本発明では、ウエハ上に塗布したレジスト膜に
逐次露光方式によって所望のパタンを形成するにあたっ
て、露光ショット毎に露光量を制御することによって、
ウエハ面内のパタン寸法分布を均一に、あるいは所望の
寸法分布に制御することにより、一連の工程で生ずる寸
法のウエハ面内分布を補正して、従来の均一露光法を基
本とするパタン形成方法では得ることが困難な、ウエハ
面内寸法バラツキの極めて少ないパタン形成方法を提供
する。

【００１１】レジスト膜に上記露光方法で形成されるレ
ジストパタンの寸法は、露光量に対応して変化する。し
たがって、予め各露光工程毎に、露光量とレジストパタ
ン寸法との関係を正確に知ることにより、露光量を調節
して、所望のレジストパタン寸法を得ることができる。 また、レジストパタン形成工程、ならびに引き続いて行
われるパタン加工工程等で生ずるパタン寸法のウエハ面
内分布を正確に知ることにより、各露光工程毎の上記関
係に基づいて露光ショット毎に露光量を変化させてこれ
ら一連の工程中で発生するパタン寸法のウエハ面内分布
を調節する。これにより、最終工程終了後にウエハ面内
のパタン寸法分布を均一に、あるいは所望の形状に制御
することができる。

【００１２】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１３】（実施例１）図１は均一露光法で直径６イ
ンチのウエハの面内にＭＯＳＶＬＳＩのゲートを形成す
る工程において、ゲート長設計値０．５μｍのパタンを
形成した場合のレジストパタン寸法のウエハ面内分布の
代表例を等高線で示したもので、等高線１縞の間隔は　
５ｎｍである。ｘは最小値を示す。この場合、レジスト
にはＴＳＭＲ−Ｖ３（東京応化製、商品名）；１．３μ
ｍ塗布膜厚を、現像はＴＭＡＨ（テトラメチルアンモニ
ュムハイドロオキサイド）２．３８％水溶液を使用し、
パドル方式に依った。露光には、レンズ開口数；ＮＡＯ
．５４の１／５倍縮小ｇ線（波長；４３６ｎｍ）ウエハ
ステッパ（露光フィールド；１５×１５ｍｍ）を使用し
た。また、パタン寸法の測定には、走査型電子顕微鏡式
測長装置を使用した。上記処理条件で得られるレジスト
パタン寸法は、ウエハ中心付近を最小とし、同心円状に
寸法が変化し、ウエハ中心部に比べ、周辺部が常に再現
性よく０．０２〜０．０３μｍ太めに仕上がる。この分
布図を基に、パタン寸法のウエハ面内分布の要因を解析
した結果を以下に示す。

【００１４】図２はウエハ中心のパタン寸法を基準にし
た場合の中心から半径方向の距離を関数とした寸法偏差
を示し、図３は図２の寸法偏差の半径方向の依存性を除
いた後に残留する寸法バラツキである。

【００１５】これらの結果、レジストパタン寸法は、ウ
エハの半径方向の距離にほぼ比例して増大しており、ま
た、そのバラツキはウエハ中心より外に向かうに従って
増大する傾向がある。図２および図３に示した関係を多
数の試料について測定したところ、レジスト塗布条件，
現像条件，露光条件等，パタン寸法に係わる処理条件を
一定に保てば、図１に示したウエハ面内寸法分布が再現
性よく維持されることが確認された。

【００１６】一方、図２および図３の処理条件と同一の
処理条件において、露光量の変化率とレジストパタン寸
法の変換差（レジストパタンの出来上り寸法−レチクウ
上のマスクパタン寸法×ウエハステッパの縮小倍率）の
関係を実測したものを図４に示す。露光量とパタン寸法
は基準露光量（上記変換差が０になる露光量）付近では
、直線関係にあり、露光量を基準露光量より２．５％増
やすと、レジストパタン寸法は正確に０．０１μｍ細ま
り、反対に、２．５％減らすと、０．０１μｍ太まる関
係にある。

【００１７】そこで、６インチ径ウエハ上に、露光フィ
ールド１５×１５ｍｍで、５２チップを前記逐次露光方
式によって露光する際に、図５に示すように、露光量区
分を４つのゾーンに分け、図２，図３および図４の結果
から、ウエハ中心部：ゾーン１の相対露光量を１とし、
その外側のゾーン２は０．９７５、ゾーン３は０．９５
、最外周のゾーン４は０．９２５と、露光量を各露光シ
ョット毎に２．５％づつ調整しながらパタンルール０．
５μｍのＶＬＳＩ用パタンを露光した。現像後、ウエハ
各部のレジストパタンの出来上がり寸法を走査型電子顕
微鏡式測長装置で測定し、ウエハ面内パタン寸法分布と
して表わしたものが図６である。ここで、Δは最大値を
示す。

【００１８】この結果、パタン寸法のウエハ面内分布は
０．０１〜０．０１５μｍと、従来の均一露光法では得
ることが困難な高精度なパタンを再現性よく得ることが
できた。

【００１９】（実施例２）図７は枚葉式ＥＣＲ（サイク
ロトロン共振）型ドライエッチ装置により、厚さ約０．
３μｍのリンドープポリシリコンゲート層を実施例１に
示したレジストパタンをマスクとし塩素ガスを用いてド
ライ加工した場合のパタン加工変換差（ドライエッチ加
工後のポリシリコン加工層のパタン幅−加工マスクに用
いたレジストパタンの幅）の６インチ径ウエハ面内分布
の典型例であり、図１と同様に、等高線の縞間隔は５ｎ
ｍで表わしてある。

【００２０】この場合、エッチング種の面内分布の不均
一性に起因して、ウエハ中心部から周辺に向かって、エ
ッチ速度が低下するのに対応して、同心円状の寸法分布
が発生しており、ウエハ中心部に比べ、６インチ径ウエ
ハ周辺部では、加工寸法が０．０４μｍほど太く仕上が
っていることがわかる。また、この加工変換差のウエハ
面内分布は前述したレジストパタン寸法同様に枚葉処理
であるため、ウエハ間，ロット間での再現性が良好に保
たれており、実施例１と同様の方法により、レジストパ
タン寸法を予め補正し、エッチ加工後のパタン寸法のウ
エハ面内分布を補正することによって、分布のほとんど
ない高精度なゲート層の加工が実現できる。

【００２１】図１〜図４に示した結果と同様の方法によ
り、ウエハ面内の露光フィールドを４つに分割し、ウエ
ハ中心付近のゾーン１の相対露光量を１としたとき、そ
の外側のゾーン２は０．９４、ゾーン３は０．８８，再
外周のゾーン４は０．８２になるよう、露光ショット毎
に露光量を制御しながら、露光した。

【００２２】図８はこの場合に得られたレジストパタン
寸法のウエハ面内分布の典型例である。図７のＥＣＲエ
ッチング装置の加工変換差のウエハ面内分布を補正する
ように、等高線分布の形状はほぼ同一とし、等高線の凹
凸の向きを図７と逆向きとする。すなわち、ウエハ中心
付近のレジストパタン寸法は、最外周の露光フィールド
のそれより０．０６μｍほど、太く仕上がっていること
がわかる。

【００２３】図９は、図８の分布を有するレジストパタ
ンをマスクとして用い、図７に示す加工変換差の分布を
有するＥＣＲ型ドライエッチ装置でポリシリコン層を加
工した場合の、ゲート加工寸法のウエハ面内分布の代表
例を示したものであり、ウエハ面内の寸法のバラツキは
０．０２μｍと、従来の均一露光法で得られる加工後の
寸法のウエハ面内分布：約０．０７μｍに比較し、ウエ
ハ面内の寸法バラツキが大幅に低減していることがわか
る。

【００２４】

【発明の効果】以上説明したように、本発明によれば、
パタン寸法のウエハ面内分布を求め、それに応じて露光
ショット毎に露光量を制御することにより、従来の均一
露光方法を基本とするパタン形成方法では得ることが困
難なウエハ面内での高精度なパタン寸法均一性を安定し
て得ることが可能であるため、ＬＳＩの特性向上と歩留
まり改善に大きな効果を有する。

【００２５】従来の均一露光法では、例えば、ゲート長
のウエハ面内分布が０．５±０．０７μｍと大きかった
ため、ＭＯＳＬＳＩの基本特性であるＭＯＳトランジス
タのしきい値や、ゲートリークのウエハ面内での変動幅
が大きいことに起因した回路特性不良による製造歩留ま
りや低下が目立ったのに対し、本発明によるレジストパ
タン寸法制御方法を採用した場合には、ゲート加工後の
ゲート長のウエハ面内分布が顕著に低減され、その結果
、上記回路特性のウエハ面内均一性が改善されて、ＬＳ
Ｉの製造歩留まりの大幅改善が期待できる。

【００２６】なお、上記実施例では、ウエハ面内寸法を
均一に仕上げる場合について述べてきたが、予め露光シ
ョット毎に露光量を制御することにより、ウエハ面内の
露光フィールド毎に任意のパタン寸法に仕上げることも
もちろん可能である。

【図面の簡単な説明】

【図１】均一露光法で６インチウエハ上に形成した０．
５μｍレジストパタン寸法のウエハ面内分布図である。

【図２】均一露光法で６インチウエハ上に形成した０．
５μｍレジストパタン寸法偏差のウエハ中心からの距離
依存性を示す図である。

【図３】同上の条件でのレジストパタン寸法バラツキ（
３σ値）のウエハ中心からの距離依存性を示す図である
。

【図４】逐次縮小光露光による０．５μｍゲート形成時
における露光量変化率とレジストパタン寸法の変換差の
関係を示す図である。

【図５】本発明に関わる逐次露光時の露光ショット毎の
露光量制御に際して採用した露光量区分の一例として、
４つの露光量ゾーンに分割した例を示す説明図である。

【図６】本発明による露光ショット毎露光量調節による
ウエハ面内レジストパタン寸法均一性改善後のウエハ面
内寸法分布図である。

【図７】ＥＣＲエッチャでリンドープポリシリコン層を
ドライエッチ加工した場合の加工変換差のウエハ面内分
布図である。

【図８】ＥＣＲエッチャでのゲート加工時に生ずる加工
変換差のウエハ面内分布を補正するために、本発明によ
るパタン寸法制御方法を用いて形成したレジストパタン
寸法のウエハ面内分布図である。

【図９】本発明によるパタン寸法制御法を用いてパタン
面内分布を改善した後のゲート長０．５μｍのポリシリ
コンゲート加工後寸法のウエハ面内分布図である。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　逐次露光方式によるパタン形成方法に
   おいて、（１）所定の基板条件ならびにレジスト塗布，
   露光および現像条件の下において、露光量とレジストパ
   タンの出来上り寸法との関係を求める工程と、（２）前
   記基板条件ならびにレジスト塗布，露光および現像条件
   の下でパタン寸法のウエハ面内分布を求める工程と、（
   ３）レジストパタン形成工程に引き続いて実施されるパ
   タン加工工程において生ずるパタン変換差のウエハ面内
   分布を求める工程と、（４）上記（１），（２）および
   （３）の関係から、パタン加工の最終段階において所望
   のパタン寸法値、ならびにウエハ面内分布が得られるよ
   うなレジストパタン寸法を算出する工程と、（５）当該
   レジストパタン寸法になるように、前記逐次露光方式の
   各露光ショット毎に露光量を制御しながら露光を行う工
   程とを具えたことを特徴とするパタン形成方法。