CN109065465B - 浅沟槽隔离台阶高度稳定性测量方法 - Google Patents
浅沟槽隔离台阶高度稳定性测量方法 Download PDFInfo
- Publication number
- CN109065465B CN109065465B CN201810768913.6A CN201810768913A CN109065465B CN 109065465 B CN109065465 B CN 109065465B CN 201810768913 A CN201810768913 A CN 201810768913A CN 109065465 B CN109065465 B CN 109065465B
- Authority
- CN
- China
- Prior art keywords
- line width
- shallow trench
- exposure condition
- trench isolation
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明公开了一种浅沟槽隔离台阶高度稳定性测量方法，包括：将离子注入层光掩模板图案转移到没有生长薄膜的晶圆上；设定为基准条件；制作2n片含有基底图形的晶圆，量取各台阶高度；将离子注入层光掩模板图案转移到含有浅沟槽基底的晶圆上，测得各图形线宽；计算出各高台高度变化对应线宽变化的比值；线性拟合比值，获得相关比值系数α；判断是否为基准曝光条件偏移；如果为基准曝光条件偏移导致的线宽变化，则重新校准基准曝光条件；如果基准曝光条件未发生偏移，则通过公式H＝α*CD计算出相应台阶高度变化量。本发明用于在线监测浅沟槽隔离台阶高度的稳定性及其变化量，有效解改善了常规方法光学测量模型失真导致的光学误测量。
Description
技术领域
本发明涉及半导体制造领域，特别是涉及一种浅沟槽隔离台阶高度稳定性测量方法。
背景技术
浅沟槽隔离(Shallow Trench Isolation；STI)在0.18微米以下工艺中广泛应用于器件间的物理隔离。目前浅槽隔离技术制作主动区域之间的绝缘结构已逐渐被普遍采用。浅沟槽隔离的形成主要包括：有源区刻蚀，二氧化硅填充，化学机械研磨，硬掩模剥离四个主要工艺步骤。STI结构的形成通常是先在半导体基底上沉积一层氮化硅层，然后图案化此氮化硅层形成硬掩膜。接着蚀刻基底，在相邻的元件之间形成陡峭的沟渠。最后，在沟渠中填入氧化物形成元件隔离结构。虽然STI工艺比LOCOS工艺拥有较佳的隔离特性，然而由于等离子体破坏，可产生大量的蚀刻缺陷，且具有尖锐角落的陡峭沟渠也会导致角落寄生漏电流(Corner Parasiticleakage)，因而降低STI的隔离特性。
上述四步工艺主要工艺决定了浅沟槽的物理尺寸及形貌，发展到了28纳米及以下工艺后，浅沟槽隔离除了面对常见的工艺挑战，包括有源区尺寸缩小、二氧化硅填充空洞、化学机械研磨均匀性等。浅沟槽隔离台阶指在浅沟槽口处形成的凸出或凹陷的台阶状结构。浅沟槽隔离台阶的高度及台阶的形貌对后续工艺及器件特性的影响也越来越值得关注并解决。如图1所述，浅沟槽隔离台阶高度的偏移造成了基底反射光线的变化，最终导致图形线宽变化。
现有技术对浅沟槽隔离台阶高度的在线监控是通过光学测量，但光学测量方式的准确性和稳定性非常依赖于光学模型，光学模型建立者对各项参数的校准能力决定了最终模型的精确性。所以，最终带来的问题就是光学模型失真导致的台阶高度测量结果失真。
发明内容
本发明要解决的技术问题是提供一种在线监测浅沟槽隔离工艺台阶高度稳定性测量方法。
为解决上述技术问题，本发明提供的浅沟槽隔离台阶高度稳定性测量方法，包括以下步骤：
1)将离子注入层光掩模板图案转移到没有生长薄膜的晶圆上；
2)测量获得基准图形线宽，找到最佳曝光条件，并设定为基准曝光条件；
3)制作2n片含有基底图形的晶圆，基底表现为浅沟槽隔离台阶高度差异，量取各浅沟槽台阶高度S1，S2，……S2n，n为自然数；
4)将离子注入层光掩模板图案转移到含有浅沟槽基底的晶圆上，同时测得各图形线宽A1，A2，……A2n；
5)通过公式△CD2n/△SH2n计算出各台阶线宽变化量对应高度变化量的比值：C1＝△CD1/△SH1，C2＝△CD2/△SH2，……C2n＝△CD2n/△SH2n；△CD2n是第2n片晶圆的图形线宽变化量，△SH2n是第2n片晶圆的台阶高度变化量；
6)线性拟合比值，获得相关比值系数α；
7)在线监控产品线宽，测量经过离子注入光刻工艺层的晶圆，当测得的线宽变化大于第一阈值时，判断是否为基准曝光条件偏移；
如果为基准曝光条件偏移导致的线宽变化，则重新校准基准曝光条件；
如果基准曝光条件未发生偏移，通过公式H＝α*CD计算出相应在线监控产品台阶高度变化量H，CD是在线监控产品图形线宽变化量。
其中，基准曝光条件包括光刻机曝光所需的能量和焦距。
其中，图形线宽是通过线宽测量扫描电镜CDSEM量取的关键尺寸。
其中，线宽测量图形设置在台阶上方。
其中，台阶高度测量值范围是
至
其中，判断基准曝光条件是否偏移的方法为：测得实时机台状态，获得图形线宽，比较基准图形线宽与获得图形线宽，若差异小于第二阈值，则判定为基准曝光条件未发生偏移；若差异大于等于第二阈值，则判定为基准曝光条件发生偏移。
其中，第一阈值为5纳米，第二阈值为4纳米。
其中，采用涂胶、曝光和显影将离子注入层光掩模板图案转移。
本发明具通过涂胶、曝光和显影工艺将离子注入层光掩模板图案转移到没有生长薄膜的晶圆上，通过电子扫描电镜测量获得基准图形线宽，找到最佳曝光条件，并设定为基准条件E。制作2n片浅沟槽隔离台阶高度差异的晶圆，通过透射扫描电镜量取台阶高度S1，S2，……S2n，再次通过涂胶，曝光和显影工艺将N型栅极离子注入层光掩模板将图案转移到这些含有浅沟槽衬底的晶圆上，同时测得图形线宽C1，C2，……C2n，通过计算出高台高度变化对应线宽变化的比值，线性拟合比值提高精确性，获得相关比值系数α。
在线监控产品线宽，测量经过N型栅极离子注入光刻工艺层的晶圆，当测得的线宽发生较大变化且基准曝光条件未发生变化时，计算出相应台阶高度变化量，找出工艺异常点，保证工艺稳定性。本发明用于在线监测浅沟槽隔离工艺台阶高度的稳定性及其变化量，有效的解决和改善了常规方法光学测量模型失真导致的光学误测量。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是浅沟槽隔离台阶高度的偏移造成影响的示意图。
图2是本发明的流程示意图。
图3是比值系数α线性拟合示意图。
附图标记
STI浅沟槽
AA衬底
PR掩模
Poly多晶硅
A是比值系数α的曲线
B是线性拟合后比值系数α的曲线
具体实施方式
如图2所示，本发明提供浅沟槽隔离台阶高度稳定性测量方法第一实施例，包括以下步骤：
1)通过涂胶，曝光和显影工艺将N型栅极离子注入层光掩模板图案转移到没有生长薄膜的晶圆上；
2)通过电子扫描电镜测量获得基准图形线宽，找到最佳曝光条件，并设定为基准曝光条件；
基准曝光条件包括光刻机曝光所需的能量和焦距等必要参数。
3)制作2n片含有基底图形的晶圆，基底表现为浅沟槽隔离台阶高度差异，量取各浅沟槽台阶高度S1，S2，……S2n，n为自然数；
台阶高度测量值范围是
至
4)再次通过涂胶，曝光和显影工艺将N型栅极离子注入层光掩模板图案转移到含有浅沟槽基底的晶圆上，同时测得图形线宽A1，A2，……A2n；
其中，线宽测量图形在台阶高度之上。
5)通过公式△CD2n/△SH2n计算出各台阶线宽变化量对应高度变化量的比值：C1＝△CD1/△SH1，C2＝△CD2/△SH2，……C2n＝△CD2n/△SH2n；△CD2n是第2n片晶圆的图形线宽变化量，△SH2n是第2n片晶圆的台阶高度变化量；
6)线性拟合比值提高精确性，获得相关比值系数α；
7)在线监控产品线宽，测量经过离子注入光刻工艺层的晶圆，当测得的线宽变化大于第一阈值，判断是否为基准曝光条件偏移；
判断基准曝光条件是否偏移的方法为：测得实时机台状态，获得图形线宽，比较基准图形线宽与获得图形线宽，若差异小于第二阈值，则判定为基准曝光条件未发生偏移；若差异大于等于第二阈值，则判定为基准曝光条件发生偏移。
如果为基准曝光条件偏移导致的线宽变化，则重新校准基准曝光条件；
如果基准曝光条件未发生偏移，则说明台阶高度发生偏移并，通过公式H＝α*CD计算出相应在线监控产品台阶高度变化量H。
其中，图形线宽是通过线宽测量扫描电镜CDSEM量取的关键尺寸。
本实施例所使用曝光机台包括，I线光刻机、KrF光刻机、ArF光刻机和EUV光刻机台。
本发明提供浅沟槽隔离台阶高度稳定性测量方法第二实施例，包括以下步骤：
1)通过涂胶，曝光和显影工艺将N型栅极离子注入层光掩模板图案转移到没有生长薄膜的晶圆上；
2)通过电子扫描电镜测量获得基准图形线宽，找到最佳曝光条件，并设定为基准曝光条件；
基准曝光条件包括光刻机曝光所需的能量和焦距等必要参数。
3)制作2n片含有基底图形的晶圆，基底表现为浅沟槽隔离台阶高度差异，量取各浅沟槽台阶高度S1，S2，……S2n，n为自然数；
台阶高度测量值范围是
至
4)再次通过涂胶，曝光和显影工艺将N型栅极离子注入层光掩模板图案转移到含有浅沟槽基底的晶圆上，同时测得图形线宽C1，C2，……Cn；
其中，线宽测量图形在台阶高度之上。
5)通过公式△CD2n/△SH2n计算出各台阶线宽变化量对应高度变化量的比值：C1＝△CD1/△SH1，C2＝△CD2/△SH2，……C2n＝△CD2n/△SH2n；△CD2n是第2n片晶圆的图形线宽变化量，△SH2n是第2n片晶圆的台阶高度变化量；
6)线性拟合比值提高精确性，获得相关比值系数α；
7)在线监控产品线宽，测量经过离子注入光刻工艺层的晶圆，当测得的线宽变化大于5纳米，判断是否为基准曝光条件偏移；
判断基准曝光条件是否偏移的方法为：测得实时机台状态，获得图形线宽，比较基准图形线宽与获得图形线宽，若差异小于4纳米，则判定为基准曝光条件未发生偏移；若差异大于等于4纳米，则判定为基准曝光条件发生偏移。
如果为基准曝光条件偏移导致的线宽变化，则重新校准基准曝光条件；
如果基准曝光条件未发生偏移，则说明台阶高度发生偏移并通过公式H＝α*CD计算出相应在线监控产品台阶高度变化量H。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (9)
1.一种浅沟槽隔离台阶高度稳定性测量方法，其特征在于，包括以下步骤：
1)将离子注入层光掩模板图案转移到没有生长薄膜的晶圆上；
2)测量获得基准图形线宽，找到最佳曝光条件，并设定为基准曝光条件；
3)制作2n片含有基底图形的晶圆，基底表现为浅沟槽隔离台阶高度差异，量取各浅沟槽台阶高度S1，S2，……S2n，n为自然数；
4)将离子注入层光掩模板图案转移到含有浅沟槽基底的晶圆上，同时测得各图形线宽C1，C2，……C2n；
5)通过公式△CD2n/△SH2n计算出各台阶线宽变化量对应高度变化量的比值；△CD2n是第2n片晶圆的图形线宽变化量，△SH2n是第2n片晶圆的台阶高度变化量；
6)线性拟合比值，获得相关比值系数α；
7)在线监控产品线宽，测量经过离子注入光刻工艺层的晶圆，当测得的线宽变化大于第一阈值时，判断是否为基准曝光条件偏移；
如果为基准曝光条件偏移导致的线宽变化，则重新校准基准曝光条件；
如果基准曝光条件未发生偏移，通过公式H＝α*CD计算出相应在线监控产品台阶高度变化量H，CD是在线监控产品图形线宽变化量。
2.如权利要求1所述的浅沟槽隔离台阶高度稳定性测量方法，其特征在于：基准曝光条件包括光刻机曝光所需的能量和焦距。
3.如权利要求1所述的浅沟槽隔离台阶高度稳定性测量方法，其特征在于：图形线宽是通过线宽测量扫描电镜CDSEM量取的关键尺寸。
4.如权利要求1所述的浅沟槽隔离台阶高度稳定性测量方法，其特征在于：线宽测量图形设置在台阶上方。
5.如权利要求1所述的浅沟槽隔离台阶高度稳定性测量方法，其特征在于：台阶高度测量值范围是
至
6.如权利要求1所述的浅沟槽隔离台阶高度稳定性测量方法，其特征在于：判断基准曝光条件是否偏移的方法为：测得实时机台状态，获得图形线宽，比较基准图形线宽与获得图形线宽，若差异小于第二阈值，则判定为基准曝光条件未发生偏移；若差异大于等于第二阈值，则判定为基准曝光条件发生偏移。
7.如权利要求1所述的浅沟槽隔离台阶高度稳定性测量方法，其特征在于：第一阈值为5纳米。
8.如权利要求6所述的浅沟槽隔离台阶高度稳定性测量方法，其特征在于：第二阈值为4纳米。
9.如权利要求1所述的浅沟槽隔离台阶高度稳定性测量方法，其特征在于：采用涂胶、曝光和显影将离子注入层光掩模板图案转移。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810768913.6A CN109065465B (zh) | 2018-07-13 | 2018-07-13 | 浅沟槽隔离台阶高度稳定性测量方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810768913.6A CN109065465B (zh) | 2018-07-13 | 2018-07-13 | 浅沟槽隔离台阶高度稳定性测量方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109065465A CN109065465A (zh) | 2018-12-21 |
| CN109065465B true CN109065465B (zh) | 2021-01-29 |
Family
ID=64816474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810768913.6A Active CN109065465B (zh) | 2018-07-13 | 2018-07-13 | 浅沟槽隔离台阶高度稳定性测量方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109065465B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114488704B (zh) * | 2021-12-15 | 2024-04-02 | 惠州市金百泽电路科技有限公司 | 一种基于dmd的光刻机图形拼接误差的检测与修正方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6344416B1 (en) * | 2000-03-10 | 2002-02-05 | International Business Machines Corporation | Deliberate semiconductor film variation to compensate for radial processing differences, determine optimal device characteristics, or produce small productions |
| KR20100020169A (ko) * | 2008-08-12 | 2010-02-22 | 주식회사 동부하이텍 | 반도체 다이의 제조 방법 |
| US9076688B1 (en) * | 2014-03-10 | 2015-07-07 | Globalfoundries Inc. | Scatterometry for nested and isolated structures |
| CN103871954B (zh) * | 2014-03-20 | 2017-07-07 | 上海华力微电子有限公司 | 一种优化浅槽隔离刻蚀线宽的方法 |
| CN106783565B (zh) * | 2016-11-22 | 2019-08-20 | 上海华力微电子有限公司 | 改善有源区点状腐蚀缺陷的方法 |
| CN108010869B (zh) * | 2017-11-21 | 2020-09-29 | 上海华力微电子有限公司 | 一种精确控制浅沟槽隔离的整体形貌和性能的方法 |
-
2018
- 2018-07-13 CN CN201810768913.6A patent/CN109065465B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109065465A (zh) | 2018-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6859746B1 (en) | Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same | |
| US8828748B2 (en) | Test structures and methods | |
| KR100513171B1 (ko) | 소자성능측정에의해근접효과를정량화방법및장치 | |
| TW200305250A (en) | Methodology for repeatable post etch cd in a production tool | |
| US7279259B2 (en) | Method for correcting pattern data and method for manufacturing semiconductor device using same | |
| US8062810B2 (en) | Method of correcting a mask pattern and method of manufacturing a semiconductor device | |
| US6576385B2 (en) | Method of varying stepper exposure dose to compensate for across-wafer variations in photoresist thickness | |
| CN109065465B (zh) | 浅沟槽隔离台阶高度稳定性测量方法 | |
| Chesebro et al. | Overview of gate linewidth control in the manufacture of CMOS logic chips | |
| US8242550B2 (en) | Semiconductor devices | |
| JPH04282820A (ja) | パタン形成方法 | |
| JP5573306B2 (ja) | フォトマスクブランクの製造方法 | |
| US6660542B1 (en) | Method of controlling stepper process parameters based upon optical properties of incoming process layers, and system for accomplishing same | |
| CN113013236A (zh) | 氮掺杂栅氧化层的形成工艺的监控方法 | |
| US6808946B1 (en) | Method of using critical dimension measurements to control stepper process parameters | |
| KR100720473B1 (ko) | 반도체 트랜지스터의 제조 방법 | |
| US6632692B1 (en) | Automated method of controlling critical dimensions of features by controlling stepper exposure dose, and system for accomplishing same | |
| US20080044739A1 (en) | Correction Of Resist Critical Dimension Variations In Lithography Processes | |
| JP3913145B2 (ja) | パターン形成方法 | |
| US6569692B1 (en) | Automated method of controlling photoresist develop time to control critical dimensions, and system for accomplishing same | |
| US6967068B1 (en) | Method of controlling stepper process parameters based upon optical properties of incoming anti-reflecting coating layers, and system for accomplishing same | |
| US7541286B2 (en) | Method for manufacturing semiconductor device using KrF light source | |
| KR100752172B1 (ko) | 콘택홀 형성 방법 | |
| KR0172768B1 (ko) | 폴리사이드 구조의 게이트 전극을 갖는 트랜지스터 제조 방법 | |
| KR20050022476A (ko) | 중첩도 측정용 정렬 마크 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |