CN113013236A - 氮掺杂栅氧化层的形成工艺的监控方法 - Google Patents
氮掺杂栅氧化层的形成工艺的监控方法 Download PDFInfo
- Publication number
- CN113013236A CN113013236A CN202110196845.2A CN202110196845A CN113013236A CN 113013236 A CN113013236 A CN 113013236A CN 202110196845 A CN202110196845 A CN 202110196845A CN 113013236 A CN113013236 A CN 113013236A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- layer
- forming
- oxide layer
- photoetching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 216
- 230000008569 process Effects 0.000 title claims abstract description 180
- 238000012544 monitoring process Methods 0.000 title claims abstract description 28
- 238000001259 photo etching Methods 0.000 claims abstract description 68
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 52
- 238000009826 distribution Methods 0.000 claims abstract description 9
- 235000012431 wafers Nutrition 0.000 claims description 66
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 62
- 238000000137 annealing Methods 0.000 claims description 35
- 229910052757 nitrogen Inorganic materials 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000011161 development Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 6
- 238000000576 coating method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 6
- 238000000227 grinding Methods 0.000 claims description 6
- 238000012360 testing method Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000003287 optical effect Effects 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 230000006872 improvement Effects 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000001459 lithography Methods 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000002411 adverse Effects 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 4
- 229910052906 cristobalite Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 229910052682 stishovite Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910052905 tridymite Inorganic materials 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910007991 Si-N Inorganic materials 0.000 description 2
- 229910006294 Si—N Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种氮掺杂栅氧化层的形成工艺的监控方法，包括：步骤一、在硅片上形成包含有对准标记的零层图形；步骤二、在形成有零层图形的硅片表面上形成氮掺杂的栅氧化层；步骤三、进行第二次光刻工艺在栅氧化层表面上形成第二层光刻胶图形，第二层光刻胶图形和零层图形的对准标记对准；在第二次光刻工艺的曝光对准过程中同时获得对准指标参数；步骤四、根据对准指标参数在硅片上的面内分布对步骤二中的栅氧化层的形成工艺的参数进行调整。本发明不仅能提高栅氧化层的厚度均一性，还同时能保证栅氧化层后一光刻层次的对准过程无异常并从而能改善套刻精度，提高产品良率。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种氮掺杂栅氧化层的形成工艺的监控方法。
背景技术
MOSFET是半导体器件电路的基本器件，MOSFET的栅极结构中需要采用栅介质层，栅介质层通常采用由SiO2材料组成栅氧化层，栅氧化层通常是对晶圆(wafer)进行氧化形成，晶圆通常为硅衬底片即硅片。随着半导体集成电路制造技术的不断发生，器件的特征尺寸不断等比例缩小，对于MOSFET来说，栅氧化层的厚度也会不断减小，栅氧化层的厚度减少能增加栅极电容，从而有利于提升MOSFET的驱动电流，从而提升器件的性能。
但是当半导体技术的工艺节点到达90nm以下时，栅氧化层的厚度后减少到
以下，过薄的栅氧化层会带来栅漏电流增加的缺陷以及栅极结构中的多晶硅栅的杂质容易穿过栅氧化层进入到硅衬底中的缺陷，故栅氧化层的厚度的降低有下限。
为了保持栅极电容不变而又不降低栅介质层的厚度，通常会采用提高栅介质层的介电系数(K)。一种方法是采用和栅氧化层不同的材料即采用高介电常数(HK)材料作为栅介质层，如采用HK材料包括氮氧化铪硅(HfSiON)等。但是HK材料的形成工艺相对复杂，成本高，开发周期长。
为此，现有一种常用的方法是，在栅氧化层中进行掺氮，栅氧化层在掺氮后SiO2中的氧会部分被N替换从而变成SiON。由于掺氮后的栅氧化层的K值会增加，故能在不降低栅氧化层的厚度的条件下提高器件的性能，从而能防止栅氧化层的厚度降低而带来的栅漏电的增加以及多晶硅栅的杂质通过栅氧化层扩散到硅衬底中。
现有氮掺杂的栅氧化层的形成方法通常采用如下步骤：
首先、采用原位水汽生成(In-Situ Steam Generation，ISSG)对硅衬底片即硅片进行氧化形成氧化层即SiO2层。ISSG工艺通常是在氧气中通入少量的氢气作为催化剂，氧气和氢气反应后会形成水汽以及自由基氧原子，自由基氧原子会和硅反应形成SiO2。
之后、采用去耦等离子氮化(Decoupled Plasma Nitridation，DPN)工艺对所述氧化层进行掺氮工艺，即采用氮气形成的等离子体向SiO2中掺杂。
之后、进行栅氧掺氮退火即后氮化退火(Post Nitridation Anneal，PNA)，PNA工艺能使DPN工艺中掺入的氮杂质稳定即使Si-N键稳定以及能修复栅氧化层中由于等离子作用而产生的损伤。
在上述三步工艺中，PNA的工艺条件最后会影响到栅氧化层中处于稳定状态的Si-N键分布，会对栅氧化层的性能有较大影响，故对PNA的工艺条件如退火温度调节很重要。但是对PNA的工艺条件的调节首先需要对PNA的工艺波动进行监控，之后才能根据监控结果进行工艺条件的调节。
现有方法中，业界对栅氧掺氮退火即PNA温度波动的监控是靠观察硅片光片上形成的栅氧化层的厚度的变化来实现。也即在硅片中采用ISSG、DPN和PNA形成栅氧化层后，对栅氧化层进行厚度测量，然后根据栅氧化层的厚度的变化来对PNA温度波动进行监控。
另外，栅氧化层的厚度及均一性还会直接影响到器件的电学性能，从工艺角度出发，栅氧化层厚度和均一性将影响到光刻过程的准确性，尤其是晶圆对准以及套刻精度的量测；这主要是由于PNA的退火温度不均一会使栅氧化层厚度和厚度的均一性产生波动，最后使晶圆对准以及套刻精度产生波动，表现为PNA温度不均一会导致套刻精度呈现出热效应的现象，尤其是wafer边缘(edge)最为严重，这与wafer edge与中心(center)的PNA温度差异相关。如图1所示，是现有氮掺杂栅氧化层的形成工艺中PNA温度不均一而导致套刻精度分布图；图1中在晶圆101形成氮掺杂的栅氧化层后，进行后光刻层的光刻工艺后，两层光刻层之间的套刻精度如箭头线102所示，箭头线102表示下一层光刻层对应的图形和当前层光刻层对应的图形之间的位置偏差，箭头线102越短表示偏差越小，套刻精度也就越高；可以看出，在晶圆102的边缘位置的箭头线102a很长，套刻精度会变差。
现有通过观察硅片光片上的栅氧化层的厚度的变化来监控PNA温度波动的方法仅能实现通过调整PNA温度来使栅氧化层的厚度保持不变，但却无法消除PNA温度波动所带来的其他方面的不利影响，尤其是光刻工艺中wafer对准以及套刻精度的不利影响，故也即无法通过调整PNA温度来消除这些影响。
发明内容
本发明所要解决的技术问题是提供一种氮掺杂栅氧化层的形成工艺的监控方法，不仅能提高栅氧化层的厚度均一性，还同时能保证栅氧化层后一光刻层次的对准过程无异常并从而能改善套刻精度，提高产品良率。
为解决上述技术问题，本发明提供的氮掺杂栅氧化层的形成工艺的监控方法包括如下步骤：
步骤一、在硅片上形成零层图形，所述零层图形中包括对准标记，所述硅片为还未形成任何图形的光片。
步骤二、在形成有所述零层图形的所述硅片表面上形成氮掺杂的栅氧化层，所述栅氧化层的形成工艺包括：氧化层生长工艺，对所述氧化层进行掺氮工艺，进行栅氧掺氮退火工艺。
步骤三、进行第二次光刻工艺在所述栅氧化层表面上形成第二层光刻胶图形，所述第二层光刻胶图形和所述零层图形的对准标记对准；所述第二次光刻工艺包括光刻胶涂布、曝光和显影，在所述第二次光刻工艺的曝光对准过程中同时获得对准指标参数。
步骤四、根据所述对准指标参数(KPI)在所述硅片上的面内分布对步骤二中的所述栅氧化层的形成工艺的参数进行调整。
进一步的改进是，步骤四中调整的所述栅氧化层的形成工艺的参数包括：
所述栅氧化层的厚度。
所述栅氧掺氮退火工艺的退火温度。
进一步的改进是，步骤一中采用如下步骤形成所述零层图形：
步骤11、在所述硅片表面形成硬质掩模层。
步骤12、进行第一次光刻工艺在所述硬质掩模层表面上形成第一层光刻胶图形；所述第一次光刻工艺为零层光刻层的光刻工艺，包括光刻胶涂布、曝光和显影。
步骤13、以所述第一层光刻胶图形为掩模依次对所述硬质掩模层和所述硅片进行刻蚀形成沟槽；之后去除所述第一层光刻胶图形。
步骤14、在所述沟槽中填充第一介质层，由填充于所述沟槽中的所述第一介质层组成所述零层图形。
进一步的改进是，步骤14中在生长所述第一介质层填充所述沟槽的同时，所述第一介质层还会延伸到所述沟槽外的所述硬质掩模层表面。
之后还包括采用以所述硬质掩模层为终点的化学机械研磨工艺对所述第一介质层进行研磨的步骤，化学机械研磨工艺后所述沟槽外的所述第一介质层被去除。
之后还包括去除所述硬质掩模层的步骤。
进一步的改进是，步骤11中所述硬质掩模层的材料为氮化硅；采用所述化学气相沉积或炉管工艺形成所述硬质掩模层；所述硬质掩模层的厚度为
进一步的改进是，所述第一次光刻工艺采用I-line、KrF和ArF机台中的一个曝光。
所述第二次光刻工艺采用I-line、KrF和ArF机台中的一个曝光。
所述第一次光刻工艺的曝光机台和所述第二次光刻工艺的曝光机台相同或者不同。
进一步的改进是，所述第一光刻工艺中，采用I-line机台进行曝光时，涂布的光刻胶的厚度为
采用KrF机台进行曝光时，涂布的光刻胶的厚度为
采用ArF机台进行曝光时，涂布的光刻胶的厚度为
所述第二光刻工艺中，采用I-line机台进行曝光时，涂布的光刻胶的厚度为
采用KrF机台进行曝光时，涂布的光刻胶的厚度为
采用ArF机台进行曝光时，涂布的光刻胶的厚度为
进一步的改进是，所述零层图形的对准标记的尺寸为150μm～800μm。
进一步的改进是，所述零层图形的对准标记摆放位置在曝光单元中选择。
进一步的改进是，所述零层图形的对准标记摆放在曝光单元的中心位置。
进一步的改进是，所述第二次光刻工艺的光刻层次在零层光刻层后面的光刻层中选择，所述第二次光刻工艺的光刻层次中包含对准标记或者不包含对准标记。
进一步的改进是，步骤三中，所述对准指标参数包括特定阶数衍射光通量(WaferQuality，WQ)、对准信号与正弦曲线拟合程度(Multiple Correlation Coefficient，MCC)、对准残值指标(Residual Overlay Performance Indicator，ROPI)、随机过程噪声(RandomProcess Noise，RPN)、对准标记偏移量(Delta Shift)、对准模拟化残差(Model Residual)和对准残差(Alignment Residual)中的一个或多个。
进一步的改进是，步骤一至步骤四通过离线检测实现，步骤一中的所述硅片为测试硅片；步骤四完成后，采用参数调整后的所述栅氧化层的形成工艺在产品硅片上形成所述栅氧化层；或者，在进行产品硅片的所述栅氧化层生长之前，还包括在下一片或多片新的测试硅片上重复进行步骤一至步骤四，直至所述对准指标参数符合要求值以及所述栅氧化层的形成工艺的参数不再需要调整，之后再进行产品硅片上的所述栅氧化层的形成工艺。
进一步的改进是，步骤一至步骤四通过在线检测实现，步骤一中的所述硅片为产品硅片；步骤三中的所述第二层光刻胶图形的光刻层次为所述栅氧化层形成之后的下一个光刻层次；步骤四完成后，采用参数调整后的所述栅氧化层的形成工艺在下一片产品硅片上形成所述栅氧化层。
进一步的改进是，步骤二的所述栅氧化层的形成工艺中：
采用原位水汽生成工艺进行所述氧化层生长。
采用去耦等离子氮化工艺对所述氧化层进行掺氮工艺。
本发明在栅氧化层的形成工艺完成后，增加了和零层图形对准的第二光刻胶图形的形成工艺并在第二光刻胶图形的曝光对准过程中同时获得对准指标参数以及根据对准指标参数来调节栅氧化层形成工艺的参数，栅氧化层形成工艺的参数主要包括所述栅氧化层的厚度和栅氧掺氮退火工艺的退火温度，其中栅氧掺氮退火工艺的退火温度分布会对栅氧化层后的光刻层的对准过程产生影响，而本发明通过对准指标参数的获取能预先获得栅氧掺氮退火工艺的退火温度对栅氧化层后的光刻层的对准过程的影响，从而经过调节栅氧化层形成工艺的参数后，能消除栅氧化层形成工艺即主要是栅氧掺氮退火工艺的退火温度对栅氧化层后的光刻层的对准过程的不利影响，和现有方法仅能实现栅氧化层的厚度均一性不同，本发明不仅能提高栅氧化层的厚度均一性，还同时能保证栅氧化层后一光刻层次的对准过程无异常并从而能改善套刻精度，提高产品良率。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有氮掺杂栅氧化层的形成工艺中PNA温度不均一而导致套刻精度分布图；
图2是本发明实施例氮掺杂栅氧化层的形成工艺的监控方法的流程图；
图3A-图3H是本发明实施例方法各步骤中的器件结构图；
图4是本发明实施例方法中采用的零层图形的对准标记的版图。
具体实施方式
如图2所示，是本发明实施例氮掺杂栅氧化层206的形成工艺的监控方法的流程图；如图3A至图3H所示，是本发明实施例方法各步骤中的器件结构图；如图4所示，是本发明实施例中采用的零层图形的对准标记的版图；本发明实施例氮掺杂栅氧化层206的形成工艺的监控方法包括如下步骤：
步骤一、在硅片201上形成零层图形，所述零层图形中包含对准标记；所述硅片201为还未形成任何图形的光片。
本发明实施例中，采用如下步骤形成所述零层图形：
步骤11、如图3A所示，在所述硅片201表面形成硬质掩模层202。
较佳为，所述硬质掩模层202的材料为氮化硅；采用所述化学气相沉积或炉管工艺形成所述硬质掩模层202；所述硬质掩模层202的厚度为
步骤12、如图3B所示，进行第一次光刻工艺在所述硬质掩模层202表面上形成第一层光刻胶图形203；所述第一次光刻工艺为零层光刻层的光刻工艺，包括光刻胶涂布、曝光和显影。所述第一层光刻胶图形203的开口区域204a用于定义出后续沟槽204的形成区域。
本发明实施例中，所述第一次光刻工艺采用I-line机台曝光，涂布的光刻胶的厚度为
较佳为，光刻胶的厚度为约为
在其他实施例方法中也能为：所述第一次光刻工艺采用KrF和ArF机台中的一个曝光；采用KrF机台进行曝光时，涂布的光刻胶的厚度为
采用ArF机台进行曝光时，涂布的光刻胶的厚度为
步骤13、如图3C所示，以所述第一层光刻胶图形203为掩模依次对所述硬质掩模层202和所述硅片201进行刻蚀形成沟槽204；之后去除所述第一层光刻胶图形203。
本发明实施例中，所述沟槽204的深度为
采用等离子刻蚀工艺对所述硬质掩模层202和所述硅片201进行刻蚀形成所述沟槽204；采用湿法刻蚀工艺同时去除所述第一层光刻胶图形203以及所述沟槽204的等离子刻蚀工艺的刻蚀残余物。
步骤14、如图3D所示，在所述沟槽204中填充第一介质层205，由填充于所述沟槽204中的所述第一介质层205组成所述零层图形。
如图3D所示，步骤14中在生长所述第一介质层205填充所述沟槽204的同时，所述第一介质层205还会延伸到所述沟槽204外的所述硬质掩模层202表面。
所述第一介质层205的材料为氧化物。
进一步的改进是，所述第一介质层205采用高密度等离子工艺或者采用高纵横比工艺生长，所述第一介质层205的厚度为
所述第一介质层205生长完成后还包括对所述第一介质层205进行退火的步骤，所述第一介质层205的退火采用炉管退火或快速热退火；所述第一介质层205的退火的温度为1100℃。
如图3E所示，之后还包括采用以所述硬质掩模层202为终点的化学机械研磨工艺对所述第一介质层205进行研磨的步骤，化学机械研磨工艺后所述沟槽204外的所述第一介质层205被去除。
如图3F所示，之后还包括去除所述硬质掩模层202的步骤。较佳为，采用磷酸湿法刻蚀去除所述硬质掩模层202。
所述零层图形的对准标记摆放位置在曝光单元中选择，即能设置在曝光单元的任意位置。较佳为，所述零层图形的对准标记摆放在曝光单元的中心位置。
所述零层图形为后续的光刻层提供对准标记和套刻精度标记。所述零层图形的对准标记能采用所有光刻现有的对准标记的版图，图4显示了本发明实施例中采用的零层图形的对准标记的版图，本发明实施例方法还能图4之外的其他已知的对准标记的版图结构。所述零层图形的对准标记的尺寸为150μm～800μm。
步骤二、如图3G所示，在形成有所述零层图形的所述硅片201表面上形成氮掺杂的栅氧化层206，所述栅氧化层206的形成工艺包括：氧化层生长工艺，对所述氧化层进行掺氮工艺，进行栅氧掺氮退火工艺。
本发明实施例中，所述栅氧化层206的形成工艺中：
采用原位水汽生成工艺进行所述氧化层生长。
采用去耦等离子氮化工艺对所述氧化层进行掺氮工艺。
步骤三、如图3H所示，进行第二次光刻工艺在所述栅氧化层206表面上形成第二层光刻胶图形207，所述第二层光刻胶图形207和所述零层图形的对准标记对准,图3H中，所述第二层光刻胶图形207中的开口区域204b和底部的所述零层图形的对准标记对准；所述第二次光刻工艺包括光刻胶涂布、曝光和显影，在所述第二次光刻工艺的曝光对准过程中同时获得对准指标参数。
所述第二次光刻工艺采用I-line、KrF和ArF机台中的一个曝光。
所述第一次光刻工艺的曝光机台和所述第二次光刻工艺的曝光机台相同或者不同。
所述第二光刻工艺中，采用I-line机台进行曝光时，涂布的光刻胶的厚度为
采用KrF机台进行曝光时，涂布的光刻胶的厚度为
采用ArF机台进行曝光时，涂布的光刻胶的厚度为
所述第二次光刻工艺的光刻层次在零层光刻层后面的光刻层中选择，所述第二次光刻工艺的光刻层次中包含对准标记或者不包含对准标记。
步骤三中，所述对准指标参数包括WQ、MCC、ROPI、RPN、Delta Shift、ModelResidual和Alignment Residual中的一个或多个。
步骤四、根据所述对准指标参数在所述硅片201上的面内分布对步骤二中的所述栅氧化层206的形成工艺的参数进行调整。
步骤四中调整的所述栅氧化层206的形成工艺的参数包括：
所述栅氧化层206的厚度。
所述栅氧掺氮退火工艺的退火温度，通过对所述栅氧掺氮退火工艺的退火温度的调节能调节所述栅氧掺氮退火工艺的退火温度在所述硅片201的面内分布。
所述硅片201为晶圆结构，通过多片不同的所述硅片201并分别形成栅氧化层206，各所述硅片201之间的所述栅氧化层206的厚度和厚度均匀性不同，厚度均匀性可以用膜厚的范围(range)或者标准偏差来衡量，不同的厚度或厚度均匀性不同的所述硅片201对应的Alignment Residual结果不同，所述硅片201的所述栅氧化层206的厚度均匀性越差，Alignment Residual越大。Alignment Residual属于KPI参数中的一个，本发明实施例中，能根据Alignment Residual结果，最后实现对所述栅氧化层206的形成工艺的调整，最后使得参数调整后的形成工艺形成的所述栅氧化层206的KPI如Alignment Residual符合要求。
本发明实施例中，步骤一至步骤四通过离线检测实现，步骤一中的所述硅片201为测试硅片201；步骤四完成后，采用参数调整后的所述栅氧化层206的形成工艺在产品硅片201上形成所述栅氧化层206。更优选择为，在进行产品硅片201的所述栅氧化层206生长之前，还包括在下一片或多片新的测试硅片201上重复进行步骤一至步骤四，直至所述对准指标参数符合要求值以及所述栅氧化层206的形成工艺的参数不再需要调整，之后再进行产品硅片201上的所述栅氧化层206的形成工艺。
在其他实施例中也能为：步骤一至步骤四通过在线检测实现，步骤一中的所述硅片201为产品硅片201；步骤三中的所述第二层光刻胶图形207的光刻层次为所述栅氧化层206形成之后的下一个光刻层次；步骤四完成后，采用参数调整后的所述栅氧化层206的形成工艺在下一片产品硅片201上形成所述栅氧化层206。
本发明实施例在栅氧化层206的形成工艺完成后，增加了和零层图形对准的第二光刻胶图形的形成工艺并在第二光刻胶图形的曝光对准过程中同时获得对准指标参数以及根据对准指标参数来调节栅氧化层206形成工艺的参数，栅氧化层206形成工艺的参数主要包括所述栅氧化层206的厚度和栅氧掺氮退火工艺的退火温度，其中栅氧掺氮退火工艺的退火温度分布会对栅氧化层206后的光刻层的对准过程产生影响，而本发明实施例通过对准指标参数的获取能预先获得栅氧掺氮退火工艺的退火温度对栅氧化层206后的光刻层的对准过程的影响，从而经过调节栅氧化层206形成工艺的参数后，能消除栅氧化层206形成工艺即主要是栅氧掺氮退火工艺的退火温度对栅氧化层206后的光刻层的对准过程的不利影响，和现有方法仅能实现栅氧化层206的厚度均一性不同，本发明实施例不仅能提高栅氧化层206的厚度均一性，还同时能保证栅氧化层206后一光刻层次的对准过程无异常并从而能改善套刻精度，提高产品良率。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种氮掺杂栅氧化层的形成工艺的监控方法，其特征在于，包括如下步骤：
步骤一、在硅片上形成零层图形，所述零层图形中包括对准标记，所述硅片为还未形成任何图形的光片；
步骤二、在形成有所述零层图形的所述硅片表面上形成氮掺杂的栅氧化层，所述栅氧化层的形成工艺包括：氧化层生长工艺，对所述氧化层进行掺氮工艺，进行栅氧掺氮退火工艺；
步骤三、进行第二次光刻工艺在所述栅氧化层表面上形成第二层光刻胶图形，所述第二层光刻胶图形和所述零层图形的对准标记对准；所述第二次光刻工艺包括光刻胶涂布、曝光和显影，在所述第二次光刻工艺的曝光对准过程中同时获得对准指标参数；
步骤四、根据所述对准指标参数在所述硅片上的面内分布对步骤二中的所述栅氧化层的形成工艺的参数进行调整。
2.如权利要求1所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：步骤四中调整的所述栅氧化层的形成工艺的参数包括：
所述栅氧化层的厚度；
所述栅氧掺氮退火工艺的退火温度。
3.如权利要求1所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：步骤一中采用如下步骤形成所述零层图形：
步骤11、在所述硅片表面形成硬质掩模层；
步骤12、进行第一次光刻工艺在所述硬质掩模层表面上形成第一层光刻胶图形；所述第一次光刻工艺为零层光刻层的光刻工艺，包括光刻胶涂布、曝光和显影；
步骤13、以所述第一层光刻胶图形为掩模依次对所述硬质掩模层和所述硅片进行刻蚀形成沟槽；之后去除所述第一层光刻胶图形；
步骤14、在所述沟槽中填充第一介质层，由填充于所述沟槽中的所述第一介质层组成所述零层图形。
4.如权利要求3所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：步骤14中在生长所述第一介质层填充所述沟槽的同时，所述第一介质层还会延伸到所述沟槽外的所述硬质掩模层表面；
之后还包括采用以所述硬质掩模层为终点的化学机械研磨工艺对所述第一介质层进行研磨的步骤，化学机械研磨工艺后所述沟槽外的所述第一介质层被去除；
之后还包括去除所述硬质掩模层的步骤。
5.如权利要求4所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：步骤11中所述硬质掩模层的材料为氮化硅；采用所述化学气相沉积或炉管工艺形成所述硬质掩模层；所述硬质掩模层的厚度为
6.如权利要求3所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：
所述第一次光刻工艺采用I-line、KrF和ArF机台中的一个曝光；
所述第二次光刻工艺采用I-line、KrF和ArF机台中的一个曝光；
所述第一次光刻工艺的曝光机台和所述第二次光刻工艺的曝光机台相同或者不同。
7.如权利要求6所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：
所述第一光刻工艺中，采用I-line机台进行曝光时，涂布的光刻胶的厚度为
采用KrF机台进行曝光时，涂布的光刻胶的厚度为
采用ArF机台进行曝光时，涂布的光刻胶的厚度为
所述第二光刻工艺中，采用I-line机台进行曝光时，涂布的光刻胶的厚度为
采用KrF机台进行曝光时，涂布的光刻胶的厚度为
采用ArF机台进行曝光时，涂布的光刻胶的厚度为
8.如权利要求1所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：所述零层图形的对准标记的尺寸为150μm～800μm。
9.如权利要求1或8所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：所述零层图形的对准标记摆放位置在曝光单元中选择。
10.如权利要求9所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：所述零层图形的对准标记摆放在曝光单元的中心位置。
11.如权利要求1所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：所述第二次光刻工艺的光刻层次在零层光刻层后面的光刻层中选择，所述第二次光刻工艺的光刻层次中包含对准标记或者不包含对准标记。
12.如权利要求1所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：步骤三中，所述对准指标参数包括WQ、MCC、ROPI、RPN、Delta Shift、Model Residual 和AlignmentResidual中的一个或多个。
13.如权利要求1或11所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：步骤一至步骤四通过离线检测实现，步骤一中的所述硅片为测试硅片；
步骤四完成后，采用参数调整后的所述栅氧化层的形成工艺在产品硅片上形成所述栅氧化层；或者，在进行产品硅片的所述栅氧化层生长之前，还包括在下一片或多片新的测试硅片上重复进行步骤一至步骤四，直至所述对准指标参数符合要求值以及所述栅氧化层的形成工艺的参数不再需要调整，之后再进行产品硅片上的所述栅氧化层的形成工艺。
14.如权利要求1所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：步骤一至步骤四通过在线检测实现，步骤一中的所述硅片为产品硅片；步骤三中的所述第二层光刻胶图形的光刻层次为所述栅氧化层形成之后的下一个光刻层次；
步骤四完成后，采用参数调整后的所述栅氧化层的形成工艺在下一片产品硅片上形成所述栅氧化层。
15.如权利要求1所述的氮掺杂栅氧化层的形成工艺的监控方法，其特征在于：步骤二的所述栅氧化层的形成工艺中：
采用原位水汽生成工艺进行所述氧化层生长；
采用去耦等离子氮化工艺对所述氧化层进行掺氮工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110196845.2A CN113013236A (zh) | 2021-02-22 | 2021-02-22 | 氮掺杂栅氧化层的形成工艺的监控方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110196845.2A CN113013236A (zh) | 2021-02-22 | 2021-02-22 | 氮掺杂栅氧化层的形成工艺的监控方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113013236A true CN113013236A (zh) | 2021-06-22 |
Family
ID=76405723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110196845.2A Pending CN113013236A (zh) | 2021-02-22 | 2021-02-22 | 氮掺杂栅氧化层的形成工艺的监控方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113013236A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116013770A (zh) * | 2022-12-30 | 2023-04-25 | 江苏卓胜微电子股份有限公司 | 一种防止光刻胶层发生脱落的方法及半导体结构 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350297A (zh) * | 2007-07-17 | 2009-01-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件阱的制造方法 |
| CN102024689A (zh) * | 2009-09-11 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 提高多晶硅栅制作工艺中对准性能的方法 |
| CN102386132A (zh) * | 2010-08-27 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 减少对准容差的方法及其在热处理工艺中的专用设备 |
| CN103901729A (zh) * | 2012-12-24 | 2014-07-02 | 上海华虹宏力半导体制造有限公司 | 改善套刻精度面内均匀性的方法 |
| US20150111368A1 (en) * | 2012-04-27 | 2015-04-23 | Fuji Electric Co., Ltd. | Fabrication method of silicon carbide semiconductor element |
| CN110364449A (zh) * | 2019-07-24 | 2019-10-22 | 上海华力集成电路制造有限公司 | 栅氧掺氮退火温度的监控方法 |
-
2021
- 2021-02-22 CN CN202110196845.2A patent/CN113013236A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101350297A (zh) * | 2007-07-17 | 2009-01-21 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件阱的制造方法 |
| CN102024689A (zh) * | 2009-09-11 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 提高多晶硅栅制作工艺中对准性能的方法 |
| CN102386132A (zh) * | 2010-08-27 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 减少对准容差的方法及其在热处理工艺中的专用设备 |
| US20150111368A1 (en) * | 2012-04-27 | 2015-04-23 | Fuji Electric Co., Ltd. | Fabrication method of silicon carbide semiconductor element |
| CN103901729A (zh) * | 2012-12-24 | 2014-07-02 | 上海华虹宏力半导体制造有限公司 | 改善套刻精度面内均匀性的方法 |
| CN110364449A (zh) * | 2019-07-24 | 2019-10-22 | 上海华力集成电路制造有限公司 | 栅氧掺氮退火温度的监控方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116013770A (zh) * | 2022-12-30 | 2023-04-25 | 江苏卓胜微电子股份有限公司 | 一种防止光刻胶层发生脱落的方法及半导体结构 |
| CN116013770B (zh) * | 2022-12-30 | 2024-04-02 | 江苏卓胜微电子股份有限公司 | 一种防止光刻胶层发生脱落的方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7588946B2 (en) | Controlling system for gate formation of semiconductor devices | |
| JP4632371B2 (ja) | 選択的ポリマー蒸着を用いた自己整合コンタクトホール形成方法 | |
| CN102468139B (zh) | 制造半导体装置的方法 | |
| US9362185B2 (en) | Uniformity in wafer patterning using feedback control | |
| JP2000299380A (ja) | 半導体素子のコンタクト形成方法 | |
| US20110014726A1 (en) | Method of forming shallow trench isolation structure | |
| CN113013236A (zh) | 氮掺杂栅氧化层的形成工艺的监控方法 | |
| CN110364449B (zh) | 栅氧掺氮退火温度的监控方法 | |
| KR100430792B1 (ko) | 유전체막의 평가 방법, 열처리 장치의 온도 교정 방법 및반도체 메모리 장치의 제조 방법 | |
| CN106783565B (zh) | 改善有源区点状腐蚀缺陷的方法 | |
| CN109065465B (zh) | 浅沟槽隔离台阶高度稳定性测量方法 | |
| US20170352600A1 (en) | Semiconductor device and method for producing the same | |
| CN114843177A (zh) | 一种沟槽肖特基结构制作方法 | |
| US7560389B2 (en) | Method for fabricating semiconductor element | |
| CN101459048B (zh) | 获得刻蚀工艺试片线宽的方法及刻蚀方法 | |
| US6482573B1 (en) | Exposure correction based on reflective index for photolithographic process control | |
| CN115132570B (zh) | 一种半导体结构的处理方法及装置 | |
| US20060081917A1 (en) | Method for forming a hard mask for gate electrode patterning and corresponding device | |
| KR20070069982A (ko) | 포토레지스트 패턴의 임계치수 제어 방법 | |
| KR100559619B1 (ko) | 중첩도 측정용 정렬 마크 및 그 제조 방법 | |
| KR100334390B1 (ko) | 이중 게이트산화막 형성방법 | |
| TWI222150B (en) | An in-situ CD feedforward system and CD control method | |
| US7541286B2 (en) | Method for manufacturing semiconductor device using KrF light source | |
| CN118098951A (zh) | 一种优化半导体结构底部平整度的回刻方法 | |
| KR100376977B1 (ko) | 반도체소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |