CN101459048B - 获得刻蚀工艺试片线宽的方法及刻蚀方法 - Google Patents

获得刻蚀工艺试片线宽的方法及刻蚀方法 Download PDF

Info

Publication number
CN101459048B
CN101459048B CN 200710094570 CN200710094570A CN101459048B CN 101459048 B CN101459048 B CN 101459048B CN 200710094570 CN200710094570 CN 200710094570 CN 200710094570 A CN200710094570 A CN 200710094570A CN 101459048 B CN101459048 B CN 101459048B
Authority
CN
China
Prior art keywords
etching
live width
photoresist pattern
test piece
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200710094570
Other languages
English (en)
Other versions
CN101459048A (zh
Inventor
陈海华
马擎天
黄怡
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 200710094570 priority Critical patent/CN101459048B/zh
Publication of CN101459048A publication Critical patent/CN101459048A/zh
Application granted granted Critical
Publication of CN101459048B publication Critical patent/CN101459048B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一种获得刻蚀工艺试片线宽的方法，包括：提供试片，在所述试片上具有光刻胶图案；执行刻蚀工艺，将光刻胶图案转移到其相应的试片中，在试片中形成刻蚀图形；测量所述刻蚀图形线宽，获得去除光刻胶图案前刻蚀图形线宽；将所述去除光刻胶图案前刻蚀图形线宽输入去除光刻胶图案前刻蚀图形线宽与去除光刻胶图案后刻蚀图形线宽的函数关系中，获得光刻胶图案去除后刻蚀图形的线宽。本发明还提供一种刻蚀方法。本发明的方法能够在较短的时间内获得刻蚀工艺试片的线宽。

Description

获得刻蚀工艺试片线宽的方法及刻蚀方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种获得刻蚀工艺中的试片(Pilot run Wafer)线宽的方法及刻蚀方法。
背景技术
在半导体集成电路制造工艺中，常常用试片(Pilot run wafer)来调整或确定制造工艺参数。例如，在公开号为CN101055841A的中国专利申请文件中，公开了一种半导体器件的制造方法，在其所述的制造方法中，采用试片对反应室进行适应性调整，并利用测试晶片(也即试片)运行刻蚀工艺，以检测刻蚀速率，获得满足要求的刻蚀时间。
一般的，在新产品进入生产线或对生产线的设备进行工艺参数调整后，需要用试片验证新产品的工艺参数或调整后的工艺参数是否满足要求，以获得满足要求的工艺参数。
例如，在采用刻蚀工艺对某产品进行量产之前，需要用试片验证该刻蚀工艺获得的图形的线宽是否满足要求。现有的一种获得刻蚀工艺试片线宽的方法的步骤如下：
首先，在用作试片的半导体晶片上旋涂光刻胶，通过曝光显影工艺形成光刻胶图案；
接着，以所述光刻胶图案作为刻蚀掩膜层，对所述半导体晶片执行刻蚀工艺，将所述光刻胶图案转移到半导体晶片中，在所述半导体晶片中形成刻蚀图形。
然后，通过氧气等离子体灰化(Ashing)去除所述光刻胶图案，并用湿法刻蚀进行清洗，以去除光刻胶残留或其它的残留或污染物。
可选的，对所述半导体晶片上的刻蚀图形执行烘烤工艺(hard bake)。
再接着，测量所述刻蚀图形的线宽，以检测所述刻蚀工艺形成的刻蚀图形是否满足要求，一般的，采用电子扫描显微镜(CD-SEM)测量线宽。
然而，采用所述的获得刻蚀工艺试片线宽的方法一般需要1至2个小时，甚至更长的时间，周期较长。
发明内容
本发明提供一种获得刻蚀工艺试片线宽的方法及刻蚀方法，本发明的方法能够在较短的时间内获得刻蚀工艺试片的线宽。
本发明提供的一种获得刻蚀工艺试片线宽的方法，包括：
提供试片，在所述试片上具有光刻胶图案；
执行刻蚀工艺，将光刻胶图案转移到其相应的试片中，在试片中形成刻蚀图形；
测量所述刻蚀图形线宽，获得去除光刻胶图案前刻蚀图形线宽；
将所述去除光刻胶图案前刻蚀图形线宽输入去除光刻胶图案前刻蚀图形线宽与去除光刻胶图案后刻蚀图形线宽的函数关系中，获得光刻胶图案去除后刻蚀图形的线宽。
可选的，测量所述刻蚀图形线宽的方法为光学关键尺寸检测法。
可选的，获得去除光刻胶图案前刻蚀图形线宽与去除光刻胶图案后刻蚀图形的线宽的函数关系的步骤如下：
提供至少两个具有光刻胶图案的试片，在不同的试片上的光刻胶图案的线宽不同；
通过刻蚀工艺将每一试片上的光刻胶图案转移到其相应的试片中，在试片中形成刻蚀图形；
测量每一试片中的刻蚀图形线宽，获得去除光刻胶图案前试片中刻蚀图形的线宽；
去除每一试片上的光刻胶图案；
测量去除光刻胶图案后每一试片中的刻蚀图形线宽；
拟合去除光刻胶图案前每一试片中刻蚀图形线宽与去除光刻胶图案后相应的刻蚀图形线宽之间的函数关系。
可选的，测量每一试片中的刻蚀图形线宽的方法为光学关键尺寸检测法。
可选的，用光学关键尺寸检查法或电子扫描显微镜测量去除光刻胶图案后每一试片中的刻蚀图形线宽。
可选的，所述拟合为线性拟合。
可选的，所述刻蚀工艺为干法刻蚀。
相应的，本发明还提供一种刻蚀方法，包括：提供半导体晶片，在所述半导体晶片上具有光刻胶图案；
执行刻蚀工艺，将光刻胶图案转移到其相应的半导体晶片中，在半导体晶片中形成刻蚀图形；
测量所述刻蚀图形线宽；
将所述刻蚀图形线宽输入去除光刻胶图案前刻蚀图形线宽与去除光刻胶图案后刻蚀图形线宽的函数关系中，获得光刻胶图案去除后刻蚀图形的线宽；
将获得的去除光刻胶图案后刻蚀图形的线宽与目标线宽进行比较，并将比较结果反馈至刻蚀的步骤，对刻蚀工艺参数进行调整。
可选的，测量所述刻蚀图形线宽的方法为光学关键尺寸检测法。
可选的，获得去除光刻胶图案前刻蚀图形线宽与光刻胶图案去除后刻蚀图形的线宽的函数关系的步骤如下：
提供至少两个具有光刻胶图案的半导体晶片，在不同的半导体晶片上的光刻胶图案的线宽不同；
通过刻蚀工艺将每一半导体晶片上的光刻胶图案转移到其相应的半导体晶片中，在半导体晶片中形成刻蚀图形；
测量每一半导体晶片中的刻蚀图形线宽，获得去除光刻胶图案前半导体晶片中刻蚀图形的线宽；
去除每一半导体晶片上的光刻胶图案；
测量去除光刻胶图案后每一半导体晶片中的刻蚀图形线宽；
拟合去除光刻胶图案前每一半导体晶片中的刻蚀图形线宽与去除光刻胶图案后相应的刻蚀图形的线宽之间的函数关系。
可选的，测量每一半导体晶片中的刻蚀图形线宽的方法为光学关键尺寸检测法。
可选的，用光学关键尺寸检查法或电子扫描显微镜测量去除光刻胶图案后每一半导体晶片中的刻蚀图形线宽。
可选的，所述拟合为线性拟合。
与现有技术相比，上述技术方案中的其中一个具有以下优点：
通过在执行刻蚀工艺之后，去除光刻胶图案前对试片中的光刻胶图形进行测量，并将测量结果输入去除光刻胶图案前试片中的刻蚀图形线宽与去除光刻胶图案之后试片中的刻蚀图形线宽之间的函数关系，直接获得去除光刻胶图案之后试片中的刻蚀图形的线宽，而不必再执行氧气等离子体刻蚀、湿法清洗及清洗后的测量等工艺，一方面可较快的获得刻蚀工艺的试片中的图形的线宽，并根据该线宽判断刻蚀工艺是否满足要求；若不满足要求，可尽快调整刻蚀工艺，能够在较短时间内确定满足要求的刻蚀工艺；另一方面，在通过试片确定刻蚀工艺参数时，不必执行氧气等离子体刻蚀、湿法清洗等工艺，可减少工艺步骤，节约成本；
上述技术方案中的另一个具有如下优点：在完成刻蚀工艺后，去除光刻胶之前，测量刻蚀图形的线宽，并将该线宽输入去除光刻胶之前刻蚀图形线宽与去除光刻胶之后刻蚀图形线宽之间的函数关系，获得去除光刻胶之后刻蚀图形线宽，然后将获得的去除光刻胶之后刻蚀图形线宽反馈至刻蚀步骤，对下一片半导体晶片的刻蚀工艺进行调整，以使刻蚀工艺获得的线宽能够获得的线宽能够满足要求；
在去除光刻胶图案之前就能够获得去除光刻胶图案之后刻蚀图形的线宽，并根据获得的线宽进行反馈，可及时调整刻蚀工艺，而不必等待去除光刻胶图案之后才进行反馈，若刻蚀工艺不满足要求可及时进行调整，减少受影响的半导体晶片的数量，可提高对刻蚀工艺的控制能力和工艺的稳定性，从而可提高良率。
附图说明
图1为本发明的获得刻蚀工艺试片线宽的方法的第一实施例的流程图；
图2为具有多晶硅层和栅极介质层的半导体晶片的剖面结构示意图；
图3为在图2所示的半导体晶片上形成光刻胶图案后的剖面结构示意图；
图4为对图3所示的半导体晶片执行刻蚀工艺后的剖面结构示意图；
图5为图4所示的半导体晶片去除光刻胶图案后的剖面示意图；
图6为本发明的刻蚀方法的实施例的流程图。
具体实施方式
下面结合附图对本发明的具体实施方式做详细的说明。
本发明的一个实施例中，提供一种获得刻蚀工艺试片线宽的方法。图1为本发明获得刻蚀工艺试片线宽的方法的实施例的流程图。
如图1所示，步骤S100，提供试片，该试片上具有光刻胶图案。
步骤S110，执行刻蚀工艺，将光刻胶图案的线宽转移到其相应的试片中，在试片中形成刻蚀图形。
步骤S120，测量所述刻蚀图形线宽，获得去除光刻胶图案前刻蚀图形线宽(也称为After Etch Inspection CD，AEI CD)。
在其中的一个实施例中，所述测量的方法为光学关键尺寸(OpticalCritical Dimension，OCD)测量法。
步骤S130，将所述去除光刻胶图案前刻蚀图形线宽输入去除光刻胶图案前刻蚀图形线宽与去除光刻胶图案后刻蚀图形的线宽(也称为After Strip Inspection CD，ASI CD)的函数关系中，获得光刻胶图案去除后刻蚀图形的线宽。
通过在执行完刻蚀工艺后，直接测量AEI CD，然后将测量的AEICD输入到AEI CD与ASI CD的函数关系中，可获得ASI CD，也即不必等待将光刻胶图案去除后，再测量ASI CD，可节省时间，尤其是在对刻蚀工艺参数进行调整后，或者新产品上线确定新的工艺参数时，需要知道调整后的工艺参数或新的工艺参数是否能够获得理想的目标线宽，用所述实施例的方法进行检测，能够在较短的时间内获得试片的ASI CD，而不必在等到去除光刻胶图案工艺后才通过测量获得。从而可较快的获得工艺参数是否满足要求的信息，若不满足，可尽快调整并再次采用所述的方法获得试片的线宽，从而可较快的确定满足要求的工艺参数。
其中，在执行完刻蚀工艺后，可通过OCD测量法获得带有光刻胶图案的刻蚀图形的线宽。
而现有技术中，执行刻蚀工艺后，不得不再执行氧气等离子体灰化工艺和湿法清洗工艺去除光刻胶图案，然后再测量去除光刻胶图案后的刻蚀图形的线宽，致使获得刻蚀工艺的试片线宽的周期较长。
下面结合半导体晶体管器件栅极的制造工艺说明本发明的获得刻蚀工艺试片线宽的方法。
请参考图2，提供半导体晶片100，所述半导体晶片100的材质可以是多晶硅、非晶硅、单晶体中的一种，所述半导体晶片100也可以是砷化镓、硅锗化合物中的一种，所述半导体晶片100还可以具有绝缘层上硅结构或硅上外延层结构。
在所述半导体晶片100中形成有浅沟槽隔离(图未示)，所述浅沟槽隔离用于在所述半导体晶片100中隔离出有源区。
在所述半导体晶片100上形成有栅极介质层104，所述栅极介质层104为氧化硅或氮氧化硅，形成氧化硅的方法可以是炉管氧化法、快速热氧化法或原位水蒸气产生氧化法中的一种，对氧化硅执行氮化工艺后可形成氮氧化硅，氮化工艺可以是炉管氮化、快速热退火氮化或等离子氮化中的一种。
在所述栅极介质层104上形成有多晶硅层106，所述多晶硅层106用于形成栅极。形成所述多晶硅层106的方法可以是化学气相沉积或原于层沉积。
在其它的实施例中，在所述多晶硅层106中可以掺入杂质，以降低形成的栅极的电阻率。例如在多晶硅层106用作NMOS栅极的区域中掺入N型杂质，例如磷或砷；在多晶硅层106用作PMOS栅极的区域中掺入P型杂质，例如硼。
在其它的实施例中，在所述多晶硅层106还可以是多层。
在其它的实施例中，在所述多晶硅层106上还可以有金属硅化物层。
请参考图3，在所述多晶硅层106上旋涂光刻胶层，并通过曝光显影形成栅极图案110，所述光刻胶层为化学放大光刻胶。所述栅极图案110约为90nm。在其它的实施例中，栅极图案110也可以是110nm或65nm或与其它技术节点相应的栅极图案的线宽。
请参考图4，执行刻蚀工艺，将所述栅极图案110转移到所述多晶硅层106中，在所述多晶硅层106中形成刻蚀图形106a。
在其中的一个实施例中，所述刻蚀为等离子体干法刻蚀，刻蚀气体为含氟的气体，所述含氟的气体可以是CF4、CF4/O2、SF6、C2F6/O2、NF3中的一种或组合。
接着，测量所述刻蚀图形106a的线宽。在其中的一个实施例中，通过OCD测量法测量所述刻蚀图形106a的线宽。
OCD方法原理如下：半导体晶片上的多个刻蚀图形106a(包括栅极图案110)可视作一反射光栅，OCD方法通过将一束偏振光投射到所述光栅上，经所述光栅表面的不同位置反射后产生相位差，光栅表面的不同位置的反射光之间产生干涉，形成干涉条纹，通过光敏单元接收干涉条纹并通过数据处理计算干涉条纹的周期，所述干涉条纹的周期与所述刻蚀图形106a的之间的距离，刻蚀图形106a的宽度(即线宽)以及所述刻蚀图形106a的折射系数，反射系数，吸收系数都有关系，通过已经获得的干涉条纹的周期以及其与所述刻蚀图形106a的线宽的关系，可计算出刻蚀图形106a的线宽。
即，通过OCD测量法可以测量带有栅极图案110的刻蚀图形106a的线宽。
OCD方法具有实时测量的优点，不必对待测的刻蚀图形106a进行切片等破坏性处理，可简化测量工艺、降低费用，能够在带有栅极图案110时获得刻蚀图形106a的线宽。
完成对所述刻蚀图形106a线宽进行测量后，获得刻蚀图形106a的线宽，将所述刻蚀图形106a的线宽输入去除光刻胶栅极图案前栅极图形线宽与去除光刻胶栅极图案后栅极图形线宽之间的函数关系中，获得光刻胶栅极图案110去除后栅极图形106b的线宽，如图5所示。
由于在刻蚀工艺中，采用含氟的等离子体干法刻蚀，在刻蚀形成刻蚀图形106a的同时，会产生聚合物，产生的聚合物会附着在刻蚀图形106a的侧壁，也即通过OCD测量法测量的刻蚀图形106a的线宽也包括聚合物的厚度，而在通过氧气等离子体灰化和湿法清洗去除光刻胶的栅极图案110时，也会去除所述聚合物，并会对所述刻蚀图形106a的线宽有影响，因而形成的栅极图形106b的线宽与刻蚀图形106a并不相同。而在现有技术中，一般是通过测量栅极图形106b来检测刻蚀工艺的线宽，也即现有工艺需要将刻蚀、氧气等离子体灰化、湿法清洗等工艺完成后才能获得刻蚀工艺试片的线宽。
在其中的一个实施例中，获得去除光刻胶图案前栅极图形线宽与去除光刻胶图案后刻蚀图形线宽的函数关系的步骤如下：
首先，提供至少两个具有光刻胶栅极图案的试片，在不同的试片上的光刻胶栅极图案的线宽不同，
例如，提供具有栅极图案的试片W1、W2......Wn(n＞＝2)，所述试片W1、W2......Wn(n＞＝2)具有相同的材质，在试片W1、W2......Wn(n＞＝2)上的栅极图案的线宽分别为A1、A2......An(n＞＝2)。
执行刻蚀工艺，将试片W1、W2......Wn(n＞＝2)上栅极图案分别转移到其相应的试片上，在试片W1、W2......Wn(n＞＝2)中形成栅极图形。
然后，测量每一试片中的刻蚀图形的线宽，测量的方法为OCD检测法，获得试片W1、W2......Wn(n＞＝2)中相应的栅极图形的线宽A11、的线宽。
OCD方法具有实时测量的优点，不必对待测的刻蚀图形106a进行切片等破坏性处理，可简化测量工艺、降低费用，能够在带有栅极图案110时获得刻蚀图形106a的线宽。
完成对所述刻蚀图形106a线宽进行测量后，获得刻蚀图形106a的线宽，将所述刻蚀图形106a的线宽输入去除光刻胶栅极图案前栅极图形线宽与去除光刻胶栅极图案后栅极图形线宽之间的函数关系中，获得光刻胶栅极图案110去除后栅极图形106b的线宽，如图5所示。
由于在刻蚀工艺中，采用含氟的等离子体干法刻蚀，在刻蚀形成刻蚀图形106a的同时，会产生聚合物，产生的聚合物会附着在刻蚀图形106a的侧壁，也即通过OCD测量法测量的刻蚀图形106a的线宽也包括聚合物的厚度，而在通过氧气等离子体灰化和湿法清洗去除光刻胶的栅极图案110时，也会去除所述聚合物，并会对所述刻蚀图形106a的线宽有影响，因而形成的栅极图形106b的线宽与刻蚀图形106a并不相同。而在现有技术中，一般是通过测量栅极图形106b来检测刻蚀工艺的线宽，也即现有工艺需要将刻蚀、氧气等离子体灰化、湿法清洗等工艺完成后才能获得刻蚀工艺试片的线宽。
在其中的一个实施例中，获得去除光刻胶图案前栅极图形线宽与去除光刻胶图案后刻蚀图形线宽的函数关系的步骤如下：
首先，提供至少两个具有光刻胶栅极图案的试片，在不同的试片上的光刻胶栅极图案的线宽不同，
例如，提供具有栅极图案的试片W1、W2......Wn(n＞＝2)，所述试片W1、W2......Wn(n＞＝2)具有相同的材质，在试片W1、W2......Wn(n＞＝2)上的栅极图案的线宽分别为A1、A2......An(n＞＝2)。
执行刻蚀工艺，将试片W1、W2......Wn(n＞＝2)上栅极图案分别转移到其相应的试片上，在试片W1、W2......Wn(n＞＝2)中形成栅极图形。
然后，测量每一试片中的刻蚀图形的线宽，测量的方法为OCD检测法，获得试片W1、W2......Wn(n＞＝2)中相应的栅极图形的线宽A11、
如图6所示，步骤S200，提供半导体晶片，在所述半导体晶片上具有光刻胶图案。
步骤S210，执行刻蚀工艺，将光刻胶图案的线宽转移到其相应的半导体晶片中，在半导体晶片中形成刻蚀图形。
步骤S220，测量所述刻蚀图形线宽。在其中的一个实施例中，测量所述刻蚀图形线宽的方法为OCD测量法。
步骤S230，将所述刻蚀图形线宽输入去除光刻胶图案前刻蚀图形线宽与去除光刻胶图案后刻蚀图形的线宽的函数关系中，获得光刻胶图案去除后刻蚀图形的线宽。
在其中的一个实施例中，获得去除光刻胶图案前刻蚀图形线宽与光刻胶图案去除后刻蚀图形的线宽的函数关系的步骤如下：
提供至少两个具有光刻胶图案的半导体晶片，在不同的半导体晶片上的光刻胶图案的线宽不同；
通过刻蚀工艺将每一半导体晶片上的光刻胶图案转移到其相应的半导体晶片中，在所述半导体晶片中形成刻蚀图形；
测量每一半导体晶片中的刻蚀图形线宽，获得去除光刻胶图案前半导体晶片中刻蚀图形的线宽；测量方法为光学关键尺寸检测法；
去除每一半导体晶片上的光刻胶图案；
测量去除光刻胶图案后每一半导体晶片中的刻蚀图形线宽；其中，用光学关键尺寸检查法或电子扫描显微镜测量去除光刻胶图案后每一半导体晶片中的刻蚀图形线宽；
拟合去除光刻胶图案前每一半导体晶片中的刻蚀图形线宽与去除光刻胶图案后相应的刻蚀图形的线宽之间的函数关系；其中，所述拟合为线性拟合。
步骤S240，将获得的去除光刻胶图案后刻蚀图形的线宽与目标线宽进行比较，并将比较结果反馈至刻蚀的步骤，对刻蚀工艺参数进行调整。
例如，若获得的去除光刻胶图案后刻蚀图形的线宽大于目标线宽，可将该结果反馈至刻蚀步骤，进一步延长刻蚀工艺的时间，延长的时间由去除光刻胶图案后刻蚀图形的线宽与目标线宽差值以及刻蚀工艺的刻蚀速率决定。反之，若去除光刻胶图案后刻蚀图形的线宽小于目标线宽，则减少刻蚀工艺的时间，使得使用调整后刻蚀工艺对后续的半导体晶片的刻蚀后，形成的刻蚀图形的线宽满足要求。当然，也可以不对刻蚀时间进行调整，而对刻蚀的其它工艺参数进行调整，这里不在赘述。
其中，所述的目标线宽是至为使形成的半导体器件满足电性的要求，需要达到的线宽。
本发明的方法在去除光刻胶图案之前就能够获得去除光刻胶图案之后刻蚀图形的线宽，并根据获得的线宽进行反馈，可及时调整刻蚀工艺，而不必等待去除光刻胶图案之后才进行反馈，若刻蚀工艺不满足要求可及时进行调整，减少受影响的半导体晶片的数量，可提高对刻蚀工艺的控制能力和工艺的稳定性，从而可提高良率。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (11)

1.一种获得刻蚀工艺试片线宽的方法，其特征在于，包括：
提供试片，在所述试片上具有光刻胶图案；
执行刻蚀工艺，将光刻胶图案转移到其相应的试片中，在试片中形成刻蚀图形；
测量所述刻蚀图形线宽，获得去除光刻胶图案前刻蚀图形线宽；
将所述去除光刻胶图案前刻蚀图形线宽输入去除光刻胶图案前刻蚀图形线宽与去除光刻胶图案后刻蚀图形线宽的函数关系中，获得光刻胶图案去除后刻蚀图形的线宽；
其中，获得去除光刻胶图案前刻蚀图形线宽与去除光刻胶图案后刻蚀图形的线宽的函数关系的步骤如下：
提供至少两个具有光刻胶图案的试片，在不同的试片上的光刻胶图案的线宽不同；
通过刻蚀工艺将每一试片上的光刻胶图案转移到其相应的试片中，在试片中形成刻蚀图形；
测量每一试片中的刻蚀图形线宽，获得去除光刻胶图案前试片中刻蚀图形的线宽；
去除每一试片上的光刻胶图案；
测量去除光刻胶图案后每一试片中的刻蚀图形线宽；
拟合去除光刻胶图案前每一试片中刻蚀图形线宽与去除光刻胶图案后相应的刻蚀图形线宽之间的函数关系。
2.如权利要求1所述的获得刻蚀工艺试片线宽的方法，其特征在于：测量所述刻蚀图形线宽的方法为光学关键尺寸检测法。
3.如权利要求1所述的获得刻蚀工艺试片线宽的方法，其特征在于：测量每一试片中的刻蚀图形线宽的方法为光学关键尺寸检测法。
4.如权利要求1所述的获得刻蚀工艺试片线宽的方法，其特征在于：用光学关键尺寸检查法或电子扫描显微镜测量去除光刻胶图案后每一试片中的刻蚀图形线宽。
5.如权利要求1所述的获得刻蚀工艺试片线宽的方法，其特征在于：所述拟合为线性拟合。
6.如权利要求1至5任一权利要求所述的获得刻蚀工艺试片线宽的方法，其特征在于：所述刻蚀工艺为干法刻蚀。
7.一种刻蚀方法，其特征在于，包括：
提供半导体晶片，在所述半导体晶片上具有光刻胶图案；
执行刻蚀工艺，将光刻胶图案转移到其相应的半导体晶片中，在半导体晶片中形成刻蚀图形；
测量所述刻蚀图形线宽；
将所述刻蚀图形线宽输入去除光刻胶图案前刻蚀图形线宽与去除光刻胶图案后刻蚀图形线宽的函数关系中，获得光刻胶图案去除后刻蚀图形的线宽；
将获得的去除光刻胶图案后刻蚀图形的线宽与目标线宽进行比较，并将比较结果反馈至刻蚀的步骤，对刻蚀工艺参数进行调整；
其中，获得去除光刻胶图案前刻蚀图形线宽与光刻胶图案去除后刻蚀图形的线宽的函数关系的步骤如下：
提供至少两个具有光刻胶图案的半导体晶片，在不同的半导体晶片上的光刻胶图案的线宽不同；
通过刻蚀工艺将每一半导体晶片上的光刻胶图案转移到其相应的半导体晶片中，在半导体晶片中形成刻蚀图形；
测量每一半导体晶片中的刻蚀图形线宽，获得去除光刻胶图案前半导体晶片中刻蚀图形的线宽；
去除每一半导体晶片上的光刻胶图案；
测量去除光刻胶图案后每一半导体晶片中的刻蚀图形线宽；
拟合去除光刻胶图案前每一半导体晶片中的刻蚀图形线宽与去除光刻胶图案后相应的刻蚀图形的线宽之间的函数关系。
8.如权利要求7所述的刻蚀方法，其特征在于：测量所述刻蚀图形线宽的方法为光学关键尺寸检测法。
9.如权利要求7所述的刻蚀方法，其特征在于：测量每一半导体晶片中的刻蚀图形线宽的方法为光学关键尺寸检测法。
10.如权利要求7所述的刻蚀方法，其特征在于：用光学关键尺寸检查法或电子扫描显微镜测量去除光刻胶图案后每一半导体晶片中的刻蚀图形线宽。
11.如权利要求7所述的刻蚀方法，其特征在于：所述拟合为线性拟合。
CN 200710094570 2007-12-13 2007-12-13 获得刻蚀工艺试片线宽的方法及刻蚀方法 Expired - Fee Related CN101459048B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710094570 CN101459048B (zh) 2007-12-13 2007-12-13 获得刻蚀工艺试片线宽的方法及刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710094570 CN101459048B (zh) 2007-12-13 2007-12-13 获得刻蚀工艺试片线宽的方法及刻蚀方法

Publications (2)

Publication Number Publication Date
CN101459048A CN101459048A (zh) 2009-06-17
CN101459048B true CN101459048B (zh) 2010-06-09

Family

ID=40769820

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710094570 Expired - Fee Related CN101459048B (zh) 2007-12-13 2007-12-13 获得刻蚀工艺试片线宽的方法及刻蚀方法

Country Status (1)

Country Link
CN (1) CN101459048B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102968003B (zh) * 2012-11-29 2015-03-18 上海华力微电子有限公司 光刻胶的去除方法
CN110767572B (zh) * 2018-07-27 2021-11-05 无锡华润上华科技有限公司 监测有源区与隔离结构交界区域台阶高度的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061568A (zh) * 2004-11-16 2007-10-24 东京毅力科创株式会社 曝光条件设定方法、衬底处理装置和计算机程序

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101061568A (zh) * 2004-11-16 2007-10-24 东京毅力科创株式会社 曝光条件设定方法、衬底处理装置和计算机程序

Also Published As

Publication number Publication date
CN101459048A (zh) 2009-06-17

Similar Documents

Publication Publication Date Title
US7498106B2 (en) Method and apparatus for controlling etch processes during fabrication of semiconductor devices
US6298470B1 (en) Method for efficient manufacturing of integrated circuits
US6859746B1 (en) Methods of using adaptive sampling techniques based upon categorization of process variations, and system for performing same
US7482178B2 (en) Chamber stability monitoring using an integrated metrology tool
US20110124134A1 (en) End-cut first approach for critical dimension control
JP2007294905A (ja) 半導体製造方法およびエッチングシステム
CN100539040C (zh) 栅极侧墙的制造方法
WO2003075342A2 (en) Methodology for repeatable post etch cd in a production tool
US9064741B1 (en) Uniformity in wafer patterning using feedback control
CN101599430B (zh) 半导体器件栅极的形成方法和栅极刻蚀的控制系统
US9711368B2 (en) Sidewall image transfer process
US20040200574A1 (en) Method for controlling a process for fabricating integrated devices
US7279259B2 (en) Method for correcting pattern data and method for manufacturing semiconductor device using same
CN101197262B (zh) 栅极的制造方法
CN101459048B (zh) 获得刻蚀工艺试片线宽的方法及刻蚀方法
US20090299512A1 (en) Semiconductor manufacturing system and method
KR100836945B1 (ko) 게이트 전극 폭의 변동을 감소시키는 방법
WO2002063395A1 (en) Stepper exposure dose control base upon across wafer variations in photoresist thickness
US7262865B2 (en) Method and apparatus for controlling a calibration cycle or a metrology tool
US7674350B2 (en) Feature dimension control in a manufacturing process
KR101018837B1 (ko) 반도체 제조 공정을 제어하기 위한 고수율의 분광 스케테로메트리측정을 사용하는 방법과 이를 구현하는 시스템
CN109065465B (zh) 浅沟槽隔离台阶高度稳定性测量方法
CN113013236A (zh) 氮掺杂栅氧化层的形成工艺的监控方法
KR100720473B1 (ko) 반도체 트랜지스터의 제조 방법
US6589875B1 (en) Method of selectively processing wafer edge regions to increase wafer uniformity, and system for accomplishing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20111124

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111124

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100609

Termination date: 20181213

CF01 Termination of patent right due to non-payment of annual fee