CN101197275A - 栅极侧墙的制造方法 - Google Patents

栅极侧墙的制造方法 Download PDF

Info

Publication number
CN101197275A
CN101197275A CNA2006101191675A CN200610119167A CN101197275A CN 101197275 A CN101197275 A CN 101197275A CN A2006101191675 A CNA2006101191675 A CN A2006101191675A CN 200610119167 A CN200610119167 A CN 200610119167A CN 101197275 A CN101197275 A CN 101197275A
Authority
CN
China
Prior art keywords
dielectric layer
thickness
etching
grid
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101191675A
Other languages
English (en)
Other versions
CN100539040C (zh
Inventor
杜珊珊
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CNB2006101191675A priority Critical patent/CN100539040C/zh
Publication of CN101197275A publication Critical patent/CN101197275A/zh
Application granted granted Critical
Publication of CN100539040C publication Critical patent/CN100539040C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种栅极侧墙的制造方法，包括：提供一具有栅极的半导体基底，在所述半导体基底上沿所述栅极表面形成有介质层；测量所述栅极侧壁的介质层的厚度，并计算所述厚度与侧墙目标厚度的差值；根据所述差值和对所述介质层的刻蚀速率计算刻蚀时间T；对所述介质层进行T时间刻蚀。该方法能够弥补沉积的介质层的厚度的变化，克服由于介质层厚度不同引起的刻蚀后侧墙厚度一致性不好问题。

Description

栅极侧墙的制造方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体器件中栅极侧墙(Spacer)的制造方法。
背景技术
金属氧化物半导体晶体管包括栅极，和位于所述栅极两侧衬底中的源极、漏极，栅极下方的导电沟道，在所述导电沟道和栅极之间的栅氧化层。在栅极侧壁形成有环绕栅极的侧墙，所述侧墙一方面可保护栅极，另一方面防止大剂量的源极和漏极注入过于接近导电沟道以至于可能发生源漏之间导通。特别是随着半导体制造技术向更高的技术节点的发展，栅极的尺寸越来越小，栅极下面的衬底中的导电沟道越来越短，能够减小源漏漏电流的侧墙显得尤为重要，这也对侧墙的制造工艺提出了更高的要求。侧墙的制造工艺一般分为两步，首先在形成有栅极的整个衬底上沉积一介质层，如氧化硅、氮化硅，然后通过回刻(etch back)去除位于源漏极和栅极上方的介质层，而只在栅极侧壁形成一环绕保护层。在侧墙的制造工艺中，如何控制刻蚀的工艺参数形成轮廓和线宽都满足要求的侧墙保护层是工艺人员不得不面临的问题。专利号为US 6977184B1的美国专利公开了一种栅极侧墙的刻蚀工艺。图1为所述专利公开的栅极侧墙刻蚀工艺的流程图。
步骤一，如图1所示，首先，提供一具有栅极的半导体基底，在所述半导体基底上覆盖有氮化硅层(S100)。如图2所示的剖面示意图，在半导体基底102上形成有氧化层104，在所述氧化层104上形成有栅极106，在所述具有栅极106的半导体基底102上覆盖有氮化硅层108，所述氮化硅层108的厚度为400至1200A。
步骤二，如图1所示，用第一刻蚀剂对所述氮化硅层执行第一步刻蚀，所述第一步刻蚀移除部分氮化硅层，且保留一薄层氮化硅层，通过光学干涉仪的终点监测获得所述保留的薄层氮化硅层的厚度(S110)。如图3所示的剖面示意图，通过第一步刻蚀使得氮化硅层108的的厚度减小d1，保留的氮化硅层为108’，通过光学干涉仪可测得所述氮化硅层108’的厚度为d2。
步骤三，如图1所示，停止执行第一步刻蚀(S120)。
步骤四，如图1所示，用第二刻蚀剂对所述保留的氮化硅层108’执行第二步刻蚀(S130)，所述第二步刻蚀根据第一步刻蚀终结时测得的氮化硅层108’的厚度d2决定刻蚀时间。
步骤五，如图1所示，停止执行第二步刻蚀，形成如图4所示的侧墙108a。
上述用于制造侧墙的刻蚀工艺首先沉积一较厚的氮化硅层，然后通过第一步刻蚀去除部分氮化硅层，并用光学方法监测剩余的厚度，接着执行第二步刻蚀从而形成侧墙。当半导体制造工艺发展到90甚至是65nm技术节点时，上述现有的刻蚀工艺已无法用于小线宽栅极侧墙的制造，由于在栅极上沉积的用于制造侧墙的材料的厚度仅为100致200A，在刻蚀中刻蚀的速率也很快，刻蚀终点主要依靠时间而非现有的光学监测来控制，从而使得刻蚀后形成的侧墙的厚度和轮廓对刻蚀前沉积的侧墙材料层的厚度较为敏感。现有的刻蚀方法中通过控片(control wafer)监控刻蚀前沉积的侧墙材料层的厚度，来确定刻蚀时间，该方法在两次控片监测之间以某一固定的时间对侧墙材料层进行刻蚀，导致现有的刻蚀工艺对侧墙材料层的厚度变化无法采取相应的措施，使得刻蚀后不同晶片之间侧墙线宽和轮廓的一致性不好，甚至造成形成的器件的漏电流产生，影响器件的稳定性，导致良率降低。
发明内容
因此，本发明的目的在于提供一种栅极侧墙的制造方法，以解决现有侧墙制造方法中对侧墙材料层的厚度变化无法采取相应的措施，使得不同晶片之间侧墙线宽和轮廓的一致性不好的问题。
为达到上述目的，本发明提供的一种栅极侧墙的制造方法，包括：提供一具有栅极的半导体基底，在所述半导体基底上沿所述栅极表面形成有介质层；测量所述栅极侧壁的介质层的厚度，并计算所述厚度与侧墙目标厚度的差值；根据所述差值和对所述介质层的刻蚀速率计算刻蚀时间T；对所述介质层进行T时间刻蚀。
所述介质层为氧化硅、氮化硅、碳化硅中的一种。
用光学关键尺寸测量方法测量所述栅极侧壁的介质层的厚度。
该方法进一步包括：对所述介质层进行过刻蚀。
该方法进一步包括：停止对所述介质层刻蚀后，测量所述介质层在栅极侧壁的剩余厚度；计算所述剩余厚度与侧墙目标厚度的差值；根据所述差值调整刻蚀速率，并将调整后的刻蚀速率反馈至对下一晶片上介质层刻蚀时对刻蚀时间的计算步骤。
对所述介质层进行刻蚀的刻蚀气体为CF4、CH2F4、C2F6、SiF4、NF3、CHF3中的一种或组合。
在所述刻蚀气体中混合使用O2和N2作为辅助气体。
所述过刻蚀的刻蚀气体为C2H6、CH2F2和O2的混合气体。
测量所述栅极侧壁的介质层的厚度的步骤和对所述介质层进行T时间刻蚀的步骤在相同或不同的半导体设备中进行。
相应的，本发明还提供一种测量刻蚀速率的方法，包括：在具有栅极的半导体底上形成介质层，并测量所述栅极侧壁的介质层的厚度；对所述介质层进行不同时间的刻蚀并分别测量剩余在栅极侧壁的介质层的厚度；拟合所述厚度和刻蚀时间的关系曲线；根据所述关系曲线计算厚度对时间的变化率。
本发明还提供一种栅极侧墙的制造方法，包括：提供一具有栅极的半导体基底，在所述半导体基底上沿所述栅极表面形成有介质层；测量所述栅极侧壁的介质层的厚度，并计算所述厚度与侧墙目标厚度的差值；根据所述差值和对所述介质层的刻蚀速率计算刻蚀时间T；对所述介质层进行T时间刻蚀；停止对所述介质层刻蚀后，测量所述介质层在栅极侧壁的剩余厚度；计算所述剩余厚度与侧墙目标厚度之差；根据所述剩余厚度与侧墙目标厚度之差调整刻蚀速率，并将调整后的刻蚀速率反馈至对下一片晶片的介质层刻蚀时对刻蚀时间的计算步骤。
与现有技术相比，本发明具有以下优点：
本发明方法在刻蚀之前测量介质层的厚度，并根据所述厚度和刻蚀速率计算刻蚀时间T，经过所述刻蚀时间T的刻蚀，在栅极侧壁能够形成达到目标厚度的侧墙。该方法能够弥补介质层的厚度的变化引起的刻蚀后侧墙线宽和轮廓的变化，克服由于介质层厚度不同引起的刻蚀后侧墙厚度一致性不好问题，能够提高不同晶片上的栅极侧墙的线宽的一致性，提高刻蚀的工艺窗口和可维护性，提高产品性能的稳定性和良率。
在完成对所述介质层的刻蚀后，再次测量经刻蚀后所述介质层在栅极侧壁的剩余厚度，以判断经过所述T时间刻蚀后，形成的侧墙是否达到目标厚度，若没有，将重新调整对后续的半导体晶片上介质层的刻蚀速率并计算刻蚀时间，本方法中通过刻蚀后测量和反馈步骤，克服了由于刻蚀条件发生漂移引起刻蚀后侧墙不能达到目标厚度的缺陷，通过本发明在刻蚀介质层前后进行的两次测量和前后反馈，能够在栅极侧壁形成满足目标要求的侧墙，提高了工艺的稳定性。
本发明方法中的OCD(Optical Critical Dimension)方法具有实时测量的优点，不必对待测的介质层进行切片等破坏性处理，简化了工艺、降低了费用并能够实时的监测刻蚀的侧墙的轮廓，以便于对刻蚀工艺参数进行调整，使得形成的侧墙轮廓达到要求。
附图说明
图1为现有一种侧墙的刻蚀工艺的流程图；
图2至图4为图1所述的侧墙的刻蚀工艺的各步骤的相应的结构图；
图5为本发明侧墙的制造方法的第一实施例的流程图；
图6至图8为本发明侧墙的制造方法的第一实施例的各步骤相应的结构示意图；
图9为本发明侧墙的制造方法的第二实施例的流程图；
图10为本发明测量介质层刻蚀速率的方法的实施例的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明的栅极侧墙的制造方法首先通过光学关键尺寸测量(OCD，OpticalCritical Dimension)方法测量沉积在栅极表面的介质层厚度，然后根据所述厚度与侧墙的目标厚度之差和对所述介质层的刻蚀速率确定刻蚀时间，按所述确定的时间对所述介质层进行刻蚀而形成侧墙。本发明方法可避免由于晶片上介质层厚度的不同引起的刻蚀后侧墙线宽和轮廓的变化，能够提高不同晶片上的栅极侧墙的线宽的一致性和对刻蚀工艺的控制能力。
图5为本发明侧墙的制造方法的第一实施例的流程图。
如图5所示，步骤一，首先，提供一具有栅极的半导体基底，在所述半导体基底中形成有浅沟槽隔离以形成有源区，在所述有源区中形成有源极和漏极；所述栅极为多晶硅或多晶硅与金属硅化物的堆栈结构；在所述半导体基底上沿所述栅极表面形成有介质层(S200)。所述介质层为氧化硅、氮化硅、碳化硅中的一种，其厚度为100至200A，本实施例中所述介质层为氮化硅，厚度为110A。所述介质层的形成的方式为物理气相沉积、化学气相沉积中的一种。
步骤二，测量所述栅极侧壁的介质层的厚度，并计算所述厚度与侧墙目标厚度的差值(S210)。本实施例中通过光学关键尺寸(OCD)测量方法测量所述介质层的厚度。OCD方法原理如下：半导体基底上的多个栅极可视作一反射光栅，OCD方法通过将一束偏振光投射到所述光栅上，经所述栅极表面的不同位置介质层的上下表面反射后产生相位差，多个栅极相应位置上的介质层的上下表面的反射光之间产生干涉，通过光敏单元接受所述光的干涉条纹并通过数据处理计算干涉条纹的周期，所述干涉条纹的周期与所述栅极的之间的距离，栅极的高度以及所述介质层的厚度，折射系数，反射系数，吸收系数都有关系，通过已经获得的干涉条纹的周期以及其与所述介质层厚度的关系，通过计算可得到待监测的介质层的厚度。该方法具有实时测量的优点，不必对待测的介质层进行切片等破坏性处理，简化了工艺、降低了费用并能够实时的监测所述介质层的厚度及轮廓，以便于对刻蚀工艺参数进行调整，使得形成的侧墙的线宽和轮廓达到要求。
步骤三，根据所述差值和对所述介质层的刻蚀速率计算刻蚀时间T(S220)。在给定的刻蚀气体和参数的情况下，对所述介质层的刻蚀速率在刻蚀条件不变的情况下一般为一固定的值。以所述介质层为氮化硅为例，下面介绍一种测量对氮化硅材料的刻蚀速率的方法：首先在一半导体衬底的栅极上沉积一氮化硅层，测量所述氮化硅层的厚度；选用一组固定的刻蚀条件对所述氮化硅层进行不同时间的刻蚀，并分别(用OCD方法)测量在所述栅极侧壁剩余的氮化硅层的厚度；然后拟合所述厚度和刻蚀时间的关系曲线，根据所述关系曲线计算厚度对时间的变化率，便获得在该刻蚀条件下的刻蚀速率。一般的，刻蚀时间与其相应的剩余厚度为一线性关系，计算该线性关系的斜率即为刻蚀速率。
步骤四，根据所述刻蚀时间T，对所述介质层进行T时间的刻蚀(S230)。所述刻蚀为等离子体干法刻蚀。对所述介质层进行刻蚀的刻蚀气体为CF4、CH2F4、C2F6、SiF4、NF3、CHF3中的一种或组合，在所述刻蚀气体中混合使用O2和N2作为辅助气体。通过T时间对所述介质层的刻蚀，在所述栅极侧壁形成了侧墙。由于本发明中在刻蚀之前测量了介质层的厚度，并根据所述厚度和刻蚀速率计算刻蚀时间T，经过所述刻蚀时间T的刻蚀，在栅极侧壁能够形成达到目标厚度的侧墙。该方法能够弥补介质层的厚度的变化对形成的侧墙的影响，克服了由于介质层厚度不同引起的刻蚀后侧墙厚度一致性不好问题，提高了刻蚀的工艺窗口和可维护性。本实施例还包括对所述介质层过刻蚀(OE)的步骤，刻蚀气体为C2H6，CH2F2和O2的混合气体。通过对多数介质层的过刻蚀，可消除所述侧墙底部的足形轮廓，有利于形成更好的侧墙轮廓。
需要说明的是，所述方法中测量所述栅极侧壁的介质层的厚度和对所述介质层进行刻蚀既可以在同一半导体设备中进行又可以在不同的半导体设备中进行。
下面结合剖面图对本发明方法的第一实施例进行描述。
如图6所示，首先，提供一具有栅极203的半导体基底200，在所述半导体基底200中形成有浅沟槽隔离201以形成有源区，在所述有源区中形成有源极206和漏极204；所述栅极203为多晶硅或多晶硅与金属硅化物的堆栈结构，在所述栅极203和半导体基底200之间形成有氧化层202。
如图7所示，在所述半导体基底上沿所述栅极表面形成介质层208。所述介质层208为氧化硅、氮化硅、碳化硅中的一种，其厚度为100至200A，本实施例中所述介质层208为氮化硅，厚度为110A。所述介质层208的形成的方式为物理气相沉积、化学气相沉积中的一种。
测量所述栅极203侧壁的介质层208的厚度210，并计算所述厚度210与侧墙目标厚度的差值。本实施例中通过光学关键尺寸(OCD)测量方法测量所述介质层208的厚度210。OCD方法原理如下：半导体基底200上的多个栅极203可视作一反射光栅，OCD方法通过将一束偏振光投射到所述光栅上，经所述栅极203表面的不同位置的介质层208的上表面208a和下表面208b反射后产生相位差，多个栅极208相应位置上的介质层208的上表面208a和下表面208b的反射光之间产生干涉，通过光敏单元接受所述光的干涉条纹并通过数据处理计算干涉条纹的周期，所述干涉条纹的周期与所述栅极203的之间的距离、栅极203的高度以及所述介质层208的厚度、折射系数，反射系数，吸收系数都有关系，通过已经获得的干涉条纹的周期以及其与所述介质层208的厚度210的关系，通过计算可得到待监测的介质层208的厚度210。
根据所述差值和对所述介质层203的刻蚀速率计算刻蚀时间T。在给定的刻蚀气体和参数的情况下，对所述介质层203的刻蚀速率在刻蚀条件不变的情况下一般为一固定的值。以所述介质层208为氮化硅为例，下面介绍一种测量对氮化硅材料的刻蚀速率的方法：首先在一半导体衬底的栅极上沉积一氮化硅层，测量所述氮化硅层的厚度；选用一组固定的刻蚀条件对所述氮化硅层进行不同时间的刻蚀，并分别测量在所述栅极侧壁剩余的氮化硅层的厚度；然后拟合所述厚度和刻蚀时间的关系曲线，根据所述关系曲线计算厚度对时间的变化率，便获得在该刻蚀条件下的刻蚀速率。一般的，刻蚀时间与其相应的剩余厚度为一线性关系，计算该线性关系的斜率即为刻蚀速率。
根据所述刻蚀时间T，对所述介质层208进行T时间的刻蚀。所述刻蚀为等离子体干法刻蚀。对所述介质层208进行刻蚀的刻蚀气体为CF4、CH2F4，C2F6，SiF4，NF3，CHF3中的一种或组合，在所述刻蚀气体中混合使用O2和N2作为辅助气体。通过T时间对所述介质层208的刻蚀，在所述栅极203侧壁形成如图8所示的侧墙211。
所述方法中测量所述栅极203侧壁的介质层208的厚度210和对所述介质层208进行刻蚀既可以在同一半导体设备中进行又可以在不同的半导体设备中进行。
图9为本发明侧墙的制造方法的第二实施例的流程图。
如图9所示，步骤一，首先，提供一具有栅极的半导体基底，在所述半导体基底中形成有浅沟槽隔离以形成有源区，在所述有源区中形成有源极和漏极；所述栅极为多晶硅或多晶硅与金属硅化物的堆栈结构；在所述半导体基底上沿所述栅极表面形成有介质层(S200)。所述介质层为氧化硅氮化硅、碳化硅中的一种，其厚度为100至200A，本实施例中所述介质层为氮化硅，厚度为110A。所述介质层的形成的方式为物理气相沉积、化学气相沉积中的一种。
步骤二，测量所述栅极侧壁的介质层的厚度，并计算所述厚度与侧墙目标厚度的差值(S210)。本实施例中通过光学关键尺寸(OCD)测量方法测量所述介质层的厚度。OCD方法原理如下：半导体基底上的多个栅极可视作一反射光栅，OCD方法通过将一束偏振光投射到所述光栅上，经所述栅极表面的不同位置介质层的上下表面反射后产生相位差，多个栅极相应位置上的介质层的上下表面的反射光之间产生干涉，通过光敏单元接受所述光的干涉条纹并通过数据处理计算干涉条纹的周期，所述干涉条纹的周期与所述栅极的之间的距离，栅极的高度以及所述介质层的厚度，折射系数，反射系数，吸收系数都有关系，通过已经获得的干涉条纹的周期以及其与所述介质层厚度的关系，通过计算可得到待监测的介质层的厚度。该方法具有实时测量的优点，不必对待测的介质层进行切片等破坏性处理，简化了工艺、降低了费用并能够实时的监测所述介质层的厚度及轮廓，以便于对刻蚀工艺参数进行调整，使得形成的侧墙的线宽和轮廓达到要求。
步骤三，根据所述差值和对所述介质层的刻蚀速率计算刻蚀时间T(S220)。在给定的刻蚀气体和参数的情况下，对所述介质层的刻蚀速率在刻蚀条件不变的情况下一般为一固定的值。以所述介质层为氮化硅为例，下面介绍一种测量对氮化硅材料的刻蚀速率的方法：首先在一半导体衬底的栅极上沉积一氮化硅层，测量所述氮化硅层的厚度；选用一组固定的刻蚀条件对所述氮化硅层进行不同时间的刻蚀，并分别测量在所述栅极侧壁剩余的氮化硅层的厚度；然后拟合所述厚度和刻蚀时间的关系曲线，根据所述关系曲线计算厚度对时间的变化率，便获得在该刻蚀条件下的刻蚀速率。一般的，刻蚀时间与其相应的剩余厚度为一线性关系，计算该线性关系的斜率即为刻蚀速率。
步骤四，根据所述刻蚀时间T，对所述介质层进行T时间的刻蚀(S230)。所述刻蚀为等离子体干法刻蚀。对所述介质层进行刻蚀的刻蚀气体为CF4、CH2F4，C2F6，SiF4，NF3，CHF3中的一种或组合，在所述刻蚀气体中混合使用O2和N2作为辅助气体。通过T时间对所述介质层的刻蚀，在所述栅极侧壁形成了侧墙。
步骤五，停止对所述介质层刻蚀后，测量所述介质层在栅极侧壁的剩余厚度(S240)。所述测量的方法为OCD法。
步骤六，计算所述所述剩余厚度与侧墙的目标厚度的差值(S250)。
步骤七，判断所述差值是否为零(S260)，若为零，结束；
若所述差值不为零，根据所述差值调整所述刻蚀速率(S270)，并将其反馈至对下一片晶片的介质层刻蚀时对刻蚀时间的计算步骤，
本发明方法实施例中在刻蚀之前对所述介质层的厚度进行了测量，并根据所述厚度和刻蚀速率计算刻蚀时间T，经过所述刻蚀时间T的刻蚀，在栅极侧壁能够形成达到目标厚度的侧墙。该方法能够弥补沉积的介质层的厚度的变化对形成的侧墙的轮廓的影响，克服由于介质层厚度不同引起的刻蚀后侧墙厚度一致性不好问题。另外，在完成对所述介质层的刻蚀后，再次测量经刻蚀后所述介质层在栅极侧壁的剩余厚度，以判断经过所述T时间刻蚀后，形成的侧墙是否达到目标厚度，若没有，将重新调整对后续的半导体晶片上介质层刻蚀的刻蚀速率并计算刻蚀时间。本方法中通过刻蚀后的反馈步骤，克服了由于刻蚀条件发生漂移引起刻蚀后侧墙不能达到目标厚度的缺陷，通过本发明在刻蚀介质层前后进行的两次测量和前后反馈，能够在栅极侧壁形成满足目标要求的侧墙，提高了工艺的稳定性。同样的，所述方法中测量所述栅极侧壁的介质层的厚度的步骤和对所述介质层进行刻蚀的步骤既可以在同一半导体设备中进行又可以在不同的半导体设备中进行。
本发明还提供一种测量对介质层的刻蚀速率的方法。以所述介质层为氮化硅为例，下面介绍一种测量对氮化硅材料的刻蚀速率的方法：
如图10所示，首先在一半导体基底的栅极上沉积一氮化硅层，测量所述氮化硅层的厚度(S300)，所述测量的方法为OCD法；
选用一组固定的刻蚀条件对所述氮化硅层进行不同时间的刻蚀，并分别测量在所述栅极侧壁剩余的氮化硅层的厚度(S310)；
然后拟合所述厚度和刻蚀时间的关系曲线(S320)；
根据所述关系曲线计算厚度对时间的变化率，获得在该刻蚀条件下的刻蚀速率(S330)。
本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (12)

1.一种栅极侧墙的制造方法，包括：
提供一具有栅极的半导体基底，在所述半导体基底上沿所述栅极表面形成有介质层；
测量所述栅极侧壁的介质层的厚度，并计算所述厚度与侧墙目标厚度的差值；
根据所述差值和对所述介质层的刻蚀速率计算刻蚀时间T；
对所述介质层进行T时间刻蚀。
2.如权利要求1所述的栅极侧墙的制造方法，其特征在于：所述介质层为氧化硅、氮化硅、碳化硅中的一种。
3.如权利要求1所述的栅极侧墙的制造方法，其特征在于：用光学关键尺寸测量方法测量所述栅极侧壁的介质层的厚度。
4.如权利要求1所述的侧墙的制造方法，其特征在于，该方法进一步包括：对所述介质层进行过刻蚀。
5.如权利要求1所述的栅极侧墙的制造方法，其特征在于，该方法进一步包括：
停止对所述介质层刻蚀后，测量所述介质层在栅极侧壁的剩余厚度；
计算所述剩余厚度与侧墙目标厚度的差值；
根据所述差值调整刻蚀速率，并将调整后的刻蚀速率反馈至对下一晶片上介质层刻蚀时对刻蚀时间的计算步骤。
6.如权利要求1所述的栅极侧墙的制造方法，其特征在于：对所述介质层进行刻蚀的刻蚀气体为CF4、CH2F4、C2F6、SiF4、NF3、CHF3中的一种或组合。
7.如权利要求6所述的栅极侧墙的制造方法，其特征在于：在所述刻蚀气体中混合使用O2和N2作为辅助气体。
8.如权利要求4所述的栅极侧墙的制造方法，其特征在于：所述过刻蚀的刻蚀气体为C2H6、CH2F2和O2的混合气体。
9.如权利要求1所述的栅极侧墙的制造方法，其特征在于：测量所述栅极侧壁的介质层的厚度的步骤和对所述介质层进行T时间刻蚀的步骤在同一半导体设备中进行。
10.如权利要求1所述的栅极侧墙的制造方法，其特征在于：测量所述栅极侧壁的介质层的厚度的步骤和对所述介质层进行T时间刻蚀的步骤在不同的半导体设备中进行。
11.一种测量权利要求1所述的刻蚀速率的方法，包括：
在具有栅极的半导体底上形成介质层，并测量所述栅极侧壁的介质层的厚度；
对所述介质层进行不同时间的刻蚀并分别测量剩余在栅极侧壁的介质层的厚度；
拟合所述厚度和刻蚀时间的关系曲线；
根据所述关系曲线计算厚度对时间的变化率。
12.一种栅极侧墙的制造方法，包括：
提供一具有栅极的半导体基底，在所述半导体基底上沿所述栅极表面形成有介质层；
测量所述栅极侧壁的介质层的厚度，并计算所述厚度与侧墙目标厚度的差值；
根据所述差值和对所述介质层的刻蚀速率计算刻蚀时间T；
对所述介质层进行T时间刻蚀；
停止对所述介质层刻蚀后，测量所述介质层在栅极侧壁的剩余厚度；
计算所述剩余厚度与侧墙目标厚度之差；
根据所述剩余厚度与侧墙目标厚度之差调整刻蚀速率，并将调整后的刻蚀速率反馈至对下一片晶片的介质层刻蚀时对刻蚀时间的计算步骤。
CNB2006101191675A 2006-12-05 2006-12-05 栅极侧墙的制造方法 Active CN100539040C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101191675A CN100539040C (zh) 2006-12-05 2006-12-05 栅极侧墙的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101191675A CN100539040C (zh) 2006-12-05 2006-12-05 栅极侧墙的制造方法

Publications (2)

Publication Number Publication Date
CN101197275A true CN101197275A (zh) 2008-06-11
CN100539040C CN100539040C (zh) 2009-09-09

Family

ID=39547576

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101191675A Active CN100539040C (zh) 2006-12-05 2006-12-05 栅极侧墙的制造方法

Country Status (1)

Country Link
CN (1) CN100539040C (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044482A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN102280403A (zh) * 2010-06-13 2011-12-14 中芯国际集成电路制造(上海)有限公司 形成具有目标关键尺寸的沟槽的方法
CN102723312A (zh) * 2012-06-20 2012-10-10 上海华力微电子有限公司 一种厚度均匀二氧化硅侧墙的形成方法
CN102074467B (zh) * 2009-11-20 2012-10-31 中芯国际集成电路制造(上海)有限公司 形成栅极结构侧墙的方法
CN103173766A (zh) * 2011-12-26 2013-06-26 中芯国际集成电路制造(上海)有限公司 湿法蚀刻工艺的先进工艺控制方法
CN103280408A (zh) * 2013-05-31 2013-09-04 上海华力微电子有限公司 半导体器件中侧墙的制造方法
CN105632937A (zh) * 2016-03-25 2016-06-01 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN106128976A (zh) * 2016-08-30 2016-11-16 上海华力微电子有限公司 一种监控侧墙刻蚀后残留的方法
CN106611724A (zh) * 2015-10-26 2017-05-03 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀方法和装置
CN110767565A (zh) * 2019-10-31 2020-02-07 上海华力集成电路制造有限公司 反溅射率的测量方法
CN112331615A (zh) * 2021-01-06 2021-02-05 晶芯成(北京)科技有限公司 半导体器件的形成方法
CN113496887A (zh) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 一种集成电路用硅片的均匀腐蚀方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102044482A (zh) * 2009-10-20 2011-05-04 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN102044482B (zh) * 2009-10-20 2013-03-06 中芯国际集成电路制造(上海)有限公司 沟槽的形成方法
CN102074467B (zh) * 2009-11-20 2012-10-31 中芯国际集成电路制造(上海)有限公司 形成栅极结构侧墙的方法
CN102280403A (zh) * 2010-06-13 2011-12-14 中芯国际集成电路制造(上海)有限公司 形成具有目标关键尺寸的沟槽的方法
CN103173766A (zh) * 2011-12-26 2013-06-26 中芯国际集成电路制造(上海)有限公司 湿法蚀刻工艺的先进工艺控制方法
CN102723312A (zh) * 2012-06-20 2012-10-10 上海华力微电子有限公司 一种厚度均匀二氧化硅侧墙的形成方法
CN103280408A (zh) * 2013-05-31 2013-09-04 上海华力微电子有限公司 半导体器件中侧墙的制造方法
CN103280408B (zh) * 2013-05-31 2016-08-10 上海华力微电子有限公司 半导体器件中侧墙的制造方法
CN106611724A (zh) * 2015-10-26 2017-05-03 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀方法和装置
CN105632937A (zh) * 2016-03-25 2016-06-01 上海华虹宏力半导体制造有限公司 半导体结构的形成方法
CN106128976A (zh) * 2016-08-30 2016-11-16 上海华力微电子有限公司 一种监控侧墙刻蚀后残留的方法
CN106128976B (zh) * 2016-08-30 2019-03-19 上海华力微电子有限公司 一种监控侧墙刻蚀后残留的方法
CN110767565A (zh) * 2019-10-31 2020-02-07 上海华力集成电路制造有限公司 反溅射率的测量方法
CN113496887A (zh) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 一种集成电路用硅片的均匀腐蚀方法
CN112331615A (zh) * 2021-01-06 2021-02-05 晶芯成(北京)科技有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN100539040C (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
CN101197275A (zh) 栅极侧墙的制造方法
KR101046918B1 (ko) 식각공정을 모니터링하기 위한 방법 및 시스템
US8606387B2 (en) Adaptive and automatic determination of system parameters
KR100702565B1 (ko) 반도체 장치의 제조 방법 및 제조 시스템
US6913938B2 (en) Feedback control of plasma-enhanced chemical vapor deposition processes
EP0631304B1 (en) Method for monitoring and evaluating semiconductor wafer fabrication
US7831330B2 (en) Process control system, process control method, and method of manufacturing electronic apparatus
US8266080B2 (en) Virtual measuring device and method
US11152268B2 (en) Platform and method of operating for integrated end-to-end area-selective deposition process
US20100081285A1 (en) Apparatus and Method for Improving Photoresist Properties
JP2017050535A (ja) 半導体製造機器内の消耗部品の摩耗検出
TW201946145A (zh) 用於整合型頭尾相接式自對準多重圖案化製程之操作站台和方法
JP2010041051A (ja) 金属ゲート構造への多層／多入力／多出力（ｍｌｍｉｍｏ）モデルの使用方法
KR20090104770A (ko) 다층/다중입력/다중출력(ｍｌｍｉｍｏ) 모델 및 그 이용 방법
US8796048B1 (en) Monitoring and measurement of thin film layers
US9064741B1 (en) Uniformity in wafer patterning using feedback control
US20070260350A1 (en) Method for Improving Efficiency of a Manufacturing Process Such as a Semiconductor Fab Process
US11552025B2 (en) Marking pattern in forming staircase structure of three-dimensional memory device
WO2019182959A1 (en) Platform and method of operating for integrated end-to-end gate contact process
Jang et al. In-situ monitoring of multiple oxide/nitride dielectric stack PECVD deposition process
Fukasawa et al. Prediction of fluctuations in plasma–wall interactions using an equipment engineering system
JP2009099857A (ja) 半導体装置の製造システムと製造方法
US20090299512A1 (en) Semiconductor manufacturing system and method
CN101459048B (zh) 获得刻蚀工艺试片线宽的方法及刻蚀方法
Abrokwah Characterization and modeling of plasma etch pattern dependencies in integrated circuits

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20111111

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Co-patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation