CN103280408A - 半导体器件中侧墙的制造方法 - Google Patents

Abstract

本发明公开了一种半导体器件中侧墙的制造方法：在栅极上依次淀积第一介质膜和第二介质膜，量取第二介质膜淀积后的成膜厚度，与标准厚度规格相减，得到厚度调整值；对第二介质膜进行主刻蚀、过刻蚀；对第二介质膜进行调整刻蚀，得到宽度符合标准的侧墙。本发明通过在传统的侧墙刻蚀工艺中增加一步可调节侧墙厚度的化学刻蚀步骤，对前段介质膜淀积工艺造成的侧墙厚度偏移进行反向修正，从而使最终的侧墙宽度达到产品的规格，也提高产品电学特性和良率的稳定性。

Description

半导体器件中侧墙的制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种可自动修正由于介质膜淀积厚度偏差而产生的不良影响的侧墙制造方法。

背景技术

在典型的半导体器件制造工艺中，在轻掺杂漏（LDD）注入工艺之后需要制作介质侧墙（Spacer）来环绕多晶硅栅，防止更大计量的源漏注入而过于接近沟道，以避免可能发生的源漏穿通。

侧墙主要是指在栅氧周围生长出的自对准的绝缘结构，用以保护栅氧，减少漏电流，降低热载流子效应。而侧墙刻蚀工艺则是通过等离子刻蚀技术对已经沉积在晶圆表面的膜质回刻，从而在晶圆表面凸起的图形-栅极的两侧形成一定厚度的侧墙保护。侧墙的厚度与后续源漏极的离子注入过程直接相关，直接影响到晶圆的电学特性。

在半导体生产线中，侧墙刻蚀后的线宽量测会受到前层介质膜淀积工艺偏差造成的侧墙厚度变化的影响，当栅介质膜淀积厚度超出产品规格时，后续的侧墙线宽也会随之超规格，从而影响到源漏离子注入区域到栅极的有效沟道长度，进而对最终的晶圆电学特性产生影响。实验说明，侧墙宽度的变化（nm）与产品电学特性值的偏移（Idsat（μA/μm）），两者存在线性关系。因此需要调节侧墙刻蚀程式，在侧墙刻蚀过程中保证侧墙厚度的稳定性，从而减弱或消除介质膜淀积工艺偏移对产品电学特性带来的影响。

当介质膜淀积厚度超出规格后，现有技术给出了两种处理方法和后果：

1.继续流片，导致刻蚀后侧墙宽度变化，导致产品电学特性参数不稳定；

2.导致产品电学特性也超出规格，则必须废弃，造成生产线废片率提高，造成经济损失。

中国专利CN100490089C提供了一种斜肩式侧墙的刻蚀方法，包括顶层氮化硅的主刻蚀和氮化硅的过刻蚀。但是，该专利无法对侧墙宽度进行即时准确的控制和调节，无法实行自动修正栅极线宽偏移影响的功能。

发明内容

为了解决上述现有技术存在的问题，本发明提供了一种可自动修正由于介质膜淀积厚度偏差而产生的不良影响的侧墙制造方法。

本发明半导体器件中侧墙的制造方法包括以下步骤：

步骤S01，在栅极上依次淀积第一介质膜和第二介质膜，量取第二介质膜淀积后的成膜厚度，与标准厚度规格相减，得到厚度调整值；

步骤S02，对第二介质膜进行主刻蚀；

步骤S03，对第二介质膜进行过刻蚀；

步骤S04，对第二介质膜进行调整刻蚀：根据该厚度调整值以及刻蚀速率，得到调整刻蚀的刻蚀时间，以该刻蚀时间对第二介质膜进行再次刻蚀，得到宽度符合标准的侧墙。

进一步地，步骤S01采用光学测量仪实时量取第二介质膜厚度。

进一步地，步骤S02采用终点检测系统对刻蚀终点进行判断，步骤S03采用对第二介质膜高选择比的刻蚀介质进行刻蚀。

进一步地，步骤S04采用化学刻蚀，并采用先进工艺控制系统（APC）对第二介质膜厚度的光学测量值进行实时监控，并实时对调整刻蚀的时间进行计算。

进一步地，第二介质膜淀积后的厚度为W1，标准厚度为W0，厚度调整值为ΔW=W1-W0，调整刻蚀步骤的刻蚀速率为R，则步骤S04的调整刻蚀时间为t=ΔW/R。

进一步地，该第一介质膜是氧化硅，第二介质膜是氮化硅。

本发明提出了一种先进的自动修正前层介质膜淀积工艺偏差影响的侧墙刻蚀技术。通过在传统的侧墙刻蚀工艺中增加一步可调节侧墙厚度的化学刻蚀步骤，对前段介质膜淀积工艺造成的侧墙厚度偏移进行反向修正，从而使最终的侧墙宽度达到产品的规格。同时使用先进工艺控制（APC）技术，实现侧墙刻蚀工艺的反向自动修正。本发明消除传统工艺中，由于介质膜淀积工艺的偏移对后续离子注入工艺注入面积的影响，进而造成产品电学特性的不稳定性，甚至有废片的风险。通过侧墙刻蚀工艺的自动修正方法，也提高产品电学特性和良率的稳定性。

具体实施方式

第一实施例

本实施例中，半导体器件中侧墙的制造方法包括以下步骤：

步骤S01，提供衬底，具有多个多晶硅栅，在每个多晶硅栅上依次淀积氧化硅膜和氮化硅膜，利用光学测量仪实时量取氮化硅膜的厚度55μm，与预设的标准厚度规格50μm相减，得到厚度调整值5μm；

步骤S02，对氮化硅膜进行主刻蚀，通过调整电击的功率、腔体的压力和反应气体的流量比例，使得各向同性刻蚀的趋势增加，刻蚀介质可选用四氟甲烷、三氟甲烷、氧气和氩气；采用终点检测系统对刻蚀终点进行判断，刻蚀一达到氧化硅界面就进入下一步骤；

步骤S03，对氮化硅膜进行过刻蚀，调节刻蚀介质一氟甲烷和氧气的比例为2：1，使得氮化硅对氧化硅的刻蚀选择比达到18：1，过刻蚀半分钟；

步骤S04，采用先进工艺控制系统（APC）对每一处栅极的氮化硅膜厚度的光学测量值进行实时监控，并实时对调整刻蚀的时间进行计算，刻蚀介质可与步骤S03中相同：根据厚度调整值以及刻蚀速率1μm/min，得到调整刻蚀的刻蚀时间5分钟，化学刻蚀5分钟后，得到宽度精确符合标准的侧墙。

本实施例中，步骤S02和S03的主刻蚀和过刻蚀，可参考现有技术，如中国专利CN100490089C。本发明的要点在于对淀积一层比标准规格厚一些的介质膜之后，通过对介质膜厚度的检测，计算出刻蚀掉该多出厚度的介质膜的时间，增加一步调整刻蚀的步骤，来得到符合标准宽度的侧墙，从而提高产品的电学特性和良率的稳定性。

Claims (6)

1.一种半导体器件中侧墙的制造方法，其特征在于，包括以下步骤：

步骤S01，在栅极上依次淀积第一介质膜和第二介质膜，量取第二介质膜淀积后的成膜厚度，与标准厚度规格相减，得到厚度调整值；

步骤S02，对第二介质膜进行主刻蚀；

步骤S03，对第二介质膜进行过刻蚀；

步骤S04，对第二介质膜进行调整刻蚀：根据该厚度调整值以及刻蚀速率，得到调整刻蚀的刻蚀时间，以该刻蚀时间对第二介质膜进行再次刻蚀，得到宽度符合标准的侧墙。

2.根据权利要求1所述的半导体器件中侧墙的制造方法，其特征在于：步骤S01采用光学测量仪实时量取第二介质膜厚度。

3.根据权利要求2所述的半导体器件中侧墙的制造方法，其特征在于：步骤S02采用终点检测系统对刻蚀终点进行判断，步骤S03采用对第二介质膜高选择比的刻蚀介质进行刻蚀。

4.根据权利要求3所述的半导体器件中侧墙的制造方法，其特征在于：步骤S04采用化学刻蚀，并采用先进工艺控制系统（APC）对第二介质膜厚度的光学测量值进行实时监控，并实时对调整刻蚀的时间进行计算。

5.根据权利要求4所述的半导体器件中侧墙的制造方法，其特征在于：第二介质膜淀积后的厚度为W1，标准厚度为W0，厚度调整值为ΔW=W1-W0，调整刻蚀步骤的刻蚀速率为R，则步骤S04的调整刻蚀时间为t=ΔW/R。

6.根据权利要求1至5任一项所述的半导体器件中侧墙的制造方法，其特征在于：该第一介质膜是氧化硅，第二介质膜是氮化硅。