CN111446171B - Nmos晶体管器件速度的补偿方法 - Google Patents

Nmos晶体管器件速度的补偿方法 Download PDF

Info

Publication number
CN111446171B
CN111446171B CN202010344615.1A CN202010344615A CN111446171B CN 111446171 B CN111446171 B CN 111446171B CN 202010344615 A CN202010344615 A CN 202010344615A CN 111446171 B CN111446171 B CN 111446171B
Authority
CN
China
Prior art keywords
width
side wall
nmos transistor
saturation current
drain saturation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010344615.1A
Other languages
English (en)
Other versions
CN111446171A (zh
Inventor
陆跃春
孙超
陆尉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202010344615.1A priority Critical patent/CN111446171B/zh
Publication of CN111446171A publication Critical patent/CN111446171A/zh
Application granted granted Critical
Publication of CN111446171B publication Critical patent/CN111446171B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种NMOS晶体管器件速度的补偿方法，通过分别获得漏极饱和电流Idsat对快速热处理温度T的第一敏感度k1和漏极饱和电流Idsat对第二侧墙宽度W的第二敏感度k2，间接计算获得快速热处理温度T关于所述第二侧墙宽度W的线性系数k3，进而计算出补偿的快速热处理温度T2，以T2温度对所述NMOS晶体管器件进行快速热处理，以补偿所述第二侧墙宽度W的偏差对所述漏极饱和电流Idsat造成的漂移，使NMOS晶体管器件速度达到标准范围且减小漂移。

Description

NMOS晶体管器件速度的补偿方法
技术领域
本发明属于集成电路制造技术领域，具体涉及一种NMOS晶体管器件速度的补偿方法。
背景技术
漏极饱和电流Idsat是晶体管器件的主要性能参数，直接决定着晶体管器件的工作速度，因此常用漏极饱和电流Idsat来表征晶体管器件速度。
NMOS晶体管器件包括栅极层和位于栅极层两侧的侧墙，侧墙包括依次分布于栅极层两侧的第一侧墙和第二侧墙。
NMOS晶体管器件速度对于第二侧墙宽度敏感性非常高，工艺中制作出的第二侧墙实测宽度与第二侧墙目标宽度存在一定的偏差，或者工艺中制作出的第二侧墙宽度有离散性，均会导致NMOS晶体管器件速度漂移超出标准范围。因此需要对第二侧墙宽度引起的NMOS晶体管器件速度漂移进行补偿。
发明内容
本发明的目的在于提供一种NMOS晶体管器件速度的补偿方法，补偿第二侧墙宽度的偏差对NMOS晶体管器件速度造成的漂移，使NMOS晶体管器件速度达到标准范围且减小漂移。
本发明提供一种NMOS晶体管器件速度的补偿方法，包括：
一种NMOS晶体管器件速度的补偿方法，其特征在于，包括：
获得漏极饱和电流Idsat对快速热处理温度T的第一敏感度k1；
获得漏极饱和电流Idsat对第二侧墙宽度W的第二敏感度k2；
计算所述快速热处理温度T关于所述第二侧墙宽度W的线性系数k3，k3＝k2/k1*P％；
计算补偿的快速热处理温度T2，计算公式：T2＝T1+k3(W2-W1)，T1为快速热处理默认温度，W2为第二侧墙实测宽度，W1为第二侧墙目标宽度；
以T2温度对所述NMOS晶体管器件进行快速热处理，以补偿所述第二侧墙宽度W的偏差对所述漏极饱和电流Idsat造成的漂移。
进一步的，所述P％的取值范围为60％～80％。
进一步的，获得漏极饱和电流Idsat对快速热处理温度T的第一敏感度k1，包括：改变快速热处理温度T，收集相同第二侧墙宽度W条件下，不同的快速热处理温度T下对应的漏极饱和电流Idsat，计算快速热处理温度T变化导致漏极饱和电流Idsat变化值。
进一步的，获得漏极饱和电流Idsat对第二侧墙宽度W的第二敏感度k2，包括：改变第二侧墙宽度W，收集相同快速热处理温度T条件下，不同的第二侧墙宽度W下对应的漏极饱和电流Idsat，计算第二侧墙宽度W变化导致漏极饱和电流Idsat变化值。
进一步的，获得漏极饱和电流Idsat对第二侧墙宽度W的第二敏感度k2，包括：测量所述NMOS晶体管器件原始第二侧墙宽度W0，
增加所述第二侧墙宽度，增加后的所述第二侧墙宽度WH＝W0+(2.5％～4.5％)*W0，制作所述第二侧墙宽度为WH的第一晶圆；
减小所述第二侧墙宽度，减小后的所述第二侧墙宽度WL＝W0+(2.5％～4.5％)*W0；制作所述第二侧墙宽度为WL的第二晶圆；
所述第一晶圆和所述第二晶圆在快速热处理默认温度T1退火处理后，分别采集所述第一晶圆的漏极饱和电流Idsat和所述第二晶圆的漏极饱和电流Idsat；
计算第二侧墙宽度W变化导致漏极饱和电流Idsat变化值。
进一步的，所述第二侧墙包括氧化硅层和氮化硅层的堆叠层。
进一步的，改变第二侧墙宽度W，包括：
通过增加所述氮化硅层化学气相沉积反应时间，增加所述氮化硅层厚度，从而增加所述第二侧墙宽度；以及
通过减少所述氮化硅层化学气相沉积反应时间，减少所述氮化硅层厚度，从而减少所述第二侧墙宽度。
进一步的，所述NMOS晶体管器件包括：栅极层和位于所述栅极层两侧的侧墙，所述侧墙包括依次分布于所述栅极层两侧的第一侧墙和第二侧墙。
进一步的，所述第二侧墙宽度W采用光学形貌尺寸测量仪测量获得。
进一步的，所述P％的值为70％。
与现有技术相比，本发明具有如下有益效果：
本发明提供一种NMOS晶体管器件速度的补偿方法，通过分别获得漏极饱和电流Idsat对快速热处理温度T的第一敏感度k1和漏极饱和电流Idsat对第二侧墙宽度W的第二敏感度k2，间接计算获得快速热处理温度T关于所述第二侧墙宽度W的线性系数k3，进而计算出补偿的快速热处理温度T2，以T2温度对所述NMOS晶体管器件进行快速热处理，以补偿所述第二侧墙宽度W的偏差对所述漏极饱和电流Idsat造成的漂移，使NMOS晶体管器件速度达到标准范围且使第二侧墙宽度W的变化对所述漏极饱和电流Idsat造成的漂移减小。
附图说明
图1为本发明实施例的一种NMOS晶体管器件速度的补偿方法示意图。
图2为本发明实施例的NMOS晶体管器件结构示意图。
图3～图7为采用本发明实施例的补偿方法的五组补偿数据示意图。
其中，附图标记如下：
1-衬底；2-缓冲层；3-有源层；4-栅绝缘层；5-栅极层；6-侧墙；61-第一侧墙；62-第二侧墙；7-源极；8-漏极。
具体实施方式
研究发现第二侧墙宽度W变化对NMOS晶体管器件的速度影响较大，第二侧墙宽度W变化对PMOS晶体管器件的速度影响较小；快速热处理温度T变化对NMOS晶体管器件的速度影响较大，快速热处理温度T变化对PMOS晶体管器件的速度影响较小；因此本发明实施例的补偿方法主要针对NMOS晶体管器件。
基于上述研究，本发明实施例提供了一种NMOS晶体管器件速度的补偿方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种NMOS晶体管器件速度的补偿方法，如图1所示，包括：
S1、获得漏极饱和电流Idsat对快速热处理温度T的第一敏感度k1；
S2、获得漏极饱和电流Idsat对第二侧墙宽度W的第二敏感度k2；
S3、计算所述快速热处理温度T关于所述第二侧墙宽度W的线性系数k3，k3＝k2/k1*P％；
S4、计算补偿的快速热处理温度T2，计算公式：T2＝T1+k3(W2-W1)，T1为快速热处理默认温度，W2为第二侧墙实测宽度，W1为第二侧墙目标宽度；
S5、以T2温度对所述NMOS晶体管器件进行快速热处理，以补偿所述第二侧墙宽度W的偏差对所述漏极饱和电流Idsat造成的漂移。
如图2所示，NMOS晶体管器件包括：衬底1、位于衬底1上方的有源层3，位于所述有源层3上方的栅极层5，以及位于所述有源层3与所述栅极层5之间的栅绝缘层4；位于所述栅极层5两侧的侧墙6；其中，所述有源层3包括位于所述侧墙6两侧的源极7和漏极8。所述衬底1和所述有源层3之间设置有缓冲层2。所述侧墙6包括依次分布于栅极层5两侧的第一侧墙61和第二侧墙62。第一侧墙61例如为氧化硅层和氮化硅层的堆叠层(ON)，第二侧墙62例如也为氧化硅层和氮化硅层的堆叠层(ON)。源极7和漏极8离子注入完成后，需对NMOS晶体管器件进行快速热退火处理，以便对有源层3中因源、漏极离子掺杂造成的晶格破坏进行修复，并活化有源层中掺杂的源、漏极离子。
NMOS晶体管器件中，第一侧墙61宽度变化也对NMOS晶体管器件的速度有影响，实际工艺中采用离子注入法(IMP，implanting)就能很好补偿第一侧墙61宽度的偏差对NMOS晶体管器件速度的影响(即对漏极饱和电流Idsat造成的漂移)。而若采用离子注入法对第二侧墙62的偏差进行补偿的话，因第二侧墙62两侧分别紧邻源极7和漏极8，会对NMOS晶体管器件的其他参数产生不必要的影响。
步骤S1中，获得漏极饱和电流Idsat对快速热处理温度T的第一敏感度k1，k1可理解为ΔIdsat/ΔT。
具体的，改变快速热处理温度T，收集相同第二侧墙宽度W条件下，不同的快速热处理温度T下对应的漏极饱和电流Idsat，计算快速热处理温度T变化导致漏极饱和电流Idsat变化值，获得漏极饱和电流Idsat对快速热处理温度T的敏感度，即快速热处理温度T变化对漏极饱和电流Idsat的影响。
步骤S2中，获得漏极饱和电流Idsat对第二侧墙宽度W的第二敏感度k2，k2可理解为ΔIdsat/ΔW。
具体的，改变第二侧墙宽度W，收集相同快速热处理温度T条件下，不同的第二侧墙宽度W下对应的漏极饱和电流Idsat，计算第二侧墙宽度W变化导致漏极饱和电流Idsat变化值，获得漏极饱和电流Idsat对第二侧墙宽度W的敏感度，即第二侧墙宽度W变化对漏极饱和电流Idsat的影响。量测第二侧墙宽度W使用的工具例如为光学形貌尺寸测量仪(OCD，Optical Critical Dimension tool)。
示例性的，具体过程包括：测量半导体工艺线上生产的NMOS晶体管器件原始第二侧墙宽度W0，结合图3所示，例如采集到8号晶圆的NMOS晶体管器件原始第二侧墙宽度W0为采集到15号晶圆的NMOS晶体管器件原始第二侧墙宽度W0为/>可取相同工艺条件下生产的同一批次NMOS晶体管器件的第二侧墙宽度W的平均值作为NMOS晶体管器件原始第二侧墙宽度W0，例如取8号晶圆和15号晶圆的第二侧墙宽度W的平均值作为NMOS晶体管器件原始第二侧墙宽度W0，例如/>
第二侧墙例如为氧化硅层和氮化硅层的堆叠层(ON)，改变第二侧墙宽度W。
增加第二侧墙宽度，增加后的所述第二侧墙宽度WH＝W0+(2.5％～4.5％)*W0，例如通过增加氮化硅层CVD(化学气相沉积)反应时间，增加氮化硅层厚度，从而增加第二侧墙宽度，制作第二侧墙宽度为WH的第一晶圆；第一晶圆例如为13号晶圆按增加后的第二侧墙宽度WH为制作；
减少第二侧墙宽度，减小后的所述第二侧墙宽度WL＝W0-(2.5％～4.5％)*W0，例如通过减少氮化硅层CVD(化学气相沉积)反应时间，降低氮化硅层厚度，从而减小第二侧墙宽度，制作第二侧墙宽度为WL的第二晶圆，第二晶圆例如为14号晶圆按减少后的第二侧墙宽度WL为制作；
所述第一晶圆和所述第二晶圆在快速热处理默认温度T1退火处理后，分别采集所述第一晶圆的漏极饱和电流Idsat和所述第二晶圆的漏极饱和电流Idsat。快速热处理默认温度T1例如为1036℃，采集13号晶圆第二侧墙宽度WH例如为对应的漏极饱和电流Idsat，采集14号晶圆第二侧墙宽度WL例如为/>对应的漏极饱和电流Idsat。本步骤中，采集计算的过程，可采用正态分布，3sigma统计，最后计算第二侧墙宽度W变化导致漏极饱和电流Idsat变化值(一次递归)，获得漏极饱和电流Idsat对第二侧墙宽度W的敏感度，即第二敏感度k2,k2可理解为ΔIdsat/ΔW。
步骤S3中，计算所述快速热处理温度T关于所述第二侧墙宽度W的线性系数k3，k3＝k2/k1*P％；P％取值范围为60％～80％，示例性的，P％取值70％，图3所示的一组数据中，例如线性系数k3实际计算得0.288。
步骤S4和S5中，计算补偿的快速热处理温度T2，计算公式：T2＝T1+k3(W2-W1)，T1为快速热处理默认温度，W2为第二侧墙实测宽度，W1为第二侧墙目标宽度。以T2温度对所述NMOS晶体管器件进行快速热处理，以补偿所述第二侧墙宽度W的偏差对所述漏极饱和电流Idsat造成的漂移。
具体的，如图3所示，T1例如为1036℃，k3例如为0.288，W1例如为9号晶圆的NMOS晶体管器件第二侧墙实测宽度W2为/>根据补偿公式计算获得补偿的快速热处理温度T2为1036.4℃，以1036.4℃对9号晶圆的NMOS晶体管器件进行快速热处理，以补偿所述第二侧墙宽度W的偏差对所述漏极饱和电流Idsat造成的漂移，具体的第二侧墙宽度W的偏差为第二侧墙实测宽度与第二侧墙目标宽度的差值。9号、10号、11号和12号晶圆中的T1相同，W1也相同。同理，10号晶圆的NMOS晶体管器件第二侧墙实测宽度W2为/>计算得到补偿的快速热处理温度T2为1035.4℃；11号晶圆的NMOS晶体管器件第二侧墙实测宽度W2为/>计算得到补偿的快速热处理温度T2为1034.2℃；12号晶圆的NMOS晶体管器件第二侧墙实测宽度W2为/>计算得到补偿的快速热处理温度T2为1033.0℃；根据计算得到的补偿的快速热处理温度T2对所述NMOS晶体管器件进行快速热处理，以补偿所述第二侧墙宽度W的偏差对所述漏极饱和电流Idsat造成的漂移。
图3至图7为采用本发明实施例的补偿方法的五组补偿数据示意图。图3和图4中NMOS晶体管器件型号例如为SNVT。如图3所示，补偿前第二侧墙宽度W变化范围为对应的漏极饱和电流Idsat变化范围为620μA～680μA，ΔIdsat＝60μA。补偿后第二侧墙宽度W变化范围为/>对应的漏极饱和电流Idsat变化范围为620μA～650μA，ΔIdsat＝30μA。/>近似等于/>可见，经过补偿，在近似相同的第二侧墙宽度W变化范围内，漏极饱和电流Idsat变化从补偿前的60μA降低到补偿后的为30μA，即补偿后第二侧墙宽度W的变化对所述漏极饱和电流Idsat造成的漂移减小。
图5和图6中NMOS晶体管器件型号例如为LNVT。如图5所示，经过补偿，在近似相同的第二侧墙宽度W变化范围内，漏极饱和电流Idsat变化从补偿前的120μA降低到补偿后的为20μA，即补偿后第二侧墙宽度W的变化对所述漏极饱和电流Idsat造成的漂移减小。
图7中NMOS晶体管器件型号例如为D155_NPG，如图7所示，经过补偿，在近似相同的第二侧墙宽度W变化范围内，漏极饱和电流Idsat变化从补偿前的5.5μA降低到补偿后的为3μA，即补偿后第二侧墙宽度W的变化对所述漏极饱和电流Idsat造成的漂移减小。
结合图3至图7，可见本发明实施例的补偿方法适用于不同型号的NMOS晶体管器件。
漏极饱和电流Idsat，即在栅压Vg一定时，源/漏(Source/Drain)之间流动的最大电流。漏极饱和电流Idsat是NMOS晶体管器件的主要性能参数，直接决定着NMOS晶体管器件的工作速度，因此常用漏极饱和电流(Idsat)来表征NMOS晶体管器件速度。
快速热处理(RTA)，也叫快速热退火，是对NMOS晶体管器件激活掺杂的高温工艺，其对源漏扩散、沟道迁移率等有着重要作用。快速热处理(RTA)温度T变化改变了沟道迁移率和掺杂的激活水平以及分布。这些因素导致漏极饱和电流Idsat变化，随快速热处理温度T升高，漏极饱和电流Idsat变大。
第二侧墙宽度W变大后，NMOS晶体管器件的漏极饱和电流Idsat下降，因为第二侧墙的存在，第二侧墙下沟道区的开启变得困难，沟道区电导增大，漏极饱和电流Idsat下降。工艺中，尽可能减薄第二侧墙宽度W。
批次控制(Run-to-run control或简记为R2R control)，又称为批对批控制，是反馈控制的一种。它通过对过程的历史批次数据的统计分析来改变下一批次的制程方案(Recipe)，解决间歇过程中因缺乏在线测量手段而造成难以进行实时过程控制的问题，从而降低批次产品的质量差异。
本发明实施例中，步骤S1中获得漏极饱和电流Idsat对快速热处理温度T的第一敏感度k1，以及步骤S2中获得漏极饱和电流Idsat对第二侧墙宽度W的第二敏感度k2，均需采集批次数据，进行统计分析，用于改变下一批次的制程方案(Recipe)，例如快速热处理温度T。本发明通过快速热处理温度(RTA)R2R对NMOS晶体管器件速度补偿。
综上所述，本发明提供了一种NMOS晶体管器件速度的补偿方法，通过分别获得漏极饱和电流Idsat对快速热处理温度T的第一敏感度k1和漏极饱和电流Idsat对第二侧墙宽度W的第二敏感度k2，间接计算获得快速热处理温度T关于所述第二侧墙宽度W的线性系数k3，进而计算出补偿的快速热处理温度T2，以T2温度对所述NMOS晶体管器件进行快速热处理，以补偿所述第二侧墙宽度W的偏差对所述漏极饱和电流Idsat造成的漂移，使NMOS晶体管器件速度达到标准范围且减小漂移。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的NMOS晶体管器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (6)

1.一种NMOS晶体管器件速度的补偿方法，其特征在于，所述NMOS晶体管器件包括：栅极层和位于所述栅极层两侧的侧墙，所述侧墙包括依次分布于所述栅极层两侧的第一侧墙和第二侧墙，所述补偿方法包括：
获得漏极饱和电流Idsat对快速热处理温度T的第一敏感度k1，具体包括：改变快速热处理温度T，收集相同第二侧墙宽度W条件下，不同的快速热处理温度T下对应的漏极饱和电流Idsat，计算快速热处理温度T变化导致漏极饱和电流Idsat变化值；k1为ΔIdsat/ΔT；
获得漏极饱和电流Idsat对第二侧墙宽度W的第二敏感度k2，具体包括：改变第二侧墙宽度W，收集相同快速热处理温度T条件下，不同的第二侧墙宽度W下对应的漏极饱和电流Idsat，计算第二侧墙宽度W变化导致漏极饱和电流Idsat变化值；k2为ΔIdsat/ΔW；
计算所述快速热处理温度T关于所述第二侧墙宽度W的线性系数k3，k3＝k2/k1*P％；所述P％的取值范围为60％～80％；
计算补偿的快速热处理温度T2，计算公式：T2＝T1+k3(W2-W1)，T1为快速热处理默认温度，W2为第二侧墙实测宽度，W1为第二侧墙目标宽度；
以T2温度对所述NMOS晶体管器件进行快速热处理，以补偿所述第二侧墙宽度W的偏差对所述漏极饱和电流Idsat造成的漂移。
2.如权利要求1所述的NMOS晶体管器件速度的补偿方法，其特征在于，获得漏极饱和电流Idsat对第二侧墙宽度W的第二敏感度k2，包括：测量所述NMOS晶体管器件原始第二侧墙宽度W0，
增加所述第二侧墙宽度，增加后的所述第二侧墙宽度WH＝W0+
(2.5％～4.5％)*W0，制作所述第二侧墙宽度为WH的第一晶圆；
减小所述第二侧墙宽度，减小后的所述第二侧墙宽度WL＝W0-(2.5％～4.5％)*W0，制作所述第二侧墙宽度为WL的第二晶圆；
所述第一晶圆和所述第二晶圆在快速热处理默认温度T1退火处理后，分别采集所述第一晶圆的漏极饱和电流Idsat和所述第二晶圆的漏极饱和电流Idsat；
计算第二侧墙宽度W变化导致漏极饱和电流Idsat变化值。
3.如权利要求1所述的NMOS晶体管器件速度的补偿方法，其特征在于，所述第二侧墙包括氧化硅层和氮化硅层的堆叠层。
4.如权利要求3所述的NMOS晶体管器件速度的补偿方法，其特征在于，改变第二侧墙宽度W，包括：
通过增加所述氮化硅层化学气相沉积反应时间，增加所述氮化硅层厚度，从而增加所述第二侧墙宽度；以及
通过减少所述氮化硅层化学气相沉积反应时间，减少所述氮化硅层厚度，从而减少所述第二侧墙宽度。
5.如权利要求1至3任意一项所述的NMOS晶体管器件速度的补偿方法，其特征在于，所述第二侧墙宽度W采用光学形貌尺寸测量仪测量获得。
6.如权利要求1至3任意一项所述的NMOS晶体管器件速度的补偿方法，其特征在于，所述P％的值为70％。
CN202010344615.1A 2020-04-27 2020-04-27 Nmos晶体管器件速度的补偿方法 Active CN111446171B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010344615.1A CN111446171B (zh) 2020-04-27 2020-04-27 Nmos晶体管器件速度的补偿方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010344615.1A CN111446171B (zh) 2020-04-27 2020-04-27 Nmos晶体管器件速度的补偿方法

Publications (2)

Publication Number Publication Date
CN111446171A CN111446171A (zh) 2020-07-24
CN111446171B true CN111446171B (zh) 2023-08-18

Family

ID=71650301

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010344615.1A Active CN111446171B (zh) 2020-04-27 2020-04-27 Nmos晶体管器件速度的补偿方法

Country Status (1)

Country Link
CN (1) CN111446171B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280408A (zh) * 2013-05-31 2013-09-04 上海华力微电子有限公司 半导体器件中侧墙的制造方法
CN107275208A (zh) * 2017-05-31 2017-10-20 上海华力微电子有限公司 晶圆退火的热量补偿方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605581B1 (ko) * 2004-12-28 2006-07-31 주식회사 하이닉스반도체 콘택 저항의 온도 특성을 이용한 디지털 온도 감지기 및그를 사용한 셀프 리프레시 구동장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103280408A (zh) * 2013-05-31 2013-09-04 上海华力微电子有限公司 半导体器件中侧墙的制造方法
CN107275208A (zh) * 2017-05-31 2017-10-20 上海华力微电子有限公司 晶圆退火的热量补偿方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
孙鹏.集成电路生产中漏极饱和电流均匀性控制.《中国优秀硕士学位论文全文数据库 (信息科技辑)》.2018,(第undefined期),第32-36页. *

Also Published As

Publication number Publication date
CN111446171A (zh) 2020-07-24

Similar Documents

Publication Publication Date Title
KR100734534B1 (ko) 반도체 공정을 위한 자동화된 공정 모니터링 및 분석 시스템
US8352062B2 (en) Advanced process control for gate profile control
JP4732726B2 (ja) 半導体装置の製造方法
KR100727049B1 (ko) 마이크로전자 디바이스들의 제조시 최적의 공정 목표들을결정하는 방법
CN102569195B (zh) 利用均匀氧化物层形成于晶体管中的嵌埋σ形半导体合金
US9031684B2 (en) Multi-factor advanced process control method and system for integrated circuit fabrication
WO2012149766A1 (zh) 一种soi场效应晶体管的tcad仿真校准方法
CN104241110A (zh) 利用氟掺杂形成半导体设备结构的方法及半导体设备结构
CN111599683B (zh) 采用应力记忆技术的半导体器件的制造方法
US6856849B2 (en) Method for adjusting rapid thermal processing (RTP) recipe setpoints based on wafer electrical test (WET) parameters
CN111446171B (zh) Nmos晶体管器件速度的补偿方法
JP4880888B2 (ja) 半導体装置の製造方法
US7335518B2 (en) Method for manufacturing semiconductor device
CN108878274B (zh) 快速热退火工艺能力的监控方法
JP4761431B2 (ja) 半導体装置の製造方法
US7043328B2 (en) Method for manufacturing semiconductor device utilizing monitor wafers
US20130045609A1 (en) Method for making a semiconductor device by laser irradiation
Chao et al. Substrate Bias Effect of 28 nm-node HK/MG nMOSFETs with DPN Temperature Treatments
JP2000021803A (ja) 不純物量の測定方法およびそれを用いた半導体装置の製造方法
TW201324643A (zh) 製造半導體裝置的方法及半導體製造系統
van Roijen et al. A comprehensive approach to process control

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant