TW201324643A - 製造半導體裝置的方法及半導體製造系統 - Google Patents

製造半導體裝置的方法及半導體製造系統 Download PDF

Info

Publication number
TW201324643A
TW201324643A TW101137105A TW101137105A TW201324643A TW 201324643 A TW201324643 A TW 201324643A TW 101137105 A TW101137105 A TW 101137105A TW 101137105 A TW101137105 A TW 101137105A TW 201324643 A TW201324643 A TW 201324643A
Authority
TW
Taiwan
Prior art keywords
wafer
electron beam
semiconductor device
semiconductor
beam lithography
Prior art date
Application number
TW101137105A
Other languages
English (en)
Inventor
Masahiro Ishida
Daisuke Watanabe
Masayuki Kawabata
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201324643A publication Critical patent/TW201324643A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31752—Lithography using particular beams or near-field effects, e.g. STM-like techniques
    • H01J2237/31754—Lithography using particular beams or near-field effects, e.g. STM-like techniques using electron beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31793—Problems associated with lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31793—Problems associated with lithography
    • H01J2237/31798—Problems associated with lithography detecting pattern defects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

在使用組配成可發射一電子束以實施一圖案之微影的一電子束微影裝置製造一半導體裝置的方法中，在一晶圓上實施以該電子束微影裝置形成圖案之加工，且藉由一半導體測試裝置測量該等如此製造之半導體裝置之一電特性。接著，依據該電特性之測量結果調整該電子束微影裝置欲使用之電子束微影資料以減少在該晶圓之一表面內之該半導體裝置之電特性的變化。

Description

製造半導體裝置的方法及半導體製造系統 發明背景 發明領域
在此說明之實施例係有關於一種製造半導體裝置的方法及半導體製造系統，或更詳而言之，有關於一種包括使用電子束之一微影程序之製造半導體裝置的方法及製造系統。
相關技術之說明
在一半導體製造程序中，在離子植入、微影、退火、薄膜沈積、拋光、切割等過程中產生製造條件之變化。因此，製成之半導體裝置之電特性會在一晶圓表面內改變。
為解決這問題，在開始時或在一半導體製造線之維修後，使包括離子植入、微影、退火、薄膜沈積、拋光、切割等程序之製造條件最適當化以改善半導體裝置之產率。
但是，該等程序之製造條件的最適當化需要大量操作步驟，且該等操作步驟會增加該等半導體裝置之製造成本。
專利文獻1：日本專利公開第2008-277540號公報
專利文獻2：日本專利公開第2006-39227號公報
專利文獻3：日本專利公開第2004-158820號公報
發明概要
有鑑於以上問題，本發明之目的在於提供一種製造半導體裝置的方法及半導體製造系統，其可以較少數目之操作步驟減少在一晶圓表面內之一半導體裝置之特性變化。
依據本發明之一方面，提供一種製造半導體裝置的方法，且該方法使用組配成可發射一電子束以實施一圖案之微影的一電子束微影裝置，又，該方法包含：一晶圓加工步驟，其係實施包括使用該電子束微影裝置在一晶圓上形成圖案之加工，藉此形成一半導體裝置；一半導體測試步驟，其係測量該半導體裝置之一電特性；及，一微影資料調整步驟，其係依據在該晶圓之表面內之該半導體裝置之電特性變化調整該電子束微影裝置所使用之電子束微影資料，其中該晶圓加工步驟、該半導體測試步驟及該微影資料調整步驟重覆地實施。
依據本發明之另一方面，提供一種半導體製造系統，其包含：一晶圓加工段，其係組配成可藉由在一晶圓上實施加工而形成一半導體裝置，且該晶圓加工段包括一電子束微影裝置，該電子束微影裝置係組配成可以一電子束照射該晶圓以實施一圖案之微影；一半導體測試裝置，其係組配成可測量該半導體裝置之一電特性；及，一控制器，其係組配成可依據在該晶圓之表面內之該半導體裝置之電特性變化調整該電子束微影裝置所使用之電子束微影資料。
依據上述方面，該半導體裝置之特性變化係藉由該半導體測試裝置偵測。且接著調整一微影資料以減少一半導體裝置之特性變化。
因此，在該晶圓表面內之該半導體裝置之特性變化可在不需在各個半導體製造程序中個別地調整製造條件之情形下減少。因此，該半導體裝置之特性變化可以一較少數目之操作步驟減少。
圖式簡單說明
圖1是依據一第一實施例之一半導體製造系統之方塊圖。
圖2是依據第一實施例之一製造半導體裝置的方法之流程圖。
圖3A與3B是顯示在依據第一實施例之製造半導體裝置的方法中使用電子束微影形成一電晶體之一閘極電極之一方法的圖。
圖4是顯示圖2中之一調整電子束微影資料之方法的流程圖。
圖5A與5B是顯示使用一最小平方法偵測一整體變化之一方法的圖。
圖6A至6D是顯示使用一應用反傅立葉變換之低通濾波器擷取一整體變化之一方法的圖。
圖7A至7C是顯示依據多數晶圓間之變化擷取一整體變化之一方法的圖。
圖8A是顯示在一電晶體之一汲極電流高於一目 標特性之一部份調整電子束微影資料之一方法的圖，圖8B是顯示在該電晶體之汲極電流低於該目標特性之一部份調整電子束微影資料之一方法的圖。
圖9是顯示圖4之調整電子束微影資料之方法之一變化例的流程圖。
圖10是顯示在參照圖2至圖9所述之製造半導體裝置的方法中，當更換一晶圓批時電晶體之汲極電流特性之變動。
圖11是依據一第二實施例之一半導體製造系統的方塊圖。
圖12是顯示在第二實施例之製造半導體裝置的方法中調整電子束微影資料之一方法的流程圖。
實施例之詳細說明
以下將參照附圖說明本發明之實施例。
(第一實施例)
圖1是依據一第一實施例之一半導體製造系統之方塊圖。
如圖1所示，該實施例之一半導體製造系統10包括一晶圓加工段1，一半導體測試裝置2，及一控制器3。
該晶圓加工段1包括一光微影裝置11，一離子植入裝置12，一電子束微影裝置13，一退火裝置14，一薄膜沈積裝置15，一CMP裝置16，及一切割裝置17，且該切割裝置17係組配成可將一晶圓(一半導體基材)切割成多數晶 片。半導體晶片係藉由使用這些裝置在一供給之晶圓上實施各種程序來製造。
在該等裝置中，該電子束微影裝置13可以高準確性實施微影且因此被用來形成需要尺寸準確性之一電晶體之一閘極電極等。該電子束微影裝置13依據由稍後將說明之控制器3傳送之電子束微影資料畫出一圖案。
將一由上述晶圓加工段1製造之半導體晶片送至該半導體測試裝置2。該半導體測試裝置2測量該電晶體之電特性，且該等電特性包括一電流特性、一臨界電壓、一信號傳送延遲特性、一雜訊位準、積分非線性、微分非線性等。可使用例如ATE(自動測試設備)之測試設備作為該半導體測試裝置2。
接著，關於該製成之半導體晶片有瑕疵或無瑕疵，依據該半導體測試裝置2之測試結果進行判斷。同時，將該半導體測試裝置2之測試結果與有關半導體晶片在該晶圓上之位置資訊送至該控制器3。
該控制器3包括一整體變化擷取單元31、一目標特性儲存單元32、一特性比較單元33、及一微影資料調整單元34。該控制器3調整該電子束微影資料以減少在該晶圓表面內之半導體晶片間之電特性變化。
該等半導體裝置之特性變化包括一與在該晶圓上之位置無關地產生之局部變化及一依據在該晶圓上之位置產生之整體變化。
該等變化之局部變化亦被稱為一隨機變化且其 產生係起因於在製造時產生之高斯雜訊。該等局部變化以一無關之方式產生在該晶圓表面內或晶圓之間且因此難以修正。
另一方面，該整體變化亦被稱為一系統性變化且其產生係起因於該半導體製造系統之加工條件的變化。因此，類似之整體變化出現在不同晶圓之間。因此這實施例聚焦在這種整體變化上且對該整體變化實施修正。
詳而言之，該控制器3之整體變化擷取單元31由該半導體晶片之電特性變化擷取一整體變化。
該目標特性儲存單元32儲存表示在該晶圓之各個位置中該等半導體裝置之電特性目標值之分布的目標特性資料。為了減少該等半導體裝置之特性變化，這目標特性資料經常被設計成在整個晶圓上具有相同值。
該特性比較單元33比較該整體變化與該目標特性資料，計算在該晶圓之各位置中該目標值與整體變化之間的差，且輸出各個差至該微影資料調整單元34。
該微影資料調整單元34以可減少在該整體變化與該目標特性資料之間之差的方式調整有關在該晶圓上之各位置之電子束微影資料。接著，該微影資料調整單元34輸出該經調整電子束微影資料至該電子束微影裝置13。依此方式，在一即將來到之另一晶圓之電子束微影程序中反映該經調整電子束微影資料。
以下將說明一使用該半導體製造系統10製造半導體裝置的方法。圖2是這實施例之製造半導體裝置的方法 之流程圖。圖3A與3B是顯示在該實施例之製造半導體裝置的方法中使用電子束微影形成一電晶體之一閘極電極之一方法的圖。
首先，在圖2之步驟S11中，該晶圓加工段1實施在該電子束微影之前的程序。在此，實施在形成圖3A所示之一抗蝕膜47之前的步驟。
首先，製備一矽基材作為一晶圓(半導體基材)41。接著，例如，藉由STI形成一元件隔離絕緣膜42以隔離一元件區域。然後，將一雜質離子植入被該元件隔離絕緣膜42隔離之元件區域中，因此形成一井43。
接著，將一雜質淺離子植入該井43之一上部中，因此形成一通道區域44。然後，將具有該通道區域44之該晶圓41之一表面熱氧化且因此形成一閘極絕緣膜45。
接著，在該閘極絕緣膜45上形成一多晶矽膜作為一導電膜46。然後，在該導電膜46上形成一抗蝕膜47。
如此，完成在圖2之步驟S11中之在該電子束微影之前的製造程序。
接著，藉由使用在圖2之步驟S12中之電子束微影，形成一圖案。
首先，如圖3A所示，發射一電子束EB在欲形成一電晶體之一閘極電極的該抗蝕膜47之一部份上。
然後，如圖3B所示，藉由顯影該抗蝕膜47形成一呈該閘極電極之形狀之抗蝕圖案47a。接著，藉由乾式蝕刻該導電膜46同時使用這抗蝕圖案47a作為一遮罩，形成一 具有W0之寬度及L0之長度的閘極電極46a。
然後，移除該抗蝕圖案47a。
依此方式，完成使用在圖2之步驟S12中之電子束微影形成該圖案(該閘極電極)。
接著，在圖2之步驟S13中，該晶圓加工段1(請參見圖1)使該晶圓11進行在該電子束微影程序後之多數程序。
首先，藉離子植入一雜質同時使用該閘極電極46a作為一遮罩而形成該電晶體之源極-汲極區域，藉此產生該電晶體。然後，在該電晶體上形成一層間絕緣膜、柱塞及配線以完成該半導體裝置。
接著，將具有該等半導體裝置之晶圓41切割成多數半導體晶片。
如此，完成在步驟S13中欲在該電子束微影程序後實施之程序。
接著，在步驟S14中，以該半導體測試裝置2測量該等半導體晶片之電特性。在此，欲測量之電特性包括在分別施加一給定電壓至各電晶體之一源極電極、一汲極電極及一閘極電極時流動之一汲極電流量(一汲極電流特性)，該電晶體之一臨界電壓，一信號傳送延遲特性，一最大操作頻率，一雜訊位準，積分非線性，及微分非線性。接著，送出具有滿足預定參考值之電特性之半導體晶片作為非瑕疵品，而剩餘半導體晶片則報廢作為瑕疵品。此外，將該等半導體晶片之電特性之測量結果與有關在該晶圓上 之半導體晶片之資訊結合且輸出至該控制器3(請參見圖1)。
接著，在步驟S15中，該半導體製造系統10之控制器3決定送出作為非瑕疵品之半導體晶片數目是否到達一預設非瑕疵品數目。當該控制器3決定該等非瑕疵半導體晶片之數目到達一足夠數目(是)時，停止製造該等半導體裝置。另一方面，當該控制器3決定該等非瑕疵半導體晶片之數目不足(否)時，進行步驟S20。
在下一步驟S20中，該控制器3依據該等半導體晶片之電特性之測量結果調整該電子束微影資料。以下將詳細地說明一在步驟S20中調整電子束微影資料之方法。
圖4是顯示在圖2之步驟S20中調整電子束微影資料之方法的流程圖。
首先，在步驟S21中，該控制器3之整體變化擷取單元31依據在該晶圓上之半導體晶片之位置及該電特性之測量結果擷取一整體變化，且該整體變化係一視該晶圓上之位置而定之變化組分。
在此，藉由依據一最小平方法找到一近似彎曲表面，擷取該整體變化。
或者，可只擷取在該晶圓表面上互相垂直之兩方向(一X方向及一Y方向)上沿直線之電特性變化且可決定相對各個方向之近似曲線(或近似直線)作為在該X方向及該Y方向上之整體變化。
圖5A是顯示沿一預定方向(該X方向)延伸之一直線之一汲極電流特性之分布的圖且圖5B是顯示沿與圖 5A之直線在該晶圓之中心垂直交叉之一直線(在該Y方向上)之一汲極電流特性之分布例子的圖。
在此，依據該最小平方法由圖5A所示之汲極電流特性之分布導出一近似直線且擷取這線作為在該X方向上之整體變化。
同時，依據該最小平方法由圖5B所示之汲極電流特性之分布導出一近似直線且擷取這線作為在該Y方向上之整體變化。
除了上述最小平方法以外，在這實施例中亦可藉由任一以下方法擷取該等整體變化。
圖6A至6D是顯示使用一應用反傅立葉變換之低通濾波器擷取一整體變化之一方法的圖。
在這方法中，先使圖6A所示之電特性之分布進 行傅立葉變換，因此獲得依據頻率之振幅之分布，如圖6B所示。
接著，如圖6C所示，由依據頻率之振幅之分布擷取對應於等於或小於一給定頻率之組分。
接著，如圖6D所示，使圖6C中之頻率組分進行反傅立葉變換。這操作相當於使該電特性變化進行一低通過濾。如此，藉由圖6A之電特性變化移除起因於局部變化之高頻組分，得到一整體變化。
圖7A至7C是顯示依據多數晶圓間之變化擷取一整體變化之一方法的圖。
如圖7A所示，在這方法中，首先，擷取過去在 晶圓間之一電特性變化的資料。
接著，藉由以給予在一過去預定範圍中之資料相同加權係數之一函數褶積運算圖7A之資料獲得一整體變化，如圖7B所示。
在此，圖7A之資料係以一函數褶積運算，如圖7B所示，且該函數係設計成可提供在過去十個晶圓上之資料等於1之相同加權係數且可提供剩餘資料等於0之加權係數。這操作對應於獲得在過去十個晶圓上之資料之一移動平均。這平均操作可移除隨機產生之局部變化且因此獲得該整體變化。用以獲得該移動平均之過去資料之件數不限於十。相反地，可適當地選擇任何足以平均該等局部變化之數目。
在此，可藉由使用一如圖7C所示之函數取代圖7B所示之函數找出該整體變化。依據圖7C之函數，表示較新資料之一部份具有一較大加權係數。因此，當以圖7C之函數褶積運算圖7A之資料時，獲得一強調在最新晶圓上之資料的整體變化。
藉由以如圖7B所示之給予在X或Y方向上一預定區域中之資料相同加權係數之一函數褶積運算圖5A或圖5B之分布資料，可獲得該整體變化。此外，藉由以圖7C所示之一函數褶積運算圖5A或圖5B之分布資料，亦可獲得該整體變化。
如此，完成在圖4之步驟S21中之整體變化的擷取。
接著，當該控制器3之特性比較單元33(請參見圖1)由該目標特性儲存單元32讀出該目標特性資料時進行圖4之步驟S22。接著，為在該晶圓上之各位置找出在該電特性之目標值與該整體變化之間的差。
例如，在圖5A所示之汲極電流特性變化之情形中，為在該晶圓上在該X方向上之各位置找出在該汲極電流之一目標值Ids與該整體變化之間的一差△Id(X)。在圖5B所示之汲極電流特性變化之情形中，為在該晶圓上在該Y方向上之各位置找出在該汲極電流之一目標值Ids與該整體變化之間的一差△Id(Y)。
接著，在圖4之步驟S23中，該控制器3之微影資料調整單元34(請參見圖1)調整在該晶圓上之各位置中的電子束微影資料以將在步驟S22中找到之各個差減至最小。
在此，假設一閘極電極之寬度是W，該閘極電極之長度是L，通道遷移率是μ0(cm2/V．s)，一閘極絕緣膜每單位面積之電容是Cox(F/cm2)，該電晶體之一臨界電壓是Vth(V)，一閘極電壓是VGS，且一汲極電壓是VDS，一電晶體之一汲極電流Id可藉由以下公式表示。
如由上述公式1可了解，可藉由一在該閘極電極之寬度W與長度L之間的比例W/L改變該汲極電流Id之值。
因此，在這實施例中，在該閘極電極之寬度與長 度之間的比例W/L減少一量，且該量對應於相對在該汲極電流Id大於該目標值之一部份之目標值的差△Id(X)或△Id(Y)。詳而言之，如圖8A所示，該閘極電極之寬度W由一初始寬度W0調整至一較小寬度W1，而該閘極電極之長度L則由一初始長度L0調整至一較大長度L1。
另一方面，在該閘極電極之寬度與長度之間的比例W/L減少一量，且該量對應於相對在該汲極電流Id小於該目標值之一部份之目標值的差△Id(X)或△Id(Y)。詳而言之，如圖8B所示，該閘極電極之寬度W由一初始寬度W0調整至一較大寬度W2，而該閘極電極之長度L則由一初始長度L0調整至一較小長度L2。
在此，亦可只調整該閘極電極之寬度W與長度L中之一者。
依此方式，調整該電子束微影資料以將在該整體變化與該等目標值之間的差減至最小，且步驟S23完成。
然後，在圖2之步驟S11中加工下一個晶圓。
如上所述，依據這實施例，藉由調整該電子束微影資料減少在該晶圓表面內之半導體裝置之間的電特性變化。因此，與使在包括微影、離子植入、退火、薄膜沈積、CMP等之程序中之製造條件各自地最適當化的情形比較，可以大幅減少用以減少變化之操作步驟之數目及成本。
此外，在每次晶圓加工時實施例之半導體測試結果被用於調整該電子束微影資料。因此，這實施例不僅可處理在該晶圓表面之變化，亦可處理在一段時間後加工條 件之變化，例如在各個程序中使用之裝置的劣化。
雖然以上已說明了調整在該晶圓表面內之晶片間之特性變化的情形，但是這實施例之方法亦可用於減少在各晶片表面內之電晶體之電特性變化。
(調整電子束微影資料之方法之變化例)
圖9是顯示圖4之調整電子束微影資料之方法之一變化例的流程圖。
如圖9所示，在這變化例中，首先在步驟S31中擷取該整體變化且在後續步驟S32中找出在該整體變化與該目標特性之間的差。到目前為止之步驟係類似於圖4之步驟S21與步驟S22。
在下一步驟S33中，該控制器3之微影資料調整單元34決定在該目標特性資料之一目標值與該整體變化之間的差是否在整個晶圓之每一部份均落在一可容許範圍內。在此，當決定在該目標值與該整體變化之間的差在整個晶圓之每一部份均落在該可容許範圍內(是)時，該電子束微影資料調整單元不調整該電子束微影資料且在沒有改變之情形下應用在前次微影操作中使用之電子束微影資料。
另一方面，當在步驟S33中決定有一晶片具有未落在該可容許範圍之在該目標值與該整體變化之間的差(否)時，進行步驟S34。
在下一步驟S34中，依據一類似於圖6之步驟S23之方法調整該電子束微影資料。
如上所述，在這變化例中，當在該等目標值與該 整體變化之差落在該可容許範圍內時，省略該電子束微影資料之調整。這可節省調整該電子束微影資料所需之時間且因此增加生產量。
(第二實施例)
圖10是顯示在參照圖2至圖9所述之製造半導體裝置的方法中，當更換一晶圓批時電晶體之汲極電流特性之變動。
如圖10所示，依據第一實施例之製造半導體裝置的方法，該半導體裝置之電特性(該電晶體之汲極電流)之平均值在更換一晶圓批後立即明顯地改變。這是因為該雜質濃度在屬於不同批之晶圓間不同且該半導體裝置之汲極電流改變等於該雜質濃度之差的量。
請注意該電子束微影資料之調整係在該更換批中之第二晶圓上或後實施。因此，該電特性之變化隨著加工晶圓之數目之增加而逐漸增加。
但是，無法為欲緊接在該換批後加工之晶圓適當地調整該電子束微影資料，且在這晶圓上之半導體裝置之產率降低。
有鑒於以上情形，以下欲說明之一第二實施例設想一半導體製造系統及一製造半導體裝置的方法，其可減少欲緊接在更換一晶圓批後製造之一半導體裝置之電特性的變化。
圖11是依據第二實施例之一半導體製造系統的方塊圖，且圖12是顯示在第二實施例之製造半導體裝置的 方法中調整電子束微影資料之一方法的流程圖。
圖11所示之一半導體製造系統20與圖1所示之半導體製造系統10不同處在於第二實施例之控制器3包括一批間偏差加入器35，且該批間偏差加入器35位在一整體變化擷取單元31與一特性比較單元33之間。
該批間偏差加入器35，例如，依據在更換該批之前之一晶圓之一雜質濃度及在更換該批之後之一晶圓之一雜質濃度，計算在更換該批之前及之後之電特性的改變(一批間偏差)。
請注意該半導體製造系統20之其他組態係類似於圖1之半導體製造系統10之其他組態，且因此藉由相同符號表示相同構成物且省略其說明。此外，這實施例之製造半導體裝置的方法類似於參照圖2說明之製造半導體裝置的方法，但是調整電子束微影資料之方法(步驟S20)除外。
以下將說明這實施例之製造半導體裝置的方法。
圖12是顯示這實施例之調整電子束微影資料之方法的流程圖。
首先，在步驟S41中，該控制器3之整體變化擷取單元31擷取一整體變化。在此，依據一類似於在圖4之步驟S21中擷取該整體變化之方法實施在步驟S41中擷取一整體變化之方法。
接著，在步驟S42中，該批間偏差加入器35依據在更換該批之前及之後之該晶圓之雜質濃度，計算在更換該批之前及之後之電特性的改變(該批間偏差)。在此，該批 間偏差之值係假設為在整個晶圓表面上均相同。接著，該批間偏差加入器35將這批間偏差加入該整體變化且輸出如此獲得之該值至該特性比較單元33。
接著，在步驟S43中，該控制器3之特性比較單元33由該目標特性儲存單元32讀出該目標特性資料，且找出在該批間偏差與該整體變化之和與該電特性之目標值之間的差。
然後，在步驟S44，該控制器3之微影資料調整單元34調整該電子束微影資料以將在該批間偏差與該整體變化之和與該電特性之目標值之間的差減至最小。
如上所述，在這實施例中，該電子束微影資料係在更換該批之後且在加工該第一晶圓之前，依據在該等批之間之該雜質濃度差。這可減少緊接更換該批後該第一晶圓之電特性之變化。如此，可防止緊接更換該批後在該晶圓上之產率降低。
(其他實施例)
雖然以上已說明了減少在該等電晶體間之汲極電流之變化的例子，但是這實施例之方法亦可應用於減少該汲極電流以外之各種電特性之變化。
包括在一邏輯電路等中之一電晶體之延遲時間或操作速度的變化係取決於該電晶體之汲極電流之大小。因此，亦可如同在減少該汲極電流變化之情形中一般地，藉由調整在該電子束微影資料中該閘極電極之寬度W與長度L之比例W/L，減少延遲時間或操作速度之變化。
同時，在例如一AD轉換器或一DA轉換器之一類比電路中使用之一電晶體的任何雜訊、積分非線性及微分非線性在該電晶體之閘極電極之面積增加時應減少是習知的。
因此，可依據使用該半導體測試裝置2之雜訊、積分非線性及微分非線性中任一者之測量結果，以增加具有超過一預定參考值之一雜訊特性等之電晶體之閘極電極之面積之方式調整該電子束微影資料。
此外，隨著設置在一半導體裝置中之接觸柱塞數目，改變在一半導體裝置中之一電源線及一接地線中任一者之阻抗特性是習知的。
因此，可藉由使用該電子束微影裝置13形成該半導體裝置之接觸柱塞及配線圖案，且可依據該阻抗特性之變化，調整在該微影中使用之電子束微影資料中之並列接觸柱塞數或該配線圖案寬度。
在這情形中，藉由在該阻抗特性或該電源線及該接地線中任一者降低至該目標值以下之一部份，減少欲設置之接觸柱塞數，可減少該電子束微影程序中該電子束之發射數且可減少加工時間。
1‧‧‧晶圓加工段
2‧‧‧半導體測試裝置
3‧‧‧控制器
10‧‧‧半導體製造系統
11‧‧‧光微影裝置
12‧‧‧離子植入裝置
13‧‧‧電子束微影裝置
14‧‧‧退火裝置
15‧‧‧薄膜沈積裝置
16‧‧‧CMP裝置
17‧‧‧切割裝置
20‧‧‧半導體製造系統
31‧‧‧整體變化擷取單元
32‧‧‧目標特性儲存單元
33‧‧‧特性比較單元
34‧‧‧微影資料調整單元
35‧‧‧批間偏差加入器
41‧‧‧晶圓(半導體基材)
42‧‧‧元件隔離絕緣膜
43‧‧‧井
44‧‧‧通道區域
45‧‧‧閘極絕緣膜
46‧‧‧導電膜
46a‧‧‧閘極電極
47‧‧‧抗蝕膜
47a‧‧‧抗蝕圖案
EB‧‧‧電子束
Ids‧‧‧目標值
△Id(X),△Id(Y)‧‧‧差
L‧‧‧長度
L0‧‧‧長度；初始長度
L1‧‧‧較大長度
L2‧‧‧較小長度
S11,S12,S13,S14,S15,S20,S21,S22,S23,S31,S32,S33,S34,S41,S42,S43,S44‧‧‧步驟
W‧‧‧寬度
W0‧‧‧寬度；初始寬度
W1‧‧‧較小寬度
W2‧‧‧較大寬度
圖1是依據一第一實施例之一半導體製造系統之方塊圖。
圖2是依據第一實施例之一製造半導體裝置的方法之流程圖。
圖3A與3B是顯示在依據第一實施例之製造半導體裝置的方法中使用電子束微影形成一電晶體之一閘極電極之一方法的圖。
圖4是顯示圖2中之一調整電子束微影資料之方法的流程圖。
圖5A與5B是顯示使用一最小平方法偵測一整體變化之一方法的圖。
圖6A至6D是顯示使用一應用反傅立葉變換之低通濾波器擷取一整體變化之一方法的圖。
圖7A至7C是顯示依據多數晶圓間之變化擷取一整體變化之一方法的圖。
圖8A是顯示在一電晶體之一汲極電流高於一目標特性之一部份調整電子束微影資料之一方法的圖，圖8B是顯示在該電晶體之汲極電流低於該目標特性之一部份調整電子束微影資料之一方法的圖。
圖9是顯示圖4之調整電子束微影資料之方法之一變化例的流程圖。
圖10是顯示在參照圖2至圖9所述之製造半導體裝置的方法中，當更換一晶圓批時電晶體之汲極電流特性之變動。
圖11是依據一第二實施例之一半導體製造系統的方塊圖。
圖12是顯示在第二實施例之製造半導體裝置的方法中調整電子束微影資料之一方法的流程圖。
S11,S12,S13,S14,S15,S20‧‧‧步驟

Claims (12)

  1. 一種製造半導體裝置的方法，且該方法使用組配成可發射一電子束以實施一圖案之微影的一電子束微影裝置，又，該方法包含：一晶圓加工步驟，其係實施包括使用該電子束微影裝置在一晶圓上形成圖案之加工，藉此形成一半導體裝置；一半導體測試步驟，其係測量該半導體裝置之一電特性；及一微影資料調整步驟，其係依據在該晶圓之一表面內之該半導體裝置之電特性變化而調整該電子束微影裝置所使用之電子束微影資料，其中該晶圓加工步驟、該半導體測試步驟及該微影資料調整步驟重覆地實施。
  2. 如申請專利範圍第1項之製造半導體裝置的方法，其中該微影資料調整步驟包含以下步驟：由該半導體裝置之電特性之變化擷取一整體變化，且該整體變化係視在該晶圓上之一位置而定之一組分；找出在該整體變化與在該晶圓上之多數位置之各位置的該電特性之一目標值之間的差；及依據在該整體變化與該電特性之目標值之間的差而調整該電子束微影資料之一圖案形狀。
  3. 如申請專利範圍第2項之製造半導體裝置的方法，其中 該電子束微影裝置係用以形成包括在該半導體裝置中之一電晶體的一閘極電極。
  4. 如申請專利範圍第3項之製造半導體裝置的方法，其中該電特性是在施加一給定閘極電壓至該電晶體之閘極電極時流動之一汲極電流的量，且在該微影資料調整步驟中，調整在該晶圓之表面上之該等多數位置之各位置的該閘極電極之一寬度W與一長度L之間的一比例W/L，以將該汲極電流之量的變化減至最小。
  5. 如申請專利範圍第3項之製造半導體裝置的方法，其中該電特性是該電晶體之雜訊及非線性中任一者，且在該微影資料調整步驟中，進行一調整以增加具有超過一給定參考值之該電晶體之雜訊及非線性中任一者之一部份的該閘極電極之一面積。
  6. 如申請專利範圍第2項之製造半導體裝置的方法，其中該微影資料調整步驟包含將一批間偏差加入該整體變化之一批間偏差加入步驟，該批間偏差係由更換一晶圓批所造成之該半導體裝置之電特性的變化量，且該電子束微影資料之圖案形狀係依據該電特性之目標值與該批間偏差與該整體變化之和之間的差而被調整。
  7. 一種半導體製造系統，包含：一晶圓加工段，其係組配成可藉由在一晶圓上實施加工而形成一半導體裝置，且該晶圓加工段包括一電子 束微影裝置，該電子束微影裝置係組配成可以一電子束照射該晶圓以實施一圖案之微影；一半導體測試裝置，其係組配成可測量該半導體裝置之一電特性；及一控制器，其係組配成可依據在該晶圓之一表面內之該半導體裝置之電特性的變化調整該電子束微影裝置所使用之電子束微影資料。
  8. 如申請專利範圍第7項之半導體製造系統，其中該控制器包含：一整體變化擷取單元，其係組配成可由該半導體裝置之電特性之變化擷取一整體變化，且該整體變化係視在該晶圓上之一位置而定之一組分；一目標值特性儲存單元，其係組配成可儲存在該晶圓上之多數位置之各位置的該半導體裝置之電特性之一目標值；一特性比較單元，其係組配成可計算在該整體變化與在該晶圓上之該等多數位置之各位置的該電特性之該目標值之間的差；及一微影資料調整單元，其係組配成可依據在該整體變化與該電特性之該目標值之間的差而調整該電子束微影資料之一圖案形狀。
  9. 如申請專利範圍第8項之半導體製造系統，其中該電子束微影裝置係用以形成被包括在該半導體裝置中之一電晶體的一閘極電極。
  10. 如申請專利範圍第9項之半導體製造系統，其中該電特性是在施加一給定閘極電壓至該電晶體之該閘極電極時流動之一汲極電流的量，且該微影資料調整單元調整在該晶圓上之該等多數位置之各位置的該閘極電極之一寬度W與一長度L之間的一比例W/L，以將該汲極電流之量的變化減至最小。
  11. 如申請專利範圍第9項之半導體製造系統，其中該電特性是該電晶體之雜訊及非線性中任一者，且該微影資料調整單元實施一調整以增加具有超過一給定參考值之該電晶體之雜訊及非線性中任一者之一位置的該閘極電極之一面積。
  12. 如申請專利範圍第9項之半導體製造系統，其中該控制器包含一批間偏差加入器，其係組配成將一批間偏差加入該整體變化，該批間偏差係由更換一晶圓批所造成之該半導體裝置之電特性的變化量，且該控制器之該微影資料調整單元依據該電特性之該目標值與該批間偏差與該整體變化之和之間的差而調整該電子束微影資料之圖案形狀。
TW101137105A 2011-11-09 2012-10-08 製造半導體裝置的方法及半導體製造系統 TW201324643A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011245406A JP5426637B2 (ja) 2011-11-09 2011-11-09 半導体装置の製造方法及び半導体製造装置

Publications (1)

Publication Number Publication Date
TW201324643A true TW201324643A (zh) 2013-06-16

Family

ID=48145299

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101137105A TW201324643A (zh) 2011-11-09 2012-10-08 製造半導體裝置的方法及半導體製造系統

Country Status (4)

Country Link
US (1) US9070607B2 (zh)
JP (1) JP5426637B2 (zh)
DE (1) DE102012109941A1 (zh)
TW (1) TW201324643A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3415988A1 (en) * 2017-06-14 2018-12-19 ASML Netherlands B.V. Device manufacturing methods

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254012A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd 露光データ作成方法及びその装置
US5943550A (en) * 1996-03-29 1999-08-24 Advanced Micro Devices, Inc. Method of processing a semiconductor wafer for controlling drive current
US6946668B1 (en) * 2000-03-21 2005-09-20 Hitachi, Ltd. Electron beam lithography device and drawing method using electron beams
US6346426B1 (en) * 2000-11-17 2002-02-12 Advanced Micro Devices, Inc. Method and apparatus for characterizing semiconductor device performance variations based on independent critical dimension measurements
DE10208164B4 (de) * 2002-02-26 2006-01-12 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Steuern einer elektrischen Eigenschaft eines Feldeffekttransistors
JP2004158820A (ja) * 2002-09-09 2004-06-03 Toshiba Corp 不良解析システム、不良解析方法、不良解析プログラム、及び半導体装置の製造方法
JP4057928B2 (ja) * 2003-02-12 2008-03-05 株式会社日立ハイテクノロジーズ 半導体パターン評価システム
US6931337B2 (en) * 2003-06-24 2005-08-16 International Business Machines Corporation Lithography tool image quality evaluating and correcting
US7057715B2 (en) * 2003-06-27 2006-06-06 International Business Machines Corporation Lithography tool test patterns and method
JP2005063993A (ja) * 2003-08-08 2005-03-10 Hitachi Ltd 半導体デバイスの製造方法および製造システム
JP4316442B2 (ja) * 2004-07-27 2009-08-19 株式会社東芝 評価システム、露光描画システム及び評価方法
JP2006039337A (ja) 2004-07-29 2006-02-09 Nec Electronics Corp 液晶表示装置及びその駆動回路
JP4874580B2 (ja) * 2005-06-14 2012-02-15 株式会社東芝 異常原因特定方法および異常原因特定システム
JP5147167B2 (ja) * 2005-07-29 2013-02-20 キヤノン株式会社 決定方法及びプログラム
US7393703B2 (en) * 2006-05-10 2008-07-01 International Business Machines Corporation Method for reducing within chip device parameter variations
JP2008277540A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 描画データ生成方法、荷電粒子ビーム描画システム、半導体装置の製造方法、及び描画方法
US7635843B1 (en) * 2007-07-13 2009-12-22 Xilinx, Inc. In-line reliability test using E-beam scan
JP4922094B2 (ja) * 2007-07-26 2012-04-25 株式会社東芝 パターンデータ作成方法
JP5495481B2 (ja) * 2007-09-26 2014-05-21 株式会社東芝 寸法変換差予測方法、フォトマスクの製造方法、電子部品の製造方法、および寸法変換差予測プログラム
KR20110042188A (ko) * 2008-10-24 2011-04-25 가부시키가이샤 어드밴티스트 전자 디바이스 및 제조 방법
JP5549094B2 (ja) * 2009-03-30 2014-07-16 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5515496B2 (ja) * 2009-08-04 2014-06-11 富士通セミコンダクター株式会社 荷電粒子ビーム露光方法と半導体装置の製造方法

Also Published As

Publication number Publication date
DE102012109941A1 (de) 2013-05-16
JP2013102074A (ja) 2013-05-23
US9070607B2 (en) 2015-06-30
US20130115723A1 (en) 2013-05-09
JP5426637B2 (ja) 2014-02-26

Similar Documents

Publication Publication Date Title
US20060022295A1 (en) Evaluation method and manufacturing method of semiconductor device
US20130110276A1 (en) Multi-factor advanced process control method and system for integrated circuit fabrication
US8577494B2 (en) Semiconductor manufacturing apparatus and control system and control method therefor
US8241924B2 (en) Method and system for controlling an implantation process
US7696021B2 (en) Semiconductor device manufactured using a non-contact implant metrology
JP2009099857A (ja) 半導体装置の製造システムと製造方法
TW201324643A (zh) 製造半導體裝置的方法及半導體製造系統
KR100934791B1 (ko) 전류특성 측정용 반도체 소자 및 반도체 소자의 전류특성측정 방법
CN109449095B (zh) 一种监控离子注入掺杂浓度的方法
CN110400745A (zh) 快速补偿芯片内图形线宽均匀性的方法
JP3732220B1 (ja) イオン注入量分布評価方法
JP5561245B2 (ja) 半導体基板の評価方法
US10074578B2 (en) Semiconductor device and method for producing the same
JP2016201405A (ja) 炭化珪素半導体装置の製造方法
US20130045609A1 (en) Method for making a semiconductor device by laser irradiation
US8809077B2 (en) Method of manufacturing semiconductor device
CN113223979B (zh) 栅氧化层工艺中的厚度补偿方法
JP4083878B2 (ja) 不純物量の測定方法
CN111446171B (zh) Nmos晶体管器件速度的补偿方法
JP6172102B2 (ja) Ｓｏｉ基板の評価方法
JP4880890B2 (ja) 半導体装置の製造方法
US9748152B2 (en) Semiconductor arrangement and formation thereof
TWI637180B (zh) 測量半導體裝置之橫向擴散長度的方法
JP2008147460A (ja) 半導体ウエーハの評価方法
KR20030078636A (ko) 반도체 장치의 프로세스 파라미터 결정 방법 및 그것을 이용한 반도체 장치의 제조 방법