KR20110042188A - 전자 디바이스 및 제조 방법 - Google Patents

전자 디바이스 및 제조 방법

Info

Publication number
KR20110042188A
KR20110042188A KR1020117003751A KR20117003751A KR20110042188A KR 20110042188 A KR20110042188 A KR 20110042188A KR 1020117003751 A KR1020117003751 A KR 1020117003751A KR 20117003751 A KR20117003751 A KR 20117003751A KR 20110042188 A KR20110042188 A KR 20110042188A
Authority
KR
South Korea
Prior art keywords
floating electrode
electronic device
electron beam
signal
signal processing
Prior art date
Application number
KR1020117003751A
Other languages
English (en)
Inventor
다이스케 와타나베
토시유키 오카야스
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110042188A publication Critical patent/KR20110042188A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

입력 신호에 따른 출력 신호를 생성하는 전자 디바이스에 있어서, 입력 신호를 수취하는 입력 단자 및 상기 출력 신호를 출력하는 출력 단자의 사이에, 반도체 기판 상에 형성되는 트랜지스터를 가지며, 입력 신호를 수취하여, 입력 신호에 따른 출력 신호를 생성하는 신호 처리부와, 트랜지스터의 게이트 전극과 상기 반도체 기판의 사이에 형성되어 전자빔이 조사되는 것으로 전하를 축적하는 플로팅 전극을 포함하고, 신호 처리부는, 플로팅 전극에 축적된 전하량에 따라, 출력 신호의 전기 특성을 보정하는 전자 디바이스를 제공한다.

Description

전자 디바이스 및 제조 방법{ELECTRONIC DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은, 전자 디바이스 및 제조 방법에 관한 것이다.
반도체 회로 등의 전자 디바이스는, 입력 신호에 대해서 소정의 신호 처리를 실시하는 회로를 가진다. 예를 들면, 전자 디바이스는 입력 신호를 지연시키는 회로, 입력 신호의 진폭을 변화시키는 회로 등을 가진다. 이러한 신호 처리 회로는, 소정의 특성을 가지도록 형성된다(예를 들면, 특허 문헌 1 참조).
일본특허공개 2001－7660호 공보
그러나, 신호 처리 회로의 제조 불균형에 의해, 이러한 신호 처리 회로의 특성이, 소정의 특성에 대해서 오차를 가지는 경우가 있다. 예를 들면, 반도체 회로를 형성하는 프로세스에서 생기는, 불순물 농도의 불균형, 에칭의 불균형 등에 의해 신호 처리 회로의 특성에 오차가 생겨 버리는 경우가 있다.
여기에서, 본 발명은, 상기의 과제를 해결할 수 있는 신호 처리 회로 및 제조 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 입력 신호에 따른 출력 신호를 생성하는 전자 디바이스에 있어서, 입력 신호를 수취하여, 입력 신호에 따른 출력 신호를 생성하는 신호 처리부와, 전자빔이 조사되는 것으로 전하를 축적하는 플로팅 전극을 포함하고, 신호 처리부는, 플로팅 전극에 축적된 전하량에 따라, 출력 신호의 전기 특성을 보정하는 전자 디바이스를 제공한다.
제2 태양에서는, 입력 신호에 따른 출력 신호를 생성하는 전자 디바이스의 제조 방법에 있어서, 전자빔이 조사되는 것으로 전하를 축적하는 플로팅 전극을 형성하고, 입력 신호를 수취하여, 입력 신호에 따른 출력 신호를 생성하는 한편, 플로팅 전극에 축적된 전하량에 따라, 출력 신호의 전기 특성을 보정하는 신호 처리부를 형성하고, 신호 처리부의 동작을 시험하고, 신호 처리부의 시험 결과에 따라, 플로팅 전극에 전자빔을 조사하는 제조 방법을 제공한다.
또한, 상기의 발명의 개요는, 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 일 실시 형태에 관한 전자 디바이스(100)의 구성예를 나타내는 도면이다.
도 2는 전자 디바이스(100)의 다른 구성예를 나타내는 도면이다.
도 3은 전자 디바이스(100)의 다른 구성예를 나타내는 도면이다.
도 4는 전자 디바이스(100)의 제조 방법의 일례를 나타내는 플로우 차트이다.
도 5는 전자 디바이스(100)의 다른 제조 방법예를 나타내는 플로우 차트이다.
도 6은 스위치(16)의 구조예를 나타내는 도면이다.
도 7은 스위치(16)의 다른 구조예를 나타내는 도면이다.
도 8은 트랜지스터(14)의 구조예를 나타내는 도면이다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 일 실시 형태에 관한 전자 디바이스(100)의 구성예를 나타내는 도면이다. 전자 디바이스(100)는, 입력 신호에 대해서 소정의 신호 처리를 실시한 출력 신호를 생성한다. 본 예의 전자 디바이스(100)는, 신호 처리부(10), 조정부(20), 및 플로팅 전극(30)을 구비한다. 전자 디바이스(100)는, 반도체 기판에 형성되는 반도체 회로이어도 된다.
신호 처리부(10)는, 입력 신호를 수취하여, 입력 신호에 대해서 소정의 신호 처리를 실시한 출력 신호를 생성한다. 예를 들면 신호 처리부(10)는, 도 1에 도시된 바와 같이, 종속 접속된 복수의 지연 요소(12)를 가지는 지연 회로이어도 된다. 본 예의 신호 처리부(10)는, 입력 신호를 소정의 지연량으로 지연시킨 출력 신호를 생성한다. 예를 들면 신호 처리부(10)에서의 지연량은, 지연 요소(12)에게 줄 수 있는 바이어스 전압에 의해 변화한다.
플로팅 전극(30)은, 전자빔이 조사되는 것으로 전하를 축적한다. 예를 들면 플로팅 전극(30)은, 전자빔의 전류 밀도 및 전자빔의 조사 시간에 따른 전하량을 축적한다.
조정부(20)는, 플로팅 전극(30)에 축적된 전하량에 따라, 신호 처리부(10)가 출력하는 출력 신호의 전기 특성을 보정한다. 본 예의 조정부(20)는, 플로팅 전극(30)에 축적된 전하량에 따라, 지연 요소(12)에게 주는 바이어스 전압을 조정하는 것으로, 신호 처리부(10)에서의 지연량을 보정한다.
예를 들면 조정부(20)는, 플로팅 전극(30)에 축적된 전하량에 따른 아날로그 전압을 수취하여, 해당 아날로그 전압에 기초하여, 지연 요소(12)에게 주는 바이어스 전압을 조정하여도 된다. 또한, 조정부(20)는, 플로팅 전극(30)에 축적된 전하량에 따른 디지털 값을 수취하여, 해당 디지털 값에 기초하여, 지연 요소(12)에게 주는 바이어스 전압을 조정하여도 된다.
예를 들면 플로팅 전극(30)은, 전자빔이 조사되었는지 여부를 나타내는 2값의 디지털 값을 생성하여도 된다. 또한, 복수 비트의 디지털 값을 생성하기 위하여, 전자 디바이스(100)는, 하나의 신호 처리부(10)에 대해서, 복수의 플로팅 전극(30)을 가져도 된다. 또한, 전자 디바이스(100)가 복수의 신호 처리부(10)를 가지는 경우, 플로팅 전극(30)은, 신호 처리부(10)마다 설치되어도 된다. 또한, 마찬가지로, 하나의 조정부(20)에 대해서, 복수의 플로팅 전극(30)을 가져도 된다.
플로팅 전극(30)에는, 신호 처리부(10)가 출력하는 출력 신호의 전기 특성이, 소정의 특성이 되도록, 전자빔이 조사된다. 예를 들면 외부의 장치가, 출력 신호의 전기 특성을 측정하여도 된다. 그리고, 외부의 전자빔 조사 장치가, 해당 전기 특성에 기초하여, 플로팅 전극(30)에 전자빔을 조사하여도 된다.
또한, 플로팅 전극(30)은, 조사된 전자빔에 의한 전하량을 유지하기 위하여, 접지 전위, 배선, 전극, 그 외의 전자 부품으로부터 절연된다. 또한, 플로팅 전극(30)은, 전자빔이 조사 가능하게 형성된다. 예를 들면, 플로팅 전극(30)을 덮는 절연막에는, 전자빔이 조사되는 비아 홀이 형성되어도 된다.
또한, 플로팅 전극(30)은, 적어도 제조 단계의 일부에서, 전자빔이 조사 가능하게 형성되어도 된다. 이 경우, 전자 디바이스(100)의 제조 중에 신호 처리부(10)의 전기적 특성을 측정하고, 플로팅 전극(30)에 전자빔을 조사하여도 된다. 이 경우는, 제조가 완료된 전자 디바이스(100)에서, 플로팅 전극(30)은, 전자빔이 조사 가능하지 않아도 된다. 이상과 같은 구성에 의해, 신호 처리부(10)에서의 전기적 특성을, 소정의 특성으로 보정할 수 있다.
도 2는, 전자 디바이스(100)의 다른 구성예를 나타내는 도면이다. 본 예의 전자 디바이스(100)는, 신호 처리부(10)의 내부에 플로팅 전극(30)이 형성된다. 예를 들면 플로팅 전극(30)은, 신호 처리부(10)의 내부에 형성되는 트랜지스터(14)에 설치되어도 된다. 이 경우, 전자 디바이스(100)는, 조정부(20)을 별도로 구비하지 않아도 된다.
트랜지스터(14)는, 신호 처리부(10)에서의 입력 단자 및 출력 단자의 사이 에서, 반도체 기판 상에 형성되는 FET이어도 된다. 플로팅 전극(30)은, 트랜지스터(14)의 게이트 전극과 반도체 기판의 사이에 형성된다. 트랜지스터(14)의 임계값 전압은, 플로팅 전극(30)에 축적된 전하량에 의해 변화한다.
이 때문에, 플로팅 전극(30)이 축적하는 전하량을 조정하는 것으로, 신호 처리부(10)에서의 전기적 특성을 조정할 수 있다. 도 1에 관련해 설명한 경우와 같이, 플로팅 전극(30)에는, 출력 신호의 측정 결과에 따라 전자빔이 조사되어도 된다.
도 3은, 전자 디바이스(100)의 다른 구성예를 나타내는 도면이다. 본 예의 전자 디바이스(100)는, 신호 처리부(10)의 내부에 플로팅 전극(30)이 형성된다. 본 예의 전자 디바이스(100)는, 복수의 전송 선로(18) 및 복수의 스위치(16)를 구비한다.
복수의 전송 선로(18)는, 각각 다른 전기적 특성을 가지고, 입력 신호를 병렬로 전송한다. 복수의 스위치(16)는, 복수의 전송 선로(18)에 대응하여 설치된다. 각각의 스위치(16)에는, 플로팅 전극(30)이 형성되어 플로팅 전극(30)에게 주어진 전하량에 따라, 대응하는 전송 선로(18)에 입력 신호를 전송시키는지 여부를 스위칭한다.
이러한 구성에서, 어느 플로팅 전극(30)에 전자빔을 조사할지를 선택하는 것으로, 신호 처리부(10)의 특성을 조정할 수 있다. 또한, 신호 처리부(10)의 특성을 변경하고자 하는 경우, 전하가 축적되고 있는 플로팅 전극(30)에 자외선을 조사하여 전하를 소거하고 나서, 소정의 플로팅 전극(30)에 전자빔을 조사하여도 된다.
도 4는, 전자 디바이스(100)의 제조 방법의 일례를 나타내는 플로우 차트이다. 우선, 신호 처리부(10) 및 플로팅 전극(30)을, 반도체 기판에 형성한다(S200). 다음으로, 신호 처리부(10)의 전기적 특성을 측정한다(S202). 신호 처리부(10)는, 입력 신호를 수취하여, 입력 신호에 따른 출력 신호를 생성하는 한편, 플로팅 전극(30)에 축적된 전하량에 따라, 출력 신호의 전기 특성을 보정한다.
신호 처리부(10)의 전기적 특성이, 소정의 특성에 대해서 오차를 가지고 있는 경우, 해당 전기적 특성에 대응하는 플로팅 전극(30)에, 측정 결과에 따른 조사량으로 전자빔을 조사한다(S204). 그리고, 전자 디바이스(100)의 다른 구조를 형성하여, 전자 디바이스(100)를 패키지한다(S206). 이러한 처리에 의해, 특성을 미리 조정한 전자 디바이스(100)을 제조할 수 있다. 또한, 전자 디바이스(100)를 제조하는 공정에, 자외선을 이용하는 공정이 있는 경우, 전자빔을 조사하는 스텝은, 자외선을 이용하는 공정의 후에 실시하는 것이 바람직하다.
도 5는, 전자 디바이스(100)의 다른 제조 방법예를 나타내는 플로우 차트이다. 우선, 신호 처리부(10) 및 플로팅 전극(30)을, 반도체 기판에 형성한다(S200). 다음으로, 신호 처리부(10)의 전기적 특성을 측정한다(S202). 그리고, 신호 처리부(10)의 동작이, 소정의 사양을 만족하고 있는지 여부를 판정한다(S203). 신호 처리부(10)의 동작이, 소정의 사양을 만족하고 있는 경우에는, 전자 디바이스(100)를 패키지하여(S206) 처리를 종료한다.
신호 처리부(10)의 동작이, 소정의 사양을 만족하지 않은 경우, 해당 동작에 대응하는 플로팅 전극(30)에, 측정 결과에 따른 조사량으로 전자빔을 조사한다(S204). 이에 의해, 신호 처리부(10)의 특성을 보정한다.
다음으로, 신호 처리부(10)의 동작을 재차 측정한다(S208). 그리고, 신호 처리부(10)의 동작이, 소정의 사양을 만족하고 있는지 여부를 판정한다(S210). 이 때, S210에서는, 신호 처리부(10)의 미리 정해진 영역마다, 동작의 양부를 판정하여도 된다. 신호 처리부(10)의 모든 영역의 동작이, 정상으로 판정된 경우에는, 전자 디바이스(100)를 패키지하여(S206) 처리를 종료한다.
신호 처리부(10)의 어느 하나의 영역의 동작이, 소정의 사양을 만족하지 않은 경우, 자외선을 전자 디바이스(100) 또는 신호 처리부(10)의 전면에 조사한다(S212). 이에 의해, 각각의 플로팅 전극(30)에 축적되고 있는 전하를 제거한다. 그리고, S204로부터의 처리를 반복하여, 각각의 플로팅 전극(30)에 재차, 전자빔을 조사한다.
단, 2번째 이후의 S204에서의 처리에서는, S210의 처리에서 정상으로 판정된 신호 처리부(10)의 영역에 대해서, 전회와 동일한 설정으로 전자빔을 조사한다. 또한, 불량으로 판정된 신호 처리부(10)의 영역에 대해서는, 전자빔의 조사 개소, 조사 시간, 전류량 등을 변경하여, 전자빔을 조사한다. 이러한 처리를 반복하는 것으로, 신호 처리부(10)의 각 영역에 대해서, 적절한 조사 조건으로 전자빔을 조사할 수 있다.
도 6은, 스위치(16)의 구조예를 나타내는 도면이다. 스위치(16)는, 플로팅 전극(30)을 게이트 전극으로 하는 FET이어도 된다.
스위치(16)는, 반도체 기판 상에 이산화 실리콘 등의 절연성의 물질에 의해 형성되는 복수의 분리 영역(115)에 의해 나누어진 영역에 설치되어 소스 영역(111), 드레인 영역(113), 플로팅 전극(30), 비아 홀(151), 및 가드 링(171)을 포함한다.
소스 영역(111) 및 베이스 영역(113)은, 반도체 기판의 표층부에 서로 이간하여 형성된다. 소스 영역(111) 및 드레인 영역(113)은, 예를 들면 단결정 실리콘의 반도체 기판의 상면으로부터 소정의 깊이까지 인 이온을 주입함으로써 형성되어도 된다. 스위치(16)가 N형의 채널 특성을 가지는 경우, 반도체 기판은 P형의 기판인데 대해, 소스 영역(111) 및 드레인 영역(113)은, N형의 영역이어도 된다.
플로팅 전극(30)은, 반도체 기판 상에 이산화 실리콘 등의 절연성의 물질을 적층하여 형성되는 절연막(121)을 사이에 두고 소스 영역(111) 및 드레인 영역(113)과 대향하여 설치된다. 본 예에서, 플로팅 전극(30)은, 반도체 기판의 면 방향으로 소스 영역(111)과 드레인 영역(113)의 사이에 설치되어도 된다.
비아 홀(151)은, 도전 재료에 의해 형성되어, 절연막(123)의 표면으로부터 플로팅 전극(30)까지 관통하여 설치된다. 본 예에서, 플로팅 전극(30) 상에는, 절연 성의 물질을 적층한 절연막(122) 및 절연막(123)이 형성되고 있고, 비아 홀(151)은, 이들 절연막(122, 123)을 관통하여 설치되어, 그 일단이 절연막(123)의 표면에 노출한다.
패턴 배선(161) 및 패턴 배선(162)는, 절연막(122)과 절연막(123)의 사이에 설치된다. 패턴 배선(161)은, 반도체 기판 상에 설치되는 소스 단자와 소스 영역(111)을 전기적으로 접속한다. 패턴 배선(162)는, 드레인 단자와 드레인 영역(113)을 전기적으로 접속한다. 소스 단자는, 예를 들면 전송 선로(18)에 접속되어도 된다.
가드 링(171)은, 예를 들면 도전성의 금속 재료에 의해 형성되어 절연막(123)의 표면에서 비아 홀(151)을 둘러싸도록 설치된다. 본 예에서, 가드 링(171)은, 기준 전위에 전기적으로 접속되어도 된다. 또한, 가드 링(171)은, 본 예와 같이 비아 홀(151)의 주위에 고리 형상으로 형성되는 형태로 한정되지 않고, 예를 들면 사각형 혹은 다각형으로 형성되어도 된다.
이러한 구성에서, 절연막(123)으로부터 표출하는 비아 홀(151)에 대해서 전자빔을 조사함으로써, 플로팅 전극(30)에는, 그 조사량에 따른 전하량이 축적된다. 이 때문에, 스위치(16)를 제어할 수 있다. 또한, 스위치(16)의 소스 단자, 또는 드레인 단자에는, 플로팅 전극(30)에 축적된 전하량에 따른 전압 및 전류가 생기므로, 도 1에 관련해 설명한 바와 같이, 해당 전압 또는 전류에 기초하여, 신호 처리부(10)의 특성을 조정하여도 된다.
또한, 본 예에서, 비아 홀(151)에 대해서 전자빔을 조사했을 때에, 조사된 전자빔에 포함되는 전자의 일부가 비아 홀(151)의 주위에 산란하는 일이 있다. 그렇지만, 상기와 같이 비아 홀(151)의 주위에 도전성의 가드 링(171)이 설치되고 있으므로, 산란한 전자는 가드 링(171)에 의해 트랩된다. 따라서, 스위치(16)에서, 산란한 전자가 예를 들면 절연막(123)에 취입됨으로써, 절연막(123)에 시간의 경과에 따라 전하가 축적되는 것을 막을 수 있다.
도 7은, 스위치(16)의 다른 구조예를 나타내는 도면이다. 도 6에 관련해 설명한 플로팅 전극(30)은, 표면의 모두가 절연막(122)으로 덮여 있었지만, 본 예의 플로팅 전극(30)은, 표면의 적어도 일부가 표출하도록, 절연막(122)으로 덮여 있어도 된다. 예를 들면, 도 7에 도시된 바와 같이, 본 예의 스위치(16)는, 비아 홀(151)에 대신하여, 관통공(191)을 가져도 된다. 다른 구조는, 도 6에 관련해 설명한 스위치(16)와 동일하여도 된다.
관통공(191)은, 절연막(122)에서, 절연막(122)의 표면으로부터 플로팅 전극(30)까지 관통하여 형성된다. 이러한 구성에서도, 관통공(191)을 통해서 플로팅 전극(30)에 전자빔을 조사함으로써, 플로팅 전극(30)에는, 그 조사량에 따른 전하량이 축적된다. 관통공(191)의 직경은, 전자빔의 직경보다도 큰 것이 바람직하다.
도 8은, 트랜지스터(14)의 구조예를 나타내는 도면이다. 트랜지스터(14)는, 반도체 기판(40) 상에 형성되는 FET이어도 된다. 이 경우, 트랜지스터(14)의 게이트 전극(44)는, 절연막(42)을 통해서 반도체 기판(40)의 표면에 형성된다. 또한, 게이트 전극(44)의 표면의 일부에도, 절연막(46)이 형성되어도 된다.
플로팅 전극(30)은, 트랜지스터(14)의 게이트 전극(44)이 형성되는 반도체 기판(40)의 표면에서, 트랜지스터(14)의 게이트 전극(44)과 이간하는 한편, 트랜지스터(14)의 게이트 전극(44)에 따라 형성된다. 플로팅 전극(30)은, 도 8에 도시된 바와 같이, 트랜지스터(14)의 채널 방향과 수직인 방향으로, 게이트 전극(44)과 이간하여 형성되어도 된다. 해당 수직 방향에서의 게이트 전극(44) 및 플로팅 전극(30)의 거리 D는, 플로팅 전극(30)에서의 전하량에 의해, 트랜지스터(14)의 임계값 전압이 변화하는 정도로 근접하고 있는 것이 바람직하다. 또한, 플로팅 전극(30) 및 게이트 전극(44)의 사이에는, 유전 재료가 설치되어도 된다.
또한, 플로팅 전극(30)은, 절연막(42) 상에 형성되어도 된다. 또한, 플로팅 전극(30)의 표면에는, 절연막(46)이 형성되지 않아도 된다. 또한, 도 6 또는 도 7에 도시된 플로팅 전극(30)과 같이, 비아 홀(151) 또는 관통공(191)을 가지는 절연막(46)이, 플로팅 전극(30)의 표면에 형성되어도 된다. 이러한 구성에 의해, 플로팅 전극(30)에 용이하게 전자빔을 조사하여, 트랜지스터(14)의 특성을 조정할 수 있다.
이상, 발명을 실시의 형태를 이용해 설명했지만, 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.
10···신호 처리부
12···지연 요소
14···트랜지스터
16···스위치
18···전송 선로
20···조정부
30···플로팅 전극
40···반도체 기판
42···절연막
44···게이트 전극
46···절연막
100···전자 디바이스
111···소스 영역
113···드레인 영역
115···분리 영역
121···절연막
122···절연막
123···절연막
151···비아 홀
161···패턴 배선
162···패턴 배선
171···가드 링
191···관통공

Claims (11)

  1. 입력 신호에 따른 출력 신호를 생성하는 전자 디바이스에 있어서,
    상기 입력 신호를 수취하여, 상기 입력 신호에 따른 상기 출력 신호를 생성하는 신호 처리부; 및
    전자빔이 조사되는 것으로 전하를 축적하는 플로팅 전극
    을 포함하고,
    상기 신호 처리부는, 상기 플로팅 전극에 축적된 전하량에 따라, 상기 출력 신호의 전기 특성을 보정하는,
    전자 디바이스.
  2. 제1항에 있어서,
    상기 신호 처리부는, 상기 입력 신호를 수취하는 입력 단자 및 상기 출력 신호를 출력하는 출력 단자의 사이에, 반도체 기판 상에 형성되는 트랜지스터를 가지며,
    상기 플로팅 전극은, 상기 트랜지스터의 게이트 전극과 상기 반도체 기판의 사이에 형성되는,
    전자 디바이스.
  3. 제2항에 있어서,
    상기 신호 처리부는, 상기 입력 신호를 수취하는 입력 단자 및 상기 출력 신호를 출력하는 출력 단자의 사이에, 반도체 기판 상에 형성되는 트랜지스터를 가지며,
    상기 플로팅 전극은, 상기 트랜지스터의 게이트 전극이 형성되는 상기 반도체 기판의 표면에서, 상기 트랜지스터의 게이트 전극과 이간하는 한편, 상기 트랜지스터의 게이트 전극에 따라 형성되는,
    전자 디바이스.
  4. 제3항에 있어서,
    각각의 상기 플로팅 전극의 표면을 덥는 절연막; 및
    상기 절연막의 표면으로부터 상기 플로팅 전극까지 관통하는 도전 재료의 비아 홀
    을 더 포함하는,
    전자 디바이스.
  5. 제4항에 있어서,
    상기 절연막의 표면에서 상기 비아 홀을 둘러싸도록 설치되어, 기준 전위에 접속되는 가드 링을 더 포함하는,
    전자 디바이스.
  6. 제3항에 있어서,
    각각의 상기 플로팅 전극의 표면을 덮는 절연막을 더 포함하고,
    상기 절연막에는, 상기 절연막의 표면으로부터 상기 플로팅 전극까지 관통하는 관통공이 형성되는,
    전자 디바이스.
  7. 제3항에 있어서,
    각각의 상기 플로팅 전극의 표면의 적어도 일부가 표출하도록, 상기 플로팅 전극의 표면을 덮는 절연막을 더 포함하는,
    전자 디바이스.
  8. 입력 신호에 따른 출력 신호를 생성하는 전자 디바이스의 제조 방법에 있어서,
    전자빔이 조사되는 것으로 전하를 축적하는 플로팅 전극을 형성하고,
    상기 입력 신호를 수취하여, 상기 입력 신호에 따른 상기 출력 신호를 생성하는 한편, 상기 플로팅 전극에 축적된 전하량에 따라, 상기 출력 신호의 전기 특성을 보정하는 신호 처리부를 형성하고,
    상기 신호 처리부의 동작을 시험하고,
    상기 신호 처리부의 시험 결과에 따라, 상기 플로팅 전극에 전자빔을 조사하는,
    제조 방법.
  9. 제8항에 있어서,
    상기 플로팅 전극에 전자빔을 조사한 후, 상기 신호 처리부의 동작을 시험하고,
    상기 신호 처리부의 동작이 소정의 사양을 만족하지 않는 경우에, 각각의 상기 플로팅 전극에 재차 상기 전자빔을 조사하는,
    제조 방법.
  10. 제9항에 있어서,
    각각의 상기 플로팅 전극에 재차 상기 전자빔을 조사하기 전에, 상기 신호 처리부의 전면에 자외선을 조사하는,
    제조 방법.
  11. 제10항에 있어서,
    각각의 상기 플로팅 전극에 재차 상기 전자빔을 조사하는 경우, 동작이 정상으로 판정된 상기 신호 처리부의 영역에 대해서는, 전회와 동일한 설정으로 전자빔을 조사하는,
    제조 방법.
KR1020117003751A 2008-10-24 2008-10-24 전자 디바이스 및 제조 방법 KR20110042188A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/069374 WO2010046997A1 (ja) 2008-10-24 2008-10-24 電子デバイスおよび製造方法

Publications (1)

Publication Number Publication Date
KR20110042188A true KR20110042188A (ko) 2011-04-25

Family

ID=42119057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117003751A KR20110042188A (ko) 2008-10-24 2008-10-24 전자 디바이스 및 제조 방법

Country Status (5)

Country Link
US (1) US8614465B2 (ko)
JP (1) JPWO2010046997A1 (ko)
KR (1) KR20110042188A (ko)
TW (1) TWI393345B (ko)
WO (1) WO2010046997A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130102581A (ko) * 2010-09-03 2013-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치의 제조 방법
JP5426637B2 (ja) * 2011-11-09 2014-02-26 株式会社アドバンテスト 半導体装置の製造方法及び半導体製造装置

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU461729B2 (en) * 1971-01-14 1975-06-05 Rca Corporation Charge coupled circuits
US4646119A (en) * 1971-01-14 1987-02-24 Rca Corporation Charge coupled circuits
US4292729A (en) * 1977-09-19 1981-10-06 Motorola, Inc. Electron-beam programmable semiconductor device structure
US4317084A (en) * 1979-09-17 1982-02-23 Massachusetts Institute Of Technology Oscillator that includes a charge-flow transistor
US4450537A (en) * 1981-08-19 1984-05-22 Siemens Aktiengesellschaft Monolithically integrated read-only memory
US4672412A (en) * 1983-11-09 1987-06-09 General Electric Company High fill-factor ac-coupled x-y addressable Schottky photodiode array
JPH0512988A (ja) * 1990-10-13 1993-01-22 Canon Inc 半導体電子放出素子
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
JPH05114699A (ja) * 1991-07-24 1993-05-07 Fujitsu Ltd 半導体抵抗装置とその抵抗値設定方法
DE69223707T2 (de) * 1991-09-13 1998-05-20 Canon Kk Halbleiter-Elektronenemittierende Einrichtung
US5497146A (en) * 1992-06-03 1996-03-05 Frontec, Incorporated Matrix wiring substrates
DE69316960T2 (de) * 1992-11-12 1998-07-30 Koninkl Philips Electronics Nv Elektronenröhre mit Halbleiterkathode
JPH07249688A (ja) * 1994-03-11 1995-09-26 Fujitsu Ltd 半導体集積回路装置
US5969400A (en) * 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
US5900654A (en) * 1995-07-17 1999-05-04 Spratt; James P. Radiation hardened charge coupled device
JP3171785B2 (ja) * 1996-06-20 2001-06-04 富士通株式会社 薄型表示装置、及びそれに用いる電界放出陰極の製造方法
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
JPH1117017A (ja) * 1997-06-26 1999-01-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6512566B1 (en) * 1997-10-24 2003-01-28 Canon Kabushiki Kaisha Matrix substrate, liquid crystal display device using it, and method for producing the matrix substrate
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP4450892B2 (ja) 1999-06-22 2010-04-14 株式会社アドバンテスト アナログ信号処理回路、ａｄ変換装置、半導体デバイス試験装置およびオシロスコープ
US6355493B1 (en) * 1999-07-07 2002-03-12 Silicon Wafer Technologies Inc. Method for forming IC's comprising a highly-resistive or semi-insulating semiconductor substrate having a thin, low resistance active semiconductor layer thereon
US6599781B1 (en) * 2000-09-27 2003-07-29 Chou H. Li Solid state device
US20100276733A1 (en) * 2000-09-27 2010-11-04 Li Choa H Solid-state circuit device
EP1265295A3 (en) * 2001-06-04 2004-05-12 Matsushita Electric Industrial Co., Ltd. Silicon carbide Schottky diode and method for manufacturing the same
US7034339B2 (en) * 2001-08-09 2006-04-25 Idemitsu Kosan Co., Ltd. Organic EL display device having host compound and phosphorescent luminous compound, and method of driving same
JP4575664B2 (ja) * 2001-09-25 2010-11-04 独立行政法人科学技術振興機構 固体電解質を用いた電気素子
US6859031B2 (en) * 2002-02-01 2005-02-22 Credence Systems Corporation Apparatus and method for dynamic diagnostic testing of integrated circuits
US7075593B2 (en) * 2003-03-26 2006-07-11 Video Display Corporation Electron-beam-addressed active-matrix spatial light modulator
US7358113B2 (en) * 2004-01-28 2008-04-15 Zettacore, Inc. Processing systems and methods for molecular memory
US7495378B2 (en) * 2004-07-15 2009-02-24 Ngk Insulators, Ltd. Dielectric device
EP1901067A3 (en) * 2004-08-03 2009-05-13 On-Chip Cellomics Consortium Cellomics system
US7388251B2 (en) * 2004-08-11 2008-06-17 Micron Technology, Inc. Non-planar flash memory array with shielded floating gates on silicon mesas
JP4705771B2 (ja) * 2004-08-30 2011-06-22 三菱電機株式会社 半導体装置の製造方法
WO2006132659A2 (en) * 2005-06-06 2006-12-14 President And Fellows Of Harvard College Nanowire heterostructures
JP4909552B2 (ja) * 2005-09-12 2012-04-04 旭硝子株式会社 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法
US7675796B2 (en) * 2005-12-27 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
GB2445313B (en) * 2006-02-14 2011-03-23 Nat Inst Of Advanced Ind Scien Photo field effect transistor and integrated photodetector using same
CN101405866A (zh) * 2006-02-17 2009-04-08 雷文布里克有限责任公司 量子点转换装置
JP5142494B2 (ja) * 2006-08-03 2013-02-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP2064733A2 (en) * 2006-09-19 2009-06-03 Sandisk Corporation Array of non-volatile memory cells with floating gates formed of spacers in substrate trenches
JP5137840B2 (ja) * 2006-09-20 2013-02-06 株式会社アドバンテスト スイッチ装置および試験装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US8349167B2 (en) * 2006-12-14 2013-01-08 Life Technologies Corporation Methods and apparatus for detecting molecular interactions using FET arrays
EP2092322B1 (en) * 2006-12-14 2016-02-17 Life Technologies Corporation Methods and apparatus for measuring analytes using large scale fet arrays
WO2008075615A1 (en) * 2006-12-21 2008-06-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and light-emitting device
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
WO2010029618A1 (ja) * 2008-09-10 2010-03-18 株式会社アドバンテスト メモリデバイス、メモリデバイスの製造方法、およびデータ書込方法
US20100301398A1 (en) * 2009-05-29 2010-12-02 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes
KR20100130850A (ko) * 2009-06-04 2010-12-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5333342B2 (ja) * 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
JP5544918B2 (ja) * 2010-02-16 2014-07-09 住友電気工業株式会社 炭化珪素絶縁ゲート型半導体素子およびその製造方法
US20120256193A1 (en) * 2011-04-08 2012-10-11 Intersil Americas Inc. Monolithic integrated capacitors for high-efficiency power converters

Also Published As

Publication number Publication date
US20110193138A1 (en) 2011-08-11
WO2010046997A1 (ja) 2010-04-29
JPWO2010046997A1 (ja) 2012-03-15
US8614465B2 (en) 2013-12-24
TWI393345B (zh) 2013-04-11
TW201023508A (en) 2010-06-16

Similar Documents

Publication Publication Date Title
US7339249B2 (en) Semiconductor device
US20150069615A1 (en) Semiconductor device
PH12015502386B1 (en) Socket for semiconductor chip test and method of manufacturing the same
KR20110042188A (ko) 전자 디바이스 및 제조 방법
US8183664B2 (en) Electrostatic discharge protection device, method of manufacturing the same, method of testing the same
TWI735556B (zh) 高電子遷移率的電晶體以及用於製造高電子遷移率的電晶體之方法
KR101153815B1 (ko) 반도체 장치 및 그 제조 방법
US10788525B2 (en) Semiconductor device, measurement device, measurement method, and semiconductor system for plasma induced damage (PID) measurement
KR20200004246A (ko) 반도체 장치
US7582537B2 (en) Zener diode and methods for fabricating and packaging same
JP5165925B2 (ja) 半導体装置
JP5426637B2 (ja) 半導体装置の製造方法及び半導体製造装置
CN102042997B (zh) 判断等离子体损伤来源的电路结构及方法
US6709969B1 (en) Method for fabricating a gas insulated gate field effect transistor
US9589854B2 (en) Alignment monitoring structure and alignment monitoring method for semiconductor devices
JP7047734B2 (ja) トレンチゲート型半導体装置の製造方法
WO2009101870A1 (ja) 半導体装置
JP7078499B2 (ja) 半導体素子、電子機器、イメージセンサ、計測装置、半導体素子の製造方法
US20240055303A1 (en) Fabricating method for test element group
US8361886B2 (en) Method for programming an anti-fuse element, and semiconductor device
US11183387B2 (en) Semiconductor device, semiconductor wafer and method for manufacturing semiconductor device
US6787862B2 (en) Gas insulated gate field effect transistor
JP2017041529A (ja) 半導体装置及びその製造方法
US11283021B2 (en) Compound semiconductor device including MOTT insulator for preventing device damage due to high-energy particles
Ninomiya et al. V th control by halo implantation using the SEN's MIND system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application