TWI393345B - 電子元件及其製造方法 - Google Patents

電子元件及其製造方法 Download PDF

Info

Publication number
TWI393345B
TWI393345B TW098135805A TW98135805A TWI393345B TW I393345 B TWI393345 B TW I393345B TW 098135805 A TW098135805 A TW 098135805A TW 98135805 A TW98135805 A TW 98135805A TW I393345 B TWI393345 B TW I393345B
Authority
TW
Taiwan
Prior art keywords
processing unit
signal processing
floating electrode
electronic component
signal
Prior art date
Application number
TW098135805A
Other languages
English (en)
Other versions
TW201023508A (en
Inventor
Daisuke Watanabe
Toshiyuki Okayasu
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201023508A publication Critical patent/TW201023508A/zh
Application granted granted Critical
Publication of TWI393345B publication Critical patent/TWI393345B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

電子元件及其製造方法
本發明是關於一種電子元件及其製造方法。
半導體電路等的電子元件具有對輸入訊號實施規定的訊號處理之電路。例如，電子元件具有使輸入訊號延遲的電路、使輸入訊號的振幅進行變化的電路等。這些訊號處理電路具有規定的特性而形成(例如，參照專利文獻1)。
[專利文獻1]日本專利早期公開之特開2001-7660號公報
但是，由於訊號處理電路的製造差異，這些訊號處理電路的特性有時對規定的特性具有誤差。例如，有時會因形成半導體電路的步驟中所產生之雜質濃度的差異、蝕刻的差異等，而使訊號處理電路的特性產生誤差。
因此，本發明的目的是提供一種能夠解決上述課題的訊號處理電路以及製造方法。該目的是藉由申請專利範圍中所記述之特徵的組合而達成。而且，從屬項規定本發明的更加有利的具體例子。
為了解決上述課題，本發明的第1形態提供一種電子元件，為生成與輸入訊號相稱的輸出訊號之電子元件，包括：訊號處理部，其接收輸入訊號，並生成與輸入訊號相稱的輸出訊號；以及浮動電極，其藉由照射電子射束而積蓄電荷；而且，訊號處理部依據在浮動電極中所積蓄的電荷量，對輸出訊號的電氣特性進行修正。
本發明的第2形態提供一種製造方法，為一種生成與輸入訊號相稱的輸出訊號之電子元件的製造方法，其形成藉由照射電子射束而積蓄電荷之浮動電極，並形成訊號處理部，其接收輸入訊號，以生成與輸入訊號相稱的輸出訊號，且依據在浮動電極中所積蓄的電荷量，對輸出訊號的電氣特性進行修正，而且，對訊號處理部的動作進行測試，並依據訊號處理部的測試結果，向浮動電極照射電子射束。
另外，上述發明的概要並未列舉發明的必要特徵的全部，而且，這些特徵群的子集也可又形成發明。
以下，通過發明的實施形態來對本發明進行說明，但以下的實施形態並不對關於申請專利範圍的發明進行限定。而且，實施形態中所說明之特徵的組合的全部也未必是發明的解決方法所必須的。
圖1所示為關於一實施形態的電子元件100之構成例。電子元件100生成對輸入訊號進行規定的訊號處理後所得之輸出訊號。本例的電子元件100包括訊號處理部10、調整部20及浮動電極30。電子元件100可為在半導體基板上所形成的半導體電路。
訊號處理部10接收輸入訊號，並生成對輸入訊號進行規定的訊號處理後所得之輸出記號。例如，訊號處理部10可如圖1所示那樣，為具有縱向連接的多個延遲元件12之延遲電路。本例的訊號處理部10生成使輸入訊號以規定的延遲量進行延遲後所得的輸出訊號。例如，訊號處理部10的延遲量依據賦予到延遲元件12的偏壓而變化。
浮動電極30藉由照射電子射束而積蓄電荷。例如，浮動電極30積蓄與電子射束的電流密度及電子射束的照射時間相稱的電荷量。
調整部20依據浮動電極30所積蓄的電荷量，對訊號處理部10所輸出之輸出訊號的電氣特性進行修正。本例的調整部20藉由依據浮動電極30所積蓄的電荷量，對賦予到延遲元件12的偏壓進行調整，藉此來修正訊號處理部10的延遲量。
例如，調整部20可接收一種與浮動電極30中所積蓄的電荷量相稱的類比電壓，並根據該類比電壓，而調整賦予到延遲元件12的偏壓。而且，調整部20可接收一種與浮動電極30中所積蓄的電荷量相稱的數位值，並根據該數位值，而調整賦予到延遲元件12的偏壓。
例如，浮動電極30可生成用於表示是否照射了電子射束之2值的數位值。而且，為了生成多個位元的數位值，電子元件100對一個訊號處理部10可具有多個浮動電極30。而且，在電子元件100具有多個訊號處理部10的情況下，浮動電極30可在每一訊號處理部10中設置。而且，同樣地，對一個調整部20可具有多個浮動電極30。
對浮動電極30，以訊號處理部10所輸出的輸出訊號的電氣特性成為規定的特性之形態，來照射電子射束。例如，外部的裝置可對輸出訊號的電氣特性進行測定。然後，外部的電子射束照射裝置可根據該電氣特性，而對浮動電極30照射電子射束。
另外，浮動電極30為了保持因照射的電子射束所形成的電荷量，而與接地電位、配線、電極及其它的電子構件絕緣。而且，浮動電極30以電子射束可照射的形態而形成。例如，在覆蓋浮動電極30的絕緣膜上，可形成照射了電子射束的通孔。
而且，浮動電極30至少在製造階段的一部分中，以電子射束可照射的形態而形成。在這種情況下，可在電子元件100的製造中測定訊號處理部10的電氣特性，並對浮動電極30照射電子射束。這種情況在製造完成了的電子元件100中，浮動電極30也可為電子射束不能照射者。利用以上那樣的構成，可將訊號處理部10的電氣特性修正為規定的特性。
圖2所示為電子元件100的其它的構成例。本例的電子元件100在訊號處理部10的內部形成該浮動電極30。例如，浮動電極30可設置在訊號處理部10的內部所形成的電晶體14上。在這種情況下，電子元件100也可不另外設置調整部20。
電晶體14可為在訊號處理部10的輸入終端及輸出終端之間形成於半導體基板上的FET。浮動電極30形成於電晶體14的閘極和半導體基板之間。電晶體14的閾值(threshold value)電壓根據該浮動電極30中所積蓄的電荷量而變化。
因此，藉由調整浮動電極30所積蓄的電荷量，可對訊號處理部10的電氣特性進行調整。與關於圖1所說明的情況同樣地，可依據輸出訊號的測定結果而對浮動電極30照射電子射束。
圖3所示為電子元件100的其它的構成例。本例的電子元件100在訊號處理部10的內部形成有浮動電極30。本例的電子元件100具有多個傳送線路18及多個開關16。
多個傳送線路18分別具有不同的電氣特性，且並列地傳送輸入訊號。多個開關16與多個傳送線路18對應而設置。在各個開關16中形成有浮動電極30，依據賦予到浮動電極30的電荷量，對是否向對應的傳送線路18傳送輸入訊號來進行轉換。
在這樣的構成中，可藉由對哪個浮動電極30照射電子射束，而調整訊號處理部10的特性。另外，在要變更訊號處理部10的特性的情況下，可在對積蓄著電荷的浮動電極30照射紫外線並消去電荷之後，向規定的浮動電極30照射電子射束。
圖4所示為電子元件100的製造方法的一個例子之流程圖。首先，在半導體基板上形成訊號處理部10及浮動電極30(S200)。接著，測定該訊號處理部10的電氣特性(S202)。訊號處理部10接收輸入訊號，並生成與輸入訊號相稱的輸出訊號，且依據浮動電極30中所積蓄的電荷量，對輸出訊號的電氣特性進行修正。
在訊號處理部10的電氣特性相對於規定的特性具有誤差的情況下，對與該電氣特性相對應的浮動電極30，以與測定結果相稱的照射量來照射電子射束(S204)。然後，形成電子元件100的其它的構造，並封裝該電子元件100(S206)。利用這種處理，可製造預先調整了特性的電子元件100。另外，當在製造電子元件100的過程中具有利用紫外線的過程時，照射電子射束的步驟在利用紫外線的過程之後執行較佳。
圖5所示為電子元件100的另一製造方法例的流程圖。首先，在半導體基板上形成訊號處理部10及浮動電極30(S200)。接著，測定該訊號處理部10的電氣特性(S202)。然後，判定訊號處理部10的動作是否滿足規定的規格(S203)。在訊號處理部10的動作滿足規定的規格的情況下，將電子元件100進行封裝(S206)並結束處理。
在訊號處理部10的動作不滿足規定的規格的情況下，對與該動作對應的浮動電極30，以與測定結果對稱的照射量而照射電子射束(S204)。藉此而對訊號處理部10的特性進行修正。
接著，再次測定訊號處理部10的動作(S208)。然後，判定訊號處理部10的動作是否滿足規定的規格(S210)。此時，在S210中，於訊號處理部10的預先確定的每一區域，判定動作的好壞。在訊號處理部10的全部區域的動作被判定為正常的情況下，將電子元件100進行封裝(S206)並結束處理。
在訊號處理部10的某個區域的動作不滿足規定的規格的情況下，對電子元件100或訊號處理部10的全面照射紫外線(S212)。藉此而除去各個浮動電極30中所積蓄的電荷。然後，反復進行從S204開始的處理，並對各個浮動電極30再次照射電子射束。
但是，在第2次以後的S204的處理中，對在S210的處理中判定為正常的訊號處理部10的區域，以與前述相同的設定而照射電子射束。另外，對判定為不良的訊號處理部10的區域，變更電子射束的照射位置、照射時間、電流量等而照射電子射束。藉由反復進行這種處理，可對訊號處理部10的各區域，以適當的照射條件而照射電子射束。
圖6所示為開關16的構造例。開關16可為將浮動電極30作為閘極的FET。
開關16設置在半導體基板上的利用二氧化矽等的絕緣性物質所形成的多個分離區域115所分隔之區域上，包含源極區域111、汲極區域113、浮動電極30、通孔151及護圈(guard ring)171。源極區域111及汲極區域113在半導體基板的表層部上彼此分離地形成。
源極區域111及汲極區域113可藉由從例如單晶矽的半導體基板的上面注入磷離子直到規定的深度為止而形成。在開關16具有N型的通道特性的情況下，半導體基板為P型的基板，與此相對，源極區域111及汲極區域113可為N型的區域。
浮動電極30挾持絕緣膜121並與源極區域111及汲極區域113對向而設置，其中，絕緣膜121是在半導體基板上層疊二氧化矽等的絕緣性物質而形成。在本例中，浮動電極30可在半導體基板的面方向上設置於源極區域111和汲極區域113之間。
通孔151利用導電材料而形成，且從絕緣膜123的表面貫通到浮動電極30為止而設置著。在本例中，在浮動電極30上形成層疊了絕緣性物質的絕緣膜122及絕緣膜123，且通孔151貫通這些絕緣膜122、123而設置著，並使其一端在絕緣膜123的表面露出。
圖案配線161及圖案配線162設置在絕緣膜122和絕緣膜123之間。圖案配線161將半導體基板上所設置的源極終端和源極區域111予以電氣連接。圖案配線162將汲極終端和汲極區域113予以電氣連接。源極終端可與傳送線路18相連接。
護圈171由例如導電性的金屬材料形成，且在絕緣膜123的表面上以包圍通孔151的形態而設置著。在本例中，護圈171可與基準電位電氣連接。另外，護圈171並不限定於如本例那樣在通孔151的周圍呈圓環狀形成的形態，也可形成為例如方形或多角形狀。
在這種構成中，藉由對從絕緣膜123露出到表面的通孔151照射電子射束，而在浮動電極30中積蓄著與該照射量相稱的電荷量。因此，可控制開關16。而且，由於在開關16的源極終端或汲極終端產生了與浮動電極30中所積蓄的電荷量相稱的電壓及電流，所以也可如利用圖1所說明的那樣，根據該電壓或電流而調整該訊號處理部10的特性。
另外，在本例中，當對通孔151照射電子射束時，有時在照射的電子射束中所包含的電子的一部分會散亂在通孔151的周圍。但是，由於如上述那樣在通孔151的周圍設置導電性的護圈171，所以散亂的電子由護圈171所捕獲(trap)。因此，在開關16中，由於散亂的電子被例如絕緣膜123取入，所以可防止絕緣膜123經常地積蓄著電荷之情況。
圖7所示為開關16的其它的構造例。與圖6所關聯說明的浮動電極30是表面的全部由絕緣膜122覆蓋，但本例的浮動電極30可以表面的至少一部分露出之形態而以絕緣膜122覆蓋。例如，如圖7所示，本例的開關16可具有貫通孔191以取代通孔151。其它的構造與圖6所關聯說明的開關16相同。
貫通孔191在絕緣膜122上，從絕緣膜122的表面貫通到浮動電極30為止而形成。即使在這種構成中，也可藉由通過貫通孔191對浮動電極30照射電子射束，而在浮動電極30中積蓄與該照射量相稱的電荷量。貫通孔191的直徑較電子射束的直徑大較佳。
圖8所示為電晶體14的構造例。電晶體14可為在半導體基板40上所形成的FET。在這種情況下，電晶體14的閘極44經由絕緣膜42而形成在半導體基板40的表面上。而且，在閘極44的表面的一部分上也形成有絕緣膜46。
浮動電極30在形成有電晶體14的閘極44之半導體基板40的表面上，與電晶體14的閘極44分開且沿著電晶體14的閘極44而形成。浮動電極30如圖8所示，可在與電晶體14的通道方向垂直的方向上，與閘極44分離地形成。
該垂直方向上的閘極44及浮動電極30的距離D，以接近於電晶體14的閾值電壓根據浮動電極30的電荷量而變化之程度較佳。而且，在浮動電極30及閘電極44之間也可設置介電材料。
而且，浮動電極30可形成在絕緣膜42上。另外，在浮動電極30的表面上也可不形成絕緣膜46。而且，與圖6或圖7所示的浮動電極30同樣地，具有通孔151或貫通孔191的絕緣膜146也可形成在浮動電極30的表面上。利用這種構成，可容易地對浮動電極30照射電子射束，並調整電晶體14的特性。
以上，雖然用實施形式來說明本發明，但本發明的技術範圍不限於實施形式中所記載的範圍。上述實施形式中，此行業者已明白可作多樣的變更或改良。此種變更或改良後的形式亦包含在本發明的技術範圍中，這由請求的範圍的記載即可明白。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為准。
10．．．訊號處理部
12．．．延遲元件
14．．．電晶體
16．．．開關
18．．．傳送線路
20．．．調整部
30．．．浮動電極
40．．．半導體基板
42．．．絕緣膜
44．．．閘極
46．．．絕緣膜
100．．．電子元件
111．．．源極區域
113．．．汲極區域
115‧‧‧分離區域
121‧‧‧絕緣膜
122‧‧‧絕緣膜
123‧‧‧絕緣膜
151‧‧‧通孔
161‧‧‧圖案配線
162‧‧‧圖案配線
171‧‧‧護圈
191‧‧‧貫通孔
圖1所示為關於一實施形態的電子元件100之構成例。
圖2所示為電子元件100的另一構成例。
圖3所示為電子元件100的另一構成例。
圖4所示為電子元件100的製造方法的一個例子之流程圖。
圖5所示為電子元件100的另一製造方法例之流程圖。
圖6所示為開關16的構造例。
圖7所示為開關16的另一構造例。
圖8所示為電晶體14的構造例。
10．．．訊號處理部
12．．．延遲元件
20．．．調整部
30．．．浮動電極
100．．．電子元件

Claims (9)

  1. 一種電子元件，為生成與輸入訊號相稱的輸出訊號之電子元件，包括：訊號處理部，接收前述輸入訊號，並生成與前述輸入訊號相稱的前述輸出訊號；浮動電極，藉由照射電子射束而積蓄電荷；絕緣膜，覆蓋各個前述浮動電極的表面；以及由前述絕緣膜的表面貫通到前述浮動電極為止的貫通孔或導電材料的通孔，而且，前述訊號處理部依據在前述浮動電極中所積蓄的電荷量，對前述輸出訊號的電氣特性進行修正。
  2. 如申請專利範圍第1項所述的電子元件，其中，前述訊號處理部在接收前述輸入訊號的輸入終端及輸出前述輸出訊號的輸出終端之間，具有形成在半導體基板上的電晶體；前述浮動電極形成在前述電晶體的閘極和前述半導體基板之間。
  3. 如申請專利範圍第1項所述的電子元件，其中，前述訊號處理部在接收前述輸入訊號的輸入終端及輸出前述輸出訊號的輸出終端之間，具有形成在半導體基板上的電晶體；前述浮動電極在形成有前述電晶體的閘極之前述半導體基板的表面上，與前述電晶體的閘極分離且沿著前述電晶體的閘極而形成。
  4. 如申請專利範圍第1項所述的電子元件，其中，還具有護圈，在前述絕緣膜的表面上圍繞前述貫通孔或前述通孔而設置著，並與基準電位相連接。
  5. 如申請專利範圍第3項所述的電子元件，還具有絕緣膜，以各個前述浮動電極的表面的至少一部分露出表面之形態，而覆蓋前述浮動電極的表面。
  6. 一種電子元件的製造方法，該電子元件生成與輸入訊號相稱的輸出訊號，此製造方法的步驟為：形成藉由照射電子射束而積蓄電荷之浮動電極，形成訊號處理部，其接收前述輸入訊號，生成與前述輸入訊號相稱的前述輸出訊號，且依據在前述浮動電極中所積蓄的電荷量，對前述輸出訊號的電氣特性進行修正，而且，對前述訊號處理部的動作進行測試，依據前述訊號處理部的測試結果，向前述浮動電極照射電子射束。
  7. 如申請專利範圍第6項所述的製造方法，其中在對前述浮動電極照射電子射束之後，對前述訊號處理部的動作進行測試，在前述訊號處理部的動作未滿足規定的規格時，再度對各別的前述浮動電極照射前述電子射束。
  8. 如申請專利範圍第7項所述的製造方法，其中再度對各別的前述浮動電極照射前述電子射束之前，對前述訊號處理部的全面照射紫外線。
  9. 如申請專利範圍第8項所述的製造方法，其中再度對各別的前述浮動電極照射前述電子射束時，對動作被判定為正常的前述訊號處理部的區域，以與上次同樣的設定來照射電子射束。
TW098135805A 2008-10-24 2009-10-22 電子元件及其製造方法 TWI393345B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/069374 WO2010046997A1 (ja) 2008-10-24 2008-10-24 電子デバイスおよび製造方法

Publications (2)

Publication Number Publication Date
TW201023508A TW201023508A (en) 2010-06-16
TWI393345B true TWI393345B (zh) 2013-04-11

Family

ID=42119057

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098135805A TWI393345B (zh) 2008-10-24 2009-10-22 電子元件及其製造方法

Country Status (5)

Country Link
US (1) US8614465B2 (zh)
JP (1) JPWO2010046997A1 (zh)
KR (1) KR20110042188A (zh)
TW (1) TWI393345B (zh)
WO (1) WO2010046997A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180015760A (ko) 2010-09-03 2018-02-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전계 효과 트랜지스터 및 반도체 장치의 제조 방법
JP5426637B2 (ja) * 2011-11-09 2014-02-26 株式会社アドバンテスト 半導体装置の製造方法及び半導体製造装置
US11824133B2 (en) * 2021-07-22 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Detection using semiconductor detector

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249688A (ja) * 1994-03-11 1995-09-26 Fujitsu Ltd 半導体集積回路装置
JPH1117017A (ja) * 1997-06-26 1999-01-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW200816496A (en) * 2006-08-03 2008-04-01 Renesas Tech Corp Semiconductor device and manufacturing method of the same
TW200817693A (en) * 2006-09-20 2008-04-16 Advantest Corp Switch apparatus and test apparatus
TW200828597A (en) * 2006-09-19 2008-07-01 Sandisk Corp Array of non-volatile memory cells with floating gates formed of spacers in substrate trenches

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646119A (en) * 1971-01-14 1987-02-24 Rca Corporation Charge coupled circuits
AU461729B2 (en) * 1971-01-14 1975-06-05 Rca Corporation Charge coupled circuits
US4292729A (en) * 1977-09-19 1981-10-06 Motorola, Inc. Electron-beam programmable semiconductor device structure
US4317084A (en) * 1979-09-17 1982-02-23 Massachusetts Institute Of Technology Oscillator that includes a charge-flow transistor
US4450537A (en) * 1981-08-19 1984-05-22 Siemens Aktiengesellschaft Monolithically integrated read-only memory
US4672412A (en) * 1983-11-09 1987-06-09 General Electric Company High fill-factor ac-coupled x-y addressable Schottky photodiode array
JPH0512988A (ja) * 1990-10-13 1993-01-22 Canon Inc 半導体電子放出素子
US5360988A (en) * 1991-06-27 1994-11-01 Hitachi, Ltd. Semiconductor integrated circuit device and methods for production thereof
JPH05114699A (ja) * 1991-07-24 1993-05-07 Fujitsu Ltd 半導体抵抗装置とその抵抗値設定方法
EP0532019B1 (en) * 1991-09-13 1997-12-29 Canon Kabushiki Kaisha Semiconductor electron emission device
US5497146A (en) * 1992-06-03 1996-03-05 Frontec, Incorporated Matrix wiring substrates
EP0597537B1 (en) * 1992-11-12 1998-02-11 Koninklijke Philips Electronics N.V. Electron tube comprising a semiconductor cathode
US5969400A (en) * 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
US5900654A (en) * 1995-07-17 1999-05-04 Spratt; James P. Radiation hardened charge coupled device
JP3171785B2 (ja) * 1996-06-20 2001-06-04 富士通株式会社 薄型表示装置、及びそれに用いる電界放出陰極の製造方法
JP4167313B2 (ja) * 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
US6512566B1 (en) * 1997-10-24 2003-01-28 Canon Kabushiki Kaisha Matrix substrate, liquid crystal display device using it, and method for producing the matrix substrate
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JP4450892B2 (ja) 1999-06-22 2010-04-14 株式会社アドバンテスト アナログ信号処理回路、ａｄ変換装置、半導体デバイス試験装置およびオシロスコープ
US6355493B1 (en) * 1999-07-07 2002-03-12 Silicon Wafer Technologies Inc. Method for forming IC's comprising a highly-resistive or semi-insulating semiconductor substrate having a thin, low resistance active semiconductor layer thereon
US20100276733A1 (en) * 2000-09-27 2010-11-04 Li Choa H Solid-state circuit device
US6599781B1 (en) * 2000-09-27 2003-07-29 Chou H. Li Solid state device
EP1265295A3 (en) * 2001-06-04 2004-05-12 Matsushita Electric Industrial Co., Ltd. Silicon carbide Schottky diode and method for manufacturing the same
CN100440529C (zh) * 2001-08-09 2008-12-03 出光兴产株式会社 有机电致发光显示装置及其驱动方法
CN100448049C (zh) * 2001-09-25 2008-12-31 独立行政法人科学技术振兴机构 使用固体电解质的电气元件和存储装置及其制造方法
US6859031B2 (en) * 2002-02-01 2005-02-22 Credence Systems Corporation Apparatus and method for dynamic diagnostic testing of integrated circuits
US7075593B2 (en) * 2003-03-26 2006-07-11 Video Display Corporation Electron-beam-addressed active-matrix spatial light modulator
US7358113B2 (en) * 2004-01-28 2008-04-15 Zettacore, Inc. Processing systems and methods for molecular memory
US7495378B2 (en) * 2004-07-15 2009-02-24 Ngk Insulators, Ltd. Dielectric device
EP1901067A3 (en) * 2004-08-03 2009-05-13 On-Chip Cellomics Consortium Cellomics system
US7388251B2 (en) * 2004-08-11 2008-06-17 Micron Technology, Inc. Non-planar flash memory array with shielded floating gates on silicon mesas
JP4705771B2 (ja) * 2004-08-30 2011-06-22 三菱電機株式会社 半導体装置の製造方法
WO2006132659A2 (en) * 2005-06-06 2006-12-14 President And Fellows Of Harvard College Nanowire heterostructures
JP4909552B2 (ja) * 2005-09-12 2012-04-04 旭硝子株式会社 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法
US7675796B2 (en) * 2005-12-27 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
GB2445313B (en) * 2006-02-14 2011-03-23 Nat Inst Of Advanced Ind Scien Photo field effect transistor and integrated photodetector using same
US20070194297A1 (en) * 2006-02-17 2007-08-23 The Programmable Matter Corporation Quantum Dot Switching Device
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US8349167B2 (en) * 2006-12-14 2013-01-08 Life Technologies Corporation Methods and apparatus for detecting molecular interactions using FET arrays
ES2923759T3 (es) * 2006-12-14 2022-09-30 Life Technologies Corp Aparato para medir analitos utilizando matrices de FET
WO2008075615A1 (en) * 2006-12-21 2008-06-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element and light-emitting device
JP5525778B2 (ja) * 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JPWO2010029618A1 (ja) * 2008-09-10 2012-02-02 株式会社アドバンテスト メモリデバイス、メモリデバイスの製造方法、およびデータ書込方法
US20100301398A1 (en) * 2009-05-29 2010-12-02 Ion Torrent Systems Incorporated Methods and apparatus for measuring analytes
KR20100130850A (ko) * 2009-06-04 2010-12-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5333342B2 (ja) * 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
JP5544918B2 (ja) * 2010-02-16 2014-07-09 住友電気工業株式会社 炭化珪素絶縁ゲート型半導体素子およびその製造方法
US20120256193A1 (en) * 2011-04-08 2012-10-11 Intersil Americas Inc. Monolithic integrated capacitors for high-efficiency power converters

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249688A (ja) * 1994-03-11 1995-09-26 Fujitsu Ltd 半導体集積回路装置
JPH1117017A (ja) * 1997-06-26 1999-01-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW200816496A (en) * 2006-08-03 2008-04-01 Renesas Tech Corp Semiconductor device and manufacturing method of the same
TW200828597A (en) * 2006-09-19 2008-07-01 Sandisk Corp Array of non-volatile memory cells with floating gates formed of spacers in substrate trenches
TW200817693A (en) * 2006-09-20 2008-04-16 Advantest Corp Switch apparatus and test apparatus

Also Published As

Publication number Publication date
US20110193138A1 (en) 2011-08-11
US8614465B2 (en) 2013-12-24
WO2010046997A1 (ja) 2010-04-29
KR20110042188A (ko) 2011-04-25
TW201023508A (en) 2010-06-16
JPWO2010046997A1 (ja) 2012-03-15

Similar Documents

Publication Publication Date Title
TWI393345B (zh) 電子元件及其製造方法
CN105845688A (zh) 半导体非易失性存储元件及其制造方法
US20120181615A1 (en) Method of manufacturing semiconductor device and semiconductor device
CN101061581A (zh) 半导体器件多层之间对准的模拟测量
WO2013187140A1 (ja) 半導体基板の評価方法、評価用半導体基板、半導体装置
US6207468B1 (en) Non-contact method for monitoring and controlling plasma charging damage in a semiconductor device
US7501837B2 (en) Test structure and method for detecting charge effects during semiconductor processing using a delayed inversion point technique
US7087927B1 (en) Semiconductor die with an editing structure
TW201803117A (zh) 高電子遷移率的電晶體以及用於製造高電子遷移率的電晶體之方法
US10788525B2 (en) Semiconductor device, measurement device, measurement method, and semiconductor system for plasma induced damage (PID) measurement
Sacchettini et al. Plasma antenna charging in CMOS image sensors
JP5426637B2 (ja) 半導体装置の製造方法及び半導体製造装置
JP5165925B2 (ja) 半導体装置
US6656752B1 (en) Ion current density measuring method and instrument, and semiconductor device manufacturing method
JP5433961B2 (ja) 半導体装置の製造方法
CN101770964B (zh) 形成钝化层窗口工艺中引入电荷的测试方法
CN1992267A (zh) 半导体器件
US8878242B1 (en) Pickup device structure within a device isolation region
WO2018139532A1 (ja) 半導体装置の製造方法
US8361886B2 (en) Method for programming an anti-fuse element, and semiconductor device
JP7047734B2 (ja) トレンチゲート型半導体装置の製造方法
CN117894840A (zh) 具有正侧的测量电极的基于氮化镓的垂直的半导体构件
JP2007305793A (ja) 半導体素子の特性調整方法及び特性調整装置
US20040092044A1 (en) Ion current density measuring method and instrument, and semiconductor device manufacturing method
US20210389362A1 (en) Semiconductor device, detection method, electronic apparatus, and electronic apparatus control method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees