JP4909552B2 - 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法 - Google Patents
電荷保持特性に優れた不揮発性半導体記憶素子の製造方法 Download PDFInfo
- Publication number
- JP4909552B2 JP4909552B2 JP2005263792A JP2005263792A JP4909552B2 JP 4909552 B2 JP4909552 B2 JP 4909552B2 JP 2005263792 A JP2005263792 A JP 2005263792A JP 2005263792 A JP2005263792 A JP 2005263792A JP 4909552 B2 JP4909552 B2 JP 4909552B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide
- degrees celsius
- formation
- gas
- free energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/031—Manufacture or treatment of data-storage electrodes
- H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
- H10D30/6893—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode wherein the floating gate has multiple non-connected parts, e.g. multi-particle floating gate
-
- H10P14/60—
-
- H10P95/00—
-
- H10P14/69392—
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Description
図1は、本発明の実施の形態に係る不揮発性半導体記憶素子の断面構造の一例を概念的に示す説明図である。図1において、不揮発性半導体記憶素子100は、半導体基板1上に形成され、素子分離2によって素子分離されている。なお、図1での半導体基板1はp型の半導体基板であり、素子分離2はSTI(Shallow Trench Isolation)技術を用いて形成されたものである。
「例1」
図3は、例1に係る不揮発性半導体記憶素子の製造方法を説明するための工程フロー図である。本発明の例では、素子選択トランジスタや信号増幅回路などの周辺回路に関わる部位の製造工程は省略し、記憶素子の製造に関わる製造工程のみを示す。
図17は、例2に係る不揮発性半導体記憶素子の断面構造の一例を概念的に示す説明図である。まず、例1において説明したものと同様に、p型不純物がドープされた単結晶Siからなる半導体基板1の表面に、素子分離2を形成し(S101。図4参照)、しきい値電圧調節のためのイオン注入を行った(S102。図5参照)。
図24は、本発明の例3に係る不揮発性半導体記憶素子の断面構造の一例を概念的に示す説明図である。まず、本発明の例1および例2において説明したものと同様に、p型不純物がドープされた単結晶Siからなる半導体基板1の表面に、STI型の素子分離2を形成し(S101。図4参照)、しきい値電圧調節のためのイオン注入を行った(S102)。
次に、例1において説明したものと同様に、保護膜としてNSGとPSGを堆積し(S116)、コンタクトホールを形成し(S117)、Al配線を形成し(S118)、Al配線とSi基板との電気的接触を良好にすべくH2アニールを行った(S119)。
2 素子分離
3、23、33 トンネル絶縁膜
4、24、34 電荷保持層
4a1、24a1、34a1 超微粒子
4b 母相絶縁体
4c、5b、34c 酸素欠乏型欠陥
4d、5c、34d 未結合手
4e、5d OH基
5、5a、25、35 ゲート絶縁膜
6 制御ゲート
7 ソース領域
7a、8a 浅い接合領域
7b、8b コンタクト領域
8 ドレイン領域
9 サイドウォール
10 ハローイオン注入領域
21 スクリーン酸化膜
24f 酸化部位
34b SiO2母相絶縁体
100、200、300 不揮発性半導体記憶素子
Claims (6)
- 酸化物生成に係るギブスの生成自由エネルギーが、1気圧かつ摂氏0度から摂氏1200度の範囲内において、同一温度条件でのSiの酸化物生成に係るギブスの生成自由エネルギーよりも高い元素である難酸化性元素で構成される難酸化性物質と、
酸化物生成に係るギブスの生成自由エネルギーが、1気圧かつ摂氏0度から摂氏1200度の範囲内において、同一温度条件でのSiの酸化物生成に係るギブスの生成自由エネルギーよりも低い元素、およびSiからなる易酸化性元素で構成される易酸化性物質の酸化物と、が混在または積層した構造を有する電荷保持特性に優れた不揮発性半導体記憶素子の製造方法において、
前記難酸化性物質からなる部分と、前記易酸化性物質の酸化物からなる部分とが、いずれも物理的形成法を用いて形成され、
酸化剤として機能する酸化用気体と還元剤として機能する還元用気体との混合気体中で、摂氏0度から摂氏1200度までの温度範囲内において前記難酸化性物質が還元されかつ前記易酸化性物質の酸化物が酸化されるように、前記酸化用気体と前記還元用気体との混合比および温度を制御して熱処理を行うことを特徴とする電荷保持特性に優れた不揮発性半導体記憶素子の製造方法。 - 酸化物生成に係るギブスの生成自由エネルギーが、1気圧かつ摂氏0度から摂氏1200度の範囲内において、同一温度条件でのSiの酸化物生成に係るギブスの生成自由エネルギーよりも高い元素である難酸化性元素で構成される難酸化性物質と、
酸化物生成に係るギブスの生成自由エネルギーが、1気圧かつ摂氏0度から摂氏1200度の範囲内において、同一温度条件でのSiの酸化物生成に係るギブスの生成自由エネルギーよりも低い元素、およびSiからなる易酸化性元素で構成される易酸化性物質の酸化物と、が混在または積層した構造を有する電荷保持特性に優れた不揮発性半導体記憶素子の製造方法において、
前記難酸化性物質からなる部分が物理的形成法を用いて形成され、前記易酸化性物質の酸化物からなる部分が化学的形成法を用いて形成され、
酸化剤として機能する酸化用気体と還元剤として機能する還元用気体との混合気体中で、摂氏0度から摂氏1200度までの温度範囲内において前記難酸化性物質が還元されかつ前記易酸化性物質の酸化物が酸化されるように、前記酸化用気体と前記還元用気体との混合比および温度を制御して熱処理を行うことを特徴とする電荷保持特性に優れた不揮発性半導体記憶素子の製造方法。 - 酸化物生成に係るギブスの生成自由エネルギーが、1気圧かつ摂氏0度から摂氏1200度の範囲内において、同一温度条件でのSiの酸化物生成に係るギブスの生成自由エネルギーよりも高い元素である難酸化性元素で構成される難酸化性物質と、
酸化物生成に係るギブスの生成自由エネルギーが、1気圧かつ摂氏0度から摂氏1200度の範囲内において、同一温度条件でのSiの酸化物生成に係るギブスの生成自由エネルギーよりも低い元素、およびSiからなる易酸化性元素で構成される易酸化性物質の酸化物と、が混在または積層した構造を有する電荷保持特性に優れた不揮発性半導体記憶素子の製造方法において、
前記難酸化性物質の部分が、前記難酸化性物質と第1の前記易酸化性物質の酸化物とが混在または積層する暫定形成層を物理的形成法を用いて形成した後に、前記暫定形成層中の第1の前記易酸化性物質の酸化物を選択的に除去して形成され、
前記易酸化性物質の酸化物の部分が、前記暫定形成層中の第1の前記易酸化性物質の酸化物が選択的に除去された後に、物理的形成法または化学的形成法を用いて、第1の前記易酸化性物質の酸化物と同一または異なる第2の前記易酸化性物質の酸化物を堆積することによって形成され、
酸化剤として機能する酸化用気体と還元剤として機能する還元用気体との混合気体中で、摂氏0度から摂氏1200度までの温度範囲内において前記難酸化性物質が還元されかつ第2の前記易酸化性物質の酸化物が酸化されるように、前記酸化用気体と前記還元用気体との混合比および温度を制御して熱処理を行うことを特徴とする電荷保持特性に優れた不揮発性半導体記憶素子の製造方法。 - 前記酸化用気体が、摂氏0度から摂氏1200度の範囲内で、前記易酸化性物質との酸化反応に係るギブスの自由エネルギーの変化量が負となる気体であり、
前記還元用気体が、摂氏0度から摂氏1200度の範囲内で、前記難酸化性物質の酸化物との還元反応に係るギブスの自由エネルギーの変化量が負かつ、前記易酸化性物質の酸化物との還元反応に係るギブスの自由エネルギーの変化量が正となる気体である請求項1から3までのいずれか1項に記載の電荷保持特性に優れた不揮発性半導体記憶素子の製造方法。 - 前記酸化用気体がH2Oを含み、前記還元用気体がH2を含む請求項1から4までのいずれか1項に記載の電荷保持特性に優れた不揮発性半導体記憶素子の製造方法。
- 前記酸化用気体と前記還元用気体との混合気体中で、前記難酸化性物質が還元されかつ前記易酸化性物質の酸化物が酸化されるように前記熱処理を行った後に、所定の不活性雰囲気中または減圧中でさらに熱処理を行う請求項1から5までのいずれか1項に記載の電荷保持特性に優れた不揮発性半導体記憶素子の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005263792A JP4909552B2 (ja) | 2005-09-12 | 2005-09-12 | 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法 |
| PCT/JP2006/317885 WO2007032282A1 (ja) | 2005-09-12 | 2006-09-08 | 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法 |
| EP06783245.1A EP1933378A4 (en) | 2005-09-12 | 2006-09-08 | NON-VOLATILE SEMICONDUCTOR MEMORY ELEMENT WITH EXCELLENT LOAD RETENTION PROPERTIES AND PROCESS FOR ITS MANUFACTURE |
| CN200680033206A CN100595907C (zh) | 2005-09-12 | 2006-09-08 | 电荷保持特性良好的非易失性半导体存储元件及其制造方法 |
| KR1020087003742A KR101351694B1 (ko) | 2005-09-12 | 2006-09-08 | 전하 유지 특성이 우수한 불휘발성 반도체 기억 소자 및 그제조 방법 |
| TW095133678A TWI390677B (zh) | 2005-09-12 | 2006-09-12 | And a method of manufacturing a nonvolatile semiconductor memory device excellent in charge retention characteristics |
| US12/046,763 US7820515B2 (en) | 2005-09-12 | 2008-03-12 | Nonvolatile semiconductor memory element excellent in charge retention properties and process for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005263792A JP4909552B2 (ja) | 2005-09-12 | 2005-09-12 | 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007080944A JP2007080944A (ja) | 2007-03-29 |
| JP4909552B2 true JP4909552B2 (ja) | 2012-04-04 |
Family
ID=37864876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005263792A Expired - Lifetime JP4909552B2 (ja) | 2005-09-12 | 2005-09-12 | 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7820515B2 (ja) |
| EP (1) | EP1933378A4 (ja) |
| JP (1) | JP4909552B2 (ja) |
| KR (1) | KR101351694B1 (ja) |
| CN (1) | CN100595907C (ja) |
| TW (1) | TWI390677B (ja) |
| WO (1) | WO2007032282A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009001733A1 (en) * | 2007-06-25 | 2008-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2009018403A (ja) * | 2007-07-13 | 2009-01-29 | Toyota Central R&D Labs Inc | 貴金属ナノ粒子分散薄膜及びその製造方法 |
| WO2010046997A1 (ja) * | 2008-10-24 | 2010-04-29 | 株式会社アドバンテスト | 電子デバイスおよび製造方法 |
| JP5576400B2 (ja) * | 2009-01-29 | 2014-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレーション | フラッシュ・メモリ・デバイスおよびその製造方法 |
| KR101669470B1 (ko) | 2009-10-14 | 2016-10-26 | 삼성전자주식회사 | 금속 실리사이드층을 포함하는 반도체 소자 |
| US8575678B2 (en) * | 2011-01-13 | 2013-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory device with floating gate |
| JP6131701B2 (ja) * | 2013-05-08 | 2017-05-24 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
| CN111364091B (zh) * | 2020-03-12 | 2021-06-15 | 东北大学 | 一种基于耦合作用去除镀铬溶液中杂质离子的方法 |
| KR20250174993A (ko) * | 2020-09-15 | 2025-12-15 | 도쿄엘렉트론가부시키가이샤 | 반도체 장치의 제조 방법 |
| KR20230043634A (ko) * | 2021-09-24 | 2023-03-31 | 에스케이하이닉스 주식회사 | 강유전층 및 금속 입자가 내장된 절연층을 포함하는 반도체 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW347567B (en) * | 1996-03-22 | 1998-12-11 | Philips Eloctronics N V | Semiconductor device and method of manufacturing a semiconductor device |
| JPH11186421A (ja) | 1997-12-25 | 1999-07-09 | Sony Corp | 不揮発性半導体記憶装置及びその書き込み消去方法 |
| JP3769120B2 (ja) * | 1998-05-08 | 2006-04-19 | 株式会社東芝 | 半導体素子 |
| JP2004006884A (ja) * | 1999-06-04 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 半導体素子 |
| JP2003051498A (ja) | 2001-06-01 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 微粒子膜、その製造方法および半導体装置 |
| JP2003086715A (ja) | 2001-09-10 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4056817B2 (ja) * | 2002-07-23 | 2008-03-05 | 光正 小柳 | 不揮発性半導体記憶素子の製造方法 |
| KR100482738B1 (ko) * | 2002-12-30 | 2005-04-14 | 주식회사 하이닉스반도체 | 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법 |
| KR100499151B1 (ko) * | 2003-10-29 | 2005-07-04 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
-
2005
- 2005-09-12 JP JP2005263792A patent/JP4909552B2/ja not_active Expired - Lifetime
-
2006
- 2006-09-08 CN CN200680033206A patent/CN100595907C/zh not_active Expired - Fee Related
- 2006-09-08 WO PCT/JP2006/317885 patent/WO2007032282A1/ja not_active Ceased
- 2006-09-08 KR KR1020087003742A patent/KR101351694B1/ko not_active Expired - Fee Related
- 2006-09-08 EP EP06783245.1A patent/EP1933378A4/en not_active Withdrawn
- 2006-09-12 TW TW095133678A patent/TWI390677B/zh not_active IP Right Cessation
-
2008
- 2008-03-12 US US12/046,763 patent/US7820515B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007080944A (ja) | 2007-03-29 |
| EP1933378A4 (en) | 2014-08-13 |
| EP1933378A1 (en) | 2008-06-18 |
| CN101263595A (zh) | 2008-09-10 |
| CN100595907C (zh) | 2010-03-24 |
| US20080171411A1 (en) | 2008-07-17 |
| US7820515B2 (en) | 2010-10-26 |
| KR101351694B1 (ko) | 2014-01-14 |
| KR20080055796A (ko) | 2008-06-19 |
| TWI390677B (zh) | 2013-03-21 |
| WO2007032282A1 (ja) | 2007-03-22 |
| TW200715486A (en) | 2007-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7820515B2 (en) | Nonvolatile semiconductor memory element excellent in charge retention properties and process for producing the same | |
| US7439121B2 (en) | Dielectric film and method of forming it, semiconductor device, non-volatile semiconductor memory device, and production method for semiconductor device | |
| US8525263B2 (en) | Programmable high-k/metal gate memory device | |
| US7928502B2 (en) | Transistor devices with nano-crystal gate structures | |
| US8163660B2 (en) | SONOS type stacks for nonvolatile change trap memory devices and methods to form the same | |
| JP5221112B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2001189448A (ja) | 半導体装置及びその製造方法 | |
| CN202487541U (zh) | 一种半导体结构 | |
| JP2004158487A (ja) | 半導体装置の製造方法 | |
| US7759209B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US20130049200A1 (en) | Silicidation of device contacts using pre-amorphization implant of semiconductor substrate | |
| JP2007243105A (ja) | 半導体装置およびその製造方法 | |
| US7358571B2 (en) | Isolation spacer for thin SOI devices | |
| JP2006351583A (ja) | 半導体装置およびその製造方法 | |
| JP2011176348A (ja) | 半導体装置 | |
| CN203134802U (zh) | 一种半导体结构 | |
| US6667233B2 (en) | Method for forming a silicide layer of semiconductor device | |
| EP1524685A1 (en) | Method for processing a semiconductor device comprising an silicon-oxy-nitride dielectric layer | |
| JP2009016688A (ja) | 半導体装置の製造方法 | |
| CN111952188A (zh) | 具有隔离层的场效应晶体管及其制备方法 | |
| JP2007067229A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP2010123990A (ja) | 半導体装置およびその製造方法 | |
| JP2006012900A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111108 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120116 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4909552 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |