JP4909552B2 - 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法 - Google Patents

電荷保持特性に優れた不揮発性半導体記憶素子の製造方法 Download PDF

Info

Publication number
JP4909552B2
JP4909552B2 JP2005263792A JP2005263792A JP4909552B2 JP 4909552 B2 JP4909552 B2 JP 4909552B2 JP 2005263792 A JP2005263792 A JP 2005263792A JP 2005263792 A JP2005263792 A JP 2005263792A JP 4909552 B2 JP4909552 B2 JP 4909552B2
Authority
JP
Japan
Prior art keywords
oxide
degrees celsius
formation
gas
free energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005263792A
Other languages
English (en)
Other versions
JP2007080944A (ja
Inventor
雅章 高田
光正 小柳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
AGC Inc
Original Assignee
Tohoku University NUC
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005263792A priority Critical patent/JP4909552B2/ja
Application filed by Tohoku University NUC, Asahi Glass Co Ltd filed Critical Tohoku University NUC
Priority to PCT/JP2006/317885 priority patent/WO2007032282A1/ja
Priority to CN200680033206A priority patent/CN100595907C/zh
Priority to KR1020087003742A priority patent/KR101351694B1/ko
Priority to EP06783245.1A priority patent/EP1933378A4/en
Priority to TW095133678A priority patent/TWI390677B/zh
Publication of JP2007080944A publication Critical patent/JP2007080944A/ja
Priority to US12/046,763 priority patent/US7820515B2/en
Application granted granted Critical
Publication of JP4909552B2 publication Critical patent/JP4909552B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Description

本発明は、酸化物生成に係るギブスの生成自由エネルギーが、例えば、Ｓｉと、Ｎｉ、Ｗ、Ｃｏ等の遷移金属とにおける差程度に異なる複数の元素を含む物質を用いて形成された構造を有する電荷保持特性に優れた不揮発性半導体記憶素子の製造方法に関し、特に、上記の構造が難酸化性物質と、易酸化性物質の酸化物と、によって構成され、この酸化物に含まれる酸素欠乏型欠陥、未結合手等の酸素不足による欠陥を酸化させて低減し、難酸化性物質を還元して製造される電荷保持特性に優れた不揮発性半導体記憶素子の製造方法に関する。以下、酸化物生成に係るギブスの生成自由エネルギーのことを単に、酸化物生成自由エネルギーともいう。
従来、携帯電話等の携帯情報端末装置では、不揮発に記憶できる記憶装置としてフラッシュメモリが広く用いられている。この理由としては、高集積化が比較的容易であること、従来のロジックやＤＲＡＭなどの素子の製造技術と互換性が高いこと、製造コストが比較的安いことなどがあげられる。しかし、フラッシュメモリの浮遊ゲートを囲む絶縁体の薄膜化は、容易でない。
浮遊ゲートの電荷保持、すなわち、フラッシュメモリの記憶保持の信頼性を確保するために、浮遊ゲートを囲む絶縁体の膜厚を所定の厚さ以上にしなければならないためである。このように、絶縁体の薄膜化が困難であるため、従来構造のフラッシュメモリは、素子の微細化、高速化、低電圧・低消費電力化等の高性能化が困難になり、早ければ２００７年頃には、高性能化が限界に達するとする予測もある。
上記の、単一浮遊ゲート型フラッシュメモリにおいて生ずる、電荷保持の信頼性の確保と絶縁体の薄膜化の両立に関する問題を解決する技術として、浮遊ゲートを複数個に分割する技術が提案されている。浮遊ゲートを複数個に分割する具体的方法の一例として、一つの記憶素子あたりに多数のＳｉ超微粒子を形成させ、それらＳｉ超微粒子群を浮遊ゲートとして利用する方法がある（例えば、特許文献１）。このように浮遊ゲートを分割することにより、保持電荷のリークが生じた場合においても蓄積電荷の損失を局所的な領域に限定することができ、絶縁体の信頼性に対する要求が緩和された。このような複数に分割された浮遊ゲートを有するフラッシュメモリを、分割浮遊ゲート型フラッシュメモリと呼ぶことにし、一方、上述の従来構造のフラッシュメモリを単一浮遊ゲート型フラッシュメモリと呼ぶことにする。
上記の浮遊ゲートを分割する技術は、絶縁体の電荷保持の信頼性の向上に寄与することに加え、絶縁体の薄膜化を可能にし、従来の単一浮遊ゲート型フラッシュメモリが有する上記の問題点を解決する技術の一つとなっている。
さらには、浮遊ゲートの役割を有する超微粒子をＳｉではなく、金属とする技術も検討されている。金属超微粒子からなる浮遊ゲートは、Ｓｉ超微粒子浮遊ゲートよりも電荷保持能力を向上できることが知られている（例えば、特許文献２）。この理由は、金属の仕事関数がＳｉの電子親和力に比較して大きいため、金属超微粒子浮遊ゲート内に保持されている電荷に対するポテンシャル障壁がＳｉ超微粒子浮遊ゲート内の電荷に対するものよりも高くなるためである。
ここで、特許文献２に開示された金属超微粒子浮遊ゲートの形成技術では、金属超微粒子浮遊ゲートと制御ゲートの間に堆積される絶縁膜（以下、ゲート絶縁膜という）をＣＶＤ法を用いて形成するため、ゲート絶縁膜を形成するときに、金属の超微粒子が酸化されることがあった。このように、金属超微粒子が酸化されることによって、電荷保持に有効に働く金属超微粒子の数が減少してしまうおそれが指摘されている。
このような金属超微粒子の酸化を回避する技術として、スパッタリング法を用いてゲート絶縁膜を形成する技術が開示された（例えば、特許文献３）。スパッタリング法は、ＣＶＤ法や熱酸化法に比較して一般に低い温度で成膜することが可能であるため、金属超微粒子の酸化を抑制しつつその上にゲート絶縁膜を堆積することが可能となる。
特開平１１−１８６４２１号公報 特開２００３−５１４９８号公報 特開２００３−８６７１５号公報
しかし、このようなスパッタリング法を用いた従来の不揮発性半導体記憶素子の製造技術では、スパッタリング法を用いて形成されたＳｉＯ２等の絶縁体は、一般には酸素欠乏型欠陥の密度が高くＳｉ過剰の組成比となることが多い。また、未結合手（ダングリングボンド）も多く含まれているため、ＣＶＤ法や熱酸化法を用いて形成したＳｉＯ２膜と比べ、絶縁性が低いという問題があった。
したがって、金属超微粒子浮遊ゲートの周囲を囲む絶縁体を形成するためにＣＶＤ法や熱酸化法、またはスパッタリング法を用いることは、それぞれ、金属超微粒子の酸化の問題、または、絶縁体の絶縁性の低さの問題があった。その結果、金属超微粒子浮遊ゲートが有する高い電荷保持能力を充分発揮できないこと、絶縁体の薄膜化を充分図れないこと等の問題が生じ、金属超微粒子浮遊ゲートを有する不揮発性半導体記憶素子の素子性能を充分引き出すことができなかった。
本発明はこのような問題を解決するためになされたもので、金属超微粒子等からなる浮遊ゲートの周囲の絶縁体の絶縁性を従来よりも向上させ、浮遊ゲート中の酸化した金属部分の割合の低減を可能とする不揮発性半導体記憶素子の製造方法を提供するものである。
以上の点を考慮して、請求項１に係る発明は、酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ摂氏０度から摂氏１２００度の範囲内において、同一温度条件でのＳｉの酸化物生成に係るギブスの生成自由エネルギーよりも高い元素である難酸化性元素で構成される難酸化性物質と、酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ摂氏０度から摂氏１２００度の範囲内において、同一温度条件でのＳｉの酸化物生成に係るギブスの生成自由エネルギーよりも低い元素、およびＳｉからなる、易酸化性元素で構成される易酸化性物質の酸化物と、が混在または積層した構造を有する不揮発性半導体記憶素子の製造方法において、前記難酸化性物質からなる部分と、前記易酸化性物質の酸化物からなる部分とが、いずれも物理的形成法を用いて形成され、酸化剤として機能する酸化用気体と還元剤として機能する還元用気体との混合気体中で、摂氏０度から摂氏１２００度までの温度範囲内において前記難酸化性物質が還元されかつ前記易酸化性物質の酸化物が酸化されるように、前記酸化用気体と前記還元用気体との混合比および温度を制御して熱処理を行う構成を有している。
この構成により、Ｗ、Ｎｉ、Ｃｏ等からなる難酸化性物質を超微粒子浮遊ゲートまたは単一浮遊ゲートに用い、ＳｉＯ２等易酸化性物質の酸化物を浮遊ゲートを囲む絶縁体に用いた構成で、超微粒子浮遊ゲートまたは単一浮遊ゲートならびに絶縁体が物理的形成法を用いて形成された不揮発性半導体記憶素子において、超微粒子浮遊ゲートまたは単一浮遊ゲートを酸化させずまたは還元して、ＳｉＯ２等の絶縁体中の酸素欠乏型欠陥、未結合手等に酸素原子を結合させることができるため、従来よりも、金属超微粒子浮遊ゲート等の浮遊ゲートの周囲の絶縁体の絶縁性の向上と、浮遊ゲート中の酸化した金属超微粒子または部分の割合の低減を可能とし、もって高い電荷保持能力を有する不揮発性半導体記憶素子の製造方法を実現できる。なお、本発明でいう難酸化性とは、Ｓｉよりも酸化しにくい性質を意味し、具体的には、酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ同一温度である環境下でのＳｉの酸化物生成自由エネルギーよりも高いことをもって、Ｓｉよりも酸化しにくい性質とする。また、この性質を有する元素を難酸化性元素、および難酸化性元素から構成される物質を難酸化性物質とする。また一方、本発明でいう易酸化性とは、Ｓｉよりも酸化しやすい性質を意味し、具体的には、酸化物生成に係るギブスの生成自由エネルギーが、１気圧および同一温度である環境下でのＳｉの酸化物生成自由エネルギーと等しいか、あるいはそれよりも低いことをもって、Ｓｉよりも酸化しやすい性質とする。また上記の難酸化性の場合と同様、易酸化性元素、易酸化性物質をそれぞれ定義する。
また、請求項２に係る発明は、酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ摂氏０度から摂氏１２００度の範囲内において、同一温度条件でのＳｉの酸化物生成に係るギブスの生成自由エネルギーよりも高い元素である難酸化性元素で構成される難酸化性物質と、酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ摂氏０度から摂氏１２００度の範囲内において、同一温度条件でのＳｉの酸化物生成に係るギブスの生成自由エネルギーよりも低い元素、およびＳｉからなる、易酸化性元素で構成される易酸化性物質の酸化物と、が混在または積層した構造を有する不揮発性半導体記憶素子の製造方法において、前記難酸化性物質からなる部分が物理的形成法を用いて形成され、前記易酸化性物質の酸化物からなる部分が化学的形成法を用いて形成され、酸化剤として機能する酸化用気体と還元剤として機能する還元用気体との混合気体中で、摂氏０度から摂氏１２００度までの温度範囲内において前記難酸化性物質が還元されかつ前記易酸化性物質の酸化物が酸化されるように、前記酸化用気体と前記還元用気体との混合比および温度を制御して熱処理を行う構成を有している。
この構成により、Ｗ、Ｎｉ、Ｃｏ等からなる難酸化性物質を超微粒子浮遊ゲートまたは単一浮遊ゲートに用い、ＳｉＯ２等易酸化性物質の酸化物を浮遊ゲートを囲む絶縁体に用いた構成で、超微粒子浮遊ゲートまたは単一浮遊ゲートが物理的形成法を用いて形成され、絶縁体が化学的形成法を用いて形成された不揮発性半導体記憶素子において、超微粒子浮遊ゲートまたは単一浮遊ゲートを酸化させずまたは還元して、ＳｉＯ２等の絶縁体中の酸素欠乏型欠陥、未結合手等に酸素原子を結合させることができるため、従来よりも、金属超微粒子浮遊ゲート等の浮遊ゲートの周囲の絶縁体の絶縁性の向上と、浮遊ゲート中の酸化した金属超微粒子の割合の低減を可能とし、もって高い電荷保持能力を有する不揮発性半導体記憶素子の製造方法を実現できる。
また、請求項３に係る発明は、酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ摂氏０度から摂氏１２００度の範囲内において、同一温度条件でのＳｉの酸化物生成に係るギブスの生成自由エネルギーよりも高い元素である難酸化性元素で構成される難酸化性物質と、酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ摂氏０度から摂氏１２００度の範囲内において、同一温度条件でのＳｉの酸化物生成に係るギブスの生成自由エネルギーよりも低い元素、およびＳｉからなる易酸化性元素で構成される易酸化性物質の酸化物と、が混在または積層した構造を有する不揮発性半導体記憶素子の製造方法において、前記難酸化性物質の部分が、前記難酸化性物質と第１の前記易酸化性物質の酸化物とが混在または積層する暫定形成層を物理的形成法を用いて形成した後に、前記暫定形成層中の第１の前記易酸化性物質の酸化物を選択的に除去して形成され、前記易酸化性物質の酸化物の部分が、前記暫定形成層中の第１の前記易酸化性物質の酸化物が選択的に除去された後に、物理的形成法または化学的形成法を用いて、第１の前記易酸化性物質の酸化物と同一または異なる第２の前記易酸化性物質の酸化物を堆積することによって形成され、酸化剤として機能する酸化用気体と還元剤として機能する還元用気体との混合気体中で、摂氏０度から摂氏１２００度までの温度範囲内において前記難酸化性物質が還元されかつ第２の前記易酸化性物質の酸化物が酸化されるように、前記酸化用気体と前記還元用気体との混合比および温度を制御して熱処理を行う構成を有している。
この構成により、Ｗ、Ｎｉ、Ｃｏ等からなる難酸化性物質を超微粒子浮遊ゲートまたは単一浮遊ゲートに用い、ＳｉＯ２等易酸化性物質の酸化物を浮遊ゲートを囲む絶縁体に用いた構成で、超微粒子浮遊ゲートまたは単一浮遊ゲートが物理的形成法を用いて形成され、絶縁体が物理的形成法または化学的形成法を用いて形成された不揮発性半導体記憶素子において、超微粒子浮遊ゲートまたは単一浮遊ゲートを酸化させずまたは還元して、ＳｉＯ２等の絶縁体中の酸素欠乏型欠陥、未結合手等に酸素原子を結合させることができるため、従来よりも、金属超微粒子浮遊ゲート等の浮遊ゲートの周囲の絶縁体の絶縁性の向上と、浮遊ゲート中の酸化した金属超微粒子の割合の低減を可能とし、もって高い電荷保持能力を有する不揮発性半導体記憶素子の製造方法を実現できる。また、物理的形成法を用いて形成された暫定形成層中のＳｉＯ２等の、酸素不足が原因の欠陥を比較的多く含む第１の易酸化性物質の酸化物を選択的に除去し、酸素不足が原因の欠陥の少ない第２の易酸化性物質の酸化物を堆積するため、酸素不足が原因の欠陥の一層少ない絶縁体を有する不揮発性半導体記憶素子の製造方法を実現できる。
また、請求項４に係る発明は、前記酸化用気体が、摂氏０度から摂氏１２００度の範囲内で、前記易酸化性物質との酸化反応に係るギブスの自由エネルギーの変化量が負となる気体であり、前記還元用気体が、摂氏０度から摂氏１２００度の範囲内で、前記難酸化性物質の酸化物との還元反応に係るギブスの自由エネルギーの変化量が負かつ、前記易酸化性物質の酸化物との還元反応に係るギブスの自由エネルギーの変化量が正となる気体である構成を有している。
この構成により、請求項１から３までのいずれか１項の効果に加え、摂氏０度から摂氏１２００度の範囲内で、酸化用気体がＳｉ等の易酸化性物質を適切に酸化し、超微粒子浮遊ゲートまたは単一浮遊ゲートを酸化させず、還元用気体がＳｉＯ２等の易酸化性物質の酸化物を還元せず、一方、難酸化性物質からなる超微粒子浮遊ゲートまたは単一浮遊ゲートを適切に還元することができるため、使用する酸化用気体の酸化力、および使用する還元用気体の還元力を適正化し、上記の酸化還元の熱処理を好適に実施することができ、高い電荷保持能力を有する不揮発性半導体記憶素子の製造方法を実現できる。
また、請求項５に係る発明は、請求項１から４までのいずれか１項において、前記酸化用気体がＨ２Ｏを含み、前記還元用気体がＨ２を含む構成を有している。
この構成により、請求項１から４までのいずれか１項の効果に加え、半導体素子製造の分野で充分な使用実績を有し、取り扱いが容易な水素、水蒸気を酸化還元用の混合気体として用いるため、高い電荷保持能力を有する不揮発性半導体記憶素子を、容易かつ安全に、さらに再現性が良く製造することが可能な不揮発性半導体記憶素子の製造方法を実現できる。
また、請求項６に係る発明は、前記酸化用気体と前記還元用気体との混合気体中で、前記難酸化性物質が還元されかつ前記易酸化性物質の酸化物が酸化されるように、前記熱処理を行った後に、所定の不活性雰囲気中または減圧中でさらに熱処理を行う構成を有している。
この構成により、請求項１から５までのいずれか１項の効果に加え、酸化還元処理を行った後に、さらに所定の不活性雰囲気中または減圧中で熱処理を行うため、酸化還元処理後に残留する可能性のあるＯＨ基などの副生成物を効果的に除去することが可能な不揮発性半導体記憶素子の製造方法を実現できる。ここで、酸化還元処理後に残留する可能性のあるＯＨ基は、酸化物の融点を低下させる、酸化物の絶縁性を低下させる等の悪影響を引き起こすおそれがある。
本発明は、Ｗ、Ｎｉ、Ｃｏ等からなる難酸化性物質を超微粒子浮遊ゲートまたは単一浮遊ゲートに用い、ＳｉＯ２等易酸化性物質の酸化物を浮遊ゲートを囲む絶縁体に用いた構成で、超微粒子浮遊ゲートまたは単一浮遊ゲートが物理的形成法を用いて形成され、絶縁体が物理的形成法または化学的形成法を用いて形成された不揮発性半導体記憶素子において、超微粒子浮遊ゲートまたは単一浮遊ゲートを酸化させずまたは還元して、ＳｉＯ２等の絶縁体中の酸素欠乏型欠陥、未結合手等に酸素原子を結合させることができるため、従来よりも、金属超微粒子浮遊ゲート等の浮遊ゲートの周囲の絶縁体の絶縁性の向上と、浮遊ゲート中の酸化した金属超微粒子または部分の割合の低減を可能とし、もって高い電荷保持能力を有する不揮発性半導体記憶素子の製造方法を提供できる。
以下、本発明の実施の形態について、図面を用いて説明する。
（実施の形態）
図１は、本発明の実施の形態に係る不揮発性半導体記憶素子の断面構造の一例を概念的に示す説明図である。図１において、不揮発性半導体記憶素子１００は、半導体基板１上に形成され、素子分離２によって素子分離されている。なお、図１での半導体基板１はｐ型の半導体基板であり、素子分離２はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術を用いて形成されたものである。
不揮発性半導体記憶素子１００は、半導体基板１上に、トンネル絶縁膜３、電荷を保持する電荷保持層４、ゲート絶縁膜５、および制御ゲート６がこの順に積層された構造を有する。この電荷保持層４は、浮遊ゲートとして機能する超微粒子４ａ１が母相絶縁体４ｂ中に高密度に分散した構造を有する。
ここで、制御ゲート６は、印加される電圧に応じて、半導体基板１の表面にチャネルを形成し、電荷保持層４に電荷を注入または放出させる。半導体基板１の表面には、ソース領域７およびドレイン領域８が形成されている。ソース領域７およびドレイン領域８は、ｎ型不純物がドープされた領域であり、Ａｌ配線とオーミック接触を得るためのコンタクト領域７ｂ、８ｂと、ｎ型不純物を比較的低濃度に含有し拡散層の高耐圧化およびホットキャリアの過剰生成抑制の役割を有する浅い接合領域７ａ、８ａとを有する。
上記のソース領域７およびドレイン領域８は、いわゆるセルフアラインといわれる技術を用い、電荷保持層４および制御ゲート６が形成された領域との重なり領域（ゲートオーバーラップ領域）が小さくなるように形成されている。これは、この重なりにより生じる寄生容量を低減させるためである。また、ゲート長が０．３μｍ以下程度の素子に対しては、図１に示されるような、浅い接合領域７ａ、８ａよりも半導体基板１の内部に半導体基板１と同極のｐ型不純物をイオン注入してｐ型不純物の濃度を高くしたハローイオン注入領域１０を形成することが好ましい。このハローイオン注入は、ゲート長が短くなることによってチャネルが形成される半導体表面近傍よりもやや深いところで生じるソースドレイン間のリークを、抑制する効果を有する。
半導体基板１として、ＳｉまたはＧｅの単結晶基板、ＳｉＧｅ単結晶基板、ＳｉＣの単結晶基板、あるいはそれらの単結晶層が絶縁体上に形成された構造を有する、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ ｉｎｓｕｌａｔｏｒ）基板等の半導体基板を用いることができる。物性が明らかであること、入手が容易であること等の観点からは、Ｓｉの単結晶基板が好ましい。素子の高速動作に寄与する半導体基板（または層）の材料として、キャリアの移動度を高めるという観点からＧｅやＳｉＧｅ等の単結晶、あるいはひずみを有するＳｉ単結晶が良い。また基板空乏層の寄生容量の低減により遅延時間の減少やサブスレッショルド特性を向上させる観点からはＳＯＩ基板が好ましい。また、高温環境下での動作や高電圧駆動には、ＳｉＣの単結晶基板等が好ましい。
なお、正孔よりも移動度の高い電子をキャリアとして利用できることなどから、上述の半導体基板はｐ型半導体であることが好ましい。
以下、半導体基板１をＳｉの単結晶基板として説明する。上記では、素子分離にＳＴＩ型の素子分離としたが、集積度を高くする必要のない場合などは、いわゆるＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）型の素子分離を用いてもよい。
トンネル絶縁膜３は、例えばＳｉＯ２膜等の酸化膜、窒化膜、その他の絶縁性の材料を用いて形成できるが、ＳｉＯ２膜は、Ｓｉを熱酸化させることによって緻密かつ安定なものが得られ、良好な素子動作を実現するために好適である。また、トンネル絶縁膜３として、例えばＳｉＯｘＮｙやＨｆ系酸化物などの高誘電率材料（Ｈｉｇｈ−ｋ材料）からなる高誘電体膜を用いることは以下の点から好ましい。
すなわち、高誘電率材料からなる誘電体膜を用いることによって、半導体基板１と制御ゲート６との容量結合性を高め短チャネル効果を抑制できること、トンネル絶縁膜３上の電荷保持層４内の浮遊ゲートに金属を用いる場合に浮遊ゲートから半導体基板１への金属元素の拡散を抑えることができる。なお、上記のｘおよびｙは、０≦ｘ＜２、０＜ｙ≦４／３である。ただし、さらに２ｘ＋３ｙ＝４の条件を同時に満たすことが未結合手を低減させる点でより好ましい。
電荷保持層４は、トンネル絶縁膜３上に形成され、電荷を保持するための超微粒子４ａ１と、超微粒子４ａ１が分散する母相絶縁体４ｂとを有する。電荷保持層４の形成方法は、様々開発されているが、例えば特開２００４−５５９６９号公報に記載されているように、大きな仕事関数を有する金属からなる超微粒子４ａ１用のターゲットと母相絶縁体４ｂ用のターゲットの両方を用いて同時にスパッタリングする方法（以下、同時スパッタリング法という）が以下の理由から極めて好ましい。
電荷保持層の上記の形成方法を用いることによって、母相絶縁体４ｂ中に金属の超微粒子４ａ１が高密度に分散した構造を有する膜が得られる。大きな仕事関数を有する金属の超微粒子４ａ１を高密度に分散した電荷保持層４に用いることにより、以下の利点が得られる。すなわち、浮遊ゲートをなす超微粒子の材料が大きな仕事関数を有する金属であるため、半導体と比較して深いエネルギー準位に電荷を保持することができ、絶縁体との界面におけるポテンシャル障壁が高くなる。その結果、トンネル絶縁膜３のポテンシャル障壁を高くでき、トンネルリークによる超微粒子からの電荷の散逸を抑制し、電荷保持能力を高めることが可能となる。
また、浮遊ゲートとなる金属超微粒子が１つの記憶素子内に高密度に多数存在し、かつ母相絶縁体によって互いに絶縁されていることから、例えばトンネル絶縁膜に絶縁破壊などが生じた場合でも失われる電荷量は局所的かつ最小限に抑えることができる。このように、浮遊ゲートの分割化は、絶縁破壊の発生をある程度許容可能にする効果があり、これは素子の歩留り向上に寄与する。
１つの素子に含まれる浮遊ゲートの数が多いほど上記の効果を高くすることができ、これは超微粒子を高い密度で形成することで実現できる。そして、高密度に分散させるためには、超微粒子の寸法が小さいほど好ましい。ここで、上記の同時スパッタリング法を用いることによって直径１〜３ｎｍ程度のきわめて微小な金属超微粒子を母相絶縁体中に高密度に多数分散させることが可能であるため、上記の電荷保持能力、絶縁破壊等の観点からきわめて好適な超微粒子形成方法である。
上記の同時スパッタリング法を用いることによって超微粒子を小さい寸法かつ高密度に分散できる理由は、金属超微粒子と母相絶縁体の形成が同時に行われるため、超微粒子の形成過程において母相絶縁体が金属超微粒子の周囲を覆い、金属超微粒子の粒成長を抑制するように作用するからである。また、マイグレーションが充分に確保された成長条件下では、基板上の金属超微粒子は一般に熱力学的に定まる一定の大きさになるまで粒成長するが、スパッタリング法では比較的低温で金属超微粒子の形成が行われるため、熱力学的に定まる大きさになる前の非平衡状態で粒成長の反応を停止させることが可能となる。これらの理由から、電荷保持層の形成方法としては、金属のターゲットと絶縁体のターゲットを用いて行う同時スパッタリング法がきわめて好ましい。
さらに、金属超微粒子の形成に用いる金属としては、仕事関数が大きいことに加え、半導体基板および制御ゲートの仕事関数に近い仕事関数を有することが、電荷保持能力を高める上で好ましい。ここで、半導体基板の仕事関数はフェルミ準位と真空準位とのエネルギー差をいう。具体的には、仕事関数が４．２ｅＶ以上あり、さらには半導体基板または制御ゲートの仕事関数と０．５ｅＶ以下の差であることが良い。
また、金属超微粒子の形成に用いる金属としては、融点が高いこと、半導体中でのイオン化エネルギーが半導体のバンドギャップのエネルギー幅（以下、ギャップエネルギーという）の半分よりも充分小さいことを満たす元素を選択することが、それぞれ、半導体製造工程における高温環境下においても安定であること、金属が拡散によりトンネル絶縁膜を通過して半導体基板まで到達した場合にチャネルでの電子・正孔対の生成および再結合に影響を与えないこと、の観点から好ましい。
具体的には、融点が１４００℃以上であって、またイオン化エネルギーがギャップエネルギーの半分より０．１ｅＶ以上小さいことが好ましい。以上、仕事関数、融点およびイオン化エネルギーの観点を総合すると、金属超微粒子の形成に用いる金属として、具体的には、Ｗ、Ｍｏ、Ｔｉ、Ｐｄ、Ｎｉ、Ｔａ、Ｃｒ等が好適であるが、Ｏｓ、Ｒｅ、Ｎｂ、Ｒｕ、Ｒｈ、Ｐｔなどでもよい。また、上記の金属の合金でもよい。
また、隣接する金属超微粒子間での絶縁性を得るため、金属超微粒子の間隔は所定間隔以上あることが好ましく、具体的には１ｎｍ以上あることが好ましい。一方、間隔が離れすぎる場合には超微粒子の高密度化が困難になるため、５ｎｍを上限とすることが好適である。隣接する金属超微粒子間の間隔は、スパッタリングする際に用いるターゲットにおける、金属と絶縁体の混合割合にほぼ依存し、この混合割合の調節によって隣接する金属超微粒子間の間隔を制御することができる。なお、ここでいう超微粒子の間隔とは、最隣接する２つの超微粒子における、超微粒子と母相絶縁体との界面同士の最短距離をさす。
一方、母相絶縁体４ｂとしては、電子親和力が小さいことおよび非晶質を形成しやすい材料であることが、電荷保持能力を高める上で好ましい。また、融点の高いことは、半導体製造工程における高温環境下において母相絶縁体４ｂが安定であることから好ましい。具体的には、電子親和力は１．０ｅＶ以下であり、融点は１４００℃以上であることが好ましい。以上、電子親和力、非晶質形成の容易さおよび融点の観点を総合すると、母相絶縁体４ｂとして、具体的には、ＳｉＯ２等からなる非晶質体が好ましい。または、非晶質のＡｌ２Ｏ３やＴｉＯ２などを用いるのでもよい。
しかし、電荷保持層４の母相絶縁体４ｂとして例えば酸化物を用いる場合、酸化物は一般に酸素欠乏型欠陥、未結合手等の酸素の不足による欠陥（以下、単に酸素不足による欠陥という。窒化物等の酸化物以外の絶縁物における欠乏型欠陥、未結合手等の欠陥についても同様に用いるものとする）を多数含んでいるため、以下の問題がある。すなわち、超微粒子に保持されている電荷が、この酸素不足による欠陥を介して隣接する別の超微粒子に容易に移動でき、超微粒子間の絶縁性が低下する。
かかる絶縁性の低下を回避するため、電荷保持層の母相絶縁体中に多数含まれる酸素欠乏型欠陥や未結合手等の酸素不足による欠陥に酸素原子を結合させ、これらの酸素不足による欠陥を除去する必要がある。ここで、これらの酸素不足による欠陥の除去は、超微粒子を酸化させないように行う必要がある。超微粒子の酸化を抑制し、かつ酸化物の欠陥に酸素原子を結合させる具体的な方法については、後述する。
電荷保持層４上に形成されるゲート絶縁膜５の形成方法は、大きく分けて物理的な形成方法と化学的な形成方法があり、ゲート絶縁膜５の形成にこれらのいずれの方法を用いるのでもよいが、それぞれ一長一短がある。まず、スパッタリング法をはじめとする物理的形成法は、成膜温度が比較的低温であるため、下地となる電荷保持層４の浮遊ゲート４ａ１の酸化を抑制できる利点がある。しかしながら、膜中に酸素不足による欠陥を多く含むため絶縁性は一般に低い。
したがって、ゲート絶縁膜５を物理的形成法によって形成する場合は、下地の電荷保持層４内に存在する超微粒子４ａ１の酸化を抑制する効果は高いが、ゲート絶縁膜５自体の絶縁性は低くなる。この結果、超微粒子４ａ１に蓄積された電荷がゲート絶縁膜５中に多数存在する欠陥準位などを介して制御ゲート６にリークする確率が高くなり、素子の電荷保持能力が低下する。
一方、絶縁体の形成方法として物理的形成法よりも広く用いられている化学的形成法では、形成された絶縁体中の酸素不足による欠陥の密度が低く、絶縁性が物理的形成法に比べ一般に高い。しかし、化学的形成法は、一般に成膜温度が高温であるため、成膜時において下地の電荷保持層４の超微粒子４ａ１が酸化しやすいという欠点を有する。したがって、ゲート絶縁膜５を化学的形成法によって形成する場合は、ゲート絶縁膜５自体の絶縁性は高いが、下地の電荷保持層４に含まれる超微粒子４ａ１が酸化しやすいという、物理的形成法を用いる場合とは正反対の状況が実現される。浮遊ゲート４ａ１は、酸化すると、電荷を保持するエネルギー準位が上昇し、その結果ポテンシャル障壁が低くなるため、電荷保持能力が低下する。
以上説明したように、ゲート絶縁膜５の形成方法として考えられる２通りの方法、すなわち物理的形成法と化学的形成法とは、いずれも素子の電荷保持能力という観点からは好ましくない問題点を有する。ゲート絶縁膜５の２通りの形成方法が有する解決すべき問題点は、物理的形成法についてはゲート絶縁膜５中の酸素不足による欠陥の低減であり、化学的形成法については下地の電荷保持層４内に存在する超微粒子４ａ１の酸化の抑制である。
以下、電荷保持層４が、例えば、金属の超微粒子と酸化物の母相絶縁体とからなり、ゲート絶縁膜５が物理的成膜方法を用いて形成された酸化物からなる構成を例にとり、上記の問題を解決する、本発明に係る酸化還元処理方法について説明する。ここで、トンネル絶縁膜３は酸化物であるものとする。
酸化物中の酸素不足による欠陥を除去するための酸化剤、および、酸化された金属超微粒子の還元剤は、次の基準を満たすものとする。まず、酸化剤は、例えばＳｉ等の易酸化性物質を酸化させるのに充分な酸化力を有するが、Ｎｉ、Ｗ等の難酸化性物質を酸化させない物質でなければならない。一方、還元剤は、例えばＮｉ、Ｗ等の難酸化性物質を還元できるが、易酸化性物質を還元しないという条件を満たす還元力を有する物質でなければならない。ここで、難酸化性および易酸化性とは、先に述べた酸化物生成に係る生成自由エネルギーを用いて定義される語句である。
上記の条件を具備する酸化剤としては、Ｓｉに対してＨ２Ｏ、ＮＯ２、Ｎ２Ｏ４、ＮＯ、Ｎ２Ｏ、ＳＯ２、ＳＯ３、ＣＯ２、ＣＯ、ＨＣｌＯ等を用いることができる。また、上記の条件を具備する還元剤としては、Ｈ２、ＮＨ３、Ｎ２Ｈ４、Ｎ２Ｈ２、ＣＯ、ＣＨ４等を用いることができる。特に、Ｈ２Ｏを酸化剤として用い、Ｈ２を還元剤として用いることが、副生成物の残留などの影響が比較的小さいこと、従来の半導体製造工程において非常に幅広く用いられていること、これらの気体に関してすでに得られている学識的、技術的知見が多いこと、取り扱いが比較的容易であること等の観点から、最も優れている。
なお、Ｏ２、Ｏ３等を酸化剤として用いることができるが、これらの物質は、酸化力がきわめて強いため本来還元したい金属超微粒子を酸化してしまい、還元反応が支配的になる平衡条件が高温側に移動してしまうなど、製造上の不都合が生じる。これらの強酸化剤を酸化物中の酸素不足による欠陥の酸化用に使用する場合は、上記のＯ２、Ｏ３等との反応性が高いＨ２等を還元剤に用い、処理雰囲気導入前にそれらを充分反応させＨ２Ｏガス等を生成し、そこで生じた反応物質を酸化剤として用いることが好ましい。
Ｈ２Ｏ、Ｈ２に次いで、窒素系化合物を酸化剤として用いることが好ましい。ただし、この場合は副生成物として窒素化合物の生成に留意する必要があり、適切に窒素化合物を除去する必要がある。一方、炭素系化合物や硫黄系化合物は、グラファイト、炭素化合物、硫黄化合物等の固体の副生成物が析出しやすく、こられの副生成物の除去が必要となるため、好ましくない。以下、説明の都合上、酸化剤としてＨ２Ｏを用い、還元剤としてＨ２を用いるものとし、上記の各酸化物をＳｉＯ２とする。
図２は、超微粒子がＷまたはＮｉからなり、母相絶縁体がＳｉＯ２からなる構成における酸化還元条件を説明するための図である。本発明の実施の形態に係る母相絶縁体の酸化方法および超微粒子の還元方法において、雰囲気ガスとしてはＨ２ＯガスとＨ２の混合ガスを用いる。図２において、縦軸はＨ２のＨ２Ｏに対する分圧比（以下、Ｈ２Ｏに対するＨ２分圧比という。）であり、横軸は温度（℃）である。図２に示す各曲線は、Ｈ２とＨ２Ｏの各気体を理想気体とし、フガシティー係数を１として計算した。
図２に示す曲線の計算において、温度が１００℃未満におけるＨ２Ｏの分圧は、その温度でのＨ２Ｏの飽和蒸気圧を用いた。また、「Ｓｉ」と記載された曲線は、その曲線よりも上の領域でＳｉが雰囲気ガスによって還元され、その曲線よりも下の領域でＳｉが雰囲気ガスによって酸化されることを示す。「Ｗ」および「Ｎｉ」と記載された曲線についても同様である。
酸素不足による欠陥を除去するための処理は、所定温度より低い温度では反応速度が低いため、処理時間が長くかかってしまう。これに対して、所定温度より高い温度では金属超微粒子の凝集が生じ始める、または金属と絶縁体の界面で両者が新たな化合物を形成してしまうなどの理由により好ましくない。また、高温での処理によって母相絶縁体、ゲート絶縁膜およびトンネル絶縁膜の一部が結晶化してしまうことも好ましくない。
超微粒子に保持された電荷がトンネル伝導により絶縁体中を移動するとき、絶縁体が非晶質の場合は絶縁体の格子配列が乱れているために電荷の物質波が散乱を受けやすくなり、トンネル伝導による隣接超微粒子、制御ゲート、半導体基板への電荷移動が抑制される。一方、絶縁体が結晶質である場合には、格子が整列しているため電荷の物質波が散乱されにくく、非晶質の場合と相対的にトンネル伝導による移動が容易になる。このことは、電荷保持層、ゲート絶縁膜およびトンネル絶縁膜に求められる特性と照らし合わせ、好ましい状態ではない。このようなことから、本発明に係る酸化還元処理は、６００℃〜９００℃程度の温度範囲で行うことが適当であり、さらには７００℃〜８００℃の範囲がより好ましい。
さらには、実際の酸化還元処理においては、試料は室温の状態から酸化還元処理炉内へ搬入され、所定の温度で酸化還元処理された後、室温の酸化還元処理炉外へ搬出されるという温度履歴を受ける。しかし、酸化還元処理の間、試料ウェハが受ける全ての温度領域において酸化還元条件を満たす必要がある。このことを考慮し、雰囲気ガスの分圧比の制御が重要である。
例えば超微粒子がＷである場合、処理温度を７５０℃で行うとしたとき、図２より、Ｈ２Ｏに対するＨ２分圧比は１０１〜１０８の範囲であればよい。しかし、試料の酸化還元処理炉内への搬入および搬出時など、それより低温の状況においては、Ｈ２Ｏに対するＨ２分圧比は高くする必要があり、例えば室温では１０７程度またはそれ以上としなければＷが酸化されてしまう。したがって、試料の酸化還元処理炉内への搬入および搬出時においては、処理炉内のＨ２Ｏガス分圧を充分下げるため、Ｈ２Ｏガスの供給を停止し、かつ充分に炉外へ排出しなければならない。
このとき、一旦酸化還元処理炉内を１０−２Ｐａ程度またはそれ以下の圧力まで真空引きし、その後Ｈ２ガスを導入することにより、Ｈ２Ｏガスの排出を確実に行うことができ、より好ましい。一方、Ｎｉの場合においては、Ｈ２Ｏに対するＨ２分圧比の下限値が１０−２程度まで大幅に低下し、本発明に係る酸化還元処理に適合する条件範囲が広い。また、試料中に複数種の金属が用いられている場合においては、その材料のうちで適合条件範囲が最も狭い金属材料での条件に合わせることが好ましい。
この酸化還元処理を適正に行うことにより、金属超微粒子を酸化させず、またはその酸化部位を還元し、かつ同時にそれに隣接する酸化物の酸素欠乏型欠陥や未結合手に酸素原子を結合させることができる。その結果、金属超微粒子を浮遊ゲートとする不揮発性半導体記憶素子の電荷保持能力を向上させることが可能となる。しかしながら、上述の酸化還元処理方法の副作用として、酸化物の原子結合網に水素原子が入り込み、酸素原子と結合しＯＨ基となって結合を切断および終端させる場合がある。
このＯＨ基は酸化物の融点、絶縁性等に悪影響を及ぼす恐れがあることから、上記の酸化還元処理を行うことにより生じるＯＨ基の除去が必要となる。このため、上述の酸化還元処理の後、連続的に、不活性雰囲気または減圧雰囲気においてアニール（以下、不活性雰囲気アニールという。）を行い、ＯＨ基となって酸素原子と結合している水素原子を膜外へ排出する必要がある。
ＯＨ基の除去を目的とした不活性雰囲気アニールでは、ＯＨ結合を切断し水素原子を遊離させるのに充分な熱エネルギーを与え、かつ生成したＨ２が速やかに系外へ排出することが必要であり、金属超微粒子の酸化反応および酸化物の還元反応は生じさせてはならない。そのために、ＯＨ基の除去を目的とした不活性雰囲気アニールは、不活性ガス中または減圧雰囲気で行うことが好ましい。なお、この不活性ガスまたは減圧雰囲気は、試料の酸化還元処理炉内への搬入、搬出時においても制御、維持すべきである。
ＯＨ結合を切断するために充分な熱エネルギーを与えるため、処理温度を６００℃以上することが好ましい。一方、温度が高すぎる場合は金属超微粒子の凝集が生じ始める、または金属と絶縁体の界面において両者が新たな化合物を形成してしまう等の理由により好ましくない。また、高温では母相絶縁体、ゲート絶縁膜およびトンネル絶縁膜の一部が結晶化してしまうことも好ましくない。
超微粒子に保持された電荷がトンネル伝導により絶縁体中を移動するとき、絶縁体が非晶質の場合は絶縁体の格子配列が乱れているために電荷の物質波が散乱を受けやすくなり、トンネル伝導による隣接超微粒子、制御ゲート、半導体基板への電荷移動が抑制される。一方、絶縁体が結晶質である場合には、格子が整列しているため電荷の物質波が散乱されにくく、非晶質の場合と相対的にトンネル伝導による移動が容易になる。このことは、電荷保持層、ゲート絶縁膜およびトンネル絶縁膜に求められる特性と照らし合わせ、好ましくない。上記の理由から、処理温度を６００℃〜９００℃程度とするのは好適であり、さらには、７００℃〜８００℃とすることがより好ましい。
上記で説明した本発明に係る酸化還元処理、および、不活性雰囲気または減圧雰囲気中での不活性雰囲気アニールは、電荷保持層形成以降のいずれの工程においても、また何回でも実施できる。しかし、この酸化還元処理および不活性雰囲気アニールは、主として電荷保持層、ゲート絶縁膜、およびトンネル絶縁膜に対して効果を有する処理であるため、ゲート絶縁膜形成直後に行うことが最も好ましい。
電荷保持層４およびゲート絶縁膜５の形成し、さらに他の膜を堆積したときに本酸化還元処理を行う場合は、反応物質が堆積膜中を拡散し、電荷保持層４およびゲート絶縁膜５まで到達する必要がある。同様に、反応後の生成物質を系外へ排出するためには、反応後の生成物質が堆積膜中を拡散し試料表面まで移動しなければならない。この拡散のための時間を要するため、他の膜が厚く堆積した状態で処理を行うことは好ましくない。
ただし、ゲート加工中に受けたプラズマダメージや諸反応によって生じた、電荷保持層４およびゲート絶縁膜５の変質部位の修復のため、または制御ゲート６の変質部位の修復のため、ゲート加工後に再度行うことはきわめて効果がある。さらには、ゲート加工後のゲート側壁にサイドウォール９を形成する場合、サイドウォールの形成が例えばＣＶＤ法によって行われる場合には、サイドウォール膜堆積中に超微粒子が酸化される場合がある。この場合も、サイドウォール形成後に上記の酸化還元処理および不活性雰囲気アニールを再度行うことが好ましい。
制御ゲート６は、不純物を含有した多結晶Ｓｉ、金属Ｓｉ化合物、金属、またはこれらの材料の積層など複数の材料を組み合わせた複合材料のいずれで形成するのでもよい。書込み、消去動作速度を速めるため、制御ゲートの抵抗値は低いことが望ましく、シート抵抗値で５Ω／ｓｑ．以下、より好ましくは１Ω／ｓｑ．以下であることが好ましい。制御ゲートとして多結晶Ｓｉを用いる場合、それをｎＭＯＳＦＥＴに適用する場合はｎ型不純物を含有させ、一方、ｐＭＯＳＦＥＴに適用する場合はｐ型不純物を含有させることが一般的である。
ソース領域７およびドレイン領域８は、ホットキャリアの過度の生成を抑制するため、各領域７、８とチャネルとの接続領域近傍での不純物濃度の勾配を緩やかにすることによって水平方向（半導体表面と平行な方向）の電界強度を弱める、浅い接合領域７ａ、８ａを有することが好ましい。この浅い接合領域７ａ、８ａでの不純物濃度は、コンタクト領域７ｂ、８ｂよりも低く、接合深さも浅い。
上記の浅い接合領域７ａ、８ａとコンタクト領域７ｂ、８ｂを形成するため、ゲート側壁にサイドウォール９を形成する。ここで、サイドウォール９を設けるゲートとは、トンネル絶縁膜３、電荷保持層４、ゲート絶縁膜５および制御ゲート６からなる全体をいい、以下同様とする。このサイドウォール９は、ゲートと、ソース領域７およびドレイン領域８との重なり、とりわけ高濃度不純物領域であるコンタクト領域７ｂ、８ｂとの重なり領域（オーバーラップ領域）を低減する役割も有する。オーバーラップ領域の低減により、この領域で形成される寄生容量を減少させることができ、素子の高速動作化や低消費電力化に効果を有する。また、微細化素子におけるソース−ドレイン間リークの抑制のため、ハローイオン注入領域１０を形成することがより好ましい。
以上説明したように、本発明の実施の形態に係る不揮発性半導体記憶素子の製造方法は、Ｗ、Ｎｉ、Ｃｏ等からなる難酸化性物質を超微粒子浮遊ゲートまたは単一浮遊ゲートに用い、ＳｉＯ２等易酸化性物質の酸化物を浮遊ゲートを囲む絶縁体に用いた構成で、超微粒子浮遊ゲートまたは単一浮遊ゲートならびに絶縁体が物理的形成法を用いて同時に形成された不揮発性半導体記憶素子において、超微粒子浮遊ゲートまたは単一浮遊ゲートを酸化させずまたは還元して、ＳｉＯ２等の絶縁体中の酸素欠乏型欠陥、未結合手等に酸素原子を結合させることができるため、従来よりも、金属超微粒子浮遊ゲート等の浮遊ゲートの周囲の絶縁体の絶縁性の向上と、浮遊ゲート中の酸化した金属超微粒子または部分の割合の低減を可能とし、もって高い電荷保持能力を有する不揮発性半導体記憶素子を製造できる。
また、Ｗ、Ｎｉ、Ｃｏ等からなる難酸化性物質を超微粒子浮遊ゲートまたは単一浮遊ゲートに用い、ＳｉＯ２等易酸化性物質の酸化物を浮遊ゲートを囲む絶縁体に用いた構成で、超微粒子浮遊ゲートまたは単一浮遊ゲートが物理的形成法を用いて形成され、絶縁体が化学的形成法を用いて形成された不揮発性半導体記憶素子において、超微粒子浮遊ゲートまたは単一浮遊ゲートを酸化させずまたは還元して、ＳｉＯ２等の絶縁体中の酸素欠乏型欠陥、未結合手等に酸素原子を結合させることができるため、従来よりも、金属超微粒子浮遊ゲート等の浮遊ゲートの周囲の絶縁体の絶縁性の向上と、浮遊ゲート中の酸化した金属超微粒子の割合の低減を可能とし、もって高い電荷保持能力を有する不揮発性半導体記憶素子を製造できる。
また、Ｗ、Ｎｉ、Ｃｏ等からなる難酸化性物質を超微粒子浮遊ゲートまたは単一浮遊ゲートに用い、ＳｉＯ２等易酸化性物質の酸化物を浮遊ゲートを囲む絶縁体に用いた構成で、超微粒子浮遊ゲートまたは単一浮遊ゲートが物理的形成法を用いて形成され、浮遊ゲートと同時に形成された第１の絶縁体を選択的に除去した後に第２の絶縁体を物理的形成法または化学的形成法を用いて形成された不揮発性半導体記憶素子において、超微粒子浮遊ゲートおよび単一浮遊ゲートを酸化させずまたは還元して、ＳｉＯ２等の絶縁体中の酸素欠乏型欠陥、未結合手等に酸素原子を結合させることができるため、従来よりも、金属超微粒子浮遊ゲート等の浮遊ゲートの周囲の絶縁体の絶縁性の向上と、浮遊ゲート中の酸化した金属超微粒子の割合の低減を可能とし、もって高い電荷保持能力を有する不揮発性半導体記憶素子を製造できる。
また、物理的形成法を用いて形成された暫定形成層中のＳｉＯ２等の、酸素不足が原因の欠陥を比較的多く含む第１の易酸化性物質の酸化物を選択的に除去し、酸素不足が原因の欠陥の少ない第２の易酸化性物質の酸化物を堆積するため、酸素不足が原因の欠陥の一層少ない絶縁体を有する不揮発性半導体記憶素子を製造できる。
また、摂氏０℃から摂氏１２００℃の範囲内で、酸化用気体がＳｉ等の易酸化性物質を適切に酸化し、超微粒子浮遊ゲートまたは単一浮遊ゲートを酸化させず、還元用気体がＳｉＯ２等の易酸化性物質の酸化物を還元せず、超微粒子浮遊ゲートまたは単一浮遊ゲートを適切に還元することができるため、使用する酸化用気体の酸化力、および使用する還元用気体の還元力を適正化し、上記の酸化還元の熱処理を好適に実施することができ、高い電荷保持能力を有する不揮発性半導体記憶素子を製造できる。
また、半導体素子製造の分野で充分な使用実績を有し、取り扱いが容易な水素、水蒸気を酸化還元用の混合気体として用いるため、高い電荷保持能力を有する不揮発性半導体記憶素子を、容易かつ安全に、さらに再現性が良く製造することが可能な不揮発性半導体記憶素子を製造できる。
また、酸化還元処理を行った後に、さらに所定の不活性雰囲気中または減圧中で熱処理を行うため、酸化還元処理後に残留する可能性のあるＯＨ基などの副生成物を効果的に除去することが可能な不揮発性半導体記憶素子を製造できる。ここで、酸化還元処理後に残留する可能性のあるＯＨ基は、先に述べたように酸化物の融点を低下や絶縁特性の劣化等の悪影響を引き起こすおそれがある。
以上説明したように、本発明の実施の形態に係る不揮発性半導体記憶素子は、本発明の不揮発性半導体記憶素子の製造方法が有する効果を有し、高い電荷保持能力および素子性能を有する。
上記の本発明の実施の形態に基づく具体的な実施例を以下に説明する。
「例１」
図３は、例１に係る不揮発性半導体記憶素子の製造方法を説明するための工程フロー図である。本発明の例では、素子選択トランジスタや信号増幅回路などの周辺回路に関わる部位の製造工程は省略し、記憶素子の製造に関わる製造工程のみを示す。
まず、ｐ型不純物がドープされた単結晶Ｓｉからなる半導体基板１の表面に、素子分離２を形成する（Ｓ１０１。図４参照）。次に、しきい値電圧調節のためのイオン注入を行う（Ｓ１０２。図５参照）。ここで、このイオン注入に先立ち、図５に概略的に示すスクリーン酸化膜２１と称する膜をＳｉ熱酸化膜で形成した。打ち込みイオンにはＢＦ２ ＋イオンを用い、打ち込まれたイオンが半導体基板をチャネリングしないように、注入イオンの入射方向に対し半導体基板を７°傾斜させた。ここで、チャネリングとは、注入イオンが半導体基板の結晶格子間を無衝突で深く侵入することをいう。
次に、上記のスクリーン酸化膜２１を除去して半導体基板１の表面を露出させた後、半導体基板１の表面にトンネル絶縁膜３を形成する（Ｓ１０３。図６参照）。トンネル絶縁膜３の形成は、半導体基板１表面をドライＯ２雰囲気中で熱酸化させＳｉ熱酸化膜を形成することによって行った。ここで、トンネル絶縁膜３の厚さは、３ｎｍとした。
次に、ステップＳ１０３で形成したトンネル絶縁膜３の上に、電荷保持層４を形成した（Ｓ１０４。図７参照）。電荷保持層４の形成は、金属ターゲットと絶縁体ターゲットを同時にスパッタリングする方法で行う。これによって、母相絶縁体中に金属超微粒子が高密度に分散する構造が自己組織的に得られる。金属ターゲットとしてはＮｉの金属板を用い、絶縁体ターゲットとしてＳｉＯ２板を用いる。
なお、ＮｉおよびＳｉの酸化物生成自由エネルギーは、例えば温度８００℃においては、Ｎｉについて−２８６．０ｋＪ／ｍｏｌ（反応式：２Ｎｉ＋Ｏ２→２ＮｉＯ）、Ｓｉについて−７１７．５ｋＪ／ｍｏｌ（反応式：Ｓｉ＋Ｏ２→ＳｉＯ２）であり、Ｓｉの酸化物生成自由エネルギーの方が低い。スパッタリングを、ＮｉターゲットとＳｉＯ２ターゲットの表面積比が１５：８５で、Ａｒガス雰囲気中、圧力０．５Ｐａ、供給電力２００Ｗの条件下で行った。電荷保持層４の厚さは５ｎｍとした。
上記の条件下で形成された電荷保持層４の断面を透過型電子顕微鏡（ＴＥＭ）で観察したところ、平均直径２ｎｍのＮｉ超微粒子が非晶質のＳｉＯ２母相絶縁体中に分散していることが確認された。また、エネルギー分散型蛍光Ｘ線測定（ＥＤＸ）を行い、成膜された電荷保持層４中のＮｉ元素とＳｉ元素の原子数比を測定し、その値とＮｉ超微粒子の直径からＮｉ超微粒子の面密度を見積もったところ、８×１０１２／ｃｍ２であった。
しかし、ラザフォード後方散乱（ＲＢＳ）法からは、母相絶縁体（ＳｉＯ２）４ｂにはＳｉ原子の個数に対する酸素原子の個数が２倍未満であり、酸素欠乏型欠陥４ｃが存在していることが確認され、また、電子スピン共鳴（ＥＳＲ）法からは、未結合手（ダングリングボンド）４ｄの存在を示す共鳴吸収ピークが検出された。
次に、ステップＳ１０４で形成した電荷保持層４上に、ゲート絶縁膜５を形成する（Ｓ１０５。図８参照）。ゲート絶縁膜５の形成は、ＳｉＯ２ターゲットを用い、Ａｒガス雰囲気中、圧力０．５Ｐａ、供給電力２００Ｗの条件下でスパッタリングして行った。ここで、ゲート絶縁膜５の厚さは１０ｎｍとした。ステップＳ１０５で形成されたゲート絶縁膜５についても、上述の電荷保持層４の場合と同様にラザフォード後方散乱（ＲＢＳ）法および電子スピン共鳴（ＥＳＲ）法を用いて評価を行ったところ、酸素欠乏型欠陥５ｂおよび未結合手５ｃの存在が認められた。
次に、上述の酸素欠乏型欠陥４ｃ、５ｂおよび未結合手４ｄ、５ｃを除去するため、以下に説明する酸化還元処理を行った（Ｓ１０６。図９参照）。酸化還元処理炉を８００℃に加熱し、還元剤として作用するＨ２を酸化還元処理炉内に供給してＨ２で酸化還元処理炉内の雰囲気を充分置換し、その後、隣接する別処理炉でＨ２とＯ２を燃焼させて生成したＨ２Ｏガスを、Ｈ２と同流量になるよう供給する。この場合、酸化還元処理炉内のＨ２Ｏに対するＨ２分圧比は１であり、その状態においては、Ｎｉが図２に示されるように還元され、一方Ｓｉが酸化される。上記の雰囲気の酸化還元処理炉内へ試料ウェハを搬入し、３０分間、酸化処理を行った。
上記の酸化還元処理を行って得られたモニタ試料をラザフォード後方散乱（ＲＢＳ）法および電子スピン共鳴（ＥＳＲ）法により評価したところ、ＲＢＳ法よりＳｉと酸素の元素数比が２と測定され、またＥＳＲ法により電磁波の共鳴吸収ピーク強度はバックグラウンドレベルとなって、酸化還元処理前に存在していた酸素欠乏型欠陥４ｃ、５ｂおよび未結合手４ｄ、５ｃが消滅していることが確認された。さらに、電子線回折（ＥＤ）法を用いて評価した結果、面心立方晶のＮｉによる回折パターンのみが検出され、一方ＮｉＯなどのＮｉ酸化物の回折パターンは検出されず、ゆえに本酸化還元処理によってＮｉは酸化物とならずＮｉ単体の状態を保持されていることが確認された。
しかし、フーリエ変換赤外分光（ＦＴＩＲ）法を用いて赤外線の吸収分光を観測したところ、電荷保持層４のＳｉＯ２膜中のＯＨ基４ｅおよびＳｉＯ２のゲート絶縁膜５中のＯＨ基５ｄに由来する赤外線吸収が確認された。すなわち、電荷保持層４の母相絶縁体４ｂ中およびゲート絶縁膜５中にＯＨ基の存在が認められた。かかるＯＨ基を除去するため、上述の酸化還元処理終了した後、引き続き試料ウェハの不活性雰囲気アニールを行った（Ｓ１０７。図１０参照）。
この不活性雰囲気アニールは、Ｎ２ガスで酸化還元処理炉内を充分に置換して雰囲気を不活性化し、８００℃で１０分間行った。このときの酸化還元処理炉内の雰囲気をサンプリングし、ガスクロマトグラフィー分析計によりＨ２Ｏに対するＨ２分圧比を測定したところ、Ｈ２Ｏに対するＨ２分圧比は約１０８であった。上記のように不活性雰囲気アニールを行って得られたモニタ試料を用いてＦＴＩＲ測定を行ったところ、ＯＨ基に由来する赤外線吸収は消滅した。
次に、ゲート絶縁膜５上に制御ゲート６用の薄膜を形成する（Ｓ１０８。図１１参照）。制御ゲート６用の薄膜として、減圧ＣＶＤ（ＬＰＣＶＤ）法を用いて多結晶Ｓｉ膜を堆積した。このとき、成膜ガスとしてＳｉＨ４とＰＨ３との混合ガスを用い、その場ドーピングでＰを不純物としてドープした。
ステップＳ１０８で制御ゲート６用の薄膜を形成した後、ゲート加工を行った（Ｓ１０９。図１２参照）。ゲート加工は、ＡｒＦ露光装置によりレジストパターンを形成し、ハロゲン系ガスを用いて、制御ゲート６用の薄膜、ゲート絶縁膜５、電荷保持層４およびトンネル絶縁膜３をドライエッチングにより行った。引き続いて、ウェットエッチングを行ってＮｉ超微粒子を完全に除去した。
ここで、Ｎｉ超微粒子の残留量を評価するために厚さ５ｎｍのＮｉ−ＳｉＯ２系の電荷保持層と同様の薄膜を作製し、上記と同様のウェットエッチング処理を行って電荷保持層を除去し、ウェットエッチング処理後の半導体基板１表面を全反射蛍光Ｘ線分析（ＴＸＲＦ）でＮｉの残留量を分析した。その結果、Ｎｉの残留量は、検出限界（１０９ａｔｏｍ／ｃｍ２程度）以下で、Ｎｉは検出できなかった。
次に、浅い接合領域７ａ、８ａを形成するためにイオン注入を行った（Ｓ１１０。図１３参照）。接合深さを浅くするため、入射イオンの飛程距離を短くすべく、Ａｓ＋を低エネルギーで注入した。ステップＳ１１０でイオン注入を行った後、ＬＰＣＶＤ法を用いてＳｉＯ２膜を堆積し、それを異方性エッチングを行ってサイドウォール９を形成した（Ｓ１１１。図１４参照）。次に、このサイドウォール９をマスクとしてイオン注入を行い、コンタクト領域７ｂ、８ｂを形成した（Ｓ１１２。図１５参照）。
コンタクト領域７ｂ、８ｂを形成するためのイオン注入は、浅い接合領域７ａ、８ａの接合深さに比較してコンタクト領域７ｂ、８ｂの接合深さを深くするため、打ち込みエネルギーを高くして行った。ステップＳ１１２でイオン注入した後、打ち込まれたＡｓを活性化するため、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いて減圧雰囲気中、１０００℃で５秒間、不純物を活性化するためのアニール（以下、単に活性化アニールという。）を行った（Ｓ１１３）。
次に、図１６に示すように、半導体基板１の基板表面の法線に対して斜めの方向からＢＦ２ ＋イオンを打ち込み（Ｓ１１４）、ＲＴＡ装置を用いて打ち込みＢ（ホウ素）を８００℃で１０秒間、活性化アニールを行い（Ｓ１１５）、ハローイオン注入領域１０を形成した。次に、ＮＳＧ（Ｎｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃａ Ｇｌａｓｓ）とＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ−ｄｏｐｅｄ Ｓｉｌｉｃａ Ｇｌａｓｓ）を堆積して、保護膜を形成した（Ｓ１１６）。
次に、制御ゲート６およびコンタクト領域７ｂ、８ｂと電気的な導通を得るためのコンタクトホールを形成し（Ｓ１１７）、コンタクトホールを介して制御ゲート６およびコンタクト領域７ｂ、８ｂと電気的に接続されるＡｌ配線を形成し（Ｓ１１８）、Ａｌ配線とＳｉ基板との電気的接触を良好にすべくＨ２アニールを行う（Ｓ１１９）。上記のようにして得られた、金属超微粒子を浮遊ゲート群とする不揮発性半導体記憶素子は、２００℃の温度環境下で２０年以上の電荷保持能力を有し、１０６回を超える書換え特性を有していた。
「例２」
図１７は、例２に係る不揮発性半導体記憶素子の断面構造の一例を概念的に示す説明図である。まず、例１において説明したものと同様に、ｐ型不純物がドープされた単結晶Ｓｉからなる半導体基板１の表面に、素子分離２を形成し（Ｓ１０１。図４参照）、しきい値電圧調節のためのイオン注入を行った（Ｓ１０２。図５参照）。
次に、上記のスクリーン酸化膜２１を除去して半導体基板１の表面を露出させた後、半導体基板１の表面にトンネル絶縁膜２３を形成する（Ｓ１０３。図１８参照）。トンネル絶縁膜２３の形成は、半導体基板１の表面をＮ２Ｏ雰囲気中で熱酸窒化させＳｉＯ０．５Ｎ膜を形成することによって行った。ここで、トンネル絶縁膜２３の厚さは、３ｎｍとした。
次に、ステップＳ１０３で形成したトンネル絶縁膜２３の上に、電荷保持層２４を形成する（Ｓ１０４。図１９参照）。電荷保持層２４は、ＣｏターゲットをスパッタリングしてＣｏ薄膜を成膜することで形成した。すなわち、例２にかかる浮遊ゲートは、多数に分離した超微粒子ではなく、単一の薄膜状の浮遊ゲートである。
次に、ステップＳ１０４で形成した電荷保持層２４上に、ゲート絶縁膜２５を形成する（Ｓ１０５。図２０参照）。ゲート絶縁膜２５の形成は、ＬＰＣＶＤ法を用いて行い、気化させたＴＥＯＳ（Ｔｅｔｒａｅｔｈｏｘｙｓｉｌａｎｅ）と酸素の混合ガスを原料としてＳｉＯ２膜を形成した。ここで、ゲート絶縁膜２５の厚さは１０ｎｍとした。
なお、ＣｏおよびＳｉの酸化物生成自由エネルギーは、例えば温度８００℃においては、Ｃｏについて−３１６．６ｋＪ／ｍｏｌ（反応式：２Ｃｏ＋Ｏ２→２ＣｏＯ）、Ｓｉについて−７１７．５ｋＪ／ｍｏｌ（反応式：Ｓｉ＋Ｏ２→ＳｉＯ２）であり、Ｓｉの酸化物生成自由エネルギーの方が低い。上記のＳｉＯ２膜の形成は、比較的高い温度で行われるため、電荷保持層２４のＣｏ薄膜２４ａ１の全体またはその一部が酸化し、酸化部位２４ｆが生じてしまう（図２０参照）。
次に、上述の酸化部位２４ｆを還元して除去するために、以下に説明する酸化還元処理を行う（Ｓ１０６。図２２参照）。図２１は、浮遊ゲートおよびその周囲を囲む絶縁体としてそれぞれＣｏとＳｉＯ２からなる構成における酸化還元条件を説明するための図である。Ｓｉを酸化させＣｏを還元させる酸化還元処理を温度８００℃で行う場合、Ｈ２Ｏに対するＨ２分圧比を１程度とすればよいことが図２１から分かる。この処理条件は酸化還元処理炉内への搬入時および搬出時においても同様に適用される。
酸化還元処理炉の雰囲気を以下のようにして実現した。まず、還元剤として作用するＨ２を酸化還元処理炉内に供給してＨ２で充分置換し、次に、隣接する別処理炉でＨ２とＯ２を燃焼させて生成したＨ２Ｏに対するＨ２分圧比が１になるように供給した。次に、酸化還元処理を行うために、この状態で試料ウェハを酸化還元処理炉内へ搬入し、３０分保持した。引き続き、Ｎ２雰囲気中で、８００℃、１０分間不活性雰囲気アニールを行い、ゲート絶縁膜２５中に生じたＯＨ基を除去した（図２２参照）。
次に、本発明の例１において説明したものと同様に、制御ゲート６用の薄膜を形成し（Ｓ１０８）、ゲート加工を行い（Ｓ１０９）、浅い接合領域７ａ、８ａを形成するためにイオン注入を行う（Ｓ１１０）。次に、サイドウォール９を形成し（Ｓ１１１）、イオン注入してコンタクト領域７ｂ、８ｂを形成し（Ｓ１１２）、ＲＴＡ装置を用いて活性化アニールを行い（Ｓ１１３）、ハローイオン注入領域１０を形成するためにイオン注入を行い（Ｓ１１４）、再びＲＴＡ装置を用いて活性化アニールを行った（Ｓ１１５。図２３参照）。
図２３は、本発明の例２に係る不揮発性半導体記憶素子の製造方法におけるハローイオン注入領域１０の形成工程（Ｓ１１４）および活性化アニール（Ｓ１１５）終了後の素子の断面構造を概略的に示す図である。上記でハローイオン注入領域１０を形成したとき、本発明の例１において説明したものと同様に、保護膜としてＮＳＧとＰＳＧを堆積し（Ｓ１１６）、コンタクトホールを形成し（Ｓ１１７）、Ａｌ配線を形成し（Ｓ１１８）、Ａｌ配線とＳｉ基板との電気的接触を良好にすべくＨ２アニールを行った（Ｓ１１９）。上記のようにして得られた、Ｃｏ薄膜を浮遊ゲートとする不揮発性半導体記憶素子は、２００℃の温度環境下で２０年以上の電荷保持能力を有していた。
「例３」
図２４は、本発明の例３に係る不揮発性半導体記憶素子の断面構造の一例を概念的に示す説明図である。まず、本発明の例１および例２において説明したものと同様に、ｐ型不純物がドープされた単結晶Ｓｉからなる半導体基板１の表面に、ＳＴＩ型の素子分離２を形成し（Ｓ１０１。図４参照）、しきい値電圧調節のためのイオン注入を行った（Ｓ１０２）。
スクリーン酸化膜を除去した後、本発明の例３では、ＨｆＯ２シリケート（ＨｆＳｉｘＯｙ）系の高誘電率材料を用いてトンネル絶縁膜３３として形成した。ＨｆＯ２シリケート系のトンネル絶縁膜３３はスパッタリング法を用いて形成され、膜厚は３ｎｍとした。トンネル絶縁膜３３に高誘電率材料を用いることにより、短チャネル効果を抑制できると共に、後述する暫定形成層中の母相絶縁体の選択的除去工程において、母相絶縁体のみを選択的に除去することが容易になる。これは、より詳しくは次のように説明される。トンネル絶縁膜が母相絶縁体と同じ材料、例えばＳｉＯ２である場合には、母相絶縁体を除去する際に必然的にトンネル絶縁膜の一部も同じく除去されてしまう。しかし一方、母相絶縁体とトンネル絶縁膜の材料が異なる場合、例えばそれぞれＳｉＯ２、およびＨｆＯ２シリケート系材料などの高誘電体材料を用いる場合には、暫定形成層中の母相絶縁体のみを選択的に除去し、かつトンネル絶縁膜は除去されず完全に残すことが容易になる。前者のような、母相絶縁体の除去の選択性が低い場合には、トンネル絶縁膜の膜厚が設計値よりも過度に薄くなり、また膜厚のばらつきも増大し、これらは素子の電荷保持特性の劣化やしきい値電圧のばらつき増大などを引き起こす。このような不具合を避けるため、本実施例のような暫定形成層中の母相絶縁体を除去する工程を製造工程に含む不揮発性半導体記憶素子においては、母相絶縁体と異なる材料をトンネル絶縁膜に適用することは非常に好ましい。
次に、ステップＳ１０３で形成したトンネル絶縁膜３３の上に、暫定形成層である電荷保持層３４を形成する（Ｓ１０４。図２５参照）。電荷保持層３４の形成は、金属ターゲットとしてＷの金属板を用い、絶縁体ターゲットとしてＳｉＯ２板を用い、各ターゲットの表面の面積比を１５：８５とし、例１において説明したものと同様に行った。なお、ＷおよびＳｉの酸化物生成自由エネルギーは、例えば温度７５０℃においては、Ｗについて−４０３．４ｋＪ／ｍｏｌ（反応式：Ｗ＋Ｏ２→ＷＯ２）、Ｓｉについて−７２６．２ｋＪ／ｍｏｌ（反応式：Ｓｉ＋Ｏ２→ＳｉＯ２）であり、Ｓｉの酸化物生成自由エネルギーの方が低い。
上記の条件下で形成された電荷保持層３４の断面を透過型電子顕微鏡（ＴＥＭ）で観察したところ、平均直径２ｎｍのＷ超微粒子がＳｉＯ２母相絶縁体中に分散していることが確認された。また、エネルギー分散型蛍光Ｘ線測定（ＥＤＸ）を行い、成膜された電荷保持層３４中のＷ元素とＳｉ元素の原子数比を測定し、その値とＷ超微粒子の直径からＷ超微粒子の面密度を見積もったところ、８×１０１２／ｃｍ２であった。
しかし、ラザフォード後方散乱（ＲＢＳ）法からは、ＳｉＯ２母相絶縁体３４ｂにはＳｉ原子の個数に対する酸素原子の個数が２倍未満であり、酸素欠乏型欠陥３４ｃが存在していることが確認され、電子スピン共鳴（ＥＳＲ）法からは、未結合手（ダングリングボンド）３４ｄの存在を示す共鳴吸収ピークが検出された。
次に、トンネル絶縁膜３３の上に形成した暫定形成層である電荷保持層３４のＳｉＯ２母相絶縁体３４ｂを選択的に除去し、Ｗ超微粒子３４ａ１を残す。ＳｉＯ２母相絶縁体３４ｂの選択的除去は、エッチングガスとしてＣＦ４＋Ｈ２系ガスを用いてドライエッチングを行った（図２６参照）。
次に、ステップＳ１０４で形成した電荷保持層３４上に、ゲート絶縁膜３５を形成する（Ｓ１０５。図２７参照）。ゲート絶縁膜３５の形成は、ＬＰＣＶＤ法を用いて行い、気化したＴＥＯＳと酸素の混合ガスを原料としてＳｉＯ２膜を形成した。ここで、ゲート絶縁膜３５の厚さは１０ｎｍとした。上記のＳｉＯ２膜の形成は、比較的高い温度で行われるため、Ｗ超微粒子３４ａ１の全てあるいは一部が酸化し、酸化部位が生じてしまう。
次に、上述の酸化部位を還元するために、以下に説明する酸化還元処理を行う（Ｓ１０６）。図２８は、超微粒子がＷからなり、トンネル絶縁膜がＨｆＯ２シリケート系の高誘電率材料からなり、ゲート絶縁膜がＳｉＯ２からなる構成における酸化還元条件を説明するための図である。ＳｉおよびＨｆを酸化させＷを還元させる酸化還元処理を酸化還元処理炉の温度７５０℃で行う場合、Ｈ２Ｏに対するＨ２分圧比をおよそ１０１〜１０８の広い範囲とすればよいことが図２８から分かる。
しかし、酸化還元処理炉内への搬入および搬出の際は、試料ウェハの温度が室温まで下がるため、上記のＨ２Ｏに対するＨ２分圧比を１０７程度またはそれ以上（Ｈ２Ｏ濃度を０．１ｐｐｍ程度またはそれ以下）にする必要がある。室温から酸化還元処理の温度まで酸化還元を適切に行うため、上記のＨ２Ｏに対するＨ２分圧比および温度を図２８に示す経路に沿って変化するよう制御した。
まず、酸化還元処理炉内を１０−３Ｐａ程度またはそれ以下の圧力まで排気した後、酸化還元処理炉内にＨ２を供給して１気圧とした。この処理によって、酸化還元処理炉内のＨ２Ｏに対するＨ２分圧比は１０８程度またはそれ以上、換言すればＨ２Ｏは１０ｐｐｂ程度またはそれ以下となる。この状態で試料ウェハを酸化還元処理炉内へ搬入し、雰囲気を保持したまま６００℃まで昇温する。
次に、酸化還元処理温度である７５０℃に昇温するまでの間、隣接する別処理炉でＨ２とＯ２を燃焼させて生成したＨ２Ｏガスを、徐々に流量を増やしながら酸化還元処理炉内に供給していき、７５０℃に到達したときにＨ２Ｏに対するＨ２分圧比が１０２程度になるようにした。この状態で３０分間、酸化還元処理を行った。連続して酸化還元処理炉内の雰囲気をＮ２雰囲気に置換し、ＯＨ基除去のための不活性雰囲気アニールを１０分間行った。このときの酸化還元処理炉内の雰囲気をサンプリングし、ガスクロマトグラフィー分析計によりＨ２Ｏに対するＨ２分圧比を測定したところ、Ｈ２Ｏに対するＨ２分圧比は約１０８であった。次に、雰囲気をこの状態で維持しながら、試料ウェハを酸化還元処理炉の温度の低い領域まで移動し室温まで冷却した。
次に、本発明の例１において説明したものと同様に、制御ゲート６用の薄膜を形成し（Ｓ１０８）、ゲート加工を行い（Ｓ１０９）、浅い接合領域７ａ、８ａを形成するためにイオン注入を行った（Ｓ１１０）。なおゲート長は電子露光装置を用いて６５ｎｍとした。次に、サイドウォール９を形成し（Ｓ１１１）、イオン注入してコンタクト領域７ｂ、８ｂを形成し（Ｓ１１２）、ＲＴＡ装置を用いて活性化アニールを行い（Ｓ１１３）、ハローイオン注入領域１０を形成するためにイオン注入を行い（Ｓ１１４）、再びＲＴＡ装置を用いて活性化アニールを行った（Ｓ１１５）。活性化アニール（Ｓ１１５）完了後の素子の断面概略図を図２９に示す。
次に、例１において説明したものと同様に、保護膜としてＮＳＧとＰＳＧを堆積し（Ｓ１１６）、コンタクトホールを形成し（Ｓ１１７）、Ａｌ配線を形成し（Ｓ１１８）、Ａｌ配線とＳｉ基板との電気的接触を良好にすべくＨ２アニールを行った（Ｓ１１９）。
上記の制御ゲート６の堆積形成から上記のＨ２アニールまでの工程に関する詳細は、ゲート加工工程を除いて例１および例２で説明したものと同様である。上記のようにして得られた、ゲート長が６５ｎｍでＷ超微粒子を浮遊ゲート群とする不揮発性半導体記憶素子は、２００℃の温度環境下で２０年以上の電荷保持能力を有し、１０６回を超える書換え特性を有していた。
本発明に係る不揮発性半導体記憶素子の製造方法は、従来よりも、金属超微粒子浮遊ゲート等の浮遊ゲートの周囲の絶縁体の絶縁性の向上と、浮遊ゲート中の酸化した金属部分の割合の低減を可能とし、もって高い電荷保持能力を有する不揮発性半導体記憶素子の製造方法等に適用できる。
また、その処理の効果により、従来のフラッシュメモリよりも電荷保持能力を向上させることができるため、トンネル絶縁膜の膜厚を薄くした場合においても、従来のフラッシュメモリと同程度の電荷保持能力を得ることが可能となり、データの書き込み動作および消去動作の速度の向上、ならびに、素子の微細化および高密度化に資する不揮発性半導体記憶素子の製造方法等にも適用できる。
さらに、電荷を保持する記憶形式の不揮発性半導体記憶素子のみならず、その他の記憶形式の不揮発性半導体記憶素子、例えば強誘電体メモリ（ＦｅＲＡＭ）、ＭＲＡＭ等の製造方法等にも適用できる。
本発明の実施の形態に係る不揮発性半導体記憶素子の断面構造の一例を概念的に示す説明図。 超微粒子がＷまたはＮｉからなり、母相絶縁体がＳｉＯ２からなる構成における酸化還元条件を説明するための図。 本発明の例１に係る不揮発性半導体記憶素子の製造方法を説明するための工程フロー図。 本発明の例１に係るＳ１０１工程を説明するための説明図。 本発明の例１に係るＳ１０２工程を説明するための説明図。 本発明の例１に係るＳ１０３工程を説明するための説明図。 本発明の例１に係るＳ１０４工程を説明するための説明図。 本発明の例１に係るＳ１０５工程を説明するための説明図。 本発明の例１に係るＳ１０６工程を説明するための説明図。 本発明の例１に係るＳ１０７工程を説明するための説明図。 本発明の例１に係るＳ１０８工程を説明するための説明図。 本発明の例１に係るＳ１０９工程を説明するための説明図。 本発明の例１に係るＳ１１０工程を説明するための説明図。 本発明の例１に係るＳ１１１工程を説明するための説明図。 本発明の例１に係るＳ１１２工程を説明するための説明図。 本発明の例１に係るＳ１１４工程を説明するための説明図。 本発明の例２に係る不揮発性半導体記憶素子の断面構造の一例を概念的に示す説明図。 本発明の例２に係るＳ１０３工程を説明するための説明図。 本発明の例２に係るＳ１０４工程を説明するための説明図。 本発明の例２に係るＳ１０５工程を説明するための説明図。 超微粒子がＣｏＯからなり、母相絶縁体がＳｉＯ２からなる構成における酸化還元条件を説明するための図。 本発明の例２に係るＳ１０６工程およびＳ１０７工程を説明するための説明図。 本発明の例２に係るＳ１１５工程後の素子の断面構造を概略的に示す図。 本発明の例３に係る不揮発性半導体記憶素子の断面構造の一例を概念的に示す説明図。 本発明の例３に係るＳ１０４工程を説明するための説明図。 本発明の例３に係る、ＳｉＯ２母相絶縁体の選択的除去について説明するための説明図。 本発明の例３に係るＳ１０５工程を説明するための説明図。 超微粒子がＷからなり、トンネル絶縁膜がＨｆＯ２シリケート系の高誘電率材料からなり、ゲート絶縁膜がＳｉＯ２からなる構成における酸化還元条件を説明するための図。 本発明の例３に係るＳ１１５工程後の素子の断面構造を概略的に示す図。
符号の説明
１ 半導体基板
２ 素子分離
３、２３、３３ トンネル絶縁膜
４、２４、３４ 電荷保持層
４ａ１、２４ａ１、３４ａ１ 超微粒子
４ｂ 母相絶縁体
４ｃ、５ｂ、３４ｃ 酸素欠乏型欠陥
４ｄ、５ｃ、３４ｄ 未結合手
４ｅ、５ｄ ＯＨ基
５、５ａ、２５、３５ ゲート絶縁膜
６ 制御ゲート
７ ソース領域
７ａ、８ａ 浅い接合領域
７ｂ、８ｂ コンタクト領域
８ ドレイン領域
９ サイドウォール
１０ ハローイオン注入領域
２１ スクリーン酸化膜
２４ｆ 酸化部位
３４ｂ ＳｉＯ２母相絶縁体
１００、２００、３００ 不揮発性半導体記憶素子

Claims (6)

  1. 酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ摂氏０度から摂氏１２００度の範囲内において、同一温度条件でのＳｉの酸化物生成に係るギブスの生成自由エネルギーよりも高い元素である難酸化性元素で構成される難酸化性物質と、
    酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ摂氏０度から摂氏１２００度の範囲内において、同一温度条件でのＳｉの酸化物生成に係るギブスの生成自由エネルギーよりも低い元素、およびＳｉからなる易酸化性元素で構成される易酸化性物質の酸化物と、が混在または積層した構造を有する電荷保持特性に優れた不揮発性半導体記憶素子の製造方法において、
    前記難酸化性物質からなる部分と、前記易酸化性物質の酸化物からなる部分とが、いずれも物理的形成法を用いて形成され、
    酸化剤として機能する酸化用気体と還元剤として機能する還元用気体との混合気体中で、摂氏０度から摂氏１２００度までの温度範囲内において前記難酸化性物質が還元されかつ前記易酸化性物質の酸化物が酸化されるように、前記酸化用気体と前記還元用気体との混合比および温度を制御して熱処理を行うことを特徴とする電荷保持特性に優れた不揮発性半導体記憶素子の製造方法。
  2. 酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ摂氏０度から摂氏１２００度の範囲内において、同一温度条件でのＳｉの酸化物生成に係るギブスの生成自由エネルギーよりも高い元素である難酸化性元素で構成される難酸化性物質と、
    酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ摂氏０度から摂氏１２００度の範囲内において、同一温度条件でのＳｉの酸化物生成に係るギブスの生成自由エネルギーよりも低い元素、およびＳｉからなる易酸化性元素で構成される易酸化性物質の酸化物と、が混在または積層した構造を有する電荷保持特性に優れた不揮発性半導体記憶素子の製造方法において、
    前記難酸化性物質からなる部分が物理的形成法を用いて形成され、前記易酸化性物質の酸化物からなる部分が化学的形成法を用いて形成され、
    酸化剤として機能する酸化用気体と還元剤として機能する還元用気体との混合気体中で、摂氏０度から摂氏１２００度までの温度範囲内において前記難酸化性物質が還元されかつ前記易酸化性物質の酸化物が酸化されるように、前記酸化用気体と前記還元用気体との混合比および温度を制御して熱処理を行うことを特徴とする電荷保持特性に優れた不揮発性半導体記憶素子の製造方法。
  3. 酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ摂氏０度から摂氏１２００度の範囲内において、同一温度条件でのＳｉの酸化物生成に係るギブスの生成自由エネルギーよりも高い元素である難酸化性元素で構成される難酸化性物質と、
    酸化物生成に係るギブスの生成自由エネルギーが、１気圧かつ摂氏０度から摂氏１２００度の範囲内において、同一温度条件でのＳｉの酸化物生成に係るギブスの生成自由エネルギーよりも低い元素、およびＳｉからなる易酸化性元素で構成される易酸化性物質の酸化物と、が混在または積層した構造を有する電荷保持特性に優れた不揮発性半導体記憶素子の製造方法において、
    前記難酸化性物質の部分が、前記難酸化性物質と第１の前記易酸化性物質の酸化物とが混在または積層する暫定形成層を物理的形成法を用いて形成した後に、前記暫定形成層中の第１の前記易酸化性物質の酸化物を選択的に除去して形成され、
    前記易酸化性物質の酸化物の部分が、前記暫定形成層中の第１の前記易酸化性物質の酸化物が選択的に除去された後に、物理的形成法または化学的形成法を用いて、第１の前記易酸化性物質の酸化物と同一または異なる第２の前記易酸化性物質の酸化物を堆積することによって形成され、
    酸化剤として機能する酸化用気体と還元剤として機能する還元用気体との混合気体中で、摂氏０度から摂氏１２００度までの温度範囲内において前記難酸化性物質が還元されかつ第２の前記易酸化性物質の酸化物が酸化されるように、前記酸化用気体と前記還元用気体との混合比および温度を制御して熱処理を行うことを特徴とする電荷保持特性に優れた不揮発性半導体記憶素子の製造方法。
  4. 前記酸化用気体が、摂氏０度から摂氏１２００度の範囲内で、前記易酸化性物質との酸化反応に係るギブスの自由エネルギーの変化量が負となる気体であり、
    前記還元用気体が、摂氏０度から摂氏１２００度の範囲内で、前記難酸化性物質の酸化物との還元反応に係るギブスの自由エネルギーの変化量が負かつ、前記易酸化性物質の酸化物との還元反応に係るギブスの自由エネルギーの変化量が正となる気体である請求項１から３までのいずれか１項に記載の電荷保持特性に優れた不揮発性半導体記憶素子の製造方法。
  5. 前記酸化用気体がＨ２Ｏを含み、前記還元用気体がＨ２を含む請求項１から４までのいずれか１項に記載の電荷保持特性に優れた不揮発性半導体記憶素子の製造方法。
  6. 前記酸化用気体と前記還元用気体との混合気体中で、前記難酸化性物質が還元されかつ前記易酸化性物質の酸化物が酸化されるように前記熱処理を行った後に、所定の不活性雰囲気中または減圧中でさらに熱処理を行う請求項１から５までのいずれか１項に記載の電荷保持特性に優れた不揮発性半導体記憶素子の製造方法。
JP2005263792A 2005-09-12 2005-09-12 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法 Active JP4909552B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005263792A JP4909552B2 (ja) 2005-09-12 2005-09-12 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法
CN200680033206A CN100595907C (zh) 2005-09-12 2006-09-08 电荷保持特性良好的非易失性半导体存储元件及其制造方法
KR1020087003742A KR101351694B1 (ko) 2005-09-12 2006-09-08 전하 유지 특성이 우수한 불휘발성 반도체 기억 소자 및 그제조 방법
EP06783245.1A EP1933378A4 (en) 2005-09-12 2006-09-08 NON-VOLATILE SEMICONDUCTOR MEMORY ELEMENT WITH EXCELLENT LOAD RETENTION PROPERTIES AND PROCESS FOR ITS MANUFACTURE
PCT/JP2006/317885 WO2007032282A1 (ja) 2005-09-12 2006-09-08 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法
TW095133678A TWI390677B (zh) 2005-09-12 2006-09-12 And a method of manufacturing a nonvolatile semiconductor memory device excellent in charge retention characteristics
US12/046,763 US7820515B2 (en) 2005-09-12 2008-03-12 Nonvolatile semiconductor memory element excellent in charge retention properties and process for producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005263792A JP4909552B2 (ja) 2005-09-12 2005-09-12 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法

Publications (2)

Publication Number Publication Date
JP2007080944A JP2007080944A (ja) 2007-03-29
JP4909552B2 true JP4909552B2 (ja) 2012-04-04

Family

ID=37864876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005263792A Active JP4909552B2 (ja) 2005-09-12 2005-09-12 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法

Country Status (7)

Country Link
US (1) US7820515B2 (ja)
EP (1) EP1933378A4 (ja)
JP (1) JP4909552B2 (ja)
KR (1) KR101351694B1 (ja)
CN (1) CN100595907C (ja)
TW (1) TWI390677B (ja)
WO (1) WO2007032282A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009001733A1 (en) * 2007-06-25 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2009018403A (ja) * 2007-07-13 2009-01-29 Toyota Central R&D Labs Inc 貴金属ナノ粒子分散薄膜及びその製造方法
WO2010046997A1 (ja) * 2008-10-24 2010-04-29 株式会社アドバンテスト 電子デバイスおよび製造方法
JP5576400B2 (ja) * 2009-01-29 2014-08-20 インターナショナル・ビジネス・マシーンズ・コーポレーション フラッシュ・メモリ・デバイスおよびその製造方法
KR101669470B1 (ko) * 2009-10-14 2016-10-26 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자
US8575678B2 (en) * 2011-01-13 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device with floating gate
JP6131701B2 (ja) * 2013-05-08 2017-05-24 株式会社豊田自動織機 半導体基板の製造方法
CN111364091B (zh) * 2020-03-12 2021-06-15 东北大学 一种基于耦合作用去除镀铬溶液中杂质离子的方法
KR20230043634A (ko) * 2021-09-24 2023-03-31 에스케이하이닉스 주식회사 강유전층 및 금속 입자가 내장된 절연층을 포함하는 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186421A (ja) 1997-12-25 1999-07-09 Sony Corp 不揮発性半導体記憶装置及びその書き込み消去方法
JP3769120B2 (ja) * 1998-05-08 2006-04-19 株式会社東芝 半導体素子
JP2004006884A (ja) * 1999-06-04 2004-01-08 Matsushita Electric Ind Co Ltd 半導体素子
JP2003051498A (ja) 2001-06-01 2003-02-21 Matsushita Electric Ind Co Ltd 微粒子膜、その製造方法および半導体装置
JP2003086715A (ja) 2001-09-10 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4056817B2 (ja) 2002-07-23 2008-03-05 光正 小柳 不揮発性半導体記憶素子の製造方法
KR100482738B1 (ko) * 2002-12-30 2005-04-14 주식회사 하이닉스반도체 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법
KR100499151B1 (ko) * 2003-10-29 2005-07-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
TW200715486A (en) 2007-04-16
KR101351694B1 (ko) 2014-01-14
WO2007032282A1 (ja) 2007-03-22
JP2007080944A (ja) 2007-03-29
TWI390677B (zh) 2013-03-21
CN101263595A (zh) 2008-09-10
EP1933378A4 (en) 2014-08-13
CN100595907C (zh) 2010-03-24
US20080171411A1 (en) 2008-07-17
US7820515B2 (en) 2010-10-26
KR20080055796A (ko) 2008-06-19
EP1933378A1 (en) 2008-06-18

Similar Documents

Publication Publication Date Title
JP4909552B2 (ja) 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法
US7439121B2 (en) Dielectric film and method of forming it, semiconductor device, non-volatile semiconductor memory device, and production method for semiconductor device
US9281390B2 (en) Structure and method for forming programmable high-K/metal gate memory device
US7928502B2 (en) Transistor devices with nano-crystal gate structures
US8163660B2 (en) SONOS type stacks for nonvolatile change trap memory devices and methods to form the same
JP5221112B2 (ja) 半導体装置の製造方法および半導体装置
JP2001189448A (ja) 半導体装置及びその製造方法
US7759209B2 (en) Semiconductor device and a method of manufacturing the same
JP2007243105A (ja) 半導体装置およびその製造方法
JP2004158487A (ja) 半導体装置の製造方法
JP4490336B2 (ja) 半導体装置およびその製造方法
US7358571B2 (en) Isolation spacer for thin SOI devices
US20130049200A1 (en) Silicidation of device contacts using pre-amorphization implant of semiconductor substrate
US7786537B2 (en) Semiconductor device and method for manufacturing same
JP2011176348A (ja) 半導体装置
US6667233B2 (en) Method for forming a silicide layer of semiconductor device
JP2009016688A (ja) 半導体装置の製造方法
EP1524685A1 (en) Method for processing a semiconductor device comprising an silicon-oxy-nitride dielectric layer
JP2010141051A (ja) 半導体装置および半導体装置の製造方法
JP2008085306A (ja) 半導体装置および半導体装置の製造方法
JP2010123990A (ja) 半導体装置およびその製造方法
CN107240573A (zh) 一种半导体器件及其制作方法和电子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350