CN101263595A - 电荷保持特性良好的非易失性半导体存储元件及其制造方法 - Google Patents

电荷保持特性良好的非易失性半导体存储元件及其制造方法 Download PDF

Info

Publication number
CN101263595A
CN101263595A CNA2006800332068A CN200680033206A CN101263595A CN 101263595 A CN101263595 A CN 101263595A CN A2006800332068 A CNA2006800332068 A CN A2006800332068A CN 200680033206 A CN200680033206 A CN 200680033206A CN 101263595 A CN101263595 A CN 101263595A
Authority
CN
China
Prior art keywords
oxide
gas
easily oxidizable
degree celsius
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800332068A
Other languages
English (en)
Other versions
CN100595907C (zh
Inventor
高田雅章
小柳光正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
AGC Inc
Original Assignee
Tohoku University NUC
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Asahi Glass Co Ltd filed Critical Tohoku University NUC
Publication of CN101263595A publication Critical patent/CN101263595A/zh
Application granted granted Critical
Publication of CN100595907C publication Critical patent/CN100595907C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供使浮栅周围的绝缘体的绝缘性的提高和浮栅中的已氧化的金属超微粒子的比例的降低成为可能的非易失性半导体存储元件及其制造方法。具有由作为吉布斯氧化物生成自由能在0℃～1200℃的范围内比Si高的元素的难氧化性物质形成的浮栅以及包裹该浮栅周围的由该自由能与Si相同或更低的易氧化性物质的氧化物形成的绝缘体的非易失性半导体存储元件的制造方法中，难氧化性物质的浮栅使用物理形成法形成，易氧化性物质的氧化物使用物理形成法或化学形成法形成，形成栅极绝缘膜后，在氧化用气体和还原用气体的混合气体中，在0℃～1200℃的范围内，控制混合气体的混合比以及温度进行热处理，使得仅还原难氧化性物质，且仅氧化易氧化性物质的氧化物。

Description

电荷保持特性良好的非易失性半导体存储元件及其制造方法
技术领域
本发明涉及具有使用包含与氧化物生成相关的吉布斯生成自由能存在例如Si与Ni、W、Co等过渡金属的差的程度的不同的多种元素的物质形成的结构的电荷保持特性良好的非易失性半导体存储元件及其制造方法，特别是涉及上述的结构由难氧化性物质和易氧化性物质的氧化物形成，使该氧化物所含的氧缺失型缺陷、悬空键等氧不足而产生的缺陷氧化而减少，将难氧化性物质还原而制成的电荷保持特性良好的非易失性半导体存储元件及其制造方法。以下，将与氧化物生成相关的吉布斯生成自由能简称为氧化物生成自由能。
背景技术
目前，移动电话等移动信息终端装置中广泛使用闪存作为可非易失地存储的存储装置。作为其原因，可以例举高集成化比较容易、与以往的逻辑元件和DRAM等元件的制造技术的互通性高、制造成本较低等。但是，包裹闪存的浮栅的绝缘体的薄膜化较难。
其原因在于，为了确保浮栅的电荷保持、即闪存的存储保持的可靠性，必须使包裹浮栅的绝缘体的膜厚达到规定的厚度以上。如上所述，绝缘体的薄膜化困难，因此以往制造的闪存难以实现元件的微细化、高速化、低电压·低耗电化等高性能化，还有预测认为最早在2007年左右高性能化就达到极限。
作为解决上述的单浮栅型闪存中产生的涉及电荷保持的可靠性的确保和绝缘体的薄膜化的兼顾的问题的技术，提出了将浮栅分割为多个的技术。作为将浮栅分割为多个的具体方法的一例，有每一个存储元件形成大量的Si超微粒子并利用这些Si超微粒子群作为浮栅的方法(例如专利文献1)。通过这样分割浮栅，在保持电荷发生漏出的情况下也可以将积蓄电荷的损失限制在局部区域，对绝缘体的可靠性的要求得到缓解。这样的具有被分割为数个的浮栅的闪存称为分割浮栅型闪存，而上述的以往结构的闪存称为单浮栅型闪存。
上述的分割浮栅的技术不仅有利于绝缘体的电荷保持的可靠性的提高，还使绝缘体的薄膜化成为可能，成为解决以往的单浮栅型闪存所存在的上述问题的技术之一。
另外，研究了具有浮栅的作用的超微粒子不采用Si而采用金属的技术。已知由金属超微粒子形成的浮栅与Si超微粒子浮栅相比可以提高电荷保持能力(例如专利文献2)。其原因在于，由于金属的功函数比Si的电子亲合力大，因此对于被保持在金属超微粒子浮栅内的电荷的势垒比对于Si超微粒子浮栅内的电荷的势垒高。
在这里，专利文献2中所揭示的金属超微粒子浮栅的形成技术中，由于使用CVD法形成堆积于金属超微粒子浮栅和控制栅之间的绝缘膜(以下称为栅极绝缘膜)，因此在形成栅极绝缘膜时，金属的超微粒子可能会被氧化。如上所述，由于金属超微粒子被氧化，被指出有效地起到电荷保持的作用的金属超微粒子的数量可能会减少。
作为避免这样的金属超微粒子的氧化的技术，揭示有使用溅射法形成栅极绝缘膜的技术(例如专利文献3)。溅射法与CVD法和热氧化法相比通常可以在较低的温度下成膜，因此可以在抑制金属超微粒子的氧化的同时，在其上堆积栅极绝缘膜。
专利文献1：日本专利特开平11-186421号公报
专利文献2：日本专利特开2003-51498号公报
专利文献3：日本专利特开2003-86715号公报
发明的揭示
但是，这样的采用溅射法的以往的非易失性半导体存储元件的制造技术中，采用溅射法形成的SiO2等绝缘体通常大多形成氧缺失型缺陷密度高的Si过剩的组成比。此外，也含有大量悬空键(dangling bond)，因此与采用CVD法和热氧化法形成的SiO2膜相比，存在绝缘性低的问题。
因此，为了形成包裹金属超微粒子浮栅的周围的绝缘体而采用CVD法和热氧化法或溅射法时，分别存在金属超微粒子的氧化的问题或绝缘体的绝缘性差的问题。其结果是，产生无法发挥金属超微粒子浮栅具有的高电荷保持能力、无法充分实现绝缘体的薄膜化等问题，无法充分发挥具有金属超微粒子浮栅的非易失性半导体存储元件的元件性能。
本发明是为了解决这样的问题而完成的，提供使由金属超微粒子等形成的浮栅周围的绝缘体的绝缘性与以往相比提高，使浮栅中的已氧化的金属部分的比例的降低成为可能的非易失性半导体存储元件及其制造方法。
考虑到以上的问题，权利要求1的发明具有如下的构成：难氧化性元素为与氧化物生成相关的吉布斯生成自由能在1大气压且摄氏0度～摄氏1200度的范围内比同一温度条件下的Si的与氧化物生成相关的吉布斯生成自由能高的元素，易氧化性元素由与氧化物生成相关的吉布斯生成自由能在1大气压且摄氏0度～摄氏1200度的范围内比同一温度条件下的Si的与氧化物生成相关的吉布斯生成自由能低的元素以及Si构成，在具有由所述难氧化性元素形成的难氧化性物质和由所述易氧化性元素形成的易氧化性物质的氧化物混杂存在或层叠而得的结构的非易失性半导体存储元件的制造方法中，由所述难氧化性物质形成的部分和由所述易氧化性物质的氧化物形成的部分都使用物理形成法形成，在起到氧化剂的作用的氧化用气体和起到还原剂的作用的还原用气体的混合气体中，在摄氏0度～摄氏1200度的范围内，控制所述氧化用气体和所述还原用气体的混合比以及温度进行热处理，使得所述难氧化性物质被还原且所述易氧化性物质的氧化物被氧化。
通过该构成，在具有将由W、Ni、Co等形成的难氧化性物质用于超微粒子浮栅或单浮栅并将SiO2等易氧化性物质的氧化物用于包裹浮栅的绝缘体的结构且超微粒子浮栅或单浮栅以及绝缘体使用物理形成法形成的非易失性半导体存储元件中，可以不使超微粒子浮栅或单浮栅氧化或将其还原，使氧原子与SiO2等绝缘体中的氧缺失型缺陷、悬空键等结合，因此与以往相比，使金属超微粒子浮栅等浮栅周围的绝缘体的绝缘性的提高和浮栅中的已氧化的金属超微粒子的比例的降低成为可能，因而可以实现具有高电荷保持能力的非易失性半导体存储元件的制造方法。另外，本发明中所说的难氧化性是指与Si相比难氧化的性质，具体是将与氧化物生成相关的吉布斯生成自由能比在1大气压且同一温度的环境下的Si的氧化物生成自由能高的性质作为与Si相比不易氧化的性质。此外，将具有该性质的元素称为难氧化性元素，并将由难氧化性元素形成的物质称为难氧化性物质。另一方面，本发明中所说的易氧化性是指与Si相比易氧化的性质，具体是将与氧化物生成相关的吉布斯生成自由能与在1大气压且同一温度的环境下的Si的氧化物生成自由能相等或更低的性质作为与Si相比易氧化的性质。此外，与上述的难氧化性的情况同样地，分别定义易氧化性元素、易氧化性物质。
此外，权利要求2的发明具有如下的构成：难氧化性元素为与氧化物生成相关的吉布斯生成自由能在1大气压且摄氏0度～摄氏1200度的范围内比同一温度条件下的Si的与氧化物生成相关的吉布斯生成自由能高的元素，易氧化性元素由与氧化物生成相关的吉布斯生成自由能在1大气压且摄氏0度～摄氏1200度的范围内比同一温度条件下的Si的与氧化物生成相关的吉布斯生成自由能低的元素以及Si构成，在具有由所述难氧化性元素形成的难氧化性物质和由所述易氧化性元素形成的易氧化性物质的氧化物混杂存在或层叠而得的结构的非易失性半导体存储元件的制造方法中，由所述难氧化性物质形成的部分使用物理形成法形成，由所述易氧化性物质的氧化物形成的部分使用化学形成法形成，在起到氧化剂的作用的氧化用气体和起到还原剂的作用的还原用气体的混合气体中，在摄氏0度～摄氏1200度的范围内，控制所述氧化用气体和所述还原用气体的混合比以及温度进行热处理，使得所述难氧化性物质被还原且所述易氧化性物质的氧化物被氧化。
通过该构成，在具有将由W、Ni、Co等形成的难氧化性物质用于超微粒子浮栅或单浮栅并将SiO2等易氧化性物质的氧化物用于包裹浮栅的绝缘体的结构且超微粒子浮栅或单浮栅使用物理形成法形成、绝缘体使用化学形成法形成的非易失性半导体存储元件中，可以不使超微粒子浮栅或单浮栅氧化或将其还原，使氧原子与SiO2等绝缘体中的氧缺失型缺陷、悬空键等结合，因此与以往相比，使金属超微粒子浮栅等浮栅周围的绝缘体的绝缘性的提高和浮栅中的已氧化的金属超微粒子的比例的降低成为可能，因而可以实现具有高电荷保持能力的非易失性半导体存储元件的制造方法。
此外，权利要求3的发明具有如下的构成：难氧化性元素为与氧化物生成相关的吉布斯生成自由能在1大气压且摄氏0度～摄氏1200度的范围内比同一温度条件下的Si的与氧化物生成相关的吉布斯生成自由能高的元素，易氧化性元素由与氧化物生成相关的吉布斯生成自由能在1大气压且摄氏0度～摄氏1200度的范围内比同一温度条件下的Si的与氧化物生成相关的吉布斯生成自由能低的元素以及Si构成，在具有由所述难氧化性元素形成的难氧化性物质和由所述易氧化性元素形成的易氧化性物质的氧化物混杂存在或层叠而得的结构的非易失性半导体存储元件的制造方法中，所述难氧化性物质的部分在使用物理形成法形成所述难氧化性物质和第1所述易氧化性物质的氧化物混杂存在或层叠的暂定形成层后，选择性地除去所述暂定形成层中的第1所述易氧化性物质的氧化物而形成；所述易氧化性物质的氧化物的部分通过在所述暂定形成层中的第1所述易氧化性物质的氧化物被选择性地除去后，使用物理形成法或化学形成法堆积与第1所述易氧化性物质的氧化物相同或不同的第2所述易氧化性物质的氧化物而形成；在起到氧化剂的作用的氧化用气体和起到还原剂的作用的还原用气体的混合气体中，在摄氏0度～摄氏1200度的范围内，控制所述氧化用气体和所述还原用气体的混合比以及温度进行热处理，使得所述难氧化性物质被还原且第2所述易氧化性物质的氧化物被氧化。
通过该构成，在具有将由W、Ni、Co等形成的难氧化性物质用于超微粒子浮栅或单浮栅并将SiO2等易氧化性物质的氧化物用于包裹浮栅的绝缘体的结构且超微粒子浮栅或单浮栅使用物理形成法形成、绝缘体使用物理形成法或化学形成法形成的非易失性半导体存储元件中，可以不使超微粒子浮栅或单浮栅氧化或将其还原，使氧原子与SiO2等绝缘体中的氧缺失型缺陷、悬空键等结合，因此与以往相比，使金属超微粒子浮栅等浮栅周围的绝缘体的绝缘性的提高和浮栅中的已氧化的金属超微粒子的比例的降低成为可能，因而可以实现具有高电荷保持能力的非易失性半导体存储元件的制造方法。此外，由于选择性地除去由物理形成法形成的暂定形成层中的SiO2等含有较多因氧不足产生的缺陷的第1易氧化性物质的氧化物，堆积因氧不足产生的缺陷少的第2易氧化性物质的氧化物，因此可以实现具有因氧不足产生的缺陷更少的绝缘体的非易失性半导体存储元件的制造方法。
此外，权利要求4的发明具有如下的构成：所述氧化用气体是在摄氏0度～摄氏1200度的范围内与所述易氧化性物质的氧化反应的吉布斯生成自由能的变化量为负值的气体，所述还原用气体是在摄氏0度～摄氏1200度的范围内与所述难氧化性物质的氧化物的还原反应的吉布斯生成自由能的变化量为负值且与所述易氧化性物质的氧化物的还原反应的吉布斯生成自由能的变化量为正值的气体。
通过该构成，除了权利要求1～3中的任一项的效果之外，在摄氏0度～摄氏1200度的范围内，氧化用气体适当地氧化Si等易氧化性物质而不使超微粒子浮栅或单浮栅氧化，还原用气体不使SiO2等易氧化性物质的氧化物还原，同时可以适当地还原由难氧化性物质形成的超微粒子浮栅或单浮栅，因此可以使使用的氧化用气体的氧化能力和使用的还原用气体的还原能力适当，良好地实施上述的氧化还原的热处理，能够实现具有高电荷保持能力的非易失性半导体存储元件的制造方法。
此外，权利要求5的发明具有如下的构成：权利要求1～4中的任一项中，所述氧化用气体包含H2O，所述还原用气体包含H2。
通过该构成，除了权利要求1～4中的任一项的效果之外，由于使用在半导体元件制造的领域具有足够的实际使用经验且处理容易的氢气、水蒸气作为氧化还原用的混合气体，因此可以实现能够容易且安全地、并以良好的再现性制造具有高电荷保持能力的非易失性半导体存储元件的非易失性半导体存储元件的制造方法。
此外，权利要求6的发明具有如下的构成：所述氧化用气体和所述还原用气体的混合气体中，进行所述热处理而使所述难氧化性物质被还原且所述易氧化性物质的氧化物被氧化后，在规定的惰性气氛中或减压中再进行热处理。
通过该构成，除了权利要求1～5中的任一项的效果之外，由于进行氧化还原处理后，再在规定的惰性气氛中或减压中进行热处理，因此可以实现能够有效地除去氧化还原处理后可能残留的OH基等副产物的非易失性半导体存储元件的制造方法。在这里，氧化还原处理后可能残留的OH基可能会引发使氧化物的熔点下降、使氧化物的绝缘性下降等不良影响。
此外，权利要求7的发明具有如下的构成：对于具有所述难氧化性物质的非易失性半导体存储元件，使用权利要求1～6中的任一项所述的非易失性半导体存储元件的制造方法制造。
通过该构成，可以实现具有权利要求1～6中的任一项的效果的非易失性半导体存储元件。
本发明中，在具有将由W、Ni、Co等形成的难氧化性物质用于超微粒子浮栅或单浮栅并将SiO2等易氧化性物质的氧化物用于包裹浮栅的绝缘体的结构且超微粒子浮栅或单浮栅使用物理形成法形成、绝缘体使用物理形成法或化学形成法形成的非易失性半导体存储元件中，可以不使超微粒子浮栅或单浮栅氧化或将其还原，使氧原子与SiO2等绝缘体中的氧缺失型缺陷、悬空键等结合，因此与以往相比，使金属超微粒子浮栅等浮栅周围的绝缘体的绝缘性的提高和浮栅中的已氧化的金属超微粒子的比例的降低成为可能，因而可以提供具有高电荷保持能力的非易失性半导体存储元件的制造方法。
附图的简单说明
图1是概念性地表示本发明的实施方式的非易失性半导体存储元件的截面结构的一例的说明图。
图2是用于说明超微粒子由W或Ni形成，母相绝缘体由SiO2形成的结构中的氧化还原条件的图。
图3是用于说明本发明的例1的非易失性半导体存储元件的制造方法的工序流程图。
图4是用于说明本发明的例1的S101工序的说明图。
图5是用于说明本发明的例1的S102工序的说明图。
图6是用于说明本发明的例1的S103工序的说明图。
图7是用于说明本发明的例1的S104工序的说明图。
图8是用于说明本发明的例1的S105工序的说明图。
图9是用于说明本发明的例1的S106工序的说明图。
图10是用于说明本发明的例1的S107工序的说明图。
图11是用于说明本发明的例1的S108工序的说明图。
图12是用于说明本发明的例1的S109工序的说明图。
图13是用于说明本发明的例1的S110工序的说明图。
图14是用于说明本发明的例1的S111工序的说明图。
图15是用于说明本发明的例1的S112工序的说明图。
图16是用于说明本发明的例1的S114工序的说明图。
图17是概念性地表示说明本发明的例2的非易失性半导体存储元件的截面结构的一例的说明图。
图18是用于说明本发明的例2的S103工序的说明图。
图19是用于说明本发明的例2的S104工序的说明图。
图20是用于说明本发明的例2的S105工序的说明图。
图21是用于说明超微粒子由CoO形成，母相绝缘体由SiO2形成的结构中的氧化还原条件的图。
图22是用于说明本发明的例2的S106工序和S107工序的说明图。
图23是简要地表示本发明的例2的S115工序后的元件的截面结构的图。
图24是概念性地表示说明本发明的例3的非易失性半导体存储元件的截面结构的一例的说明图。
图25是用于说明本发明的例3的S104工序的说明图。
图26是用于说明本发明的例3的SiO2母相绝缘体的选择性除去的说明图。
图27是用于说明本发明的例3的S105工序的说明图。
图28是用于说明超微粒子由W形成，沟道绝缘膜由HfO2硅酸盐类的高介电常数材料形成，栅极绝缘膜由SiO2形成的结构中的氧化还原条件的图。
图29是简要地表示本发明的例3的S115工序后的元件的截面结构的图。
符号的说明
1：半导体基板，2：元件分离，3、23、33：沟道绝缘膜，4、24、34：电荷保持层，4a1、24a1、34a1：超微粒子，4b：母相绝缘体，4c、5b、34c：氧缺失型缺陷，4d、5c、34d：悬空键，4e、5d：OH基，5、5a、25、35：栅极绝缘膜，6：控制栅，7：源极区域，7a、8a：浅的接合区域，7b、8b：触点区域，8：漏极区域，9：侧墙(サイドウオ一ル)，10：晕圈(ハ口一)离子注入区域，21：屏蔽氧化膜，24f：氧化部位，34b:SiO2母相绝缘体，100、200、300：非易失性半导体存储元件。
实施发明的最佳方式
以下，使用附图对本发明的实施方式进行说明。
(实施方式)
图1是概念性地表示本发明的实施方式的非易失性半导体存储元件的截面结构的一例的说明图。图1中，非易失性半导体存储元件100形成于半导体基板1上，通过元件分离2而元件分离。另外，图1中半导体基板1为p型的半导体基板，元件分离2使用STI(Shallow Trench Isolation，浅槽隔离)技术形成。
非易失性半导体存储元件100具有在半导体基板1上依次层叠了沟道绝缘膜3、保持电荷的电荷保持层4、栅极绝缘膜5和控制栅6的结构。该电荷保持层4具有起到浮栅的作用的超微粒子4a1在母相绝缘体4b中以高密度分散的结构。
在这里，控制栅6响应所施加的电压，在半导体基板1的表面形成沟道，使电荷注入电荷保持层4或从中释放。在半导体基板1的表面形成源极区域7和漏极区域8。源极区域7和漏极区域8为掺杂了n型杂质的区域，具备用于获得与Al配线的欧姆接触的触点区域7b、8b和以较低浓度含有n型杂质并具有使扩散层高耐压化和抑制热载流子的过度生成的浅的接合区域7a、8a。
上述的源极区域7和漏极区域8使用被称为所谓自对准(セルフアライン)的技术形成，使得与形成了电荷保持层4和控制栅6的区域的重叠区域(栅极重叠区域)变小。这是为了使由该重叠产生的寄生电容降低。此外，对于栅极长度在0.3μm以下的程度的元件，较好是如图1所示在比浅的接合区域7a、8a更靠近半导体基板1的内部的位置形成离子注入与半导体基板1同极的p型杂质而提高了p型杂质的浓度的晕圈离子注入区域。该晕圈离子注入具有抑制由于栅极长度变短而在比形成沟道的半导体表面附近稍深的位置产生的源极和漏极间的漏电的效果。
作为半导体基板1，可以使用Si或Ge的单晶基板、SiGe单晶基板、SiC的单晶基板或者具有在绝缘体上形成了这类单晶层的结构的例如SOI(Silicon On insulator，绝缘体上覆硅)基板等半导体基板。从物性明确、获得容易等角度来看，较好是Si的单晶基板。作为有利于元件的高速动作的半导体基板(或层)的材料，从提高载流子的迁移率的角度来看，较好是Ge或SiGe等的单晶或具有变形的Si单晶。此外，从通过基板耗尽层的寄生电容的降低而使延迟时间减少或亚阈值特性提高的角度来看，较好是SOI基板。此外，对于高温环境下的动作或高电压驱动，较好是SiC的单晶基板等。
另外，由于可以利用迁移率比空穴高的电子作为载流子，因此上述的半导体基板较好是p型半导体。
以下，将半导体基板1以Si的单晶基板进行说明。上述中，元件分离采用STI型的元件分离，但不需要提高集成度等情况下，可以使用所谓LOCOS(Local Oxidation of Silicon，硅的局部氧化)型的元件分离。
沟道绝缘膜3可以使用例如SiO2膜等氧化膜、氮化膜或其它绝缘性的材料形成，SiO2膜可通过使Si热氧化而获得致密且稳定的膜，实现良好的元件动作，因此是优选的。此外，作为沟道绝缘膜3，根据以下的原因较好是使用例如由SiOxNy或Hf类氧化物等高介电常数材料(高k材料)形成的高电介体膜。
即，通过使用由高介电常数材料形成的电介体膜，可以提高半导体基板1和控制栅6的电容结合性而抑制短沟道效应，沟道绝缘膜3上的电荷保持层4内的浮栅使用金属的情况下，可以抑制金属元素自浮栅至半导体基板1的扩散。另外，上述的x和y较好是满足0≤x＜2、0＜y≤4/3。但是，从减少悬空键的角度来看，较好是同时还满足2x+3y＝4的条件。
电荷保持层4形成于沟道绝缘膜3上，具有用于保持电荷的超微粒子4a1和超微粒子4a1分散的母相绝缘体4b。电荷保持层4的形成方法开发有各种，但因为下述理由，像例如日本专利特开2004-55969号公报中所记载的那样，使用由具有大功函数的金属形成的超微粒子4a1用的靶材和母相绝缘体4b用的靶材这两者同时进行溅射的方法(以下称为同时溅射法)非常理想。
通过使用电荷保持层的上述形成方法，可以获得具有在母相绝缘体4b中以高密度分散着金属的超微粒子4a1的结构的膜。通过使用将具有大功函数的金属的超微粒子4a1以高密度分散了的电荷保持层4，可以获得以下的优点。即，由于作为浮栅的超微粒子的材料是具有大功函数的金属，因此可以将电荷保持在比半导体更深的能级，与绝缘体的界面的势垒提高。其结果是，可以提高沟道绝缘膜3的势垒，能够抑制沟道漏电流产生的自超微粒子的电荷散逸，提高电荷保持能力。
此外，形成浮栅的金属超微粒子以高密度大量存在于1个存储元件内，而且通过母相绝缘体相互绝缘，所以在例如沟道绝缘膜产生绝缘击穿等的情况下，所损失的电荷量也在局部且可以抑制到最低限度。如上所述，浮栅的分割化具有可以允许发生一定程度的绝缘击穿的效果，这有利于元件的成品率的提高。
1个元件所含的浮栅的数量越多，则可以使上述效果更高，这可以通过以高密度形成超微粒子来实现。并且，为了使其以高密度分散，超微粒子的尺寸越小越好。在这里，通过上述的同时溅射法，可以使直径为1～3nm左右的极微小的金属超微粒子以高密度大量分散于母相绝缘体中，从上述的电荷保持能力、绝缘击穿等角度来看，是非常理想的超微粒子形成方法。
通过使用上述的同时溅射法可以小尺寸且高密度地分散超微粒子的原因是，金属超微粒子和母相绝缘体的形成同时进行，因此在超微粒子的形成过程中母相绝缘体包裹在金属超微粒子的周围，起到抑制金属超微粒子的粒生长的作用。此外，在迁移得到充分确保的生长条件下，基板上的金属超微粒子通常粒生长至热力学所限定的一定大小，但溅射法中在较低温度下进行金属超微粒子的形成，因此可以在达到热力学所限定的大小前的非平衡状态下使粒生长的反应停止。由于这些原因，作为电荷保持层的形成方法，使用金属的靶材和绝缘体的靶材进行的同时溅射法是非常理想的。
另外，作为金属超微粒子形成中使用的金属，不仅功函数大，从提高电荷保持能力的角度来看，较好是具有接近于半导体基板和控制栅的功函数。在这里，半导体基板的功函数是指费米能级和真空能级的能量差。具体来说，功函数较好是在4.2eV以上，更好是与半导体基板或控制栅的功函数的差在0.5eV以下。
此外，作为金属超微粒子形成中使用的金属，分别从半导体制造工序中的高温环境下也稳定、金属通过扩散而透过沟道绝缘膜到达半导体基板的情况下不会影响沟道中的电子·空穴对的生成和再结合的角度来看，较好是选自满足熔点高、在半导体中的电离能与半导体的带隙的能量宽度(以下称为能隙)的一半相比足够小的元素。
具体来说，较好是熔点在1400℃以上且电离能比能隙的一半小0.1eV以上。如果将以上的功函数、熔点和电离能的观点综合，作为金属超微粒子形成中使用的金属，具体较好是W、Mo、Ti、Pd、Ni、Ta、Cr等，但也可以是Os、Re、Nb、Ru、Rh、Pt等。此外，还可以是上述金属的合金。
此外，为了获得邻接的金属超微粒子间的绝缘性，金属超微粒子的间隔较好是在规定间隔以上，具体较好是1nm以上。另一方面，间隔过大的情况下，超微粒子的高密度化困难，因此较好是将5nm作为上限。邻接的金属超微粒子间的间隔基本上依赖于溅射时使用的靶材中的金属和绝缘体的混合比例，可以通过该混合比例的调节来控制邻接的金属超微粒子间的间隔。另外，这里所说的超微粒子的间隔是指最邻近的2个超微粒子中的超微粒子和母相绝缘体的界面之间的最短距离。
另一方面，作为母相绝缘体4b，从提高电荷保持能力的角度来看，较好是电子亲合力小且容易形成非晶质的材料。此外，由于在半导体制造工序中的高温环境下母相绝缘体4b稳定，较好是熔点高的材料。具体来说，较好是电子亲合力在1.0eV以下，熔点在1400℃以上。如果将以上的电子亲合力、非晶质形成的难易度和熔点的观点综合，作为母相绝缘体4b，具体较好是由SiO2等形成的非晶质体。或者，还可以使用非晶质的Al2O3或TiO2等。
但是，电荷保持层4的母相绝缘体4b例如使用氧化物的情况下，氧化物通常包含大量氧缺失型缺陷、悬空键等氧不足而产生的缺陷(以下简称为氧不足产生的缺陷，对于氮化物等除氧化物以外的绝缘体中的缺失型缺陷、悬空键等缺陷也同样使用)，因此存在以下的问题。即，保持于超微粒子的电荷可以容易地通过该氧不足产生的缺陷移动到邻接的其它超微粒子，超微粒子间的绝缘性下降。
为了避免所述的绝缘性下降，需要使氧原子结合于电荷保持层的母相绝缘体中所大量包含的氧缺失型缺陷、悬空键等氧不足而产生的缺陷，除去这些氧不足产生的缺陷。在这里，这些氧不足产生的缺陷的除去必须在不使超微粒子氧化的条件下进行。对于抑制超微粒子的氧化并使氧原子结合于氧化物的缺陷的具体方法在后说明。
形成于电荷保持层4上的栅极绝缘膜5的形成方法大致分为物理形成法和化学形成法，栅极绝缘膜5的形成可以使用其中的任一种方法，但它们各有利弊。首先，以溅射法为代表的物理形成法由于成膜温度较低，因此具有可以抑制作为基底的电荷保持层4的浮栅4a1的氧化的优点。然而，由于膜中包含大量氧不足产生的缺陷，因此绝缘性通常较低。
因此，通过物理形成法形成栅极绝缘膜5的情况下，虽然抑制存在于作为基底的电荷保持层4内的超微粒子4a1的氧化的效果好，但栅极绝缘膜5本身的绝缘性降低。其结果是，积蓄于超微粒子4a1的电荷通过大量存在于栅极绝缘膜5中的缺陷能级等漏至控制栅6的概率升高，元件的电荷保持能力下降。
另一方面，对于作为绝缘体的形成方法得到比物理形成法更广泛的应用的化学形成法，所形成的绝缘体中的氧不足产生的缺陷的密度低，绝缘性通常比物理形成法高。但是，化学形成法通常成膜温度高，因此存在成膜时作为基底的电荷保持层4的超微粒子4a1容易氧化的缺点。因此，通过化学形成法形成栅极绝缘膜5的情况下，栅极绝缘膜5本身的绝缘性高，但作为基底的电荷保持层4所含的超微粒子4a1容易氧化，即出现与使用物理形成法的情况正相反的状况。浮栅4a1如果氧化，则保持电荷的能级上升，结果势垒降低，因此电荷保持能力下降。
如上所述，被考虑作为栅极绝缘膜5的形成方法的2种方法、即物理形成法和化学形成法都存在从元件的电荷保持能力的角度来看不理想的问题。栅极绝缘膜5的2种形成方法所存在的有待解决的问题对于物理形成法是栅极绝缘膜5中的氧不足产生的缺陷的减少，对于化学形成法是存在于作为基底的电荷保持层4内的超微粒子4a1的氧化的抑制。
以下，以电荷保持层4例如由金属的超微粒子和氧化物的母相绝缘体形成且栅极绝缘膜5由使用物理成膜方法形成的氧化物形成的构成为例，对解决上述问题的本发明的氧化还原处理方法进行说明。在这里，沟道绝缘膜3采用氧化物。
用于除去氧化物中的氧不足产生的缺陷的氧化剂和被氧化了的金属超微粒子的还原剂采用满足以下标准的材料。首先，氧化剂必须是具有足以使例如Si等易氧化性物质氧化的氧化能力，但不会使Ni、W等难氧化性物质氧化的物质。另一方面，还原剂必须是具有满足可以还原例如Ni、W等难氧化性物质，但不会还原易氧化性物质的条件的还原能力的物质。在这里，难氧化性和易氧化性是前述的使用与氧化物生成相关的生成自由能所定义的术语。
作为具备上述条件的氧化剂，对于Si可以使用H2O、NO2、N2O4、NO、N2O、SO2、SO3、CO2、CO、HClO等。此外，作为具备上述条件的还原剂，可以使用H2、NH3、N2H4、N2H2、CO、CH4等。特别是从副产物的残留等的影响较小、以往的半导体制造工序中被非常广泛地应用、已获得的关于这些气体的学术和技术方面的了解多、处理较容易等角度来看，最好是使用H2O作为氧化剂，使用H2作为还原剂。
另外，虽然可以使用O2、O3等作为氧化剂，但这些物质由于氧化能力极强，因此产生将原本希望还原的金属超微粒子氧化、还原反应处支配地位的平衡条件向高温侧移动等制造上的问题。将这些强氧化剂用于氧化氧化物中的氧不足产生的缺陷的情况下，较好是使用与上述的O2、O3等的反应性高的H2等作为还原剂，在处理气氛导入前使它们充分反应而生成H2O气体，使用由此产生的反应物质作为氧化剂。
仅次于H2O、H2，较好是使用氮类化合物作为氧化剂。但是，该情况下需要注意作为副产物的氮化合物的生成，必须适当地除去氮化合物。另一方面，碳类化合物和硫类化合物由于容易析出石墨、碳化合物、硫化合物等固体的副产物而必须除去这些副产物，因此是不理想的。以下，为了方便说明，假设氧化剂使用H2O，还原剂使用H2，上述的各氧化物设为SiO2。
图2是用于说明超微粒子由W或Ni形成，母相绝缘体由SiO2形成的结构中的氧化还原条件的图。本发明的实施方式的母相绝缘体的氧化方法和超微粒子的还原方法中，气氛气体使用H2O气体和H2的混合气体。图2中，纵轴为H2相对于H2O的分压比(以下称为相对于H2O的H2分压比)，横轴为温度(℃)。图2所示的各曲线以H2和H2O的各气体为理想气体，逸度系数为1而算出。
图2所示的曲线的计算中，温度不足100℃时的H2O的分压使用该温度下的H2O的饱和蒸汽压。此外，记作“Si”的曲线表示该曲线上方的区域中Si被气氛气体还原，该曲线下方的区域中Si被气氛气体氧化。对于记作“W”和“Ni”的曲线也是同样。
用于除去氧不足产生的缺陷的处理中，由于比规定温度低的温度下反应速度低，因此所需的处理时间长。与之相对，在比规定温度高的温度下，因开始发生金属超微粒子的凝集或者在金属和绝缘体的界面两者形成新的化合物等理由，是不理想的。此外，由于高温下的处理，母相绝缘体、栅极绝缘膜和沟道绝缘膜的一部分结晶，也是不理想的。
被保持于超微粒子的电荷通过沟道传导在绝缘体中移动时，绝缘体为非晶质的情况下，绝缘体的晶格排列散乱，因此电荷的物质波变得容易接纳散乱，沟道传导产生的向邻接超微粒子、控制栅、半导体基板的电荷移动受到抑制。另一方面，绝缘体为结晶的情况下，晶格排列整齐，因此电荷的物质波不易被打乱，与非晶质的情况相比，沟道传导产生的移动变得容易。这对照电荷保持层、栅极绝缘膜和沟道绝缘膜所要求的特性是不理想的的状态。因此，本发明的氧化还原处理较好是在600℃～900℃左右的温度范围内进行，更好是在700℃～800℃的范围内。
另外，实际的氧化还原处理中，试样经受自室温的状态被搬入氧化还原处理炉内，在规定温度下被氧化还原处理后，被搬出至室温的氧化还原处理炉外的温度过程。但是，氧化还原处理期间，必须在试样晶片经受的所有温度区域内满足氧化还原条件。考虑到这一点，气氛气体的分压比的控制是重要的。
例如超微粒子为W的情况下，处理温度为750℃的条件下进行时，由图2可知，相对于H2O的H2分压比在101～108的范围内即可。但是，试样搬入氧化还原处理炉内和搬出时等，在与之相比低温的状况下，相对于H2O的H2分压比需要提高，例如室温下如果不为107左右或更高，则W被氧化。因此，试样搬入氧化还原处理炉内和搬出时，为了充分降低处理炉内的H2O气体分压，必须停止H2O气体的供给，并且充分地排出到炉外。
这时，通过暂时将氧化还原处理炉内抽真空至10-2Pa左右或更低的压力后导入H2气体，可以可靠地进行H2O气体的排出，是更理想的。另一方面，Ni的情况下，相对于H2O的H2分压比的下限值大幅下降至10-2左右，适合于本发明的氧化还原处理的条件范围大。此外，试样中使用多种金属的情况下，较好是根据该材料中适合条件范围最小的金属材料的条件。
通过适当地进行该氧化还原处理，可以不使金属超微粒子氧化，或者还原其氧化部位并同时使氧原子结合于与之邻接的氧化物的氧缺失型缺陷或悬空键。其结果是，可以使将金属超微粒子作为浮栅的非易失性半导体存储元件的电荷保持能力提高。然而，作为上述的氧化还原处理方法的副作用，氢原子可能会进入氧化物的原子键网中，与氧原子结合形成OH基，使键断裂或终止。
该OH基可能会对氧化物的熔点、绝缘性等产生不良影响，所以必须除去因进行上述的氧化还原处理而产生的OH基。因此，需要在上述的氧化还原处理后，紧接着在惰性气氛或减压气氛中进行退火(以下称为惰性气氛退火)，将形成OH基与氧原子结合的氢原子排出到膜外。
以除去OH基为目的的惰性气氛退火中，需要给予切断OH键而使氢原子游离所需的充足热能，并且生成的H2迅速地排出到体系外，不能引发金属超微粒子的氧化反应和氧化物的还原反应。因此，以除去OH基为目的的惰性气氛退火较好是在惰性气体中或减压气氛下进行。另外，该惰性气体或减压气氛在试样搬入氧化还原处理炉内和搬出时也应控制、维持。
为了给予切断OH键所需的充足热能，较好是使处理温度在600℃以上。另一方面，温度过高的情况下，因开始发生金属超微粒子的凝集或者在金属和绝缘体的界面两者形成新的化合物等理由，是不理想的。此外，在高温下，母相绝缘体、栅极绝缘膜和沟道绝缘膜的一部分结晶，也是不理想的。
被保持于超微粒子的电荷通过沟道传导在绝缘体中移动时，绝缘体为非晶质的情况下，绝缘体的晶格排列散乱，因此电荷的物质波变得容易接纳散乱，沟道传导产生的向邻接超微粒子、控制栅、半导体基板的电荷移动受到抑制。另一方面，绝缘体为结晶的情况下，晶格排列整齐，因此电荷的物质波不易被打乱，与非晶质的情况相比，沟道传导产生的移动变得容易。这对照电荷保持层、栅极绝缘膜和沟道绝缘膜所要求的特性是不理想的的状态。根据上述的理由，较好是将处理温度设为600℃～900℃左右，更好是设为700℃～800℃。
上述说明的本发明的氧化还原处理和惰性气氛或减压气氛中的惰性气氛退火可以在电荷保持层形成后的任意工序中实施多次。但是，该氧化还原处理和惰性气氛退火由于是主要对电荷保持层、栅极绝缘膜和沟道绝缘膜具有效果的处理，因此最好是在栅极绝缘膜刚形成后进行。
形成电荷保持层4和栅极绝缘膜5并再堆积其它膜后进行本氧化还原处理的情况下，反应物质需要在堆积膜中扩散，到达电荷保持层4和栅极绝缘膜5。同样的，为了将反应后的生成物质排出到体系外，反应后的生成物质必须在堆积膜中扩散，移动至试样表面。由于需要用于该扩散的时间，其它膜堆积较厚的状态下进行处理是不理想的。
但是，为了栅极加工中受到的等离子体破坏或各反应产生的电荷保持层4和栅极绝缘膜5的变质部位的修复或控制栅6的变质部位的修复，在栅极加工后再次进行是非常有效的。另外，在栅极加工后的栅极侧壁形成侧墙时，侧墙的形成通过例如CVD法进行的情况下，在侧墙膜堆积中超微粒子可能会被氧化。该情况下，也较好是在侧墙形成后再次进行上述的氧化还原处理和惰性气氛退火。
控制栅6可以由含杂质的多晶Si、金属Si化合物、金属或这些材料的叠层等组合多种材料而得的复合材料中的任一种形成。为了提高写入、删除动作速度，较好是控制栅的电阻值低，表面电阻值较好是在5Ω/sq.以下，更好是在1Ω/sq.以下。控制栅使用多晶Si时，通常在将其用于nMOSFET的情况下，使其含有n型杂质，而用于pMOSFET的情况下，使其含有p型杂质。
为了抑制热载流子的过度生成，源极区域7和漏极区域8较好是具有通过减缓各区域7、8和沟道的连接区域附近的杂质浓度的梯度而减弱水平方向(与半导体表面平行的方向)的电场强度的浅的接合区域7a、8a。该浅的接合区域7a、8a中的杂质浓度比触点区域7b、8b低，接合深度也浅。
为了形成上述的浅的接合区域7a、8a和触点区域7b、8b，在栅极侧壁形成侧墙9。在这里，设置侧墙9的栅极是指由沟道绝缘膜3、电荷保持层4、栅极绝缘膜5和控制栅形成的整体，下同。该侧墙也具有减少栅极与源极区域7和漏极区域8的重叠、特别是与作为高浓度杂质区域的触点区域7b、8b的重叠区域的作用。
通过减少重叠区域，可以使形成于该区域的寄生电容减少，对于元件的高速动作化和低耗电化具有效果。此外，为了抑制微细元件中的源极-漏极间漏电流，更好是形成晕圈离子注入区域10。
如上所述，本发明的实施方式的非易失性半导体存储元件的制造方法对于具有将由W、Ni、Co等形成的难氧化性物质用于超微粒子浮栅或单浮栅并将SiO2等易氧化性物质的氧化物用于包裹浮栅的绝缘体的结构且超微粒子浮栅或单浮栅以及绝缘体使用物理形成法同时形成的非易失性半导体存储元件，可以不使超微粒子浮栅或单浮栅氧化或将其还原，使氧原子与SiO2等绝缘体中的氧缺失型缺陷、悬空键等结合，因此与以往相比，使金属超微粒子浮栅等浮栅周围的绝缘体的绝缘性的提高和浮栅中的已氧化的金属超微粒子的比例的降低成为可能，因而可以制造具有高电荷保持能力的非易失性半导体存储元件。
此外，对于具有将由W、Ni、Co等形成的难氧化性物质用于超微粒子浮栅或单浮栅并将SiO2等易氧化性物质的氧化物用于包裹浮栅的绝缘体的结构且超微粒子浮栅或单浮栅使用物理形成法形成而绝缘体使用化学形成法形成的非易失性半导体存储元件，可以不使超微粒子浮栅或单浮栅氧化或将其还原，使氧原子与SiO2等绝缘体中的氧缺失型缺陷、悬空键等结合，因此与以往相比，使金属超微粒子浮栅等浮栅周围的绝缘体的绝缘性的提高和浮栅中的已氧化的金属超微粒子的比例的降低成为可能，因而可以制造具有高电荷保持能力的非易失性半导体存储元件。
此外，对于具有将由W、Ni、Co等形成的难氧化性物质用于超微粒子浮栅或单浮栅并将SiO2等易氧化性物质的氧化物用于包裹浮栅的绝缘体的结构且超微粒子浮栅或单浮栅使用物理形成法形成并在将与浮栅同时形成的第1绝缘体选择性地除去后使用物理形成法或化学形成法形成第2绝缘体的非易失性半导体存储元件，可以不使超微粒子浮栅或单浮栅氧化或将其还原，使氧原子与SiO2等绝缘体中的氧缺失型缺陷、悬空键等结合，因此与以往相比，使金属超微粒子浮栅等浮栅周围的绝缘体的绝缘性的提高和浮栅中的已氧化的金属超微粒子的比例的降低成为可能，因而可以制造具有高电荷保持能力的非易失性半导体存储元件。
此外，由于将使用物理形成法形成的暂定形成层中的SiO2等包含较多氧不足产生的缺陷的第1易氧化性物质的氧化物选择性地除去，堆积氧不足产生的缺陷少的第2易氧化性物质的氧化物，因此可以制造具有氧不足产生的缺陷更少的绝缘体的非易失性半导体存储元件。
此外，由于可以在0℃～1200℃的范围内，氧化用气体适当地氧化Si等易氧化性物质，不使超微粒子浮栅或单浮栅氧化，还原用气体不还原SiO2等易氧化性物质的氧化物，适当地还原超微粒子浮栅或单浮栅氧化，因此可以使使用的氧化用气体的氧化能力和使用的还原用气体的还原能力适当，良好地实施上述的氧化还原的热处理，可以制造具有高电荷保持能力的非易失性半导体存储元件。
此外，由于使用在半导体元件制造的领域具有足够的实际使用经验且处理容易的氢气、水蒸气作为氧化还原用的混合气体，因此可以可以容易且安全地、并以良好的再现性制造具有高电荷保持能力的非易失性半导体存储元件。
此外，由于进行氧化还原处理后，再在规定的惰性气氛中或减压中进行热处理，因此可以制造能够有效地除去氧化还原处理后可能残留的OH基等副产物的非易失性半导体存储元件。在这里，如前所述，氧化还原处理后可能残留的OH基可能会引发使氧化物的熔点下降、使氧化物的绝缘性下降等不良影响。
如上所述，本发明的实施方式的非易失性半导体存储元件具有本发明的非易失性半导体存储元件的制造方法所具备的效果，具有高电荷保持能力和元件性能。
实施例
以下，对基于上述的本发明的实施方式的具体的实施例进行说明。
例1
图3是用于说明本发明的例1的非易失性半导体存储元件的制造方法的工序流程图。本发明的例子中，略去与元件选择晶体管和信号放大电路等周边电路相关的部位的制造工序，仅示例与存储元件的制造相关的制造工序。
首先，在由掺杂了p型杂质的单晶Si形成的半导体基板1的表面形成元件分离2(S101，参照图4)。接着，进行用于阈值电压调节的离子注入(S102，参照图5)。在这里，在该离子注入前，以Si热氧化膜形成图5中简要表示的称为屏蔽氧化膜21的膜。注入离子采用BF2 +离子，使半导体基板相对于注入离子的入射方向倾斜7°，使得被注入的离子在半导体基板上不产生沟道效应。在这里，沟道效应是指注入离子在无撞击的状态下深入半导体基板的晶格间。
接着，除去上述的屏蔽氧化膜21而使半导体基板1的表面露出后，在半导体基板1的表面形成沟道绝缘膜3(S103，参照图6)。沟道绝缘膜3的形成通过使半导体基板1表面在干燥O2气氛中热氧化而形成Si热氧化膜来进行。在这里，沟道绝缘膜3的厚度为3nm。
接着，在通过步骤S103形成的沟道绝缘膜3上形成电荷保持层4(S104，参照图7)。电荷保持层4的形成通过同时溅射金属靶材和绝缘体靶材的方法进行。由此，以自组织的方式获得在母相绝缘体中以高密度分散金属超微粒子的结构。金属靶材使用Ni的金属板，绝缘体靶材使用SiO2板。
另外，Ni和Si的氧化物生成自由能在例如800℃的温度下，Ni为-286.0kJ/mol(反应式：2Ni+O2→2NiO)，Si为-717.5kJ/mol(反应式：Si+O2→SiO2)，Si的氧化物生成自由能较低。溅射在Ni靶材和SiO2靶材的表面积比为15∶85、氩气气氛中、压力0.5Pa、供给电力200W的条件下进行。电荷保持层4的厚度为5nm。
通过透射型电子显微镜(TEM)观察了在上述的条件下形成的电荷保持层4的截面，结果确认平均直径2nm的Ni超微粒子分散于非晶质的SiO2母相绝缘体中。此外，进行能量分散型荧光X射线测定(EDX)，测定成膜而得的电荷保持层4中的Ni元素和Si元素的原子数比，根据该值和Ni超微粒子的直径估计了Ni超微粒子的面密度，结果为8×1012/cm2。
但是，根据卢瑟福背散射(RBS)法，母相绝缘体(SiO2)4b中氧原子的个数相对于Si原子的个数不足2倍，确认存在氧缺失型缺陷4c，而且根据电子自旋共振(ESR)法，检测出表示悬空键4d的存在的共振吸收峰。
接着，在通过步骤S104形成的电荷保持层4上形成栅极绝缘膜5(S105，参照图8)。栅极绝缘膜5的形成使用SiO2靶材在氩气气氛中以压力0.5Pa、供给电力200W的条件下进行。在这里，栅极绝缘膜5的厚度为10nm。对于通过步骤S105形成的栅极绝缘膜5也与上述的电荷保持层4的情况同样地使用卢瑟福背散射(RBS)法和电子自旋共振(ESR)法进行了评价，结果确认氧缺失型缺陷5b和悬空键5c的存在。
接着，为了除去上述的氧缺失型缺陷4c、5b和悬空键4d、5c，进行以下说明的氧化还原处理(S106，参照图9)。将氧化还原处理炉加热至800℃，将起到还原剂的作用的H2供给至氧化还原处理炉内，用H2充分置换氧化还原处理炉内的气氛，然后以与H2同样的流量供给在邻接的另一处理炉中使H2和O2燃烧而生成的H2O气体。该情况下，氧化还原处理炉内的相对于H2O的H2分压比为1，在该状态下，Ni如图2所示被还原，而Si被氧化。将试样晶片搬入上述的气氛的氧化还原处理炉内，进行氧化处理30分钟。
将进行上述的氧化还原处理而得的监控试样通过卢瑟福背散射(RBS)法和电子自旋共振(ESR)法进行了评价，结果根据RBS法Si和氧的元素比测定为2，而且根据ESR法电磁波的共振吸收峰强度达到背景水平，确认氧化还原处理前存在的氧缺失型缺陷4c、5b和悬空键4d、5c消失。另外，使用电子射线衍射(ED)法进行了评价，结果仅检测出基于面心立方晶的Ni的衍射图案，而未检测出NiO等Ni氧化物的衍射图案，因此确认经过本氧化还原处理Ni未变成氧化物而保持Ni单体的状态。
但是，使用傅里叶变换红外光谱(FTIR)法观测了红外线的吸收光谱，结果确认到来源于电荷保持层4的SiO2膜中的OH基4e和SiO2的栅极绝缘膜5中的OH基5d的红外线吸收。即，电荷保持层4的母相绝缘体4b中和栅极绝缘膜5中确认存在OH基。为了除去所述OH基，上述的氧化还原处理结束后，接着进行试样晶片的惰性气氛退火(S107，参照图10)。
该惰性气氛退火在以氮气充分置换氧化还原处理炉内而使气氛惰性化后，在800℃进行10分钟。对这时的氧化还原处理炉内的气氛取样，通过气体色谱分析计测定了相对于H2O的H2分压比，结果相对于H2O的H2分压比为约108。使用如上所述进行惰性气氛退火而得的监控试样进行了FTIR测定，结果来源于OH基的红外线吸收消失。
接着，在栅极绝缘膜5上形成控制栅6用的薄膜(S108，参照图11)。作为控制栅6用的薄膜，使用减压CVD(LPCVD)法堆积多晶Si膜。这时，成膜气体使用SiH4和PH3的混合气体，这时掺杂中掺入P作为杂质。
通过步骤S108形成控制栅6用的薄膜后，进行栅极加工(S109，参照图12)。栅极加工中，通过ArF曝光装置形成抗蚀图案，使用卤素类气体，对于控制栅6用的薄膜、栅极绝缘膜5、电荷保持层4和沟道绝缘膜3以干法刻蚀进行。接着，进行湿法刻蚀，将Ni超微粒子完全除去。
在这里，为了评价Ni超微粒子的残留量，制成厚5nm的Ni-SiO2类的与电荷保持层同样的薄膜，进行与上述同样的湿法刻蚀，除去电荷保持层，对于湿法刻蚀处理后的半导体基板1表面通过全反射荧光X射线分析(TXRF)分析Ni的残留量。其结果是，Ni的残留量在检测极限(109原子/cm2左右)以下，无法检测出Ni。
接着，为了形成浅的接合区域7a、8a，进行离子注入(S110，参照图13)。为了减小接合深度，以低能量注入As+，以缩短入射离子的飞行距离。通过步骤S110进行离子注入后，使用LPCVD法堆积SiO2膜，对其进行各向异性刻蚀，形成侧墙9(S111，参照图14)。接着，以该侧墙为掩模进行离子注入，形成触点区域7b、8b(S112，参照图15)。
用于形成触点区域7b、8b的离子注入中，为了与浅的接合区域7a、8a的接合深度相比增加触点区域7b、8b的接合深度，提高注入能量进行。通过步骤S112进行离子注入后，为了使注入的As活化，使用RTA(Rapid Thermal Annealing，快速热退火)装置在减压气氛中于1000℃进行5秒用于活化杂质的退火(以下简称活化退火)(S113)。
接着，如图16所示，从相对于半导体基板1的基板表面的法线倾斜的方向注入BF2 +离子(S114)，使用RTA装置将注入的B(硼)在800℃进行10秒活化退火(S115)，形成晕圈离子注入区域10。接着，堆积NSG(Non-doped SilicaGlass，无掺杂石英玻璃)和PSG(Phosphorus-doped Silica Glass，掺磷石英玻璃)，形成保护膜(S116)。
接着，形成用于获得与控制栅6和触点区域7b、8b的电导通的接触孔(S117)，形成通过接触孔与控制栅6和触点区域7b、8b电连接的Al配线(S118)，进行H2退火而使Al配线和Si基板的电接触良好(S119)。如上所述得到的将金属超微粒子作为浮栅群的非易失性半导体存储元件在200℃的温度环境下具有20年以上的电荷保持能力，具有超过106次的擦写特性。
例2
图17是概念性地表示说明本发明的例2的非易失性半导体存储元件的截面结构的一例的说明图。首先，与例1中说明的制造工序同样地，在由掺杂了p型杂质的单晶Si形成的半导体基板1的表面形成元件分离2(S101，参照图4)，进行用于阈值电压调节的离子注入(S102，参照图5)。
接着，除去上述的屏蔽氧化膜21(参照图5)而使半导体基板1的表面露出后，在半导体基板1的表面形成沟道绝缘膜23(S103，参照图18)。沟道绝缘膜23的形成通过使半导体基板1的表面在N2O气氛中热氮氧化而形成SiO0.5N膜来进行。在这里，沟道绝缘膜23的厚度为3nm。
接着，在通过步骤S103形成的沟道绝缘膜23上形成电荷保持层24(S104，参照图19)。电荷保持层24通过溅射Co靶材形成Co薄膜而形成。即，例2的浮栅不使分离为多个的超微粒子，而是单一的薄膜状的浮栅。
接着，在通过步骤S104形成的电荷保持层24上形成栅极绝缘膜25(S105，参照图20)。栅极绝缘膜25的形成使用LPCVD法进行，将气化了的TEOS(四乙氧基硅烷)和氧的混合气体作为原料，形成SiO2膜。在这里，栅极绝缘膜25的厚度为10nm。
另外，Co和Si的氧化物生成自由能在例如800℃的温度下，Co为-316.6kJ/mol(反应式：2Co+O2→2CoO)，Si为-717.5kJ/mol(反应式：Si+O2→SiO2)，Si的氧化物生成自由能较低。上述的SiO2膜的形成在较高温度下进行，因此电荷保持层24的Co薄膜24a1全部或部分氧化，产生氧化部位24f(参照图20)。
接着，为了还原除去上述的氧化部位24f，进行以下说明的氧化还原处理(S106，参照图22)。图21是用于说明作为浮栅和包裹其周围的绝缘体分别由Co和SiO2形成的结构中的氧化还原条件的图。在800℃的温度下进行使Si氧化而使Co还原的氧化还原处理的情况下，由图21可知，将相对于H2O的H2分压比设为1左右即可。该处理条件在搬入氧化还原处理炉内和搬出时也同样适用。
如下实现氧化还原处理炉的气氛。首先，将起到还原剂的作用的H2供给至氧化还原处理炉内以H2充分置换，然后以相对于H2O的H2分压比达到1的条件供给在邻接的另一处理炉中使H2和O2燃烧而生成的H2O气体。接着，进行氧化还原处理，在该状态下，将试样晶片搬入氧化还原处理炉内，保持30分钟。接着，在N2气氛中，于800℃进行10分钟惰性气氛退火，除去栅极绝缘膜25中产生的OH基(参照图22)。
接着，与本发明的例1中说明的制造工序同样地，形成控制栅6用的薄膜(S108)，进行栅极加工(S109)，为了形成浅的接合区域7a、8a，进行离子注入(S110)。接着，形成侧墙9(S111)，进行离子注入，形成触点区域7b、8b(S112)，使用RTA装置进行活化退火(S113)，为了形成晕圈离子注入区域10，进行离子注入(S114)，再次使用RTA装置进行活化退火(S115，参照图23)。
图23是简要地表示本发明的例2的非易失性半导体存储元件的制造方法中的晕圈离子注入区域10的形成工序(S114)和活化退火(S115)结束后的元件的截面结构的图。上述中形成晕圈离子注入区域10后，与本发明的例1中说明的制造工序同样地，堆积作为保护膜的NSG和PSG(S116)，形成接触孔(S117)，形成Al配线(S118)，进行H2退火而使Al配线和Si基板的电接触良好(S119)。如上所述得到的将Co薄膜作为浮栅的非易失性半导体存储元件在200℃的温度环境下具有20年以上的电荷保持能力。
例3
图24是概念性地表示说明本发明的例3的非易失性半导体存储元件的截面结构的一例的说明图。首先，与例1和例2中说明的制造工序同样地，在由掺杂了p型杂质的单晶Si形成的半导体基板1的表面形成STI型的元件分离2(S101，参照图4)，进行用于阈值电压调节的离子注入(S102)。
除去屏蔽氧化膜后，在本发明的例3中，使用HfO2硅酸盐(HfSixOy)类高介电常数材料作为沟道绝缘膜33形成。HfO2硅酸盐类的沟道绝缘膜33使用溅射法形成，膜厚为3nm。通过将高介电常数材料用于沟道绝缘膜33，不仅可以抑制短沟道效应，而且在后述的暂定形成层中的母相绝缘体的选择性除去工序中，仅选择性地除去母相绝缘体的操作变得容易。以下，对此进行更具体的说明。沟道绝缘膜采用与母相绝缘体同样的材料、例如SiO2的情况下，除去母相绝缘体时必然会同样除去沟道绝缘膜的一部分。但是，母相绝缘体和沟道绝缘膜的材料不同时，例如分别使用SiO2和HfO2硅酸盐类材料等高电介体材料的情况下，仅将暂定形成层中的母相绝缘体选择性地除去且沟道绝缘膜不被除去而完全残留的操作变得容易。像前者那样的母相绝缘体的除去的选择性低的情况下，沟道绝缘膜的膜厚与设计值相比过小，而且膜厚的偏差也增大，这些情况引起元件的电荷保持特性的劣化和阈值电压的偏差增大等。为了避免这样的问题，对于如本实施例所示的制造工序中包含除去暂定形成层中的母相绝缘体的工序的非易失性半导体存储元件，沟道绝缘膜中使用与母相绝缘体不同的材料是非常理想的。
接着，在通过步骤S103形成的沟道绝缘膜33上形成作为暂定形成层的电荷保持层34(S104，参照图25)。电荷保持层34的形成中，金属靶材使用W的金属板，绝缘体靶材使用SiO2板，使各靶材的表面的面积比为15∶85，与例1中说明的制造工序同样地进行。另外，W和Si的氧化物生成自由能在例如750℃的温度下，W为-403.4kJ/mol(反应式：W+O2→WO2)，Si为-726.2kJ/mol(反应式：Si+O2→SiO2)，Si的氧化物生成自由能较低。
通过透射型电子显微镜(TEM)观察了在上述的条件下形成的电荷保持层34的截面，结果确认平均直径2nm的W超微粒子分散于SiO2母相绝缘体中。此外，进行能量分散型荧光X射线测定(EDX)，测定成膜而得的电荷保持层34中的W元素和Si元素的原子数比，根据该值和W超微粒子的直径估计了W超微粒子的面密度，结果为8×1012/cm2。
但是，根据卢瑟福背散射(RBS)法，SiO2母相绝缘体34b中氧原子的个数相对于Si原子的个数不足2倍，确认存在氧缺失型缺陷34c，而且根据电子自旋共振(ESR)法，检测出表示悬空键34d的存在的共振吸收峰。
接着，选择性地除去形成于沟道绝缘膜33上的作为暂定形成层的电荷保持层34的SiO2母相绝缘体34b，留下W超微粒子34a1。SiO2母相绝缘体34b的选择性除去通过使用CF4+H2类气体作为刻蚀气体进行干法刻蚀来进行(参照图26)。
接着，在通过步骤S104形成的电荷保持层34上形成栅极绝缘膜35(S105，参照图27)。栅极绝缘膜35的形成使用LPCVD法进行，将气化了的TEOS和氧的混合气体作为原料，形成SiO2膜。在这里，栅极绝缘膜35的厚度为10nm。上述的SiO2膜的形成在较高温度下进行，因此W超微粒子34a1全部或部分氧化，产生氧化部位。
接着，为了还原上述的氧化部位，进行以下说明的氧化还原处理(S106)。图28是用于说明超微粒子由W形成，沟道绝缘膜由HfO2硅酸盐类的高介电常数材料形成，栅极绝缘膜由SiO2形成的结构中的氧化还原条件的图。在750℃的氧化还原炉温度下进行使Si和Hf氧化而使W还原的氧化还原处理的情况下，由图28可知，将相对于H2O的H2分压比设为约101～108的宽阔范围内即可。
但是，在搬入氧化还原处理炉内和搬出时，由于试样晶片的温度降至室温，因此需要将上述的相对于H2O的H2分压比设为107左右或更高(H2O浓度为0.1ppm左右或更低)。为了自室温到氧化还原处理的温度适当地进行氧化还原，控制上述的相对于H2O的H2分压比和温度，使其沿图28所示的路径变化。
首先，将氧化还原处理炉内排气至10-3Pa左右或更低的压力，向氧化还原处理炉内供给H2，达到1大气压。通过该处理，氧化还原处理炉内的相对于H2O的H2分压比达到108左右或更高，即H2O达到10ppb左右或更低。在该状态下，将试样晶片搬入氧化还原处理炉内，保持气氛的情况下升温至600℃。
接着，在升温至作为氧化还原处理温度的750℃期间，慢慢增加流量的同时向氧化还原处理炉内供给在邻接的另一处理炉中使H2和O2燃烧而生成的H2O气体，使得达到750℃后相对于H2O的H2分压比达到102左右。在该状态下，进行氧化还原处理30分钟。紧接着，将氧化还原处理炉内的气氛置换为N2气氛，进行10分钟用于除去OH基的惰性气氛退火。对这时的氧化还原处理炉内的气氛取样，通过气体色谱分析计测定了相对于H2O的H2分压比，结果相对于H2O的H2分压比为约108。接着，将气氛维持在该状态的同时，将试样晶片移至氧化还原处理炉的低温区域，冷却至室温。
接着，与本发明的例1中说明的制造工序同样地，形成控制栅6用的薄膜(S108)，进行栅极加工(S109)，为了形成浅的接合区域7a、8a，进行离子注入(S110)。另外，栅极长度使用电子曝光装置设为65nm。接着，形成侧墙9(S111)，进行离子注入，形成触点区域7b、8b(S112)，使用RTA装置进行活化退火(S113)，为了形成晕圈离子注入区域10，进行离子注入(S114)，再次使用RTA装置进行活化退火(S115)。活化退火(S115)结束后的元件的简要截面图示于图29。
接着，与本发明的例1中说明的制造工序同样地，堆积作为保护膜的NSG和PSG(S116)，形成接触孔(S117)，形成Al配线(S118)，进行H2退火而使Al配线和Si基板的电接触良好(S119)。
除栅极加工工序以外，涉及自上述的控制栅6的堆积形成至上述的H2退火的工序的具体内容与例1和例2中说明的制造工序相同。如上所述得到的栅极长度为65nm的将W超微粒子作为浮栅群的非易失性半导体存储元件在200℃的温度环境下具有20年以上的电荷保持能力，具有超过106次的擦写特性。
产业上利用的可能性
本发明的非易失性半导体存储元件及其制造方法与以往相比，使金属超微粒子浮栅等浮栅周围的绝缘体的绝缘性的提高和浮栅中的已氧化的金属部分的比例的降低成为可能，因而可以用于具有高电荷保持能力的非易失性半导体存储元件及其制造方法等。
此外，通过该处理的效果，可以与以往的闪存相比提高电荷保持能力，因此，在减小沟道绝缘膜的膜厚的情况下，也可以获得与以往的闪存同等程度的电荷保持能力，也可以用于有助于数据的写入动作和删除动作的速度提高以及元件的微细化和高密度化的非易失性半导体存储元件及其制造方法等。
另外，不仅是保持电荷的存储形式的非易失性半导体存储元件，还可以用于其它存储形式的非易失性半导体存储元件，例如铁电存储器(FeRAM)、MRAM等的制造方法等。
另外，在这里引用2005年9月12日提出申请的日本专利申请2005-263792号的说明书、权利要求书、附图和摘要的所有内容作为本发明说明书的揭示。

Claims (8)

1.电荷保持特性良好的非易失性半导体存储元件的制造方法，是具有由难氧化性元素形成的难氧化性物质和由易氧化性元素形成的易氧化性物质的氧化物混杂存在或层叠而得的结构的电荷保持特性良好的非易失性半导体存储元件的制造方法，其中，难氧化性元素为与氧化物生成相关的吉布斯生成自由能在1大气压且摄氏0度～摄氏1200度的范围内比同一温度条件下的Si的与氧化物生成相关的吉布斯生成自由能高的元素，易氧化性元素由与氧化物生成相关的吉布斯生成自由能在1大气压且摄氏0度～摄氏1200度的范围内比同一温度条件下的Si的与氧化物生成相关的吉布斯生成自由能低的元素以及Si构成，其特征在于，
由所述难氧化性物质形成的部分和由所述易氧化性物质的氧化物形成的部分都使用物理形成法形成，
在起到氧化剂的作用的氧化用气体和起到还原剂的作用的还原用气体的混合气体中，在摄氏0度～摄氏1200度的范围内，控制所述氧化用气体和所述还原用气体的混合比以及温度进行热处理，使得所述难氧化性物质被还原且所述易氧化性物质的氧化物被氧化。
2.电荷保持特性良好的非易失性半导体存储元件的制造方法，是具有由难氧化性元素形成的难氧化性物质和由易氧化性元素形成的易氧化性物质的氧化物混杂存在或层叠而得的结构的电荷保持特性良好的非易失性半导体存储元件的制造方法，其中，难氧化性元素为与氧化物生成相关的吉布斯生成自由能在1大气压且摄氏0度～摄氏1200度的范围内比同一温度条件下的Si的与氧化物生成相关的吉布斯生成自由能高的元素，易氧化性元素由与氧化物生成相关的吉布斯生成自由能在1大气压且摄氏0度～摄氏1200度的范围内比同一温度条件下的Si的与氧化物生成相关的吉布斯生成自由能低的元素以及Si构成，其特征在于，
由所述难氧化性物质形成的部分使用物理形成法形成，由所述易氧化性物质的氧化物形成的部分使用化学形成法形成，
在起到氧化剂的作用的氧化用气体和起到还原剂的作用的还原用气体的混合气体中，在摄氏0度～摄氏1200度的范围内，控制所述氧化用气体和所述还原用气体的混合比以及温度进行热处理，使得所述难氧化性物质被还原且所述易氧化性物质的氧化物被氧化。
3.电荷保持特性良好的非易失性半导体存储元件的制造方法，是具有由难氧化性元素形成的难氧化性物质和由易氧化性元素形成的易氧化性物质的氧化物混杂存在或层叠而得的结构的电荷保持特性良好的非易失性半导体存储元件的制造方法，其中，难氧化性元素为与氧化物生成相关的吉布斯生成自由能在1大气压且摄氏0度～摄氏1200度的范围内比同一温度条件下的Si的与氧化物生成相关的吉布斯生成自由能高的元素，易氧化性元素由与氧化物生成相关的吉布斯生成自由能在1大气压且摄氏0度～摄氏1200度的范围内比同一温度条件下的Si的与氧化物生成相关的吉布斯生成自由能低的元素以及Si构成，其特征在于，
所述难氧化性物质的部分在使用物理形成法形成所述难氧化性物质和第1所述易氧化性物质的氧化物混杂存在或层叠的暂定形成层后，选择性地除去所述暂定形成层中的第1所述易氧化性物质的氧化物而形成；
所述易氧化性物质的氧化物的部分通过在所述暂定形成层中的第1所述易氧化性物质的氧化物被选择性地除去后，使用物理形成法或化学形成法堆积与第1所述易氧化性物质的氧化物相同或不同的第2所述易氧化性物质的氧化物而形成；
在起到氧化剂的作用的氧化用气体和起到还原剂的作用的还原用气体的混合气体中，在摄氏0度～摄氏1200度的范围内，控制所述氧化用气体和所述还原用气体的混合比以及温度进行热处理，使得所述难氧化性物质被还原且第2所述易氧化性物质的氧化物被氧化。
4.如权利要求1～3中的任一项所述的电荷保持特性良好的非易失性半导体存储元件的制造方法，其特征在于，所述氧化用气体是在摄氏0度～摄氏1200度的范围内与所述易氧化性物质的氧化反应的吉布斯生成自由能的变化量为负值的气体，
所述还原用气体是在摄氏0度～摄氏1200度的范围内与所述难氧化性物质的氧化物的还原反应的吉布斯生成自由能的变化量为负值且与所述易氧化性物质的氧化物的还原反应的吉布斯生成自由能的变化量为正值的气体。
5.如权利要求1～4中的任一项所述的电荷保持特性良好的非易失性半导体存储元件的制造方法，其特征在于，所述氧化用气体包含H2O，所述还原用气体包含H2。
6.如权利要求1～5中的任一项所述的电荷保持特性良好的非易失性半导体存储元件的制造方法，其特征在于，所述氧化用气体和所述还原用气体的混合气体中，进行所述热处理而使所述难氧化性物质被还原且所述易氧化性物质的氧化物被氧化后，在规定的惰性气氛中或减压中再进行热处理。
7.如权利要求6所述的电荷保持特性良好的非易失性半导体存储元件的制造方法，其特征在于，在600℃～900℃进行所述惰性气氛中或减压中的热处理。
8.电荷保持特性良好的非易失性半导体存储元件，是具有所述难氧化性物质的非易失性半导体存储元件，其特征在于，使用权利要求1～7中的任一项所述的非易失性半导体存储元件的制造方法制造。
CN200680033206A 2005-09-12 2006-09-08 电荷保持特性良好的非易失性半导体存储元件及其制造方法 Expired - Fee Related CN100595907C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005263792A JP4909552B2 (ja) 2005-09-12 2005-09-12 電荷保持特性に優れた不揮発性半導体記憶素子の製造方法
JP263792/2005 2005-09-12
PCT/JP2006/317885 WO2007032282A1 (ja) 2005-09-12 2006-09-08 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法

Publications (2)

Publication Number Publication Date
CN101263595A true CN101263595A (zh) 2008-09-10
CN100595907C CN100595907C (zh) 2010-03-24

Family

ID=37864876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680033206A Expired - Fee Related CN100595907C (zh) 2005-09-12 2006-09-08 电荷保持特性良好的非易失性半导体存储元件及其制造方法

Country Status (7)

Country Link
US (1) US7820515B2 (zh)
EP (1) EP1933378A4 (zh)
JP (1) JP4909552B2 (zh)
KR (1) KR101351694B1 (zh)
CN (1) CN100595907C (zh)
TW (1) TWI390677B (zh)
WO (1) WO2007032282A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111364091A (zh) * 2020-03-12 2020-07-03 东北大学 一种基于耦合作用去除镀铬溶液中杂质离子的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101520284B1 (ko) * 2007-06-25 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP2009018403A (ja) * 2007-07-13 2009-01-29 Toyota Central R&D Labs Inc 貴金属ナノ粒子分散薄膜及びその製造方法
WO2010046997A1 (ja) * 2008-10-24 2010-04-29 株式会社アドバンテスト 電子デバイスおよび製造方法
JP5576400B2 (ja) * 2009-01-29 2014-08-20 インターナショナル・ビジネス・マシーンズ・コーポレーション フラッシュ・メモリ・デバイスおよびその製造方法
KR101669470B1 (ko) 2009-10-14 2016-10-26 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자
US8575678B2 (en) * 2011-01-13 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device with floating gate
JP6131701B2 (ja) * 2013-05-08 2017-05-24 株式会社豊田自動織機 半導体基板の製造方法
KR20230043634A (ko) * 2021-09-24 2023-03-31 에스케이하이닉스 주식회사 강유전층 및 금속 입자가 내장된 절연층을 포함하는 반도체 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186421A (ja) 1997-12-25 1999-07-09 Sony Corp 不揮発性半導体記憶装置及びその書き込み消去方法
JP3769120B2 (ja) * 1998-05-08 2006-04-19 株式会社東芝 半導体素子
JP2004006884A (ja) * 1999-06-04 2004-01-08 Matsushita Electric Ind Co Ltd 半導体素子
JP2003051498A (ja) 2001-06-01 2003-02-21 Matsushita Electric Ind Co Ltd 微粒子膜、その製造方法および半導体装置
JP2003086715A (ja) 2001-09-10 2003-03-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4056817B2 (ja) * 2002-07-23 2008-03-05 光正 小柳 不揮発性半導体記憶素子の製造方法
KR100482738B1 (ko) * 2002-12-30 2005-04-14 주식회사 하이닉스반도체 계면 반응이 억제된 적층 게이트전극 및 그를 구비한반도체 소자의 제조 방법
KR100499151B1 (ko) * 2003-10-29 2005-07-04 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111364091A (zh) * 2020-03-12 2020-07-03 东北大学 一种基于耦合作用去除镀铬溶液中杂质离子的方法
CN111364091B (zh) * 2020-03-12 2021-06-15 东北大学 一种基于耦合作用去除镀铬溶液中杂质离子的方法

Also Published As

Publication number Publication date
US7820515B2 (en) 2010-10-26
JP4909552B2 (ja) 2012-04-04
TWI390677B (zh) 2013-03-21
KR101351694B1 (ko) 2014-01-14
JP2007080944A (ja) 2007-03-29
EP1933378A4 (en) 2014-08-13
WO2007032282A1 (ja) 2007-03-22
CN100595907C (zh) 2010-03-24
KR20080055796A (ko) 2008-06-19
TW200715486A (en) 2007-04-16
EP1933378A1 (en) 2008-06-18
US20080171411A1 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
CN100595907C (zh) 电荷保持特性良好的非易失性半导体存储元件及其制造方法
US7465649B2 (en) Method of forming a split poly-SiGe/poly-Si alloy gate stack
US7700438B2 (en) MOS device with nano-crystal gate structure
CN101000884B (zh) 应变绝缘体上半导体材料的制造方法
KR102637107B1 (ko) 전자 소자 및 그 제조방법
US8729704B2 (en) Multilayer dielectric memory device
JP2004158487A (ja) 半導体装置の製造方法
KR20190013696A (ko) 반도체 구조를 위한 지지체
JPS61500576A (ja) シリコン　ギガビット金属−酸化物−半導体デバイス製作法
US6399458B1 (en) Optimized reachthrough implant for simultaneously forming an MOS capacitor
TWI261896B (en) Method for manufacturing a semiconductor device having polysilicon plugs
US20060035426A1 (en) Method and apparatus for polysilicon resistor formation
US10916629B2 (en) Nanosheet-CMOS EPROM device with epitaxial oxide charge storage region
CN104701360B (zh) 一种绝缘层上高浓度n型掺杂薄锗材料及其制作方法
US7732311B2 (en) Methods of manufacturing semiconductor devices
US20070131985A1 (en) Semiconductor device and method for manufacturing the same
CN105118783B (zh) 具有突变隧穿结的pnin/npip型fd‑goi tfet及制备方法
EP1524685B1 (en) Method for processing a semiconductor device comprising an silicon-oxy-nitride dielectric layer
KR100336572B1 (ko) 폴리 실리콘-저마늄을 게이트 전극으로 사용하는 반도체소자의 형성방법
CN105244275B (zh) 具有突变隧穿结的pnin/npip型绝缘层上张应变锗tfet及制备方法
TW499735B (en) NROM with multiple buried poly bit lines
CN105226087B (zh) 具有突变隧穿结的绝缘层上张应变锗tfet及制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100324

Termination date: 20150908

EXPY Termination of patent right or utility model