CN105226087B - 具有突变隧穿结的绝缘层上张应变锗tfet及制备方法 - Google Patents
具有突变隧穿结的绝缘层上张应变锗tfet及制备方法 Download PDFInfo
- Publication number
- CN105226087B CN105226087B CN201510555813.1A CN201510555813A CN105226087B CN 105226087 B CN105226087 B CN 105226087B CN 201510555813 A CN201510555813 A CN 201510555813A CN 105226087 B CN105226087 B CN 105226087B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- tensile strain
- gate
- germanium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052732 germanium Inorganic materials 0.000 title claims abstract description 146
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title claims abstract description 146
- 230000035772 mutation Effects 0.000 title claims abstract description 33
- 238000002360 preparation method Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 106
- 239000000463 material Substances 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 70
- 230000008569 process Effects 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 36
- 239000002184 metal Substances 0.000 claims abstract description 36
- 238000001259 photo etching Methods 0.000 claims abstract description 32
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 238000005516 engineering process Methods 0.000 claims abstract description 18
- 238000011065 in-situ storage Methods 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 13
- 239000003292 glue Substances 0.000 claims abstract description 12
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 244
- 239000011241 protective layer Substances 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 229910052735 hafnium Inorganic materials 0.000 claims description 15
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 14
- 239000000126 substance Substances 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 239000002210 silicon-based material Substances 0.000 claims description 2
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 29
- 229910052581 Si3N4 Inorganic materials 0.000 description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 230000004913 activation Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 9
- 230000005641 tunneling Effects 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000001451 molecular beam epitaxy Methods 0.000 description 5
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910004129 HfSiO Inorganic materials 0.000 description 4
- 229910003978 SiClx Inorganic materials 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- 241000790917 Dioxys <bee> Species 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 229910052593 corundum Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 3
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 description 3
- 229910017083 AlN Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910003855 HfAlO Inorganic materials 0.000 description 1
- -1 HfO2 Chemical compound 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- QUZPNFFHZPRKJD-UHFFFAOYSA-N germane Chemical compound [GeH4] QUZPNFFHZPRKJD-UHFFFAOYSA-N 0.000 description 1
- 229910052986 germanium hydride Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及一种具有突变隧穿结的绝缘层上张应变锗TFET及制备方法，该制备方法包括：制备绝缘层上张应变锗衬底；采用刻蚀工艺形成浅沟槽隔离；在衬底上表面采用光刻工艺形成漏区图形并采用带胶离子注入工艺在衬底上形成漏区；在衬底上采用干法刻蚀工艺形成源区沟槽；在源区沟槽内淀积锗材料，并同时进行原位掺杂形成源区；在衬底上表面形成栅界面层、栅介质层和前栅极层，采用干法刻蚀工艺形成前栅；在衬底下表面生长背栅极层，采用干法刻蚀工艺形成背栅；光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅和背栅的金属引线，最终形成具有突变隧穿结的绝缘层上张应变锗TFET。
Description
技术领域
本发明属于半导体集成电路技术领域，尤其涉及一种具有突变隧穿结的绝缘层上张应变锗TFET及制备方法。
背景技术
集成电路(Integrated Circuit, 简称IC)技术遵循“Moore定律”的发展进入了纳米尺度，来自短沟道效应、寄生效应以及量子隧穿等问题的挑战使得传统的微电子器件技术越来越难以满足IC技术持续发展的要求，特别是日益严重的功耗问题，已经成为延续“Moore定律”的最大瓶颈。
隧穿场效应晶体管 (Tunneling Field Effect Transistor, 简称TFET) 采用带带隧穿物理机制，使其亚阈摆幅不受传统MOSFET亚阈摆幅极限值KT/q的限制，并且具有关态电流小，频率特性好以及静态功耗低等优势，被认为是延续“Moore定律”的重要途径。
但是，目前硅基TFET面临着驱动电流小以及亚阈值斜率相对于理论值退化的问题，使其应用受到了限制。因此，提高其驱动电流及获得超低的亚阈值斜率成为TFET亟待解决的问题。
发明内容
为了克服现有硅基TFET器件驱动电流小以及亚阈值斜率相对于理论值退化的问题，本发明提出一种具有突变隧穿结的绝缘层上张应变锗TFET及制备方法。该器件可有效提高器件的驱动电流以及降低亚阈斜率，同时能有效的抑制双向导通特性。
本发明提出的一种具有突变隧穿结的绝缘层上张应变锗TFET，其结构如图4所示。该TFET器件与传统TFET器件结构的主要区别是其衬底材料为绝缘层上张应变锗。通过引入双轴张应变，锗材料实现从间接带隙半导体材料向直接带隙半导体材料的转变，同时锗材料中电子和空穴的迁移率随着张应力的增大而提高，有助于发生直接量子隧穿，可有效提高TFET器件的驱动电流及开关速度。
具体地，本发明实施例提出的一种具有突变隧穿结的绝缘层上张应变锗TFET的制备方法，包括步骤：
(a)制备绝缘层上张应变锗衬底；所述衬底从下而上依次包括底层硅层、氧化埋层及顶层张应变锗层；
(b)在所述衬底上采用刻蚀工艺形成浅沟槽隔离；
(c)在所述衬底上表面采用光刻工艺形成漏区图形并采用带胶离子注入工艺在所述衬底上形成漏区；
(d)在所述衬底上采用干法刻蚀工艺形成源区沟槽；
(e)在所述源区沟槽内淀积锗材料，并同时进行原位掺杂形成源区，且所述源区的掺杂浓度高于所述漏区的掺杂浓度；
(f)在所述衬底上表面形成栅界面层；
(g)在所述栅界面层表面形成栅介质层和前栅极层，采用干法刻蚀工艺形成前栅；在所述衬底下表面生长背栅极层，采用干法刻蚀工艺形成背栅；以及
(h)光刻引线窗口，淀积金属，光刻引线，形成所述源区、所述漏区、所述前栅和所述背栅的金属引线，最终形成具有突变隧穿结的绝缘层上张应变锗TFET。
此外，本发明另一实施例提出的一种具有突变隧穿结的绝缘层上张应变锗TFET，由上述实施例的具有突变隧穿结的绝缘层上张应变锗TFET的制备方法制得。
本发明采用绝缘层上张应变锗衬底形成TFET器件，充分利用双轴张应变可促使锗材料从间接带隙半导体材料转变为直接带隙半导体材料，及提高锗材料中电子和空穴的迁移率，有助于发生直接量子隧穿，可有效提高驱动电流及开关速度；在漏区通过带胶离子注入工艺制备，充分利用了杂质在张应变锗材料中扩散较快的特性，有助于形成缓变掺杂浓度梯度的本征区/漏区结，可有效抑制TFET中的双极效应；源区通过刻蚀沟槽并选择性外延淀积填充的工艺制备，能够精确限定的隧穿结面积，同时采用原位掺杂，解决了难以在张应变锗中形成激活的高掺杂源区的缺陷，且有助于形成陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区，可有效的提高器件驱动电流及降低亚阈斜率；
由上可知，本发明实施例制备的具有突变隧穿结的绝缘层上张应变锗TFET，采用绝缘层上张应变锗衬底形成TFET器件，充分利用双轴张应变可促使锗材料从间接带隙半导体材料转变为直接带隙半导体材料，及提高锗材料中电子和空穴的迁移率，有助于发生直接量子隧穿，可有效提高驱动电流及开关速度；其漏区通过带胶离子注入工艺制备，该工艺充分利用了杂质在张应变锗材料中扩散较快的特性，有助于形成缓变掺杂浓度梯度的本征区/漏区结，可有效抑制TFET中的双极效应；其源区通过刻蚀沟槽并用选择性外延淀积填充的工艺制备，该工艺能够提供精确限定的隧穿结面积，同时采用原位掺杂，解决了难以在张应变锗中形成激活的高掺杂源区的缺陷，且有助于形成具有陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区，可有效的提高器件驱动电流以及降低亚阈斜率。另外，本发明制备的具有突变隧穿结的绝缘层上张应变锗TFET采用全耗尽绝缘层上张应变锗衬底、双栅结构、高K栅界面层、高K栅介质层、限定的源区和漏区掺杂等方法，可进一步提高器件的性能，有望在低功耗领域得到采用，有较高的实用价值。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例的一种具有突变隧穿结的绝缘层上张应变锗TFET的制备方法流程图；
图2a-图2h为本发明实施例的另一种具有突变隧穿结的绝缘层上张应变锗TFET的制备方法示意图；
图3为本发明实施例的一种具有突变隧穿结的绝缘层上张应变锗TFET的制备方法流程示意图；以及
图4为本发明实施例的一种具有突变隧穿结的绝缘层上张应变锗TFET的器件结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本发明实施例的一种具有突变隧穿结的绝缘层上张应变锗TFET的制备方法流程图，该制备方法包括如下步骤：
(a)制备绝缘层上张应变锗衬底；衬底从下而上依次包括底层硅层、氧化埋层及顶层张应变锗层；
(b)在衬底上采用刻蚀工艺形成浅沟槽隔离；
(c)在衬底上表面采用光刻工艺形成漏区图形并采用带胶离子注入工艺在衬底上形成漏区；
(d)在衬底上采用干法刻蚀工艺形成源区沟槽；
(e)在源区沟槽内淀积锗材料，并同时进行原位掺杂形成源区，且源区的掺杂浓度高于漏区的掺杂浓度；
(f)在衬底上表面形成栅界面层；
(g)在栅界面层表面形成栅介质层和前栅极层，采用干法刻蚀工艺形成前栅；在衬底下表面生长背栅极层，采用干法刻蚀工艺形成背栅；以及
(h)光刻引线窗口，淀积金属，光刻引线，形成源区、漏区、前栅和背栅的金属引线，最终形成具有突变隧穿结的绝缘层上张应变锗TFET。
对于步骤(a)，可以包括如下步骤：
(a1)在一GaAs衬底上依次外延生长In组分渐变的InxGa1-xAs层、In组分固定的InyGa1-yAs层及张应变锗层；
(a2)向张应变锗层表面注入一定剂量的H离子，并与表面包括氧化层的另一硅基片进行键合，剥离处理，以在另一硅基片上依次形成包括氧化层、张应变锗层及In组分固定的InyGa1-yAs层；
(a3)去除另一硅基片上的In组分固定的InyGa1-yAs层及部分张应变锗层形成绝缘层上张应变锗衬底。
采用绝缘层上张应变锗衬底的原因在于，通过引入双轴张应变，锗材料实现从间接带隙半导体材料向直接带隙半导体材料的转变，可发生直接量子隧穿，隧穿几率大幅提高，同时锗材料中电子和空穴的迁移率随着应力的增大而提高，有利于提高TFET的驱动电流及开关速度；另外，绝缘层上张应变锗衬底形成的半导体器件具有功耗低、速度高、集成密度高、抗干扰能力强、抗辐照能力强、工艺简单等优点，可为TFET在低功耗领域的应用提供了有利的条件。
对于步骤(b)，可以包括如下步骤：
(b1)在衬底上表面形成保护层。
(b2)利用光刻工艺在保护层表面形成隔离区图形。
(b3)利用干法刻蚀工艺在隔离区图形的指定位置处刻蚀保护层及衬底的顶层张应变锗层以形成浅沟槽隔离槽。
(b4) 淀积二氧化硅(SiO2)材料填充浅槽隔离槽，形成浅沟槽隔离。其中，该浅沟槽隔离是由浅槽隔离 (shallow trench isolation,简称STI) 工艺技术实现的沟槽隔离。
其中，该保护层包括二氧化硅(SiO2)层和氮化硅（Si3N4）层；则保护层的形成包括：在衬底上表面淀积二氧化硅(SiO2)层；在氧化硅(SiO2)层表面淀积氮化硅（Si3N4）以形成氮化硅（Si3N4）层。这样做的好处在于，利用二氧化硅(SiO2)的疏松特性，将氮化硅（Si3N4）的应力隔离，使其不能传导进顶层张应变锗，保证了顶层张应变锗性能的稳定。当然，可以理解的是，保护层的层数以及保护层的材料此处不做限制，只要能够形成保护层即可。
其中，对于步骤(c)，可以包括：
(c1)利用光刻工艺在衬底上光刻形成漏区图形；
(c2)利用带胶离子注入方法在衬底上注入离子以形成漏区；
(c3)去除光刻胶；
(c4)利用退火工艺激活漏区中的杂质。
对于步骤(d)，具体可以包括如下步骤：
(d1)在衬底上表面形成保护层；
(d2)利用光刻工艺在保护层表面形成隔离区图形；
(d3)利用干法刻蚀工艺刻蚀保护层及衬底的顶层张应变锗层以形成源区沟槽。
其中，源区沟槽的深度大于保护层厚度且小于保护层与衬底顶层张应变锗层厚度之和，这样可实现隧穿结陡峭的掺杂浓度梯度和可控的隧穿结面积。
具体地，步骤(e)包括：
(e1)对源区沟槽进行平整化处理；
(e2)在源区沟槽内在选择性外延生长锗材料，同时通入掺杂气体对锗材料进行原位掺杂, 以形成源区；
(e3)利用CMP工艺对衬底上表面进行平整化处理。
其中，利用选择性单晶锗外延生长方法进行选择性外延生长，使其完全填充沟槽，同时通入大量掺杂气体对源区进行原位掺杂，并实现掺杂元素的原位激活，形成高掺杂源区。这样在形成源区时可以形成杂质分布均匀、且高掺杂浓度的源区，便于与本征区形成陡峭的Pi结，以利于隧穿几率的提高。具体地，步骤(e2)例如，在300℃~600℃的温度，利用选择性单晶锗外延生长方法进行选择性外延生长锗材料，同时通入掺杂气体对锗材料进行原位掺杂，以实现掺杂元素的原位激活，最终形成源区。
具体地，步骤(f)可以包括：
用PH3、NH3 对衬底的顶层张应变锗层表面进行钝化处理形成栅界面层；或者
在衬底的顶层张应变锗层表面生长厚度为1～2nm的氧化物作为栅界面层。
具体地，步骤(g)可以包括：
(g1)在栅界面层表面生长淀积高K材料层，作为栅介质层；
(g2)在栅介质层表面生长多晶硅材料层，作为前栅极层；
(g3)利用干法刻蚀工艺刻蚀栅界面层、栅介质层和前栅极层形成前栅；
(g4)在衬底下表面淀积金属层，作为背栅极层；
(g5)利用干法刻蚀工艺刻蚀背栅极层形成背栅。
其中，高K材料层为铪基材料、Al2O3、La2O3、ZrO2或LaAlO中的任意一种。
具体地，步骤（h）可以包括如下步骤：
(h1)在衬底上表面及下表面生成二氧化硅；
(i2)在源区、漏区、前栅区和背栅区上光刻引线孔；
(i3)淀积金属，光刻引线，形成源区金属引线、漏区金属引线、前栅区金属引线、背栅区金属引线。
本发明实施例制备的具有突变隧穿结的绝缘层上张应变锗TFET，采用绝缘层上张应变锗衬底形成的TFET器件，充分利用双轴张应变可促使锗材料从间接带隙半导体材料转变为直接带隙半导体材料，及提高锗材料中电子和空穴的迁移率，有助于发生直接量子隧穿，可有效提高驱动电流及开关速度；其漏区通过带胶离子注入工艺制备，该工艺充分利用了杂质在张应变锗材料中扩散较快的特性，有助于形成缓变掺杂浓度梯度的本征区/漏区结，可有效抑制TFET中的双极效应；其源区通过刻蚀沟槽并用选择性外延淀积填充的工艺制备，该工艺能够提供精确限定的隧穿结面积，同时采用原位掺杂，解决了难以在张应变锗中形成激活的高掺杂源区的缺陷，且有助于形成具有陡峭掺杂浓度梯度的隧穿结和掺杂均匀的源区，可有效的提高器件驱动电流以及降低亚阈斜率。另外，本发明制备的具有突变隧穿结的绝缘层上张应变锗TFET采用全耗尽绝缘层上张应变锗衬底、双栅结构、高K栅界面层、高K栅介质层、限定的源区和漏区掺杂等方法，可进一步提高器件的性能，有望在低功耗领域得到采用，有较高的实用价值。
请参见图2a-图2h，图2a-图2h为本发明实施例的另一种具有突变隧穿结的绝缘层上张应变锗TFET的制备方法示意图，具体步骤如下：
(1)、制备绝缘层上张应变锗衬底。如图2a所示，绝缘层上张应变锗衬底包括顶层张应变锗101、氧化物埋层102例如二氧化硅层埋层，以及底层硅103。
(11)、在一GaAs衬底上外延生长In组分渐变的InxGa1-xAs层、In组分固定的InyGa1- yAs层及张应变Ge层；
(12)、向所述张应变Ge层表面注入一定剂量的H离子，并与表面包括氧化层的另一Si基片进行键合，剥离处理，在所述另一Si基片上依次包括所述氧化层、所述张应变Ge层及所述In组分固定的InyGa1-yAs层；
(13)、去除所述另一Si基片上的所述In组分固定的InyGa1-yAs层及部分张应变Ge层形成所述绝缘层上张应变锗衬底。
采用绝缘层上张应变锗衬底的原因在于，通过引入双轴张应变，锗材料实现从间接带隙半导体材料向直接带隙半导体材料的转变，可发生直接量子隧穿，隧穿几率大幅提高，同时锗材料中电子和空穴的迁移率随着应力的增大而提高，有利于提高TFET的驱动电流及开关速度；另外，绝缘层上张应变锗衬底形成的半导体器件具有功耗低、速度高、集成密度高、抗干扰能力强、抗辐照能力强、工艺简单等优点，可为TFET在低功耗领域的应用提供了有利的条件；该绝缘层上张应变锗衬底的顶层张应变锗厚度可选20～30nm，优选20nm，该厚度有效提高前栅与背栅对TFET隧穿结处势垒宽度的控制能力，进而提高TFET中的驱动电流，亚阈值摆幅等电学特性。所以优选采用绝缘层上张应变锗作为具有突变隧穿结的绝缘层上张应变锗TFET的衬底。
该绝缘层上张应变锗衬底101的晶向可以是（100）或者（110）或者（111），此处不做任何限制，另外，该绝缘层上张应变锗衬底101的掺杂类型可以为N型，也可以是为P型，掺杂浓度例如为1014～1017cm-3。
(2)、在绝缘层上张应变锗衬底上形成浅槽隔离。如图2b，刻蚀绝缘层上张应变锗衬底形成浅槽隔离201。具体过程为：
(21)、在绝缘层上张应变锗衬底表面形成第一保护层；具体地，第一保护层包括第一二氧化硅(SiO2)层和第一氮化硅（Si3N4）层；则第一保护层的形成包括：在绝缘层上张应变锗衬底表面淀积二氧化硅(SiO2)以形成第一二氧化硅(SiO2)层；在第一二氧化硅(SiO2)层表面淀积氮化硅（Si3N4）以形成第一氮化硅（Si3N4）层。当然，可以理解的是，保护层的层数以及保护层的材料此处不做限制，只要能够形成保护层即可。
(22)、利用光刻工艺在第一保护层上形成第一隔离区图形；
(23)、利用干法刻蚀工艺在第一隔离区图形的指定位置处刻蚀第一保护层及绝缘层上张应变锗衬底以形成浅沟槽隔离槽。
(24)、淀积二氧化硅(SiO2)材料填充浅槽隔离槽,形成浅沟槽隔离。其中，该浅沟槽隔离是由浅槽隔离 (shallow trench isolation,简称STI) 工艺技术实现的沟槽隔离。
(3)、带胶离子注入形成低掺杂漏区301，如图2c所示。具体可以包括如下步骤：
(31)、利用光刻工艺形成漏区图形；
(32)、利用带胶离子注入的方法对漏区图形的指定位置处注入杂质以形成低掺杂漏区；
(33)、去除光刻胶；
(34)、利用退火工艺激活漏区中的杂质。
(4)、刻蚀形成源区沟槽401，如图2d所示。具体地：
(41)、在绝缘层上张应变锗衬底表面形成第二保护层。其中，第二保护层包括二氧化硅(SiO2)层和氮化硅（Si3N4）层；则第二保护层的形成包括：在绝缘层上张应变锗衬底表面淀积二氧化硅(SiO2)以形成第二二氧化硅(SiO2)层；在二氧化硅(SiO2)层表面淀积氮化硅（Si3N4）以形成第二氮化硅（Si3N4）层。
(42)、利用光刻工艺在第二保护层上形成第二隔离区图形；
(43)、利用干法刻蚀工艺在第二隔离区图形的指定位置处刻蚀第二保护层及绝缘层上张应变锗衬底以形成源区沟槽401。其中，源区沟槽的深度大于第二保护层厚度且小于第二保护层与绝缘层上张应变锗衬底顶层张应变锗厚度之和，这样可实现隧穿结陡峭的掺杂浓度梯度和可控的隧穿结面积。
(5)、利用选择性单晶锗外延生长方法进行选择性外延生长，使其完全填充沟槽，同时通入大量掺杂气体对源区进行原位掺杂，并实现掺杂元素的原位激活，如图2e所示，形成高掺杂源区501。这样在形成高掺杂源区时可以形成杂质分布均匀和陡峭的Pi结，以利于隧穿几率的进一步提高。
(6)、形成前栅，如图2f所示。对于步骤(f)，具体为：
(61)、用PH3、NH3 对衬底表面进行表面钝化处理或在其表面淀积一层界面层，作为器件的栅界面层601。
(62)、利用化学气相淀积的方法在栅界面层上淀积高K材料层，作为器件的栅介质层602。栅介质层材料可以选用铪基材料(为高介电常数材料中的一类)，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO 或HfZrO中的一种或其组合，也可以选用其他高介电常数材料，如Al2O3、La2O3、ZrO2 或LaAlO 中的一种或其组合，或者选用其他高介电常数材料与铪基材料的组合；
(63)、利用化学气相淀积的方法在衬底表面淀积高掺杂的多晶硅栅材料603；
(64)、去除表面部分多晶硅、高K栅介质层和栅界面层，形成前栅。如图2f所示。
(7)、形成背栅，如图2g。具体为：
(71)、在绝缘层上张应变锗衬底背面淀积金属；
(72)、光刻并去除背面部分金属，形成背栅701。
(8)、光刻引线孔，淀积金属，光刻引线，形成各极金属引线，如图2h所示。具体为：
(81)、在绝缘层上张应变锗衬底表面及背面生成二氧化硅；
(82)、在源区、漏区、前栅区、背栅区上光刻引线孔；
(83)、淀积金属，光刻引线，形成源区金属引线801、漏区金属引线802、前栅区金属引线803、背栅区金属引线804。
实施例三
请参见图3，图3为本发明实施例的一种具有突变隧穿结的绝缘层上张应变锗TFET的制备方法流程示意图，以制备沟道长度45nm的具有突变隧穿结的N型绝缘层上张应变锗TFET为例进行详细说明，具体步骤如下：
1、制备绝缘层上张应变锗衬底
1.1外延生长。
利用分子束外延(Molecular Beam Epitaxy, MBE)技术或金属有机物化学气相淀积（Metal Organic Chemical Vapour Deposition, MOCVD）技术， 在400℃至450℃的温度下在GaAs衬底上外延生长30nm至120nm 的In组分渐变的InxGa1-xAs层，其中x从0渐变至0.3或0.35，然后再在600℃至650℃的温度下外延生长一层In组分固定的InyGa1-yAs层，其中y在0.3至0.35之间，最后在600℃至650℃的温度下外延生长张应变Ge层，所生长的厚度不超过临界厚度；
1.2 键合及剥离。
在该外延层中注入一定剂量的H离子，将其与另一覆盖有氧化层的Si片在超高真空环境中实现键合，将实现键合后的片子进行热处理，使张应变Ge层、In组分固定的InyGa1-yAs层转移到新的Si衬底上，然后剥离，退火；需要说明的是，本领域技术人员应该理解，可通过控制注入的H离子的能量来调节剥离位置，在此不再予以详述。
1.3 绝缘层上张应变锗衬底形成。
通过选择性腐蚀技术或化学机械抛光技术将残留的In组分固定的InyGa1-yAs层和部分应变Ge层刻蚀掉，保留所需厚度的应变Ge层，得到绝缘层上张应变锗。
该绝缘层上张应变锗衬底101的掺杂类型可以为N型，也可以是为P型，掺杂浓度例如为1014～1017cm-3，顶层张应变锗的厚度例如为20～30nm，优选20nm。
2、浅沟槽隔离形成
2.1在绝缘层上张应变锗衬底上形成第一保护层。
首先利用化学气相沉积(Chemical Vapor Deposition，简称CVD)的方法，在绝缘层上张应变锗衬底101上连续淀积两层材料，第一层可以是厚度在2～5nm的二氧化硅(SiO2)层，第二层可以是厚度在10～30nm的氮化硅（Si3N4）层。
2.2光刻浅槽隔离区
通过光刻工艺在上述保护层上形成隔离区。采用湿法刻蚀工艺刻蚀该氮化硅（Si3N4）层，形成隔离区图形，再采用干法刻蚀，形成例如深8～16nm的隔离槽；
2.3填充浅槽隔离槽
采用CVD方法在650℃下，淀积8～16nm二氧化硅(SiO2)材料，将沟槽填满。可以理解的是，该二氧化硅(SiO2)材料主要用于进行隔离，其可以由未掺杂多晶硅等其他材料替代，此处不做任何限制。
2.4平整表面
利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)，去除表面二氧化硅(SiO2)层，使表面平整。
3、形成低掺杂漏区
3.1离子注入
光刻N型区图形，采用带胶离子注入方法进行N注入，使N型有源区掺杂浓度达到1～5×1018cm-3。
3.2杂质激活
去除光刻胶，在400℃~600℃的温度条件下激活注入的杂质，形成具有缓变掺杂浓度梯度的本征区/漏区结。
4、形成源区沟槽
4.1在该绝缘层上张应变锗衬底上形成第二保护层
利用CVD的方法，在衬底上连续淀积两层材料，第一层为厚度在2～5nm的二氧化硅(SiO2)层，第二层为厚度在10～30nm的氮化硅（Si3N4）层。
4.2光刻源区沟槽
光刻源区沟槽，湿法刻蚀源区氮化硅（Si3N4）层，形成源区图形，干法刻蚀，形成宽30～60nm，深7～20nm的源区沟槽。
5、形成高掺杂源区
5.1沟槽平整化处理
衬底氧化，使深槽内壁形成0.1～1nm厚度的氧化层，清洗氧化层或高温处理，使槽内壁光滑。
5.2选择性外延形成P型源区
利用低压化学气相淀积（LPCVD）工艺，在300℃至600℃的温度，利用选择性单晶锗外延生长方法进行选择性外延生长锗材料，同时通入大量掺杂气体对源区进行原位掺杂，并实现掺杂元素的原位激活。
该步骤也可选择其他CVD工艺（诸如超高真空CVD，分子束外延MBE、其他的选择性外延生长工艺或它们的组合）。
外延气体为为锗烷（GeH4），掺杂气体可使用诸如乙硼烷（B2H6）的含硼气体或其他的含有P型掺杂剂的气体或它们的组合引入P型掺杂剂。
5.3平整表面
利用化学机械抛光(Chemical Mechanical Polishing，简称CMP)，去除表面二氧化硅(SiO2)层和氮化硅（Si3N4）层，使表面平整。
6、前栅图形形成
6.1表面钝化处理
用PH3、NH3 对衬底表面进行表面钝化处理或在其表面淀积一层界面层，如硅(Si)、氮化铝(AIN)、氧化钇(Y2O3)等。本实施例优选先在锗衬底上制作一薄层氧化钇(Y2O3)作为栅界面层，其厚度为1～2nm。
6.2高K材料层淀积
利用金属有机物化学气相淀积（metal organic chemical vapour deposition,MOCVD），在衬底表面淀积一层高介电常数材料如二氧化铪(HfO2)，厚度为2～4nm。
高介电常数材料也可以是HfSiO、HfAlO等，
该步骤也可选择其他淀积工艺（诸如物理气相沉积PVD、原子层淀积ALD等）。
6.2金属栅材料淀积
在衬底表面淀积金属栅材料，厚度约为5nm。
金属栅材料可以是TiN、TaN、HfN、WNx等
6.3光刻及刻蚀
光刻形成前栅图形，利用选择性刻蚀去除表面部分高K材料和金属栅材料，形成前栅图形。
7、背栅图形形成
7.1金属栅材料淀积
在衬底背面溅射一层金属，如Al，厚度为5nm。
7.2光刻及刻蚀
光刻形成背栅图形，利用湿法刻蚀去除表面部分金属，形成背栅图形。
8、引线形成
8.1 在表面形成SiO2
利用CVD的方法，在表面淀积二氧化硅(SiO2)层。
8.2光刻引线孔
在源区、漏区、前栅区、背栅区光刻SiO2形成引线孔。
8.3形成引线
在衬底表面溅射金属，合金化形成金属硅化物，并刻蚀掉表面的金属；再在衬底表面溅射金属，光刻引线，最终形成具有突变隧穿结的N型绝缘层上张应变锗TFET。
可以理解的是，如果制作具有突变隧穿结的P型绝缘层上张应变锗TFET，仅需在本实施例的基础上将P型沟槽和N型离子注入区中的掺杂浓度和掺杂类型互换即可实现。
实施例四
请参见图4，图4为本发明实施例的一种具有突变隧穿结的绝缘层上张应变锗TFET的器件结构示意图，本发明的具有突变隧穿结的绝缘层上张应变锗TFET包括全耗尽顶层张应变锗层、埋氧层、底层硅层、高K栅界面层、高K栅介质层、前栅、背栅、高掺杂源区和低掺杂漏区。
具体地，所述的全耗尽顶层张应变锗层的厚度可选20～30nm，优选20nm，掺杂浓度小于1017cm-3。
具体地，所述栅界面层优选氧化钇(Y2O3)材料，所述高K材料层可以选用铪基材料(为高介电常数材料中的一类)，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO 或HfZrO中的一种或其组合，也可以选用其他高介电常数材料，如Al2O3、La2O3、ZrO2 或LaAlO 中的一种或其组合，或者选用所述其他高介电常数材料与所述铪基材料的组合。
具体地，所述的前栅位于栅介质层的上层，所述的背栅位于绝缘层上张应变锗衬底底层硅层的下层，且背栅与前栅对准，前栅与背栅长度大于源区与本征区的感应区之间的势垒区宽度。
具体地，所述的低掺杂漏区和所述的高掺杂源区掺有不同掺杂类型的杂质，且低掺杂漏区的掺杂浓度优选5×1018cm-3，高掺杂源区的掺杂浓度优选2×1020cm-3。
具体地，所述的全耗尽顶层张应变锗层的掺杂浓度在1×1014cm-3至1×1017cm-3之间。
通过上述实施例的阐述，本发明的有益效果是：
第一、通过引入双轴张应变，锗材料实现从间接带隙半导体材料向直接带隙半导体材料的转变，可发生直接量子隧穿，隧穿几率大幅提高，同时锗材料中电子和空穴的迁移率随着应力的增大而提高，有利于提高TFET的驱动电流及开关速度；
第二、因杂质在张应变锗材料中扩散较快，采用带胶离子注入工艺形成N或P型低掺杂漏区，有助于形成缓变掺杂浓度梯度的本征区/漏区结，有效抑制TFET中的双极效应。
第三、通过对P型槽或N型槽深度的精确限定，隧穿结面积可以有效的控制。
第四、张应变锗材料由于其氧化物热稳定性差的特性，P型槽或N型槽侧壁平整化的处理可在高温环境自动完成，简化了工艺流程；
第四、在P或N区槽中淀积锗材料形成源区时，采用原位掺杂，解决了在张应变锗材料中难形成激活的高掺杂源区问题，同时有助于形成具有陡峭掺杂浓度梯度的隧穿结和掺杂均匀的高掺杂源区。
第五、所述的具有突变隧穿结的绝缘层上张应变锗TFET包括前栅和背栅，所述的前栅位于栅介质层的上层，所述的背栅位于绝缘层上张应变锗衬底底层硅的下层，且背栅与前栅对准。前栅与背栅长度大于源区与本征区的感应区之间的势垒区宽度，避免了栅长过小而引起的泄露电流增加，器件性能下降。
第六、绝缘层上的顶层张应变锗厚度可选20～30nm，优选20nm，该厚度有效提高前栅与背栅对TFET隧穿结处势垒宽度的控制能力，进而提高TFET中的驱动电流，亚阈值摆幅等电学特性。
第七、所述栅界面层优选氧化钇(Y2O3)，其介电常数为15(为高介电常数材料中的一种)，可与锗材料形成良好的界面接触，有效地减弱费米能级钉扎效应，所述高K材料层可以选用铪基材料，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO 或HfZrO中的一种或其组合，也可以选用其他高介电常数材料，或者选用所述其他高介电常数材料与所述铪基材料的组合，可提高前栅对隧穿结处势垒宽度的控制能力，进而提高TFET中的驱动电流，亚阈值摆幅等电学特性。
第八、漏区掺杂浓度为5×1018cm-3，该掺杂浓度可有效抑制TFET中的双极性效应，降低亚阈电流以及保证电学接触。
第九、源区掺杂浓度为2×1020cm-3，该掺杂浓度可有效的提高TFET中的驱动电流，亚阈值摆幅等电学特性。
与现有的TFET 相比，本发明提供的具有突变隧穿结的绝缘层上张应变锗TFET及制备方法可以有效的提高器件驱动电流以及降低亚阈斜率，同时能有效的抑制双向导通特性有望在低功耗领域得到采用，有较高的实用价值。
综上所述，本文中应用了具体个例对本发明具有突变隧穿结的绝缘层上张应变锗TFET及制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (6)
1.一种具有突变隧穿结的绝缘层上张应变锗TFET的制备方法，其特征在于，包括步骤：
(a)制备绝缘层上张应变锗衬底；所述衬底从下而上依次包括底层硅层、氧化埋层及顶层张应变锗层；
(b)在所述衬底上采用刻蚀工艺形成浅沟槽隔离；
(c)在所述衬底上表面采用光刻工艺形成漏区图形并采用带胶离子注入工艺进行N型离子注入，在所述衬底上形成掺杂浓度为1×1018～5×1018cm-3的漏区；
(d)在所述衬底上采用干法刻蚀工艺形成源区沟槽；
(e)利用低压化学气相淀积工艺，在300℃至600℃的温度，利用选择性单晶锗外延生长方法在所述源区沟槽内淀积锗材料，并同时通入掺杂气体进行原位掺杂，形成掺杂浓度为2×1020cm-3的源区；
(f)在所述衬底上表面形成栅界面层；
(g)在所述栅界面层表面形成栅介质层和前栅极层，采用干法刻蚀工艺形成前栅；在所述衬底下表面生长背栅极层，采用干法刻蚀工艺形成背栅；以及
(h)光刻引线窗口，淀积金属，光刻引线，形成所述源区、所述漏区、所述前栅和所述背栅的金属引线，最终形成具有突变隧穿结的绝缘层上张应变锗TFET。
2.如权利要求1所述的制备方法，其特征在于，步骤(a)包括：
(a1)在一GaAs衬底上依次外延生长In组分渐变的InxGa1-xAs层、In组分固定的InyGa1- yAs层及张应变锗层；
(a2)向所述张应变锗层表面注入一定剂量的H离子，并与表面包括氧化层的另一硅基片进行键合，剥离处理，以在另一硅基片上依次形成包括所述氧化层、所述张应变锗层及所述In组分固定的InyGa1-yAs层；
(a3)去除所述另一硅基片上的In组分固定的InyGa1-yAs层及部分张应变锗层形成所述绝缘层上张应变锗衬底。
3.如权利要求1所述的制备方法，其特征在于，在步骤(c)之后，还包括：
(x)利用退火工艺激活所述漏区中的杂质。
4.如权利要求1所述的制备方法，其特征在于，步骤(d)包括：
(d1)在所述衬底上表面形成保护层；
(d2)利用光刻工艺在所述保护层上形成隔离区图形；
(d3)利用干法刻蚀工艺刻蚀所述保护层及所述衬底的顶层张应变锗层以形成所述源区沟槽。
5.如权利要求1所述的制备方法，其特征在于，步骤(f)包括：
用PH3、NH3对所述衬底的顶层张应变锗层表面进行钝化处理形成所述栅界面层；或者
在所述衬底的顶层张应变锗层表面生长厚度为1～2nm的氧化物作为所述栅界面层。
6.如权利要求1所述的制备方法，其特征在于，步骤(g)包括：
(g1)在所述栅界面层表面生长淀积高K材料层，作为所述栅介质层；
(g2)在所述栅介质层表面生长多晶硅材料层，作为所述前栅极层；
(g3)利用干法刻蚀工艺刻蚀所述栅界面层、所述栅介质层和所述前栅极层形成所述前栅；
(g4)在所述衬底下表面淀积金属层，作为所述背栅极层；
(g5)利用干法刻蚀工艺刻蚀所述背栅极层形成所述背栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510555813.1A CN105226087B (zh) | 2015-09-02 | 2015-09-02 | 具有突变隧穿结的绝缘层上张应变锗tfet及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510555813.1A CN105226087B (zh) | 2015-09-02 | 2015-09-02 | 具有突变隧穿结的绝缘层上张应变锗tfet及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105226087A CN105226087A (zh) | 2016-01-06 |
| CN105226087B true CN105226087B (zh) | 2018-09-14 |
Family
ID=54994929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510555813.1A Expired - Fee Related CN105226087B (zh) | 2015-09-02 | 2015-09-02 | 具有突变隧穿结的绝缘层上张应变锗tfet及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105226087B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103500758A (zh) * | 2013-10-12 | 2014-01-08 | 沈阳工业大学 | 半栅极控制源极肖特基势垒型隧穿场效应晶体管 |
| CN103558280A (zh) * | 2013-11-15 | 2014-02-05 | 中国科学院上海微系统与信息技术研究所 | 一种基于隧穿场效应晶体管的生物传感器及其制备方法 |
-
2015
- 2015-09-02 CN CN201510555813.1A patent/CN105226087B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103500758A (zh) * | 2013-10-12 | 2014-01-08 | 沈阳工业大学 | 半栅极控制源极肖特基势垒型隧穿场效应晶体管 |
| CN103558280A (zh) * | 2013-11-15 | 2014-02-05 | 中国科学院上海微系统与信息技术研究所 | 一种基于隧穿场效应晶体管的生物传感器及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 基于PIN的IMOS与TFET器件研究;李妤晨;《中国博士学位论文全文数据库》;20141115(第11期);I135-15 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105226087A (zh) | 2016-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105118781B (zh) | 具有突变结的utb‑soi隧穿场效应晶体管及制备方法 | |
| CN103582930B (zh) | 具有凹陷沟道膜和突变结的mosfet | |
| TWI332269B (en) | High speed lateral heterojunction misfets realized by 2-dimensional bandgap engineering and methods thereof | |
| CN102376551A (zh) | 半导体器件结构的制造方法及其结构 | |
| CN104517847B (zh) | 无结晶体管及其形成方法 | |
| CN104576382B (zh) | 一种非对称FinFET结构及其制造方法 | |
| CN105140127B (zh) | 具有突变隧穿结的pnin/npip型utb‑soi tfet及制备方法 | |
| CN108321197A (zh) | 一种遂穿场效应晶体管及其制造方法 | |
| CN103325787B (zh) | Cmos器件及其制造方法 | |
| CN105448727B (zh) | 半导体器件及其形成方法 | |
| CN106298947A (zh) | 一种双栅InGaAs PMOS场效应晶体管 | |
| CN105244375B (zh) | 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法 | |
| CN105226087B (zh) | 具有突变隧穿结的绝缘层上张应变锗tfet及制备方法 | |
| CN105118783B (zh) | 具有突变隧穿结的pnin/npip型fd‑goi tfet及制备方法 | |
| CN105244275B (zh) | 具有突变隧穿结的pnin/npip型绝缘层上张应变锗tfet及制备方法 | |
| CN105448985B (zh) | 半导体器件及其制造方法 | |
| CN104576381B (zh) | 一种非对称超薄soimos晶体管结构及其制造方法 | |
| CN105261563B (zh) | 具有突变隧穿结的fd‑goi隧穿场效应晶体管及制备方法 | |
| CN105118782B (zh) | 具有突变隧穿结的ssoi隧穿场效应晶体管及制备方法 | |
| CN106558612B (zh) | 一种p型鳍式场效应晶体管及制造方法 | |
| CN105118784B (zh) | 具有突变隧穿结的utb‑soi隧穿场效应晶体管及制备方法 | |
| CN105390531B (zh) | 一种隧穿场效应晶体管的制备方法 | |
| CN105590854B (zh) | 半导体器件制造方法 | |
| US9443977B1 (en) | FinFET with reduced source and drain resistance | |
| CN106558613B (zh) | 一种n型鳍式场效应晶体管及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180914 Termination date: 20190902 |