CN103500758A - 半栅极控制源极肖特基势垒型隧穿场效应晶体管 - Google Patents

半栅极控制源极肖特基势垒型隧穿场效应晶体管 Download PDF

Info

Publication number
CN103500758A
CN103500758A CN201310474845.XA CN201310474845A CN103500758A CN 103500758 A CN103500758 A CN 103500758A CN 201310474845 A CN201310474845 A CN 201310474845A CN 103500758 A CN103500758 A CN 103500758A
Authority
CN
China
Prior art keywords
schottky barrier
source
source electrode
effect transistor
intrinsic silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310474845.XA
Other languages
English (en)
Inventor
靳晓诗
刘溪
揣荣岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenyang University of Technology
Original Assignee
Shenyang University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenyang University of Technology filed Critical Shenyang University of Technology
Priority to CN201310474845.XA priority Critical patent/CN103500758A/zh
Publication of CN103500758A publication Critical patent/CN103500758A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种半栅极控制源极肖特基势垒型隧穿场效应晶体管，在无需引入化合物半导体、锗化硅或锗等禁带宽度更窄的材料来生成器件的隧穿部分的前提下，通过在金属源极和本征硅之间形成源极肖特基势垒，并利用半栅极控制源极肖特基势垒的势垒宽度和本征硅能带弯曲程度，并以此来控制器件的开关。采用非对称的半栅极结构设计，在保持栅电压对肖特基势垒宽度和能带弯曲程度良好控制的前提下显著降低了栅极致漏极泄漏电流。具有工艺简单、成本廉价、高亚阈值斜率、高导通电流、低反向泄漏电流等优点，适用于推广应用。

Description

半栅极控制源极肖特基势垒型隧穿场效应晶体管
技术领域
 本发明属于超大规模集成电路制造领域，涉及一种适用于超高集成度集成电路制造的半栅极控制源极肖特基势垒型隧穿场效应晶体管。
背景技术
当前，基于硅材料的PIN型隧穿场效应晶体管(TFETs)，由于其有潜质具备更好的开关特性及更低的功耗，因此有可能取代MOSFETs器件而成为下一代超大规模集成电路逻辑单元或存储单元。然而，对比于MOSFETs器件，其劣势在于亚阈值斜率只是在局部超过MOSFETs器件，并且正向导通电流过小。且其漏极附近区域结构和MOSFETs器件相类似，因此，在栅极反向偏置时依然具有较大的栅极致漏极泄漏(GIDL)电流。为实现具有实用价值的隧穿场效应晶体管，必须解决上述问题。
为提高PIN隧穿晶体管的电学特性，目前的主要解决方案是通过引入化合物半导体、锗化硅或锗等禁带宽度更窄的材料来生成器件的隧穿部分，并以此提升亚阈值斜率并增大导通电流。然而这样的做法不但加大了生产成本，也增加了工艺难度。另一方面，采用高介电常数绝缘材料作为栅极与衬底之间的绝缘介质层，只能改善栅极对沟道电场分布的控制能力，而不能从本质上提高硅材料的隧穿几率，因此对于亚阈值斜率、导通状态下电流的驱动能力等方面的电学特性的改善很有限。但器件的反向泄漏电流则也会随着反向栅极作用的增强而增大。因此这些改良设计都不能从根本上显著提高PIN型隧穿晶体管的整体性能。此外，肖特基势垒MOSFETs晶体管，作为PIN型隧穿场效应晶体管的前期技术，利用在非本征半导体的两端分别形成相对于导带和价带的源、漏肖特基势垒，并通过栅极来控制电流的大小。这种器件需要在源、漏两端引入不同的硅化物材料来分别实现对于导带和价带的肖特基势垒。并且在重掺杂的非本征半导体表面形成肖特基势垒是极为困难的，重掺杂本身也严重减弱了栅极对源区和漏区电场分布和载流子分布的控制能力。因此很难实现高性能的实用型肖特基势垒MOSFETs晶体管。
发明内容
发明目的
为从根本上克服PIN型隧穿场效应晶体管和肖特基势垒MOSFETs晶体管各自的缺点和劣势，本发明提供了一种高性能的半栅极控制源极肖特基势垒型隧穿场效应晶体管。
技术方案
本发明是通过以下技术方案来实现的：
一种半栅极控制源极肖特基势垒型隧穿场效应晶体管，其特征在于：包括SOI晶圆的硅衬底，SOI晶圆的硅衬底上方为SOI晶圆的绝缘层，SOI晶圆的绝缘层上方依次为金属源极、本征硅和重掺杂漏极；其中，金属源极作为器件源电极与本征硅的一端之间的接触部分形成源极肖特基势垒，本征硅的另一端通过离子注入形成重掺杂漏极，本征硅表面为栅绝缘介质层，在栅绝缘介质层靠近源极一侧的上方形成半栅极，在栅绝缘介质层及半栅极的上方以及器件隔离部分沉积有层间隔离绝缘介质，分别刻蚀掉金属源极和重掺杂漏极上方的层间隔离绝缘介质，并注入金属形成源电极金属导线和漏电极金属导线。
金属源极与本征硅的一端之间所形成的源极肖特基势垒，其势垒高度小于本征硅的禁带宽度。
栅绝缘介质层的上方所形成的半栅极只附着于栅绝缘介质层的靠近金属源极一侧的上方，形成对于金属源极和重掺杂漏极的不对称结构。
优点及效果
本发明具有如下优点及有益效果：
（1）、由于本发明无需引入化合物半导体、锗化硅或锗等禁带宽度更窄的材料来生成器件的隧穿部分，因此可降低隧穿晶体管的工艺难度和生产成本；
（2）、由于源极肖特基势垒采用本征半导体材料和金属接触制成，因而无需对源极区进行掺杂，在使得源极肖特基势垒易于生成的同时，也使得其势垒宽度和能带弯曲程度更易于被栅极电压控制，因此拥有更好的压阈值特性；此外，通过半栅极控制的设计，在保持栅电压对肖特基势垒宽度和能带弯曲程度良好控制的前提下显著降低了栅极致漏极泄漏电流，使得器件具有更好的反向特性；
（3）、具有工艺简单、成本廉价、高亚阈值斜率、高导通电流、低反向泄漏电流等优点。
附图说明
图1为本发明半栅极控制源极肖特基势垒型隧穿场效应晶体管在SOI衬底上形成的二维结构示意图；
图2至图8为本发明半栅极控制源极肖特基势垒型隧穿场效应晶体管的结构单元及其阵列的制备方法的一个具体实例的工艺流程图。
附图标记说：
1、金属源极；2、本征硅；3、重掺杂漏极；4、栅绝缘介质层；5、半栅极；6、源电极金属导线；7、漏电极金属导线；8、层间隔离绝缘介质；9、SOI晶圆的绝缘层；10、SOI晶圆的硅衬底。
具体实施方式
本发明提供一种具有高性能的半栅极控制源极肖特基势垒型隧穿场效应晶体管，无需引入窄禁带宽度材料作为隧穿部分，而是利用源极肖特基势垒的高度要小于硅的禁带宽度的这一特点，通过改变半栅极5的电压来改变金属源极1和本征硅2所形成的源极肖特基势垒的宽度和能带弯曲程度来调节电子或空穴对于源极肖特基势垒的跃迁能力的大小，并以此控制器件工作电流大小。因此，本发明在无需引入窄禁带宽度材料的前提下实现了跃迁几率的提高；同时，利用提出的半栅极5的结构特点在保证正向特性的同时，可以显著减小反向泄漏电流。
本发明所提供的这种具有高性能的半栅极控制源极肖特基势垒型隧穿场效应晶体管，以N型器件为例，说明其具体的工作原理为：当半栅极5处于低点位时，本征硅2内的能带向上弯曲，导带处于空带状态，随着半栅极5电位的下降，本征硅2的价带亦有部分电子从源极导出而有少量空穴产生而使本征硅2呈现出弱P型，在漏极电压的作用下和N型漏极区形成了PN结的反偏，因此器件此时处于高阻状态，器件的工作电流极小。随着栅极电压的升高，能带逐渐由向上弯曲变为向下弯曲，当能带向下弯曲程度较小时，由于金属源极1和本征硅2之间所形成的肖特基势垒宽度较大，不会产生明显的隧穿效应，因此器件此时的阻值依然较高，工作电流依然较小。当栅极电压进一步增大，本征硅2的能带呈现显著向下弯曲的趋势，这使得势垒的宽度随着半栅极5所加电压的逐渐增大而逐渐被减薄，同时伴随着越来越多的电子从金属源极一侧通过隧穿跃迁至本征硅2的导带，并通过重掺杂漏极3排除，因此，此时器件呈现低阻导通状态。本发明在金属源极1和本征硅2之间形成了源极肖特基势垒，并将源极肖特基势垒作为器件的隧穿途径，并利用源极肖特基势垒高度远小于半导体禁带宽度这一特点，使得器件对比于PIN型隧穿场效应晶体管具有更好的亚阈值斜率、导通电流等电学特性。同时，利用本发明所提出的半栅极5在金属源极1、重掺杂漏极3之间的非对称结构设计，在保证器件具有优秀正向工作特性的同时，显著降低了反向泄漏电流的大小。因此，本发明所提出的半栅极控制源极肖特基势垒型隧穿场效应晶体管无论是正向特性还是反向特性，对比与PIN型隧穿场效应晶体管都有显著提高。
为达到本发明所述的器件功能，本发明所提出的这种半栅极控制源极肖特基势垒型隧穿场效应晶体管，其核心结构特征为：
1. 通过在器件的金属源极1和本征硅2之间形成源极肖特基势垒，以源极肖特基势垒作为器件的跃迁势垒，利用源极肖特基势垒高度低于本征硅2的自身禁带宽度的这一特点，提高器件的隧穿几率，进而提高器件的亚阈值斜率、导通电流等电学特性。
2. 对比于PIN型隧穿场效应晶体管，本发明所提出的半栅极控制源极肖特基势垒型隧穿场效应晶体管，由于无需形成高掺杂的p+型源极区域，而只需进行一次对于漏极的n+型离子注入，特别是对于50纳米以下的极小尺寸器件，降低了工艺难度。
3. 本发明所提出的半栅极控制源极肖特基势垒型隧穿场效应晶体管，通过半栅极5来控制金属源极1和本征硅2之间形成源极肖特基势垒宽度和本征硅2的能带弯曲程度来调节隧穿电流的大小。不同于普通PIN型隧穿晶体管，本发明利用半栅极5在金属源极1、重掺杂漏极3之间的非对称结构设计，可以显著减小栅极反向偏置时的栅极致漏极反向泄漏电流。
下面结合附图对本发明做进一步的说明：
如图1所示为本发明所提出的这种半栅极控制源极肖特基势垒型隧穿场效应晶体管在SOI衬底上形成的二维结构示意图。具体结构包括SOI晶圆的硅衬底10，SOI晶圆的硅衬底10上方为SOI晶圆的绝缘层9，SOI晶圆的绝缘层9上方横向依次为金属源极1、本征硅2和重掺杂漏极3；其中，金属源极1作为器件源电极与作为器件沟道部分的本征硅2的一端之间的接触部分形成源极肖特基势垒，本征硅2的另一端通过离子注入形成重掺杂漏极3，本征硅2表面形成栅绝缘介质层4，栅绝缘介质层4可以是二氧化硅或具有高介电常数的绝缘体材料，如：二氧化铪、三氧化二铝、四氮化三硅等，但不仅限于这几种材料。在栅绝缘介质层4靠近源极一侧的上方形成半栅极5，可以通过淀积多晶硅制成。通过改变半栅极5的电压来控制源极肖特基势垒的宽度和本征硅2的能带弯曲程度，并以此调节量子跃迁几率以控制导通电流的大小。在栅绝缘介质层4及半栅极5的上方以及器件隔离部分沉积有层间隔离绝缘介质8，如：二氧化硅、氮化硅等。分别刻蚀掉金属源极1和重掺杂漏极3上方的层间隔离绝缘介质8生成源、漏通孔，并注入金属形成金属源极1上方源电极金属导线6和重掺杂漏极3上方的漏电极金属导线7。
作为器件源极电极的金属源极1与作为器件沟道的本征硅2的一端之间所形成的源极肖特基势垒，其势垒高度小于本征硅的禁带宽度，使得器件对比于普通依赖价带与导带之间跃迁的隧穿场效应晶体管具有更高的量子跃迁几率和更好的导通特性。
栅绝缘介质层4的上方所形成的半栅极5只附着于栅绝缘介质层4的靠近金属源极1一侧的上方，形成对于金属源极1和重掺杂漏极3的不对称结构，因此称作“半栅极控制”，以此在保证器件具有优良正向特性的前提下降低器件的反向泄漏电流。对比于普通隧穿场效应晶体管，这种不对称的半栅极5的结构设计可以大幅减小器件的反向泄漏电流。
本发明这种半栅极控制源极肖特基势垒型隧穿场效应晶体管的单元及阵列的具体制造工艺步骤如下：
步骤一、提供一个SOI晶圆的硅衬底10，通过光刻、刻蚀等工艺在所提供的SOI晶圆的硅衬底10上形成一系列如图2所示的长方体状的本征硅2的孤岛阵列；
步骤二、如图3所示，在形成的本征硅2的孤岛阵列之间淀积层间隔离绝缘介质8，作为器件单元之间的隔离介质层；
步骤三、如图4所示，将本征硅2一侧的层间隔离绝缘介质层刻蚀掉一部分，为与本征硅2之间形成源极肖特基势垒的金属源极1预留空间；
步骤四、 如图5所示，淀积金属层，并刻蚀掉多余部分以生成金属源极1；
步骤五、如图6所示，在晶圆表面淀积二氧化硅或具有高介电常数的绝缘材料以生成栅绝缘介质层4，并通过离子注入形成重掺杂漏极3根据具体需要，该掺杂可以是N型或P型；在栅绝缘介质层4的上方淀积多晶硅层；
步骤六、如图7所示，刻蚀掉用作生成半栅极5以外的多晶硅部分；使多晶硅仅处于本征硅2上方接近金属源极1的一侧，以此形成相对于金属源极1和重掺杂漏极3之间的不对称的半栅极5结构；
步骤七、如图8所示，在上述步骤基础之上，在SOI晶圆上方淀积层间隔离绝缘介质8，抛平后通过刻蚀工艺生成源、漏通孔，并注入金属以生成源电极金属导线6和漏电极金属导线7。

Claims (3)

1.一种半栅极控制源极肖特基势垒型隧穿场效应晶体管，其特征在于：包括SOI晶圆的硅衬底（10），SOI晶圆的硅衬底（10）上方为SOI晶圆的绝缘层（9），SOI晶圆的绝缘层（9）上方依次为金属源极（1）、本征硅（2）和重掺杂漏极（3）；其中，金属源极（1）作为器件源电极与本征硅（2）的一端之间的接触部分形成源极肖特基势垒，本征硅（2）的另一端通过离子注入形成重掺杂漏极（3），本征硅（2）表面为栅绝缘介质层（4），在栅绝缘介质层（4）靠近源极一侧的上方形成半栅极（5），在栅绝缘介质层（4）及半栅极（5）的上方以及器件隔离部分沉积有层间隔离绝缘介质（8），分别刻蚀掉金属源极（1）和重掺杂漏极（3）上方的层间隔离绝缘介质（8），并注入金属形成源电极金属导线（6）和漏电极金属导线（7）。
2.根据权利要求1所述的半栅极控制源极肖特基势垒型隧穿场效应晶体管，其特征在于：金属源极（1）与本征硅（2）的一端之间所形成的源极肖特基势垒，其势垒高度小于本征硅的禁带宽度。
3.根据权利要求1所述的半栅极控制源极肖特基势垒型隧穿场效应晶体管，其特征在于：栅绝缘介质层（4）的上方所形成的半栅极（5）只附着于栅绝缘介质层（4）的靠近金属源极（1）一侧的上方，形成对于金属源极（1）和重掺杂漏极（3）的不对称结构。
CN201310474845.XA 2013-10-12 2013-10-12 半栅极控制源极肖特基势垒型隧穿场效应晶体管 Pending CN103500758A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310474845.XA CN103500758A (zh) 2013-10-12 2013-10-12 半栅极控制源极肖特基势垒型隧穿场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310474845.XA CN103500758A (zh) 2013-10-12 2013-10-12 半栅极控制源极肖特基势垒型隧穿场效应晶体管

Publications (1)

Publication Number Publication Date
CN103500758A true CN103500758A (zh) 2014-01-08

Family

ID=49865947

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310474845.XA Pending CN103500758A (zh) 2013-10-12 2013-10-12 半栅极控制源极肖特基势垒型隧穿场效应晶体管

Country Status (1)

Country Link
CN (1) CN103500758A (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118783A (zh) * 2015-09-02 2015-12-02 西安科技大学 具有突变隧穿结的pnin/npip型fd-goi tfet及制备方法
CN105118784A (zh) * 2015-09-02 2015-12-02 西安科技大学 具有突变隧穿结的utb-soi隧穿场效应晶体管及制备方法
CN105118781A (zh) * 2015-09-02 2015-12-02 西安科技大学 具有突变结的utb-soi隧穿场效应晶体管及制备方法
CN105118782A (zh) * 2015-09-02 2015-12-02 西安科技大学 具有突变隧穿结的ssoi隧穿场效应晶体管及制备方法
CN105140127A (zh) * 2015-09-02 2015-12-09 西安科技大学 具有突变隧穿结的pnin/npip型utb-soi tfet及制备方法
CN105226087A (zh) * 2015-09-02 2016-01-06 西安科技大学 具有突变隧穿结的绝缘层上张应变锗tfet及制备方法
CN105244375A (zh) * 2015-09-02 2016-01-13 西安科技大学 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法
CN105244275A (zh) * 2015-09-02 2016-01-13 西安科技大学 具有突变隧穿结的pnin/npip型绝缘层上张应变锗tfet及制备方法
CN105261563A (zh) * 2015-09-02 2016-01-20 西安科技大学 具有突变隧穿结的fd-goi隧穿场效应晶体管及制备方法
CN105932049A (zh) * 2016-05-23 2016-09-07 北京华碳元芯电子科技有限责任公司 一种纳米二极管器件及其制备方法
CN108292687A (zh) * 2015-12-24 2018-07-17 英特尔公司 用于ge nmos的低肖特基势垒触点结构
CN113241370A (zh) * 2021-05-08 2021-08-10 西安电子科技大学 基于铁电掺杂的隧穿场效应晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444931B2 (ja) * 1993-08-25 2003-09-08 株式会社日立製作所 半導体装置及びその製造方法
CN102054870A (zh) * 2010-10-26 2011-05-11 清华大学 一种半导体结构及其形成方法
CN102117834A (zh) * 2011-01-19 2011-07-06 北京大学 一种带杂质分凝的复合源mos晶体管及其制备方法
CN102169897A (zh) * 2010-02-26 2011-08-31 株式会社东芝 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444931B2 (ja) * 1993-08-25 2003-09-08 株式会社日立製作所 半導体装置及びその製造方法
CN102169897A (zh) * 2010-02-26 2011-08-31 株式会社东芝 半导体装置及其制造方法
CN102054870A (zh) * 2010-10-26 2011-05-11 清华大学 一种半导体结构及其形成方法
CN102117834A (zh) * 2011-01-19 2011-07-06 北京大学 一种带杂质分凝的复合源mos晶体管及其制备方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118781B (zh) * 2015-09-02 2017-09-15 西安科技大学 具有突变结的utb‑soi隧穿场效应晶体管及制备方法
CN105244275B (zh) * 2015-09-02 2018-01-05 西安科技大学 具有突变隧穿结的pnin/npip型绝缘层上张应变锗tfet及制备方法
CN105118783A (zh) * 2015-09-02 2015-12-02 西安科技大学 具有突变隧穿结的pnin/npip型fd-goi tfet及制备方法
CN105118782A (zh) * 2015-09-02 2015-12-02 西安科技大学 具有突变隧穿结的ssoi隧穿场效应晶体管及制备方法
CN105140127A (zh) * 2015-09-02 2015-12-09 西安科技大学 具有突变隧穿结的pnin/npip型utb-soi tfet及制备方法
CN105226087A (zh) * 2015-09-02 2016-01-06 西安科技大学 具有突变隧穿结的绝缘层上张应变锗tfet及制备方法
CN105244375A (zh) * 2015-09-02 2016-01-13 西安科技大学 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法
CN105244275A (zh) * 2015-09-02 2016-01-13 西安科技大学 具有突变隧穿结的pnin/npip型绝缘层上张应变锗tfet及制备方法
CN105261563A (zh) * 2015-09-02 2016-01-20 西安科技大学 具有突变隧穿结的fd-goi隧穿场效应晶体管及制备方法
CN105118784B (zh) * 2015-09-02 2017-11-21 西安科技大学 具有突变隧穿结的utb‑soi隧穿场效应晶体管及制备方法
CN105118781A (zh) * 2015-09-02 2015-12-02 西安科技大学 具有突变结的utb-soi隧穿场效应晶体管及制备方法
CN105118783B (zh) * 2015-09-02 2017-11-03 西安科技大学 具有突变隧穿结的pnin/npip型fd‑goi tfet及制备方法
CN105226087B (zh) * 2015-09-02 2018-09-14 西安科技大学 具有突变隧穿结的绝缘层上张应变锗tfet及制备方法
CN105118782B (zh) * 2015-09-02 2017-11-21 西安科技大学 具有突变隧穿结的ssoi隧穿场效应晶体管及制备方法
CN105140127B (zh) * 2015-09-02 2017-12-19 西安科技大学 具有突变隧穿结的pnin/npip型utb‑soi tfet及制备方法
CN105244375B (zh) * 2015-09-02 2018-01-05 西安科技大学 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法
CN105118784A (zh) * 2015-09-02 2015-12-02 西安科技大学 具有突变隧穿结的utb-soi隧穿场效应晶体管及制备方法
CN105261563B (zh) * 2015-09-02 2018-02-16 西安科技大学 具有突变隧穿结的fd‑goi隧穿场效应晶体管及制备方法
CN108292687A (zh) * 2015-12-24 2018-07-17 英特尔公司 用于ge nmos的低肖特基势垒触点结构
CN105932049A (zh) * 2016-05-23 2016-09-07 北京华碳元芯电子科技有限责任公司 一种纳米二极管器件及其制备方法
CN105932049B (zh) * 2016-05-23 2021-02-12 北京华碳元芯电子科技有限责任公司 纳米二极管器件及其制备方法
CN113241370A (zh) * 2021-05-08 2021-08-10 西安电子科技大学 基于铁电掺杂的隧穿场效应晶体管及其制备方法
CN113241370B (zh) * 2021-05-08 2022-07-12 西安电子科技大学 基于铁电掺杂的隧穿场效应晶体管及其制备方法

Similar Documents

Publication Publication Date Title
CN103500758A (zh) 半栅极控制源极肖特基势垒型隧穿场效应晶体管
CN103594376B (zh) 一种结调制型隧穿场效应晶体管及其制备方法
CN104409487A (zh) 体硅双向击穿保护双栅绝缘隧穿增强晶体管及其制造方法
CN113066865B (zh) 降低开关损耗的半导体器件及其制作方法
CN103151390B (zh) 一种隧穿场效应晶体管
CN106098765B (zh) 一种增加电流开关比的隧穿场效应晶体管
CN105304693A (zh) 一种ldmos器件的制造方法
CN104576721A (zh) 一种具有电场集中效果增强开态电流的隧穿场效应晶体管
CN203521424U (zh) 半栅极控制源极肖特基势垒型隧穿场效应晶体管
WO2023093132A1 (zh) Iegt结构及其制作方法
CN107611170B (zh) 开态电流增强的纵向隧穿场效应晶体管
CN203707141U (zh) 集成梳状栅纵向沟道soi ldmos单元
CN102569405B (zh) 具有准同轴电缆结构的隧穿晶体管及其形成方法
CN102117834A (zh) 一种带杂质分凝的复合源mos晶体管及其制备方法
CN202120920U (zh) 用于高压集成电路的金属绝缘栅场效应管结构
CN104282754B (zh) 高集成度l形栅控肖特基势垒隧穿晶体管
CN105355660B (zh) 一种隧穿场效应晶体管及其制造方法
CN104282750A (zh) 主辅栅分立控制u形沟道无掺杂场效应晶体管
CN104393033A (zh) 具有击穿保护功能的栅绝缘隧穿凹槽基区双极晶体管
CN105047702A (zh) 一种ldmos器件的制造方法
CN104485353B (zh) 具有u形隧穿绝缘层的绝缘栅隧穿双极晶体管及制造工艺
CN103545375A (zh) 近源栅近漏栅分立控制型无掺杂场效应晶体管
CN104538443A (zh) 非单一衬底绝缘层厚度的高性能soi无结晶体管
CN218849501U (zh) 一种vdmos器件
CN103762241A (zh) 一种梳状栅纵向沟道soi ldmos单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140108