CN105355660B - 一种隧穿场效应晶体管及其制造方法 - Google Patents
一种隧穿场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN105355660B CN105355660B CN201510924458.0A CN201510924458A CN105355660B CN 105355660 B CN105355660 B CN 105355660B CN 201510924458 A CN201510924458 A CN 201510924458A CN 105355660 B CN105355660 B CN 105355660B
- Authority
- CN
- China
- Prior art keywords
- substrate
- region
- effect transistor
- fin
- doping type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 38
- 230000005641 tunneling Effects 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims abstract description 17
- 238000003780 insertion Methods 0.000 claims abstract description 14
- 230000037431 insertion Effects 0.000 claims abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000001259 photo etching Methods 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 238000002347 injection Methods 0.000 claims description 5
- 239000007924 injection Substances 0.000 claims description 5
- 238000001459 lithography Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 241000486679 Antitype Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- ZQEIXNIJLIKNTD-UHFFFAOYSA-N methyl N-(2,6-dimethylphenyl)-N-(methoxyacetyl)alaninate Chemical compound COCC(=O)N(C(C)C(=O)OC)C1=C(C)C=CC=C1C ZQEIXNIJLIKNTD-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明属于半导体集成电路制造工艺技术领域，公开了一种隧穿场效应晶体管及其制造方法，该器件包括：具有第一掺杂类型的衬底，设于所述衬底中部的鳍形区域，设于所述衬底一侧以及部分鳍形区域上的源区，设于源区以及鳍形区域的重叠区域内的嵌入反型注入层，覆盖在鳍形区域之上的栅介质层以及栅导电层，以及设于衬底的另一侧的漏区。本发明提供的隧穿场效应晶体管及其制造方法，有效增大了器件导通电流，同时具有陡直的亚阈值斜率，显著改善了器件特性，同时，本发明与传统的CMOS工艺完全兼容，降低了生产成本，简化了工艺流程。
Description
技术领域
本发明属于半导体集成电路制造工艺技术领域，涉及一种隧穿场效应晶体管及其制造方法。
背景技术
金属氧化物半导体(Metal-Oxide-Semiconductor，简称为MOS)技术已经得到了广泛的应用，例如互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，简称为CMOS)晶体管已成为半导体集成电路中的核心元件。为了使集成电路的性能和封装密度不断提高，以及使集成电路的成本不断降低，CMOS晶体管的特征尺寸在不断缩小。
然而，随着CMOS晶体管的尺寸不断缩小，CMOS晶体管的总功率消耗不断增加。其原因有：一、短沟道效应越来越明显(如漏电流增加)；二、难以使电源电压随着CMOS晶体管尺寸的减小而继续减小。后者主要是由于典型的MOS晶体管的亚阈值摆幅(Sub-thresholdSwing)具有约为60mV/dec的理论极限值，使得将晶体管由关状态切换至开状态需要一定的电压改变，CMOS晶体管具有最小电源电压。
由于隧穿场效应晶体管(Tunneling Field-Effect Transistor，简称为TFET)没有短沟道效应的问题，且由于其亚阈值摆幅可小于60mV/dec，突破了常规MOS亚阈区的理论限制，应用前景相当广阔。
如图1所示，图1为现有的传统N型隧穿场效应晶体管的结构示意图，源区101为P型重掺杂区域，漏区102为N型重掺杂区域。当栅极不施加电压的时候，只存在很小的漏泄电流；当栅极施加正电压的时候，能带发生弯曲，当源区101的导带与沟道区103的价带重叠后，器件就会在源区与沟道区之间的隧穿结发生带-带隧穿，沟道区产生电流。
TFET虽然具有低漏电流、低亚阈值斜率、低工作电压和低功耗等诸多优异特性，但是如图1所示传统TFET晶体管，具有以下缺点：
1.器件工作时，源区与沟道区之间发生隧穿时的电场与栅电场不在同一方向导致带-带隧穿效率不高，使得导通电流(Ion)不高，在电路中实际运用中导致驱动电流较低；
2.由于隧穿结掺杂浓度梯度不够陡直导致器件开启时隧穿结处的电场不大，这会导致TFET的亚阈区斜率退化；
3.传统的TFET器件为平面器件，占用面积较大，导致集成度不高。
发明内容
本发明所要解决的技术问题是提供一种隧穿场效应晶体管及其制造方法，具有较高的导通电流和较低的泄露电流，同时保持了陡直的亚阈值斜率，并且器件采用立体结构，提高了芯片的集成密度。
为了解决上述技术问题，本发明提供了一种隧穿场效应晶体管，所述隧穿场效应晶体管包括：
衬底，所述衬底具有第一掺杂类型；
鳍形区域，凸出设于所述衬底中部；
源区，所述源区具有第二掺杂类型，设于所述衬底一侧以及部分鳍形区域上；
嵌入反型注入层，所述嵌入反型注入层具有第一掺杂类型，设于所述源区以及鳍形区域的重叠区域内；
栅介质层，覆盖所述鳍形区域之上；
栅导电层，设于所述栅介质层上，以及
漏区，所述漏区具有第一掺杂类型，设于所述衬底的另一侧。
优选的，所述栅介质层由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料构成。
优选的，所述栅导电层为掺杂多晶硅、金属或者合金。
优选的，所述栅介质层由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料构成；所述栅导电层为掺杂多晶硅、金属或者合金。
优选的，所述第一掺杂类型为P型，则第二掺杂类型为N型，或者第一掺杂类型为N型，则第二掺杂类型为P型。
本发明还提供一种隧穿场效应晶体管的制造方法，包括以下步骤：
步骤S01，提供一具有第一掺杂类型的衬底；
步骤S02，采用光刻和刻蚀工艺对所述衬底进行刻蚀，以在所述衬底上形成鳍形区域；
步骤S03，采用光刻工艺在所述衬底一侧以及鳍形区域定义出源区，并通过离子注入工艺形成具有第二掺杂类型的源区；
步骤S04，采用光刻工艺在所述源区以及鳍形区域的重叠区域内定义出嵌入反型注入层，并通过离子注入工艺形成具有第一掺杂类型的嵌入反型注入层；
步骤S05，在所述鳍形区域表面依次形成栅介质层以及栅导电层；
步骤S06，采用光刻工艺在所述衬底另一侧上定义出漏区，并通过离子注入工艺形成具有第一掺杂类型的漏区。
优选的，所述栅介质层由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料构成。
优选的，所述栅导电层为掺杂多晶硅、金属或者合金。
优选的，所述步骤S02中，对所述衬底的刻蚀深度为10纳米～1微米。
优选的，所述步骤S04中，采用斜角方式的离子注入工艺形成具有第一掺杂类型的嵌入反型注入层，其中，离子注入的倾斜角度为10～45度。
本发明提供了一种隧穿场效应晶体管及其制造方法，相比现有技术中的隧穿场效应晶体管具有如下技术优势：
1)在不增加有源区面积的前提下，本发明的鳍形区域沟道占用面积更小，集成度高，适用于28mm以下工艺，同时鳍形垂直沟道区内嵌入注入反型层与源区不仅可以在水平方向形成隧穿结还可以在垂直方向上形成隧穿结，增大了隧穿结的面积，提高了带-带隧穿的发生率，隧穿结面积的增加有助于提高器件的导通电流；
2)嵌入注入反型层形成比传统TFET结构的源区掺杂更加突变的浓度分布，增加了沟道与源区之间的电场，可以得到更加陡直的亚阈区特性。
3)该器件的制造方法工艺简单，制备方法与传统的CMOS工艺完全兼容。
综上所述，本发明提供的隧穿场效应晶体管及其制造方法，有效增大了器件导通电流，同时保持了陡直的亚阈值斜率，显著改善了器件特性，同时，本发明与传统的CMOS工艺完全兼容，极大地降低了生产成本，简化了工艺流程。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有的传统N型隧穿场效应晶体管的结构示意图；
图2为本发明提出的隧穿场效应晶体管的结构示意图；
图3为本发明提出的隧穿场效应晶体管的制造方法的流程示意图；
图4至图10为本发明提出的形成隧穿场效应晶体管的工艺步骤的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
上述及其它技术特征和有益效果，将结合实施例及附图对本发明提出的隧穿场效应晶体管及其制造方法进行详细说明。图2为本发明提出的隧穿场效应晶体管的结构示意图；图3为本发明提出的隧穿场效应晶体管的制造方法的流程示意图；图4至图10为本发明提出的形成隧穿场效应晶体管的工艺步骤的示意图。
如图2所示，图2为本发明提出的隧穿场效应晶体管沿沟道长度方向的结构剖面图；具体的，隧穿场效应晶体管包括：具有第一掺杂类型的衬底201，设于衬底201中部的鳍形区域202，设于衬底201一侧以及部分鳍形区域202上的源区203，源区203具有第二掺杂类型，设于源区203以及鳍形区域202的重叠区域内的嵌入反型注入层204，嵌入反型注入层204具有第一掺杂类型，覆盖在鳍形区域202之上的栅介质层205以及栅导电层206，栅介质层205之下鳍形区域202表面形成器件的沟道207，以及设于衬底201的另一侧的漏区208，漏区208具有第一掺杂类型，此外，还包括对应连接源区203的源区电极209、对应连接漏区208的漏区电极210、以及对应连接栅导电层206的栅极电极211。
本发明所公开的隧穿场效应晶体管可以通过许多方法制作，以下所述的是本法明所提出的制造如图3所示一个实施例的工艺流程。如图3所示，本发明实施例提供一种隧穿场效应晶体管的制造方法，包括以下步骤：
步骤S01，提供一具有第一掺杂类型的衬底301。
具体的，本步骤中，衬底301优选为单晶硅、多晶硅或绝缘体上的硅。其种，第一掺杂类型为P型，则第二掺杂类型为N型，或者第一掺杂类型为N型，则第二掺杂类型为P型。
步骤S02，采用光刻和刻蚀工艺对衬底301进行刻蚀，以在衬底上形成鳍形区域304(如图4所示)。
具体的，本步骤中，可先在衬底301上淀积硬掩膜层302以及第一光刻胶层303，然后通过光刻工艺定义硬掩膜层302，接着采用刻蚀工艺对衬底进行刻蚀，对衬底的刻蚀深度优选为10纳米～1微米，以形成鳍形区域304，随后去除硬掩膜层302，其中，硬掩膜层302优选为氮化硅。
步骤S03，采用光刻工艺在衬底301一侧以及鳍形区域304定义出源区306，并通过离子注入工艺形成具有第二掺杂类型的源区306(如图5所示)。
具体的，本步骤中，可首先在衬底301上形成第二光刻胶层305，然后通过光刻工艺定义出源区306，接着对源区进行离子注入工艺，形成具有第二掺杂类型的源区306。
步骤S04，采用光刻工艺在源区306以及鳍形区域304的重叠区域内定义出嵌入反型注入层308，并通过离子注入工艺形成具有第一掺杂类型的嵌入反型注入层308(如图6所示)。
具体的，本步骤中，在衬底301上形成第三光刻胶层307，然后通过光刻工艺定义出嵌入反型注入层308，接着采用斜角方式的离子注入工艺形成具有第一掺杂类型的嵌入反型注入层308，其中，离子注入的倾斜角度为10～45度。
步骤S05，在鳍形区域304表面依次形成栅介质层309以及栅导电层310(如图7、8所示)。
具体的，本步骤中，可在现有结构上采用现有已知工艺形成栅介质层309以及栅导电层310，接着在栅导电层310表面形成第四光刻胶层311，然后对栅介质层309以及栅导电层310进行刻蚀，其中，栅介质层309优选由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料构成，栅导电层310优选为掺杂多晶硅、金属或者合金。
步骤S06，采用光刻工艺在衬底301另一侧上定义出漏区313，并通过离子注入工艺形成具有第一掺杂类型的漏区313(如图9所示)。
具体的，本步骤中，可首先涂覆第五光刻胶层312，采用光刻工艺在衬底301另一侧定义出漏区313，并通过离子注入工艺形成具有第一掺杂类型的漏区313。
最后，对应源区306、漏区313及栅导电层310分别形成与源区电极314、漏区电极316及栅极电极315，源区电极314、漏区电极316及栅极电极315分别与源区306、漏区313及栅导电层310连接(如图10所示)。
综上所述，本发明提供了一种隧穿场效应晶体管及其制造方法，在鳍形垂直沟道区内嵌入注入反型层与源区不仅可以在水平方向形成隧穿结还可以在垂直方向上形成隧穿结，增大了隧穿结的面积，提高了带-带隧穿的发生率，隧穿结面积的增加有助于提高器件的导通电流；同时,嵌入注入反型层形成比传统TFET结构的源区掺杂更加突变的浓度分布，增加了沟道与源区之间的电场，可以得到更加陡直的亚阈区特性；该器件的制造方法工艺简单，制备方法与传统的CMOS工艺完全兼容。
上述说明示出并描述了本发明的若干优选实施例，但如前所述，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述发明构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
Claims (10)
1.一种隧穿场效应晶体管，其特征在于，所述隧穿场效应晶体管包括：
衬底，所述衬底具有第一掺杂类型；
鳍形区域，凸出设于所述衬底中部；
源区，所述源区具有第二掺杂类型，设于所述衬底一侧以及部分鳍形区域上；
嵌入反型注入层，所述嵌入反型注入层具有第一掺杂类型，设于所述源区以及鳍形区域的重叠区域内，在鳍形垂直沟道内，所述嵌入反型层与源区在水平方向和垂直方向上均形成隧穿结；
栅介质层，覆盖所述鳍形区域之上；
栅导电层，设于所述栅介质层上，以及
漏区，所述漏区具有第一掺杂类型，设于所述衬底的另一侧。
2.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述栅介质层由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料构成。
3.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述栅导电层为掺杂多晶硅、金属或者合金。
4.根据权利要求1所述的隧穿场效应晶体管，其特征在于，所述栅介质层由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料构成；所述栅导电层为掺杂多晶硅、金属或者合金。
5.根据权利要求1～4任一所述的隧穿场效应晶体管，其特征在于，所述第一掺杂类型为P型，则第二掺杂类型为N型，或者第一掺杂类型为N型，则第二掺杂类型为P型。
6.一种隧穿场效应晶体管的制造方法，其特征在于，包括以下步骤：
步骤S01，提供一具有第一掺杂类型的衬底；
步骤S02，采用光刻和刻蚀工艺对所述衬底进行刻蚀，以在所述衬底上形成鳍形区域；
步骤S03，采用光刻工艺在所述衬底一侧以及鳍形区域定义出源区，并通过离子注入工艺形成具有第二掺杂类型的源区；
步骤S04，采用光刻工艺在所述源区以及鳍形区域的重叠区域内定义出嵌入反型注入层，并通过离子注入工艺形成具有第一掺杂类型的嵌入反型注入层；
步骤S05，在所述鳍形区域表面依次形成栅介质层以及栅导电层；
步骤S06，采用光刻工艺在所述衬底另一侧上定义出漏区，并通过离子注入工艺形成具有第一掺杂类型的漏区。
7.根据权利要求6所述的隧穿场效应晶体管的制造方法，其特征在于，所述栅介质层由二氧化硅、氮化硅、氮氧化硅或者高介电常数的绝缘材料构成。
8.根据权利要求6所述的隧穿场效应晶体管的制造方法，其特征在于，所述栅导电层为掺杂多晶硅、金属或者合金。
9.根据权利要求6～8任一所述的隧穿场效应晶体管的制造方法，其特征在于，所述步骤S02中，对所述衬底的刻蚀深度为10纳米～1微米。
10.根据权利要求6～8任一所述的隧穿场效应晶体管的制造方法，其特征在于，所述步骤S04中，采用斜角方式的离子注入工艺形成具有第一掺杂类型的嵌入反型注入层，其中，离子注入的倾斜角度为10～45度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510924458.0A CN105355660B (zh) | 2015-12-11 | 2015-12-11 | 一种隧穿场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510924458.0A CN105355660B (zh) | 2015-12-11 | 2015-12-11 | 一种隧穿场效应晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105355660A CN105355660A (zh) | 2016-02-24 |
| CN105355660B true CN105355660B (zh) | 2019-04-23 |
Family
ID=55331592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510924458.0A Active CN105355660B (zh) | 2015-12-11 | 2015-12-11 | 一种隧穿场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105355660B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018120170A1 (zh) * | 2016-12-30 | 2018-07-05 | 华为技术有限公司 | 隧穿场效应晶体管的制作方法及隧穿场效应晶体管 |
| CN109244121B (zh) * | 2018-08-30 | 2021-03-26 | 电子科技大学 | 带栅场板结构的纵向隧穿场效应晶体管 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7018882B2 (en) * | 2004-03-23 | 2006-03-28 | Sharp Laboratories Of America, Inc. | Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon |
| CN101958344B (zh) * | 2009-07-16 | 2012-03-07 | 中芯国际集成电路制造(上海)有限公司 | 绿色场效应晶体管及其制造方法 |
| CN102983168B (zh) * | 2012-11-29 | 2015-04-15 | 北京大学 | 带双扩散的条形栅隧穿场效应晶体管及其制备方法 |
| CN103579324B (zh) * | 2013-11-18 | 2016-04-06 | 北京大学 | 一种三面源隧穿场效应晶体管及其制备方法 |
| CN104779292B (zh) * | 2015-03-23 | 2018-01-09 | 华为技术有限公司 | 隧穿场效应晶体管及其制作方法 |
-
2015
- 2015-12-11 CN CN201510924458.0A patent/CN105355660B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105355660A (zh) | 2016-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102983168B (zh) | 带双扩散的条形栅隧穿场效应晶体管及其制备方法 | |
| CN103594376B (zh) | 一种结调制型隧穿场效应晶体管及其制备方法 | |
| CN103579324B (zh) | 一种三面源隧穿场效应晶体管及其制备方法 | |
| CN102074583B (zh) | 一种低功耗复合源结构mos晶体管及其制备方法 | |
| WO2016150335A1 (zh) | 隧穿场效应晶体管及其制作方法 | |
| CN102945861B (zh) | 条形栅调制型隧穿场效应晶体管及其制备方法 | |
| CN103500758A (zh) | 半栅极控制源极肖特基势垒型隧穿场效应晶体管 | |
| CN103560144B (zh) | 抑制隧穿晶体管泄漏电流的方法及相应的器件和制备方法 | |
| CN104617137A (zh) | 一种场效应器件及其制备方法 | |
| CN102832133A (zh) | 在体硅上制备独立双栅FinFET的方法 | |
| CN107819027B (zh) | 一种源漏阻变式h形栅控双向开关晶体管及其制造方法 | |
| CN108538911A (zh) | 优化的l型隧穿场效应晶体管及其制备方法 | |
| CN103474464B (zh) | 一种复合机制的条形栅隧穿场效应晶体管及其制备方法 | |
| CN105355660B (zh) | 一种隧穿场效应晶体管及其制造方法 | |
| CN102569066A (zh) | 栅控二极管半导体器件的制备方法 | |
| CN112071758A (zh) | 填埋式三维金属-氧化物场效应晶体管及制备方法 | |
| CN106098765B (zh) | 一种增加电流开关比的隧穿场效应晶体管 | |
| CN102364690B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN104576723B (zh) | 一种具有高开态电流的n型隧穿场效应晶体管 | |
| CN102117833B (zh) | 一种梳状栅复合源mos晶体管及其制作方法 | |
| CN104425606B (zh) | 隧穿场效应晶体管及其形成方法 | |
| CN107611170B (zh) | 开态电流增强的纵向隧穿场效应晶体管 | |
| CN104282750B (zh) | 主辅栅分立控制u形沟道无掺杂场效应晶体管 | |
| CN107785436A (zh) | 源漏阻变式矩形栅控u形沟道双向晶体管及其制造方法 | |
| KR102273935B1 (ko) | 음성 트랜스 컨덕턴스 기반의 터널링 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |