CN103762241A - 一种梳状栅纵向沟道soi ldmos单元 - Google Patents

一种梳状栅纵向沟道soi ldmos单元 Download PDF

Info

Publication number
CN103762241A
CN103762241A CN201410005377.6A CN201410005377A CN103762241A CN 103762241 A CN103762241 A CN 103762241A CN 201410005377 A CN201410005377 A CN 201410005377A CN 103762241 A CN103762241 A CN 103762241A
Authority
CN
China
Prior art keywords
region
longitudinal
pectination
well region
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410005377.6A
Other languages
English (en)
Other versions
CN103762241B (zh
Inventor
张海鹏
李俊杰
孟晓
余育新
宁祥
陈紫菱
王彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Dianzi University
Original Assignee
Hangzhou Dianzi University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Dianzi University filed Critical Hangzhou Dianzi University
Priority to CN201410005377.6A priority Critical patent/CN103762241B/zh
Publication of CN103762241A publication Critical patent/CN103762241A/zh
Application granted granted Critical
Publication of CN103762241B publication Critical patent/CN103762241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种梳状栅纵向沟道SOI LDMOS单元。常规SOI LDMOS导通沟道宽度小，通态电流小，通态线性电阻大，输出电流能力弱。本发明包括半导体衬底、隐埋氧化层、漂移区、阱区、阱接触区、源区、横向梳状纵向栅、横向梳状纵向栅介质层、缓冲区、漏极与漏极接触区、场氧区、多晶硅栅极区、接触孔和金属电极引线。本发明由于将集成纵向沟道SOI LDMOS的栅改进为横向梳状纵向栅结构，增加了器件导通态的比沟道宽度，一方面减小了器件沟道电阻，增大了通态电子流注入，凭借电导调制效应减小漂移区通态电阻，从而降低通态压降和功耗；另一方面则提高了器件的输出电流能力。

Description

一种梳状栅纵向沟道SOI LDMOS单元
技术领域
本发明涉及半导体技术领域,尤其涉及一种梳状栅纵向沟道(VC)SOI（绝缘层上半导体） LDMOS（横向双扩散金属-氧化物-半导体场效应晶体管）单元。
背景技术
SOI LDMOS是一种全介质隔离横向双扩散结构的功率器件，易于与其它SOI MOS器件和SOI CMOS电路集成，且有低成本、高增益和卓越的稳定性等优点，而被广泛应用于功率集成电路中。纵向沟道SOI LDMOS器件在漂移区一侧的缓冲区中设置漏极区。在漂移区的另一侧刻蚀深槽设置纵向栅介质层、多晶硅栅和金属栅电极。在临近纵向栅介质层的漂移区上部设置阱区。在阱区远离纵向栅介质层一侧设置阱接触区，紧邻纵向栅介质层一侧设置源区。在纵向栅介质层、多晶硅栅、介于阱区和漏极区之间的漂移区上部设置场氧化层并覆盖源区、阱区和漏极区的边缘。在紧密接触的源极区和阱区、漏极区和低阻多晶硅栅表面设置接触孔。导通时，其导电沟道位于纵向栅介质层右侧侧表面，故称为纵向沟道。该器件导通电流较小，通态电阻较大，输出电流能力较弱。
发明内容
本发明的目的是针对现有技术的不足，提供一种梳状栅纵向沟道SOI LDMOS单元。
本发明包括半导体衬底、隐埋氧化层、顶层半导体、栅电极、栅极接触孔、低阻横向梳状纵向多晶硅栅、横向梳状纵向栅介质层、源区、阱区、阱欧姆接触区、场氧化层、源区/阱区接触孔、源电极与源场板、缓冲区、台阶式漏极区、漏区接触孔、漏电极与漏场板；
隐埋氧化层将半导体衬底和顶层半导体完全隔离；在顶层半导体的一侧设置成一个同型较重掺杂半导体区，作为LDMOS的缓冲区，在另一侧上表面形成一个异型较重掺杂半导体区，作为LDMOS的阱区；
在阱区中靠近缓冲区一侧进行阱区的同型重掺杂形成阱区的欧姆接触区，欧姆接触区靠近缓冲区一侧的边缘与阱区靠近缓冲区一侧的边缘不重合且欧姆接触区被包含在阱区内；另一侧进行阱区的异型重掺杂形成LDMOS的源区；
将源区、阱区和顶层半导体中远离缓冲区的一侧，刻蚀成横向梳状深槽，并在槽内壁上生成一薄层绝缘介质作为横向梳状纵向栅介质层；
横向梳状纵向栅介质层外侧覆盖多晶硅层并进行N型重掺杂，形成低阻横向梳状纵向多晶硅栅；
在缓冲区的内部远离横向梳状纵向栅介质层一侧先刻蚀一个浅槽，在该浅槽中远离横向梳状纵向栅介质层一侧刻蚀一个深槽，然后裸露出来的缓冲区部分进行相同类型的重掺杂，形成LDMOS的台阶式漏极区；
位于阱区下面，且自横向梳状纵向栅介质层与顶层半导体的界面开始到缓冲区的边界为止的顶层半导体部分，作为LDMOS的漂移区；
在横向梳状纵向栅介质层、低阻横向梳状纵向多晶硅栅、源区靠近横向梳状纵向栅介质层的部分上表面形成场氧化层；同时阱区和漏极区之间的顶层半导体上表面形成场氧化层，且该场氧化层覆盖阱区和漏极区的边缘；
在低阻横向梳状纵向多晶硅栅所处深槽上表面开有栅极接触孔，淀积金属作为栅电极；在源区与阱区紧密接触部分的上表面开出源区/阱区接触孔，淀积金属层并在临近阱区一侧场氧化层上覆盖阱区和漂移区的上表面边缘作为源极和源场板；在台阶式漏极区上表面开出漏区接触孔，淀积金属层并在场氧化层上覆盖缓冲区和漏极区上表面边缘作为漏极和漏场板。
本发明有益效果如下：
本发明使器件在导通态时，增加比导通沟道宽度(即增大沟道宽度与漂移区宽度之比)，一方面减小了沟道电阻，增强沟道电流注入；同时增强了漂移区电导调制效应而减小了漂移区通态电阻，从而在降低器件通态压降和功耗的同时提高了器件的输出电流能力。
附图说明
图1 为集成梳状栅纵向沟道SOI nLDMOS截面结构示意图；
图2 为集成梳状栅纵向沟道SOI nLDMOS俯视图；
图中，半导体衬底1、隐埋氧化层2、低阻横向梳状纵向多晶硅栅3、横向梳状纵向栅介质层4、阱区5、源区6、栅电极7、场氧化层8、源电极与源场板9、接触孔10、欧姆接触区11、顶层半导体12、漏电极与漏场板13、缓冲区14、漏极区15。
具体实施方式：
如图1和图2所示，一种梳状栅纵向沟道SOI LDMOS单元，包括半导体衬底1、隐埋氧化层2、低阻多晶硅横向梳状纵向栅3、横向梳状纵向栅介质层4、阱区5、源区6、栅电极7、场氧化层8、源电极与源场板9、接触孔10、欧姆接触区11、顶层半导体12、漏电极与漏场板13、缓冲区14、漏极区15。
隐埋氧化层2将半导体衬底1和顶层半导体12完全隔离，在顶层半导体12的一侧设置成一个同型较重掺杂半导体区，作为LDMOS的缓冲区14，在另一侧上表面形成一个异型较重掺杂半导体区，作为LDMOS的阱区5；
在阱区5中靠近缓冲区14一侧进行阱区5的同型重掺杂形成阱区5的欧姆接触区11，欧姆接触区11靠近缓冲区14一侧的边缘与阱区5靠近缓冲区14一侧的边缘不重合，且欧姆接触区11被包含在阱区5内；另一侧进行阱区5的异型重掺杂形成LDMOS的源区6；
将源区6、阱区5和顶层半导体12中远离缓冲区14的一侧，刻蚀成横向梳状深槽，并在槽内壁上生成一薄层绝缘介质作为横向梳状纵向栅介质层4；
横向梳状纵向栅介质层4外侧壁覆盖多晶硅层并进行N型重掺杂，形成低阻横向梳状纵向多晶硅栅3；
在缓冲区14的内部远离横向梳状纵向栅介质层4一侧先刻蚀一个浅槽，在该浅槽中远离横向梳状纵向栅介质层4一侧刻蚀一个深槽，然后对裸露出来的缓冲区14部分进行相同类型的重掺杂，形成LDMOS的台阶式漏极区15；
位于阱区5下面，且自横向梳状纵向栅介质层4与顶层半导体12的界面开始到缓冲区14的边界为止的顶层半导体12部分，作为LDMOS的漂移区；
横向梳状纵向栅介质层4、低阻横向梳状纵向多晶硅栅3、源区6靠近横向梳状纵向栅介质层4的部分形成场氧化层8；同时阱区5和漏极区15之间的上表面也形成场氧化层8，且该场氧化层8覆盖阱区5和漏极区15的边缘；
在低阻横向梳状纵向多晶硅栅3所处深槽上表面开有接触孔10，淀积金属作为栅电极7；在源区6与阱区5紧密接触部分的上表面开出接触孔10，淀积金属层并在临近阱区5一侧场氧化层8上覆盖阱区5和漂移区的上表面边缘作为源极和源场板9；在台阶式漏极区15上表面开出接触孔10，淀积金属层并在场氧化层8上覆盖缓冲区14和漏极区15上表面边缘作为漏极和漏场板13。
本发明中栅和栅介质层的俯视图为横向梳状，纵向栅介质层4沿纵向覆盖源区6、阱区5和漂移区的沟槽侧表面，形成器件沟道宽度与漂移区宽度之比大于1的纵向MOS沟道，既有效减小器件沟道电阻，又能在导通态增强沟道向漂移区的电子流注入，凭借漂移区电导调制效应减小漂移区电阻，从而达到减小器件通态电阻、降低器件通态压降和功耗的同时提高器件输出电流的目的。

Claims (1)

1. 一种梳状栅纵向沟道SOI LDMOS单元，其特征在于包括半导体衬底、隐埋氧化层、低阻横向梳状纵向多晶硅栅、横向梳状纵向栅介质层、阱区、源区、栅电极、场氧化层、源极与源场板、接触孔、欧姆接触区、顶层半导体、漏极与漏场板、缓冲区、漏极区；
隐埋氧化层将半导体衬底和顶层半导体完全隔离，在顶层半导体的一侧设置成一个同型较重掺杂半导体区，作为LDMOS的缓冲区，在另一侧上表面形成一个异型较重掺杂半导体区，作为LDMOS的阱区；
在阱区中靠近缓冲区一侧进行阱区的同型重掺杂形成阱区的欧姆接触区，欧姆接触区靠近缓冲区一侧的边缘与阱区靠近缓冲区一侧的边缘不重合，且欧姆接触区被包含在阱区内；另一侧进行阱区的异型重掺杂形成LDMOS的源区；
将源区、阱区和顶层半导体中远离缓冲区的一侧，刻蚀成横向梳状深槽，并在槽内壁上生成一薄层绝缘介质作为横向梳状纵向栅介质层；
横向梳状纵向栅介质层外侧壁覆盖多晶硅层并进行N型重掺杂，形成低阻横向梳状纵向多晶硅栅；
在缓冲区的内部远离横向梳状纵向栅介质层一侧先刻蚀一个浅槽，在该浅槽中远离横向梳状纵向栅介质层一侧刻蚀一个深槽，然后对裸露出来的缓冲区部分进行相同类型的重掺杂，形成LDMOS的台阶式漏极区；
位于阱区下面，且自横向梳状纵向栅介质层与顶层半导体的界面开始到缓冲区的边界为止的顶层半导体部分，作为LDMOS的漂移区；
横向梳状纵向栅介质层、低阻横向梳状纵向多晶硅栅、源区靠近横向梳状纵向栅介质层的部分形成场氧化层；同时阱区和漏极区之间的上表面也形成场氧化层，且该场氧化层覆盖阱区和漏极区的边缘；
在低阻横向梳状纵向多晶硅栅所处深槽上表面开有接触孔，淀积金属作为栅电极；在源区与阱区紧密接触部分的上表面开出接触孔，淀积金属层并在临近阱区一侧场氧化层上覆盖阱区和漂移区的上表面边缘作为源极和源场板；在台阶式漏极区上表面开出接触孔，淀积金属层并在场氧化层上覆盖缓冲区和漏极区上表面边缘作为漏极和漏场板。
CN201410005377.6A 2014-01-02 2014-01-02 一种梳状栅纵向沟道soi ldmos单元 Active CN103762241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410005377.6A CN103762241B (zh) 2014-01-02 2014-01-02 一种梳状栅纵向沟道soi ldmos单元

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410005377.6A CN103762241B (zh) 2014-01-02 2014-01-02 一种梳状栅纵向沟道soi ldmos单元

Publications (2)

Publication Number Publication Date
CN103762241A true CN103762241A (zh) 2014-04-30
CN103762241B CN103762241B (zh) 2016-08-24

Family

ID=50529450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410005377.6A Active CN103762241B (zh) 2014-01-02 2014-01-02 一种梳状栅纵向沟道soi ldmos单元

Country Status (1)

Country Link
CN (1) CN103762241B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111710722A (zh) * 2020-07-16 2020-09-25 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN113140635A (zh) * 2020-01-20 2021-07-20 无锡华润上华科技有限公司 半导体器件及其制备方法
CN118588764A (zh) * 2024-08-08 2024-09-03 北京智芯微电子科技有限公司 Ldmosfet器件及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101479851A (zh) * 2006-06-29 2009-07-08 飞兆半导体公司 具有直接源-漏电流路径的横向沟槽栅极场效应晶体管
CN201681942U (zh) * 2010-04-09 2010-12-22 杭州电子科技大学 一种纵向沟道soi ldmos单元
US20110127602A1 (en) * 2009-12-02 2011-06-02 Alpha And Omega Semiconductor Incorporated Dual Channel Trench LDMOS Transistors and BCD Process with Deep Trench Isolation

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203707141U (zh) * 2014-01-02 2014-07-09 杭州电子科技大学 集成梳状栅纵向沟道soi ldmos单元

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101479851A (zh) * 2006-06-29 2009-07-08 飞兆半导体公司 具有直接源-漏电流路径的横向沟槽栅极场效应晶体管
US20110127602A1 (en) * 2009-12-02 2011-06-02 Alpha And Omega Semiconductor Incorporated Dual Channel Trench LDMOS Transistors and BCD Process with Deep Trench Isolation
CN201681942U (zh) * 2010-04-09 2010-12-22 杭州电子科技大学 一种纵向沟道soi ldmos单元

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140635A (zh) * 2020-01-20 2021-07-20 无锡华润上华科技有限公司 半导体器件及其制备方法
CN113140635B (zh) * 2020-01-20 2022-09-16 无锡华润上华科技有限公司 半导体器件及其制备方法
CN111710722A (zh) * 2020-07-16 2020-09-25 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN111710722B (zh) * 2020-07-16 2022-05-10 杰华特微电子股份有限公司 横向双扩散晶体管及其制造方法
CN118588764A (zh) * 2024-08-08 2024-09-03 北京智芯微电子科技有限公司 Ldmosfet器件及制造方法

Also Published As

Publication number Publication date
CN103762241B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
TWI575718B (zh) 利用深擴散區在單片功率積體電路中製備jfet和ldmos電晶體
TWI438898B (zh) 自我對準之互補雙擴散金氧半導體
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
US11211485B2 (en) Trench power transistor
CN104201206A (zh) 一种横向soi功率ldmos器件
CN105070759A (zh) Nldmos器件及其制造方法
CN108400168B (zh) Ldmos器件及其制造方法
CN105810680B (zh) Jfet及其制造方法
CN105679820A (zh) Jfet及其制造方法
US11309406B2 (en) Method of manufacturing an LDMOS device having a well region below a groove
CN105097922A (zh) 一种soi功率ldmos场效应晶体管的结构及其制造方法
JP6618615B2 (ja) 横方向拡散金属酸化物半導体電界効果トランジスタ
CN109755310B (zh) 一种分栅结构的功率晶体管
CN203707141U (zh) 集成梳状栅纵向沟道soi ldmos单元
CN208028069U (zh) 具有埋层结构的新型双面阶梯埋氧型soi ldmos
CN103762241B (zh) 一种梳状栅纵向沟道soi ldmos单元
CN107546274B (zh) 一种具有阶梯型沟槽的ldmos器件
CN204375754U (zh) 低输入电容功率半导体场效应晶体管
CN113659009A (zh) 体内异性掺杂的功率半导体器件及其制造方法
CN102386227B (zh) 双向表面电场减弱的漏极隔离dddmos晶体管及方法
CN108565286A (zh) 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法
CN105304693A (zh) 一种ldmos器件的制造方法
CN106601795B (zh) 一种沟槽式场效应晶体管及其制造方法
CN106384747B (zh) 一种场效应管
US8421149B2 (en) Trench power MOSFET structure with high switching speed and fabrication method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant