CN111710722A - 横向双扩散晶体管及其制造方法 - Google Patents

横向双扩散晶体管及其制造方法 Download PDF

Info

Publication number
CN111710722A
CN111710722A CN202010685897.1A CN202010685897A CN111710722A CN 111710722 A CN111710722 A CN 111710722A CN 202010685897 A CN202010685897 A CN 202010685897A CN 111710722 A CN111710722 A CN 111710722A
Authority
CN
China
Prior art keywords
region
extension
source
body contact
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010685897.1A
Other languages
English (en)
Other versions
CN111710722B (zh
Inventor
葛薇薇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Hangzhou Co Ltd
Original Assignee
Joulwatt Technology Hangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Hangzhou Co Ltd filed Critical Joulwatt Technology Hangzhou Co Ltd
Priority to CN202010685897.1A priority Critical patent/CN111710722B/zh
Publication of CN111710722A publication Critical patent/CN111710722A/zh
Application granted granted Critical
Publication of CN111710722B publication Critical patent/CN111710722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

公开了一种横向双扩散晶体管及其制造方法，该横向双扩散晶体管包括衬底；漂移区，位于所述衬底顶部；漏区和体区，分别位于所述漂移区顶部的相对两侧；源区和体接触区，均位于所述体区内部，且相互邻接；以及介质层和场板层，依次层叠在所述漂移区的表面；所述体区部分向所述漏区所在的方向延伸，形成至少一个体区延伸区，所述体区延伸区和与之邻接的所述漂移区呈交叉指状分布；所述体接触区位于所述体区内远离所述漏区的一侧，且所述体接触区部分向所述漏区所在的方向延伸，形成体接触区延伸区。该横向双扩散晶体交叉指状体区和锯齿状体接触区，在增加了器件的沟道密度，减小了导通电阻的同时可以有效地减小体区电阻，防止寄生的NPN误开启。

Description

横向双扩散晶体管及其制造方法
技术领域
本发明涉及半导体技术领域，具体地，涉及一种横向双扩散晶体管及其制造方法。
背景技术
横向双扩散MOS(Lateral Double-Diffused MOSFET，LDMOS)晶体管作为功率场效应晶体管的一种，具有工艺兼容、热稳定性和频率稳定性好、增益高、反馈电容和热阻低、以及输入阻抗恒定等优良特性，因此得到了广泛应用。在LDMOS的应用中，要求在满足源漏击穿电压BV-dss高的前提下，尽可能降低器件的源漏导通电阻Rdson，但是源漏击穿电压与导通电阻的优化要求确是矛盾的，同时降低导通电阻且提升击穿电压较为困难。
LDMOS器件通常应用在大电流，大电压的情况下，在器件导通时，有较大的空穴电流由体区流经至体接触区，体区的电位会被抬起，由此会可能导致寄生的NPN(N+源端-P型体区-N型漂移区)误开启，器件出现功能失效。器件的工作电流越大，寄生的NPN越容易被误开启，所以，目前LDMOS在大电流大电压的情况下使用经常会出现失效的情况。
发明内容
鉴于上述问题，本发明的目的在于提供一种优化的横向双扩散晶体管及其制造方法，通过使体区和体接触区分别向漏区所在的方向形成交叉指状和锯齿状的延伸区，从而拓宽体区和体接触区的面积，减小体区内由于空穴电流引起的电阻，防止NPN的误开启，以提高器件的防护性能。
根据本发明的第一方面，提供一种横向双扩散晶体管，包括：
衬底；
漂移区，位于所述衬底顶部；
漏区和体区，分别位于所述漂移区顶部的相对两侧；
源区和体接触区，均位于所述体区内部，且相互邻接；以及
介质层和场板层，依次层叠在所述漂移区的表面；
其中，所述体区部分向所述漏区所在的方向延伸，形成至少一个体区延伸区，所述体区延伸区和与之邻接的所述漂移区呈交叉指状分布；
所述源区与所述体区沿相同方向延伸，形成至少一个源区延伸区，所述源区延伸区位于所述体区延伸区内部，且一一对应，
所述体接触区位于所述体区内远离所述漏区的一侧，且所述体接触区部分向所述漏区所在的方向延伸，形成体接触区延伸区，所述体接触区和所述体接触区延伸区在所述源区内呈锯齿状分布。
可选地，每个所述源区延伸区内部均对应一个所述体接触区延伸区。
可选地，锯齿状的所述体接触区延伸区和所述体接触区的齿尖均朝向所述漏区。
可选地，所述体区朝向所述漏区的一侧呈方波状，所述源区朝向所述漏区的一侧呈方波状。
可选地，所述介质层包括位于所述漂移区表面的场氧化层和与所述场氧化层邻接的覆盖所述体区的栅氧化层，所述场板层覆盖所述介质层。
可选地，所述栅氧化层朝向所述源区的一侧的边缘与所述源区朝向所述漏区一侧的边缘的形状相匹配，所述场板层的形状跟随所述介质层的形状。
可选地，所述栅氧化层上方的所述场板层朝向所述源区的一侧的形状与所述源区的形状相匹配，所述场氧化层上方的所述场板层朝向所述源区一侧的形状与所述栅氧化层上方的所述场板层朝向所述源区一侧的形状一致。
可选地，所述场氧化层和位于其上方的所述场板层朝向所述漏区的一侧形成有凹口。
可选地，所述体区和所述体接触区为第一类型掺杂，所述源区、所述漏区和所述漂移区为第二类型掺杂。
根据本发明的第二方面，提供一种横向双扩散晶体管的制造方法，包括：
提供衬底；
在所述衬底顶部形成漂移区和体区；
在所述漂移区表面形成介质层和场板层；
在所述漂移区中形成漏区和源区，所述源区，体接触区位于所述体区中；
其中，所述体区部分向所述漏区所在的方向延伸，形成至少一个体区延伸区，所述体区延伸区和与之邻接的所述漂移区呈交叉指状分布；
所述源区与所述体区沿相同方向延伸，形成至少一个源区延伸区，所述源区延伸区位于所述体区延伸区内部，且一一对应，
所述体接触区位于所述体区内远离所述漏区的一侧，且所述体接触区部分向所述漏区所在的方向延伸，形成体接触区延伸区，所述体接触区和所述体接触区延伸区在所述源区内呈锯齿状分布。
可选地，所述体区和所述体接触区为第一类型掺杂，所述源区、所述漏区和所述漂移区为第二类型掺杂。
本发明提供的横向双扩散晶体管及其制造方法，将体区和体接触区均向漏区所在的方向进行了延伸，形成了交叉指状和锯齿状的延伸区域，使得在器件导通状态下，一方面增加了器件的沟道密度，使得器件沟道电阻减小，从而减小了导通电阻，另一方面，在不增加器件宽度的条件下有效扩展了源区和体接触区的有效引出面积，降低了体区中形成的电阻，防止寄生的NPN的误开启，提高了器件的自防护能力，器件可靠性提升。
优选地，介质层与源区邻接，且形成与体区的延伸区的形状相互匹配的边缘形状，使得器件的耐压得到提高，即在相同的导通电阻的情况下击穿电压得到提升，提高器件的可靠性。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出根据本发明第一实施例的横向双扩散晶体管的立体结构示意图；
图2示出根据本发明第一实施例的横向双扩散晶体管的俯视图；
图3示出传统横向双扩散晶体管的立体结构示意图；
图4a-图4f示出本发明第一实施例的横向双扩散晶体管的制造方法的各个阶段的结构示意图；
图5示出根据本发明第二实施例的横向双扩散晶体管的立体结构示意图；
图6示出根据本发明第三实施例的横向双扩散晶体管的立体结构示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。
除非在下文中特别指出，半导体器件的各个层或者区域可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体、电极层可以由导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、W、和所述各种导电材料的组合。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
图1示出根据本发明第一实施例的横向双扩散晶体管的立体结构示意图；图2示出根据本发明第一实施例的横向双扩散晶体管的俯视图。
如图1所示，示出根据本发明第一实施例的横向双扩散晶体管的结构示意图。该横向双扩散晶体管包括衬底201、形成于半导体衬底201内的位于顶部的漂移区202、分别形成于漂移区202顶部相对两侧的体区203和漏区204，以及位于体区203中源区205和体接触区206，源区205和体接触区206相邻接。本实施例中，源区205、漏区204和漂移区202均为N型掺杂区，体区203和体接触区206均为P型掺杂区。
该LDMOS器件还包括：位于漂移区202表面的介质层210，在介质层210上形成有场板层209。漏区204引出接线形成器件的漏极端D，源区205和体接触区206引出接线形成器件的源极端S，场板层209表面接栅极金属，引出栅极端G。
在本实施例中，体区203向漏区204所在的方向形成至少一个延伸区，源区205和体接触区206也向漏区204所在的方向形成延伸区。具体地，参见图2，体区203部分向漏区204所在的方向延伸，形成至少一个体区延伸区2031，体区延伸区2031和与之邻接的漂移区202呈交叉指状分布，本实施例中，例如形成有两个体区延伸区2031。体接触区206位于体区203内远离漏区204的一侧，且体接触区206部分向漏区204所在的方向延伸，形成体接触区延伸区2061。
进一步地，源区205也位于体区203内，且与体接触区206相邻接，源区205与体区203沿相同方向延伸，形成至少一个源区延伸区2051，源区延伸区2051位于体区延伸区2031内部，且一一对应。如图1和图2，本实施例中形成有两个体区延伸区2031和两个源区延伸区2051，源区延伸区2051位于体区延伸区2031内部，二者的形状大致相同，即源区205向漏区204所在的方向延伸形成至少一个指状的源区延伸区2051。
进一步地，如图2，体区203朝向漏区204的一侧呈方波状，源区205朝向漏区204的一侧呈方波状，体区203及其体区延伸区2031的俯视图中朝向漏区204的一边呈方波状，包括两个体区延伸区2031；对应地，源区205及其源区延伸区2051在俯视图中，朝向漏区204的一侧呈方波状，包括两个源区延伸区2051，且该源区延伸区2051的宽度和深度明显小于体区延伸区2031。
本实施例中，体接触区206在源区205内朝向漏区204一侧延伸，形成体接触区延伸区2061，体接触区206和体接触区延伸区2061邻接，且在源区205内呈锯齿状分布，其齿尖均朝向漏区204所在的方向，且体接触区206和体接触区延伸区2061的齿尖相互间隔分布。进一步地，每个源区延伸区2051均对应一个体接触区延伸区2061，体接触区延伸区2061的锯齿状的齿尖到达源区接触区2051靠近漏区204的边缘，体接触区206的齿尖也到达源区205的边缘，即体接触区206和体接触区延伸区2061可以拆分为多个三角形区域，三角形的一个顶点均朝向漏区204。进一步地，体接触区206由多个相邻的俯视图为三角形的体接触区2061构成，方形的源区延伸区2051内部包含有一个体接触区延伸区2061，该三角形的体接触区延伸区2061的一个顶点位于源区延伸区2051朝向漏区204一侧的边缘的中点处。两个相邻的源区延伸区2051之间的源区205也对应一个较小的体接触区延伸区2061，三角形的一个顶点仍然位于该部分源区205靠近漏区204一侧的中点处。
体区延伸区2031、源区延伸区2051和体接触区延伸区2061的存在，使得体区203、源区205和体接触区206的面积均扩大了，折叠状的体区203使得沟道密度增大，器件的沟道电阻减小，从而可以减小器件的导通电阻，提升了器件的性能；另外还可以在不增加器件宽度的情况下有效扩展源区205和体接触区206的有效引出面积，优化器件性能。另外，锯齿状的体接触区206及其体接触区延伸区2061，能有效地降低空穴电流造成的电阻，降低体区203的电位，防止寄生的NPN误开启，提高器件的防护能力。而且，源区205的引出面积不会受到影响，沟道电阻也不会因为体接触区206的拓展而受到影响，所以，器件的整体性能得到改善，防护能力增强，可靠性提高。
在本申请的实施例中，介质层210位于漂移区202的表面上，且包括位于漂移区202表面的场氧化层207和与场氧化层207邻接的覆盖体区203的栅氧化层208。栅氧化层208覆盖体区203，且栅氧化层208朝向源区205的一侧与源区205相邻接。场氧化层207直接形成于漂移区202上方，栅氧化层208覆盖了部分漂移区202和部分体区203，且栅氧化层208刚好覆盖了体区203的裸露表面。所以，栅氧化层208的靠近源区205一侧的边缘的形状与源区205朝向漏区204一侧的边缘的形状相匹配，也是方波状的。场氧化层207的厚度大于栅氧化层208的厚度，而场板层209覆盖介质层201，所以场板层209的形状跟随介质层201的形状，场板层209在介质层210上呈现台阶状。且场板层209朝向源区205一侧的边缘的形状也为方波状。参见图2，可以看出，场板层209和栅氧化层208朝向源区205一侧的边缘的形状刚好与源区205的边缘形状相匹配，栅氧化层208与源区205邻接。在图2中，由于场板层209覆盖了下方的体区203，所以体区203在俯视图中应该是看不到的，但是为了更为清楚地描述体区203的形状，图中将场板层209透明化，以显示下方的体区203的形状。介质层210为氧化层，场板层209为栅导电材料，例如是多晶硅。折叠状的介质层210和场板层209的设置，使得器件的耐压增加，即击穿电压增加，导通电阻不受影响，所以器件性能得到提升。
图3示出传统横向双扩散晶体管的立体结构示意图。如图3所示，在传统NLDMOS工艺中，衬底101顶部形成有漂移区102，漂移区102的顶部两侧分别形成有N+漏区104和P型体区103，在P型体区103中又形成有N+源区105和P+体接触区106，N+源区105和P+体接触区106相互邻接，都是通过注入工艺形成在体区103中。N+漏区104引出接线形成器件的漏极端D，源区105引出接线形成器件的源极端S。漂移区102的表面上形成介质层110，场板层109搭在介质层110上，场板层109与介质层110的形状基本一致，场板层109表面接栅极金属，引出栅极端G。具体地，介质层110包括位于漂移区102表面的场氧化，107和与之邻接的栅氧化层108，栅氧化层108部分覆盖体区103的表面，且与N+源区105相邻。
图3示出的LDMOS中，N型的源区105与P型的体接触区106均以较为规则的形状注入到体区103中，例如图中示出的长条状。由于该LDMOS器件工作在大电流，大电压环境下，当器件导通时，会有较大的空穴电流由提取103流经至体接触区106，体区103的电位会被抬起，由此会可能导致器件的寄生的NPN(N+源端-P型体区-N型漂移区)误开启，器件功能失效，所以传统LDMOS的自防护能力较差，在大电流大电压的工作环境下容易出现失效的问题。
而本发明实施例的LDMOS晶体管(参见图1和图2以及相应的描述)，由于设置了交叉指状的体区延伸区2031和锯齿状的体接触区延伸区2061，使得器件的沟道宽度增加，在减小导通电阻的同时减小了体区电阻，避免了寄生NPN的误开启，实现了良好的防护功能。
图4a-图4f示出本发明第一实施例的横向双扩散晶体管的制造方法的各个阶段的结构示意图，以下结合图4a-图4f介绍传统晶体管制造工艺。
在步骤S101中，提供衬底，在衬底顶部形成漂移区和体区。
如图4a所示，在半导体衬底201的顶部形成漂移区202，通过注入或外延生长形成漂移区202，漂移区202例如为N型掺杂区。然后在漂移区202顶部的一侧注入形成体区203，该步骤采用常规工艺完成。结合图3，体区203向对面侧延伸形成体区延伸区2031。
在步骤S102中，在漂移区表面形成介质层和场板层。
如图4b所示，在漂移区202表面上沉积一层氧化层，衬底201例如是硅衬底，而氧化层例如是氧化硅。然后在氧化层表面沉积一层硬掩模，未被硬掩模覆盖的氧化层在一定条件下反应，生成场氧化层，例如，在高温下，反应生成二氧化硅。经过刻蚀去除未反应的部分氧化层，得到场氧化层207。然后再在漂移区202表面上沉积氧化层，进过刻蚀得到栅氧化层208，将栅氧化层208靠近体区203一侧的边缘刻蚀为方波状。
如图4c所示，在介质层210上方沉积多晶硅层，经过刻蚀得到阶梯状的场板层209，场板层209覆盖介质层210，其靠近体区203一侧的边缘形状与栅氧化层208的边缘形状相同。
在步骤S103中，在衬底中形成漏区和源区，源区位于体区中。
接着，如图4d所示，在场板层上方设置掩模板，注入形成漏区204，再注入形成源区205，漏区204位于漂移区202顶部的与体区203相对的一侧，源区205位于体区203中，且位于体区203顶部远离漏区204的一侧。源区205与栅氧化层208邻接，其靠近漏区204一侧的边缘的形状与栅氧化层208靠近源区205一侧的边缘形状相匹配。即源区205向漏区204所在的方向形成源区延伸区2051。
在步骤S104中，在源区中形成体接触区。
具体地，如图4e所示，在器件上方设置掩膜层，根据该掩膜层进行体接触区的注入，在源区205内注入形成体接触区206，该体接触区206具有三角形状的体接触区延伸区2061。
接着，如图4f所示，漏区204引出接线形成器件的漏极端D，源区205和体接触区206引出接线形成器件的源极端S，场板层209表面接栅极金属，引出栅极端G。
本实施例为LDMOS器件对应的制造方法，根据该方法制造出图1所示的LDMOS器件，该器件的自防护能力得到提升。
图5示出根据本发明第二实施例的横向双扩散晶体管的立体结构示意图。
本发明第二实施例的LDMOS的结构与第一实施例基本相同，不同之处在于，本实施例中，场氧化层307向源区305所在的方向形成了延伸区，即场氧化层307朝向源区305一侧的形状与栅氧化层308朝向源区305一侧的形状一致，场板层309跟随介质层310的形状。栅氧化层308上方的场板层309朝向源区305的一侧的形状与源区305的形状相匹配，场氧化层307上方的场板层309朝向源区305一侧的形状与栅氧化层308上方的场板层309朝向源区305一侧的形状一致。即阶梯状的场板层309的两个阶梯均形成向源区305方向的延伸区。该场板层的存在使得器件的耐压得到提升，相比现有的LDMOS晶体管，在相同导通电阻下，击穿电压更大，器件性能得到提升。
图6示出根据本发明第三实施例的横向双扩散晶体管的立体结构示意图。
本发明第二实施例的LDMOS的结构与第二实施例基本相同，不同之处在于，本实施例中，场氧化层407和位于其上方的场板层409朝向漏区405的一侧形成有凹口。即在图5示出的LDMOS结构的基础上，场氧化层407在朝向漏区404一侧形成有凹槽，其上的场板层409跟随场氧化层407的形状。该凹槽或凹口的位置与场板层409向源区405所在方向延伸的延伸区的位置相对应。本实施例的设置，使得LDMOS器件的电流密度更加均匀，相比现有的LDMOS晶体管，在相同导通电阻下，击穿电压更大，器件性能得到提升。
本发明中以NLDMOS(N型漂移区为N型半导体)为例进行了说明，但该制造方法对于PLDMOS也同样适用。而且对于其他的场氧化层的制备工艺也同样适用。
综上，采用本发明实施例的横向双扩散晶体管及其制造方法，将体区和体接触区均向漏区所在的方向进行了延伸，形成了相应的延伸区域，使得在器件导通状态下，一方面增加了器件的沟道密度，使得器件沟道电阻减小，从而减小了导通电阻，另一方面，在不增加器件宽度的条件下有效扩展了源区和体接触区的有效引出面积，降低了体区中形成的电阻，防止寄生的NPN的误开启，提高了器件的自防护能力，器件可靠性提升。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (11)

1.一种横向双扩散晶体管，其中，包括：
衬底；
漂移区，位于所述衬底顶部；
漏区和体区，分别位于所述漂移区顶部的相对两侧；
源区和体接触区，均位于所述体区内部，且相互邻接；以及
介质层和场板层，依次层叠在所述漂移区的表面；
其中，所述体区部分向所述漏区所在的方向延伸，形成至少一个体区延伸区，所述体区延伸区和与之邻接的所述漂移区呈交叉指状分布；
所述源区与所述体区沿相同方向延伸，形成至少一个源区延伸区，所述源区延伸区位于所述体区延伸区内部，且一一对应，
所述体接触区位于所述体区内远离所述漏区的一侧，且所述体接触区部分向所述漏区所在的方向延伸，形成体接触区延伸区，所述体接触区和所述体接触区延伸区在所述源区内呈锯齿状分布。
2.根据权利要求1所述的横向双扩散晶体管，其中，每个所述源区延伸区内部均对应一个所述体接触区延伸区。
3.根据权利要求2所述的横向双扩散晶体管，其中，锯齿状的所述体接触区延伸区和所述体接触区的齿尖均朝向所述漏区。
4.根据权利要求1所述的横向双扩散晶体管，其中，所述体区朝向所述漏区的一侧呈方波状，所述源区朝向所述漏区的一侧呈方波状。
5.根据权利要求1所述的横向双扩散晶体管，其中，所述介质层包括位于所述漂移区表面的场氧化层和与所述场氧化层邻接的覆盖所述体区的栅氧化层，所述场板层覆盖所述介质层。
6.根据权利要求5所述的横向双扩散晶体管，其中，所述栅氧化层朝向所述源区的一侧的边缘与所述源区朝向所述漏区一侧的边缘的形状相匹配，所述场板层的形状跟随所述介质层的形状。
7.根据权利要求6所述的横向双扩散晶体管，其中，所述栅氧化层上方的所述场板层朝向所述源区的一侧的形状与所述源区的形状相匹配，所述场氧化层上方的所述场板层朝向所述源区一侧的形状与所述栅氧化层上方的所述场板层朝向所述源区一侧的形状一致。
8.根据权利要求7所述的横向双扩散晶体管，其中，所述场氧化层和位于其上方的所述场板层朝向所述漏区的一侧形成有凹口。
9.根据权利要求1-8任一项所述的横向双扩散晶体管，其中，所述体区和所述体接触区为第一类型掺杂，所述源区、所述漏区和所述漂移区为第二类型掺杂。
10.一种横向双扩散晶体管的制造方法，其中，包括：
提供衬底；
在所述衬底顶部形成漂移区和体区；
在所述漂移区表面形成介质层和场板层；
在所述漂移区中形成漏区和源区，所述源区，体接触区位于所述体区中；
其中，所述体区部分向所述漏区所在的方向延伸，形成至少一个体区延伸区，所述体区延伸区和与之邻接的所述漂移区呈交叉指状分布；
所述源区与所述体区沿相同方向延伸，形成至少一个源区延伸区，所述源区延伸区位于所述体区延伸区内部，且一一对应，
所述体接触区位于所述体区内远离所述漏区的一侧，且所述体接触区部分向所述漏区所在的方向延伸，形成体接触区延伸区，所述体接触区和所述体接触区延伸区在所述源区内呈锯齿状分布。
11.根据权利要求10所述的横向双扩散晶体管的制造方法，其中，所述体区和所述体接触区为第一类型掺杂，所述源区、所述漏区和所述漂移区为第二类型掺杂。
CN202010685897.1A 2020-07-16 2020-07-16 横向双扩散晶体管及其制造方法 Active CN111710722B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010685897.1A CN111710722B (zh) 2020-07-16 2020-07-16 横向双扩散晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010685897.1A CN111710722B (zh) 2020-07-16 2020-07-16 横向双扩散晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN111710722A true CN111710722A (zh) 2020-09-25
CN111710722B CN111710722B (zh) 2022-05-10

Family

ID=72546373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010685897.1A Active CN111710722B (zh) 2020-07-16 2020-07-16 横向双扩散晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN111710722B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120900A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp 半導体装置
US20100090278A1 (en) * 2008-10-10 2010-04-15 Austriamicrosystems Ag High-Voltage Transistor with High Current Load Capacity and Method for its Production
CN103762241A (zh) * 2014-01-02 2014-04-30 杭州电子科技大学 一种梳状栅纵向沟道soi ldmos单元
CN109300988A (zh) * 2018-10-08 2019-02-01 深圳市南硕明泰科技有限公司 一种ldmos及其制造方法
CN109887998A (zh) * 2019-03-07 2019-06-14 电子科技大学 一种具有折叠槽栅的薄soi ligbt
CN109994546A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 一种横向双扩散金属氧化物半导体器件、电子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006120900A (ja) * 2004-10-22 2006-05-11 Renesas Technology Corp 半導体装置
US20100090278A1 (en) * 2008-10-10 2010-04-15 Austriamicrosystems Ag High-Voltage Transistor with High Current Load Capacity and Method for its Production
CN103762241A (zh) * 2014-01-02 2014-04-30 杭州电子科技大学 一种梳状栅纵向沟道soi ldmos单元
CN109994546A (zh) * 2017-12-29 2019-07-09 中芯国际集成电路制造(上海)有限公司 一种横向双扩散金属氧化物半导体器件、电子装置
CN109300988A (zh) * 2018-10-08 2019-02-01 深圳市南硕明泰科技有限公司 一种ldmos及其制造方法
CN109887998A (zh) * 2019-03-07 2019-06-14 电子科技大学 一种具有折叠槽栅的薄soi ligbt

Also Published As

Publication number Publication date
CN111710722B (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
CN207664048U (zh) 半导体器件
US7777278B2 (en) Lateral semiconductor component with a drift zone having at least one field electrode
US7078781B2 (en) High-breakdown-voltage semiconductor device
US7663186B2 (en) Semiconductor device
US7126193B2 (en) Metal-oxide-semiconductor device with enhanced source electrode
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
CN111710723B (zh) 横向双扩散晶体管及其制造方法
CN110649096B (zh) 一种高压n沟道HEMT器件
JPH10233508A (ja) “スナップ・バック”から保護されたｄｍｏｓトランジスタ
US9443975B1 (en) Method of manufacturing a device having a shield plate dopant region
CN112670340B (zh) P型栅hemt器件
CN111710722B (zh) 横向双扩散晶体管及其制造方法
US20070128811A1 (en) Method of forming a low capacitance semiconductor device and structure therefor
CN116741828A (zh) 沟渠式栅极晶体管组件
EP4252284A1 (en) Mosfet device with undulating channel
CN113410299B (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
JP3884206B2 (ja) 半導体装置
CN111697075A (zh) 具有屏蔽源极的绝缘栅场效应晶体管结构和方法
CN217114400U (zh) Vdmos器件和电子电路
CN212113722U (zh) 具有肖特基二极管的半导体器件
CN113410281B (zh) 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法
US11335677B2 (en) Combined MCD and MOS transistor semiconductor device
CN208173596U (zh) 半导体元件
KR20040065560A (ko) 전계 효과 트랜지스터 디바이스
CN117497586A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030

Applicant after: Jiehuate Microelectronics Co.,Ltd.

Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030

Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd.

GR01 Patent grant
GR01 Patent grant