CN109300988A - 一种ldmos及其制造方法 - Google Patents

一种ldmos及其制造方法 Download PDF

Info

Publication number
CN109300988A
CN109300988A CN201811167934.9A CN201811167934A CN109300988A CN 109300988 A CN109300988 A CN 109300988A CN 201811167934 A CN201811167934 A CN 201811167934A CN 109300988 A CN109300988 A CN 109300988A
Authority
CN
China
Prior art keywords
layer
polysilicon
metal
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201811167934.9A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Nan Shuo Ming Tai Technology Co Ltd
Original Assignee
Shenzhen Nan Shuo Ming Tai Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Nan Shuo Ming Tai Technology Co Ltd filed Critical Shenzhen Nan Shuo Ming Tai Technology Co Ltd
Priority to CN201811167934.9A priority Critical patent/CN109300988A/zh
Publication of CN109300988A publication Critical patent/CN109300988A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种LDMOS及其制造方法，通过在衬底注入形成一个杂质总量自左向右逐渐递减的第一埋层，在后续扩散过程中，第一埋层左侧区域因杂质向外延层上方扩散，外延层左侧的有效结深变浅，N型杂质变少，LDMOS源漏之间施加反向偏压时，左侧外延层区域更容易被耗尽，随着反偏电压的增大，外延层区域内的耗尽线迅速向右侧扩展，从而起到降低此区域峰值电场的作用，而在第一埋层的右侧区域结深逐渐变浅，P型杂质逐渐变少，则P型区域的耗尽线会快速向浓度相对较淡的衬底区域延伸，从而使得漂移区的电场强度迅速降低，提升漂移区的耐压能力，使得器件不会在垂直方向内过早被击穿。

Description

一种LDMOS及其制造方法
技术领域
本发明属于半导体制造领域，尤其涉及一种LDMOS及其制造方法。
背景技术
横向双扩散金属氧化物半导体(Lateral Double-diffused metal oxidesemiconductor，LDMOS)属于高压功率器件，它具有工作电压高、工艺相对简单、开关频率高的特点，并且基于体硅材料的加工工艺已较成熟，因此LDMOS器件具有广泛的发展前景。LDMOS器件的漏极、源极和栅极都位于其表面，易于集成到芯片内部，故在高压集成电路和功率集成电路中被作为高压功率器件是特别适合的。
为了增加LDMOS的击穿电压，通常在源区和漏区之间增加一个漂移区，在源漏之间施加反向偏压时，漂移区会形成耗尽层，耗尽层有两条耗尽线，两条耗尽线之间的间距决定了它们之间的电场，间距越小，电场越大，器件越易被击穿，传统技术中耗尽层不能得到完全展开，使得耗尽层之间的电场强度很大，器件易被击穿，可靠性较低。
发明内容
本发明提供一种LDMOS，使其漂移区更容易被耗尽，漂移区的电场被降低，使得在相同导通电阻的情况下，提升器件的耐压能力，提高器件的可靠性。
一方面，本发明提供一种LDMOS，包括：
第一导电类型的衬底；
第一导电类型的第一埋层，所述第一埋层自所述衬底边缘到所述衬底内部呈大小递减的锥形结构；
第二导电类型的外延层，所述外延层生长于所述衬底上表面；
第一导电类型的体区，所述体区与所述第一埋层连接；
第二导电类型的第二埋层，所述第二埋层注入形成于所述外延层与所述体区相反的一端；
场氧化层，所述场氧化层形成于所述外延层之上；
栅氧化层，所述栅氧化层形成于所述外延层上表面并不覆盖所述场氧化层；
第二导电类型的源极注入区，所述源极注入区注入形成于所述体区；
第二导电类型的漏极注入区，所述漏极注入区注入形成于所述第二埋层；
第一导电类型的接触区，所述接触区注入形成于所述体区，所述接触区与所述源极注入区相连；
多晶硅栅，所述多晶硅栅由生长于所述栅氧化层以及所述场氧化层之上的多晶硅层刻蚀形成，所述多晶硅栅覆盖部分所述场氧化层以及所述体区；
多个多晶硅场环，所述多晶硅场环由生长于所述栅氧化层以及所述场氧化层之上的多晶硅层刻蚀形成，所述多晶硅场环等距覆盖在所述场氧化层之上；
电介质隔离层，所述电介质隔离层生长于所述栅氧化层、所述场氧化层、所述多晶硅栅以及所述多晶硅场环上表面；
第一源极接触孔，所述第一源极接触孔刻蚀贯穿所述电介质隔离层至所述源极注入区和所述接触区，所述第一源极接触孔填充金属形成第一源极金属；
第一栅极接触孔，所述第一栅极接触孔刻蚀贯穿所述电介质隔离层与所述多晶硅栅连接，所述第一栅极接触孔填充金属形成第一栅极金属；
第一漏极接触孔，所述第一漏极接触孔刻蚀贯穿所述电介质隔离层至所述漏极注入区，所述第一漏极接触孔填充金属形成第一漏极金属；
绝缘介质层，所述绝缘介质层生长于所述电介质隔离层之上；
第二源极接触孔，所述第二源极接触孔刻蚀贯穿所述绝缘介质层至第一源极金属，所述第二源极接触孔填充金属形成第二源极金属；
第二栅极接触孔，所述第二栅极接触孔刻蚀贯穿所述绝缘介质层至第一栅极金属，所述第二栅极接触孔填充金属形成第二栅极金属；
第二漏极接触孔，所述第二漏极接触孔刻蚀贯穿所述绝缘介质层至第一漏极金属，所述第二漏极接触孔填充金属形成第二漏极金属。
另一方面，本发明提供一种LDMOS的制造方法，包括：
在第一导电类型衬底上表面注入形成锯齿形的第一导电类型的第一埋层；
对所述第一埋层进行高温扩散，使所述第一埋层在所述衬底的上表面连成一片；
在所述衬底上表面生长形成第二导电类型的外延层；
在所述外延层注入形成第一导电类型的体区以及第二导电类型的第二埋层，对所述体区与所述第一埋层进行高温扩散，使所述体区与所述第一埋层连接；
在所述外延层表面生长形成场氧化层以及栅氧化层；
在所述栅氧化层以及所述场氧化层之上生长形成多晶硅层，并刻蚀所述多晶硅层形成多晶硅栅以及多个多晶硅场环；
在所述体区注入形成源极注入区和接触区，所述源极注入区和所述接触区相连，在所述第二埋层注入形成漏极注入区；
在所述栅氧化层、所述多晶硅栅、所述场氧化层和所述多晶硅场环之上生长形成电介质隔离层；
在所述电介质隔离层刻蚀制作第一接触孔，并在所述第一接触孔填充金属分别形成第一源极金属、第一栅极金属和第一漏极金属；
在所述电介质隔离层之上生长形成绝缘氧化层，并在所述绝缘氧化层刻蚀制作第二接触孔，并在所述第二接触孔填充金属分别形成第二源极金属、第二栅极金属和第二漏极金属。
本发明技术方案通过在衬底注入形成一个杂质总量自左向右逐渐递减的第一埋层，后续扩散过程中，第一埋层左侧区域因杂质向外延层上方扩散，外延层左侧的有效结深变浅，N型杂质变少，则LDMOS源漏之间施加反向偏压时，左侧外延层区域更容易被耗尽，随着反偏电压的增大，外延层区域内的耗尽线迅速向右侧扩展，从而起到降低此区域峰值电场的作用，而在第一埋层的右侧区域结深逐渐变浅，P型杂质逐渐变少，则P型区域的耗尽线会快速向浓度相对较淡的衬底区域延伸，从而使得漂移区的电场强度迅速降低，提升漂移区的耐压能力，使得器件不会在垂直方向内过早被击穿。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例所述的LDMOS结构示意图；
图2为本发明实施例所述的LDMOS制造流程示意图；
图3为在衬底注入第一埋层后的俯视图；
图4为第一埋层在衬底扩散后的剖面示意图；
图5为在衬底上表面生长形成外延层后的结构示意图；
图6为在外延层注入形成体区和第二埋层后的结构示意图；
图7为在外延层上生长形成场氧化层和栅氧化层后的结构示意图；
图8为形成多晶硅栅和多晶硅场环后的结构示意图；
图9为注入源极注入区接触区以及漏极注入区后的结构示意图；
图10为生长电介质隔离层并形成第一金属后的结构示意图。
附图标记说明：
100：衬底；10：第一埋层；20：外延层；30：体区；32：源极注入区；34：接触区；40：第二埋层；42：漏极注入区；50：场氧化层；52：栅氧化层；54：多晶硅栅；56：多晶硅场环；60：电介质隔离层；62：第一源极接触孔；63：第一源极金属；64：第一栅极接触孔；65：第一栅极金属；66：第一漏极接触孔；67：第一漏极金属；70：绝缘介质层；72：第二源极接触孔；73：第二源极金属；74：第二栅极接触孔；75：第二栅极金属；76：第二漏极接触孔；77：第二漏极金属。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
本发明技术方案涉及半导体器件的设计和制造，半导体是指一种导电性可受控制，导电范围可从绝缘体至导体之间变化的材料，常见的半导体材料有硅、锗、砷化镓等，而硅是各种半导体材料中最具有影响力、应用最为广泛的一种。半导体分为本征半导体、P型半导体和N型半导体，不含杂质且无晶格缺陷的半导体称为本征半导体，在纯净的硅晶体中掺入三价元素(如硼、铟、镓等)，使之取代晶格中硅原子的位子，就形成P型半导体，在纯净的硅晶体中掺入五价元素(如磷、砷等)，使之取代晶格中硅原子的位置，就形成了N型半导体，P型半导体和N型半导体的导电类型不同，在本发明的实施例中，第一导电类型为P型，第二导电类型为N型，其它依据本发明实施例得来的仅变换导电类型的发明也在本发明的保护范围，在本发明的实施例中，如果没有特别说明，每种导电类型的优选掺杂离子都是可以换为具有相同导电类型的离子，以下就不再赘述。
下面将参考附图并结合实施例来详细说明本发明。
如图1所示为本发明一些实施例提供的LDMOS的结构示意图，包括：第一导电类型的衬底100；第一导电类型的第一埋层10，所述第一埋层10自所述衬底100边缘到所述衬底100内部呈大小递减的锥形结构；第二导电类型的外延层20，所述外延层20生长于所述衬底100上表面；第一导电类型的体区30，所述体区30与所述第一埋层10连接；第二导电类型的第二埋层40，所述第二埋层40注入形成于所述外延层20与所述体区30相反的一端；场氧化层50，所述场氧化层50形成于所述外延层20之上；栅氧化层52，所述栅氧化层52形成于所述外延层20上表面并不覆盖所述场氧化层50；第二导电类型的源极注入区32，所述源极注入区32注入形成于所述体区30；第二导电类型的漏极注入区42，所述漏极注入区42注入形成于所述第二埋层40；第一导电类型的接触区34，所述接触区34注入形成于所述体区30，所述接触区34与所述源极注入区32相连；多晶硅栅54，所述多晶硅栅54由生长于所述栅氧化层52以及所述场氧化层50之上的多晶硅层刻蚀形成，所述多晶硅栅54覆盖部分所述场氧化层50以及所述体区30；多个多晶硅场环56，所述多晶硅场环56由生长于所述栅氧化层52以及所述场氧化层50之上的多晶硅层刻蚀形成，所述多晶硅场环56等距覆盖在所述场氧化层50之上；电介质隔离层60，所述电介质隔离层60生长于所述栅氧化层52、所述场氧化层50、所述多晶硅栅54以及所述多晶硅场环56上表面；第一源极接触孔62，所述第一源极接触孔62刻蚀贯穿所述电介质隔离层60至所述源极注入区32和所述接触区34，所述第一源极接触孔62填充金属形成第一源极金属63；第一栅极接触孔64，所述第一栅极接触孔64刻蚀贯穿所述电介质隔离层60与所述多晶硅栅54连接，所述第一栅极接触孔64填充金属形成第一栅极金属65；第一漏极接触孔66，所述第一漏极接触孔66刻蚀贯穿所述电介质隔离层60至所述漏极注入区42，所述第一漏极接触孔66填充金属形成第一漏极金属67；绝缘介质层70，所述绝缘介质层70生长于所述电介质隔离层60之上；第二源极接触孔72，所述第二源极接触孔72刻蚀贯穿所述绝缘介质层70至第一源极金属63，所述第二源极接触孔72填充金属形成第二源极金属73；第二栅极接触孔74，所述第二栅极接触孔74刻蚀贯穿所述绝缘介质层70至第一栅极金属65，所述第二栅极接触孔74填充金属形成第二栅极金属75；第二漏极接触孔76，所述第二漏极接触孔76刻蚀贯穿所述绝缘介质层70至第一漏极金属67，所述第二漏极接触孔76填充金属形成第二漏极金属77。
具体的，请参见图1，所述衬底100的材质可以为硅衬底100、锗衬底100等，在本实施方式中，所述衬底100的材质优选为硅衬底100，硅为最常见、低廉且性能稳定的半导体材料。在本发明的实施例中，所述第一导电类型为P型，所述衬底100的掺杂离子为硼等，所述衬底100掺杂浓度为低掺杂，所述衬底100的电阻率通常在10-100Ω·cm，衬底100的掺杂浓度也会影响器件的耐压和导通电阻。
具体的，请参见图3-图4，图3所示为在衬底100表面注入第一埋层10的俯视图，第一埋层10注入方式为一端为整个平面注入，另一端为锯齿状的注入形状，主要是通过设计光刻胶的版图来实现，第一埋层10光刻后，左侧光刻胶被曝光去除，而右侧光刻胶被保留，从源端到漏端，光刻胶的版图打开面积是逐渐递减的，在第一埋层10注入时，可以在平面方向实现杂质总量从源端到漏端的递减分布，左侧区域第一埋层10杂质含量高，越往右靠近漏区，杂质含量越少，本发明实施例中，第一埋层10的注入剂量为5E12-5E13/cm2之间。图4所示为第一埋层10经过热扩散后，锯齿状一端图形化的注入杂质会横向和纵向扩散最终融为一体后的剖面图，杂质含量高的地方扩散结深较深，杂质含量低的地方扩散结深较浅，锯齿状的间距一般小于结深，且第一埋层10的长度延伸到栅极和漏极之间的漂移区的大约三分之二地方，可以提升器件的耐压，第一埋层10在后续的热过程中，会同时向下方衬底100及上方外延层20中热扩散，最终形成锥形。
具体的，请参见图5，外延层20生长在衬底100上表面，外延层20作为器件栅极和漏端之间的漂移区，外延层20的厚度在3-10um之间，外延层20的电阻率在0.5-10Ω·cm之间。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法均匀性，重复性好，且台阶覆盖性优良。在后续扩散过程中，第一埋层10左侧区域因杂质向外延层20上方扩散，外延层20左侧的有效结深变浅，N型杂质变少，则LDMOS源漏之间施加反向偏压时，左侧外延层20区域更容易被耗尽，随着反偏电压的增大，外延层20区域内的耗尽线迅速向右侧扩展，从而起到降低此区域峰值电场的作用，而在第一埋层10的右侧区域结深逐渐变浅，P型杂质逐渐变少，则P型区域的耗尽线会快速向浓度相对较淡的衬底100区域延伸，从而使得漂移区的电场强度迅速降低，提升漂移区的耐压能力，使得器件不会在垂直方向内过早被击穿。
具体的，请参见图6，所述体区30通过在外延层20上表面进行光刻、注入以及扩散形成，在体区30扩散的同时，第一埋层10同时向上和向下扩散形成锥形形貌，最终必须保证体区30与第一埋层10接触融合，体区30的注入浓度通常在1E13-2E14/cm2之间，推阱温度通常在1050-1150℃之间，推阱时间在1-3小时之间，最终结深在1-4um之间，体区30的结深小于漂移区10的结深，优选推阱温度为1000℃，推阱时间为2小时，易于工艺实现，且器件结构较佳。所述第二埋层40通过相同的工艺注入形成于所述外延层20，所述第二埋层40位于漏端，所述体区30位于源端，且所述第二埋层40与所述第一埋层10不相碰触。
具体的，请参见图7，在外延层20表面生长形成场氧化层50，场氧化层50的厚度通常在3000-8000A之间，集成电路芯片上的场氧化层50是用来定义器件的有源区，生长方式采用低压化学气相淀积法，置于氧化炉中生长场氧化层50，场氧化层50会消耗掉器件表面的自然氧化层和表面缺陷，有利于后续的器件部分在器件的新鲜表面上生长。生长形成场氧化层50之后，对场氧化层50进行氢氟酸湿法刻蚀漏出器件源端和漏端，并在源端和漏端生长形成栅氧化层52，栅氧化层52的厚度通常在80-500A之间。场氧化层50不能用作器件的栅氧化层52的原因有二，其一是场氧化层50的厚度太厚，需要很高的开启电压，其二是即使刻蚀到相应的厚度，也容易因其缺陷太多而漏电。由于作为栅氧的二氧化硅层对厚度有非常精确的要求，并且对质量有非常严格的要求，所以必须在新鲜的硅片表面从新生长栅氧化层52，光罩定义出栅氧化层52区域，并且用氢氟酸湿法刻蚀除去硅片上现有的氧化层，获得新鲜的硅片。为了得到更加洁净的硅表面，在显影后采用等离子束清洁显影部分的光刻胶残渣。栅氧化层52采用低温干氧氧化的方法生长，在氧化炉中生长的一层致密的低缺陷的厚度经过严格控制的二氧化硅，氧化温度在800-900℃之间。
具体的，请参见图8，在栅氧化层52以及场氧化层50的表面淀积自掺杂的N型多晶硅，多晶硅的厚度通常在2000-5000A之间，然后进行多晶硅的光刻和刻蚀形成多晶硅栅54以及4-8条之间的多晶硅场环56，多晶硅栅54覆盖场氧化层50的靠近体区30的一侧。多晶硅场环56在剖面上呈现矩形形貌，而在平面上为封闭的环形形貌，在平面上一整条环形的多晶硅场环56的各处电位相等，起到等位环的作用，多晶硅场环56的宽度略小于多晶硅场环56之间的间距，多晶硅场环56等距覆盖在场氧化层50之上，优选的，多晶硅场环56的个数为4个，器件耐压高，工艺易于实现。优选的，第一埋层10向右延伸到最右侧的多晶硅场环56的下方位置，进一步提升器件耐压。
多晶硅是单质硅的一种形态，是由许多硅单晶颗粒组成的硅晶体。多晶硅薄膜材料同时具有单晶硅材料的高迁移率和非晶硅材料的可以大面积低成本制备的优点。在制作栅电极时，采用掺杂多晶硅来代替金属铝，具有多种好处。这是由于多晶硅的功函数与掺杂的种类和浓度有关，可以使得多晶硅电极与半导体之间的功函数差较小，这有利于降低LDMOS的开启电压。同时，采用多晶硅栅来代替常用的铝栅，还有另外两个好处：一个是多晶硅的熔点较高，则能够承受较高的热处理温度，而铝的熔点为660℃，并且还可以用作为离子注入的掩模版，以实现LDMOS中要用到的所谓栅极自对准，在这种技术中，是先制作栅氧化层和多晶硅栅极，然后再采用离子注入技术来制作高掺杂的源-漏区；另一个是串联电阻小，这有利于提高器件的工作频率和速度。目前制备多晶硅的方法主要有低压化学气相淀积(lowpressure chemical vapor deposition，LPCVD)、化学气相淀积(chemical vapordeposition，CVD)、等离子体增强化学气相淀积(plasma enhanced chemical vapordeposition，PECVD)、液相外延法(liquidphase epitaxy，LPE)、等离子体溅射淀积法(plasma)等。低压化学气相淀积是集成电路中多晶硅膜制备中普遍采用的一种直接生成多晶硅的方法。这种方法具有生产成本低、生长速度快、纯度高、成膜致密、均匀性好、生产效率高等优点，是目前工业上采用的主要方法。
具体的，请参见图9，源极注入区32通过光刻注入形成于体区30，漏极注入区42通过光刻注入形成于第二埋层40，漏极注入区42位于远离多晶硅栅54的一侧，即漏端，并且是通过从栅氧化层52注入形成，而不是从场氧化层50注入形成，源极注入区32也是通过从栅氧化层52注入形成，与源极注入区32一起形成的还有位于体区30的接触区34，接触区34与源极注入区32相连。离子注入剂量通常1E15-1E16/cm2之间，注入能量在80Kev以下，第二导电类型离子注入杂质通常为磷或砷等，第一导电类型离子通常为硼或氟化硼等。
具体的，请参见图10，在栅氧化层52、场氧化层50以及多晶硅栅54之上生长形成电介质隔离层60，生长电介质隔离层60之后并进行化学机械平坦化(Chemical MechanicalPlanarization，CMP)处理，生长的电介质隔离层60厚度在5000A-15000A之间，CMP处理后，多晶硅场环56上方的电介质隔离层60厚度在3000A-6000A之间。电介质隔离层60用于隔离器件和金属引线层之间，这种电介质隔离层60一般采用掺杂的二氧化硅，一般采用化学汽相淀积的方法生长二氧化硅电介质隔离层60，然后在扩散炉管中做热处理，其目的有二：其一，对电介质隔离层60进行回流以得到相对较为平整的表面，以利于后续的光刻层更好地对焦；其二，对前述源极掺杂和漏极掺杂进行扩散，以得到要求的纵向及横向节深。
具体的，请参见图10，在电介质隔离层60上方进行光刻曝光，刻蚀制作形成第一源极接触孔62、第一漏极接触孔66以及第一栅极接触孔64，采用F基气体干法刻蚀，刻蚀时基本不会刻蚀下方的硅或者多晶硅，因此不需要进行第二步刻蚀，或者通过第一步采用湿法刻蚀给金属接触孔开口，从而得到横向相对较大的碗状口，然后进行干法刻蚀，用等离子体对电介质隔离层60进行非等向性刻蚀，在源区刻蚀到源极注入区32和接触区34，在栅极电场刻蚀到多晶硅栅54，在漏区刻蚀到漏极注入区42。在第一源极接触孔62、第一漏极接触孔66、第一栅极接触孔64填充淀积金属层，并进行金属层的光刻和刻蚀，分别形成第一源极金属63、第一漏极金属67、第一栅极金属65，其中，第一栅极金属65覆盖在左侧第一条多晶硅场环56上方形成第二极场板，第一漏极金属67覆盖场氧化层50的右侧形成漏端一级场板。更具体的，在填充淀积金属之前，有一个非常关键的步骤，就是清洗金属接触孔。一般用氢氟酸溶液清洗掉金属接触孔表面的自然二氧化硅层，得到新鲜的源极外延硅表面和栅极多晶硅表面。并且在清洗之后的48小时内要做金属层的淀积，以防止清洗得到的新鲜表明再次生长自然二氧化硅层和受到其他污染。一般采用金属溅射法淀积金属层，相比使用蒸镀法淀积的金属层，溅射法可以得到均匀性更好的质量更高的金属层。本发明实施例采用的金属层材质为掺杂有硅的铝层，金属层铝层具有导电性能好，容易制备，价格便宜等优点，掺杂硅是为了防止期间中的硅和金属层中的铝相互扩散引起的尖端效应，在其他实施例中，采用其他金属淀积金属层同样应受到本发明的保护。
具体的，请参见图1，在电介质隔离层60之上通过化学气相淀积法生长绝缘介质层70，绝缘介质层70厚度在5000-15000A之间，绝缘介质层70常见膜层有等离子体增强正硅酸乙酯氧化硅、非掺杂的硅玻璃等。在绝缘介质层70通过与第一层接触孔相同的工艺进行第二层接触孔的光刻和刻蚀，在第一源极金属63之上刻蚀形成第二源极接触孔72，在第一栅极金属65之上刻蚀形成第二栅极接触孔74，在第一漏极金属67之上刻蚀形成第二漏极接触孔76，在第二源极接触孔72、第二漏极接触孔76以及第二栅极接触孔74填充淀积金属层，并进行金属层的光刻和刻蚀，分别形成第二源极金属73、第二漏极金属77、第二栅极金属75。其中，第二栅极金属75向右侧延伸，覆盖在左侧第二条多晶硅场环56上方形成第三极场板，第二漏极金属77向左侧延伸，覆盖在最右侧多晶硅场环56的上方形成漏极第二级场板。
栅极通过第一栅极金属65、第二栅极金属75以及多晶硅栅54中间的接触孔互联，形成三级阶梯场板，可以大幅分散和削弱场氧化层50左侧区域的峰值电场，进一步提升器件耐压。漏极通过第一漏极金属67以及第二漏极金属77向左侧场氧化层50延伸形成的二级阶梯场板可以有效降低第二埋层40与外延层20边界的峰值电场，更进一步提升器件耐压。
如图2所示为本发明另一些实施例提供的LDMOS的制造方法的流程示意图，包括：
S101：在第一导电类型衬底100上表面注入形成锯齿形的第一导电类型的第一埋层10。
具体的，请参见图1，所述衬底100的材质可以为硅衬底100、锗衬底100等，在本实施方式中，所述衬底100的材质优选为硅衬底100，硅为最常见、低廉且性能稳定的半导体材料。在本发明的实施例中，所述第一导电类型为P型，所述衬底100的掺杂离子为硼等，所述衬底100掺杂浓度为低掺杂，所述衬底100的电阻率通常在10-100Ω·cm，衬底100的掺杂浓度也会影响器件的耐压和导通电阻。
具体的，请参见图3，图3所示为在衬底100表面注入第一埋层10的俯视图，第一埋层10注入方式为一端为整个平面注入，另一端为锯齿状的注入形状，主要是通过设计光刻胶的版图来实现，第一埋层10光刻后，左侧光刻胶被曝光去除，而右侧光刻胶被保留，从源端到漏端，光刻胶的版图打开面积是逐渐递减的，在第一埋层10注入时，可以在平面方向实现杂质总量从源端到漏端的递减分布，左侧区域第一埋层10杂质含量高，越往右靠近漏区，杂质含量越少，本发明实施例中，第一埋层10的注入剂量为5E12-5E13/cm2之间。
S103：对所述第一埋层10进行高温扩散，使所述第一埋层10在所述衬底100的上表面连成一片。
具体的，请参见图4，第一埋层10经过热扩散后，锯齿状一端图形化的注入杂质会横向和纵向扩散最终融为一体，因而第一埋层10在注入形成锯齿状之后，通过扩散在衬底100表面及内部融为一体，杂质含量高的地方扩散结深较深，杂质含量低的地方扩散结深较浅，锯齿状的间距一般小于结深，且第一埋层10的长度延伸到栅极和漏极之间的漂移区的大约三分之二地方，可以提升器件的耐压，第一埋层10在后续的热过程中，会同时向下方衬底100及上方外延层20中热扩散，最终形成锥形。
S105：在所述衬底100上表面生长形成第二导电类型的外延层20。
具体的，请参见图5，外延层20生长在衬底100上表面，外延层20作为器件栅极和漏端之间的漂移区，外延层20的厚度在3-10um之间，外延层20的电阻率在0.5-10Ω·cm之间。更具体的，所述外延生长法可以为气相外延生长法、液相外延生长法、真空蒸发生长法、高频溅射生长法、分子束外延生长法等，优选为化学汽相淀积方法(或称气相外延生长法)，化学汽相淀积方法是一种用气态反应原料在固态基体表面反应并淀积成固体薄层或薄膜的工艺，是一种比较成熟的晶体管的外延生长法，该方法均匀性，重复性好，且台阶覆盖性优良。在后续扩散过程中，第一埋层10左侧区域因杂质向外延层20上方扩散，外延层20左侧的有效结深变浅，N型杂质变少，则LDMOS源漏之间施加反向偏压时，左侧外延层20区域更容易被耗尽，随着反偏电压的增大，外延层20区域内的耗尽线迅速向右侧扩展，从而起到降低此区域峰值电场的作用，而在第一埋层10的右侧区域结深逐渐变浅，P型杂质逐渐变少，则P型区域的耗尽线会快速向浓度相对较淡的衬底100区域延伸，从而使得漂移区的电场强度迅速降低，提升漂移区的耐压能力，使得器件不会在垂直方向内过早被击穿。
S107：在所述外延层20注入形成第一导电类型的体区30以及第二导电类型的第二埋层40，对所述体区30与所述第一埋层10进行高温扩散，使所述体区30与所述第一埋层10连接。
具体的，请参见图6，所述体区30通过在外延层20上表面进行光刻、注入以及扩散形成，在体区30扩散的同时，第一埋层10同时向上和向下扩散形成锥形形貌，最终必须保证体区30与第一埋层10接触融合，体区30的注入浓度通常在1E13-2E14/cm2之间，推阱温度通常在1050-1150℃之间，推阱时间在1-3小时之间，最终结深在1-4um之间，体区30的结深小于漂移区10的结深，优选推阱温度为1000℃，推阱时间为2小时，易于工艺实现，且器件结构较佳。所述第二埋层40通过相同的工艺注入形成于所述外延层20，所述第二埋层40位于漏端，所述体区30位于源端，且所述第二埋层40与所述第一埋层10不相碰触。
S109：在所述外延层20表面生长形成场氧化层50以及栅氧化层52。
具体的，请参见图7，在外延层20表面生长形成场氧化层50，场氧化层50的厚度通常在3000-8000A之间，集成电路芯片上的场氧化层50是用来定义器件的有源区，生长方式采用低压化学气相淀积法，置于氧化炉中生长场氧化层50，场氧化层50会消耗掉器件表面的自然氧化层和表面缺陷，有利于后续的器件部分在器件的新鲜表面上生长。生长形成场氧化层50之后，对场氧化层50进行氢氟酸湿法刻蚀漏出器件源端和漏端，并在源端和漏端生长形成栅氧化层52，栅氧化层52的厚度通常在80-500A之间。场氧化层50不能用作器件的栅氧化层52的原因有二，其一是场氧化层50的厚度太厚，需要很高的开启电压，其二是即使刻蚀到相应的厚度，也容易因其缺陷太多而漏电。由于作为栅氧的二氧化硅层对厚度有非常精确的要求，并且对质量有非常严格的要求，所以必须在新鲜的硅片表面从新生长栅氧化层52，光罩定义出栅氧化层52区域，并且用氢氟酸湿法刻蚀除去硅片上现有的氧化层，获得新鲜的硅片。为了得到更加洁净的硅表面，在显影后采用等离子束清洁显影部分的光刻胶残渣。栅氧化层52采用低温干氧氧化的方法生长，在氧化炉中生长的一层致密的低缺陷的厚度经过严格控制的二氧化硅，氧化温度在800-900℃之间。
S111：在所述栅氧化层52以及所述场氧化层50之上生长形成多晶硅层，并刻蚀所述多晶硅层形成多晶硅栅54以及多个多晶硅场环56。
具体的，请参见图8，在栅氧化层52以及场氧化层50的表面淀积自掺杂的N型多晶硅，多晶硅的厚度通常在2000-5000A之间，然后进行多晶硅的光刻和刻蚀形成多晶硅栅54以及4-8条之间的多晶硅场环56，多晶硅栅54覆盖场氧化层50的靠近体区30的一侧。多晶硅场环56在剖面上呈现矩形形貌，而在平面上为封闭的环形形貌，在平面上一整条环形的多晶硅场环56的各处电位相等，起到等位环的作用，多晶硅场环56的宽度略小于多晶硅场环56之间的间距，多晶硅场环56等距覆盖在场氧化层50之上，优选的，多晶硅场环56的个数为4个，器件耐压高，工艺易于实现。优选的，第一埋层10向右延伸到最右侧的多晶硅场环56的下方位置，进一步提升器件耐压。
多晶硅是单质硅的一种形态，是由许多硅单晶颗粒组成的硅晶体。多晶硅薄膜材料同时具有单晶硅材料的高迁移率和非晶硅材料的可以大面积低成本制备的优点。在制作栅电极时，采用掺杂多晶硅来代替金属铝，具有多种好处。这是由于多晶硅的功函数与掺杂的种类和浓度有关，可以使得多晶硅电极与半导体之间的功函数差较小，这有利于降低LDMOS的开启电压。同时，采用多晶硅栅来代替常用的铝栅，还有另外两个好处：一个是多晶硅的熔点较高，则能够承受较高的热处理温度，而铝的熔点为660℃，并且还可以用作为离子注入的掩模版，以实现LDMOS中要用到的所谓栅极自对准，在这种技术中，是先制作栅氧化层和多晶硅栅极，然后再采用离子注入技术来制作高掺杂的源-漏区；另一个是串联电阻小，这有利于提高器件的工作频率和速度。目前制备多晶硅的方法主要有低压化学气相淀积(lowpressure chemical vapor deposition，LPCVD)、化学气相淀积(chemical vapordeposition，CVD)、等离子体增强化学气相淀积(plasma enhanced chemical vapordeposition，PECVD)、液相外延法(liquidphase epitaxy，LPE)、等离子体溅射淀积法(plasma)等。低压化学气相淀积是集成电路中多晶硅膜制备中普遍采用的一种直接生成多晶硅的方法。这种方法具有生产成本低、生长速度快、纯度高、成膜致密、均匀性好、生产效率高等优点，是目前工业上采用的主要方法。
S113：在所述体区30注入形成源极注入区32和接触区34，所述源极注入区32和所述接触区34相连，在所述第二埋层40注入形成漏极注入区42。
具体的，请参见图9，源极注入区32通过光刻注入形成于体区30，漏极注入区42通过光刻注入形成于第二埋层40，漏极注入区42位于远离多晶硅栅54的一侧，即漏端，并且是通过从栅氧化层52注入形成，而不是从场氧化层50注入形成，源极注入区32也是通过从栅氧化层52注入形成，与源极注入区32一起形成的还有位于体区30的接触区34，接触区34与源极注入区32相连。离子注入剂量通常1E15-1E16/cm2之间，注入能量在80Kev以下，第二导电类型离子注入杂质通常为磷或砷等，第一导电类型离子通常为硼或氟化硼等。
S115：在所述栅氧化层52、所述多晶硅栅54、所述场氧化层50和所述多晶硅场环56之上生长形成电介质隔离层60。
具体的，请参见图10，在栅氧化层52、场氧化层50以及多晶硅栅54之上生长形成电介质隔离层60，生长电介质隔离层60之后并进行化学机械平坦化(Chemical MechanicalPlanarization，CMP)处理，生长的电介质隔离层60厚度在5000A-15000A之间，CMP处理后，多晶硅场环56上方的电介质隔离层60厚度在3000A-6000A之间。电介质隔离层60用于隔离器件和金属引线层之间，这种电介质隔离层60一般采用掺杂的二氧化硅，一般采用化学汽相淀积的方法生长二氧化硅电介质隔离层60，然后在扩散炉管中做热处理，其目的有二：其一，对电介质隔离层60进行回流以得到相对较为平整的表面，以利于后续的光刻层更好地对焦；其二，对前述源极掺杂和漏极掺杂进行扩散，以得到要求的纵向及横向节深。
S117：在所述电介质隔离层60刻蚀制作第一接触孔，并在所述第一接触孔填充金属分别形成第一源极金属63、第一栅极金属65和第一漏极金属67。
具体的，请参见图10，在电介质隔离层60上方进行光刻曝光，刻蚀制作形成第一源极接触孔62、第一漏极接触孔66以及第一栅极接触孔64，采用F基气体干法刻蚀，刻蚀时基本不会刻蚀下方的硅或者多晶硅，因此不需要进行第二步刻蚀，或者通过第一步采用湿法刻蚀给金属接触孔开口，从而得到横向相对较大的碗状口，然后进行干法刻蚀，用等离子体对电介质隔离层60进行非等向性刻蚀，在源区刻蚀到源极注入区32和接触区34，在栅极电场刻蚀到多晶硅栅54，在漏区刻蚀到漏极注入区42。在第一源极接触孔62、第一漏极接触孔66、第一栅极接触孔64填充淀积金属层，并进行金属层的光刻和刻蚀，分别形成第一源极金属63、第一漏极金属67、第一栅极金属65，其中，第一栅极金属65覆盖在左侧第一条多晶硅场环56上方形成第二极场板，第一漏极金属67覆盖场氧化层50的右侧形成漏端一级场板。更具体的，在填充淀积金属之前，有一个非常关键的步骤，就是清洗金属接触孔。一般用氢氟酸溶液清洗掉金属接触孔表面的自然二氧化硅层，得到新鲜的源极外延硅表面和栅极多晶硅表面。并且在清洗之后的48小时内要做金属层的淀积，以防止清洗得到的新鲜表明再次生长自然二氧化硅层和受到其他污染。一般采用金属溅射法淀积金属层，相比使用蒸镀法淀积的金属层，溅射法可以得到均匀性更好的质量更高的金属层。本发明实施例采用的金属层材质为掺杂有硅的铝层，金属层铝层具有导电性能好，容易制备，价格便宜等优点，掺杂硅是为了防止期间中的硅和金属层中的铝相互扩散引起的尖端效应，在其他实施例中，采用其他金属淀积金属层同样应受到本发明的保护。
S119：在所述电介质隔离层60之上生长形成绝缘氧化层70，并在所述绝缘氧化层70刻蚀制作第二接触孔，并在所述第二接触孔填充金属分别形成第二源极金属73、第二栅极金属75和第二漏极金属77。
具体的，请参见图1，在电介质隔离层60之上通过化学气相淀积法生长绝缘介质层70，绝缘介质层70厚度在5000-15000A之间，绝缘介质层70常见膜层有等离子体增强正硅酸乙酯氧化硅、非掺杂的硅玻璃等。在绝缘介质层70通过与第一层接触孔相同的工艺进行第二层接触孔的光刻和刻蚀，在第一源极金属63之上刻蚀形成第二源极接触孔72，在第一栅极金属65之上刻蚀形成第二栅极接触孔74，在第一漏极金属67之上刻蚀形成第二漏极接触孔76，在第二源极接触孔72、第二漏极接触孔76以及第二栅极接触孔74填充淀积金属层，并进行金属层的光刻和刻蚀，分别形成第二源极金属73、第二漏极金属77、第二栅极金属75。其中，第二栅极金属75向右侧延伸，覆盖在左侧第二条多晶硅场环56上方形成第三极场板，第二漏极金属77向左侧延伸，覆盖在最右侧多晶硅场环56的上方形成漏极第二级场板。
栅极通过第一栅极金属65、第二栅极金属75以及多晶硅栅54中间的接触孔互联，形成三级阶梯场板，可以大幅分散和削弱场氧化层50左侧区域的峰值电场，进一步提升器件耐压。漏极通过第一漏极金属67以及第二漏极金属77向左侧场氧化层50延伸形成的二级阶梯场板可以有效降低第二埋层40与外延层20边界的峰值电场，更进一步提升器件耐压。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (10)

1.一种LDMOS，其特征在于，包括：
第一导电类型的衬底；
第一导电类型的第一埋层，所述第一埋层自所述衬底边缘到所述衬底内部呈大小递减的锥形结构；
第二导电类型的外延层，所述外延层生长于所述衬底上表面；
第一导电类型的体区，所述体区与所述第一埋层连接；
第二导电类型的第二埋层，所述第二埋层注入形成于所述外延层与所述体区相反的一端；
场氧化层，所述场氧化层形成于所述外延层之上；
栅氧化层，所述栅氧化层形成于所述外延层上表面并不覆盖所述场氧化层；
第二导电类型的源极注入区，所述源极注入区注入形成于所述体区；
第二导电类型的漏极注入区，所述漏极注入区注入形成于所述第二埋层；
第一导电类型的接触区，所述接触区注入形成于所述体区，所述接触区与所述源极注入区相连；
多晶硅栅，所述多晶硅栅由生长于所述栅氧化层以及所述场氧化层之上的多晶硅层刻蚀形成，所述多晶硅栅覆盖部分所述场氧化层以及所述体区；
多个多晶硅场环，所述多晶硅场环由生长于所述栅氧化层以及所述场氧化层之上的多晶硅层刻蚀形成，所述多晶硅场环等距覆盖在所述场氧化层之上；
电介质隔离层，所述电介质隔离层生长于所述栅氧化层、所述场氧化层、所述多晶硅栅以及所述多晶硅场环上表面；
第一源极接触孔，所述第一源极接触孔刻蚀贯穿所述电介质隔离层至所述源极注入区和所述接触区，所述第一源极接触孔填充金属形成第一源极金属；
第一栅极接触孔，所述第一栅极接触孔刻蚀贯穿所述电介质隔离层与所述多晶硅栅连接，所述第一栅极接触孔填充金属形成第一栅极金属；
第一漏极接触孔，所述第一漏极接触孔刻蚀贯穿所述电介质隔离层至所述漏极注入区，所述第一漏极接触孔填充金属形成第一漏极金属；
绝缘介质层，所述绝缘介质层生长于所述电介质隔离层之上；
第二源极接触孔，所述第二源极接触孔刻蚀贯穿所述绝缘介质层至第一源极金属，所述第二源极接触孔填充金属形成第二源极金属；
第二栅极接触孔，所述第二栅极接触孔刻蚀贯穿所述绝缘介质层至第一栅极金属，所述第二栅极接触孔填充金属形成第二栅极金属；
第二漏极接触孔，所述第二漏极接触孔刻蚀贯穿所述绝缘介质层至第一漏极金属，所述第二漏极接触孔填充金属形成第二漏极金属。
2.根据权利要求1所述的一种LDMOS，其特征在于，所述衬底电阻率在10-100Ω·cm之间。
3.根据权利要求1所述的一种LDMOS，其特征在于，所述外延层的厚度在3-10um之间，电阻率在0.5-10Ω·cm之间。
4.根据权利要求1所述的一种LDMOS，其特征在于，所述多晶硅场环个数为4个，所述多晶硅场环的宽度小于多晶硅场环之间的间距。
5.根据权利要求4所述的一种LDMOS，其特征在于，所述第一栅极金属覆盖靠近所述多晶硅栅的第一个所述多晶硅场环，所述第二栅极金属覆盖靠近所述多晶硅栅的第二个所述多晶硅场环。
6.一种LDMOS的制造方法，其特征在于，包括：
在第一导电类型衬底上表面注入形成锯齿形的第一导电类型的第一埋层；
对所述第一埋层进行高温扩散，使所述第一埋层在所述衬底的上表面连成一片；
在所述衬底上表面生长形成第二导电类型的外延层；
在所述外延层注入形成第一导电类型的体区以及第二导电类型的第二埋层，对所述体区与所述第一埋层进行高温扩散，使所述体区与所述第一埋层连接；
在所述外延层表面生长形成场氧化层以及栅氧化层；
在所述栅氧化层以及所述场氧化层之上生长形成多晶硅层，并刻蚀所述多晶硅层形成多晶硅栅以及多个多晶硅场环；
在所述体区注入形成源极注入区和接触区，所述源极注入区和所述接触区相连，在所述第二埋层注入形成漏极注入区；
在所述栅氧化层、所述多晶硅栅、所述场氧化层和所述多晶硅场环之上生长形成电介质隔离层；
在所述电介质隔离层刻蚀制作第一接触孔，并在所述第一接触孔填充金属分别形成第一源极金属、第一栅极金属和第一漏极金属；
在所述电介质隔离层之上生长形成绝缘氧化层，并在所述绝缘氧化层刻蚀制作第二接触孔，并在所述第二接触孔填充金属分别形成第二源极金属、第二栅极金属和第二漏极金属。
7.根据权利要求6所述的一种LDMOS的制造方法，其特征在于，所述衬底电阻率在10-100Ω·cm之间。
8.根据权利要求6所述的一种LDMOS的制造方法，其特征在于，所述多晶硅场环个数为4个，所述多晶硅场环的宽度小于多晶硅场环之间的间距。
9.根据权利要求8所述的一种LDMOS的制造方法，其特征在于，所述第一栅极金属覆盖靠近所述多晶硅栅的第一个所述多晶硅场环，所述第二栅极金属覆盖靠近所述多晶硅栅的第二个所述多晶硅场环。
10.根据权利要求8所述的一种LDMOS的制造方法，其特征在于，所述第一漏极金属覆盖所述场氧化层的一端，所述第二漏极金属覆盖靠近所述漏极注入区一侧的所述多晶硅场环。
CN201811167934.9A 2018-10-08 2018-10-08 一种ldmos及其制造方法 Withdrawn CN109300988A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811167934.9A CN109300988A (zh) 2018-10-08 2018-10-08 一种ldmos及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811167934.9A CN109300988A (zh) 2018-10-08 2018-10-08 一种ldmos及其制造方法

Publications (1)

Publication Number Publication Date
CN109300988A true CN109300988A (zh) 2019-02-01

Family

ID=65161765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811167934.9A Withdrawn CN109300988A (zh) 2018-10-08 2018-10-08 一种ldmos及其制造方法

Country Status (1)

Country Link
CN (1) CN109300988A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021655A (zh) * 2019-04-19 2019-07-16 西安电子科技大学 一种具有阶梯n型重掺杂埋层的半超结横向双扩散金属氧化物半导体场效应管
CN111710722A (zh) * 2020-07-16 2020-09-25 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN111883594A (zh) * 2020-08-14 2020-11-03 华虹半导体(无锡)有限公司 横向扩散高压器件及其制造方法
CN113990937A (zh) * 2021-12-27 2022-01-28 江苏游隼微电子有限公司 一种单阱ldmos结构及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916784A (zh) * 2010-08-13 2010-12-15 四川长虹电器股份有限公司 Soi变埋氧层厚度器件及其制备方法
CN102723354A (zh) * 2011-03-30 2012-10-10 无锡华润上华半导体有限公司 高压功率ldmos器件及其制造方法
CN105097927A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 一种提高soi器件击穿电压的器件新结构
CN107665923A (zh) * 2016-07-28 2018-02-06 瑞萨电子株式会社 半导体器件及其制造方法
CN107887426A (zh) * 2017-10-30 2018-04-06 济南大学 一种带有电荷可调型场板的p型ldmos结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101916784A (zh) * 2010-08-13 2010-12-15 四川长虹电器股份有限公司 Soi变埋氧层厚度器件及其制备方法
CN102723354A (zh) * 2011-03-30 2012-10-10 无锡华润上华半导体有限公司 高压功率ldmos器件及其制造方法
CN105097927A (zh) * 2014-05-22 2015-11-25 上海北京大学微电子研究院 一种提高soi器件击穿电压的器件新结构
CN107665923A (zh) * 2016-07-28 2018-02-06 瑞萨电子株式会社 半导体器件及其制造方法
CN107887426A (zh) * 2017-10-30 2018-04-06 济南大学 一种带有电荷可调型场板的p型ldmos结构

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110021655A (zh) * 2019-04-19 2019-07-16 西安电子科技大学 一种具有阶梯n型重掺杂埋层的半超结横向双扩散金属氧化物半导体场效应管
CN111710722A (zh) * 2020-07-16 2020-09-25 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
CN111710722B (zh) * 2020-07-16 2022-05-10 杰华特微电子股份有限公司 横向双扩散晶体管及其制造方法
CN111883594A (zh) * 2020-08-14 2020-11-03 华虹半导体(无锡)有限公司 横向扩散高压器件及其制造方法
CN113990937A (zh) * 2021-12-27 2022-01-28 江苏游隼微电子有限公司 一种单阱ldmos结构及制备方法

Similar Documents

Publication Publication Date Title
CN109300988A (zh) 一种ldmos及其制造方法
CN109216276B (zh) 一种mos管及其制造方法
US9620615B2 (en) IGBT manufacturing method
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
CN109244142A (zh) 一种ldmos及其制造方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN103050405B (zh) 一种dmos器件及其制作方法
CN107799419A (zh) 超级结功率器件及其制备方法
CN102842502B (zh) 绝缘栅双极晶体管及其制作方法
CN104810287A (zh) 双扩散金属氧化物晶体管制作方法及晶体管器件
CN107437570B (zh) 雪崩光电二极管及其制造方法
CN105810583B (zh) 横向绝缘栅双极型晶体管的制造方法
CN109119342A (zh) 一种功率器件及其制备方法
CN109860286A (zh) 门极可关断晶闸管及其制作方法
CN109273529A (zh) Mos型功率器件及其制备方法
CN113363315A (zh) 平面t型栅晶体管原胞结构及制作方法
US9590083B2 (en) ITC-IGBT and manufacturing method therefor
CN105551944A (zh) 功率晶体管的制造方法
CN109087942A (zh) 一种沟槽型三极管及其制作方法
CN109449205A (zh) 一种静电感应晶闸管及其制造方法
CN105225957A (zh) 沟槽型功率器件制作方法和沟槽型功率器件
CN109411347A (zh) 三极管及其制作方法
CN110534560B (zh) 一种静电感应晶体管的制造方法
CN110190029B (zh) 一种功率半导体器件的制备方法
CN109767982A (zh) 双极晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20190201

WW01 Invention patent application withdrawn after publication