CN107437570B - 雪崩光电二极管及其制造方法 - Google Patents
雪崩光电二极管及其制造方法 Download PDFInfo
- Publication number
- CN107437570B CN107437570B CN201610362765.9A CN201610362765A CN107437570B CN 107437570 B CN107437570 B CN 107437570B CN 201610362765 A CN201610362765 A CN 201610362765A CN 107437570 B CN107437570 B CN 107437570B
- Authority
- CN
- China
- Prior art keywords
- area
- conduction type
- type doped
- doped region
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 53
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000004020 conductor Substances 0.000 claims description 34
- 230000003667 anti-reflective effect Effects 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 230000007547 defect Effects 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 230000009286 beneficial effect Effects 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 238000010849 ion bombardment Methods 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000004744 fabric Substances 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 9
- 239000002210 silicon-based material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 230000003319 supportive effect Effects 0.000 description 2
- 101100207343 Antirrhinum majus 1e20 gene Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
- H01L31/03529—Shape of the potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
Abstract
本发明提出了一种雪崩光电二极管及其制造方法，该雪崩光电二极管的感光区与第一导电类型掺杂区以及第二导电类型掺杂区完全隔离，感光面积不受工作电压与雪崩增益的影响，而且感光区被所述第一导电类型掺杂区和第二导电类型掺杂区围绕，能够有效降低边缘漏电且暗电流低、信噪比高。
Description
技术领域
本发明属于基本电气元件领域，涉及半导体器件，特别涉及一种雪崩光电二极管及其制造方法。
背景技术
图1为现有的雪崩光电二极管，包括：硅衬底7、生长在硅衬底7上方的氧化层6,氧化层6和硅衬底7与硅材料器件层进行键合,硅材料器件层内形成有P型掺杂区域5、N型掺杂区域3和雪崩增益区域1，其中雪崩增益区域1夹杂在P型掺杂区域5与N型掺杂区域3之间，感光区4位于雪崩增益区域1之上，感光区4与雪崩增益区域1接触但不与P型掺杂区域5和N型掺杂区域3接触，P型掺杂区域5表面连接金属2作为阳极，N型掺杂区域3表面连接金属9作为阴极，感光区4表面连接金属8作为辅助电极。雪崩光电二极管工作时，阳极和阴极之间加反向电压，辅助电极电位低于阳极电位，使得感光区4由光产生的电子能够充分注入到雪崩增益区域1，通过放大输出电信号。
上述雪崩光电二极管，属于横向结构，即P型掺杂区域5与N型掺杂区域3形成的二极管结构为横向的，感光区4面积也小于雪崩区域1，而雪崩区域1是根据工作电压来定的，在一定工作电压和雪崩增益条件下，雪崩区域1的宽度基本固定，使得感光区4尺寸不够灵活，感光面积得到限制。另外，P型掺杂区域5与N型掺杂区域3都无法对感光区4形成闭环，存在边缘效应，导致雪崩光电二极管漏电。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种雪崩光电二极管及其制造方法，该雪崩光电二极管的感光区与雪崩二极管完全隔离，感光面积不受工作电压与雪崩增益的影响，而且不存在边缘漏电现象，暗电流低、信噪比高。
为了实现本发明的上述目的，本发明实施例提供了一种雪崩光电二极管，包括：基板；形成在所述基板上方的器件层；形成在所述器件层内的感光区、第一导电类型掺杂区、第二导电类型掺杂区和雪崩增益区，其中，所述第一导电类型掺杂区、雪崩增益区和第二导电类型掺杂区从下到上依次分布；所述第一导电类型掺杂区、第二导电类型掺杂区和雪崩增益区围绕所述感光区且不与所述感光区接触；形成在所述器件层上方的抗反射膜层；穿过所述抗反射膜层且与所述第二导电类型掺杂区连接的阳极金属区，穿过所述抗反射膜层且与所述感光区连接的感光金属区；以及穿过所述基板且与所述第一导电类型掺杂区连接的阴极金属区。
本发明的实施例雪崩光电二极管的感光区与第一导电类型掺杂区以及第二导电类型掺杂区完全隔离，感光面积不受工作电压与雪崩增益的影响，而且感光区被所述第一导电类型掺杂区和第二导电类型掺杂区围绕，能够有效降低边缘漏电且暗电流低、信噪比高。
优选地，所述感光区为硅缺陷引入感光区。
优选地，所述器件层的掺杂浓度为1e11/cm3-1e14/cm3。
优选地，所述第一导电类型掺杂区为N型掺杂，所述第二导电类型掺杂区为P型掺杂，所述第一导电类型掺杂区的掺杂浓度为1e18/cm3-1e19/cm3，所述第二导电类型掺杂区的掺杂浓度为1e18/cm3-1e19/cm3。
优选地，所述基板包括基板本体、形成在所述基板本体上表面的上表面氧化层和形成在所述基板本体下表面的下表面氧化层。
优选地，所述阴极金属区包括导体区、导体隔离区和阴极金属本体区，其中，所述导体区穿过所述基板本体、上表面氧化层和下表面氧化层且与所述第一导电类型掺杂区连接，所述导体隔离区围绕所述导体区，所述阴极金属本体区位于所述下表面氧化层的下方且与所述导体区连接。
本发明实施例还提供了一种雪崩光电二极管的制造的方法，包括以下步骤：提供器件层；在所述器件层内通过离子注入和高温退火的工艺从下到上依次形成第一导电类型掺杂区和雪崩增益区；提供基板，将所述器件层与所述基板进行键合；在所述器件层内通过离子注入和高温退火的工艺在所述雪崩增益区之上形成第二导电类型掺杂区，以及通过离子轰击的方式形成感光区，其中，所述第一导电类型掺杂区、第二导电类型掺杂区和雪崩增益区围绕所述感光区且不与所述感光区接触；在所述器件层的上方沉积抗反射膜层；通过刻蚀定义出穿过所述抗反射膜层且与所述第二导电类型掺杂区连接的阳极金属区，并通过溅射的方式形成所述阳极金属区；通过刻蚀定义出穿过所述抗反射膜层且与所述感光区连接的感光金属区，并通过溅射的方式形成所述感光金属区；以及形成穿过所述基板且与所述第一导电类型掺杂区连接的阴极金属区。
根据本发明实施例的雪崩光电二极管的制造方法，通过将感光区与第一导电类型掺杂区以及第二导电类型掺杂区完全隔离，使得感光面积不受工作电压与雪崩增益的影响，而且感光区被所述第一导电类型掺杂区和第二导电类型掺杂区围绕，能够有效降低边缘漏电且暗电流低、信噪比高。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是现有的雪崩光电二极管的剖面示意图；
图2是本发明的实施例中雪崩光电二极管的表面结构示意图1；
图3是本发明的实施例中雪崩光电二极管的表面结构示意图2；
图4是沿图2和图3中A-A方向的剖面视图；
图5是当施加反向电压时雪崩光电二极管的剖面视图；
图6-9是本发明实施例的雪崩光电二极管的系列制作工艺完成后的剖面视图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“正”、“背”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
图2是本实施例中雪崩光电二极管的表面结构示意图，图中的雪崩光电二极管的表面结构呈矩形，图3是本实施例中雪崩光电二极管的表面结构示意图，图中的雪崩光电二极管的表面结构呈圆形，图4是沿图2和图3中A-A方向的剖面视图，图中仅仅是示意的给出了各区域的尺寸，具体的尺寸可以根据器件参数的要求进行设计。
从图4中可见，本实施例中的雪崩光电二极管包括：基板，基板包括基板本体27、形成在基板本体27上表面的上表面氧化层26和形成在基板本体27下表面的下表面氧化层33。基板主要起支撑作用，方便后续加工工艺，本实施例中基板的材料采用硅，但并不限于硅材料。
形成在基板上方的器件层20，器件层20的材料采用硅，但并不限于硅材料。器件层的掺杂浓度优选地为1e11/cm3-1e14/cm3。
形成在器件层20内的感光区24、第一导电类型掺杂区25、第二导电类型掺杂区23和雪崩增益区21，其中第一导电类型掺杂区25、第二导电类型掺杂区23和雪崩增益区21围绕感光区24，第一导电类型掺杂区25、雪崩增益区21和第二导电类型掺杂区23从下到上依次分布，雪崩增益区21与感光区24不接触，第一导电类型掺杂区25和第二导电类型掺杂区23与感光区24不接触。由于第一导电类型掺杂区25、第二导电类型掺杂区23和雪崩增益区21形成雪崩二极管，该二极管呈纵向分布，在雪崩区域21宽度固定的条件下，能够很好的扩大感光区24的面积。
优选地，第一导电类型掺杂区25为N型掺杂，第二导电类型掺杂区23为P型掺杂，第一导电类型掺杂区25的掺杂浓度为1e18/cm3-1e19/cm3，第二导电类型掺杂区23的掺杂浓度为1e18/cm3-1e19/cm3。
形成在器件层20上方的抗反射膜层30，该抗反射膜层能够很好的增加光吸收效率；穿过抗反射膜层30且与第二导电类型掺杂区23连接的阳极金属区22，穿过抗反射膜层30且与感光区24连接的感光金属区31。抗反射膜层30内形成有穿孔，通过在通孔内填充金属形成阳极金属区22，从而与第二导电类型掺杂区23连接，即阳极金属区22与P型掺杂区连接。同样的，感光区24与感光金属区31连接。
穿过基板且与第一导电类型掺杂区25连接的阴极金属区，即阴极金属区与N型掺杂区连接。
如图5所示，上述雪崩光电二极管，当阴极金属区加高电位，阳极金属区22加低电位时，使得雪崩二极管反偏,雪崩增益区21与感光区24接触；连接感光区24的感光金属区31加比阳极金属区22电位更低的电位，当光信号入射到感光区24时，感光区24产生光生载流子，其在电位差的情况下，电子将注入雪崩区域21，使雪崩二极端发生雪崩；此时，将有电信号通过阴极金属区和阳极金属22区流出。
根据本发明的实施例的雪崩光电二极管，由于其感光区24与第一导电类型掺杂区25以及第二导电类型掺杂区23完全隔离，感光面积不受工作电压与雪崩增益的影响，而且感光区24被第一导电类型掺杂区25和第二导电类型掺杂区23围绕，能够有效降低边缘漏电且暗电流低、信噪比高。
作为本发明的一优选实施方式，感光区24为引入硅缺陷的感光区。引入硅缺陷的感光区可以通过离子注入形成，比如H+、He+等，也可进行电子辐照形成，目的是引入硅晶格缺陷，使硅能够感应近红外波长(1270nm～1740nm)的光信号，产生电子空穴对。感光区24在器件层20内部与雪崩区域21在加反向偏压时能够接触，但不与P型掺杂区域23和N型掺杂区域25接触。
作为本发明的另一优选实施方式，阴极金属区包括导体区29、导体隔离区28和阴极金属本体区32，其中，导体区29穿过基板本体27、上表面氧化层26和下表面氧化层33且与第一导电类型掺杂区25连接，导体隔离区28围绕导体区29，阴极金属本体区32位于下表面氧化层33的下方且与导体区29连接。其中，阴极金属本体区32通过导体区29与N型掺杂区连接，导体隔离区28起到隔离导体区29和基板的作用。
本发明还提供了一种雪崩光电二极管的制造方法，在本发明的一实施例中，雪崩光电二极管的工艺步骤如下：
S11：如图6A所示，提供器件层20，器件层20的材料采用硅，但并不限于硅材料。器件层的掺杂浓度优选地为1e11/cm3-1e14/cm3。
S12：如图6B所示，在器件层20内通过离子注入和高温退火的工艺从下到上依次形成第一导电类型掺杂区25和雪崩增益区21。其中，第一导电类型掺杂区25为N型掺杂，可以通过离子注入和高温扩散的方式形成，优选地掺杂浓度为1e18/cm3-1e19/cm3，其表面也可进行二次注入作为欧姆接触，优选地浓度在为e20/cm3量级。
S13：如图7所示，提供基板，将器件层20与基板进行键合。基板包括基板本体27、形成在基板本体27上表面的上表面氧化层26和形成在基板本体27下表面的下表面氧化层33。基板主要起支撑作用，方便后续加工工艺，本实施例中基板的材料采用硅，但并不限于硅材料。具体地，可以首先通过高温氧化形成上表面氧化层26而后下表面氧化层33。
S14：如图8所示，在器件层20内通过离子注入和高温退火的工艺在雪崩增益区21之上形成第二导电类型掺杂区23，第二导电类型掺杂区23为P型掺杂，可以通过离子注入和高温扩散的方式形成，第二导电类型掺杂区23的掺杂浓度为1e18/cm3-1e19/cm3，其表面也可进行二次注入作为欧姆接触，优选地浓度在1e20/cm3量级；以及通过离子轰击的方式形成感光区24，其中第一导电类型掺杂区25、第二导电类型掺杂区23和雪崩增益区21围绕感光区24，雪崩增益区21与感光区24不接触，第一导电类型掺杂区25和第二导电类型掺杂区23与感光区21不接触。
S15：如图9所示，在器件层20的上方沉积抗反射膜层30。
S16：通过刻蚀定义出穿过抗反射膜层30且与第二导电类型掺杂区23连接的阳极金属区22，并通过溅射的方式形成阳极金属区22；通过刻蚀定义出穿过抗反射膜层30且与感光区24连接的感光金属区31，并通过溅射的方式形成感光金属区31。
S17：形成穿过基板且与第一导电类型掺杂区25连接的阴极金属区。
根据本发明的实施例的雪崩光电二极管，由于其感光区24与第一导电类型掺杂区25以及第二导电类型掺杂区23完全隔离，感光面积不受工作电压与雪崩增益的影响，而且感光区24被第一导电类型掺杂区25和第二导电类型掺杂区23围绕，能够有效降低边缘漏电且暗电流低、信噪比高。
作为本发明的一优选实施方式，感光区24为引入硅缺陷的感光区。引入硅缺陷的感光区可以通过离子注入形成，比如H+、He+等，也可进行电子辐照形成，目的是引入硅晶格缺陷，使硅能够感应近红外波长(1270nm～1740nm)的光信号，产生电子空穴对。感光区24在器件层20内部与雪崩区域21在加反向偏压时能够接触，但不与P型掺杂区域23和N型掺杂区域25接触。
进一步地，如图7-9所示，阴极金属区包括导体区29、导体隔离区28和阴极金属本体区32。其中，导体区29穿过基板本体27、上表面氧化层26和下表面氧化层33且与第一导电类型掺杂区25连接，导体隔离区28围绕导体区29，阴极金属本体区32位于下表面氧化层33的下方且与导体区29连接。优选地，可以通过反应离子蚀刻工艺进行挖槽，刻蚀出贯穿基板的沟槽，通过高温氧化在沟槽内形成导体隔离区18，再通过一边沉积多晶硅材料一边掺杂的方式在沟槽内形成导体区29，同时在下表面氧化层33的下方沉积形成阴极金属本体区32。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
Claims (10)
1.一种雪崩光电二极管，其特征在于，包括：
基板；
形成在所述基板上方的器件层；
形成在所述器件层内的感光区、第一导电类型掺杂区、第二导电类型掺杂区和雪崩增益区，其中，所述第一导电类型掺杂区、雪崩增益区和第二导电类型掺杂区从下到上依次分布；所述第一导电类型掺杂区、第二导电类型掺杂区和雪崩增益区围绕所述感光区且不与所述感光区接触；
形成在所述器件层上方的抗反射膜层；
穿过所述抗反射膜层且与所述第二导电类型掺杂区连接的阳极金属区，穿过所述抗反射膜层且与所述感光区连接的感光金属区；以及
穿过所述基板且与所述第一导电类型掺杂区连接的阴极金属区。
2.如权利要求1所述的雪崩光电二极管，其特征在于，所述感光区为引入硅缺陷的感光区。
3.如权利要求1所述的雪崩光电二极管，其特征在于，所述器件层的掺杂浓度为1e11/cm3-1e14/cm3。
4.如权利要求1所述的雪崩光电二极管，其特征在于，所述第一导电类型掺杂区为N型掺杂，所述第二导电类型掺杂区为P型掺杂，所述第一导电类型掺杂区的掺杂浓度为1e18/cm3-1e19/cm3，所述第二导电类型掺杂区的掺杂浓度为1e18/cm3-1e19/cm3。
5.如权利要求1所述的雪崩光电二极管，其特征在于，所述基板包括基板本体、形成在所述基板本体上表面的上表面氧化层和形成在所述基板本体下表面的下表面氧化层。
6.如权利要求5所述的雪崩光电二极管，其特征在于，所述阴极金属区包括导体区、导体隔离区和阴极金属本体区，其中，所述导体区穿过所述基板本体、上表面氧化层和下表面氧化层且与所述第一导电类型掺杂区连接，所述导体隔离区围绕所述导体区，所述阴极金属本体区位于所述下表面氧化层的下方且与所述导体区连接。
7.一种雪崩光电二极管的制造方法，其特征在于，包括以下步骤：
提供器件层；
在所述器件层内通过离子注入和高温退火的工艺从下到上依次形成第一导电类型掺杂区和雪崩增益区；
提供基板，将所述器件层与所述基板进行键合；
在所述器件层内通过离子注入和高温退火的工艺在所述雪崩增益区之上形成第二导电类型掺杂区，以及通过离子轰击的方式形成感光区，其中，所述第一导电类型掺杂区、第二导电类型掺杂区和雪崩增益区围绕所述感光区且不与所述感光区接触；
在所述器件层的上方沉积抗反射膜层；
通过刻蚀定义出穿过所述抗反射膜层且与所述第二导电类型掺杂区连接的阳极金属区，并通过溅射的方式形成所述阳极金属区；通过刻蚀定义出穿过所述抗反射膜层且与所述感光区连接的感光金属区，并通过溅射的方式形成所述感光金属区；以及
形成穿过所述基板且与所述第一导电类型掺杂区连接的阴极金属区。
8.如权利要求7所述的雪崩光电二极管的制造方法，其特征在于，所述感光区为引入硅缺陷的感光区。
9.如权利要求8所述的雪崩光电二极管的制造方法，其特征在于，所述基板包括基板本体、形成在所述基板本体上表面的上表面氧化层和形成在所述基板本体下表面的下表面氧化层，所述基板的制造方法包括以下步骤：
对所基板本体进行高温氧化，所述基板本体的上下表面分别形成有上表面氧化层和下表面氧化层。
10.如权利要求9所述的雪崩光电二极管的制造方法，其特征在于，形成穿过所述基板且与所述第一导电类型掺杂区连接的阴极金属区，具体包括以下步骤：
刻蚀出贯穿所述基板的沟槽，通过高温氧化在所述沟槽内形成导体隔离区，然后对沟槽进行填充形成导体区，同时在所述下表面氧化层的下方沉积形成阴极金属本体区，其中，所述导体区穿过所述基板本体、上表面氧化层和下表面氧化层且与所述第一导电类型掺杂区连接，所述导体隔离区围绕所述导体区，所述阴极金属本体区与所述导体区连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610362765.9A CN107437570B (zh) | 2016-05-27 | 2016-05-27 | 雪崩光电二极管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610362765.9A CN107437570B (zh) | 2016-05-27 | 2016-05-27 | 雪崩光电二极管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107437570A CN107437570A (zh) | 2017-12-05 |
| CN107437570B true CN107437570B (zh) | 2019-07-26 |
Family
ID=60453694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610362765.9A Active CN107437570B (zh) | 2016-05-27 | 2016-05-27 | 雪崩光电二极管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107437570B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109216495B (zh) * | 2018-10-24 | 2023-12-29 | 芯思杰技术(深圳)股份有限公司 | 雪崩光电探测器、制作方法以及激光雷达系统 |
| US10854768B2 (en) * | 2018-12-20 | 2020-12-01 | Hewlett Packard Enterprise Development Lp | Optoelectronic component with current deflected to high-gain paths comprising an avalanche photodiode having an absorbing region on a p-doped lateral boundary, an n-doped lateral boundary and an amplifying region |
| CN109860315B (zh) * | 2019-02-27 | 2021-04-02 | 吉林大学 | 一种雪崩光电二极管 |
| CN114068754A (zh) * | 2021-12-29 | 2022-02-18 | 上海集成电路研发中心有限公司 | 双面雪崩光电二极管及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546789A (zh) * | 2008-03-28 | 2009-09-30 | Jds尤尼弗思公司 | 半导体光电二极管及其制造方法 |
| CN104247046A (zh) * | 2012-07-25 | 2014-12-24 | 惠普发展公司，有限责任合伙企业 | 具有缺陷辅助的硅吸收区域的雪崩光电二极管 |
| JP5735321B2 (ja) * | 2011-03-28 | 2015-06-17 | 株式会社スペクトラテック | 光検出器用高電圧回路 |
-
2016
- 2016-05-27 CN CN201610362765.9A patent/CN107437570B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546789A (zh) * | 2008-03-28 | 2009-09-30 | Jds尤尼弗思公司 | 半导体光电二极管及其制造方法 |
| JP5735321B2 (ja) * | 2011-03-28 | 2015-06-17 | 株式会社スペクトラテック | 光検出器用高電圧回路 |
| CN104247046A (zh) * | 2012-07-25 | 2014-12-24 | 惠普发展公司，有限责任合伙企业 | 具有缺陷辅助的硅吸收区域的雪崩光电二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107437570A (zh) | 2017-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107437570B (zh) | 雪崩光电二极管及其制造方法 | |
| WO2017047276A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN105793991A (zh) | 半导体装置 | |
| CN103035721B (zh) | 超级结器件及其制造方法 | |
| CN102969245A (zh) | 一种逆导型集成门极换流晶闸管制作方法 | |
| CN109300988A (zh) | 一种ldmos及其制造方法 | |
| CN105914231B (zh) | 电荷存储型igbt及其制造方法 | |
| CN110444471A (zh) | 一种3维分离栅沟槽电荷存储型igbt的制备方法 | |
| CN206976354U (zh) | 适用于深沟槽的功率半导体器件结构 | |
| CN106409898B (zh) | 一种具有埋氧化层的沟槽栅igbt及其制作方法 | |
| CN103094359A (zh) | 高压肖特基二极管及其制作方法 | |
| CN103762265B (zh) | 基于标准cmos工艺的新型光互连结构及其制备方法 | |
| CN102842502B (zh) | 绝缘栅双极晶体管及其制作方法 | |
| CN104638024A (zh) | 一种基于soi的横向恒流二极管及其制造方法 | |
| CN104701355B (zh) | 逆导型igbt半导体器件及制造方法 | |
| CN103765602B (zh) | 具有绕通连接的光伏电池 | |
| US8022494B2 (en) | Photodetector and manufacturing method thereof | |
| KR100928204B1 (ko) | 실리콘 에피층을 이용한 ｃｍｏｓ 기반의 평판형 애벌란시포토다이오드 및 그 제조 방법 | |
| CN108172507A (zh) | Mps-frd器件的加工方法 | |
| CN102280495A (zh) | 一种齐纳二极管及其制造方法 | |
| CN104966667B (zh) | Iii‑v族化合物半导体器件及其欧姆接触电阻改善方法 | |
| CN114899267A (zh) | 光电转换器件、感测装置、电子设备及制造方法 | |
| CN107359125A (zh) | 一种优化体二极管反向恢复特性的方法及装置 | |
| CN106558634B (zh) | 光电二极管及光电二极管的制造方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191204 Address after: 518119 1 Yanan Road, Kwai Chung street, Dapeng New District, Shenzhen, Guangdong Patentee after: Shenzhen BYD Microelectronics Co., Ltd. Address before: BYD 518118 Shenzhen Road, Guangdong province Pingshan New District No. 3009 Patentee before: Biyadi Co., Ltd. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Patentee after: BYD Semiconductor Co.,Ltd. Address before: 518119 No.1 Yan'an Road, Kwai Chung street, Dapeng New District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN BYD MICROELECTRONICS Co.,Ltd. |