CN107799419A - 超级结功率器件及其制备方法 - Google Patents
超级结功率器件及其制备方法 Download PDFInfo
- Publication number
- CN107799419A CN107799419A CN201610798678.8A CN201610798678A CN107799419A CN 107799419 A CN107799419 A CN 107799419A CN 201610798678 A CN201610798678 A CN 201610798678A CN 107799419 A CN107799419 A CN 107799419A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- area
- conductivity type
- type
- conduction type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 230000005611 electricity Effects 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 150000002500 ions Chemical class 0.000 description 73
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000001259 photo etching Methods 0.000 description 11
- 239000003795 chemical substances by application Substances 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 229940090044 injection Drugs 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000004528 spin coating Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- -1 phosphonium ion Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000003340 mental effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Abstract
本发明实施例提供了一种超级结功率器件及其制备方法，该方法包括：提供第一导电类型的衬底；在衬底的上方形成第一导电类型的第一外延层；在第一外延层上方形成交替相间的第一导电类型柱区和第二导电类型柱区；在第二导电类型柱区顶部形成具有第二导电类型的体区，体区超出相对应的第二导电类型柱区的两侧并延伸至第一导电类型柱区；在体区和第一导电类型柱区上方形成栅极氧化层和多晶硅层，并图案化刻蚀形成栅极区；进行第一导电类型的离子注入，在体区内形成源区。本发明实施例提供了一种超级结功率器件及其制备方法，导通电阻较小，耐压性能较高，并且工艺流程较少，制造成本较低。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种超级结功率器件及其制备方法。
背景技术
功率半导体器件是实现电能转换和控制必不可少的核心器件。随着节能减排、绿色环保理念的确立与推进，功率半导体的重要性日益提高，应用前景越来越广阔。国家已将促进新型电力电子芯片和器件的产业发展作为重要战略目标。
垂直双扩散金属氧化物半导体(Vertical Double-diffused Mental OxideSemiconductor，VDMOS)器件，有输入阻抗高、驱动功率低、开关速度快、热稳定性好等优点，成为目前应用最为广泛的新型功率器件。常规结构的VDMOS，随着击穿电压的提高，外延层电阻率和厚度需要增大，导致导通电阻将会很大，导通电阻与击穿电压关系为：R∝BV2.5，这就是通常所说的“硅极限”。为了减小导通电阻或突破硅极限，现在主流的技术是采用超结技术。
现有技术之一采用在N型衬底上经过多次的N型外延和B注入，通过长时间扩散来形成所需结构。该实现方案，超结结构受外延厚度及扩散限制，为了实现较高深宽比，需要增加外延次数，成本较高。现有技术之二是在N型衬底上生长一定厚度的N型外延层，在这个外延层上刻蚀30～50微米的沟槽，然后在沟槽里填充一定掺杂的P型外延层来形成超结。因为这个沟槽深度往往在30微米以上，实际过程中极易出现空隙和缺陷，对器件的可靠性是一个挑战，且工艺要求非常高。
发明内容
有鉴于此，本发明实施例提供了一种超级结功率器件及其制备方法，导通电阻较小，耐压性能较高，并且工艺流程较少，制造成本较低。
第一方面，本发明实施例提供了一种超级结功率器件的制备方法，该方法包括：
提供第一导电类型的衬底；
在所述衬底的上方形成第一导电类型的第一外延层；
在所述第一外延层上方进行第一导电类型的离子注入以使所述第一外延层的第一导电类型离子的浓度由上而下逐渐降低，在所述第一外延层上方进行第二导电类型的离子注入以在所述第一外延层内形成交替相间的第一导电类型柱区和第二导电类型柱区；
在所述第二导电类型柱区顶部形成具有第二导电类型的体区，所述体区超出相对应的所述第二导电类型柱区的两侧并延伸至所述第一导电类型柱区；
在所述体区和所述第一导电类型柱区上方形成栅极氧化层和多晶硅层，并图案化刻蚀形成栅极区；
进行第一导电类型的离子注入，在所述体区内形成源区；
在所述源区和所述栅极区上分别形成源极金属和栅极金属，在所述衬底远离所述外延层的一侧形成漏极金属。
可选地，在所述第二导电类型柱区顶部形成具有第二导电类型的体区，所述体区超出相对应的所述第二导电类型柱区的两侧并延伸至所述第一导电类型柱区之前，重复执行n次下列操作：
在所述衬底的上方形成第一导电类型的第二外延层；
在所述第二外延层上方进行第一导电类型的离子注入以使所述第二外延层的第一导电类型离子的浓度由上而下逐渐降低，在所述第二外延层上方进行第二导电类型的离子注入以在所述第二外延层内形成交替相间的第一导电类型柱区和第二导电类型柱区；在垂直于所述第二外延层方向上；
其中，n为正整数。
可选地，在所述第二导电类型柱区顶部形成具有第二导电类型的体区，所述体区超出相对应的所述第二导电类型柱区的两侧并延伸至所述第一导电类型柱区之前，重复执行n次操作之后，第一外延层以及n个第二外延层中的所述第二导电类型柱区的总深宽比为0.6(n+1)～1.8(n+1)。
可选地，所述第一外延层的厚度为5～20微米，且电阻率为0.5～5欧姆·厘米。
可选地，1≤n≤6。
可选地，在所述第二导电类型柱区顶部形成具有第二导电类型的体区，所述体区超出相对应的所述第二导电类型柱区的两侧并延伸至所述第一导电类型柱区之前，每次在所述衬底的上方形成的所述第二导电类型的第二外延层的厚度为5～12微米，且电阻率大于20欧姆·厘米。
可选地，在所述第一外延层或所述第二外延层上方进行第一导电类型的离子注入以使所述第一外延层或所述第二外延层的第一导电类型离子的浓度由上而下逐渐降低的所述第一导电类型的离子注入的离子浓度为2e11～1e14原子数每平方厘米。
可选地，所述第二导电类型的离子注入的离子浓度为1e12～1e14原子数每 平方厘米。
可选地，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述第一导电类型为N型，所述第二导电类型为P型。
第二方面，本发明实施例提供了一种超级结功率器件，采用权利要求1-9中任一所述的方法形成。
本发明实施例提供的超级结功率器件及其制备方法，与传统VDMOS器件相比，通过在外延层上方进行第一导电类型的离子注入以使外延层的第一导电类型离子的浓度由上而下逐渐降低，在外延层上方进行第二导电类型的离子注入以在所述外延层内形成交替相间的第一导电类型柱区和第二导电类型柱区，因为在外延层中存在第一导电类型的离子浓度差，根据扩散速率和浓度正相关的原理，使得在高温扩散后，形成深宽比较深的第二导电类型柱区，实现了导通电阻较小，耐压性能较高，并且工艺流程较少，制造成本较低的技术效果。
附图说明
下面将通过参照附图详细描述本发明或现有技术的示例性实施例，使本领域的普通技术人员更清楚本发明的上述及其他特征和优点，附图中：
图1为本发明实施例一提供的一种超级结功率器件的制备方法流程示意图；
图2a-图2i为本发明实施例一提供的一种超级结功率器件的制备方法各步骤对应的剖面图；
图3为本发明实施例二提供的一种超级结功率器件的制备方法流程示意 图；
图4a-图4m为本发明实施例二提供的一种超级结功率器件的制备方法各步骤对应的剖面图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明实施例一提供的一种超级结功率器件的制备方法流程示意图；
图2a-图2i为本发明实施例一提供的一种超级结功率器件的制备方法各步骤对应的剖面图。
参见图1，本实施例提供了一种超级结功率器件的制备方法，该方法包括如下步骤：
步骤110、提供第一导电类型的衬底。
参考图2a，本实施例是以N沟道VDMOS器件为例，其中第一导电类型为N型，本实施例需要提供N型衬底。在本实施例中，对单晶硅片进行N型离子重掺杂，N型离子重掺杂可以用N+来表示，N型离子例如可以为磷离子或砷离子，形成N+衬底200。示例性地，衬底材料选取的例如可以是<100>晶向、电 阻率为0.003欧姆·厘米的磷掺杂的N型单晶硅。这主要是因为<100>晶向较<111>晶向来说，具有更小的界面态密度和相对较高的迁移率，可以获得较大的导通电流。在制作器件时，还可以用碳化硅、砷化镓、磷化铟或锗硅等半导体材料替代硅。
步骤120、在所述衬底的上方形成第一导电类型的第一外延层。
参见图2b，本实施例采用外延法，在N+衬底200的<100>晶向上生长N型离子轻掺杂单晶硅，N型离子轻掺杂可以用N-来表示，形成N-第一外延层201，N-第一外延层201的厚度及掺杂浓度直接决定VDMOS器件的击穿电压。外延生长就是指在N+衬底200上生长具有相同或接近的结晶学取向的薄层单晶的过程。可选地，所述第一外延层201的厚度为5～20微米，且电阻率为0.5～5欧姆·厘米。
步骤130、在所述第一外延层上方进行第一导电类型的离子注入以使所述第一外延层的第一导电类型离子的浓度由上而下逐渐降低，在所述第一外延层上方进行第二导电类型的离子注入以在所述第一外延层内形成交替相间的第一导电类型柱区和第二导电类型柱区。
参考图2c，在第一外延层201上方进行N型离子注入，使第一外延层201的N型离子的浓度由上而下逐渐降低。
参考图2d，通过旋涂光刻胶、曝光显影形成具有P型柱区图案的光刻胶图案700，然后进行P型的离子注入以在所述第一外延层201内形成交替相间的N型柱区202和P型柱区203。本步骤中第二导电类型注入的离子可以为硼离子。
可选地，N型的离子注入的离子浓度为2e11～1e14原子数每平方厘米。可选地，P型的离子注入的离子浓度为1e12～1e14原子数每平方厘米。
为激活注入的离子，优选的，在剥离光刻胶图案500之后，还可以进行高温退火。
可选地，本发明实施例中第一外延层中P型柱区的深宽比的范围是0.6～1.8。
步骤140、在所述第二导电类型柱区顶部形成具有第二导电类型的体区，所述体区超出相对应的所述第二导电类型柱区的两侧并延伸至所述第一导电类型柱区。
参考图2e，在P型柱区203顶部形成P型体区204，P型体区204超出相对应的P型柱区203的两侧并延伸至N型柱区202。
具体工艺流程如下：
通过光刻、离子注入工艺，可以直接在做好的交替相间的P型柱区203和N型柱区202上面通过离子注入形成P型体区204。优选的，形成P型体区204后进行高温退火进行离子激活。
步骤150、在所述体区和所述第一导电类型柱区上方形成栅极氧化层和多晶硅层，并图案化刻蚀形成栅极区。
参考图2f，在P型体区204和N型柱区202上方形成栅氧化层206和多晶硅层207。参见2g，图案化刻蚀成栅极区。
可选的，例如可以通过热氧化工艺形成栅氧化层206。本发明实施例中在制备栅氧化层206时通常可以采用干氧氧化，该工艺方法的好处是得到的栅氧化层的界面态密度小，质量致密，因此可以有效地防止栅氧化层的击穿。可选的，可以通过淀积工艺形成多晶硅层207。多晶硅层207可采用低压化学气相淀积法形成。参见图2g，通过旋涂光刻胶、曝光显影形成具有栅极区的光刻胶图案600，然后采用干法刻蚀的方式同时刻蚀掉未被光刻胶层图案800覆盖的 多晶硅层207和其下方的栅氧化层206，暂时保留光刻胶图案600。
步骤160、进行第一导电类型的离子注入，在所述体区内形成源区。
参考图2h，本实施例中，以步骤150中形成栅极区时的光刻胶图案600为掩膜，注入N型杂质，经退火形成高掺杂N型源区205，去除光刻胶图案600。N型源区205位于P型体区204内的顶端，上表面与栅氧化层206部分接触。
步骤170、在所述源区和所述栅极区上分别形成源极金属和栅极金属，在所述衬底远离所述外延层的一侧形成漏极金属。
参考图2i，在源区205和栅极区上分别形成源极金属209和栅极金属208，在衬底200远离第一外延层201的一侧形成漏极金属210。本实施例中，在器件的上表面及背面淀积金属层，形成金属层的方法可以为金属化学气相淀积法，然后再通过干法刻蚀或者湿法刻蚀的方式形成源极金属209、栅极金属208以及漏极金属210。此外还可以通过蒸镀的方法通过掩膜版直接形成源极金属209、栅极金属208以及漏极金属210。
本发明实施例提供的超级结功率器件的制备方法，与传统VDMOS器件相比，通过在第一外延层201上方进行N型的离子注入以使第一外延层201的N型离子的浓度由上而下逐渐降低，在第一外延层201上方进行P型的离子注入以在第一外延层201内形成交替相间的N型柱区202和P型柱区203，因为在外延层中存在N型的离子浓度差，根据扩散速率和浓度正相关的原理，使得在高温扩散后，形成深宽比较深的第二导电类型柱区，实现了导通电阻较小，耐压性能较高，并且工艺流程较少，制造成本较低的技术效果。
本发明实施例提供的技术方案，其中是以第一导电类型为N型，第二导电类型为P型为例进行说明VDMOS器件的制备方法，另外，对于上述第一导电类型P型，第二导电类型为N型的情况也同样适用。
实施例二
图3为本发明实施例二提供的一种超级结功率器件的制备方法流程示意图，图4a-图4m为本发明实施例二提供的一种超级结功率器件的制备方法各步骤对应的剖面图。
在上述实施例的基础上，本实施例根据器件的击穿电压的不同可制作不同深宽比的第二导电类型柱区。具体步骤如下：
步骤210、提供第一导电类型的衬底。
参考图4a，本实施例是以N沟道VDMOS器件为例，其中第一导电类型为N型。
步骤220、在所述衬底的上方形成第一导电类型的第一外延层。
参见图4b，本实施例采用外延法，在N+衬底300的<100>晶向上生长N型离子轻掺杂单晶硅，N型离子轻掺杂可以用N-来表示，形成N-第一外延层301，N-第一外延层301的厚度及掺杂浓度直接决定VDMOS器件的击穿电压。可选地，所述第一外延层301的厚度为5～20微米，且电阻率为0.5～5欧姆·厘米。
步骤230、在所述第一外延层上方进行第一导电类型的离子注入以使所述第一外延层的第一导电类型离子的浓度由上而下逐渐降低，在所述第一外延层上方进行第二导电类型的离子注入以在所述第一外延层内形成交替相间的第一导电类型柱区和第二导电类型柱区。
参考图4c，在第一外延层301上方进行N型离子注入，使第一外延层301的N型离子的浓度由上而下逐渐降低。
参考图4d，通过旋涂光刻胶、曝光显影形成具有P型柱区(第二导电类型柱区)图案的光刻胶图案700，然后进行P型(第二导电类型)的离子注入以在所述第一外延层301内形成交替相间的N型柱区302(第一导电类型柱区)和P型柱区303(第二导电类型柱区)。本步骤中第二导电类型注入的离子可以为硼离子。
可选地，N型的离子注入的离子浓度为2e11～1e14原子数每平方厘米。可选地，P型的离子注入的离子浓度为1e12～1e14原子数每平方厘米。
步骤240、重复执行n次下列操作：在所述第一外延层的上方形成第一导电类型的第二外延层；在所述第二外延层上方进行第一导电类型的离子注入以使所述第二外延层的第一导电类型离子的浓度由上而下逐渐降低，在所述第二外延层上方进行第二导电类型的离子注入以在所述第二外延层内形成交替相间的第一导电类型柱区和第二导电类型柱区；其中，n为正整数。
参见图4e，本实施例采用外延法，在第一外延层301的上方，形成N-第二外延层401，N-第二外延层401的厚度及掺杂浓度直接决定VDMOS器件的击穿电压。第二外延层的材料与第一外延层的材料可以是相同的，也可以是不同的。可选地，所述第二外延层401的厚度为5～12微米，且电阻率大于20欧姆·厘米。
参考图4f，在第二外延层401上方进行N型离子注入，使第二外延层401的N型离子的浓度由上而下逐渐降低。
参考图4g，在第二外延层401上方进行P型离子注入以在第二外延层401内形成交替相间的N型柱区402和P型柱区403。
图4h为重复执行n次步骤240后的剖面结构示意图。其中n为正整数，n 的选取可以依据VDMOS器件需要的耐压范围而定。
可选地，每次在第二外延层401中注入N型离子的离子浓度为2e11～1e14原子数每平方厘米。可选地，在每个第二外延层401中形成P型柱区的P型离子注入的离子浓度为1e12～1e14原子数每平方厘米。
可选的，在垂直于衬底方向上形成n+1个P型柱区(包括一个P型柱区303和n个P型柱区403)后，为激活杂质离子，进行高温退火。
可选地，每次在第二外延层401上形成的P型柱区403的深宽比均为0.6～1.8。
那么，在垂直于的衬底方向上形成n+1个第二P型柱区的总的深宽比的范围是0.6(n+1)～1.8(n+1)。
可选地，1≤n≤6。
步骤250、在所述第二导电类型柱区顶部形成具有第二导电类型的体区，所述体区超出相对应的所述第二导电类型柱区的两侧并延伸至所述第一导电类型柱区。
参考图4i，在P型柱区403顶部形成P型体区304，P型体区304超出相对应的P型柱区403的两侧并延伸至N型柱区402。
具体工艺流程如下：通过光刻、离子注入工艺，可以直接在做好的交替相见的P型柱区403和N型柱区402上面通过离子注入形成P型体区304，然后再进行高温退火进行离子激活。
步骤260、在所述体区和所述第一导电类型柱区上方形成栅极氧化层和多晶硅层，并图案化刻蚀形成栅极区。
参考图4j，P型体区304和N型柱区402上方形成栅氧化层306和多晶硅层307。参见4k，图案化刻蚀成栅极区。
可选的，例如通过热氧化工艺形成栅氧化层306。本发明实施例中在制备栅氧化层306时通常可以采用干氧氧化，该工艺方法的好处是得到的栅氧化层的界面态密度小，质量致密，因此可以有效地防止栅氧化层的击穿。通过淀积工艺形成多晶硅层307。多晶硅层307可采用低压化学气相淀积法形成。参见图4k，通过旋涂光刻胶、曝光显影形成具有栅极区的光刻胶图案800，然后采用干法刻蚀的方式同时刻蚀掉未被光刻胶层800覆盖的多晶硅层307和其下方的栅氧化层306，暂时保留光刻胶层800。
步骤270、进行第一导电类型的离子注入，在所述体区内形成源区。
参考图4l，本实施例中，以步骤260中形成栅极区时的光刻胶图案800为掩膜，注入N型杂质，经退火形成高掺杂N型源区305，去除光刻胶图案800。N型源区305位于P型体区304内的顶端，上表面与栅氧化层306部分接触。
步骤280、在所述源区和所述栅极区上分别形成源极金属和栅极金属，在所述衬底远离所述外延层的一侧形成漏极金属。
参考图4m，在源区305和栅极区上分别形成源极金属309和栅极金属308，在衬底300远离第一外延层301的一侧形成漏极金属310。
在上述实施例的基础上，在垂直于衬底方向上形成多个第二导电类型柱区，在第一外延层上形成多个交替相间的N型柱区302和P型柱区303之后，还进行了多次第二外延层的生长，并且每次在第二外延层上形成交替相间的N型柱区402和P型柱区403之前，均在第二外延层上进行一次N型离子注入，因为在第二外延层中存在N型的离子浓度差，根据扩散速率和浓度正相关的原理，使得在高温扩散后，形成深宽比较深的第二导电类型柱区，所以可以通该方法 制备的超级结功率器件的导通电阻较小，耐压性能较高，并且工艺流程较少，制造成本较低的技术效果。并且可以根据器件需要的耐压范围，通过适应性调整第二外延层的层数，改变垂直于衬底方向上总的P型柱区的个数，合理安排总的P型柱区403的深宽比的范围。
本发明实施例提供的技术方案，其中是以第一导电类型为N型，第二导电类型为P型为例进行说明VDMOS器件的制备方法，另外，对于上述第一导电类型P型，第二导电类型为N型的情况也同样适用。
实施例三
本发明实施例提供了一种超级结功率器件，该本半导体器件可以通过上述实施例的制备方法制成。具体的，以图2i为例，本发明实施例提供的超级结功率器件包括：
N型衬底200。在衬底200的上方形成N型第一外延层201。第一外延层201上方交替相间的N型柱区202和P型柱区203。在P型柱区203顶部形成具有P型的体区204，体区204超出相对应的P型柱区203的两侧并延伸至N型柱区202。在体区204和N型柱区202上方为栅极区。在体区204内有源区205；在源区204和栅极区上分别有源极金属209和栅极金属208，在所述衬底远离所述外延层的一侧为漏极金属210。
本发明实施例提供的超级结功率器件，具有深宽比较深的P型柱区，导通电阻较小，耐压性能较高，并且工艺流程较少，制造成本较低。
可选地，参见图4m，在P型柱区303顶部还有n个P型柱区403，N型柱区302上具有n个N型柱区402，距离衬底300最远的P型柱区403上设置有 P型体区304，P型体区304超出相对应的P型柱区403的两侧并延伸至N型柱区402。
可选的，P型柱区303或P型柱区403的深宽比为0.6～1.8。
可选的，沿垂直于衬底方向上的n+1个P型柱区(包括1个P型柱区303和n个P型柱区403)总深宽比为0.6(n+1)～1.8(n+1)。
可选地，用于形成多个交替相间的P型柱区303和N型柱区302的第一外延层的厚度为10～20微米，且电阻率为1～5欧姆·厘米。沿垂直于第一外延层的方向，P型柱区303的厚度小于第一外延层的厚度。
可选地，1≤n≤6。
可选地，每次用于形成多个交替相间的P型柱区403和N型柱区402的第二外延层的厚度为7～12微米，且电阻率大于20欧姆·厘米。
可选地，在第一外延层和第二外延层上方进行N型的离子注入以使第一外延层和第二外延层的N型离子的浓度由上而下逐渐降低的N型离子注入的离子浓度为2e11～1e14原子数每平方厘米。
可选地，P型柱区303和/或P型柱区403中P型的离子注入离子浓度为1e12～1e14原子数每平方厘米。
本发明实施例提供的技术方案，其中是以第一导电类型为N型，第二导电类型为P型为例进行说明VDMOS器件的结构，另外，对于上述第一导电类型P型，第二导电类型为N型的情况也同样适用。
上述仅对本发明中的具体实施例加以说明，但并不能作为本发明的保护范 围，凡是依据本发明中的设计精神所做出的等效变化或修饰或等比例放大或缩小等，均应认为落入本发明的保护范围。
Claims (10)
1.一种超级结功率器件的制备方法，其特征在于，包括：
提供第一导电类型的衬底；
在所述衬底的上方形成第一导电类型的第一外延层；
在所述第一外延层上方进行第一导电类型的离子注入以使所述第一外延层的第一导电类型离子的浓度由上而下逐渐降低，在所述第一外延层上方进行第二导电类型的离子注入以在所述第一外延层内形成交替相间的第一导电类型柱区和第二导电类型柱区；
在所述第二导电类型柱区顶部形成具有第二导电类型的体区，所述体区超出相对应的所述第二导电类型柱区的两侧并延伸至所述第一导电类型柱区；
在所述体区和所述第一导电类型柱区上方形成栅极氧化层和多晶硅层，并图案化刻蚀形成栅极区；
进行第一导电类型的离子注入，在所述体区内形成源区；
在所述源区和所述栅极区上分别形成源极金属和栅极金属，在所述衬底远离所述外延层的一侧形成漏极金属。
2.根据权利要求1所述的方法，其特征在于，在所述第二导电类型柱区顶部形成具有第二导电类型的体区，所述体区超出相对应的所述第二导电类型柱区的两侧并延伸至所述第一导电类型柱区之前，重复执行n次下列操作：
在所述衬底的上方形成第一导电类型的第二外延层；
在所述第二外延层上方进行第一导电类型的离子注入以使所述第二外延层的第一导电类型离子的浓度由上而下逐渐降低，在所述第二外延层上方进行第二导电类型的离子注入以在所述第二外延层内形成交替相间的第一导电类型柱区和第二导电类型柱区；
其中，n为正整数。
3.根据权利要求2所述的方法，其特征在于，在所述第二导电类型柱区顶部形成具有第二导电类型的体区，所述体区超出相对应的所述第二导电类型柱区的两侧并延伸至所述第一导电类型柱区之前，重复执行n次操作之后，第一外延层以及n个第二外延层中的所述第二导电类型柱区的总深宽比为0.6(n+1)～1.8(n+1)。
4.根据权利要求1所述的方法，其特征在于，所述第一外延层的厚度为5～20微米，且电阻率为0.5～5欧姆·厘米。
5.根据权利要求2所述的方法，其特征在于，1≤n≤6。
6.根据权利要求2所述的方法，其特征在于，在所述第二导电类型柱区顶部形成具有第二导电类型的体区，所述体区超出相对应的所述第二导电类型柱区的两侧并延伸至所述第一导电类型柱区之前，每次在所述衬底的上方形成的所述第二导电类型的第二外延层的厚度为5～12微米，且电阻率大于20欧姆·厘米。
7.根据权利要求2所述的方法，其特征在于，在所述第一外延层或所述第二外延层上方进行第一导电类型的离子注入以使所述第一外延层或所述第二外延层的第一导电类型离子的浓度由上而下逐渐降低的所述第一导电类型的离子注入的离子浓度为2e11～1e14原子数每平方厘米。
8.根据权利要求1所述的方法，其特征在于，所述第二导电类型的离子注入的离子浓度为1e12～1e14原子数每平方厘米。
9.根据权利要求1-8任一所述的方法，其特征在于，包括：
所述第一导电类型为P型，所述第二导电类型为N型；或者，所述第一导电类型为N型，所述第二导电类型为P型。
10.一种超级结功率器件，其特征在于，采用权利要求1-9中任一所述的方法形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610798678.8A CN107799419A (zh) | 2016-08-31 | 2016-08-31 | 超级结功率器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610798678.8A CN107799419A (zh) | 2016-08-31 | 2016-08-31 | 超级结功率器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107799419A true CN107799419A (zh) | 2018-03-13 |
Family
ID=61530437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610798678.8A Pending CN107799419A (zh) | 2016-08-31 | 2016-08-31 | 超级结功率器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107799419A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346524A (zh) * | 2018-09-30 | 2019-02-15 | 重庆大学 | 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件 |
| CN109686781A (zh) * | 2018-12-14 | 2019-04-26 | 无锡紫光微电子有限公司 | 一种多次外延的超结器件制作方法 |
| CN109713029A (zh) * | 2018-12-14 | 2019-05-03 | 无锡紫光微电子有限公司 | 一种改善反向恢复特性的多次外延超结器件制作方法 |
| CN110010693A (zh) * | 2019-05-07 | 2019-07-12 | 无锡紫光微电子有限公司 | 一种高压深沟槽型超结mosfet的结构及其制作方法 |
| CN111370305A (zh) * | 2020-04-30 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | 深沟槽型超级结器件及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1494160A (zh) * | 2002-09-25 | 2004-05-05 | ��ʽ���綫֥ | 功率半导体元件 |
| CN102800701A (zh) * | 2011-05-25 | 2012-11-28 | 快捷韩国半导体有限公司 | 具有超结的半导体装置及其制造方法 |
| CN103021863A (zh) * | 2011-09-27 | 2013-04-03 | 万国半导体股份有限公司 | 精确校准及自平衡的超级结器件的制备方法 |
| CN105529262A (zh) * | 2014-09-29 | 2016-04-27 | 无锡华润华晶微电子有限公司 | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 |
-
2016
- 2016-08-31 CN CN201610798678.8A patent/CN107799419A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1494160A (zh) * | 2002-09-25 | 2004-05-05 | ��ʽ���綫֥ | 功率半导体元件 |
| CN102800701A (zh) * | 2011-05-25 | 2012-11-28 | 快捷韩国半导体有限公司 | 具有超结的半导体装置及其制造方法 |
| CN103021863A (zh) * | 2011-09-27 | 2013-04-03 | 万国半导体股份有限公司 | 精确校准及自平衡的超级结器件的制备方法 |
| CN105529262A (zh) * | 2014-09-29 | 2016-04-27 | 无锡华润华晶微电子有限公司 | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346524A (zh) * | 2018-09-30 | 2019-02-15 | 重庆大学 | 一种具有阶梯浓度多晶硅侧墙结构的超结vdmos器件 |
| CN109686781A (zh) * | 2018-12-14 | 2019-04-26 | 无锡紫光微电子有限公司 | 一种多次外延的超结器件制作方法 |
| CN109713029A (zh) * | 2018-12-14 | 2019-05-03 | 无锡紫光微电子有限公司 | 一种改善反向恢复特性的多次外延超结器件制作方法 |
| CN109713029B (zh) * | 2018-12-14 | 2021-08-03 | 无锡紫光微电子有限公司 | 一种改善反向恢复特性的多次外延超结器件制作方法 |
| CN110010693A (zh) * | 2019-05-07 | 2019-07-12 | 无锡紫光微电子有限公司 | 一种高压深沟槽型超结mosfet的结构及其制作方法 |
| CN110010693B (zh) * | 2019-05-07 | 2024-03-12 | 无锡紫光微电子有限公司 | 一种高压深沟槽型超结mosfet的结构及其制作方法 |
| CN111370305A (zh) * | 2020-04-30 | 2020-07-03 | 上海华虹宏力半导体制造有限公司 | 深沟槽型超级结器件及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3938964B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| CN107799419A (zh) | 超级结功率器件及其制备方法 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| KR100731141B1 (ko) | 반도체소자 및 그의 제조방법 | |
| JP2009004668A (ja) | 半導体装置 | |
| CN103855222B (zh) | 半导体器件和制造半导体器件的方法 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| JP2004342660A (ja) | 半導体装置及びその製造方法 | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| CN102569411A (zh) | 半导体器件及其制作方法 | |
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| CN102299072A (zh) | 沟槽型超级结器件的制作方法及得到的器件 | |
| CN101916729B (zh) | 具有多层超结结构的绝缘体上硅ldmos器件制作方法 | |
| CN106571394A (zh) | 功率器件及其制造方法 | |
| JP2002368216A (ja) | 半導体素子及びその製造方法 | |
| CN108336152A (zh) | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 | |
| CN114512406A (zh) | 超结器件的制造方法 | |
| KR20170122335A (ko) | 트렌치형 필러 옥사이드를 이용한 탄화규소 슈퍼정션 모스펫 및 그 제조방법 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN104409334B (zh) | 一种超结器件的制备方法 | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| CN105529262A (zh) | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 | |
| CN103443926B (zh) | 半导体器件及相关制造方法 | |
| JP2006294968A (ja) | 半導体装置およびその製造方法 | |
| CN103681817B (zh) | Igbt器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180313 |