JP2002368216A - 半導体素子及びその製造方法 - Google Patents

半導体素子及びその製造方法

Info

Publication number
JP2002368216A
JP2002368216A JP2001175041A JP2001175041A JP2002368216A JP 2002368216 A JP2002368216 A JP 2002368216A JP 2001175041 A JP2001175041 A JP 2001175041A JP 2001175041 A JP2001175041 A JP 2001175041A JP 2002368216 A JP2002368216 A JP 2002368216A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
layer
trench
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001175041A
Other languages
English (en)
Other versions
JP4728508B2 (ja
Inventor
Wataru Saito
渉 齋藤
Ichiro Omura
一郎 大村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001175041A priority Critical patent/JP4728508B2/ja
Priority to EP02012374A priority patent/EP1267415A3/en
Priority to US10/163,651 priority patent/US6693338B2/en
Priority to KR10-2002-0032304A priority patent/KR100491989B1/ko
Priority to CNA200510099510XA priority patent/CN1767211A/zh
Priority to CNB021482292A priority patent/CN1329999C/zh
Publication of JP2002368216A publication Critical patent/JP2002368216A/ja
Priority to US10/714,916 priority patent/US6919610B2/en
Application granted granted Critical
Publication of JP4728508B2 publication Critical patent/JP4728508B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 高耐圧で、且つ低オン抵抗の電力用半導体素
子を少ない製造工程で提供することを目的とする。 【解決手段】 ｎ−型ドリフト層（１）にトレンチを形
成し、斜め方向からのイオン注入によりｐ型リサーフ層
（４）を形成し、トレンチを結晶成長により埋め込むこ
とで第２のｎ−ドリフト層（５）を形成することにより
縦型リサーフ構造を形成し、低オン抵抗のパワーＭＯＳ
ＦＥＴを形成する。これにより、、結晶成長の回数を大
幅に減らしつつ、耐圧が高くオン抵抗が低いパワーＭＯ
ＳＦＥＴを実現することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体素子及びそ
の製造方法に関し、より詳細には半導体層中に導電型が
異なる領域が埋設された構造を有する縦型パワーＭＯＳ
ＦＥＴ（Metal Oxide Semiconductor Field Effect Tra
nsistor）などの半導体素子及びその製造方法に関す
る。
【０００２】
【従来の技術】半導体素子のうちで、半導体層中に導電
型あるいはキャリア濃度が周囲と異なる領域を埋設した
構造を有するものがある。以下、その一例として、縦型
パワーＭＯＳＦＥＴを例に挙げて説明する。
【０００３】図１８は、特開２０００−１８３３４８号
公報に開示された縦型パワーＭＯＳＦＥＴの構造を模式
的に表す断面図である。同図に表したＭＯＳＦＥＴの構
造を説明すると以下の如くである。
【０００４】まず、ｎ−型ドリフト層１０１の一方の表
面にｎ＋型ドレイン層１０２が形成され、このｎ＋型ド
レイン層１０２上にはドレイン電極１０３が形成されて
いる。また、このｎ−型ドリフト層１０１の他方の表面
には、複数のｐ型ベース層１０６が選択的に形成され、
このｐ型ベース層１０６のそれぞれ表面側にはｎ＋型ソ
ース層１０７が選択的に形成されている。
【０００５】また、ｐ型ベース層１０６及びｎ＋型ソー
ス層１０７からｎ−型ドリフト層１０１を介して他方の
ｐ型ベース層１０６及びｎ＋型ソース層１０７に至る領
域上には、ゲート絶縁膜１０９を介してゲート電極１１
０が形成されている。さらに、このゲート電極１１０を
挟むように、一方のｐ型ベース層１０６及びｎ＋型ソー
ス層１０７上には、各々ソース電極１０８が形成されて
いる。
【０００６】そして、ｐ型ベース層１０６とドレイン電
極１０３との間のｎ−型ドリフト層１０１中には、ｐ型
ベース層１０６に接続されたピラー状のｐ型リサーフ層
１０４が形成されている。すなわち、図１８に表したＭ
ＯＳＦＥＴは、ピラー状のｐ型リサーフ層１０４とｎ−
層１０１とが交互に横方向に繰り返し配置された「縦型
リサーフ（RESURF：REduced SURface Field）構造」を
有する。
【０００７】一般に、縦型パワーＭＯＳＦＥＴにおける
損失を抑制するためには、オン時の抵抗すなわち「オン
抵抗」を下げることが必要とされる。縦形パワーＭＯＳ
ＦＥＴのオン抵抗は、伝導層（ドリフト層）部分の電気
抵抗に大きく依存する。そして、このドリフト層の電気
抵抗を決定するドープ濃度は、ベースとドリフト層が形
成するｐｎ接合の耐圧に応じて限界以上には上げられな
い。このため、素子耐圧とオン抵抗にはトレードオフの
関係が存在する。このトレードオフを改善することが低
消費電力素子には重要となる。
【０００８】このトレードオフには、素子材料により決
まる限界が有り、この限界を越えることが既存のパワー
素子を越える低オン抵抗素子の実現への道である。図１
８に表した構造は、この問題を解決すべく提案されたも
のである。
【０００９】すなわち、図１８において、リサーフ層１
０４の間隔（セル幅）を狭くすることによりｎ−層１０
１の不純物濃度を上げることが可能となり、オン抵抗を
下げることができる。
【００１０】
【発明が解決しようとする課題】しかしながら、図１８
に例示したような構造の場合、ｐ型リサーフ層１０４を
形成することが容易ではないという問題があった。すな
わち、図１８に表した構造の場合、ｎ−層１０１の中
に、細く深くしかも微細なピッチで多数のｐ型リサーフ
層１０４を形成することが必要とされる。
【００１１】これを実現するひとつの手段として、イオ
ン注入と結晶成長とを繰り返す方法がある。すなわち、
図１８において、まず、ｎ−層１０１のうちの層１０１
Ａの部分のみを成長し、その表面からｐ型ドーパントを
イオン注入することにより、リサーフ層の一部１０４Ａ
を形成する。しかる後に、層１０１Ｂの部分を成長し、
イオン注入よりリサーフ層の一部１０４Ｂを形成する。
以下同様の工程を繰り返すことにより、細く深いリサー
フ層１０４を形成することができる。
【００１２】しかし、この製造方法を用いた場合、完成
したｐ型リサーフ層１０４は、結晶成長毎に埋め込まれ
たｐ層を拡散させて、縦方向に接続させて形成される。
このため、リサーフ層１０４とその周囲のｎ−層１０１
には、複数の結晶成長界面が存在することとなり、結晶
性の乱れや予期しない不純物の取り込みによって、耐圧
の劣化などの電気的特性の変調が生ずる虞がある。
【００１３】また、この方法の場合、オン抵抗を決める
ｐ型リサーフ層１０４と前記ｎ−層１０１との間隔（セ
ル幅）は、上下の埋め込みｐ層をつなぐ間隔により決定
される。このため、セル幅を狭くする場合は、大きく拡
散できないので厚い結晶成長ができない。つまり、結晶
成長の回数が多くなってしまう。すなわち、細く深いピ
ラー状のリサーフを形成するためには、膨大な回数の結
晶成長とイオン注入とを繰り返す必要があり、工程が極
めて煩雑になるとともに、成長界面の数も増える点で問
題がある。
【００１４】本発明は、かかる課題の認識に基づいてな
されたものであり、その目的は、回数の少ない結晶成長
により得られ且つ低オン抵抗を有する大電力用半導体素
子を提供するとともに、細く深い複数のピラー部を有す
る半導体素子を確実且つ容易に製造することができる製
造方法を提供することにある。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体素子の製造方法は、第１導電型の半
導体層の主面に対して略垂直方向に第２導電型の半導体
領域に埋設されてなる半導体素子の製造方法であって、
第１導電型の第１の半導体層の表面にトレンチを形成す
る工程と、前記トレンチの内壁側面に不純物を導入する
ことにより前記第２導電型の半導体領域としての第２の
半導体層を形成する工程と、前記トレンチ内に第１導電
型の第３の半導体層を結晶成長させる工程と、を備えた
ことを特徴とする。
【００１６】上記構成によれは、一回の埋め込み結晶成
長により半導体素子を形成することが可能である。
【００１７】またここで、前記第３の半導体層を結晶成
長させる工程において、前記第３の半導体層が前記トレ
ンチ内を埋め尽くす前に結晶成長を停止し、前記第３の
半導体層の上に酸化膜を形成することにより前記トレン
チ内の残余の部分を埋めることができる。
【００１８】このようにすると、結晶成長した結晶界面
を埋め込むことなく界面の欠陥を抑制した構造を形成す
ることが可能である。
【００１９】またはここで、前記第３の半導体層を結晶
成長させる工程において、前記第３の半導体層が前記ト
レンチ内を埋め尽くす前に結晶成長を停止し、水素を含
有した雰囲気での加熱処理により前記第３の半導体層を
構成する原子を移動させて前記トレンチ内の残余の部分
を埋めることができる。
【００２０】このようにすると、結晶成長した結晶界面
を埋め込むことなく、且つ、同一材料のみ用いて界面の
欠陥を抑制した構造を形成することが可能である。
【００２１】またはここで、前記第３の半導体層を結晶
成長させる工程において、前記第３の半導体層が前記ト
レンチ内を埋め尽くす前に結晶成長を停止し、しかる後
に、前記トレンチ内において露出した前記第３の半導体
層の表面に不純物を導入することにより第２導電型の半
導体層を形成する工程と、前記トレンチ内に第１導電型
の半導体層を結晶成長させる工程と、を実行することが
できる。
【００２２】このようにすると、縦型リサーフのセル幅
は、トレンチの間隔だけでなく、結晶成長の厚さにより
制御できることが可能となり、従来よりも飛躍的に微細
なピッチでリサーフ層を形成することができる。
【００２３】または、本発明の半導体素子の製造方法
は、第１導電型の半導体層の主面に対して略垂直方向に
第２導電型の半導体領域が埋設されてなる半導体素子の
製造方法であって、第１導電型の第１の半導体層の表面
にトレンチを形成する工程と、前記トレンチの内壁側面
に不純物を導入することにより前記第２導電型の半導体
領域としての第２の半導体層を形成する工程と、前記ト
レンチ内に露出した前記第２の半導体層の表面に不純物
を導入することにより第１導電型の第３の半導体層を形
成する工程と、水素を含有した雰囲気での加熱処理によ
り前記第３の半導体層を構成する原子を移動させて前記
トレンチ内の残余の部分を埋めることを特徴とする。
【００２４】上記構成によれば、水素雰囲気での高温処
理のみでトレンチを埋め込むため、結晶成長を行わずに
半導体素子を製造することが可能となる。
【００２５】また、上述したいずれの構成においても、
前記第２の半導体層を形成する工程は、前記トレンチの
深さ方向に対して斜め方向に前記不純物をイオン注入す
ることにより実施できる。
【００２６】また、さらに、前記第１の半導体層に電気
的に接続された第１の主電極、前記第１の半導体層と第
２の半導体層と第３の半導体層の表面に選択的に形成さ
れた第２導電型の第４の半導体層、前記第４の半導体層
の表面に選択的に形成された第１導電型の第５の半導体
層、前記第４の半導体層と前記第５の半導体層の表面に
接合するように形成された第２の主電極、前記第４の半
導体層と前記第５の半導体層と前記第１の半導体層上に
ゲート絶縁膜を介して形成された制御電極をそれぞれ形
成する工程をさらに備えることより、いわゆるパワーＭ
ＯＳＦＥＴを製造することができる。
【００２７】一方、本発明の半導体素子は、上記したい
ずれかの製造方法により製造された半導体素子であっ
て、前記第１の半導体層の不純物濃度と前記第３の半導
体層の不純物濃度が異なることを特徴とする。
【００２８】上記構成によれば、各層の不純物濃度を変
化することが可能となり、設計の自由度を増すことがで
きる。
【００２９】または、本発明の半導体素子は、上記した
いずれかの製造方法により製造された半導体素子であっ
て、前記第１の半導体層の幅と前記第３の半導体層の幅
が異なることを特徴とする。
【００３０】上記構成によれば、各層の幅を変化するこ
とが可能となり、設計の自由度を増すことができる。
【００３１】ここでさらに、素子終端部に設けられ前記
第２の半導体層と同時に形成された複数の第６の半導体
層と、前記第３の半導体層と同時に形成された第１導電
型の第７の半導体層と、前記第６の半導体層の表面に形
成され、前記複数の第６の半導体層を接続する第２導電
型の第８の半導体層と、を備えたものとすることができ
る。
【００３２】上記構成によれば、表面で形成したガード
リング層と埋め込まれたリサーフ層を接続することによ
り、深いガードリングを形成することができ、且つ、複
数のリサーフ層を接続することにより幅の広いガードリ
ングが形成され、耐圧の劣化を抑制する終端構造が形成
可能である。
【００３３】また、素子終端部に設けられ前記第２の半
導体層と同時に形成された複数の第６の半導体層と、前
記第３の半導体層と同時に形成された第１導電型の第７
の半導体層と、前記第６の半導体層の表面に形成された
第２導電型の第８の半導体層と、を備え、前記第６の半
導体層と前記第８の半導体層が前記第７の半導体層を囲
むように設けられたものとすることができる。
【００３４】上記構成によれば、表面で形成したガード
リング層と埋め込まれたリサーフ層を接続することによ
り、深いガードリングを形成することができ、且つ、リ
サーフ層の幅を広くすることで幅の広いガードリングが
形成され、耐圧の劣化を抑制する終端構造が形成可能で
ある。
【００３５】ここでさらに、前記第８の半導体層は、前
記複数の第６の半導体層を接続するように設けることが
できる。
【００３６】上記構成によれば、表面で形成したガード
リング層と埋め込まれたリサーフ層を接続することによ
り、深いガードリングを形成することができ、且つ、複
数のリサーフ層を接続することにより幅の広いガードリ
ングが形成され、耐圧の劣化を抑制する終端構造が形成
可能である。
【００３７】ここで、前記第８の半導体層は、前記第４
の半導体層に接続され、且つ高電圧が印加された場合に
は完全に空乏化するように形成することができる。
【００３８】上記構成によれば、表面に形成したリサー
フ層により終端構造を形成し、耐圧を保持することが可
能である。
【００３９】または、本発明の半導体素子は、上記した
いずれかの製造方法により製造された半導体素子であっ
て、素子終端部に設けられ前記第２の半導体層と同時に
形成された複数の第６の半導体層と、前記第３の半導体
層と同時に形成された第１導電型の第７の半導体層と、
前記第６の半導体層と前記第７の半導体層の表面に形成
された絶縁膜と、前記絶縁膜の上に形成された金属また
は導電性の半導体膜と、を備えたことを特徴とする。
【００４０】上記構成によれば、表面に形成した絶縁膜
を介した金属膜もしくは導電性半導体膜により形成され
るフィールドプレートにより終端構造を形成し、耐圧を
保持することが可能である。
【００４１】
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について説明する。なお、以下の説明におい
ては、一例として、第１導電型をｎ型、第２導電型をｐ
型とした。また、各図面において、同様の要素には同一
の符号を付した。
【００４２】（第１の実施形態）まず、本発明の第１の
実施の形態について説明する。
【００４３】図１は、本発明の第１の実施の形態にかか
るパワーＭＯＳＦＥＴの構成を模式的に表す断面図であ
る。
【００４４】このＭＯＳＦＥＴは、第１の半導体層とし
てｎ−型ドリフト層１の一方の主面上に高濃度半導体
層、例えばｎ＋型ドレイン層２が形成され、このｎ＋型
ドレイン層２の対向面上には、第１の主電極としてのド
レイン電極３が形成されている。
【００４５】このｎ−型ドリフト層１は、一例として、
２×１０１５ｃｍ−３の不純物濃度で、約５０μｍの厚
さに形成され、ｎ＋型ドレイン層２は、一例として、約
６×１０１８ｃｍ−３の不純物濃度で、約２００μｍの
厚さに形成されている。なお、ｎ＋型ドレイン層２は、
必要に応じて形成すれば良い。
【００４６】また、ｎ−型ドリフト層１中には、第２の
半導体層としての複数のｐ型リサーフ層４が、互いに間
隔をおいて選択的に、且つストライプ形状に拡散形成さ
れ、ｐ型リサーフ層４の間には第３の半導体層として第
２のｎ−型ドリフト層５が形成されている。ｐ型リサー
フ層４と第２のドリフト層５は、どちらも２×１０１ ５
ｃｍ−３の不純物濃度で、４μｍの幅で形成されてい
る。
【００４７】図２は、図１のＡ−Ａ線で切断した平面図
である。すなわち、同図は、第１のドリフト層１とリサ
ーフ層４と第２のドリフト層５の配置関係を模式的に例
示した平面図である。図２（ａ）の具体例の場合、リサ
ーフ層４の平面形状は略環状であり、ドリフト層１の主
面に対して略垂直方向に埋設されている。そして、略環
状のリサーフ層４の内側に第２のドリフト層５が設けら
れている。但し、リサーフ層４の形状は図２に例示した
具体例には限定されず、楕円、扁平円、多角形あるいは
不定形などの外周形状を有する略環状の平面形状を同様
に採用することができる。
【００４８】また、図２（ｂ）の具体例の場合、リサー
フ層４は、第２のドリフト層５を挟んだ平行平板状に形
成されている。但しこの場合も、リサーフ層の形状は、
平板状には限定されず、扁平円形などでもよい。
【００４９】さて、図１に戻って説明を続けると、ｎ−
ドリフト層１とｐ型リサーフ層４、第２のｎ−ドリフト
層５の上には、第４の半導体層としてｐ型ベース層６が
形成され、ｐ型ベース層６の上には第５の半導体層とし
てのｎ＋型ソース層７が、各々選択的に、且つストライ
プ形状に拡散形成されている。このｐ型ベース層６は、
一例として、約３×１０１７ｃｍ−３の不純物濃度で、
約２．０μｍの深さに形成され、前記ｎ＋型ソース層７
は、一例として、約１×１０２０ｃｍ−３の不純物濃度
で、約０．２μｍの深さに形成されている。
【００５０】また、ｐ型ベース層６及びｎ＋型ソース層
７からｎ−型ドリフト層１か第２のドリフト層５を介し
て他方のｐ型ベース層６およびｎ＋型ソース層７に至る
領域の上には、膜厚約０．１μｍのゲート絶縁膜、例え
ばＳｉ（シリコン）酸化膜９を介して第１の制御電極と
してゲート電極１０がストライプ形状に形成されてい
る。そして、このゲート電極１０を挟むように、一方の
ｐ型ベース層６及びｎ＋型ソース層７上と、他方のｐ型
ベース層６及びｎ＋型ソース層７上には、第２の主電極
としてソース電極８がストライプ形状に形成されてい
る。
【００５１】図３は、本実施形態の縦型パワーＭＯＳＦ
ＥＴの要部製造工程を表す工程断面図である。
【００５２】すなわち、まず同図（ａ）に表したよう
に、ｎ−ドリフト層１の表面にドライエッチングにより
トレンチＴＧを形成する。
【００５３】次に、図３（ｂ）に表したように、トレン
チＴＧの内壁にｐ型不純物を導入する。その導入方法と
しては、例えば、斜め方向からボロン（Ｂ）などをイオ
ン注入する方法を挙げることができる。但し、本発明は
イオン注入に限定されるものではなく、例えば気相拡散
法や固相拡散法などの方法を用いてもよい。このように
不純物を導入することにより、ｐ型リサーフ層４となる
べき部分の原型を形成することができる。
【００５４】従って、トレンチＴＧの開口形状は、リサ
ーフ層４の形状に応じて適宜決定される。例えば、図２
（ａ）に例示した構造を作成する場合には、略環状のリ
サーフ層４の内周形状（すなわち第２のドリフト層５の
外周形状）に準じた円形の開口形状を有するトレンチＴ
Ｇを形成すればよい。また、図２（ｂ）に例示した構造
を作成する場合には、各対のリサーフ層４の間隔部分
（すなわち第２のドリフト層５の外周形状）に準じた四
角形の開口形状を有するトレンチＴＧを形成すればよ
い。
【００５５】また、不純物の注入方法も、リサーフ層４
の形状に応じて適宜決定することができる。
【００５６】例えば、図２（ａ）に例示した構造を作成
する場合には、円形のトレンチＴＧの内部側壁にむらな
く不純物を導入する必要がある。このため、斜め方向か
らのイオン注入を用いる場合には、ウェーハを回転する
などしてトレンチＴＧの全ての内壁面にイオンが照射さ
れるようにする必要がある。気相拡散法や固相拡散法を
用いる場合には、そのまま拡散すればよい。
【００５７】一方、図２（ｂ）に例示した構造を作成す
る場合には、四角形のトレンチＴＧの一対の側壁のみに
不純物を導入する必要がある。このため、斜め方向から
のイオン注入を用いる場合には、ウェーハを回転させ
ず、トレンチＴＧ内の対向する側壁にそれぞれ斜め方向
からイオンを照射すれば良い。気相拡散法や固相拡散法
を用いる場合には、不純物を導入しないトレンチＴＧの
内部側壁や底部をマスキングしておくか、あるいは導入
後にエッチング除去することが望ましい。
【００５８】また、図２（ｂ）ではｐ型リサーフ層４と
ｎ−ドリフト層５を組み合わせたものが格子状に配置し
ている例を示したが、ｐ型リサーフ層４とｎ−ドリフト
層５を素子部全体にわってストライプ状に配置しても実
施可能である。
【００５９】さて、このようにして不純物を導入した
ら、次に、図３（ｃ）に表したように、活性化アニール
を施し、導入したｐ型不純物を活性化させてｐ型のリサ
ーフ層４を形成する。
【００６０】次に、図３（ｄ）に表したように、トレン
チＴＧを埋め込むように結晶成長を行う。例えば、シラ
ン（ＳｉＨ４）ガスを用いた化学気相成長法によりトレ
ンチ内に第２のｎ−ドリフト層５を形成することができ
る。
【００６１】次に、図３（ｅ）に表したように、ウェー
ハの表面を平坦化する。例えば、ＣＭＰ（Chemical Mec
hanical Polishing）により表面を削って平坦化を行う
ことができる。
【００６２】次に、図３（ｆ）に表したように、ウェー
ハ表面にＭＯＳ構造を形成する。具体的には、まず、ｎ
−ドリフト層１、ｐ型リサーフ層４及び第２のｎ−ドリ
フト層５の表面を熱酸化してゲート絶縁膜９を形成す
る。次に、ゲート絶縁膜９の表面にポリシリコンを堆積
して、リソグラフィーによりパターンを形成してゲート
電極１０とする。次に、ボロンのイオン注入を行い、こ
こでゲート電極１０がマスクの役目をするため選択的に
ベース層６が形成される。次に、選択的に絶縁膜９を取
り除いて、砒素のイオン注入を行ってｎ＋ソース層７を
形成し、アルミニウム（Ａｌ）を堆積して選択的に除去
することによりソース電極８を形成する。
【００６３】以上説明した工程により、図１に表した縦
型ＭＯＳＦＥＴが完成する。
【００６４】本発明によれば、図３（ａ）乃至（ｄ）に
表したように、隣接するリサーフ層の間隔に相当する幅
のトレンチＴＧを形成し、その内壁にリサーフ層を形成
した後に埋め込み成長を行う。従って、図１８に関して
前述したような結晶成長とイオン注入とを複数回繰り返
す煩雑さを解消することができる。同時に、リサーフ層
４やドリフト層１及び５が、成長界面により分断される
こともなく、耐圧の劣化などの電気的特性の変調が生ず
る心配も解消される。
【００６５】またここで、仮にそれぞれのリサーフ層に
対応する細くて深いトレンチを形成したとすると、埋め
込み成長は容易でない。これに対して、本発明によれ
ば、隣接するリサーフ層の間隔に相当する幅広いトレン
チＴＧを形成するので、埋め込み成長を確実且つ容易に
行うことができる。逆に、埋め込み成長ができる限りに
おいてトレンチＴＧの幅を狭くできるので、個々のリサ
ーフ層に対応するトレンチを形成する場合よりも、リサ
ーフ層４の配列ピッチを狭く形成することも可能とな
る。
【００６６】つまり、トレンチを形成した後、ｐ型半導
体を埋め込み結晶成長する方法と比較して、本発明を用
いることにより、ｎ層とｐ層の繰り返し周期を半分とす
ることができる。その結果として、ｎ−ドリフト層１と
第２のｎ−ドリフト層５の不純物濃度を従来の２倍に上
げることが可能となり、パワーＭＯＳＦＥＴのオン抵抗
を半分にできる。
【００６７】さらにまた、本実施形態によれば、リサー
フ層４を取り囲むドリフト層のうちでドリフト層１とド
リフト層５の不純物濃度などを別々に設定することがで
きる。つまり、デバイス設計の自由度が増す点で有利で
ある。
【００６８】なお、以上説明した本実施形態の製造方法
は、パワーＭＯＳＦＥＴに限らず、半導体中に導電型の
異なる領域を埋設する必要がある全ての半導体素子に適
用して同様の作用効果を得ることができる。
【００６９】（第２の実施形態）次に、本発明の第２の
実施の形態として、埋め込み成長部に終端部を有する半
導体素子について説明する。
【００７０】図４は、本実施形態にかかるパワーＭＯＳ
ＦＥＴの構成を模式的に表す断面図である。同図につい
ては、図１乃至図３に関して前述したものと同様の要素
には同一の符号を付して詳細な説明は省略する。
【００７１】本実施形態のＭＯＳＦＥＴは、ドリフト層
５の中央に酸化物からなる終端部１１を有する。このよ
うな終端部を設けることにより、埋め込み成長界面を安
定な状態に終端させ、リーク電流の発生や耐圧の劣化な
どを抑制することができる。以下、この点に関して製造
方法を参照しつつ説明する。
【００７２】図５は、本実施形態に係わるパワーＭＯＳ
ＦＥＴにおける縦型リサーフ構造形成に関する製造工程
の断面図である。図３に関して前述した工程と同様の部
分には同一の符号を付して詳細な説明は省略する。
【００７３】本実施形態においても、図５（ｄ）に表し
たように、第２のドリフト層５を結晶成長により形成す
る。この結晶成長工程においては、トレンチＴＧの両側
内壁面から結晶が成長し、最終的には第２のドリフト層
５の中央部においてぶつかり合うこととなる。つまり、
ドリフト層５の中央部には成長界面が形成されるため、
結晶欠陥が多く存在し、リーク電流の発生や耐圧の劣化
などの原因となる虞もある。
【００７４】本実施形態においては、この欠陥を減らす
ために、図５（ｄ）に表したように、結晶成長によりト
レンチを完全に埋め込んでしまう前に結晶成長を停止す
る。そして、図５（ｅ）に表したように、熱酸化を行っ
て、トレンチ内の残余の部分を酸化膜１１で完全に埋め
込む。酸化膜１１は、熱酸化法により形成してもよく、
あるいはＣＶＤ（Chemical Vapor Deposition）などの
方法により堆積してもよい。このように酸化膜１１によ
り界面を終端することで安定な界面を形成し、リーク電
流を抑制できる。
【００７５】酸化膜１１でトレンチを埋め込んだ後、図
５（ｆ）に表したように平坦化を行った後に、表面にＭ
ＯＳ構造を形成することによりパワーＭＯＳＦＥＴが形
成される。
【００７６】なお、本実施形態において、酸化膜１１の
代わりに窒化膜あるいはその他の化合物を用いても同様
の終端効果を得ることが可能である。
【００７７】（第３の実施形態）次に、本発明の第３の
実施の形態として、埋め込み成長界面を水素により終端
した半導体素子について説明する。
【００７８】図６は、本実施形態に係るパワーＭＯＳＦ
ＥＴにおける縦型リサーフ構造形成に関する製造工程を
表す工程断面図である。同図については、図１乃至図５
に表したものと同様の要素には同一の符号を付して詳細
な説明は省略する。
【００７９】本実施形態においても、前述した第２実施
形態と同様に、第２のドリフト層５をトレンチＴＧ内に
結晶成長し、トレンチＴＧを完全に埋め込む前に結晶成
長を止める（図６（ｄ））。
【００８０】次に、水素雰囲気中で高温熱処理を行と、
表面付近のシリコン原子が拡散し、トレンチＴＧの残余
の部分が埋まって平坦化され、成長界面の結晶欠陥を減
少させることができる。ここで、水素雰囲気での高温処
理を用いてトレンチＴＧの残余の部分を埋め込んだ場
合、図６（ｅ）に例示したように空洞Ｖが形成されるこ
とがある。しかし、空洞Ｖの内壁表面のシリコン原子は
水素原子で終端されるため、ダングリング・ボンドなど
の欠陥を減少することができる。
【００８１】この工程の後、６（ｆ）に表したようにエ
ッチングを行って余分な結晶成長層を取り除いた後に、
表面にＭＯＳ構造を形成することによりパワーＭＯＳＦ
ＥＴが完成する。
【００８２】トレンチを形成した後、斜めインプラによ
り前記ｐ型リサーフ層４を形成するのではなく、ｐ型半
導体を結晶成長してトレンチＴＧを埋め込むことにより
ｐ型リサーフ層４を形成する場合においても、完全にト
レンチを埋め込む前に結晶成長を止めて、水素雰囲気に
おける高温処理によってトレンチの平坦化を行うことは
可能であり、この場合も界面の欠陥を減らすのに有効で
ある。
【００８３】（第４の実施形態）次に、本発明の第４の
実施の形態として、「入れ子状」にリサーフ層を形成し
た半導体素子について説明する。
【００８４】図７及び図８は、本実施形態に係る縦型リ
サーフ構造形成に関する要部製造工程を表す工程断面図
である。同図についても、図１乃至図６に関して前述し
たものと同様の要素には同一Bの符号を付して詳細な説
明は省略する。
【００８５】本実施形態においても、まずｎ−ドリフト
層１にトレンチＴＧを形成する（図７（ａ））。次に、
斜め方向からのボロンのイオン注入などの方法によりｐ
リサーフ層４を形成し（図７（ｂ）、（ｃ））、結晶成
長により第２のｎ−ドリフト層５を形成する（図７
（ｄ））。但し、この埋め込み成長工程においては、ト
レンチＴＧを完全に埋め込まず、図示したように途中で
停止する。この成長厚は、最終的に形成すべきリサーフ
層のピッチに応じて適宜決定することができる。
【００８６】次に、図８（ａ）及び（ｂ）に表したよう
に、再びボロンを斜め方向からイオン注入することによ
りｐリサーフ層４を形成する。さらに、図８（ｃ）に表
したように、埋め込み結晶成長により第２のｎ−ドリフ
ト層５を形成する。
【００８７】しかる後に、ウェーハ表面を平坦化するこ
とにより、第１のリサーフ層４Ａの間に第２のリサーフ
層４Ｂが設けられた縦型リサーフ構造を形成することが
できる。
【００８８】以上説明したように、本実施形態によれ
ば、一対の第１のリサーフ層の間に、一対の第２のリサ
ーフ層を「入れ子状」に形成することができる。そし
て、本実施形態の方法を用いることで、リサーフのセル
幅を結晶成長の厚さにより制御することができる。
【００８９】（第５の実施形態）次に、本発明の第５の
実施の形態として、高温熱処理による原子の移動を利用
してトレンチを埋め込んだ半導体素子について説明す
る。
【００９０】図９及び図１０は、本実施形態に係る縦型
リサーフ構造形成に関する要部製造工程を表す工程断面
図である。同図についても、図１乃至図８に関して前述
したものと同様の要素には同一の符号を付して詳細な説
明は省略する。
【００９１】本実施形態においても、まずｎ−ドリフト
層１にトレンチＴＧを形成する（図９（ａ））。次に、
斜め方向からのボロンのイオン注入などの方法によりｐ
リサーフ層４を形成する（図９（ｂ）、（ｃ）） 次に、トレンチTGの内壁及びウェーハ表面にｎ型不純物
を導入する。ここでも、斜め方向からのイオン注入や、
気相拡散あるいは固相拡散などの方法を用いることがで
きる。また、ｎ型不純物としては、例えば、リン（Ｐ）
や砒素（Ａｓ）を用いることができる。
【００９２】次に、図１０（ａ）に表したように、活性
化熱処理によりｎ型不純物を活性化させてｎ型領域５’
を形成する。
【００９３】さらに、水素雰囲気中で高温熱処理を行う
と、ウェーハ表面及びトレンチＴＧの内壁において原子
の移動が生じ、ｎ型領域５’の原子がトレンチＴＧを埋
め込んで平坦化され縦型リサーフ構造が形成される。こ
の時に、ｎ−ドリフト層５の内部に空洞Ｖが形成される
場合もあるが、第３実施形態に関して前述したように、
空洞Ｖの内壁面の原子は水素により終端されているの
で、電気的な特性の劣化は抑制される。
【００９４】以上説明したように、本実施形態によれ
ば、トレンチＴＧの埋め込みに結晶成長を行う必要がな
くなる。
【００９５】（第６の実施形態）次に、本発明の第６の
実施の形態として、ドリフト層１とドリフト層５の不純
物濃度及びサイズをそれぞれ最適化したパワーＭＯＳＦ
ＥＴの一例について説明する。
【００９６】図１に表した縦型リサーフ構造を有するパ
ワーＭＯＳＦＥＴにおいて、ｐリサーフ層４、ｎ−ドリ
フト層１及び第２のｎ−ドリフト層５のそれぞれの不純
物濃度をＮＡ、ＮＤ１、ＮＤ２とし、それぞれの幅をＷ
Ａ、ＷＤ１、ＷＤ２とした場合、これらが以下の関係を
満足する時に、ＭＯＳＦＥＴの耐圧が最大となる。 ＮＡＷＡ＝ＮＤ１ＷＤ１＋ＮＤ２ＷＤ２ （１） すなわち、ｎ−ドリフト層１と第２のｎ−ドリフト層５
の不純物濃度を同一にする必要はない。例えば、ｐリサ
ーフ層４の不純物濃度を２×１０１５ｃｍ−３で、幅を
４μｍとし、ｎ−ドリフト層１の不純物濃度を５×１０
１４ｃｍ−３で、幅を２μｍとした場合には、第２のｎ
−ドリフト層５の不純物濃度は、３．５×１０１５ｃｍ
−３で、幅は２μｍとすることが望ましい。
【００９７】一方、上記（１）式から分かるように、ｎ
−ドリフト層１と第２のドリフト層５の幅も同一である
必要はない。例えば、ｐリサーフ層４の不純物濃度を１
×１０１５ｃｍ−３で、幅を４μｍとし、ｎ−ドリフト
層１の不純物濃度を５×１０ １４ｃｍ−３で、幅を１μ
ｍとした場合には、第２のｎ−ドリフト層５の不純物濃
度は５×１０１４ｃｍ−３で、幅は７μｍとすることが
望ましい。なお、本願明細書において、リサーフ層やド
リフト層の「幅」とは、例えば、図１における横方向の
幅をいう。すなわち、図１を例に挙げると、リサーフ層
４の幅とは、図１におけるリサーフ層４の左右方向に見
た幅のことである。これらの幅を縮小することにより、
ドリフト層とリサーフ層の不純物濃度を上げることが可
能となり、オン抵抗を下げることが可能となる。
【００９８】（第７の実施形態）次に、本発明の第７の
実施の形態として、素子の外周の終端部に特徴を有する
半導体素子について説明する。
【００９９】図１１は、本実施形態に係るパワーＭＯＳ
ＦＥＴの外周終端部の要部平面構造を模式的に表す平面
図である。
【０１００】また、図１２は、そのＢ−Ｂ線断面図であ
る。
【０１０１】これらの図についても、図１乃至図１０に
関して前述したものと同様の要素には同一の符号を付し
て詳細な説明は省略する。
【０１０２】図１１に表したように、素子本体部ＤＡに
おいては、第１乃至第６実施形態に関して前述したよう
な構造を有するセルが形成されている。図１１の具体例
は、図２（ａ）に例示したものと同様なセル構造が形成
された場合を表す。
【０１０３】一方、素子終端部ＤＥにおいては、第６の
半導体層として２対のｐ型埋め込みガードリング層１２
が形成され、各対のガードリング層１２の間にはｎ型埋
め込み層１３が形成されている。そして、各対のｐ型埋
め込みガードリング層１２を接続するように選択的にガ
ードリングｐ層１４が形成されている。なお、図１１に
おいては、ガードリングｐ層１４やベース層６などの表
面付近の要素は図示を省略した。
【０１０４】埋め込みガードリング層１２は、リサーフ
層４の形成時に、同様の工程によって同時に形成するこ
とが可能である。また、埋め込み層１３も、第２のｎ−
ドリフト層５の形成時に同様の工程により同時に形成す
ることができる。
【０１０５】本実施形態によれば、ｐ型埋め込みガード
リング層１２とガードリングｐ層１４とを接続すること
で、ガードリングの実効的な深さが深くなると共に、複
数のｐ型埋め込みガードリング層１２を接続することで
幅の広いガードリングを実現でき、高い耐圧を保持する
終端構造を実現できる。
【０１０６】また、ｎ−ドリフト層１の不純物濃度が、
ｎ型埋め込み層１３の不純物濃度よりも低い場合は、高
電圧印可時にｐ型埋め込みガードリング層１２とガード
リングｐ層１４に加わる電界が小さくなり、より高い耐
圧を保持できる構造を実現できる。
【０１０７】（第８の実施形態）次に、本発明の第８の
実施の形態として、素子の外周の終端部に特徴を有する
半導体素子について説明する。
【０１０８】図１３は、本実施形態に係るパワーＭＯＳ
ＦＥＴの外周終端部の要部平面構造を模式的に表す平面
図である。
【０１０９】また、図１４は、そのＣ−Ｃ線断面図であ
る。
【０１１０】これらの図についても、図１乃至図１２に
関して前述したものと同様の要素には同一の符号を付し
て詳細な説明は省略する。
【０１１１】本実施形態においても、素子終端部におい
て、第６の半導体層として２対のｐ型埋め込みガードリ
ング層１５が形成され、各対のガードリング層１５の間
にはｎ型埋め込み層１３が形成されている。そして、各
対のｐ型埋め込みガードリング層１５を接続するように
選択的にガードリングｐ層１４が形成されている。な
お、図１４においても、ガードリングｐ層１４やベース
層６などの表面付近の要素は図示を省略した。
【０１１２】但し、本実施形態においては、各対のガー
ドリング層１５は、底部において連結されている。
【０１１３】本実施形態においても、埋め込みガードリ
ング層１５は、リサーフ層４の形成時に、同様の工程に
よって同時に形成することが可能である。また、埋め込
み層１３も、第２のｎ−ドリフト層５の形成時に同様の
工程により同時に形成することができる。そして、本実
施形態においても、第７実施形態に関して前述したのと
同様に、ｐ型埋め込みガードリング層１５とガードリン
グｐ層１４を接続することにより、ガードリングの実効
的な深さが深くなる。
【０１１４】さらに、本実施形態においては、各対のｐ
型埋め込みガードリング層１５を底部で連結させて略Ｕ
字型の断面構造とすることにより、幅の広いガードリン
グが提供できる。その結果として、より高い耐圧を保持
できる終端構造を提供できる。
【０１１５】本実施形態においては、このように、ｐ型
埋め込みガードリング層１５が底部において連結された
Ｕ字型構造を有するが、この構造は、イオン注入の入射
角度を変化させることにより形成できる。例えば、図１
３に例示した素子平面パターンにおいて、パワーＭＯＳ
ＦＥＴ構造が形成されている素子本体部ＤＡでは、千鳥
状にｐリサーフ層４が形成され、終端部ＤＥでは、スト
ライプ状に前記ｐ型埋め込みガードリング層１５が形成
されている。これに対応して、素子部では千鳥状にトレ
ンチを形成し、終端部ではストライプ状にトレンチを形
成し、イオン注入の角度を一定として、ウェーハを回転
させると、終端部ＤＥではトレンチの底部もイオンが注
入されてｐ層が形成されるが、素子部ではトレンチの底
部にはイオンが注入されないためにｐ層は形成されず、
図１４に表した構造を形成することができる。
【０１１６】（第９の実施形態）次に、本発明の第９の
実施の形態として、素子の外周の終端部に特徴を有する
半導体素子について説明する。
【０１１７】図１５は、本実施形態に係るパワーＭＯＳ
ＦＥＴの外周終端部の要部断面構造を模式的に表す概念
図である。同図についても、図１乃至図１４に関して前
述したものと同様の要素には同一の符号を付して詳細な
説明は省略する。
【０１１８】また、図１５に対応する平面構造は、図１
１及び図１３と概略同様であるので省略する。
【０１１９】本実施形態においても、第８実施形態に関
して前述したものと同様に、素子終端部において、２対
のｐ型埋め込みガードリング層１５が形成され、これら
の底部は連結されて略Ｕ字状の断面構造を有する。
【０１２０】また、これら２対のガードリング層１５の
間には、ｎ層１３が形成されている。
【０１２１】但し、本実施形態においては、２対のｐ型
埋め込みガードリング層１５を接続するようにｐ型埋め
込みガードリング層１５とｎ−ドリフト層１の表面に選
択的にガードリングｐ層１６が形成されている。
【０１２２】ｐ型埋め込みガードリング層１５とガード
リングｐ層１６とを接続することでガードリングの実効
的な深さが深くなると共に、２対のｐ型埋め込みガード
リング層１５を接続することにより、さらに幅の広いガ
ードリングが提供でき、さらに高い耐圧を保持する終端
構造を提供できる。
【０１２３】（第１０の実施形態）次に、本発明の第１
０の実施の形態として、素子の外周の終端部に特徴を有
する半導体素子について説明する。
【０１２４】図１６は、本実施形態に係るパワーＭＯＳ
ＦＥＴの外周終端部の要部断面構造を模式的に表す概念
図である。同図についても、図１乃至図１５に関して前
述したものと同様の要素には同一の符号を付して詳細な
説明は省略する。
【０１２５】また、図１６に対応する平面構造も、図１
１及び図１３と概略同様であるので省略する。
【０１２６】本実施形態においても、第７実施形態に関
して前述したものと同様に、素子終端部において、２対
のｐ型埋め込みガードリング層１２が形成され、各対の
ガードリング層１２の間には、ｎ層１３が形成されてい
る。
【０１２７】但し、本実施形態においては、２対のｐ型
埋め込みガードリング層１２とｐベース層６を接続する
ようにｐ型埋め込みガードリング層１２とｎ−ドリフト
層１の表面に選択的にリサーフｐ層１７が形成されてい
る。
【０１２８】具体的には、リサーフ層１７の幅を１００
μｍ、不純物濃度を８×１０１１ｃｍ−２としても、耐
圧が６００Ｖの素子において実施可能である。
【０１２９】（第１１の実施形態）次に、本発明の第１
１の実施の形態として、素子の外周の終端部に特徴を有
する半導体素子について説明する。
【０１３０】図１７は、本実施形態に係るパワーＭＯＳ
ＦＥＴの外周終端部の要部断面構造を模式的に表す概念
図である。同図についても、図１乃至図１６に関して前
述したものと同様の要素には同一の符号を付して詳細な
説明は省略する。
【０１３１】また、図１７に対応する平面構造も、図１
１及び図１３と概略同様であるので省略する。
【０１３２】本実施形態においても、第７実施形態に関
して前述したものと同様に、素子終端部において、２対
のｐ型埋め込みガードリング層１２が形成され、各対の
ガードリング層１２の間には、ｎ層１３が形成されてい
る。
【０１３３】但し、本実施形態においては、素子の外周
側においてｐ型埋め込みガードリング層１２の表面に絶
縁膜１８が形成され、さらにこの上に金属膜１９が形成
されている。そして、金属膜１９が「フィールドプレー
ト」の役目を果たすことにより高い耐圧を保持すること
ができる。
【０１３４】図１７に表した具体例においては、絶縁膜
１８の厚さが２段階に変化しているが、厚さを１段階あ
るいは３段階以上としても実施可能である。また、金属
膜１９は、導電性膜なら実施可能であり、金属でもドー
ピングされたポリシリコン等でもよい。さらにまた、金
属膜１９は、単一のリング状の膜であってもよく、ある
いは同心円状となるように設けられた２以上の金属膜を
用いても実施可能である。そして、金属膜１９の下にあ
るリサーフ層１２の本数についても、何本でも実施可能
である。
【０１３５】以上、具体例を参照しつつ、本発明の第１
乃至第１１の実施形態について説明した。しかし、本発
明は、これらの具体例に限定されるものではない。
【０１３６】例えば、第１乃至第１１の実施形態におい
て、縦型リサーフ構造のｐ層は、ストライプ状に限ら
ず、メッシュ状や千鳥状に形成してもよい。
【０１３７】また、第７乃至第１１の実施形態におい
て、終端部のｐ型埋め込み層１２、１５は、ストライプ
状に限らず、メッシュ状や千鳥状に形成してもよく、ま
た、終端部のｐ型埋め込み層１２、１５の数は、２対に
限定されず、１対もしくはこれ以上の数を有するように
形成してもよい。
【０１３８】また、第１乃至第１１の実施形態におい
て、ｐ型ベース層及びｎ＋型ソース層は、ストライプ状
でなく、ドット状などのパターンで形成してもよい。
【０１３９】また、第１乃至第５の実施形態において、
平坦化を行う工程を含めた製造方法を例示したが、イオ
ン注入や結晶成長のマスクを基板上面に形成することに
より、平坦化の無い工程でも実施可能である。
【０１４０】また、半導体材料としてシリコン（Ｓｉ）
を用いたＭＯＳＦＥＴを説明したが、半導体材料として
は、例えばシリコンカーバイト（ＳｉＣ）等の化合物半
導体を用いることもできる。
【０１４１】また、第１乃至第１１の実施形態に関し
て、プレナー型のパワーＭＯＳＦＥＴを例示したが、本
発明はトレンチ構造のパワーＭＯＳＦＥＴにも同様に適
用可能である。
【０１４２】またさらに、縦型リサーフ構造を有するＭ
ＯＳＦＥＴで説明したが、本発明の構造は、縦型リサー
フ構造あるいは半導体中に複数のピラー状部分を有する
半導体素子であれば同様に適用が可能であり、例えば、
ＳＢＤ（Schottky Barrier Diode）などについても適用
可能である。
【０１４３】
【発明の効果】以上詳述したように、本発明によれば、
結晶成長の回数を大幅に減らしつつ、耐圧が高くオン抵
抗が低いパワーＭＯＳＦＥＴを実現することができる。
【０１４４】さらにまた、本発明は、パワーＭＯＳＦＥ
Ｔに限定されず、第１導電型の半導体層の主面に対して
略垂直方向に第２導電型の半導体領域が埋設された構造
を有する半導体素子を確実且つ容易に実現することがで
きる点で産業上のメリットは多大である。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るトレンチを形成
し、斜め方向からイオン注入と結晶成長により形成され
た縦型のリサーフ構造を有する縦形パワーＭＯＳＦＥＴ
の素子構造の断面図である。
【図２】図１のＡ−Ａ線で切断した平面図であり、ドリ
フト層１とリサーフ層４とドリフト層５の配置関係を模
式的に例示した平面図である。
【図３】本発明の第１の実施形態に係る縦型リサーフ構
造を有するパワーＭＯＳＦＥＴをトレンチ形成と、斜め
方向からイオン注入、結晶成長により形成する工程断面
図である。
【図４】本発明の第２の実施形態に係る結晶成長界面を
酸化膜で安定化させた縦型リサーフ構造を有するパワー
ＭＯＳＦＥＴの素子構造断面図である。
【図５】本発明の第２の実施形態に係る縦型リサーフ構
造をトレンチ形成と、斜め方向のイオン注入、結晶成長
により形成し、熱酸化により結晶成長界面を安定化した
縦型リサーフ構造を形成する工程断面図である。
【図６】本発明の第３の実施形態に係る縦型リサーフ構
造をトレンチ形成と、斜め方向のイオン注入、結晶成長
により形成し、水素雰囲気での高温処理により結晶成長
界面を安定化した縦型リサーフ構造を形成する工程断面
図である。
【図７】本発明の第４の実施形態に係る縦型リサーフ構
造をトレンチ形成と、斜め方向のイオン注入、結晶成長
の繰り返しにより縦型リサーフ構造を形成する工程断面
図である。
【図８】本発明の第４の実施形態に係る縦型リサーフ構
造をトレンチ形成と、斜め方向のイオン注入、結晶成長
の繰り返しにより縦型リサーフ構造を形成する工程断面
図である。
【図９】本発明の第５の実施形態に係る縦型リサーフ構
造をトレンチ形成と、斜め方向のイオン注入、水素雰囲
気での高温処理により縦型リサーフ構造を形成する工程
断面図である。
【図１０】本発明の第５の実施形態に係る縦型リサーフ
構造をトレンチ形成と、斜め方向のイオン注入、水素雰
囲気での高温処理により縦型リサーフ構造を形成する工
程断面図である。
【図１１】本発明の第７の実施形態に係る縦型リサーフ
構造を有するパワーＭＯＳＦＥＴの終端部まで含めた素
子平面パターン図である。
【図１２】本発明の第７の実施形態に係る縦型リサーフ
構造を有するパワーＭＯＳＦＥＴの終端構造まで含めた
素子構造断面図である。
【図１３】本発明の第８の実施形態に係る縦型リサーフ
構造を有するパワーＭＯＳＦＥＴの終端部まで含めた素
子平面パターン図である。
【図１４】本発明の第８の実施形態に係る縦型リサーフ
構造を有するパワーＭＯＳＦＥＴの終端構造まで含めた
素子構造断面図である。
【図１５】本発明の第９の実施形態に係る縦型リサーフ
構造を有するパワーＭＯＳＦＥＴの終端構造まで含めた
素子構造断面図である。
【図１６】本発明の第１０の実施形態に係る縦型リサー
フ構造を有するパワーＭＯＳＦＥＴの終端構造まで含め
た素子構造断面図である。
【図１７】本発明の第１１の実施形態に係る縦型リサー
フ構造を有するパワーＭＯＳＦＥＴの終端構造まで含め
た素子構造断面図である。
【図１８】従来の複数回の結晶成長を用いて形成した縦
型リサーフ構造を有するパワーＭＯＳＦＥＴの素子構造
断面図である。
【符号の説明】
１、１０１ ｎ−型ドリフト層（第１の半導体層） ２、１０２ ｎ＋型ドレイン層（高濃度半導体層） ３、１０３ ドレイン電極Ｄ（第１の主電極） ４、１０４ ｐ型リサーフ層（第２の半導体層） ５ 第２のｎ−型ドリフト層（第３の半導体層） ６、１０６ ｐ型ベース層（第４の半導体層） ７、１０７ ｎ＋ソース層（第５の半導体層） ８、１０８ ソース電極（第２の主電極） ９、１０９ Ｓｉ酸化膜（ゲート絶縁膜） １０、１１０ ゲート電極（第１の制御電極） １１ 酸化膜 １２ ｐ型埋め込みガードリング層（第６の半導体層） １３ ｎ型埋め込み層（第７の半導体層） １４ ガードリングｐ層（第８の半導体層） １５ 埋め込みガードリングｐ層 １６ ガードリングｐ層 １７ リサーフｐ層 １８ 絶縁層 １９ フィールドプレート金属膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/41 Ｈ０１Ｌ 29/78 ６５８Ｅ ６５８Ｂ 29/44 Ｅ Ｚ 29/78 ６５８Ｆ Ｆターム(参考） 4M104 CC03 CC05 FF10 FF35 GG09 GG18 HH20

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】第１導電型の半導体層の主面に対して略垂
    直方向に第２導電型の半導体領域が埋設されてなる半導
    体素子の製造方法であって、 第１導電型の第１の半導体層の表面にトレンチを形成す
    る工程と、 前記トレンチの内壁側面に不純物を導入することにより
    前記第２導電型の半導体領域としての第２の半導体層を
    形成する工程と、 前記トレンチ内に第１導電型の第３の半導体層を結晶成
    長させる工程と、 を備えたことを特徴とする半導体素子の製造方法。
  2. 【請求項２】前記第３の半導体層を結晶成長させる工程
    において、前記第３の半導体層が前記トレンチ内を埋め
    尽くす前に結晶成長を停止し、前記第３の半導体層の上
    に酸化膜を形成することにより前記トレンチ内の残余の
    部分を埋めることを特徴とする請求項１記載の半導体素
    子の製造方法。
  3. 【請求項３】前記第３の半導体層を結晶成長させる工程
    において、前記第３の半導体層が前記トレンチ内を埋め
    尽くす前に結晶成長を停止し、水素を含有した雰囲気で
    の加熱処理により前記第３の半導体層を構成する原子を
    移動させて前記トレンチ内の残余の部分を埋めることを
    特徴とする請求項１記載の半導体素子の製造方法。
  4. 【請求項４】前記第３の半導体層を結晶成長させる工程
    において、前記第３の半導体層が前記トレンチ内を埋め
    尽くす前に結晶成長を停止し、 しかる後に、 前記トレンチ内において露出した前記第３の半導体層の
    表面に不純物を導入することにより第２導電型の半導体
    層を形成する工程と、 前記トレンチ内に第１導電型の半導体層を結晶成長させ
    る工程と、 をさらに備えたことを特徴とする請求項１記載の半導体
    素子の製造方法。
  5. 【請求項５】第１導電型の半導体層の主面に対して略垂
    直方向に第２導電型の半導体領域が埋設されてなる半導
    体素子の製造方法であって、 第１導電型の第１の半導体層の表面にトレンチを形成す
    る工程と、 前記トレンチの内壁側面に不純物を導入することにより
    前記第２導電型の半導体領域としての第２の半導体層を
    形成する工程と、 前記トレンチ内に露出した前記第２の半導体層の表面に
    不純物を導入することにより第１導電型の第３の半導体
    層を形成する工程と、 水素を含有した雰囲気での加熱処理により前記第３の半
    導体層を構成する原子を移動させて前記トレンチ内の残
    余の部分を埋めることを特徴とする半導体素子の製造方
    法。
  6. 【請求項６】前記第２の半導体層を形成する工程は、前
    記トレンチの深さ方向に対して斜め方向に前記不純物を
    イオン注入する工程を含むことを特徴とする請求項１〜
    ５のいずれか１つに記載の半導体素子の製造方法。
  7. 【請求項７】前記第１の半導体層に電気的に接続された
    第１の主電極、前記第１の半導体層と第２の半導体層と
    第３の半導体層の表面に選択的に形成された第２導電型
    の第４の半導体層、前記第４の半導体層の表面に選択的
    に形成された第１導電型の第５の半導体層、前記第４の
    半導体層と前記第５の半導体層の表面に接合するように
    形成された第２の主電極、前記第４の半導体層と前記第
    ５の半導体層と前記第１の半導体層上にゲート絶縁膜を
    介して形成された制御電極をそれぞれ形成する工程をさ
    らに備えたことを特徴とする請求項１〜６のいずれか１
    つに記載の半導体素子の製造方法。
  8. 【請求項８】請求項１〜７のいずれか１つに記載の製造
    方法により製造された半導体素子であって、 前記第１の半導体層の不純物濃度と前記第３の半導体層
    の不純物濃度が異なることを特徴とする半導体素子。
  9. 【請求項９】請求項１〜７のいずれか１つに記載の製造
    方法により製造された半導体素子であって、 前記第１の半導体層の幅と前記第３の半導体層の幅が異
    なることを特徴とする半導体素子。
  10. 【請求項１０】請求項１〜７のいずれか１つに記載の製
    造方法により製造された半導体素子、若しくは請求項８
    または９に記載の半導体素子であって、 素子終端部に設けられ前記第２の半導体層と同時に形成
    された複数の第６の半導体層と、 前記第３の半導体層と同時に形成された第１導電型の第
    ７の半導体層と、 前記第６の半導体層の表面に形成され、前記複数の第６
    の半導体層を接続する第２導電型の第８の半導体層と、 を備えたことを特徴とする半導体素子。
  11. 【請求項１１】請求項１〜７のいずれか１つに記載の製
    造方法により製造された半導体素子、若しくは請求項８
    または９に記載の半導体素子であって、 素子終端部に設けられ前記第２の半導体層と同時に形成
    された複数の第６の半導体層と、 前記第３の半導体層と同時に形成された第１導電型の第
    ７の半導体層と、 前記第６の半導体層の表面に形成された第２導電型の第
    ８の半導体層と、 を備え、 前記第６の半導体層と前記第８の半導体層が前記第７の
    半導体層を囲むように設けられたことを特徴とする半導
    体素子。
  12. 【請求項１２】前記第８の半導体層は、前記複数の第６
    の半導体層を接続するように設けられたことを特徴とす
    る請求項１１記載の電力用半導体素子。
  13. 【請求項１３】前記第８の半導体層は、前記第４の半導
    体層に接続され、且つ高電圧が印加された場合には完全
    に空乏化することを特徴とする請求項１０〜１２のいず
    れか１つに記載の半導体素子。
  14. 【請求項１４】請求項１〜７のいずれか１つに記載の製
    造方法により製造された半導体素子、若しくは請求項８
    または９に記載の半導体素子であって、 素子終端部に設けられ前記第２の半導体層と同時に形成
    された複数の第６の半導体層と、 前記第３の半導体層と同時に形成された第１導電型の第
    ７の半導体層と、 前記第６の半導体層と前記第７の半導体層の表面に形成
    された絶縁膜と、 前記絶縁膜の上に形成された金属または導電性の半導体
    膜と、 を備えたことを特徴とする半導体素子。
JP2001175041A 2001-06-11 2001-06-11 縦型電力用半導体素子の製造方法 Expired - Fee Related JP4728508B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001175041A JP4728508B2 (ja) 2001-06-11 2001-06-11 縦型電力用半導体素子の製造方法
EP02012374A EP1267415A3 (en) 2001-06-11 2002-06-06 Power semiconductor device having resurf layer
US10/163,651 US6693338B2 (en) 2001-06-11 2002-06-07 Power semiconductor device having RESURF layer
KR10-2002-0032304A KR100491989B1 (ko) 2001-06-11 2002-06-10 리서프층을 갖춘 전력용 반도체장치 및 그 제조방법
CNA200510099510XA CN1767211A (zh) 2001-06-11 2002-06-11 具有resurf层的功率用半导体器件
CNB021482292A CN1329999C (zh) 2001-06-11 2002-06-11 具有resurf层的功率用半导体器件
US10/714,916 US6919610B2 (en) 2001-06-11 2003-11-18 Power semiconductor device having RESURF layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001175041A JP4728508B2 (ja) 2001-06-11 2001-06-11 縦型電力用半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2002368216A true JP2002368216A (ja) 2002-12-20
JP4728508B2 JP4728508B2 (ja) 2011-07-20

Family

ID=19016245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001175041A Expired - Fee Related JP4728508B2 (ja) 2001-06-11 2001-06-11 縦型電力用半導体素子の製造方法

Country Status (2)

Country Link
JP (1) JP4728508B2 (ja)
CN (1) CN1767211A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311673A (ja) * 2003-04-07 2004-11-04 Denso Corp 半導体装置の製造方法
KR100875159B1 (ko) 2007-05-25 2008-12-22 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
WO2015156024A1 (ja) * 2014-04-09 2015-10-15 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2016042570A (ja) * 2014-06-16 2016-03-31 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体用の最適化層
JP2022047361A (ja) * 2020-09-11 2022-03-24 株式会社東芝 半導体装置及びその製造方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411266B2 (en) * 2006-05-30 2008-08-12 Semiconductor Components Industries, L.L.C. Semiconductor device having trench charge compensation regions and method
US8466510B2 (en) * 2009-10-30 2013-06-18 Alpha And Omega Semiconductor Incorporated Staggered column superjunction
CN102403216B (zh) * 2010-09-09 2013-06-12 上海华虹Nec电子有限公司 使用湿法刻蚀制备超级结器件的方法
CN102468132B (zh) * 2010-11-15 2014-07-09 上海华虹宏力半导体制造有限公司 一种半导体器件的制作方法及器件结构
CN102522338B (zh) * 2011-12-27 2014-04-16 杭州士兰集成电路有限公司 高压超结mosfet结构及p型漂移区形成方法
WO2013141141A1 (ja) * 2012-03-19 2013-09-26 富士電機株式会社 半導体装置の製造方法
US9024383B2 (en) 2013-05-01 2015-05-05 Infineon Technologies Austria Ag Semiconductor device with a super junction structure with one, two or more pairs of compensation layers
US9117694B2 (en) 2013-05-01 2015-08-25 Infineon Technologies Austria Ag Super junction structure semiconductor device based on a compensation structure including compensation layers and a fill structure
JP6221436B2 (ja) * 2013-07-10 2017-11-01 富士電機株式会社 超接合ｍｏｓｆｅｔとその製造方法およびダイオードを並列接続させた複合半導体装置
JP6300638B2 (ja) * 2014-05-26 2018-03-28 ルネサスエレクトロニクス株式会社 半導体装置
CN105895690A (zh) * 2015-02-16 2016-08-24 肖胜安 一种超级结器件结构及其制造方法
CN105895689A (zh) * 2015-02-16 2016-08-24 肖胜安 一种超级结器件结构及其制造方法
JP6599001B2 (ja) * 2016-06-10 2019-10-30 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN107359125A (zh) * 2017-07-03 2017-11-17 苏州达晶微电子有限公司 一种优化体二极管反向恢复特性的方法及装置
CN107316899B (zh) * 2017-07-14 2020-08-28 南京溧水高新创业投资管理有限公司 半超结器件及其制造方法
CN108493241B (zh) * 2018-05-31 2020-09-29 电子科技大学 一种具有内置jfet结构的igbt器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223896A (ja) * 1997-02-10 1998-08-21 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JP2000260982A (ja) * 1999-03-08 2000-09-22 Toshiba Corp 半導体装置及びその製造方法
JP2001135819A (ja) * 1999-08-23 2001-05-18 Fuji Electric Co Ltd 超接合半導体素子

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223896A (ja) * 1997-02-10 1998-08-21 Mitsubishi Electric Corp 高耐圧半導体装置およびその製造方法
JP2000260982A (ja) * 1999-03-08 2000-09-22 Toshiba Corp 半導体装置及びその製造方法
JP2001135819A (ja) * 1999-08-23 2001-05-18 Fuji Electric Co Ltd 超接合半導体素子

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311673A (ja) * 2003-04-07 2004-11-04 Denso Corp 半導体装置の製造方法
KR100875159B1 (ko) 2007-05-25 2008-12-22 주식회사 동부하이텍 반도체 소자 및 그의 제조 방법
WO2015156024A1 (ja) * 2014-04-09 2015-10-15 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP2015201557A (ja) * 2014-04-09 2015-11-12 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9853139B2 (en) 2014-04-09 2017-12-26 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing the semiconductor device
JP2016042570A (ja) * 2014-06-16 2016-03-31 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ 半導体用の最適化層
US10411097B2 (en) 2014-06-16 2019-09-10 Infineon Technologies Ag Semiconductor component having a doped substrate layer and corresponding methods of manufacturing
JP2022047361A (ja) * 2020-09-11 2022-03-24 株式会社東芝 半導体装置及びその製造方法
JP7417497B2 (ja) 2020-09-11 2024-01-18 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4728508B2 (ja) 2011-07-20
CN1767211A (zh) 2006-05-03

Similar Documents

Publication Publication Date Title
JP4728508B2 (ja) 縦型電力用半導体素子の製造方法
US6693338B2 (en) Power semiconductor device having RESURF layer
US8421151B2 (en) Semiconductor device and process for production thereof
US6770539B2 (en) Vertical type MOSFET and manufacturing method thereof
US7855413B2 (en) Diode with low resistance and high breakdown voltage
TWI399815B (zh) 具有優化的可製造性的垂直功率裝置的高壓結構及方法
US7432134B2 (en) Semiconductor device and method of fabricating the same
WO2017043606A1 (ja) 炭化珪素半導体装置
KR100731141B1 (ko) 반도체소자 및 그의 제조방법
EP3651206A1 (en) Semiconductor device
US20080298291A1 (en) Semiconductor device
JP2005505921A (ja) フローティングアイランド電圧維持層を有する半導体パワーデバイス
US20240222498A1 (en) Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
CN111180522B (zh) 具有超结和嵌氧硅层的半导体器件
JP2004342660A (ja) 半導体装置及びその製造方法
JP2011505709A (ja) フローティングアイランドを形成するための雛壇状のトレンチを備えた電圧維持層を有するパワー半導体デバイスの製造方法
JP2005505918A (ja) フローティングアイランドを形成するための雛壇状のトレンチを有する電圧維持層を備える半導体パワーデバイスの製造方法
JP4990458B2 (ja) 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ
JP2004214511A (ja) 電力用半導体素子
US20070029543A1 (en) Semiconductor device
JP2003086800A (ja) 半導体装置及びその製造方法
US11158705B2 (en) Method for forming a superjunction transistor device
JP2006186134A (ja) 半導体装置
US8324062B2 (en) Method for manufacturing a power semiconductor device
JP2004221370A (ja) 半導体装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040528

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081003

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110323

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110415

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees