JP3938964B2 - 高耐圧半導体装置およびその製造方法 - Google Patents
高耐圧半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3938964B2 JP3938964B2 JP02699797A JP2699797A JP3938964B2 JP 3938964 B2 JP3938964 B2 JP 3938964B2 JP 02699797 A JP02699797 A JP 02699797A JP 2699797 A JP2699797 A JP 2699797A JP 3938964 B2 JP3938964 B2 JP 3938964B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- groove
- region
- impurity region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 157
- 238000004519 manufacturing process Methods 0.000 title claims description 76
- 239000012535 impurity Substances 0.000 claims description 333
- 238000009792 diffusion process Methods 0.000 claims description 129
- 238000000034 method Methods 0.000 claims description 125
- 230000015556 catabolic process Effects 0.000 claims description 113
- 238000005468 ion implantation Methods 0.000 claims description 42
- 238000009826 distribution Methods 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 20
- 230000003252 repetitive effect Effects 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000002955 isolation Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 2
- 238000009751 slip forming Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 89
- 230000005684 electric field Effects 0.000 description 39
- 238000005530 etching Methods 0.000 description 31
- 238000005229 chemical vapour deposition Methods 0.000 description 28
- 238000004088 simulation Methods 0.000 description 16
- 230000007423 decrease Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000013461 design Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 10
- 239000012212 insulator Substances 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 108091006146 Channels Proteins 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- -1 single crystal Chemical compound 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 101100441836 Mus musculus Cyhr1 gene Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000003359 percent control normalization Methods 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 235000019353 potassium silicate Nutrition 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
- H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
Description
【０００１】
【発明の属する技術分野】
本発明は、高耐圧半導体装置およびその製造方法に関し、より特定的には各種電源装置などに使用される高耐圧・低損失な高耐圧半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
スイッチング電源やインバータ装置などに使用される高耐圧半導体装置は装置の高効率・小型化の要求に対して高速スイッチング特性や低オン電圧を実現すべく、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）やＳＩＴ（Static Induction Thyristor）からさらにＩＧＢＴ（Insulated Gate Bipolar Transistor ）へと改良が進んできた。これらの従来の素子では構造の最適化が精力的に進められているが、さらなる装置の高周波化・小型化や低コスト化の要求には対応困難な状況に陥っており、新たな対策を検討する必要がある。
【０００３】
従来の高耐圧半導体素子では高い降伏電圧を得るために厚く高比抵抗のドリフト領域を主電流経路に設けるため、高耐圧のものほどこの部分の電圧降下が大きくなってオン電圧が高くなる。特に多数キャリアのみを伝導に利用する、いわゆるユニポーラデバイスのパワーＭＯＳＦＥＴやＳＩＴでは、高速スイッチングできるもののオン電圧が高く、オン電圧と降伏電圧とのトレードオフ関係はいわゆるシリコンリミットとして知られる半導体材質特有の限界を超えることができないとされてきた。
【０００４】
ＩＧＢＴでは少量の少数キャリアをドリフト領域に導入することによって伝導度を高め、オン電圧と降伏電圧とのトレードオフ関係は大幅に改善された。その反面、スイッチング時には少数キャリアの蓄積効果による過渡現象が付随してスイッチング損失が増加するとともに、少数キャリアを導入するためのｐｎ接合を主電流経路に設けるため、この電圧降下以下のオン電圧を実現することができない。したがって、ＩＧＢＴでは数百Ｖ級の耐圧の素子ではオン電圧を１Ｖ程度以下にすることが困難であった。
【０００５】
またバイポーラトランジスタやバイポーラモードＳＩＴでは、少数キャリアがベースまたはゲート端子から供給される。このため、ｐｎ接合による電圧降下はないものの、スイッチング損失が増加するとともに、飽和状態にまでキャリア密度を高めるためには大きなベース（ゲート）順電流（数百Ｖ級素子では主電流の１０分の１程度）を供給する必要があり、駆動損失が大きいという問題がある。
【０００６】
このような従来の高耐圧素子への限界を打破するものとして、図５８に示すような断面構造の素子がたとえばＵＳＰ５，２１６，２７５に提案されている。
【０００７】
図５８を参照して、この構造は、上記文献の技術をトレンチゲート型パワーＭＯＳＦＥＴへ適用した例を示すもので、従来の素子では高抵抗率のｎ型半導体で形成されたドリフト領域を、幅の狭いｎ型領域３０１とｐ型領域３０２との繰返し構造で置換えたものである。
【０００８】
上記文献には、チャネルを形成するゲート３０９やバックゲートを形成するｐ型ウェル３０３と、ｐｎ繰返し構造３０１、３０２との位置関係は特に説明されていない。しかし、図示のようにチャネルはｎ型領域３０１に、またｐ型ウェル３０３はｐ型領域３０２に接続されている必要がある。ここで重要な点はｎ型領域３０１とｐ型領域３０２との不純物の量が互いに等しくなっていることと、それぞれの領域３０１、３０２の幅が十分狭いことであると上記文献には示されている。
【０００９】
この構造では素子のオン状態にあっては、まずＭＯＳゲート３０９により、ゲート絶縁層３０８を介在してＭＯＳゲート３０９に対向したｐ型ウェル３０３の表面部にｎチャネルが誘起される。そして、ドレインｎ+ 領域３０４、ｎ型領域３０１、ｎ型チャネルおよびソースｎ+ 拡散領域３０５の経路で電子電流が流れる。ＭＯＳゲート３０９を十分にバイアスしてチャネル部の電圧降下を抑えれば、オン電圧は主にｎ型領域３０１の抵抗による電圧降下で決定されるようになる。単位面積当りのオン抵抗Ｒｏｎは、以下の式で与えられる。
【００１０】
【数１】
【００１１】
次にオフ状態にあってドレイン電圧が１０Ｖ程度と低い場合には、空間電荷領域は、ｎ型領域部（ドレインに接続されたドレインｎ+ 領域３０４とｎ型領域３０１とからなる）とｐ型領域部（ソースに接続されたｐ型ウェル３０３とｐ型領域３０２とからなる）との間の接合部に沿って形成される。したがって、図中のＹ−Ｙ′線に沿って見るとｐｎ接合の境界部から空間電荷領域が広がってくる。ドレイン電圧を上昇していくとｎ型領域３０１およびｐ型領域３０２は厚みが薄いので、これらの領域がすべて空乏化するようになる。これより、高いドレイン電圧を印加すると空間電荷領域はｐ型ウェル３０３とドレインｎ+ 領域３０４とに向かってのみ広がるようになる。
【００１２】
次に、ｐｎ繰返し構造部の不純物分布を示す図５９を参照して電界強度を考える。
【００１３】
図５８においてＹ−Ｙ′線に沿う断面における電界のＸ方向成分は図６０に示したようにｎ型領域３０１内では増加し、ｐ型領域３０２内では減少して連続した三角波形を示す。繰返し構造部ではｐ型領域３０２とｎ型領域３０１とを１周するとＹ−Ｙ′線の断面における電位は同じレベルに戻ってくる。したがって、Ｘ方向の電界の正側の面積Ｓ1 （斜線領域）と負側の面積Ｓ2 （斜線領域）との面積が等しくなるようにオフセット位置が決まるが、今回のモデルでは、Ｎｄ＝Ｎａ（Ｎａ：ｐ型領域３０２のネット不純物密度）として簡単にするとＸ方向電界の最大値は以下の式で与えられる。
【００１４】
【数２】
【００１５】
Ｘ−Ｘ′線に沿う断面での電界強度は図６１に示すように長方形または台形の分布を示す。ここでｎ型領域３０１とｐ型領域３０２との不純物の量は互いに等しいという条件が満たされていると、電界分布は長方形となる。またｎ型領域３０１の不純物の量が相対的に多いと通常のｎ型ドリフト層を持った素子で一般的なようにソース（Ｓ）側の電界が強くなる。
【００１６】
ここで素子の降伏電圧Ｖｂｒは、電界の最大値が臨界電界強度Ｅｃ（シリコンではＥｃ≒２ｅ５Ｖ／ｃｍ（２×１０5 Ｖ／ｃｍ））に達する状態でほぼ決まるので、Ｎａ＝Ｎｄの場合、
【００１７】
【数３】
【００１８】
とすることができる。
（１）式より、オン電圧（オン抵抗）を下げるためには、ｎ型領域３０１の不純物密度Ｎｄを高めればよいのであるが、耐圧を維持するためにｐ型領域３０２の不純物密度Ｎａも高めることになる。これらの不純物密度の絶対値を高めていくとオフ状態でのＸ方向の電界の傾きが急になる。そして、電界の最大値Ｅｘ（ｍａｘ）が臨界電界に近づくと、もはや降伏電圧は（３）式で期待される値までは出なくなる。したがって、
【００１９】
【数４】
【００２０】
とする必要がある。このときのオン抵抗は、
【００２１】
【数５】
【００２２】
となって、Ｗｎ、Ｗｐを小さくすればオン抵抗は極めて小さくすることができる。またこの構造ではオン抵抗が降伏電圧の一乗に比例するが、従来の単純な高抵抗ドリフト領域を使用するパワーＭＯＳＦＥＴでは降伏電圧の二乗（より詳しくは臨界電界のドリフト層不純物密度依存性を考慮して約２．６乗とも言われる）に比例して増加する。このため、図５８に示すような微細なｐｎ繰返し構造を作り込むことができれば、高耐圧で低オン電圧の素子が実現できることがわかる。
【００２３】
【発明が解決しようとする課題】
ところで、図５８に示すｐｎ繰返し構造は、上記文献ではエッチングした溝に選択的に不純物を含んだシリコンをエピタキシャル成長させるか、あるいは選択的中性子照射による原子核変換を生じさせることで実現できると示されている。しかしながら、実際にはこのいずれの方法でも、ｐｎ繰返し構造を実現できる可能性はほとんどない。以下、そのことを各製造方法を図で示して詳細に説明する。
【００２４】
なお、上記文献には、上述の製造方法は文章のみで記載されているため、以下の図面を用いた説明はその文章から推察したものである。
【００２５】
図６２〜図６４は、エピタキシャル成長法でｐｎ繰返し構造を製造する方法を工程順に示す概略断面図である。まず図６２を参照して、ドレインｎ+ 領域となるｎ+ 領域３０４上に、エピタキシャル成長法によってｎ- エピタキシャル層３０１が形成される。
【００２６】
図６３を参照して、ｎ- エピタキシャル層３０１上に、たとえばシリコン酸化膜よりなるマスク３１０をした状態で、ｎ- エピタキシャル層３０１に異方性エッチングが施される。これにより、ｎ+ 領域３０４が露出してｎ- エピタキシャル層３０１に溝３０１ａが形成される。この後、マスク３１０が除去される。
【００２７】
図６４を参照して、溝３０１ａ内に選択的にｐ- エピタキシャル層３０２がエピタキシャル成長法によって形成される。このようにしてエピタキシャル成長法によってｐｎ繰返し構造が形成される。
【００２８】
このようなエピタキシャル成長方法では、オートドープ現象として一般に知られるように、成膜中の膜が基板側の不純物を吸い込みながら成長する。このため、たとえ８００℃程度の低温度での成長であっても、ｐ- エピタキシャル層３０２の成長中に、基板側の不純物（ｎ- エピタキシャル層３０１中の不純物）がこのｐ- エピタキシャル層３０２中に容易に拡散してしまう。よって、ｐｎ繰返し構造において明確なｐ型とｎ型との不純物層３０１、３０２をミクロンオーダの微細な繰返し構造で形成することはできない。
【００２９】
またエピタキシャル成長法における不純物密度の制御は、良くても５％程度しかできず、さらにｐ型およびｎ型の不純物層の不純物密度が近い値であることが要求される今回のような場合には、１０％の制御も難しいことが知られている。
【００３０】
図６５と図６６とは、中性子照射による原子核変換でｐｎ繰返し構造を製造する方法を工程順に示す概略断面図である。まず図６５を参照して、ドレインｎ+ 領域となるｎ+ 領域３０４上に、エピタキシャル成長方法によってｐ- エピタキシャル層３０２が形成される。
【００３１】
図６６を参照して、このｐ- エピタキシャル層３０２にマスク３５０を用いて選択的に中性子線が照射される。これにより、シリコン（Ｓｉ）の一部が原子核変換を起こしリン（Ｐ）となる。このリンはｎ型のドーパントであるため、中性子線の照射されたｐ- エピタキシャル層３０２中にｎ- 層３０１が形成されることになる。このようにして、中性子照射による原子核変換でｐｎ繰返し構造が形成される。
【００３２】
この選択的中性子照射による原子核変換については、現状ではミクロンサイズのパターンを形成するために必要なマスク材料が存在しない。つまり、マスクには中性子線の照射を遮る遮光膜が必要であるが、ミクロンサイズのパターンを形成する場合には、通常用いられる遮光膜の材料では薄すぎて中性子線を遮ることができない。加えて、中性子線では平行な線束を得ることができないため上述のような中性子線の選択的照射による微細加工は不可能である。
【００３３】
以上のように上記文献に示された構造では、現行素子の降伏電圧とオン電圧とのトレードオフを大幅に改善できる可能性があるものの、その構造を実現することができないという致命的な問題があった。
【００３４】
それゆえ、本発明の目的は、微細なｐｎ繰返し構造を実現可能とすることで、降伏電圧とオン電圧とのトレードオフを大幅に改善できる高耐圧半導体装置およびその製造方法を提供することである。
【００３５】
【課題を解決するための手段】
本発明の高耐圧半導体装置は、半導体基板と、第１導電型の第１不純物領域と、第２導電型の第２不純物領域と、第２導電型の第３不純物領域と、第１導電型の第４不純物領域と、ゲート電極層とを備えている。半導体基板は、互いに対向する第１および第２主面を有し、かつ第１主面に設けられた複数の溝を有している。第１不純物領域は、複数の溝のうち一方および他方の溝に挟まれる半導体基板の領域内の一方の溝の側壁面に形成されている。第２不純物領域は、一方および他方の溝に挟まれる領域内の他方の溝の側壁面に形成され、かつ第１不純物領域とｐｎ接合を形成している。第３不純物領域は、第１および第２不純物領域の第１主面側に形成されている。第４不純物領域は、第３不純物領域を挟んで第１不純物領域と対向するように第１主面および一方の溝の側壁面の少なくともいずれかに形成されている。ゲート電極層は、第１および第４不純物領域に挟まれる第３不純物領域とゲート絶縁層を介在して対向している。第１不純物領域は一方の溝の側壁面の不純物密度が高く、他方の溝側ほど不純物密度が低くなる不純物密度分布を有し、第２不純物領域は他方の溝の側壁面の不純物密度が高く、一方の溝側ほど不純物密度が低くなる不純物密度分布を有している。
【００３６】
本発明の高耐圧半導体装置では、第１および第２の溝に挟まれる領域にｐｎ構造となる第１および第２の不純物領域が形成されている。このため、現行素子の降伏電圧とオン電圧とのトレードオフを大幅に改善することができる。
【００３７】
また、第１不純物領域は一方の溝の側壁面の不純物密度が高く、他方の溝側ほど不純物密度が低くなる不純物密度分布を有し、第２不純物領域は他方の溝の側壁面の不純物密度が高く、一方の溝側ほど不純物密度が低くなる不純物密度分布を有している。このような不純物密度分布構造は、たとえば斜めイオン注入法などにより形成することができる。このイオン注入法は、不純物密度の制御性がエピタキシャル成長法に比べて格段に高い。このため、ミクロンオーダの微細なｐｎ繰返し構造を有し、かつこのｐ型およびｎ型の不純物濃度が近い値でも制御性良くｐｎ繰返し構造を形成することができる。
【００３８】
本発明の好ましい一の局面に従えば、第３および第４不純物領域に電気的に接続するように第１主面上にソース電極が形成されており、第１不純物領域に電気的に接続するように第２主面上にドレイン電極が形成されている。
【００３９】
これにより、縦型のパワーＭＯＳＦＥＴに、ミクロンオーダの微細なｐｎ繰返し構造を実現することができる。
【００４０】
本発明の好ましい他の局面に従えば、第３および第４不純物領域に電気的に接続するように第１主面上にソース電極が形成されており、第１不純物領域に電気的に接続するように第１主面上にドレイン電極が形成されている。
【００４１】
これにより、横型のパワーＭＯＳＦＥＴに、ミクロンオーダの微細なｐｎ繰返し構造を実現することができる。
【００４２】
本発明の好ましい他の局面に従えば、隣り合う溝同士の間隔は溝の深さの３分の１以下である。
【００４３】
これにより、微小なサイズのｐｎ繰返し構造を実現することができる。
本発明の好ましい他の局面に従えば、一方の溝の互いに対向する側壁面の一方には第１不純物領域が形成されており、他方には第１不純物領域と異なる導電型の不純物領域が形成されている。
【００４４】
この構成は、たとえば斜めイオン注入法で実現することができる。
本発明の好ましい他の局面に従えば、一方の溝の互いに対向する側壁面の一方には第１不純物領域が形成されており、他方には第１不純物領域と同じ導電型の不純物領域が形成されている。
【００４５】
この構成は、たとえば斜め回転イオン注入法で実現することができる。
本発明の好ましい他の局面に従えば、溝の内部は、第１の不純物領域の一方の溝の側壁面における不純物密度の１０分の１以下の不純物密度を有するシリコンで充填されている。
【００４６】
これにより、シリコンを材料とする充填層で溝を埋込んでも、充填層の電荷密度が電界分布に著しい影響を及ぼすことを防止することができる。
【００４７】
本発明の好ましい他の局面に従えば、第１および第２不純物領域の第２主面側には、第１不純物領域よりも不純物密度の高い第１導電型の第５不純物領域が形成されている。ドレイン電極は、第５不純物領域を介在して第１不純物領域に電気的に接続されている。溝の内部に充填されるシリコンは、第１および第２不純物領域と絶縁層で隔てられ、かつ第５不純物領域と接している。
【００４８】
本発明の好ましい他の局面に従えば、溝の内部は絶縁層で充填されている。
溝を絶縁層で充填しており、絶縁層中の電荷密度は十分少ないため、この電荷密度が電界分布に著しい影響を及ぼすことは防止される。
【００４９】
本発明の好ましい他の局面に従えば、ゲート電極層は一方および他方の溝の延びる方向に沿って延在している。
【００５０】
本発明の好ましい他の局面に従えば、ゲート電極層は一方および他方の溝に交差する方向に沿って延在している。
【００５１】
これにより、より自由度の高い設計が可能となる。またゲート間隔を広くすることができるため、ゲート密度の高まりによって入力容量が増加しスイッチング速度が遅くなることを防止できる。
【００５２】
本発明の好ましい他の局面に従えば、ゲート電極層はトレンチゲート構造を有しており、第１主面に形成されており、かつ第１不純物領域上にのみ配置されている。
【００５３】
これにより、より自由度の高い設計が可能となる。またさらにゲート容量を減少できるため、より一層スイッチング速度の向上を図ることができる。
【００５４】
本発明の好ましい他の局面に従えば、ゲート電極層はプレーナゲート構造を有し、かつ第１主面に形成されている。
【００５５】
これにより、トレンチゲート型よりもゲート間隔を広くでき、ゲート構造形成の工程が簡単になり、安いコストで製造することができる。
【００５６】
本発明の好ましい他の局面に従えば、互いに隣接する第１および第２不純物領域からなるｐｎ構造と溝とが繰返された繰返し構造が形成されている。この繰返し構造の周囲は分離用絶縁層を介在して抵抗性膜で覆われており、抵抗性膜の第１主面側の端部はソース電極に電気的に接続されており、第２主面側の端部はドレイン電極に電気的に接続されている。
【００５７】
これにより、繰返し構造の終端部においてｐｎ繰返し構造の電界が矛盾なく等電位面につながって、ｐｎ繰返し構造の降伏電圧がそのまま得られる。また、抵抗性膜がソース電極とドレイン電極とに接続されることで抵抗性フィールドプレートの働きをし、これにより封止樹脂などの中のイオンなどによる影響を防いで長期的にも安定な降伏電圧が得られる。また終端構造のための面積が少なくて済むため安いコストで製造することができる。
【００５８】
本発明の好ましい他の局面に従えば、互いに隣接する第１および第２不純物領域からなるｐｎ構造と溝とが繰返された繰返し構造が形成されている。この繰返し構造の周囲は第１導電型の半導体領域に接続されており、ドレイン電極に電圧が印加されたときに繰返し構造から延びる空乏層の先端が半導体領域内で終端する構成を有している。
【００５９】
これにより、繰返し構造の簡易な終端構造を得ることができる。
本発明の好ましい他の局面に従えば、第１不純物領域の不純物の一方の溝の側壁面からの拡散長は、第１不純物領域の一方の溝の側壁面から第１および第２不純物領域のｐｎ接合部までの幅よりも短い。第２不純物領域の不純物の他方の溝の側壁面からの拡散長は、第２不純物領域の他方の溝の側壁面から第１および第２不純物領域のｐｎ接合部までの幅よりも短い。
【００６０】
これにより、ｐｎ繰返し構造での電界の変化を緩和でき、電界集中を防止することができる。
【００６１】
本発明の好ましい他の局面に従えば、互いに隣接する第１および第２不純物領域からなるｐｎ構造と溝とが繰返された繰返し構造が形成されている。この繰返し構造の第１主面における中央部よりも周辺部の方が溝の間隔が狭くなっている。
【００６２】
これにより、降伏電圧の低下をより生じにくくすることができる。
本発明の好ましい他の局面に従えば、シリコンを材料に含む充填層が溝の内部に充填されている。充填層の不純物密度は半導体領域の不純物密度よりも低い。
【００６３】
本発明の他の局面に従えば、第１および第２不純物領域に導入される各導電性の不純物の総量は、半導体領域の不純物と逆導電型のものの方が多く、かつ同じ導電型の不純物濃度に対する逆の導電型の不純物濃度の比率が１．２以下である。
【００６４】
本発明の好ましい他の局面に従えば、半導体基板は、第２主面側に配置された基板と、第１主面側に配置されかつ基板から絶縁された半導体層とを有するＳＯＩ基板であって、第１、第２、第３および第４不純物領域は半導体層に形成されている。
【００６５】
これにより、ＳＯＩ型横型パワーＭＯＳＦＥＴを実現することができる。
本発明の好ましい他の局面に従えば、溝は、第１および第２不純物領域が空乏化したときに第１および第２不純物領域中の電荷量と等しい逆導電型の固定電荷を有する充填絶縁層で充填されている。
【００６６】
本発明の高耐圧半導体装置の製造方法は、以下の工程を備えている。
まず互いに対向する第１および第２主面を有する半導体基板の前記第１主面近傍に第１導電型の第１不純物領域が形成される。そして第１主面に第１不純物領域よりも深い複数の第１の溝が形成される。そして第１主面に第１不純物領域よりも深い複数の第２の溝が形成される。そして第１の溝の一方の側壁面に第１導電型の不純物が、斜めイオン注入法および斜め回転イオン注入法のいずれかの方法で導入され、第１導電型の第２不純物領域が形成される。そして第２の溝の一方の側壁面に第２導電型の不純物が、斜めイオン注入法および斜め回転イオン注入法のいずれかの方法で導入され、第２導電型の第３不純物領域が形成される。そして絶縁性膜および半絶縁性膜のいずれかよりなる埋込層が第１および第２の溝に埋込まれた状態で、第１および第２の溝の一方の側壁面に導入された第１および第２導電型の不純物が拡散させられて、第１の溝の一方の側壁面に第２不純物領域が、第２の溝の一方の側壁面に第３不純物領域が、互いに接するように第１不純物領域の第２主面側に形成される。
【００６７】
本発明の高耐圧半導体装置の製造方法では、溝を設け、溝の側壁面から半導体素子の最終性能に影響を及ぼさない範囲の高精度の不純物濃度制御性を持つ方法、つまり斜めイオン注入法および／または斜め回転イオン注入法で不純物を導入することができる。このイオン注入法は不純物密度の制御性がエピタキシャル成長法に比べて格段に高い。このため、ミクロンオーダの微細なｐｎ繰返し構造を有し、かつこのｐ型およびｎ型の不純物濃度が近い値でもｐｎ繰返し構造を制御性良く形成することができる。
【００６８】
また、ミクロンオーダの微細なｐｎ繰返し構造を制御性良く形成することができるため、現行素子の降伏電圧とオン電圧とのトレードオフを大幅に改善することができる。
【００６９】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００７０】
実施の形態１
図１は、本発明の実施の形態１における高耐圧半導体装置の構成を概略的に示す断面図である。図１を参照して、半導体基板の第１主面には、複数の溝７ａが繰返し設けられている。この溝７ａに挟まれる領域内には、ｎ型およびｐ型拡散領域１、２が設けられており、ｎ型拡散領域１は一方の溝７ａの側壁面に設けられており、ｐ型拡散領域２は他方の溝７ａの側壁面に設けられている。このｎ型拡散領域１とｐ型拡散領域２とは、溝７ａの深さ方向に沿ってｐｎ接合部を構成している。
【００７１】
ｎ型およびｐ型拡散領域１、２の第１主面側にはｐ型ウェル（ｐ型ベース領域とも称する）３が形成されている。このｐ型ウェル３内であって一方の溝７ａの側壁面にはソースｎ+ 拡散領域５が設けられている。このソースｎ+ 拡散領域５とｎ型拡散領域１とに挟まれるｐ型ウェル３とゲート絶縁層８を介在して対向するように、一方の溝７ａの側壁面に沿ってゲート電極層９が形成されている。
【００７２】
溝７ａ内には、低不純物密度のシリコン（単結晶、多結晶、非晶質および微結晶を含む）かシリコン酸化膜などの絶縁物よりなる充填層７が充填されている。この充填層７の第１主面側には、ｐ+ 拡散領域６が設けられており、ｐ型ウェル３と接している。
【００７３】
またｎ型およびｐ型拡散領域１、２と溝７ａとの繰返し構造（以下、ｐ−ｎ−溝繰返し構造と称する）の第２主面側にはドレインｎ+ 領域４が形成されている。
【００７４】
第１主面上には、ｐ型ウェル３、ソースｎ+ 拡散領域５およびｐ+ 拡散領域６に電気的に接続するようにソース電極層１０が形成されている。また第２主面上には、ドレインｎ+ 領域４と電気的に接続するようにドレイン電極層１１が形成されている。
【００７５】
上述した高耐圧半導体素子の構造は、ｐｎ構造部１、２を溝７ａで挟む構成とし、一方の溝７ａの側壁面からｎ型不純物を導入してｎ型拡散領域１を、また他方の溝７ａの側壁面からｐ型不純物を導入してｐ型拡散領域２を形成できるようにした点で、特に図５８に示す従来例と異なる。このような構成としたため、ｎ型拡散領域１は、一方の溝７ａの側壁面から拡散された不純物密度分布を有し、ｐ型拡散領域２は他方の溝７ａの側壁面から拡散された不純物密度分布を有している。
【００７６】
つまり、この構造の利点は、従来の構造では不可能であった現実的な製造を可能にできることである。詳しくは後ほど改めて説明するが、その要点について示すと、たとえばドレインｎ+ 領域４の上にエピタキシャル成長などでｎ- 層を形成したウエハにｐ型ウェル３がイオン注入や熱拡散などで形成される。次に溝７ａがトレンチエッチングなどで形成され、図１に示したチルト角θを、
【００７７】
【数６】
【００７８】
ウエハ法線からずらしてｐ型不純物が斜めイオン注入される。次にこのチルト角を−θに変えてｎ型不純物が斜めイオン注入される。これによって溝７ａで挟まれた領域にｐｎ構造部１、２が形成される。
【００７９】
この高耐圧半導体素子の構造におけるＹ−Ｙ′線に沿う断面のネット不純物密度は図２に示すようになっている。図２を参照して、溝７ａから不純物を導入するために溝７ａの側壁面の不純物密度が高く、シリコン中に入るほど不純物密度が低くなる。熱拡散すると不純物はほぼガウス分布に従って分布し、図３のような分布を示す。パラメータとして表面不純物密度Ｃｓｎ、Ｃｓｐと拡散長ＣＨＲｎ、ＣＨＲｐを定義すると不純物分布の形は決定する。この場合、ｎ型拡散領域１とｐ型拡散領域２とからなる接合は両方からの不純物の拡散が等しくなる位置で形成される。
【００８０】
なお、高いアスペクト比の溝に斜めイオン注入すると溝側壁面でのイオンの反射・散乱により所望以外の側壁面にもイオンが注入されるが、注入エネルギを高くするなどして、実用的なネット不純物分布を得ることができる。
【００８１】
また後で示すように素子周辺部の終端構造の制約から、ｐ−ｎ−溝繰返し構造を低不純物密度のｎ- 半導体の中に作り込むのが一般的である。このような場合には、ｎ- 半導体に含まれるｎ型不純物がｎ型拡散領域１とｐ型拡散領域２とにバックグラウンド不純物として含まれることになる。
【００８２】
また溝７ａを各種シリコンで埋込む場合は、溝７ａ内の電荷密度が電界分布に著しい影響を及ぼさないよう、充填層７の不純物量はｎ型拡散領域１やｐ型拡散領域２における不純物量の１０分の１以下と十分低いことが望ましい。
【００８３】
図１の構造でオフ状態においてドレイン電圧を上昇させ、ｐ−ｎ−溝繰返し構造が十分空乏化した場合のＸ方向電界分布をＹ−Ｙ′線に沿って示すと図４に示すようになる。図４を参照して、Ｘ方向電界はｎ型拡散領域１では増加しｐ型拡散領域２では減少するが、不純物密度がＸ方向にガウス分布で変化しているためＸ方向電界はこれを積分した誤差関数の形となる。また溝７ａの内部は低不純物密度のシリコンや酸化シリコンなどの絶縁物で構成されており内部の電界密度が十分少ないため、溝７ａの内部のＸ方向電界は一定となる。
【００８４】
この場合も繰返し構造のため１周期で電位が同じレベルに戻ってくる必要があるため、Ｘ方向電界の正の部分の面積Ｓ1 （斜線領域）と負の部分の面積Ｓ2 （斜線領域）とが等しくなるようにオフセットが決まる。このようにこの構造で得られる降伏電圧特性の解析的表現は困難になるのでこれ以上は示さない。
【００８５】
次に、本実施の形態における高耐圧半導体装置の製造方法について説明する。
図５〜図１８は、本発明の実施の形態１における高耐圧半導体装置の製造方法を工程順に示す概略断面図である。図５を参照して、ドレインｎ+ 領域となるｎ型高不純物濃度基板４上に、後述の不純物拡散工程の濃度分布に比べて十分低い不純物濃度を有するｎ型エピタキシャル成長層４ａが形成される。実用的には、ｎ型エピタキシャル成長層４ａの不純物濃度は、１×１０13〜１×１０16ｃｍ-3の範囲であればよい。所望の素子耐圧が３００Ｖ程度の場合には、ｎ型エピタキシャル成長層４ａの厚みは２０μｍ程度であればよい。また、このｎ型エピタキシャル成長層４ａを形成する代わりに、同程度の不純物濃度を有する基板を直接張り合わせ、研磨により所望の厚みにすることも可能である。
【００８６】
図６を参照して、このｎ型エピタキシャル成長層４ａの表面に、既存の不純物拡散法を用いて、ＭＯＳＦＥＴのｐ型ベース領域となるｐ型拡散領域３が形成される。このｐ型拡散領域３上に、熱酸化膜１２とＣＶＤ（Chemical Vapor Deposition ）シリコン窒化膜１３とＣＶＤシリコン酸化膜１４とからなる３層積層構造が所望形状となるように形成される。この積層構造１２、１３、１４をマスクとしてその下層に異方性エッチングが施される。
【００８７】
図７を参照して、このエッチングにより、ｐ型ベース領域３とｎ型エピタキシャル成長層４ａとを貫通してｎ+ 高不純物濃度基板領域４に達する溝７ａが形成される。
【００８８】
このシリコン異方性エッチング工程には、エッチングの保護膜がメサ部分に必要なので、ＣＶＤシリコン酸化膜１４などの耐シリコンエッチング性の膜を予め形成した後に、通常の写真製版工程とエッチング工程とを用いてパターンづけが行なわれる。上述したように、溝７ａの幅やアスペクト比率は高精度に形成する必要があるため、ＮＦ3 、ＳＦ6 、ＳｉＦ4 などのフッ素系ガスを用いてドライエッチングが行なわれる。
【００８９】
上述のドライエッチング中には、シリコン酸化膜に近い組成の、通常デポジション膜と呼ばれる薄膜が溝７ａの側壁に形成される。このため、このシリコン異方性エッチングの直後に、このデポジション膜はフッ酸（ＨＦ）系の薬液で除去される。
【００９０】
また、このドライエッチング工程の代わりに、シリコン結晶の面方位により強い異方性を示すＫＯＨ、ヒドラジンなどのアルカリ溶液によるウェットエッチングも可能である。これらのアルカリエッチング液自体は、酸系のエッチング液よりは、一般に不純物や薬液自体の構成原子であるＫなどの可動イオンになりやすい成分を多く含む。このため、エッチングの後工程として細心の注意による洗浄工程が必要であり、実用的には難しいため上述のドライエッチングの方がより有効である。
【００９１】
しかし、ドライエッチング装置は、非常に高価であり、エッチング速度が遅く、一度に複数のウエハを処理するバッチ処理能力がないので、量産性に問題がある。このため、費用対生産効率を考えてこのウェットエッチングを選択することも可能である。
【００９２】
図７に示すように溝７ａに挟まれた半導体の突起となる部分にｐ型拡散領域３を形成するには、たとえば
（１） 溝７ａを形成する前にイオン注入を用いる、
（２） 溝７ａを形成する前にエピタキシャル成長を行なう、
（３） 溝７ａを形成する前に気相拡散を行なう、
などの工程を用いることが可能である。この後、所望のｐ型ベース深さになるように、適度な熱処理が施される。
【００９３】
このｐ型ベース領域３もしくはエピタキシャル成長領域４ａの深さは、最終工程までの合計の処理時間を考慮して、仕上がりに要求される深さより浅く設定される。しかし、後述の溝７ａの側壁からの不純物拡散工程に要する熱処理時間は、通常、このｐ型ベース領域３の形成に必要な熱処理工程よりも比較的短いものとなる。このため、ｐ型ベース領域３の形成は、溝７ａの形成工程より前に行なわれる。しかし、溝７ａの側壁面からの拡散工程に要する熱処理時間が、このｐ型ベース領域３の形成に十分である場合には、溝７ａ形成の直後にこのｐ型ベース領域３が形成されてもよい。
【００９４】
図８を参照して、溝７ａの一方の側壁面に、斜めイオン注入法を用いてホウ素（Ｂ）が注入され、ホウ素注入領域２ａが形成される。
【００９５】
図９を参照して、上述のホウ素注入時とは傾きを逆にした斜めイオン注入法により、溝７ａの他方の側壁面にリン（Ｐ）が注入され、リン注入領域１ａが形成される。
【００９６】
このように溝７ａの側壁面から不純物を導入する方法としては、たとえば斜めイオン注入法があるが、これ以外にも、Ｂ2 Ｈ6 やＰＨ3 ガスなどを使うガス拡散法や、ガス拡散の一種であるがボロンナイトライドなどの固体ソースを使う方法もある。また、ＳＯＧ（Spin on Glass ）と呼ばれる拡散種の濃度の高い液体ガラスを溝７ａに流し込み熱処理により拡散種を拡散させる方法もある。しかし、これらの方法では、溝７ａの一側面のみに選択的に拡散させることはできず、またそれによって形成された拡散種の不純物濃度の制御性も１０％以上と悪く、本発明の構造に要求される高精度の不純物拡散固定には不向きである。
【００９７】
そこで、上述したようにイオン注入法が用いられる。一般に、このイオン注入法では注入された原子の濃度の制御性が０．１％以上と高精度であり、その他の工程のばらつきを考慮した最終的な仕上がり濃度や拡散プロファイルも３％以内と、非常に高精度に制御できる。
【００９８】
また、溝７ａの深さと開口部の寸法比率であるアスペクト比が２０：１程度と非常に大きい。このため、溝７ａの側壁面に不純物を導入するには、ウエハ表面に対して鉛直方向から、ｔａｎ-1（１／２０）≒２．９°程度傾けた角度でイオン注入を行なう必要がある。所望の溝側面にのみイオン注入をするためには、ウエハと注入するイオン線とのなす角度の制御性が良いことがこの工程の一番重要な点である。このようにして、溝の両方の側面に、独立したｐ型とｎ型との不純物注入が行なわれる。
【００９９】
図１０を参照して、イオン注入により導入したｐ型およびｎ型の不純物のプロファイルを最終的に要求される拡散プロファイルに近づけるために、両者の領域１ａ、２ａに同時に熱処理が行なわれる。
【０１００】
この熱処理の際に、イオン注入した原子が、溝７ａの側壁面から雰囲気中に外方向拡散するのを防ぐ目的で、イオン注入後、溝７ａは速やかに絶縁膜であるＣＶＤシリコン酸化膜によって埋込まれる。また、できるだけ速やかに溝７ａを埋込むことにより、製造工程の雰囲気中のゴミが、溝７ａの内部に侵入するのを防ぐこともできる。
【０１０１】
溝７ａの中を半絶縁膜としてシリコンで埋込む場合には、まず前述したＣＶＤシリコン酸化膜の代わりに薄い熱酸化膜をつけた状態で熱処理が行なわれる。そして、ドライエッチングなどの方法で少なくとも溝７ａ底面の酸化膜が除去された後に、ＣＶＤ法などによって前述した各種形態のシリコンが埋込まれる。
【０１０２】
図１１を参照して、イオン注入により導入したｐ型およびｎ型不純物を拡散させるために、熱処理が行なわれる。これにより、溝７ａによって挟まれる領域に、ｎ型拡散領域１とｐ型拡散領域２とが形成される。絶縁膜７に、全面エッチングによる膜後退工程、いわゆるエッチバックが施される。
【０１０３】
図１２を参照して、これにより、溝７ａの側壁面においてｐ型ベース領域３の側面が露出する。なお、この絶縁膜７の除去時に、３層積層構造の最上層のＣＶＤシリコン酸化膜１４も除去される。
【０１０４】
この絶縁膜７のエッチバック工程は、ドライエッチングおよびウェットエッチングのいずれでも可能であるが、精度よく加工するには、一般にドライエッチングが望ましい。
【０１０５】
図１３を参照して、この後、たとえば熱酸化法により、溝７ａの側壁面において露出したシリコン部分にシリコン酸化膜よりなるゲート絶縁層８が形成される。
【０１０６】
図１４を参照して、溝７ａの上部を埋込むとともにＣＶＤシリコン窒化膜１３上を覆うように、不純物が導入された多結晶シリコン膜（ドープトポリシリコン膜）９がＣＶＤ法により形成される。このドープトポリシリコン膜９にエッチバックが施される。
【０１０７】
図１５を参照して、これにより、ｐ型ベース領域３の側面にゲート絶縁層８を介在して対向するゲート電極層９が形成される。この後、ＣＶＤシリコン窒化膜１３と熱酸化膜１２とが順次除去される。
【０１０８】
図１６を参照して、これにより、ｐ型ベース領域３の上部表面が露出する。
図１７を参照して、露出したｐ型ベース領域３上および充填された溝７ａ上に、キャップ酸化膜１５が熱酸化法により形成される。このキャップ酸化膜１５上には、通常の写真製版技術により、所望の形状を有するレジストパターン２１ａが形成される。このレジストパターン２１ａをマスクとしてイオン注入を行なうことにより、ｐ型ベース領域３内に、ソースｎ+ 拡散領域５が形成される。レジストパターン２１ａが除去された後、通常の写真製版技術およびエッチング技術により、ｐ型ベース領域３上のキャップ酸化膜１５のみが選択的に除去される。
【０１０９】
図１８を参照して、このようにして露出したｐ型ベース領域３の表面に接するようにソース電極層１０が形成される。
【０１１０】
なお、本製造方法では図１に示すｐ+ 拡散領域６のない場合について示したが、必要な場合には、ゲート電極層９を溝７ａのｎ型拡散領域１の形成される側壁面側に寄せて形成することで、ゲート電極層８とｐ型ベース領域３とにはさまれる溝７ａ内の第１主面にｐ+ 拡散領域６を形成することもできる。
【０１１１】
次に、３００Ｖ級ＭＯＳＦＥＴを想定した場合の図５８に示す従来例の構造と図１に示す本実施の形態の構造とについて数値シミュレーションを行なった結果について説明する。
【０１１２】
図１９と図２０とは、図５８に示す従来例の構造のＭＯＳＦＥＴについて数値シミュレーションを行なった結果を示すグラフである。３００Ｖ級素子を想定しているため、図５８に示す寸法Ｌｄは２０μｍとしている。
【０１１３】
図１９は、Ｗｎ（＝Ｗｐ）を６μｍ、３μｍ、１．５μｍとし、その各場合におけるｎ型領域３０１とｐ型領域３０２との不純物密度を変化させたときの降伏電圧とオン抵抗とを示している。また、上記の（４）式から導かれる各Ｗｎの値におけるｎ型領域３０１の不純物密度Ｎｄの最大値と、その場合に（１）式から計算されるＲｏｎをまとめると表１のようになる。
【０１１４】
【表１】
【０１１５】
この結果と図１９のシミュレーション結果とを比べると、降伏電圧Ｖｂｒが低下し始める不純物密度はＷｎが小さいときは理論値とよく合う。しかし、Ｗｎが大きいとシミュレーションの方がより低い不純物密度で降伏電圧が低下することがわかる。これは、Ｗｎが大きくなってＬｄに近づくとｐｎ繰返し構造部の端部（すなわちｐ型ウェル３０３寄りの部分とドレインｎ+ 領域３０４寄りの部分）で、電界が集中して臨界電界に容易に達するようになるためである。
【０１１６】
また、オン抵抗はシミュレーションの方が１〜４割程大きめになっている。これはオン状態であってもビルトイン電圧とＹ方向の内部電圧降下とに対応してｐｎ繰返し構造部の接合部が逆バイアスされており、横方向に若干空間電荷領域が延びてｎ型領域３０１内の通電可能面積が目減りするためである。
【０１１７】
この目減り量はビルトイン電圧０．７Ｖに対して、
【０１１８】
【数７】
【０１１９】
と見積もることができ、Ｗｎの両側からｄｎが減ることになる。
Ｎｄ＝１ｅ１６、Ｗｎ＝１．５μｍの条件では、実効的なｎ型領域３０１の幅は１．０８μｍとなって、オン抵抗が（１）式で計算される値よりも約３９％高くなることがわかる。この傾向は、（７）式からわかるように、Ｗｎ、Ｗｐを小さくしてＮｄ、Ｎａを高めた設計とするほど顕著となる。
【０１２０】
またシミュレーションで調べた結果によると、ｐｎ繰返し構造部のｎ型領域３０１とｐ型領域３０２との間にシリコン酸化膜を挟んだ方が、オン状態での空間電荷領域の広がりが少なくなってオン抵抗が若干改善されることが判明している。
【０１２１】
図２０はｎ型領域３０１とｐ型領域３０２との不純物密度の比率をずらした場合に、どの程度降伏電圧が変化するかを数値シミュレーションした結果を示すものである。理想的なＮｄ＝Ｎａの場合に比べて、Ｎａが多すぎても少なすぎても降伏電圧は減少する。Ｎｄを高めてオン抵抗を下げるほど降伏電圧の減少の度合いが大きくなる。３００Ｖ級素子としては降伏電圧は３４０Ｖ程度以上欲しいところであるが、その場合、オン抵抗を２．８ｍΩｃｍ2 狙いでは±１１％程度の不純物密度の差が許容できるが、オン抵抗を１．４ｍΩｃｍ2 狙いでは±４％程度しか許容できないことがわかる。
【０１２２】
なお、この構造ではオン状態で電子だけが導通にあずかるユニポーラ素子であるため、通常のパワーＭＯＳＦＥＴと同様にＭＯＳチャネルがオン・オフするだけの過渡現象で高速にスイッチングすることができる。
【０１２３】
次に、図２１と図２２とは、図１の本実施の形態の構造について数値シミュレーションを行なった結果を示すものである。図２１は、Ｗｎ（＝Ｗｐ＝Ｗｄ）を１μｍと２μｍとし、拡散長をＣＨＲｎをＷｎの０．６８倍とした場合に、表面不純物密度Ｃｓｎ（＝Ｃｓｐ）を変化させると降伏電圧とオン抵抗とがどのように変化するかを示している。図２１を参照して、この場合でも不純物密度を増やすとオン抵抗Ｒｏｎは比較的直線的に減少し、降伏電圧Ｖｂｒはある値以上の不純物密度でやや急速に低下する傾向を示す。またこの構造では、Ｗｎ＝１μｍで降伏電圧３４０Ｖを狙うとオン抵抗は１．９ｍΩｃｍ2 程度となることがわかる。
【０１２４】
ここでは、Ｗｎ＝Ｗｐ＝Ｗｄとしているため、Ｗｎ＝２μｍでは溝７ａ間の間隔は６μｍとなる。これ以上、溝７ａの間隔が広くなると降伏電圧を維持できなくなるため、溝７ａの深さに比べて溝７ａの間隔は３分の１以下にするのが実用的な限界と考えられる。
【０１２５】
図２２は、図１に示す本実施の形態の構造でＣｓｐ／Ｃｓｎの比率を変化させた場合の降伏電圧の変化を示すものである。図２２を参照して、降伏電圧は、Ｃｓｐ／Ｃｓｎ＝１．０５で極大となることがわかる。このシミュレーションでは前述したように低不純物密度のｎ- シリコン内にｐ−ｎ−溝繰返し構造を作り込むことを想定している。このため、ｎ型拡散領域１とｐ型拡散領域２とはバックグラウンドとして１．６ｅ１４ｃｍ-3のｎ型不純物を含み、かつ溝７ａのシリコンは５．０ｅ１３ｃｍ-3のｎ型不純物を含んでいる。これにより、ＣｓｐをＣｓｎよりやや多めにする必要が発生したものである。
【０１２６】
また図１の構造では、オン抵抗１．９ｍΩｃｍ2 で降伏電圧３４０Ｖが期待できるＣｓｐ／Ｃｓｎの比率の許容範囲は±５％程度となり、図５８に示した従来例の構造の結果と全く遜色ないことがわかる。
【０１２７】
また本実施の形態の製造方法では、図８と図９とに示すように溝７ａの側壁面に斜めイオン注入法を用いて不純物を導入等することで、ｎ型拡散領域１とｐ型拡散領域２とを形成することができる。このイオン注入技術により不純物を導入できるため、不純物量の制御精度は±１％とエピタキシャル成長法に比べると極めて高くできる。またＸ方向の不純物の拡散についても側壁面を酸化膜などでマスクできるため不純物の異常な拡散がない。これにより、１μｍ以下の微細な接合構造を容易に形成できるため、微細寸法でかつ正確なｐｎ不純物比を持ったｐｎ構造１、２を形成することができる。
【０１２８】
以上より、本実施の形態によれば、十分な精度で１ミクロンオーダの微細なｐｎ構造１、２を実現可能なため、優れたオン電圧と降伏電圧さらに高速スイッチング特性を両立した高耐圧半導体素子を得ることができる。
【０１２９】
またｐｎ不純物比の精度は、等しいＹ位置でたとえば互いに隣り合っているような比較的近い位置にあるｐｎ構造同士で高ければ十分であり、遠く離れたｐｎ構造同士でずれていても降伏電圧に影響しないため、ウエハ面内でのマクロなばらつきによる問題が少ない。
【０１３０】
また異なるＹ位置の部分間で不純物密度がずれていても降伏電圧に影響しない。このため、溝７ａの側壁面にトレンチエッチングなどによるテーパ角が多少あっても、左右が対称な形状でありさえすれば深さ方向に不純物密度が多少変化していても問題が少ない。
【０１３１】
またこの構造では、溝７ａを一度掘るだけでよいため、工程が簡単でコストを比較的安くすることができる。
【０１３２】
実施の形態２
図２３は、本発明の実施の形態２における高耐圧半導体装置の構成を概略的に示す断面図である。図２３を参照して、本実施の形態の構造は、上述した実施の形態１の構造と比較して、溝７ａの両側壁面に同一導電型の不純物拡散領域１、２を設けた点で異なっている。具体的には、一方の溝７ａの両側壁面にはともにｎ型拡散領域１が形成されており、他方の溝７ａの両側壁面にはともにｐ型拡散領域２が設けられている。そして、この両側壁面にｎ型拡散領域１が設けられた溝７ａと両側壁面にｐ型拡散領域２が設けられた溝７ａとが交互に配置されている。
【０１３３】
また、このような構成としたため、各溝７ａごとにゲート電極層９を設ける必要はなく、両側壁面にｎ型拡散領域１が形成された溝７ａ内にのみゲート電極層９が形成されていればよい。また両側壁面にｐ型拡散領域２が形成された溝７ａの第１主面にはｐ+ 不純物拡散領域６が形成されている。
【０１３４】
なお、これ以外の構成については実施の形態１の構造とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【０１３５】
この高耐圧半導体素子のＹ−Ｙ′線に沿う断面におけるネット不純物密度分布は図２４に示すようになっている。図２４を参照して、本実施の形態でも、実施の形態１と同様、ｎ型拡散領域１とｐ型拡散領域２とは、各々、溝７ａの側壁面から拡散された不純物密度分布を有している。
【０１３６】
次に、本実施の形態の製造方法について説明する。
図２５〜図３０は、本発明の実施の形態２における高耐圧半導体装置の製造方法を工程順に示す概略断面図である。
【０１３７】
図２５を参照して、実施の形態１で説明したと同様の方法により、ｎ型高不純物濃度基板１上にｎ型エピタキシャル成長層４ａとｐ型不純物拡散領域３とが形成される。このｐ型不純物拡散領域３上に、熱酸化膜１２ａとＣＶＤシリコン窒化膜１３ａとＣＶＤシリコン酸化膜１４ａとが順次積層された後、通常の写真製版技術およびエッチング技術により所望の形状にパターニングされる。このパターニングされた積層構造１２ａ、１３ａ、１４ａをマスクとして、その下層に異方性エッチングが施される。これにより、ｐ型不純物拡散領域３とｎ型エピタキシャル成長層４ａとを貫通してｎ型高不純物濃度基板４に達する溝７ａが形成される。
【０１３８】
そして積層構造１２ａ、１３ａ、１４ａをマスクとして斜め回転イオン注入法によりホウ素が溝７ａの両側壁面に注入される。これにより溝７ａの両側壁面にはホウ素注入領域２ａが形成される。この斜め回転イオン注入は、溝７ａの深さと開口部の寸法比率であるアスペクト比が実施の形態１と同様２０：１程度であるため、ウェハ表面に対して鉛直方向から、ｔａｎ-1（１／２０）≒２．９°程度ずらした角度で行なわれる。
【０１３９】
この後、溝７ａ内を埋込み、かつＣＶＤシリコン酸化膜１４ａ上を覆うように、絶縁膜であるＣＶＤシリコン酸化膜が形成される。この後、このＣＶＤシリコン酸化膜にエッチバックが施される。
【０１４０】
図２６を参照して、このエッチバックにより、溝７ａ内を埋込む充填層７が形成される。またこのエッチバック時に、積層構造の最上層のＣＶＤシリコン酸化膜１４ａも同時に除去される。この後、ＣＶＤシリコン窒化膜１３ａと熱酸化膜１２ａとが順次除去されて、ｐ型ベース領域３の上部表面が露出する。
【０１４１】
図２７を参照して、露出した表面全面を覆うように熱酸化膜１２ｂとＣＶＤシリコン窒化膜１３ｂとＣＶＤシリコン酸化膜１４ｂとが順次積層された後、通常の写真製版技術およびエッチング技術によりパターニングされる。この積層構造１２ｂ、１３ｂ、１４ｂをマスクとしてその下層に異方性エッチングを施すことで、ｐ型ベース領域３とｎ型エピタキシャル成長層４とを貫通してｎ型高不純物濃度基板４に達する新たな溝７ａが溝７ａの間に形成される。
【０１４２】
この後、積層構造１２ｂ、１３ｂ、１４ｂをマスクとしたままで、斜め回転イオン注入法により、新たに形成された溝７ａの両側壁面にリンが注入される。これにより、新たに形成された溝７ａの両側壁面には、リン注入領域１ａが形成される。
【０１４３】
図２８を参照して、新たに形成された溝７ａ内を埋込み、かつＣＶＤシリコン酸化膜１４ｂ上を覆うように絶縁膜であるＣＶＤシリコン酸化膜７ｂが形成される。この状態で熱処理が施されることで、ホウ素注入領域２ａとリン注入領域１ａとの不純物が拡散させられる。
【０１４４】
図２９を参照して、これにより、溝７ａに挟まれる領域に、互いにｐｎ接合を形成するｎ型拡散領域１とｐ型拡散領域２とが形成される。
【０１４５】
この後、図１２〜図１７に示す実施の形態１と同様の工程を経ることにより、図３０に示す本実施の形態の高耐圧半導体素子が製造される。
【０１４６】
なお、図３０において実施の形態１と同一の部材については同一の符号を付している。
【０１４７】
本実施の形態の構造でも、１μｍ以下の微細なｐｎ構造１、２を作ることができるため、実施の形態１と同様、優れたオン電圧と降伏電圧さらに高速スイッチング特性を得ることができる。しかし、本実施の形態では、１つの溝７ａの両側壁面に同じ導電型の不純物拡散領域１、２が配置されているため、同一導電型の不純物拡散領域１、２の幅は実質的に２倍になってしまう。よって、溝７ａの形状が実施の形態１と同じ場合、実施の形態１よりも性能的にはやや劣る。
【０１４８】
また、ｎ型拡散領域１を作るための溝７ａとｐ型拡散領域２を作るための溝７ａとを２回に分けて作る必要があり、工程が複雑になってコストが増すという問題もある。しかし、この構造では、ｐ−ｎ−溝繰返し構造の両端をｐ型拡散領域２で終端したり、ｎ型拡散領域１で終端したりすることが可能なので、設計上の自由度を高くできる利点がある。
【０１４９】
実施の形態３
図３１は、本発明の実施の形態３における高耐圧半導体素子の構造を概略的に示す斜視図である。図３１を参照して、この構造は、実施の形態１の構造を実際の素子の周辺部とに適用した場合の第１の例を示すものである。Ｘ方向の終端部とＺ方向の終端部とに酸化シリコンなどの絶縁膜３１を介してＳＩＰＯＳ（semi-insulating polycrystalline silicon ）膜などの抵抗性フィールドプレート膜３２が設けられている。抵抗性フィールドプレート膜３２のソース側端部はソース電極（図示せず）に電気的に接続され、ドレイン側端部はドレインｎ+ 領域４に電気的に接続されている。
【０１５０】
なお、これ以外の構成については、実施の形態１の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【０１５１】
ｐ−ｎ−溝繰返し構造部では上述のとおりオフ状態で、電界がＹ方向に一様な長方形になる。すなわち電位が直線的な分布を示す。このため、両端がソース電位とドレイン電位とに固定された抵抗性フィールドプレート膜３２と矛盾なく等電位面がつながって、ｐ−ｎ−溝繰返し構造部の降伏電圧がそのまま得られる。
【０１５２】
さらに、抵抗性フィールドプレート３２の働きで封止樹脂などの中のイオンなどによる影響を防いで長期的にも安定な降伏電圧が得られる。また終端構造のための面積が少なくて済むため、安いコストで製造することができる。
【０１５３】
実施の形態４
図３２は、本発明の実施の形態４における高耐圧半導体装置の構成を概略的に示す断面図である。図３２を参照して、この構造は、実施の形態１の構造を実際の素子の周辺部に適用した場合の第２の例を示すものである。またこの構造は、ｐ−ｎ−溝繰返し構造を低不純物密度のｎ- 半導体領域３３の中に形成することで、ｎ- 半導体領域３３の中にできる空乏層の先端をソース側のシリコン表面に出して終端する一般的なプレーナーパッシベーション構造に適用したものである。
【０１５４】
ソース側表面部のＸ方向電界を緩和するため、図示したようなフィールドプレートや、一般的なガードリング構造さらに低濃度ｐ型拡散層を用いたリサーフ構造などが使用できるなど、従来から利用されたきたパッシベーションでも終端することができる。
【０１５５】
この構造について降伏電圧の拡散長（ＣＨＲ）依存性を数値シミュレーションした結果を図３３に示す。図３３を参照して、“ｐｅｒｉ−１”と示したものが、図３２に示す本実施の形態の構造についての結果であり、参考として図１のｐ−ｎ−溝繰返し構造だけで計算した降伏電圧とオン抵抗とを“ｃｅｌｌ”として示す。
【０１５６】
この結果より、ｐ−ｎ−溝繰返し構造部の降伏電圧は拡散長ＣＨＲにはあまり依存しないが、周辺部降伏電圧は拡散長ＣＨＲが大きくなると大幅に減少することがわかる。これは、ｐ−ｎ−溝繰返し構造部と外周ｎ- 半導体領域３３との接点において繰返し部端のｎ型、ｐ型拡散領域１、２と外周ｎ- 半導体領域３３とが作る接合の長さは繰返し部よりも長くなるが、拡散長ＣＨＲが大きいとさらに長くなって、ここでも電界の変化が激しくなり電界集中が起きるためである。
【０１５７】
したがって、図３２のような周辺構造を使用する場合、拡散長ＣＨＲをＷｎ、Ｗｐに比べて短めに設計する必要がある。
【０１５８】
さらにこのような周辺構造でＣｓｐ／Ｃｓｎの比率が降伏電圧に及ぼす影響を数値シミュレーションした結果を図３４に示す。図３４を参照して、ｐ−ｎ−溝繰返し構造部についてのシミュレーション結果の図２２と比べると、降伏電圧が極大になるＣｓｐ／Ｃｓｎの比率が、１０％程度大きい方にずれている。これにより、このような周辺構造で終端するときはｐ型不純物の注入量を多めにする必要があることがわかる。
【０１５９】
なお、ＣＨＲを０．９１μｍと長めに設定した場合、Ｃｓｐ／Ｃｓｎの比率を１．１程度とするとやや降伏電圧が増加するものの、３００Ｖの降伏電圧は得られなくなる結果となった。
【０１６０】
また降伏時の電流がチップの周辺部に流れると、局所的な発熱による破壊などの問題が考えられる。このため、一般的にｐ−ｎ−溝繰返し構造の中央部より周辺部の降伏電圧をやや高めにするように設計する必要がある。今回のｐ−ｎ−溝繰返し構造では、溝７ａの間隔を狭くするとＣｓｎ、Ｃｓｐを高くしたときの降伏電圧の低下がより起こりにくいことが数値シミュレーションより判明している。このため、ｐ−ｎ−溝繰返し構造の中央部より周辺に近い部分において溝７ａの間隔を狭めたパターンとすることで、より降伏に強い設計とすることができる。
【０１６１】
実施の形態５
図３５は、本発明の実施の形態５における高耐圧半導体装置の構成を概略的に示す斜視図である。図３５を参照して、この構造は、図３２の断面に直交する面（Ｚ方向に沿う面）の周辺構造の例を示すものである。低不純物密度のｎ- 半導体領域３３とｐ−ｎ−溝繰返し構造とが位置Ｚｊで接続されている。
【０１６２】
なお、これ以外の構成については、図３２に示す構成とほぼ同じであるため、同一部材については同一符号を付し、その説明を省略する。
【０１６３】
この構造について降伏電圧を三次元数値シミュレーションした結果、図１に示すｐ−ｎ−溝繰返し構造部で得られた降伏電圧と殆ど変わらない結果となった。したがって、この断面構造においては降伏電圧が周辺構造との関係で大きく低下する危険はなく、優れた降伏耐量が簡単に得られる利点がある。
【０１６４】
実施の形態６
図３６は、本発明の実施の形態６における高耐圧半導体装置の構成を概略的に示す斜視図である。図３６を参照して、この構造は、図１におけるゲート電極層の延在方向と直交する方向にゲート電極層を配置した構造の一例を示すものである。つまりゲート電極層９を埋込むための溝９ａが、一方の溝７ａから他方の溝７ａに向かう方向に沿って延在するように設けられている。またこの溝９ａは、ｐ型ベース領域３を貫通してｎ型拡散領域１とｐ型拡散領域２とに達する深さで形成されている。この溝９ａの内壁面を覆うようにゲート絶縁層８が形成されており、ゲート電極層９が溝９ａを埋込み、かつ溝７ａと直交する方向、すなわち一方の溝７ａから他方の溝７ａに向かう方向に延在している。
【０１６５】
なお、ソースｎ+ 拡散領域５は、ｐ型ウェル領域３内の第１主面であって、溝９ａの側壁に面するように形成されている。
【０１６６】
なお、これ以外の構成については、実施の形態１の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【０１６７】
次に、本実施の形態の製造方法について説明する。
本実施の形態の製造方法は、まず図５〜図１１に示す実施の形態１と同様の工程を経る。この後、図１１に示す絶縁層７にエッチバックが施される。
【０１６８】
図３７を参照して、これにより、溝７ａ内を埋込み、ｐ型ベース領域３の側壁を覆うように充填層７が形成される。なお、このエッチバックの際に、ＣＶＤシリコン酸化膜１４が同時に除去される。さらにこの後、熱酸化膜１２とＣＶＤシリコン窒化膜１３とが順次除去される。この状態を斜視図で示したものが図３８である。
【０１６９】
図３８を参照して、第１主面上に、再度熱酸化膜１２とＣＶＤシリコン窒化膜１３とＣＶＤシリコン酸化膜１４とが積層して形成された後、通常の写真製版技術およびエッチング技術により所望の形状にパターニングされる。その状態を図３８のＡ−Ａ′線、Ｂ−Ｂ′線に沿う断面で示したものが図３９と図４０である。
【０１７０】
図３９と図４０とを参照して、この積層構造１２、１３、１４をマスクとしてその下層に異方性エッチングが施される。この異方性エッチングが施された様子の斜視図を図４１に示す。また図４１のＡ−Ａ′線、Ｂ−Ｂ′線に沿う断面を図４２と図４３とに示す。なお、図４１には、エッチング時にマスクとなる積層構造１２、１３、１４の図示は省略してある。
【０１７１】
図４１〜図４３を参照して、上記の異方性エッチングにより、少なくともｐ型ベース領域３を貫通してｎ型およびｐ型拡散領域１、２に達する溝９ａが形成される。この際、図４２と図４３とでは、溝９ａの深さが異なる。これは、図４２では溝９ａはシリコン内に形成されるが、図４３ではシリコン酸化膜内に形成されており、このエッチングにおけるシリコンとシリコン酸化膜とのエッチング速度が異なるからである。この後、図１３〜図１７と同様の工程を経た後、図１７におけるレジストパターン２１ａが除去されて、図４４と図４５とに示す状態となる。
【０１７２】
図４４と図４５とを参照して、この後、キャップ酸化膜１５が、通常の写真製版技術およびエッチング技術により、ゲート電極層９上にのみ選択的に残存される。
【０１７３】
図４６と図４７とを参照して、これにより、ｐ型ベース領域３とソースｎ+ 拡散領域５とｐ+ 拡散領域６との表面がキャップ酸化膜１５から露出する。この露出した表面に接するようにソース電極１０が形成される。
【０１７４】
図１のゲート電極層の配置では、Ｗｎ、Ｗｐ、Ｗｄを微細化していくとゲートトレンチの幅や、ソースｎ+ 拡散領域５の幅などの寸法上の制約が発生する。一方、図３６に示す本実施の形態の構造のようにゲート電極層９を溝７ａに直交する方向に沿って延在させれば、ゲートトレンチ９ａの寸法上の制約はなくなって、より自由度の高い設計が可能となる。
【０１７５】
また図１のゲート電極層の配置では、Ｗｎ、Ｗｐ、Ｗｄを微細化していくとゲート電極層９の密度が高まる結果、入力容量が増加し、スイッチング速度が遅くなってしまう。一方、図３６に示す本実施の形態の構造のようにゲート電極層９を配置すれば、ゲートトレンチ９ａの間隔をＷｎなどの寸法より広くすることができるため、スイッチング速度が遅くなるという問題を回避することができる。
【０１７６】
実施の形態７
図４８は、本発明の実施の形態７における高耐圧半導体装置の構成を概略的に示す斜視図である。図４８を参照して、この構造は上述した実施の形態６のゲートトレンチ９ａをｎ型拡散領域１の上だけに設けた構造である。
【０１７７】
なお、これ以外の構成は実施の形態６の構成とほぼ同じであるため同一の部材については同一の符号を付し、その説明を省略する。
【０１７８】
次に、本実施の形態の製造方法について説明する。
本実施の形態の製造方法は、図３８に示す工程までは実施の形態６と同様の工程を経る。この後、図３８に示す第１主面に、熱酸化膜１２とＣＶＤシリコン窒化膜１３とＣＶＤシリコン酸化膜１４とが順次積層された後、通常の写真製版技術およびエッチング技術によりパターニングされる。この積層構造１２、１３、１４をマスクとしてその下層に異方性エッチングが施される。この状態を図４９〜図５１に示す。
【０１７９】
なお図５０と図５１とは、図４９のＡ−Ａ′線とＢ−Ｂ′線とに沿う概略断面図である。また図４９では、３層積層構造１２、１３、１４の図示は省略している。
【０１８０】
図４９〜図５１を参照して、上述の異方性エッチングにより、ｎ型拡散領域１上にのみ、ｐ型ウェル３を貫通した溝９ａが形成される。この後、図１３〜図１８に示す実施の形態１の工程とほぼ同様の工程を経ることにより図５２と図５３とに示す状態となる。
【０１８１】
図５２と図５３とを参照して、溝９ａの内壁面にゲート絶縁層８が形成され、溝９ａを埋込むようにゲート電極層９が形成される。ゲート電極層９の上端を覆うようにキャップ酸化膜１５が形成される。また、ｎ型拡散領域１との間でｐ型ベース領域３を挟むようにソースｎ+ 拡散領域５が溝９ａの側壁に沿って形成され、ｐ型ベース領域３とソースｎ+ 拡散領域５とに接するようにソース電極１０が形成される。
【０１８２】
本実施の形態では、ゲートトレンチ９ａをｎ型拡散領域１の上だけに設けた構造であるため、ゲート容量が、実施の形態６の構造と比較してさらに３分の１程度に減少することができる。
【０１８３】
この構造を用いてオン抵抗のゲートトレンチピッチ（実際にはその半分のＸ方向素子幅Ｗｘ）依存性を三次元数値シミュレーションで調べた結果を図５４に示す。図５４を参照して、図中“３ｄ−ｓｉｍ”は図４８に示す本実施の形態の構造に対する計算結果を示し、“２ｄ−ｓｉｍ”は図１に示す実施の形態１の構造に対する計算結果を示している。この結果より、Ｗｘ＝２μｍではほぼ図１のゲート電極層配置と同じオン抵抗が得られるが、Ｗｘ＝１０μｍとすると、２倍程度のオン抵抗になることがわかる。
【０１８４】
この場合、本実施の形態の構造（図４８）は、実施の形態１の構造（図１）と比較して５分の１のゲート密度となる。これにより、入力容量も５分の１となるのでオン抵抗と入力容量との積で性能を評価する場合には、ゲートピッチが広い方が有利となる。
【０１８５】
実施の形態８
図５５は、本発明の実施の形態８における高耐圧半導体装置の構造を概略的に示す斜視図である。図５５を参照して、この構造は、実施の形態６のトレンチ型ゲートをプレーナ型ゲートに変えたものである。つまり、ゲート電極層９は、第１主面上にゲート絶縁層８を介在して溝７ａに直交する方向に沿って延在している。またこのゲート電極層９は、第１主面においてｎ型拡散領域１とソースｎ+ 拡散領域５とで挟まれるｐ型ウェル３にゲート絶縁層８を介在して対向するように配置されている。
【０１８６】
なお、これ以外の構成については、実施の形態６の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【０１８７】
本実施の形態では、溝７ａに直交する方向に沿ってゲート電極層９が配置されているため、プレーナゲート構造で必要となる広いゲート間隔を実現することができる。また本実施の形態の構造では、トレンチゲート型素子に比べてゲート間隔が広い分、オン抵抗はやや大きめになるが、ゲート構造を形成するための工程が簡単になるため、より安いコストで製造することができる。
【０１８８】
実施の形態９
図５６は、本発明の実施の形態９における高耐圧半導体装置の構成を概略的に示す断面図である。図５６を参照して、この構造は、これまで説明してきたｐ−ｎ−溝繰返し構造によるものではなく、ｎ−溝繰返し構造を有している。つまり、比較的不純物密度の高いｎ型領域１と溝７ａとが交互に配置されている。
【０１８９】
この溝７ａの図中下側には負の固定電荷を有する絶縁物７ｃが充填され、その上側にはｐ型シリコンや酸化シリコンなどの層７ｄが充填されている。絶縁物７ｃの固定電荷の量は、ｎ型拡散領域１のネットドナーイオンの量と等しくなるように設定されている。具体的には、ｎ型領域１の不純物が空乏化したときの電荷量と量が等しくなる反対極性の固定電荷量を絶縁物７ｃは有している。
【０１９０】
またｎ型拡散領域１の第１主面側にはｐ型ウェル３が形成されており、第１主面には、このｐ型ウェル３を貫通してｎ型拡散領域１に達する溝９ａが形成されている。またｎ型拡散領域１との間でｐ型ウェル３の一部を挟むように、第１主面であって溝９ａの側壁面に面する位置にソースｎ+ 拡散領域５が形成されている。このｎ型拡散領域１とソースｎ+ 拡散領域５とに挟まれるｐ型ウェル３にゲート絶縁層８を介在して対向するように溝９ａ内を埋込むゲート電極層９が形成されている。
【０１９１】
第１主面上には、ｐ型ウェル３とソースｎ+ 拡散領域５とに接続するようにソース電極１０が設けられている。また第２主面上には、ｎ−溝繰返し構造の第２主面側に形成されたドレインｎ+ 領域４に接するようにドレイン電極１１が形成されている。
【０１９２】
この構造において数値シミュレーションを行なったところ、このような構造でも高い降伏電圧を、高不純物密度のｎ型拡散領域１を用いて実現できることがわかった。但し、溝７ａ内の電荷の量を調整しても、電界のＹ方向分布は長方形にはできず、図１などの構造に比べるとやや降伏電圧は低めになる。しかし、ｎ型拡散領域１の不純物密度を図１などと同様に高くできるのでオン抵抗はかなり小さくすることができる。
【０１９３】
この構造では、溝７ａ内に充填される絶縁物の材質を選ぶことにより、電子線などの荷電粒子を素子全体に照射して、絶縁物７ｃ内部の固定電荷量を調整することができる。このため、シリコンプロセス終了後の低温処理で降伏電圧を最適化するような製造方法が可能となる利点がある。もちろん、溝７ａを形成するために溝を掘る工程も１回で済むし、高精度の斜めイオン注入機も必要ないので製造コストが安くできる。
【０１９４】
実施の形態１０
図５７は、本発明の実施の形態１０における高耐圧半導体装置の構成を概略的に示す斜視図である。図５７を参照して、この構造は、ＳＯＩ（Semiconductor on Insulator）基板に横型パワーＭＯＳＦＥＴを実装する場合に、本発明によるｐ−ｎ−溝繰返し構造を適用した例を示すものである。具体的には、シリコン基板５１上にシリコン酸化膜などの絶縁層５２を介在して半導体層６０が形成されている。そしてこの半導体層６０に、本発明によるｐ−ｎ−溝繰返し構造を適用した横型パワーＭＯＳＦＥＴが形成されている。
【０１９５】
半導体層６０を貫通して絶縁層５２に達する溝７ａが複数個互いに距離をおいて配置されている。その溝７ａ間に挟まれる領域にｎ型拡散領域１とｐ型拡散領域２とが第１主面から絶縁層５２に達するように形成されている。そしてこのような構造が繰返されて、ｐ−ｎ−溝繰返し構造が形成されている。
【０１９６】
ｎ型拡散領域１とｐｎ接合を形成し、かつｐ型拡散領域２と電気的に接続されたｐ型領域３が第１主面に形成されている。このｐ型領域３の一部をｎ型拡散領域１との間で挟むようにソースｎ+ 拡散領域５が形成されている。そしてｎ型拡散領域１とソースｎ+ 拡散領域５とに挟まれるｐ型領域３にゲート絶縁層８を介在して対向するようにゲート電極層９が形成されている。このゲート電極層９は、第１主面上において一方の溝７ａから他方の溝７ａに向かう方向に沿って延在している。
【０１９７】
このようなＳＯＩ型横型素子における降伏電圧を高めるためには、ソース／ドレイン間の距離が長ければよい。また溝７ａの深さはこれとは無関係に活性シリコン層の長さ（通常数μｍ程度）だけあればよいので、溝７ａの深さを浅くでき、さらなる微細化でオン抵抗の低減ができる利点がある。
【０１９８】
また、ＳＯＩ型横型素子では素子間の分離にトレンチ分離が一般的に利用されており、これと同時に溝７ａを形成すれば、この素子を大きな工程の変更を加えずに製造することができる。但し、この場合、溝７ａの充填物は素子分離用の溝の充填物と同じ酸化シリコンなどの絶縁物になるが、特性的には同等なものが得られる。
【０１９９】
以上の実施の形態１〜１０の説明では、ｎ型基板を用いたｎチャネル型ＭＯＳＦＥＴについて説明したが、導電型を逆にしたｐチャネル型ＭＯＳＦＥＴやＳＩ（Static Induction）トランジスタなどについても同様に適用できる。
【０２００】
なお、溝の側壁に不純物を導入する方法としてイオン注入法について説明したが、これ以外に半導体素子の最終性能に影響を及ぼさない範囲の高精度の不純物濃度制御性を持つ方法であればいかなる方法が用いられてもよい。
【０２０１】
また実施の形態１〜１０において説明した充填層７は、シリコン酸化膜、シリコン窒化膜、ノンドープト多結晶シリコン膜、ノンドープト非晶質シリコン膜、ノンドープト微結晶シリコン膜、有機シリコン膜、高分子有機体などの導電性不純物濃度が極めて低く事実上誘電体（絶縁物）とみなせる膜よりなる群から選ばれる少なくともいずれかの膜よりなっていればよい。
【０２０２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０２０３】
【発明の効果】
本発明の高耐圧半導体装置では、第１不純物領域は一方の溝の側壁面の不純物密度が高く、他方の溝側ほど不純物密度が低くなる不純物密度分布を有し、第２不純物領域は他方の溝の側壁面の不純物密度が高く、一方の溝側ほど不純物密度が低くなる不純物密度分布を有している。このような構造は、たとえば斜めイオン注入法などにより形成することができる。このイオン注入法では、不純物密度の制御性がエピタキシャル成長法などに比べて格段に高い。このため、ミクロンオーダの微細なｐｎ繰返し構造を有するパワーＭＯＳＦＥＴを、ｐ型、ｎ型の不純物濃度が近くても制御性よく形成することができる。
【０２０４】
また、第１および第２の溝に挟まれる領域に第１および第２不純物領域が形成されている。このため、現行素子の降伏電圧とオン電圧とのトレードオフを大幅に改善することができる。
【０２０５】
上記局面において好ましくは、第３および第４不純物領域に電気的に接続するように第１主面上にソース電極が形成されおり、第１不純物領域に電気的に接続するように第２主面上にドレイン電極が形成されている。これにより、縦型のパワーＭＯＳＦＥＴに、ミクロンオーダの微細なｐｎ繰返し構造を実現することができる。
【０２０６】
上記局面において好ましくは、第３および第４不純物領域に電気的に接続するように第１主面上にソース電極が形成されており、第１不純物領域に電気的に接続するように第１主面上にドレイン電極が形成されている。これにより、横型のパワーＭＯＳＦＥＴに、ミクロンオーダの微細なｐｎ繰返し構造を実現することができる。
【０２０７】
上記局面において好ましくは、隣り合う溝同士の間隔は溝の深さの３分の１以下である。これにより、微小なサイズのｐｎ繰返し構造を実現することができる。
【０２０８】
上記局面において好ましくは、一方の溝の互いに対向する側壁面の一方には第１不純物領域が形成されており、他方には第１不純物領域と異なる導電型の不純物領域が形成されている。この構成は、たとえば斜めイオン注入法で実現することができる。
【０２０９】
上記局面において好ましくは、一方の溝の互いに対向する側壁面の一方には第１不純物領域が形成されており、他方には第１不純物領域と同じ導電型の不純物領域が形成されている。この構成は、たとえば斜め回転イオン注入法で実現することができる。
【０２１０】
上記局面において好ましくは、溝の内部は、第１の不純物領域の一方の溝の側壁面における不純物密度の１０分の１以下の不純物密度を有するシリコンで充填されている。これにより、シリコンを材料とする充填層で溝を埋込んでも、充填層の電荷密度が電界分布に著しい影響を及ぼすことを防止することができる。
【０２１１】
上記局面において好ましくは、溝の内部は絶縁層で充填されている。溝を絶縁層で充填しており、絶縁層中の電荷密度は十分少ないため、この電荷密度が電界分布に著しい影響を及ぼすことは防止される。
【０２１２】
上記局面において好ましくは、ゲート電極層は一方および他方の溝に交差する方向に沿って延在している。これにより、より自由度の高い設計が可能となる。またゲート間隔をより広くすることができるため、ゲート密度の高まりによって入力容量が増加しスイッチング速度が遅くなることを防止することができる。
【０２１３】
上記局面において好ましくは、ゲート電極層はトレンチゲート構造を有しており、第１主面に形成されており、かつ第１不純物領域上にのみ配置されている。これにより、より自由度の高い設計が可能となる。またさらにゲート容量を減少できるため、より一層スイッチング速度の向上を図ることができる。
【０２１４】
上記局面において好ましくは、ゲート電極層がプレーナゲート構造を有し、かつ第１主面に形成されている。これにより、トレンチゲート型よりもゲート間隔を広くでき、ゲート構造形成の工程が簡単になり、安いコストで製造することができる。
【０２１５】
上記局面において好ましくは、互いに隣接する第１および第２の不純物領域からなるｐｎ構造と溝とが繰返された繰返し構造が形成されている。この繰返し構造の周囲は分離用絶縁層を介在して抵抗性膜で覆われており、抵抗性膜の第１主面側の端部はソース電極に電気的に接続されており、第２主面側の端部はドレイン電極に電気的に接続されている。これにより、繰返し構造の終端部においてｐｎ繰返し構造の電界が矛盾なく等電位面につながって、ｐｎ繰返し構造の降伏電圧がそのまま得られる。また、抵抗性膜がソース電極とドレイン電極とに接続されることで抵抗性フィールドプレートの働きをし、これにより封止樹脂などの中のイオンなどによる影響を防いで長期的にも安定な降伏電圧が得られる。また、終端構造のための面積が少なくてすむため安いコストで製造することができる。
【０２１６】
上記局面において好ましくは、互いに隣接する第１および第２不純物領域からなるｐｎ構造と溝とが繰返された繰返し構造が形成されている。この繰返し構造の周囲は第１導電型の半導体領域に接続されており、ドレイン電極に電圧が印加されたときに繰返し構造から延びる空乏層の先端が半導体領域内で終端する構成を有している。これにより、繰返し構造の簡易な終端構造を得ることができる。
【０２１７】
上記局面において好ましくは、第１不純物領域の不純物の一方の溝の側壁面からの拡散長は、第１不純物領域の一方の溝の側壁面から第１および第２不純物領域のｐｎ接合部までの幅よりも短い。第２の不純物領域の不純物の他方の溝の側壁面からの拡散長は、第２不純物領域の他方の溝の側壁面から第１および第２不純物領域のｐｎ接合部までの幅よりも短い。これにより、ｐｎ繰返し構造での電界の変化を緩和でき、電界集中を防止することができる。
【０２１８】
上記局面において好ましくは、互いに隣接する第１および第２不純物領域からなるｐｎ構造と溝とが繰返された繰返し構造が形成されている。この繰返し構造の第１主面における中央部よりも周辺部の方が溝の間隔が狭くなっている。これにより、降伏電圧の低下をより生じにくくすることができる。
【０２１９】
上記局面において好ましくは、半導体基板は、第２主面側に配置された基板と、第１主面側に配置されかつ基板から絶縁された半導体層とを有するＳＯＩ基板であって、第１、第２、第３および第４不純物領域は半導体層に形成されている。これにより、ＳＯＩ型横型パワーＭＯＳＦＥＴを実現することができる。
【０２２０】
本発明の高耐圧半導体装置の製造方法では、溝を設け、溝の側壁面から半導体装置の最終性能に影響を及ぼさない範囲の高精度の不純物濃度制御性を持つ方法、つまり斜めイオン注入法および／または斜め回転イオン注入法で不純物を導入することができる。このイオン注入法は不純物密度の制御性がエピタキシャル成長法に比べて格段に高い。このため、ミクロンオーダの微細なｐｎ繰返し構造を有し、かつこのｐ型およびｎ型の不純物濃度が近い値でもｐｎ繰返し構造を制御性よく形成することができる。
【０２２１】
また、ミクロンオーダの微細なｐｎ繰返し構造を制御性よく形成することができるため、現行素子の降伏電圧とオン電圧とのトレードオフを大幅に改善することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における高耐圧半導体装置の構成を概略示す断面図である。
【図２】 図１のＹ−Ｙ′断面におけるネット不純物密度分布を示す図である。
【図３】 図１の構造における不純物分布のパラメータを説明するための図である。
【図４】 図１のＹ−Ｙ′断面におけるオフ状態でのＸ方向電界強度分布を示す図である。
【図５】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第１工程を示す概略断面図である。
【図６】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第２工程を示す概略断面図である。
【図７】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第３工程を示す概略断面図である。
【図８】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第４工程を示す概略断面図である。
【図９】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第５工程を示す概略断面図である。
【図１０】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第６工程を示す概略断面図である。
【図１１】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第７工程を示す概略断面図である。
【図１２】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第８工程を示す概略断面図である。
【図１３】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第９工程を示す概略断面図である。
【図１４】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第１０工程を示す概略断面図である。
【図１５】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第１１工程を示す概略断面図である。
【図１６】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第１２工程を示す概略断面図である。
【図１７】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第１３工程を示す概略断面図である。
【図１８】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第１４工程を示す概略断面図である。
【図１９】 図５８の構造で降伏電圧とオン抵抗とをシミュレーションした結果を示す図である。
【図２０】 図５８の構造で降伏電圧の不純物比依存性をシミュレーションした結果を示す図である。
【図２１】 図１の構造で降伏電圧とオン抵抗とをシミュレーションした結果を示す図である。
【図２２】 図１の構造で降伏電圧の不純物比依存性をシミュレーションした結果を示す図である。
【図２３】 本発明の実施の形態２における高耐圧半導体装置の構成を概略的に示す断面図である。
【図２４】 図２３のＹ−Ｙ′断面におけるネット不純物密度分布を示す図である。
【図２５】 本発明の実施の形態２における高耐圧半導体装置の製造方法の第１工程を示す概略断面図である。
【図２６】 本発明の実施の形態２における高耐圧半導体装置の製造方法の第２工程を示す概略断面図である。
【図２７】 本発明の実施の形態２における高耐圧半導体装置の製造方法の第３工程を示す概略断面図である。
【図２８】 本発明の実施の形態２における高耐圧半導体装置の製造方法の第４工程を示す概略断面図である。
【図２９】 本発明の実施の形態２における高耐圧半導体装置の製造方法の第５工程を示す概略断面図である。
【図３０】 本発明の実施の形態２における高耐圧半導体装置の製造方法の第６工程を示す概略断面図である。
【図３１】 本発明の実施の形態３における高耐圧半導体装置の構成を概略的に示す斜視図である。
【図３２】 本発明の実施の形態４における高耐圧半導体装置の構成を概略的に示す断面図である。
【図３３】 図３２の構造で降伏電圧とオン抵抗とをシミュレーションした結果を示す図である。
【図３４】 図３２の構造で降伏電圧の不純物比依存性をシミュレーションした結果を示す図である。
【図３５】 本発明の実施の形態５における高耐圧半導体装置の構成を概略的に示す斜視図である。
【図３６】 本発明の実施の形態６における高耐圧半導体装置の構成を概略的に示す斜視図である。
【図３７】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第１工程を示す概略断面図である。
【図３８】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第２工程を示す概略斜視図である。
【図３９】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第３工程を示す図３８のＡ−Ａ′断面に対応する概略断面図である。
【図４０】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第３工程を示す図３８のＢ−Ｂ′断面に対応する概略断面図である。
【図４１】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第４工程を示す概略斜視図である。
【図４２】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第４工程を示す図４１のＡ−Ａ′線に沿う概略断面図である。
【図４３】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第４工程を示す図４１のＢ−Ｂ′線に沿う概略断面図である。
【図４４】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第５工程を示す図４１のＡ−Ａ′断面に対応する概略断面図である。
【図４５】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第５工程を示す図４１のＢ−Ｂ′断面に対応する概略断面図である。
【図４６】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第６工程を示す図４１のＡ−Ａ′断面に対応する概略断面図である。
【図４７】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第６工程を示す図４１のＢ−Ｂ′断面に対応する概略断面図である。
【図４８】 本発明の実施の形態７における高耐圧半導体装置の構成を概略的に示す斜視図である。
【図４９】 本発明の実施の形態７における高耐圧半導体装置の製造方法の第１工程を示す概略斜視図である。
【図５０】 本発明の実施の形態７における高耐圧半導体装置の製造方法の第１工程を示す図４９のＡ−Ａ′線に沿う概略断面図である。
【図５１】 本発明の実施の形態７における高耐圧半導体装置の製造方法の第１工程を示す図４９のＢ−Ｂ′線に沿う概略断面図である。
【図５２】 本発明の実施の形態７における高耐圧半導体装置の製造方法の第２工程を示す図４９のＡ−Ａ′断面に対応する概略断面図である。
【図５３】 本発明の実施の形態７における高耐圧半導体装置の製造方法の第２工程を示す図４９のＢ−Ｂ′断面に対応する概略断面図である。
【図５４】 図４９の構造でオン抵抗のゲート間隔依存性をシミュレーションした結果を示す図である。
【図５５】 本発明の実施の形態８における高耐圧半導体装置の構成を概略的に示す斜視図である。
【図５６】 本発明の実施の形態９における高耐圧半導体装置の構成を概略的に示す断面図である。
【図５７】 本発明の実施の形態１０における高耐圧半導体装置の構成を概略的に示す斜視図である。
【図５８】 従来の高耐圧半導体装置の構成を文献より推測して示す概略断面図である。
【図５９】 図５８のＹ−Ｙ′断面におけるネット不純物密度分布を示す図である。
【図６０】 図５８のＹ−Ｙ′断面におけるオフ状態でのＸ方向電界強度分布を示す図である。
【図６１】 図５８のＸ−Ｘ′断面におけるオフ状態での電界強度分布を示す図である。
【図６２】 従来例の高耐圧半導体装置をエピタキシャル成長法を用いて製造する場合の第１工程を示す概略断面図である。
【図６３】 従来例の高耐圧半導体装置をエピタキシャル成長法を用いて製造する場合の第２工程を示す概略断面図である。
【図６４】 従来例の高耐圧半導体装置をエピタキシャル成長法を用いて製造する場合の第３工程を示す概略断面図である。
【図６５】 従来の高耐圧半導体装置を選択中性子照射によって製造する場合の第１工程を示す概略断面図である。
【図６６】 従来の高耐圧半導体装置を選択中性子照射によって製造する場合の第２工程を示す概略断面図である。
【符号の説明】
１ ｎ型拡散領域、２ ｐ型拡散領域、３ ｐ型ウェル、４ ドレインｎ+ 領域、５ ソースｎ+ 拡散領域、６ ｐ+ 拡散領域、７ａ 溝、７ 充填層、８ゲート絶縁層、９ ゲート電極層、１０ ソース電極層、１１ ドレイン電極層。
【発明の属する技術分野】
本発明は、高耐圧半導体装置およびその製造方法に関し、より特定的には各種電源装置などに使用される高耐圧・低損失な高耐圧半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
スイッチング電源やインバータ装置などに使用される高耐圧半導体装置は装置の高効率・小型化の要求に対して高速スイッチング特性や低オン電圧を実現すべく、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor ）やＳＩＴ（Static Induction Thyristor）からさらにＩＧＢＴ（Insulated Gate Bipolar Transistor ）へと改良が進んできた。これらの従来の素子では構造の最適化が精力的に進められているが、さらなる装置の高周波化・小型化や低コスト化の要求には対応困難な状況に陥っており、新たな対策を検討する必要がある。
【０００３】
従来の高耐圧半導体素子では高い降伏電圧を得るために厚く高比抵抗のドリフト領域を主電流経路に設けるため、高耐圧のものほどこの部分の電圧降下が大きくなってオン電圧が高くなる。特に多数キャリアのみを伝導に利用する、いわゆるユニポーラデバイスのパワーＭＯＳＦＥＴやＳＩＴでは、高速スイッチングできるもののオン電圧が高く、オン電圧と降伏電圧とのトレードオフ関係はいわゆるシリコンリミットとして知られる半導体材質特有の限界を超えることができないとされてきた。
【０００４】
ＩＧＢＴでは少量の少数キャリアをドリフト領域に導入することによって伝導度を高め、オン電圧と降伏電圧とのトレードオフ関係は大幅に改善された。その反面、スイッチング時には少数キャリアの蓄積効果による過渡現象が付随してスイッチング損失が増加するとともに、少数キャリアを導入するためのｐｎ接合を主電流経路に設けるため、この電圧降下以下のオン電圧を実現することができない。したがって、ＩＧＢＴでは数百Ｖ級の耐圧の素子ではオン電圧を１Ｖ程度以下にすることが困難であった。
【０００５】
またバイポーラトランジスタやバイポーラモードＳＩＴでは、少数キャリアがベースまたはゲート端子から供給される。このため、ｐｎ接合による電圧降下はないものの、スイッチング損失が増加するとともに、飽和状態にまでキャリア密度を高めるためには大きなベース（ゲート）順電流（数百Ｖ級素子では主電流の１０分の１程度）を供給する必要があり、駆動損失が大きいという問題がある。
【０００６】
このような従来の高耐圧素子への限界を打破するものとして、図５８に示すような断面構造の素子がたとえばＵＳＰ５，２１６，２７５に提案されている。
【０００７】
図５８を参照して、この構造は、上記文献の技術をトレンチゲート型パワーＭＯＳＦＥＴへ適用した例を示すもので、従来の素子では高抵抗率のｎ型半導体で形成されたドリフト領域を、幅の狭いｎ型領域３０１とｐ型領域３０２との繰返し構造で置換えたものである。
【０００８】
上記文献には、チャネルを形成するゲート３０９やバックゲートを形成するｐ型ウェル３０３と、ｐｎ繰返し構造３０１、３０２との位置関係は特に説明されていない。しかし、図示のようにチャネルはｎ型領域３０１に、またｐ型ウェル３０３はｐ型領域３０２に接続されている必要がある。ここで重要な点はｎ型領域３０１とｐ型領域３０２との不純物の量が互いに等しくなっていることと、それぞれの領域３０１、３０２の幅が十分狭いことであると上記文献には示されている。
【０００９】
この構造では素子のオン状態にあっては、まずＭＯＳゲート３０９により、ゲート絶縁層３０８を介在してＭＯＳゲート３０９に対向したｐ型ウェル３０３の表面部にｎチャネルが誘起される。そして、ドレインｎ+ 領域３０４、ｎ型領域３０１、ｎ型チャネルおよびソースｎ+ 拡散領域３０５の経路で電子電流が流れる。ＭＯＳゲート３０９を十分にバイアスしてチャネル部の電圧降下を抑えれば、オン電圧は主にｎ型領域３０１の抵抗による電圧降下で決定されるようになる。単位面積当りのオン抵抗Ｒｏｎは、以下の式で与えられる。
【００１０】
【数１】
次にオフ状態にあってドレイン電圧が１０Ｖ程度と低い場合には、空間電荷領域は、ｎ型領域部（ドレインに接続されたドレインｎ+ 領域３０４とｎ型領域３０１とからなる）とｐ型領域部（ソースに接続されたｐ型ウェル３０３とｐ型領域３０２とからなる）との間の接合部に沿って形成される。したがって、図中のＹ−Ｙ′線に沿って見るとｐｎ接合の境界部から空間電荷領域が広がってくる。ドレイン電圧を上昇していくとｎ型領域３０１およびｐ型領域３０２は厚みが薄いので、これらの領域がすべて空乏化するようになる。これより、高いドレイン電圧を印加すると空間電荷領域はｐ型ウェル３０３とドレインｎ+ 領域３０４とに向かってのみ広がるようになる。
【００１２】
次に、ｐｎ繰返し構造部の不純物分布を示す図５９を参照して電界強度を考える。
【００１３】
図５８においてＹ−Ｙ′線に沿う断面における電界のＸ方向成分は図６０に示したようにｎ型領域３０１内では増加し、ｐ型領域３０２内では減少して連続した三角波形を示す。繰返し構造部ではｐ型領域３０２とｎ型領域３０１とを１周するとＹ−Ｙ′線の断面における電位は同じレベルに戻ってくる。したがって、Ｘ方向の電界の正側の面積Ｓ1 （斜線領域）と負側の面積Ｓ2 （斜線領域）との面積が等しくなるようにオフセット位置が決まるが、今回のモデルでは、Ｎｄ＝Ｎａ（Ｎａ：ｐ型領域３０２のネット不純物密度）として簡単にするとＸ方向電界の最大値は以下の式で与えられる。
【００１４】
【数２】
Ｘ−Ｘ′線に沿う断面での電界強度は図６１に示すように長方形または台形の分布を示す。ここでｎ型領域３０１とｐ型領域３０２との不純物の量は互いに等しいという条件が満たされていると、電界分布は長方形となる。またｎ型領域３０１の不純物の量が相対的に多いと通常のｎ型ドリフト層を持った素子で一般的なようにソース（Ｓ）側の電界が強くなる。
【００１６】
ここで素子の降伏電圧Ｖｂｒは、電界の最大値が臨界電界強度Ｅｃ（シリコンではＥｃ≒２ｅ５Ｖ／ｃｍ（２×１０5 Ｖ／ｃｍ））に達する状態でほぼ決まるので、Ｎａ＝Ｎｄの場合、
【００１７】
【数３】
とすることができる。
（１）式より、オン電圧（オン抵抗）を下げるためには、ｎ型領域３０１の不純物密度Ｎｄを高めればよいのであるが、耐圧を維持するためにｐ型領域３０２の不純物密度Ｎａも高めることになる。これらの不純物密度の絶対値を高めていくとオフ状態でのＸ方向の電界の傾きが急になる。そして、電界の最大値Ｅｘ（ｍａｘ）が臨界電界に近づくと、もはや降伏電圧は（３）式で期待される値までは出なくなる。したがって、
【００１９】
【数４】
とする必要がある。このときのオン抵抗は、
【００２１】
【数５】
となって、Ｗｎ、Ｗｐを小さくすればオン抵抗は極めて小さくすることができる。またこの構造ではオン抵抗が降伏電圧の一乗に比例するが、従来の単純な高抵抗ドリフト領域を使用するパワーＭＯＳＦＥＴでは降伏電圧の二乗（より詳しくは臨界電界のドリフト層不純物密度依存性を考慮して約２．６乗とも言われる）に比例して増加する。このため、図５８に示すような微細なｐｎ繰返し構造を作り込むことができれば、高耐圧で低オン電圧の素子が実現できることがわかる。
【００２３】
【発明が解決しようとする課題】
ところで、図５８に示すｐｎ繰返し構造は、上記文献ではエッチングした溝に選択的に不純物を含んだシリコンをエピタキシャル成長させるか、あるいは選択的中性子照射による原子核変換を生じさせることで実現できると示されている。しかしながら、実際にはこのいずれの方法でも、ｐｎ繰返し構造を実現できる可能性はほとんどない。以下、そのことを各製造方法を図で示して詳細に説明する。
【００２４】
なお、上記文献には、上述の製造方法は文章のみで記載されているため、以下の図面を用いた説明はその文章から推察したものである。
【００２５】
図６２〜図６４は、エピタキシャル成長法でｐｎ繰返し構造を製造する方法を工程順に示す概略断面図である。まず図６２を参照して、ドレインｎ+ 領域となるｎ+ 領域３０４上に、エピタキシャル成長法によってｎ- エピタキシャル層３０１が形成される。
【００２６】
図６３を参照して、ｎ- エピタキシャル層３０１上に、たとえばシリコン酸化膜よりなるマスク３１０をした状態で、ｎ- エピタキシャル層３０１に異方性エッチングが施される。これにより、ｎ+ 領域３０４が露出してｎ- エピタキシャル層３０１に溝３０１ａが形成される。この後、マスク３１０が除去される。
【００２７】
図６４を参照して、溝３０１ａ内に選択的にｐ- エピタキシャル層３０２がエピタキシャル成長法によって形成される。このようにしてエピタキシャル成長法によってｐｎ繰返し構造が形成される。
【００２８】
このようなエピタキシャル成長方法では、オートドープ現象として一般に知られるように、成膜中の膜が基板側の不純物を吸い込みながら成長する。このため、たとえ８００℃程度の低温度での成長であっても、ｐ- エピタキシャル層３０２の成長中に、基板側の不純物（ｎ- エピタキシャル層３０１中の不純物）がこのｐ- エピタキシャル層３０２中に容易に拡散してしまう。よって、ｐｎ繰返し構造において明確なｐ型とｎ型との不純物層３０１、３０２をミクロンオーダの微細な繰返し構造で形成することはできない。
【００２９】
またエピタキシャル成長法における不純物密度の制御は、良くても５％程度しかできず、さらにｐ型およびｎ型の不純物層の不純物密度が近い値であることが要求される今回のような場合には、１０％の制御も難しいことが知られている。
【００３０】
図６５と図６６とは、中性子照射による原子核変換でｐｎ繰返し構造を製造する方法を工程順に示す概略断面図である。まず図６５を参照して、ドレインｎ+ 領域となるｎ+ 領域３０４上に、エピタキシャル成長方法によってｐ- エピタキシャル層３０２が形成される。
【００３１】
図６６を参照して、このｐ- エピタキシャル層３０２にマスク３５０を用いて選択的に中性子線が照射される。これにより、シリコン（Ｓｉ）の一部が原子核変換を起こしリン（Ｐ）となる。このリンはｎ型のドーパントであるため、中性子線の照射されたｐ- エピタキシャル層３０２中にｎ- 層３０１が形成されることになる。このようにして、中性子照射による原子核変換でｐｎ繰返し構造が形成される。
【００３２】
この選択的中性子照射による原子核変換については、現状ではミクロンサイズのパターンを形成するために必要なマスク材料が存在しない。つまり、マスクには中性子線の照射を遮る遮光膜が必要であるが、ミクロンサイズのパターンを形成する場合には、通常用いられる遮光膜の材料では薄すぎて中性子線を遮ることができない。加えて、中性子線では平行な線束を得ることができないため上述のような中性子線の選択的照射による微細加工は不可能である。
【００３３】
以上のように上記文献に示された構造では、現行素子の降伏電圧とオン電圧とのトレードオフを大幅に改善できる可能性があるものの、その構造を実現することができないという致命的な問題があった。
【００３４】
それゆえ、本発明の目的は、微細なｐｎ繰返し構造を実現可能とすることで、降伏電圧とオン電圧とのトレードオフを大幅に改善できる高耐圧半導体装置およびその製造方法を提供することである。
【００３５】
【課題を解決するための手段】
本発明の高耐圧半導体装置は、半導体基板と、第１導電型の第１不純物領域と、第２導電型の第２不純物領域と、第２導電型の第３不純物領域と、第１導電型の第４不純物領域と、ゲート電極層とを備えている。半導体基板は、互いに対向する第１および第２主面を有し、かつ第１主面に設けられた複数の溝を有している。第１不純物領域は、複数の溝のうち一方および他方の溝に挟まれる半導体基板の領域内の一方の溝の側壁面に形成されている。第２不純物領域は、一方および他方の溝に挟まれる領域内の他方の溝の側壁面に形成され、かつ第１不純物領域とｐｎ接合を形成している。第３不純物領域は、第１および第２不純物領域の第１主面側に形成されている。第４不純物領域は、第３不純物領域を挟んで第１不純物領域と対向するように第１主面および一方の溝の側壁面の少なくともいずれかに形成されている。ゲート電極層は、第１および第４不純物領域に挟まれる第３不純物領域とゲート絶縁層を介在して対向している。第１不純物領域は一方の溝の側壁面の不純物密度が高く、他方の溝側ほど不純物密度が低くなる不純物密度分布を有し、第２不純物領域は他方の溝の側壁面の不純物密度が高く、一方の溝側ほど不純物密度が低くなる不純物密度分布を有している。
【００３６】
本発明の高耐圧半導体装置では、第１および第２の溝に挟まれる領域にｐｎ構造となる第１および第２の不純物領域が形成されている。このため、現行素子の降伏電圧とオン電圧とのトレードオフを大幅に改善することができる。
【００３７】
また、第１不純物領域は一方の溝の側壁面の不純物密度が高く、他方の溝側ほど不純物密度が低くなる不純物密度分布を有し、第２不純物領域は他方の溝の側壁面の不純物密度が高く、一方の溝側ほど不純物密度が低くなる不純物密度分布を有している。このような不純物密度分布構造は、たとえば斜めイオン注入法などにより形成することができる。このイオン注入法は、不純物密度の制御性がエピタキシャル成長法に比べて格段に高い。このため、ミクロンオーダの微細なｐｎ繰返し構造を有し、かつこのｐ型およびｎ型の不純物濃度が近い値でも制御性良くｐｎ繰返し構造を形成することができる。
【００３８】
本発明の好ましい一の局面に従えば、第３および第４不純物領域に電気的に接続するように第１主面上にソース電極が形成されており、第１不純物領域に電気的に接続するように第２主面上にドレイン電極が形成されている。
【００３９】
これにより、縦型のパワーＭＯＳＦＥＴに、ミクロンオーダの微細なｐｎ繰返し構造を実現することができる。
【００４０】
本発明の好ましい他の局面に従えば、第３および第４不純物領域に電気的に接続するように第１主面上にソース電極が形成されており、第１不純物領域に電気的に接続するように第１主面上にドレイン電極が形成されている。
【００４１】
これにより、横型のパワーＭＯＳＦＥＴに、ミクロンオーダの微細なｐｎ繰返し構造を実現することができる。
【００４２】
本発明の好ましい他の局面に従えば、隣り合う溝同士の間隔は溝の深さの３分の１以下である。
【００４３】
これにより、微小なサイズのｐｎ繰返し構造を実現することができる。
本発明の好ましい他の局面に従えば、一方の溝の互いに対向する側壁面の一方には第１不純物領域が形成されており、他方には第１不純物領域と異なる導電型の不純物領域が形成されている。
【００４４】
この構成は、たとえば斜めイオン注入法で実現することができる。
本発明の好ましい他の局面に従えば、一方の溝の互いに対向する側壁面の一方には第１不純物領域が形成されており、他方には第１不純物領域と同じ導電型の不純物領域が形成されている。
【００４５】
この構成は、たとえば斜め回転イオン注入法で実現することができる。
本発明の好ましい他の局面に従えば、溝の内部は、第１の不純物領域の一方の溝の側壁面における不純物密度の１０分の１以下の不純物密度を有するシリコンで充填されている。
【００４６】
これにより、シリコンを材料とする充填層で溝を埋込んでも、充填層の電荷密度が電界分布に著しい影響を及ぼすことを防止することができる。
【００４７】
本発明の好ましい他の局面に従えば、第１および第２不純物領域の第２主面側には、第１不純物領域よりも不純物密度の高い第１導電型の第５不純物領域が形成されている。ドレイン電極は、第５不純物領域を介在して第１不純物領域に電気的に接続されている。溝の内部に充填されるシリコンは、第１および第２不純物領域と絶縁層で隔てられ、かつ第５不純物領域と接している。
【００４８】
本発明の好ましい他の局面に従えば、溝の内部は絶縁層で充填されている。
溝を絶縁層で充填しており、絶縁層中の電荷密度は十分少ないため、この電荷密度が電界分布に著しい影響を及ぼすことは防止される。
【００４９】
本発明の好ましい他の局面に従えば、ゲート電極層は一方および他方の溝の延びる方向に沿って延在している。
【００５０】
本発明の好ましい他の局面に従えば、ゲート電極層は一方および他方の溝に交差する方向に沿って延在している。
【００５１】
これにより、より自由度の高い設計が可能となる。またゲート間隔を広くすることができるため、ゲート密度の高まりによって入力容量が増加しスイッチング速度が遅くなることを防止できる。
【００５２】
本発明の好ましい他の局面に従えば、ゲート電極層はトレンチゲート構造を有しており、第１主面に形成されており、かつ第１不純物領域上にのみ配置されている。
【００５３】
これにより、より自由度の高い設計が可能となる。またさらにゲート容量を減少できるため、より一層スイッチング速度の向上を図ることができる。
【００５４】
本発明の好ましい他の局面に従えば、ゲート電極層はプレーナゲート構造を有し、かつ第１主面に形成されている。
【００５５】
これにより、トレンチゲート型よりもゲート間隔を広くでき、ゲート構造形成の工程が簡単になり、安いコストで製造することができる。
【００５６】
本発明の好ましい他の局面に従えば、互いに隣接する第１および第２不純物領域からなるｐｎ構造と溝とが繰返された繰返し構造が形成されている。この繰返し構造の周囲は分離用絶縁層を介在して抵抗性膜で覆われており、抵抗性膜の第１主面側の端部はソース電極に電気的に接続されており、第２主面側の端部はドレイン電極に電気的に接続されている。
【００５７】
これにより、繰返し構造の終端部においてｐｎ繰返し構造の電界が矛盾なく等電位面につながって、ｐｎ繰返し構造の降伏電圧がそのまま得られる。また、抵抗性膜がソース電極とドレイン電極とに接続されることで抵抗性フィールドプレートの働きをし、これにより封止樹脂などの中のイオンなどによる影響を防いで長期的にも安定な降伏電圧が得られる。また終端構造のための面積が少なくて済むため安いコストで製造することができる。
【００５８】
本発明の好ましい他の局面に従えば、互いに隣接する第１および第２不純物領域からなるｐｎ構造と溝とが繰返された繰返し構造が形成されている。この繰返し構造の周囲は第１導電型の半導体領域に接続されており、ドレイン電極に電圧が印加されたときに繰返し構造から延びる空乏層の先端が半導体領域内で終端する構成を有している。
【００５９】
これにより、繰返し構造の簡易な終端構造を得ることができる。
本発明の好ましい他の局面に従えば、第１不純物領域の不純物の一方の溝の側壁面からの拡散長は、第１不純物領域の一方の溝の側壁面から第１および第２不純物領域のｐｎ接合部までの幅よりも短い。第２不純物領域の不純物の他方の溝の側壁面からの拡散長は、第２不純物領域の他方の溝の側壁面から第１および第２不純物領域のｐｎ接合部までの幅よりも短い。
【００６０】
これにより、ｐｎ繰返し構造での電界の変化を緩和でき、電界集中を防止することができる。
【００６１】
本発明の好ましい他の局面に従えば、互いに隣接する第１および第２不純物領域からなるｐｎ構造と溝とが繰返された繰返し構造が形成されている。この繰返し構造の第１主面における中央部よりも周辺部の方が溝の間隔が狭くなっている。
【００６２】
これにより、降伏電圧の低下をより生じにくくすることができる。
本発明の好ましい他の局面に従えば、シリコンを材料に含む充填層が溝の内部に充填されている。充填層の不純物密度は半導体領域の不純物密度よりも低い。
【００６３】
本発明の他の局面に従えば、第１および第２不純物領域に導入される各導電性の不純物の総量は、半導体領域の不純物と逆導電型のものの方が多く、かつ同じ導電型の不純物濃度に対する逆の導電型の不純物濃度の比率が１．２以下である。
【００６４】
本発明の好ましい他の局面に従えば、半導体基板は、第２主面側に配置された基板と、第１主面側に配置されかつ基板から絶縁された半導体層とを有するＳＯＩ基板であって、第１、第２、第３および第４不純物領域は半導体層に形成されている。
【００６５】
これにより、ＳＯＩ型横型パワーＭＯＳＦＥＴを実現することができる。
本発明の好ましい他の局面に従えば、溝は、第１および第２不純物領域が空乏化したときに第１および第２不純物領域中の電荷量と等しい逆導電型の固定電荷を有する充填絶縁層で充填されている。
【００６６】
本発明の高耐圧半導体装置の製造方法は、以下の工程を備えている。
まず互いに対向する第１および第２主面を有する半導体基板の前記第１主面近傍に第１導電型の第１不純物領域が形成される。そして第１主面に第１不純物領域よりも深い複数の第１の溝が形成される。そして第１主面に第１不純物領域よりも深い複数の第２の溝が形成される。そして第１の溝の一方の側壁面に第１導電型の不純物が、斜めイオン注入法および斜め回転イオン注入法のいずれかの方法で導入され、第１導電型の第２不純物領域が形成される。そして第２の溝の一方の側壁面に第２導電型の不純物が、斜めイオン注入法および斜め回転イオン注入法のいずれかの方法で導入され、第２導電型の第３不純物領域が形成される。そして絶縁性膜および半絶縁性膜のいずれかよりなる埋込層が第１および第２の溝に埋込まれた状態で、第１および第２の溝の一方の側壁面に導入された第１および第２導電型の不純物が拡散させられて、第１の溝の一方の側壁面に第２不純物領域が、第２の溝の一方の側壁面に第３不純物領域が、互いに接するように第１不純物領域の第２主面側に形成される。
【００６７】
本発明の高耐圧半導体装置の製造方法では、溝を設け、溝の側壁面から半導体素子の最終性能に影響を及ぼさない範囲の高精度の不純物濃度制御性を持つ方法、つまり斜めイオン注入法および／または斜め回転イオン注入法で不純物を導入することができる。このイオン注入法は不純物密度の制御性がエピタキシャル成長法に比べて格段に高い。このため、ミクロンオーダの微細なｐｎ繰返し構造を有し、かつこのｐ型およびｎ型の不純物濃度が近い値でもｐｎ繰返し構造を制御性良く形成することができる。
【００６８】
また、ミクロンオーダの微細なｐｎ繰返し構造を制御性良く形成することができるため、現行素子の降伏電圧とオン電圧とのトレードオフを大幅に改善することができる。
【００６９】
【発明の実施の形態】
以下、本発明の実施の形態について図に基づいて説明する。
【００７０】
実施の形態１
図１は、本発明の実施の形態１における高耐圧半導体装置の構成を概略的に示す断面図である。図１を参照して、半導体基板の第１主面には、複数の溝７ａが繰返し設けられている。この溝７ａに挟まれる領域内には、ｎ型およびｐ型拡散領域１、２が設けられており、ｎ型拡散領域１は一方の溝７ａの側壁面に設けられており、ｐ型拡散領域２は他方の溝７ａの側壁面に設けられている。このｎ型拡散領域１とｐ型拡散領域２とは、溝７ａの深さ方向に沿ってｐｎ接合部を構成している。
【００７１】
ｎ型およびｐ型拡散領域１、２の第１主面側にはｐ型ウェル（ｐ型ベース領域とも称する）３が形成されている。このｐ型ウェル３内であって一方の溝７ａの側壁面にはソースｎ+ 拡散領域５が設けられている。このソースｎ+ 拡散領域５とｎ型拡散領域１とに挟まれるｐ型ウェル３とゲート絶縁層８を介在して対向するように、一方の溝７ａの側壁面に沿ってゲート電極層９が形成されている。
【００７２】
溝７ａ内には、低不純物密度のシリコン（単結晶、多結晶、非晶質および微結晶を含む）かシリコン酸化膜などの絶縁物よりなる充填層７が充填されている。この充填層７の第１主面側には、ｐ+ 拡散領域６が設けられており、ｐ型ウェル３と接している。
【００７３】
またｎ型およびｐ型拡散領域１、２と溝７ａとの繰返し構造（以下、ｐ−ｎ−溝繰返し構造と称する）の第２主面側にはドレインｎ+ 領域４が形成されている。
【００７４】
第１主面上には、ｐ型ウェル３、ソースｎ+ 拡散領域５およびｐ+ 拡散領域６に電気的に接続するようにソース電極層１０が形成されている。また第２主面上には、ドレインｎ+ 領域４と電気的に接続するようにドレイン電極層１１が形成されている。
【００７５】
上述した高耐圧半導体素子の構造は、ｐｎ構造部１、２を溝７ａで挟む構成とし、一方の溝７ａの側壁面からｎ型不純物を導入してｎ型拡散領域１を、また他方の溝７ａの側壁面からｐ型不純物を導入してｐ型拡散領域２を形成できるようにした点で、特に図５８に示す従来例と異なる。このような構成としたため、ｎ型拡散領域１は、一方の溝７ａの側壁面から拡散された不純物密度分布を有し、ｐ型拡散領域２は他方の溝７ａの側壁面から拡散された不純物密度分布を有している。
【００７６】
つまり、この構造の利点は、従来の構造では不可能であった現実的な製造を可能にできることである。詳しくは後ほど改めて説明するが、その要点について示すと、たとえばドレインｎ+ 領域４の上にエピタキシャル成長などでｎ- 層を形成したウエハにｐ型ウェル３がイオン注入や熱拡散などで形成される。次に溝７ａがトレンチエッチングなどで形成され、図１に示したチルト角θを、
【００７７】
【数６】
ウエハ法線からずらしてｐ型不純物が斜めイオン注入される。次にこのチルト角を−θに変えてｎ型不純物が斜めイオン注入される。これによって溝７ａで挟まれた領域にｐｎ構造部１、２が形成される。
【００７９】
この高耐圧半導体素子の構造におけるＹ−Ｙ′線に沿う断面のネット不純物密度は図２に示すようになっている。図２を参照して、溝７ａから不純物を導入するために溝７ａの側壁面の不純物密度が高く、シリコン中に入るほど不純物密度が低くなる。熱拡散すると不純物はほぼガウス分布に従って分布し、図３のような分布を示す。パラメータとして表面不純物密度Ｃｓｎ、Ｃｓｐと拡散長ＣＨＲｎ、ＣＨＲｐを定義すると不純物分布の形は決定する。この場合、ｎ型拡散領域１とｐ型拡散領域２とからなる接合は両方からの不純物の拡散が等しくなる位置で形成される。
【００８０】
なお、高いアスペクト比の溝に斜めイオン注入すると溝側壁面でのイオンの反射・散乱により所望以外の側壁面にもイオンが注入されるが、注入エネルギを高くするなどして、実用的なネット不純物分布を得ることができる。
【００８１】
また後で示すように素子周辺部の終端構造の制約から、ｐ−ｎ−溝繰返し構造を低不純物密度のｎ- 半導体の中に作り込むのが一般的である。このような場合には、ｎ- 半導体に含まれるｎ型不純物がｎ型拡散領域１とｐ型拡散領域２とにバックグラウンド不純物として含まれることになる。
【００８２】
また溝７ａを各種シリコンで埋込む場合は、溝７ａ内の電荷密度が電界分布に著しい影響を及ぼさないよう、充填層７の不純物量はｎ型拡散領域１やｐ型拡散領域２における不純物量の１０分の１以下と十分低いことが望ましい。
【００８３】
図１の構造でオフ状態においてドレイン電圧を上昇させ、ｐ−ｎ−溝繰返し構造が十分空乏化した場合のＸ方向電界分布をＹ−Ｙ′線に沿って示すと図４に示すようになる。図４を参照して、Ｘ方向電界はｎ型拡散領域１では増加しｐ型拡散領域２では減少するが、不純物密度がＸ方向にガウス分布で変化しているためＸ方向電界はこれを積分した誤差関数の形となる。また溝７ａの内部は低不純物密度のシリコンや酸化シリコンなどの絶縁物で構成されており内部の電界密度が十分少ないため、溝７ａの内部のＸ方向電界は一定となる。
【００８４】
この場合も繰返し構造のため１周期で電位が同じレベルに戻ってくる必要があるため、Ｘ方向電界の正の部分の面積Ｓ1 （斜線領域）と負の部分の面積Ｓ2 （斜線領域）とが等しくなるようにオフセットが決まる。このようにこの構造で得られる降伏電圧特性の解析的表現は困難になるのでこれ以上は示さない。
【００８５】
次に、本実施の形態における高耐圧半導体装置の製造方法について説明する。
図５〜図１８は、本発明の実施の形態１における高耐圧半導体装置の製造方法を工程順に示す概略断面図である。図５を参照して、ドレインｎ+ 領域となるｎ型高不純物濃度基板４上に、後述の不純物拡散工程の濃度分布に比べて十分低い不純物濃度を有するｎ型エピタキシャル成長層４ａが形成される。実用的には、ｎ型エピタキシャル成長層４ａの不純物濃度は、１×１０13〜１×１０16ｃｍ-3の範囲であればよい。所望の素子耐圧が３００Ｖ程度の場合には、ｎ型エピタキシャル成長層４ａの厚みは２０μｍ程度であればよい。また、このｎ型エピタキシャル成長層４ａを形成する代わりに、同程度の不純物濃度を有する基板を直接張り合わせ、研磨により所望の厚みにすることも可能である。
【００８６】
図６を参照して、このｎ型エピタキシャル成長層４ａの表面に、既存の不純物拡散法を用いて、ＭＯＳＦＥＴのｐ型ベース領域となるｐ型拡散領域３が形成される。このｐ型拡散領域３上に、熱酸化膜１２とＣＶＤ（Chemical Vapor Deposition ）シリコン窒化膜１３とＣＶＤシリコン酸化膜１４とからなる３層積層構造が所望形状となるように形成される。この積層構造１２、１３、１４をマスクとしてその下層に異方性エッチングが施される。
【００８７】
図７を参照して、このエッチングにより、ｐ型ベース領域３とｎ型エピタキシャル成長層４ａとを貫通してｎ+ 高不純物濃度基板領域４に達する溝７ａが形成される。
【００８８】
このシリコン異方性エッチング工程には、エッチングの保護膜がメサ部分に必要なので、ＣＶＤシリコン酸化膜１４などの耐シリコンエッチング性の膜を予め形成した後に、通常の写真製版工程とエッチング工程とを用いてパターンづけが行なわれる。上述したように、溝７ａの幅やアスペクト比率は高精度に形成する必要があるため、ＮＦ3 、ＳＦ6 、ＳｉＦ4 などのフッ素系ガスを用いてドライエッチングが行なわれる。
【００８９】
上述のドライエッチング中には、シリコン酸化膜に近い組成の、通常デポジション膜と呼ばれる薄膜が溝７ａの側壁に形成される。このため、このシリコン異方性エッチングの直後に、このデポジション膜はフッ酸（ＨＦ）系の薬液で除去される。
【００９０】
また、このドライエッチング工程の代わりに、シリコン結晶の面方位により強い異方性を示すＫＯＨ、ヒドラジンなどのアルカリ溶液によるウェットエッチングも可能である。これらのアルカリエッチング液自体は、酸系のエッチング液よりは、一般に不純物や薬液自体の構成原子であるＫなどの可動イオンになりやすい成分を多く含む。このため、エッチングの後工程として細心の注意による洗浄工程が必要であり、実用的には難しいため上述のドライエッチングの方がより有効である。
【００９１】
しかし、ドライエッチング装置は、非常に高価であり、エッチング速度が遅く、一度に複数のウエハを処理するバッチ処理能力がないので、量産性に問題がある。このため、費用対生産効率を考えてこのウェットエッチングを選択することも可能である。
【００９２】
図７に示すように溝７ａに挟まれた半導体の突起となる部分にｐ型拡散領域３を形成するには、たとえば
（１） 溝７ａを形成する前にイオン注入を用いる、
（２） 溝７ａを形成する前にエピタキシャル成長を行なう、
（３） 溝７ａを形成する前に気相拡散を行なう、
などの工程を用いることが可能である。この後、所望のｐ型ベース深さになるように、適度な熱処理が施される。
【００９３】
このｐ型ベース領域３もしくはエピタキシャル成長領域４ａの深さは、最終工程までの合計の処理時間を考慮して、仕上がりに要求される深さより浅く設定される。しかし、後述の溝７ａの側壁からの不純物拡散工程に要する熱処理時間は、通常、このｐ型ベース領域３の形成に必要な熱処理工程よりも比較的短いものとなる。このため、ｐ型ベース領域３の形成は、溝７ａの形成工程より前に行なわれる。しかし、溝７ａの側壁面からの拡散工程に要する熱処理時間が、このｐ型ベース領域３の形成に十分である場合には、溝７ａ形成の直後にこのｐ型ベース領域３が形成されてもよい。
【００９４】
図８を参照して、溝７ａの一方の側壁面に、斜めイオン注入法を用いてホウ素（Ｂ）が注入され、ホウ素注入領域２ａが形成される。
【００９５】
図９を参照して、上述のホウ素注入時とは傾きを逆にした斜めイオン注入法により、溝７ａの他方の側壁面にリン（Ｐ）が注入され、リン注入領域１ａが形成される。
【００９６】
このように溝７ａの側壁面から不純物を導入する方法としては、たとえば斜めイオン注入法があるが、これ以外にも、Ｂ2 Ｈ6 やＰＨ3 ガスなどを使うガス拡散法や、ガス拡散の一種であるがボロンナイトライドなどの固体ソースを使う方法もある。また、ＳＯＧ（Spin on Glass ）と呼ばれる拡散種の濃度の高い液体ガラスを溝７ａに流し込み熱処理により拡散種を拡散させる方法もある。しかし、これらの方法では、溝７ａの一側面のみに選択的に拡散させることはできず、またそれによって形成された拡散種の不純物濃度の制御性も１０％以上と悪く、本発明の構造に要求される高精度の不純物拡散固定には不向きである。
【００９７】
そこで、上述したようにイオン注入法が用いられる。一般に、このイオン注入法では注入された原子の濃度の制御性が０．１％以上と高精度であり、その他の工程のばらつきを考慮した最終的な仕上がり濃度や拡散プロファイルも３％以内と、非常に高精度に制御できる。
【００９８】
また、溝７ａの深さと開口部の寸法比率であるアスペクト比が２０：１程度と非常に大きい。このため、溝７ａの側壁面に不純物を導入するには、ウエハ表面に対して鉛直方向から、ｔａｎ-1（１／２０）≒２．９°程度傾けた角度でイオン注入を行なう必要がある。所望の溝側面にのみイオン注入をするためには、ウエハと注入するイオン線とのなす角度の制御性が良いことがこの工程の一番重要な点である。このようにして、溝の両方の側面に、独立したｐ型とｎ型との不純物注入が行なわれる。
【００９９】
図１０を参照して、イオン注入により導入したｐ型およびｎ型の不純物のプロファイルを最終的に要求される拡散プロファイルに近づけるために、両者の領域１ａ、２ａに同時に熱処理が行なわれる。
【０１００】
この熱処理の際に、イオン注入した原子が、溝７ａの側壁面から雰囲気中に外方向拡散するのを防ぐ目的で、イオン注入後、溝７ａは速やかに絶縁膜であるＣＶＤシリコン酸化膜によって埋込まれる。また、できるだけ速やかに溝７ａを埋込むことにより、製造工程の雰囲気中のゴミが、溝７ａの内部に侵入するのを防ぐこともできる。
【０１０１】
溝７ａの中を半絶縁膜としてシリコンで埋込む場合には、まず前述したＣＶＤシリコン酸化膜の代わりに薄い熱酸化膜をつけた状態で熱処理が行なわれる。そして、ドライエッチングなどの方法で少なくとも溝７ａ底面の酸化膜が除去された後に、ＣＶＤ法などによって前述した各種形態のシリコンが埋込まれる。
【０１０２】
図１１を参照して、イオン注入により導入したｐ型およびｎ型不純物を拡散させるために、熱処理が行なわれる。これにより、溝７ａによって挟まれる領域に、ｎ型拡散領域１とｐ型拡散領域２とが形成される。絶縁膜７に、全面エッチングによる膜後退工程、いわゆるエッチバックが施される。
【０１０３】
図１２を参照して、これにより、溝７ａの側壁面においてｐ型ベース領域３の側面が露出する。なお、この絶縁膜７の除去時に、３層積層構造の最上層のＣＶＤシリコン酸化膜１４も除去される。
【０１０４】
この絶縁膜７のエッチバック工程は、ドライエッチングおよびウェットエッチングのいずれでも可能であるが、精度よく加工するには、一般にドライエッチングが望ましい。
【０１０５】
図１３を参照して、この後、たとえば熱酸化法により、溝７ａの側壁面において露出したシリコン部分にシリコン酸化膜よりなるゲート絶縁層８が形成される。
【０１０６】
図１４を参照して、溝７ａの上部を埋込むとともにＣＶＤシリコン窒化膜１３上を覆うように、不純物が導入された多結晶シリコン膜（ドープトポリシリコン膜）９がＣＶＤ法により形成される。このドープトポリシリコン膜９にエッチバックが施される。
【０１０７】
図１５を参照して、これにより、ｐ型ベース領域３の側面にゲート絶縁層８を介在して対向するゲート電極層９が形成される。この後、ＣＶＤシリコン窒化膜１３と熱酸化膜１２とが順次除去される。
【０１０８】
図１６を参照して、これにより、ｐ型ベース領域３の上部表面が露出する。
図１７を参照して、露出したｐ型ベース領域３上および充填された溝７ａ上に、キャップ酸化膜１５が熱酸化法により形成される。このキャップ酸化膜１５上には、通常の写真製版技術により、所望の形状を有するレジストパターン２１ａが形成される。このレジストパターン２１ａをマスクとしてイオン注入を行なうことにより、ｐ型ベース領域３内に、ソースｎ+ 拡散領域５が形成される。レジストパターン２１ａが除去された後、通常の写真製版技術およびエッチング技術により、ｐ型ベース領域３上のキャップ酸化膜１５のみが選択的に除去される。
【０１０９】
図１８を参照して、このようにして露出したｐ型ベース領域３の表面に接するようにソース電極層１０が形成される。
【０１１０】
なお、本製造方法では図１に示すｐ+ 拡散領域６のない場合について示したが、必要な場合には、ゲート電極層９を溝７ａのｎ型拡散領域１の形成される側壁面側に寄せて形成することで、ゲート電極層８とｐ型ベース領域３とにはさまれる溝７ａ内の第１主面にｐ+ 拡散領域６を形成することもできる。
【０１１１】
次に、３００Ｖ級ＭＯＳＦＥＴを想定した場合の図５８に示す従来例の構造と図１に示す本実施の形態の構造とについて数値シミュレーションを行なった結果について説明する。
【０１１２】
図１９と図２０とは、図５８に示す従来例の構造のＭＯＳＦＥＴについて数値シミュレーションを行なった結果を示すグラフである。３００Ｖ級素子を想定しているため、図５８に示す寸法Ｌｄは２０μｍとしている。
【０１１３】
図１９は、Ｗｎ（＝Ｗｐ）を６μｍ、３μｍ、１．５μｍとし、その各場合におけるｎ型領域３０１とｐ型領域３０２との不純物密度を変化させたときの降伏電圧とオン抵抗とを示している。また、上記の（４）式から導かれる各Ｗｎの値におけるｎ型領域３０１の不純物密度Ｎｄの最大値と、その場合に（１）式から計算されるＲｏｎをまとめると表１のようになる。
【０１１４】
【表１】
この結果と図１９のシミュレーション結果とを比べると、降伏電圧Ｖｂｒが低下し始める不純物密度はＷｎが小さいときは理論値とよく合う。しかし、Ｗｎが大きいとシミュレーションの方がより低い不純物密度で降伏電圧が低下することがわかる。これは、Ｗｎが大きくなってＬｄに近づくとｐｎ繰返し構造部の端部（すなわちｐ型ウェル３０３寄りの部分とドレインｎ+ 領域３０４寄りの部分）で、電界が集中して臨界電界に容易に達するようになるためである。
【０１１６】
また、オン抵抗はシミュレーションの方が１〜４割程大きめになっている。これはオン状態であってもビルトイン電圧とＹ方向の内部電圧降下とに対応してｐｎ繰返し構造部の接合部が逆バイアスされており、横方向に若干空間電荷領域が延びてｎ型領域３０１内の通電可能面積が目減りするためである。
【０１１７】
この目減り量はビルトイン電圧０．７Ｖに対して、
【０１１８】
【数７】
と見積もることができ、Ｗｎの両側からｄｎが減ることになる。
Ｎｄ＝１ｅ１６、Ｗｎ＝１．５μｍの条件では、実効的なｎ型領域３０１の幅は１．０８μｍとなって、オン抵抗が（１）式で計算される値よりも約３９％高くなることがわかる。この傾向は、（７）式からわかるように、Ｗｎ、Ｗｐを小さくしてＮｄ、Ｎａを高めた設計とするほど顕著となる。
【０１２０】
またシミュレーションで調べた結果によると、ｐｎ繰返し構造部のｎ型領域３０１とｐ型領域３０２との間にシリコン酸化膜を挟んだ方が、オン状態での空間電荷領域の広がりが少なくなってオン抵抗が若干改善されることが判明している。
【０１２１】
図２０はｎ型領域３０１とｐ型領域３０２との不純物密度の比率をずらした場合に、どの程度降伏電圧が変化するかを数値シミュレーションした結果を示すものである。理想的なＮｄ＝Ｎａの場合に比べて、Ｎａが多すぎても少なすぎても降伏電圧は減少する。Ｎｄを高めてオン抵抗を下げるほど降伏電圧の減少の度合いが大きくなる。３００Ｖ級素子としては降伏電圧は３４０Ｖ程度以上欲しいところであるが、その場合、オン抵抗を２．８ｍΩｃｍ2 狙いでは±１１％程度の不純物密度の差が許容できるが、オン抵抗を１．４ｍΩｃｍ2 狙いでは±４％程度しか許容できないことがわかる。
【０１２２】
なお、この構造ではオン状態で電子だけが導通にあずかるユニポーラ素子であるため、通常のパワーＭＯＳＦＥＴと同様にＭＯＳチャネルがオン・オフするだけの過渡現象で高速にスイッチングすることができる。
【０１２３】
次に、図２１と図２２とは、図１の本実施の形態の構造について数値シミュレーションを行なった結果を示すものである。図２１は、Ｗｎ（＝Ｗｐ＝Ｗｄ）を１μｍと２μｍとし、拡散長をＣＨＲｎをＷｎの０．６８倍とした場合に、表面不純物密度Ｃｓｎ（＝Ｃｓｐ）を変化させると降伏電圧とオン抵抗とがどのように変化するかを示している。図２１を参照して、この場合でも不純物密度を増やすとオン抵抗Ｒｏｎは比較的直線的に減少し、降伏電圧Ｖｂｒはある値以上の不純物密度でやや急速に低下する傾向を示す。またこの構造では、Ｗｎ＝１μｍで降伏電圧３４０Ｖを狙うとオン抵抗は１．９ｍΩｃｍ2 程度となることがわかる。
【０１２４】
ここでは、Ｗｎ＝Ｗｐ＝Ｗｄとしているため、Ｗｎ＝２μｍでは溝７ａ間の間隔は６μｍとなる。これ以上、溝７ａの間隔が広くなると降伏電圧を維持できなくなるため、溝７ａの深さに比べて溝７ａの間隔は３分の１以下にするのが実用的な限界と考えられる。
【０１２５】
図２２は、図１に示す本実施の形態の構造でＣｓｐ／Ｃｓｎの比率を変化させた場合の降伏電圧の変化を示すものである。図２２を参照して、降伏電圧は、Ｃｓｐ／Ｃｓｎ＝１．０５で極大となることがわかる。このシミュレーションでは前述したように低不純物密度のｎ- シリコン内にｐ−ｎ−溝繰返し構造を作り込むことを想定している。このため、ｎ型拡散領域１とｐ型拡散領域２とはバックグラウンドとして１．６ｅ１４ｃｍ-3のｎ型不純物を含み、かつ溝７ａのシリコンは５．０ｅ１３ｃｍ-3のｎ型不純物を含んでいる。これにより、ＣｓｐをＣｓｎよりやや多めにする必要が発生したものである。
【０１２６】
また図１の構造では、オン抵抗１．９ｍΩｃｍ2 で降伏電圧３４０Ｖが期待できるＣｓｐ／Ｃｓｎの比率の許容範囲は±５％程度となり、図５８に示した従来例の構造の結果と全く遜色ないことがわかる。
【０１２７】
また本実施の形態の製造方法では、図８と図９とに示すように溝７ａの側壁面に斜めイオン注入法を用いて不純物を導入等することで、ｎ型拡散領域１とｐ型拡散領域２とを形成することができる。このイオン注入技術により不純物を導入できるため、不純物量の制御精度は±１％とエピタキシャル成長法に比べると極めて高くできる。またＸ方向の不純物の拡散についても側壁面を酸化膜などでマスクできるため不純物の異常な拡散がない。これにより、１μｍ以下の微細な接合構造を容易に形成できるため、微細寸法でかつ正確なｐｎ不純物比を持ったｐｎ構造１、２を形成することができる。
【０１２８】
以上より、本実施の形態によれば、十分な精度で１ミクロンオーダの微細なｐｎ構造１、２を実現可能なため、優れたオン電圧と降伏電圧さらに高速スイッチング特性を両立した高耐圧半導体素子を得ることができる。
【０１２９】
またｐｎ不純物比の精度は、等しいＹ位置でたとえば互いに隣り合っているような比較的近い位置にあるｐｎ構造同士で高ければ十分であり、遠く離れたｐｎ構造同士でずれていても降伏電圧に影響しないため、ウエハ面内でのマクロなばらつきによる問題が少ない。
【０１３０】
また異なるＹ位置の部分間で不純物密度がずれていても降伏電圧に影響しない。このため、溝７ａの側壁面にトレンチエッチングなどによるテーパ角が多少あっても、左右が対称な形状でありさえすれば深さ方向に不純物密度が多少変化していても問題が少ない。
【０１３１】
またこの構造では、溝７ａを一度掘るだけでよいため、工程が簡単でコストを比較的安くすることができる。
【０１３２】
実施の形態２
図２３は、本発明の実施の形態２における高耐圧半導体装置の構成を概略的に示す断面図である。図２３を参照して、本実施の形態の構造は、上述した実施の形態１の構造と比較して、溝７ａの両側壁面に同一導電型の不純物拡散領域１、２を設けた点で異なっている。具体的には、一方の溝７ａの両側壁面にはともにｎ型拡散領域１が形成されており、他方の溝７ａの両側壁面にはともにｐ型拡散領域２が設けられている。そして、この両側壁面にｎ型拡散領域１が設けられた溝７ａと両側壁面にｐ型拡散領域２が設けられた溝７ａとが交互に配置されている。
【０１３３】
また、このような構成としたため、各溝７ａごとにゲート電極層９を設ける必要はなく、両側壁面にｎ型拡散領域１が形成された溝７ａ内にのみゲート電極層９が形成されていればよい。また両側壁面にｐ型拡散領域２が形成された溝７ａの第１主面にはｐ+ 不純物拡散領域６が形成されている。
【０１３４】
なお、これ以外の構成については実施の形態１の構造とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【０１３５】
この高耐圧半導体素子のＹ−Ｙ′線に沿う断面におけるネット不純物密度分布は図２４に示すようになっている。図２４を参照して、本実施の形態でも、実施の形態１と同様、ｎ型拡散領域１とｐ型拡散領域２とは、各々、溝７ａの側壁面から拡散された不純物密度分布を有している。
【０１３６】
次に、本実施の形態の製造方法について説明する。
図２５〜図３０は、本発明の実施の形態２における高耐圧半導体装置の製造方法を工程順に示す概略断面図である。
【０１３７】
図２５を参照して、実施の形態１で説明したと同様の方法により、ｎ型高不純物濃度基板１上にｎ型エピタキシャル成長層４ａとｐ型不純物拡散領域３とが形成される。このｐ型不純物拡散領域３上に、熱酸化膜１２ａとＣＶＤシリコン窒化膜１３ａとＣＶＤシリコン酸化膜１４ａとが順次積層された後、通常の写真製版技術およびエッチング技術により所望の形状にパターニングされる。このパターニングされた積層構造１２ａ、１３ａ、１４ａをマスクとして、その下層に異方性エッチングが施される。これにより、ｐ型不純物拡散領域３とｎ型エピタキシャル成長層４ａとを貫通してｎ型高不純物濃度基板４に達する溝７ａが形成される。
【０１３８】
そして積層構造１２ａ、１３ａ、１４ａをマスクとして斜め回転イオン注入法によりホウ素が溝７ａの両側壁面に注入される。これにより溝７ａの両側壁面にはホウ素注入領域２ａが形成される。この斜め回転イオン注入は、溝７ａの深さと開口部の寸法比率であるアスペクト比が実施の形態１と同様２０：１程度であるため、ウェハ表面に対して鉛直方向から、ｔａｎ-1（１／２０）≒２．９°程度ずらした角度で行なわれる。
【０１３９】
この後、溝７ａ内を埋込み、かつＣＶＤシリコン酸化膜１４ａ上を覆うように、絶縁膜であるＣＶＤシリコン酸化膜が形成される。この後、このＣＶＤシリコン酸化膜にエッチバックが施される。
【０１４０】
図２６を参照して、このエッチバックにより、溝７ａ内を埋込む充填層７が形成される。またこのエッチバック時に、積層構造の最上層のＣＶＤシリコン酸化膜１４ａも同時に除去される。この後、ＣＶＤシリコン窒化膜１３ａと熱酸化膜１２ａとが順次除去されて、ｐ型ベース領域３の上部表面が露出する。
【０１４１】
図２７を参照して、露出した表面全面を覆うように熱酸化膜１２ｂとＣＶＤシリコン窒化膜１３ｂとＣＶＤシリコン酸化膜１４ｂとが順次積層された後、通常の写真製版技術およびエッチング技術によりパターニングされる。この積層構造１２ｂ、１３ｂ、１４ｂをマスクとしてその下層に異方性エッチングを施すことで、ｐ型ベース領域３とｎ型エピタキシャル成長層４とを貫通してｎ型高不純物濃度基板４に達する新たな溝７ａが溝７ａの間に形成される。
【０１４２】
この後、積層構造１２ｂ、１３ｂ、１４ｂをマスクとしたままで、斜め回転イオン注入法により、新たに形成された溝７ａの両側壁面にリンが注入される。これにより、新たに形成された溝７ａの両側壁面には、リン注入領域１ａが形成される。
【０１４３】
図２８を参照して、新たに形成された溝７ａ内を埋込み、かつＣＶＤシリコン酸化膜１４ｂ上を覆うように絶縁膜であるＣＶＤシリコン酸化膜７ｂが形成される。この状態で熱処理が施されることで、ホウ素注入領域２ａとリン注入領域１ａとの不純物が拡散させられる。
【０１４４】
図２９を参照して、これにより、溝７ａに挟まれる領域に、互いにｐｎ接合を形成するｎ型拡散領域１とｐ型拡散領域２とが形成される。
【０１４５】
この後、図１２〜図１７に示す実施の形態１と同様の工程を経ることにより、図３０に示す本実施の形態の高耐圧半導体素子が製造される。
【０１４６】
なお、図３０において実施の形態１と同一の部材については同一の符号を付している。
【０１４７】
本実施の形態の構造でも、１μｍ以下の微細なｐｎ構造１、２を作ることができるため、実施の形態１と同様、優れたオン電圧と降伏電圧さらに高速スイッチング特性を得ることができる。しかし、本実施の形態では、１つの溝７ａの両側壁面に同じ導電型の不純物拡散領域１、２が配置されているため、同一導電型の不純物拡散領域１、２の幅は実質的に２倍になってしまう。よって、溝７ａの形状が実施の形態１と同じ場合、実施の形態１よりも性能的にはやや劣る。
【０１４８】
また、ｎ型拡散領域１を作るための溝７ａとｐ型拡散領域２を作るための溝７ａとを２回に分けて作る必要があり、工程が複雑になってコストが増すという問題もある。しかし、この構造では、ｐ−ｎ−溝繰返し構造の両端をｐ型拡散領域２で終端したり、ｎ型拡散領域１で終端したりすることが可能なので、設計上の自由度を高くできる利点がある。
【０１４９】
実施の形態３
図３１は、本発明の実施の形態３における高耐圧半導体素子の構造を概略的に示す斜視図である。図３１を参照して、この構造は、実施の形態１の構造を実際の素子の周辺部とに適用した場合の第１の例を示すものである。Ｘ方向の終端部とＺ方向の終端部とに酸化シリコンなどの絶縁膜３１を介してＳＩＰＯＳ（semi-insulating polycrystalline silicon ）膜などの抵抗性フィールドプレート膜３２が設けられている。抵抗性フィールドプレート膜３２のソース側端部はソース電極（図示せず）に電気的に接続され、ドレイン側端部はドレインｎ+ 領域４に電気的に接続されている。
【０１５０】
なお、これ以外の構成については、実施の形態１の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【０１５１】
ｐ−ｎ−溝繰返し構造部では上述のとおりオフ状態で、電界がＹ方向に一様な長方形になる。すなわち電位が直線的な分布を示す。このため、両端がソース電位とドレイン電位とに固定された抵抗性フィールドプレート膜３２と矛盾なく等電位面がつながって、ｐ−ｎ−溝繰返し構造部の降伏電圧がそのまま得られる。
【０１５２】
さらに、抵抗性フィールドプレート３２の働きで封止樹脂などの中のイオンなどによる影響を防いで長期的にも安定な降伏電圧が得られる。また終端構造のための面積が少なくて済むため、安いコストで製造することができる。
【０１５３】
実施の形態４
図３２は、本発明の実施の形態４における高耐圧半導体装置の構成を概略的に示す断面図である。図３２を参照して、この構造は、実施の形態１の構造を実際の素子の周辺部に適用した場合の第２の例を示すものである。またこの構造は、ｐ−ｎ−溝繰返し構造を低不純物密度のｎ- 半導体領域３３の中に形成することで、ｎ- 半導体領域３３の中にできる空乏層の先端をソース側のシリコン表面に出して終端する一般的なプレーナーパッシベーション構造に適用したものである。
【０１５４】
ソース側表面部のＸ方向電界を緩和するため、図示したようなフィールドプレートや、一般的なガードリング構造さらに低濃度ｐ型拡散層を用いたリサーフ構造などが使用できるなど、従来から利用されたきたパッシベーションでも終端することができる。
【０１５５】
この構造について降伏電圧の拡散長（ＣＨＲ）依存性を数値シミュレーションした結果を図３３に示す。図３３を参照して、“ｐｅｒｉ−１”と示したものが、図３２に示す本実施の形態の構造についての結果であり、参考として図１のｐ−ｎ−溝繰返し構造だけで計算した降伏電圧とオン抵抗とを“ｃｅｌｌ”として示す。
【０１５６】
この結果より、ｐ−ｎ−溝繰返し構造部の降伏電圧は拡散長ＣＨＲにはあまり依存しないが、周辺部降伏電圧は拡散長ＣＨＲが大きくなると大幅に減少することがわかる。これは、ｐ−ｎ−溝繰返し構造部と外周ｎ- 半導体領域３３との接点において繰返し部端のｎ型、ｐ型拡散領域１、２と外周ｎ- 半導体領域３３とが作る接合の長さは繰返し部よりも長くなるが、拡散長ＣＨＲが大きいとさらに長くなって、ここでも電界の変化が激しくなり電界集中が起きるためである。
【０１５７】
したがって、図３２のような周辺構造を使用する場合、拡散長ＣＨＲをＷｎ、Ｗｐに比べて短めに設計する必要がある。
【０１５８】
さらにこのような周辺構造でＣｓｐ／Ｃｓｎの比率が降伏電圧に及ぼす影響を数値シミュレーションした結果を図３４に示す。図３４を参照して、ｐ−ｎ−溝繰返し構造部についてのシミュレーション結果の図２２と比べると、降伏電圧が極大になるＣｓｐ／Ｃｓｎの比率が、１０％程度大きい方にずれている。これにより、このような周辺構造で終端するときはｐ型不純物の注入量を多めにする必要があることがわかる。
【０１５９】
なお、ＣＨＲを０．９１μｍと長めに設定した場合、Ｃｓｐ／Ｃｓｎの比率を１．１程度とするとやや降伏電圧が増加するものの、３００Ｖの降伏電圧は得られなくなる結果となった。
【０１６０】
また降伏時の電流がチップの周辺部に流れると、局所的な発熱による破壊などの問題が考えられる。このため、一般的にｐ−ｎ−溝繰返し構造の中央部より周辺部の降伏電圧をやや高めにするように設計する必要がある。今回のｐ−ｎ−溝繰返し構造では、溝７ａの間隔を狭くするとＣｓｎ、Ｃｓｐを高くしたときの降伏電圧の低下がより起こりにくいことが数値シミュレーションより判明している。このため、ｐ−ｎ−溝繰返し構造の中央部より周辺に近い部分において溝７ａの間隔を狭めたパターンとすることで、より降伏に強い設計とすることができる。
【０１６１】
実施の形態５
図３５は、本発明の実施の形態５における高耐圧半導体装置の構成を概略的に示す斜視図である。図３５を参照して、この構造は、図３２の断面に直交する面（Ｚ方向に沿う面）の周辺構造の例を示すものである。低不純物密度のｎ- 半導体領域３３とｐ−ｎ−溝繰返し構造とが位置Ｚｊで接続されている。
【０１６２】
なお、これ以外の構成については、図３２に示す構成とほぼ同じであるため、同一部材については同一符号を付し、その説明を省略する。
【０１６３】
この構造について降伏電圧を三次元数値シミュレーションした結果、図１に示すｐ−ｎ−溝繰返し構造部で得られた降伏電圧と殆ど変わらない結果となった。したがって、この断面構造においては降伏電圧が周辺構造との関係で大きく低下する危険はなく、優れた降伏耐量が簡単に得られる利点がある。
【０１６４】
実施の形態６
図３６は、本発明の実施の形態６における高耐圧半導体装置の構成を概略的に示す斜視図である。図３６を参照して、この構造は、図１におけるゲート電極層の延在方向と直交する方向にゲート電極層を配置した構造の一例を示すものである。つまりゲート電極層９を埋込むための溝９ａが、一方の溝７ａから他方の溝７ａに向かう方向に沿って延在するように設けられている。またこの溝９ａは、ｐ型ベース領域３を貫通してｎ型拡散領域１とｐ型拡散領域２とに達する深さで形成されている。この溝９ａの内壁面を覆うようにゲート絶縁層８が形成されており、ゲート電極層９が溝９ａを埋込み、かつ溝７ａと直交する方向、すなわち一方の溝７ａから他方の溝７ａに向かう方向に延在している。
【０１６５】
なお、ソースｎ+ 拡散領域５は、ｐ型ウェル領域３内の第１主面であって、溝９ａの側壁に面するように形成されている。
【０１６６】
なお、これ以外の構成については、実施の形態１の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【０１６７】
次に、本実施の形態の製造方法について説明する。
本実施の形態の製造方法は、まず図５〜図１１に示す実施の形態１と同様の工程を経る。この後、図１１に示す絶縁層７にエッチバックが施される。
【０１６８】
図３７を参照して、これにより、溝７ａ内を埋込み、ｐ型ベース領域３の側壁を覆うように充填層７が形成される。なお、このエッチバックの際に、ＣＶＤシリコン酸化膜１４が同時に除去される。さらにこの後、熱酸化膜１２とＣＶＤシリコン窒化膜１３とが順次除去される。この状態を斜視図で示したものが図３８である。
【０１６９】
図３８を参照して、第１主面上に、再度熱酸化膜１２とＣＶＤシリコン窒化膜１３とＣＶＤシリコン酸化膜１４とが積層して形成された後、通常の写真製版技術およびエッチング技術により所望の形状にパターニングされる。その状態を図３８のＡ−Ａ′線、Ｂ−Ｂ′線に沿う断面で示したものが図３９と図４０である。
【０１７０】
図３９と図４０とを参照して、この積層構造１２、１３、１４をマスクとしてその下層に異方性エッチングが施される。この異方性エッチングが施された様子の斜視図を図４１に示す。また図４１のＡ−Ａ′線、Ｂ−Ｂ′線に沿う断面を図４２と図４３とに示す。なお、図４１には、エッチング時にマスクとなる積層構造１２、１３、１４の図示は省略してある。
【０１７１】
図４１〜図４３を参照して、上記の異方性エッチングにより、少なくともｐ型ベース領域３を貫通してｎ型およびｐ型拡散領域１、２に達する溝９ａが形成される。この際、図４２と図４３とでは、溝９ａの深さが異なる。これは、図４２では溝９ａはシリコン内に形成されるが、図４３ではシリコン酸化膜内に形成されており、このエッチングにおけるシリコンとシリコン酸化膜とのエッチング速度が異なるからである。この後、図１３〜図１７と同様の工程を経た後、図１７におけるレジストパターン２１ａが除去されて、図４４と図４５とに示す状態となる。
【０１７２】
図４４と図４５とを参照して、この後、キャップ酸化膜１５が、通常の写真製版技術およびエッチング技術により、ゲート電極層９上にのみ選択的に残存される。
【０１７３】
図４６と図４７とを参照して、これにより、ｐ型ベース領域３とソースｎ+ 拡散領域５とｐ+ 拡散領域６との表面がキャップ酸化膜１５から露出する。この露出した表面に接するようにソース電極１０が形成される。
【０１７４】
図１のゲート電極層の配置では、Ｗｎ、Ｗｐ、Ｗｄを微細化していくとゲートトレンチの幅や、ソースｎ+ 拡散領域５の幅などの寸法上の制約が発生する。一方、図３６に示す本実施の形態の構造のようにゲート電極層９を溝７ａに直交する方向に沿って延在させれば、ゲートトレンチ９ａの寸法上の制約はなくなって、より自由度の高い設計が可能となる。
【０１７５】
また図１のゲート電極層の配置では、Ｗｎ、Ｗｐ、Ｗｄを微細化していくとゲート電極層９の密度が高まる結果、入力容量が増加し、スイッチング速度が遅くなってしまう。一方、図３６に示す本実施の形態の構造のようにゲート電極層９を配置すれば、ゲートトレンチ９ａの間隔をＷｎなどの寸法より広くすることができるため、スイッチング速度が遅くなるという問題を回避することができる。
【０１７６】
実施の形態７
図４８は、本発明の実施の形態７における高耐圧半導体装置の構成を概略的に示す斜視図である。図４８を参照して、この構造は上述した実施の形態６のゲートトレンチ９ａをｎ型拡散領域１の上だけに設けた構造である。
【０１７７】
なお、これ以外の構成は実施の形態６の構成とほぼ同じであるため同一の部材については同一の符号を付し、その説明を省略する。
【０１７８】
次に、本実施の形態の製造方法について説明する。
本実施の形態の製造方法は、図３８に示す工程までは実施の形態６と同様の工程を経る。この後、図３８に示す第１主面に、熱酸化膜１２とＣＶＤシリコン窒化膜１３とＣＶＤシリコン酸化膜１４とが順次積層された後、通常の写真製版技術およびエッチング技術によりパターニングされる。この積層構造１２、１３、１４をマスクとしてその下層に異方性エッチングが施される。この状態を図４９〜図５１に示す。
【０１７９】
なお図５０と図５１とは、図４９のＡ−Ａ′線とＢ−Ｂ′線とに沿う概略断面図である。また図４９では、３層積層構造１２、１３、１４の図示は省略している。
【０１８０】
図４９〜図５１を参照して、上述の異方性エッチングにより、ｎ型拡散領域１上にのみ、ｐ型ウェル３を貫通した溝９ａが形成される。この後、図１３〜図１８に示す実施の形態１の工程とほぼ同様の工程を経ることにより図５２と図５３とに示す状態となる。
【０１８１】
図５２と図５３とを参照して、溝９ａの内壁面にゲート絶縁層８が形成され、溝９ａを埋込むようにゲート電極層９が形成される。ゲート電極層９の上端を覆うようにキャップ酸化膜１５が形成される。また、ｎ型拡散領域１との間でｐ型ベース領域３を挟むようにソースｎ+ 拡散領域５が溝９ａの側壁に沿って形成され、ｐ型ベース領域３とソースｎ+ 拡散領域５とに接するようにソース電極１０が形成される。
【０１８２】
本実施の形態では、ゲートトレンチ９ａをｎ型拡散領域１の上だけに設けた構造であるため、ゲート容量が、実施の形態６の構造と比較してさらに３分の１程度に減少することができる。
【０１８３】
この構造を用いてオン抵抗のゲートトレンチピッチ（実際にはその半分のＸ方向素子幅Ｗｘ）依存性を三次元数値シミュレーションで調べた結果を図５４に示す。図５４を参照して、図中“３ｄ−ｓｉｍ”は図４８に示す本実施の形態の構造に対する計算結果を示し、“２ｄ−ｓｉｍ”は図１に示す実施の形態１の構造に対する計算結果を示している。この結果より、Ｗｘ＝２μｍではほぼ図１のゲート電極層配置と同じオン抵抗が得られるが、Ｗｘ＝１０μｍとすると、２倍程度のオン抵抗になることがわかる。
【０１８４】
この場合、本実施の形態の構造（図４８）は、実施の形態１の構造（図１）と比較して５分の１のゲート密度となる。これにより、入力容量も５分の１となるのでオン抵抗と入力容量との積で性能を評価する場合には、ゲートピッチが広い方が有利となる。
【０１８５】
実施の形態８
図５５は、本発明の実施の形態８における高耐圧半導体装置の構造を概略的に示す斜視図である。図５５を参照して、この構造は、実施の形態６のトレンチ型ゲートをプレーナ型ゲートに変えたものである。つまり、ゲート電極層９は、第１主面上にゲート絶縁層８を介在して溝７ａに直交する方向に沿って延在している。またこのゲート電極層９は、第１主面においてｎ型拡散領域１とソースｎ+ 拡散領域５とで挟まれるｐ型ウェル３にゲート絶縁層８を介在して対向するように配置されている。
【０１８６】
なお、これ以外の構成については、実施の形態６の構成とほぼ同じであるため、同一の部材については同一の符号を付し、その説明を省略する。
【０１８７】
本実施の形態では、溝７ａに直交する方向に沿ってゲート電極層９が配置されているため、プレーナゲート構造で必要となる広いゲート間隔を実現することができる。また本実施の形態の構造では、トレンチゲート型素子に比べてゲート間隔が広い分、オン抵抗はやや大きめになるが、ゲート構造を形成するための工程が簡単になるため、より安いコストで製造することができる。
【０１８８】
実施の形態９
図５６は、本発明の実施の形態９における高耐圧半導体装置の構成を概略的に示す断面図である。図５６を参照して、この構造は、これまで説明してきたｐ−ｎ−溝繰返し構造によるものではなく、ｎ−溝繰返し構造を有している。つまり、比較的不純物密度の高いｎ型領域１と溝７ａとが交互に配置されている。
【０１８９】
この溝７ａの図中下側には負の固定電荷を有する絶縁物７ｃが充填され、その上側にはｐ型シリコンや酸化シリコンなどの層７ｄが充填されている。絶縁物７ｃの固定電荷の量は、ｎ型拡散領域１のネットドナーイオンの量と等しくなるように設定されている。具体的には、ｎ型領域１の不純物が空乏化したときの電荷量と量が等しくなる反対極性の固定電荷量を絶縁物７ｃは有している。
【０１９０】
またｎ型拡散領域１の第１主面側にはｐ型ウェル３が形成されており、第１主面には、このｐ型ウェル３を貫通してｎ型拡散領域１に達する溝９ａが形成されている。またｎ型拡散領域１との間でｐ型ウェル３の一部を挟むように、第１主面であって溝９ａの側壁面に面する位置にソースｎ+ 拡散領域５が形成されている。このｎ型拡散領域１とソースｎ+ 拡散領域５とに挟まれるｐ型ウェル３にゲート絶縁層８を介在して対向するように溝９ａ内を埋込むゲート電極層９が形成されている。
【０１９１】
第１主面上には、ｐ型ウェル３とソースｎ+ 拡散領域５とに接続するようにソース電極１０が設けられている。また第２主面上には、ｎ−溝繰返し構造の第２主面側に形成されたドレインｎ+ 領域４に接するようにドレイン電極１１が形成されている。
【０１９２】
この構造において数値シミュレーションを行なったところ、このような構造でも高い降伏電圧を、高不純物密度のｎ型拡散領域１を用いて実現できることがわかった。但し、溝７ａ内の電荷の量を調整しても、電界のＹ方向分布は長方形にはできず、図１などの構造に比べるとやや降伏電圧は低めになる。しかし、ｎ型拡散領域１の不純物密度を図１などと同様に高くできるのでオン抵抗はかなり小さくすることができる。
【０１９３】
この構造では、溝７ａ内に充填される絶縁物の材質を選ぶことにより、電子線などの荷電粒子を素子全体に照射して、絶縁物７ｃ内部の固定電荷量を調整することができる。このため、シリコンプロセス終了後の低温処理で降伏電圧を最適化するような製造方法が可能となる利点がある。もちろん、溝７ａを形成するために溝を掘る工程も１回で済むし、高精度の斜めイオン注入機も必要ないので製造コストが安くできる。
【０１９４】
実施の形態１０
図５７は、本発明の実施の形態１０における高耐圧半導体装置の構成を概略的に示す斜視図である。図５７を参照して、この構造は、ＳＯＩ（Semiconductor on Insulator）基板に横型パワーＭＯＳＦＥＴを実装する場合に、本発明によるｐ−ｎ−溝繰返し構造を適用した例を示すものである。具体的には、シリコン基板５１上にシリコン酸化膜などの絶縁層５２を介在して半導体層６０が形成されている。そしてこの半導体層６０に、本発明によるｐ−ｎ−溝繰返し構造を適用した横型パワーＭＯＳＦＥＴが形成されている。
【０１９５】
半導体層６０を貫通して絶縁層５２に達する溝７ａが複数個互いに距離をおいて配置されている。その溝７ａ間に挟まれる領域にｎ型拡散領域１とｐ型拡散領域２とが第１主面から絶縁層５２に達するように形成されている。そしてこのような構造が繰返されて、ｐ−ｎ−溝繰返し構造が形成されている。
【０１９６】
ｎ型拡散領域１とｐｎ接合を形成し、かつｐ型拡散領域２と電気的に接続されたｐ型領域３が第１主面に形成されている。このｐ型領域３の一部をｎ型拡散領域１との間で挟むようにソースｎ+ 拡散領域５が形成されている。そしてｎ型拡散領域１とソースｎ+ 拡散領域５とに挟まれるｐ型領域３にゲート絶縁層８を介在して対向するようにゲート電極層９が形成されている。このゲート電極層９は、第１主面上において一方の溝７ａから他方の溝７ａに向かう方向に沿って延在している。
【０１９７】
このようなＳＯＩ型横型素子における降伏電圧を高めるためには、ソース／ドレイン間の距離が長ければよい。また溝７ａの深さはこれとは無関係に活性シリコン層の長さ（通常数μｍ程度）だけあればよいので、溝７ａの深さを浅くでき、さらなる微細化でオン抵抗の低減ができる利点がある。
【０１９８】
また、ＳＯＩ型横型素子では素子間の分離にトレンチ分離が一般的に利用されており、これと同時に溝７ａを形成すれば、この素子を大きな工程の変更を加えずに製造することができる。但し、この場合、溝７ａの充填物は素子分離用の溝の充填物と同じ酸化シリコンなどの絶縁物になるが、特性的には同等なものが得られる。
【０１９９】
以上の実施の形態１〜１０の説明では、ｎ型基板を用いたｎチャネル型ＭＯＳＦＥＴについて説明したが、導電型を逆にしたｐチャネル型ＭＯＳＦＥＴやＳＩ（Static Induction）トランジスタなどについても同様に適用できる。
【０２００】
なお、溝の側壁に不純物を導入する方法としてイオン注入法について説明したが、これ以外に半導体素子の最終性能に影響を及ぼさない範囲の高精度の不純物濃度制御性を持つ方法であればいかなる方法が用いられてもよい。
【０２０１】
また実施の形態１〜１０において説明した充填層７は、シリコン酸化膜、シリコン窒化膜、ノンドープト多結晶シリコン膜、ノンドープト非晶質シリコン膜、ノンドープト微結晶シリコン膜、有機シリコン膜、高分子有機体などの導電性不純物濃度が極めて低く事実上誘電体（絶縁物）とみなせる膜よりなる群から選ばれる少なくともいずれかの膜よりなっていればよい。
【０２０２】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０２０３】
【発明の効果】
本発明の高耐圧半導体装置では、第１不純物領域は一方の溝の側壁面の不純物密度が高く、他方の溝側ほど不純物密度が低くなる不純物密度分布を有し、第２不純物領域は他方の溝の側壁面の不純物密度が高く、一方の溝側ほど不純物密度が低くなる不純物密度分布を有している。このような構造は、たとえば斜めイオン注入法などにより形成することができる。このイオン注入法では、不純物密度の制御性がエピタキシャル成長法などに比べて格段に高い。このため、ミクロンオーダの微細なｐｎ繰返し構造を有するパワーＭＯＳＦＥＴを、ｐ型、ｎ型の不純物濃度が近くても制御性よく形成することができる。
【０２０４】
また、第１および第２の溝に挟まれる領域に第１および第２不純物領域が形成されている。このため、現行素子の降伏電圧とオン電圧とのトレードオフを大幅に改善することができる。
【０２０５】
上記局面において好ましくは、第３および第４不純物領域に電気的に接続するように第１主面上にソース電極が形成されおり、第１不純物領域に電気的に接続するように第２主面上にドレイン電極が形成されている。これにより、縦型のパワーＭＯＳＦＥＴに、ミクロンオーダの微細なｐｎ繰返し構造を実現することができる。
【０２０６】
上記局面において好ましくは、第３および第４不純物領域に電気的に接続するように第１主面上にソース電極が形成されており、第１不純物領域に電気的に接続するように第１主面上にドレイン電極が形成されている。これにより、横型のパワーＭＯＳＦＥＴに、ミクロンオーダの微細なｐｎ繰返し構造を実現することができる。
【０２０７】
上記局面において好ましくは、隣り合う溝同士の間隔は溝の深さの３分の１以下である。これにより、微小なサイズのｐｎ繰返し構造を実現することができる。
【０２０８】
上記局面において好ましくは、一方の溝の互いに対向する側壁面の一方には第１不純物領域が形成されており、他方には第１不純物領域と異なる導電型の不純物領域が形成されている。この構成は、たとえば斜めイオン注入法で実現することができる。
【０２０９】
上記局面において好ましくは、一方の溝の互いに対向する側壁面の一方には第１不純物領域が形成されており、他方には第１不純物領域と同じ導電型の不純物領域が形成されている。この構成は、たとえば斜め回転イオン注入法で実現することができる。
【０２１０】
上記局面において好ましくは、溝の内部は、第１の不純物領域の一方の溝の側壁面における不純物密度の１０分の１以下の不純物密度を有するシリコンで充填されている。これにより、シリコンを材料とする充填層で溝を埋込んでも、充填層の電荷密度が電界分布に著しい影響を及ぼすことを防止することができる。
【０２１１】
上記局面において好ましくは、溝の内部は絶縁層で充填されている。溝を絶縁層で充填しており、絶縁層中の電荷密度は十分少ないため、この電荷密度が電界分布に著しい影響を及ぼすことは防止される。
【０２１２】
上記局面において好ましくは、ゲート電極層は一方および他方の溝に交差する方向に沿って延在している。これにより、より自由度の高い設計が可能となる。またゲート間隔をより広くすることができるため、ゲート密度の高まりによって入力容量が増加しスイッチング速度が遅くなることを防止することができる。
【０２１３】
上記局面において好ましくは、ゲート電極層はトレンチゲート構造を有しており、第１主面に形成されており、かつ第１不純物領域上にのみ配置されている。これにより、より自由度の高い設計が可能となる。またさらにゲート容量を減少できるため、より一層スイッチング速度の向上を図ることができる。
【０２１４】
上記局面において好ましくは、ゲート電極層がプレーナゲート構造を有し、かつ第１主面に形成されている。これにより、トレンチゲート型よりもゲート間隔を広くでき、ゲート構造形成の工程が簡単になり、安いコストで製造することができる。
【０２１５】
上記局面において好ましくは、互いに隣接する第１および第２の不純物領域からなるｐｎ構造と溝とが繰返された繰返し構造が形成されている。この繰返し構造の周囲は分離用絶縁層を介在して抵抗性膜で覆われており、抵抗性膜の第１主面側の端部はソース電極に電気的に接続されており、第２主面側の端部はドレイン電極に電気的に接続されている。これにより、繰返し構造の終端部においてｐｎ繰返し構造の電界が矛盾なく等電位面につながって、ｐｎ繰返し構造の降伏電圧がそのまま得られる。また、抵抗性膜がソース電極とドレイン電極とに接続されることで抵抗性フィールドプレートの働きをし、これにより封止樹脂などの中のイオンなどによる影響を防いで長期的にも安定な降伏電圧が得られる。また、終端構造のための面積が少なくてすむため安いコストで製造することができる。
【０２１６】
上記局面において好ましくは、互いに隣接する第１および第２不純物領域からなるｐｎ構造と溝とが繰返された繰返し構造が形成されている。この繰返し構造の周囲は第１導電型の半導体領域に接続されており、ドレイン電極に電圧が印加されたときに繰返し構造から延びる空乏層の先端が半導体領域内で終端する構成を有している。これにより、繰返し構造の簡易な終端構造を得ることができる。
【０２１７】
上記局面において好ましくは、第１不純物領域の不純物の一方の溝の側壁面からの拡散長は、第１不純物領域の一方の溝の側壁面から第１および第２不純物領域のｐｎ接合部までの幅よりも短い。第２の不純物領域の不純物の他方の溝の側壁面からの拡散長は、第２不純物領域の他方の溝の側壁面から第１および第２不純物領域のｐｎ接合部までの幅よりも短い。これにより、ｐｎ繰返し構造での電界の変化を緩和でき、電界集中を防止することができる。
【０２１８】
上記局面において好ましくは、互いに隣接する第１および第２不純物領域からなるｐｎ構造と溝とが繰返された繰返し構造が形成されている。この繰返し構造の第１主面における中央部よりも周辺部の方が溝の間隔が狭くなっている。これにより、降伏電圧の低下をより生じにくくすることができる。
【０２１９】
上記局面において好ましくは、半導体基板は、第２主面側に配置された基板と、第１主面側に配置されかつ基板から絶縁された半導体層とを有するＳＯＩ基板であって、第１、第２、第３および第４不純物領域は半導体層に形成されている。これにより、ＳＯＩ型横型パワーＭＯＳＦＥＴを実現することができる。
【０２２０】
本発明の高耐圧半導体装置の製造方法では、溝を設け、溝の側壁面から半導体装置の最終性能に影響を及ぼさない範囲の高精度の不純物濃度制御性を持つ方法、つまり斜めイオン注入法および／または斜め回転イオン注入法で不純物を導入することができる。このイオン注入法は不純物密度の制御性がエピタキシャル成長法に比べて格段に高い。このため、ミクロンオーダの微細なｐｎ繰返し構造を有し、かつこのｐ型およびｎ型の不純物濃度が近い値でもｐｎ繰返し構造を制御性よく形成することができる。
【０２２１】
また、ミクロンオーダの微細なｐｎ繰返し構造を制御性よく形成することができるため、現行素子の降伏電圧とオン電圧とのトレードオフを大幅に改善することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における高耐圧半導体装置の構成を概略示す断面図である。
【図２】 図１のＹ−Ｙ′断面におけるネット不純物密度分布を示す図である。
【図３】 図１の構造における不純物分布のパラメータを説明するための図である。
【図４】 図１のＹ−Ｙ′断面におけるオフ状態でのＸ方向電界強度分布を示す図である。
【図５】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第１工程を示す概略断面図である。
【図６】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第２工程を示す概略断面図である。
【図７】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第３工程を示す概略断面図である。
【図８】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第４工程を示す概略断面図である。
【図９】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第５工程を示す概略断面図である。
【図１０】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第６工程を示す概略断面図である。
【図１１】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第７工程を示す概略断面図である。
【図１２】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第８工程を示す概略断面図である。
【図１３】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第９工程を示す概略断面図である。
【図１４】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第１０工程を示す概略断面図である。
【図１５】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第１１工程を示す概略断面図である。
【図１６】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第１２工程を示す概略断面図である。
【図１７】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第１３工程を示す概略断面図である。
【図１８】 本発明の実施の形態１における高耐圧半導体装置の製造方法の第１４工程を示す概略断面図である。
【図１９】 図５８の構造で降伏電圧とオン抵抗とをシミュレーションした結果を示す図である。
【図２０】 図５８の構造で降伏電圧の不純物比依存性をシミュレーションした結果を示す図である。
【図２１】 図１の構造で降伏電圧とオン抵抗とをシミュレーションした結果を示す図である。
【図２２】 図１の構造で降伏電圧の不純物比依存性をシミュレーションした結果を示す図である。
【図２３】 本発明の実施の形態２における高耐圧半導体装置の構成を概略的に示す断面図である。
【図２４】 図２３のＹ−Ｙ′断面におけるネット不純物密度分布を示す図である。
【図２５】 本発明の実施の形態２における高耐圧半導体装置の製造方法の第１工程を示す概略断面図である。
【図２６】 本発明の実施の形態２における高耐圧半導体装置の製造方法の第２工程を示す概略断面図である。
【図２７】 本発明の実施の形態２における高耐圧半導体装置の製造方法の第３工程を示す概略断面図である。
【図２８】 本発明の実施の形態２における高耐圧半導体装置の製造方法の第４工程を示す概略断面図である。
【図２９】 本発明の実施の形態２における高耐圧半導体装置の製造方法の第５工程を示す概略断面図である。
【図３０】 本発明の実施の形態２における高耐圧半導体装置の製造方法の第６工程を示す概略断面図である。
【図３１】 本発明の実施の形態３における高耐圧半導体装置の構成を概略的に示す斜視図である。
【図３２】 本発明の実施の形態４における高耐圧半導体装置の構成を概略的に示す断面図である。
【図３３】 図３２の構造で降伏電圧とオン抵抗とをシミュレーションした結果を示す図である。
【図３４】 図３２の構造で降伏電圧の不純物比依存性をシミュレーションした結果を示す図である。
【図３５】 本発明の実施の形態５における高耐圧半導体装置の構成を概略的に示す斜視図である。
【図３６】 本発明の実施の形態６における高耐圧半導体装置の構成を概略的に示す斜視図である。
【図３７】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第１工程を示す概略断面図である。
【図３８】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第２工程を示す概略斜視図である。
【図３９】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第３工程を示す図３８のＡ−Ａ′断面に対応する概略断面図である。
【図４０】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第３工程を示す図３８のＢ−Ｂ′断面に対応する概略断面図である。
【図４１】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第４工程を示す概略斜視図である。
【図４２】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第４工程を示す図４１のＡ−Ａ′線に沿う概略断面図である。
【図４３】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第４工程を示す図４１のＢ−Ｂ′線に沿う概略断面図である。
【図４４】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第５工程を示す図４１のＡ−Ａ′断面に対応する概略断面図である。
【図４５】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第５工程を示す図４１のＢ−Ｂ′断面に対応する概略断面図である。
【図４６】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第６工程を示す図４１のＡ−Ａ′断面に対応する概略断面図である。
【図４７】 本発明の実施の形態６における高耐圧半導体装置の製造方法の第６工程を示す図４１のＢ−Ｂ′断面に対応する概略断面図である。
【図４８】 本発明の実施の形態７における高耐圧半導体装置の構成を概略的に示す斜視図である。
【図４９】 本発明の実施の形態７における高耐圧半導体装置の製造方法の第１工程を示す概略斜視図である。
【図５０】 本発明の実施の形態７における高耐圧半導体装置の製造方法の第１工程を示す図４９のＡ−Ａ′線に沿う概略断面図である。
【図５１】 本発明の実施の形態７における高耐圧半導体装置の製造方法の第１工程を示す図４９のＢ−Ｂ′線に沿う概略断面図である。
【図５２】 本発明の実施の形態７における高耐圧半導体装置の製造方法の第２工程を示す図４９のＡ−Ａ′断面に対応する概略断面図である。
【図５３】 本発明の実施の形態７における高耐圧半導体装置の製造方法の第２工程を示す図４９のＢ−Ｂ′断面に対応する概略断面図である。
【図５４】 図４９の構造でオン抵抗のゲート間隔依存性をシミュレーションした結果を示す図である。
【図５５】 本発明の実施の形態８における高耐圧半導体装置の構成を概略的に示す斜視図である。
【図５６】 本発明の実施の形態９における高耐圧半導体装置の構成を概略的に示す断面図である。
【図５７】 本発明の実施の形態１０における高耐圧半導体装置の構成を概略的に示す斜視図である。
【図５８】 従来の高耐圧半導体装置の構成を文献より推測して示す概略断面図である。
【図５９】 図５８のＹ−Ｙ′断面におけるネット不純物密度分布を示す図である。
【図６０】 図５８のＹ−Ｙ′断面におけるオフ状態でのＸ方向電界強度分布を示す図である。
【図６１】 図５８のＸ−Ｘ′断面におけるオフ状態での電界強度分布を示す図である。
【図６２】 従来例の高耐圧半導体装置をエピタキシャル成長法を用いて製造する場合の第１工程を示す概略断面図である。
【図６３】 従来例の高耐圧半導体装置をエピタキシャル成長法を用いて製造する場合の第２工程を示す概略断面図である。
【図６４】 従来例の高耐圧半導体装置をエピタキシャル成長法を用いて製造する場合の第３工程を示す概略断面図である。
【図６５】 従来の高耐圧半導体装置を選択中性子照射によって製造する場合の第１工程を示す概略断面図である。
【図６６】 従来の高耐圧半導体装置を選択中性子照射によって製造する場合の第２工程を示す概略断面図である。
【符号の説明】
１ ｎ型拡散領域、２ ｐ型拡散領域、３ ｐ型ウェル、４ ドレインｎ+ 領域、５ ソースｎ+ 拡散領域、６ ｐ+ 拡散領域、７ａ 溝、７ 充填層、８ゲート絶縁層、９ ゲート電極層、１０ ソース電極層、１１ ドレイン電極層。
Claims (29)
- 互いに対向する第１および第２の主面を有し、かつ前記第１主面に設けられた複数の溝を有する半導体基板と、
複数の前記溝のうち一方および他方の溝に挟まれる前記半導体基板の領域内の前記一方の溝の側壁面に形成された第１導電型の第１不純物領域と、
前記一方および他方の溝に挟まれる前記領域内の前記他方の溝の側壁面に形成され、かつ前記第１不純物領域とｐｎ接合を形成する第２導電型の第２不純物領域と、
前記第１および第２不純物領域の前記第１主面側に形成された第２導電型の第３不純物領域と、
前記第３不純物領域を挟んで前記第１不純物領域と対向するように前記第１主面および前記一方の溝の側壁面の少なくともいずれかに形成された第１導電型の第４不純物領域と、
前記第１および第４不純物領域に挟まれる前記第３不純物領域とゲート絶縁層を介在して対向するゲート電極層とを備え、
前記第１不純物領域は前記一方の溝の側壁面の不純物密度が高く、前記他方の溝側ほど不純物密度が低くなる不純物密度分布を有し、
前記第２不純物領域は前記他方の溝の側壁面の不純物密度が高く、前記一方の溝側ほど不純物密度が低くなる不純物密度分布を有している、高耐圧半導体装置。 - 前記第３および第４不純物領域に電気的に接続するように前記第１主面上にソース電極が形成されており、前記第１不純物領域に電気的に接続するように前記第２主面上にドレイン電極が形成されている、請求項１に記載の高耐圧半導体装置。
- 前記第３および第４不純物領域に電気的に接続するように前記第１主面上にソース電極が形成されており、前記第１不純物領域に電気的に接続するように前記第１主面上にドレイン電極が形成されている、請求項１に記載の高耐圧半導体装置。
- 隣り合う前記溝同士の間隔は前記溝の深さの３分の１以下である、請求項１に記載の高耐圧半導体装置。
- 前記一方の溝の互いに対向する側壁面の一方には前記第１不純物領域が形成されており、他方には前記第１不純物領域と異なる導電型の不純物領域が形成されている、請求項１に記載の高耐圧半導体装置。
- 前記一方の溝の互いに対向する側壁面の一方には前記第１不純物領域が形成されており、他方には前記第１不純物領域と同じ導電型の不純物領域が形成されている、請求項１に記載の高耐圧半導体装置。
- 前記溝の内部は、前記第１の不純物領域の前記一方の溝の側壁面における不純物密度の１０分の１以下の不純物密度を有するシリコンで充填されている、請求項１に記載の高耐圧半導体装置。
- 前記第１および第２不純物領域の前記第２主面側には、前記第１不純物領域よりも不純物密度の高い第１導電型の第５不純物領域が形成されており、
前記ドレイン電極は、前記第５不純物領域を介在して前記第１不純物領域に電気的に接続されており、
前記溝の内部に充填される前記シリコンは、前記第１および第２不純物領域と絶縁層で隔てられ、かつ前記第５不純物領域と接している、請求項２に記載の高耐圧半導体装置。 - 前記溝の内部は絶縁層で充填されている、請求項１に記載の高耐圧半導体装置。
- 前記ゲート電極層は前記一方および他方の溝の延びる方向に沿って延在している、請求項１に記載の高耐圧半導体装置。
- 前記ゲート電極層は前記一方および他方の溝と交差する方向に沿って延在している、請求項１に記載の高耐圧半導体装置。
- 前記ゲート電極層は前記トレンチゲート構造を有しており、前記第１主面に形成され、かつ前記第１不純物領域上にのみ配置されている、請求項１１に記載の高耐圧半導体装置。
- 前記ゲート電極層はプレーナゲート構造を有し、かつ前記第１主面上に形成されている、請求項１１に記載の高耐圧半導体装置。
- 互いに隣接する前記第１および第２不純物領域からなるｐｎ構造と前記溝とが繰返された繰返し構造を有し、
前記繰返し構造の周囲は、分離用絶縁層を介在して抵抗性膜で覆われており、前記抵抗性膜の前記第１主面側の端部は前記ソース電極に電気的に接続されており、前記第２主面側の端部は前記ドレイン電極に電気的に接続されている、請求項２に記載の高耐圧半導体装置。 - 互いに隣接する前記第１および第２不純物領域からなるｐｎ構造と前記溝とが繰返された繰返し構造を有し、
前記繰返し構造の周囲は第１導電型の半導体領域に接続されており、前記ドレイン電極に電圧が印加されたときに前記繰返し構造から延びる空乏層の先端が前記半導体領域内で終端する構成を有する、請求項２に記載の高耐圧半導体装置。 - 前記第１不純物領域の不純物の前記一方の溝の側壁面からの拡散長は、前記第１不純物領域の前記一方の溝の側壁面から前記第１および第２不純物領域の前記ｐｎ接合部までの幅よりも短く、
前記第２不純物領域の不純物の前記他方の溝の側壁面からの拡散長は、前記第２不純物領域の前記他方の溝の側壁面から前記第１および第２不純物領域の前記ｐｎ接合部までの幅よりも短い、請求項１５に記載の高耐圧半導体装置。 - 互いに隣接する前記第１および第２不純物領域からなるｐｎ構造と前記溝とが繰返された繰返し構造を有し、
前記繰返し構造の前記第１主面における中央部よりも周辺部の方が前記溝の間隔が狭くなっている、請求項１５に記載の高耐圧半導体装置。 - シリコンを材料に含む充填層が前記溝の内部に充填されており、前記充填層の不純物密度は前記半導体領域の不純物密度よりも低い、請求項１５に記載の高耐圧半導体装置。
- 前記第１および第２不純物領域に導入される各導電性の不純物の総量は前記半導体領域の導電型とは逆の導電型のものの方が多く、かつ同じ導電型の不純物濃度に対する逆の導電型の不純物濃度の比率が１．２以下である、請求項１５に記載の高耐圧半導体装置。
- 前記半導体基板は前記第２主面側に配置された基板と、前記第１主面側に配置されかつ前記基板から絶縁された半導体層とを有するＳＯＩ基板であって、
前記第１、第２、第３および第４不純物領域は前記半導体層に形成されている、請求項３に記載の高耐圧半導体装置。 - 互いに対向する第１および第２の主面を有し、かつ前記第１主面に設けられた複数の溝を有する半導体基板と、
複数の前記溝のうち一方および他方の溝に挟まれる前記半導体基板の領域内に形成された第１導電型の第１不純物領域と、
前記第１不純物領域の前記第１主面側に形成された第２導電型の第２不純物領域と、
前記第２不純物領域を挟んで前記第１不純物領域と対向するように前記第１主面に形成された第１導電型の第３不純物領域と、
前記第１および第３不純物領域に挟まれる前記第２不純物領域とゲート絶縁層を介在して対向するゲート電極層とを備え、
前記溝は、前記第１不純物領域が空乏化したときに前記第１不純物領域中の電荷量と等しい反対極性の固定電荷を有する充填絶縁層で充填されている、高耐圧半導体装置。 - 互いに対向する第１および第２主面を有する半導体基板の前記第１主面近傍に第１導電型の第１不純物領域を形成する工程と、
前記第１主面に前記第１不純物領域よりも深い複数の第１の溝を形成する工程と、
前記第１主面に前記第１不純物領域よりも深い複数の第２の溝を形成する工程と、
前記第１の溝の一方の側壁面に第１導電型の不純物を、斜めイオン注入法および斜め回 転イオン注入法のいずれかの方法で導入し、第１導電型の第２不純物領域を形成する工程と、
前記第２の溝の一方の側壁面に第２導電型の不純物を、斜めイオン注入法および斜め回転イオン注入法のいずれかの方法で導入し、第２導電型の第３不純物領域を形成する工程と、
絶縁性膜および半絶縁性膜のいずれかよりなる埋込層を前記第１および第２の溝に埋込んだ状態で、前記第１および第２の溝の前記一方の側壁面に導入された第１および第２導電型の前記不純物を拡散させて、前記第１の溝の前記一方の側壁面に前記第２不純物領域を、前記第２の溝の前記一方の側壁面に前記第３不純物領域を、互いに接するように前記第１不純物領域の前記第２主面側に形成する工程とを備えた、高耐圧半導体装置の製造方法。 - 複数の前記第１の溝と複数の前記第２の溝とは、前記第１および第２の溝が交互に配置されるように同じ工程で形成され、
複数の前記第１および第２の溝は前記一方の側壁面と、それに対向する他方の側壁面とを有し、
第１導電型の前記不純物は前記第１の溝の前記一方の側壁面と前記第２の溝の前記他方の側壁面とに導入され、
第２導電型の前記不純物は前記第１の溝の前記他方の側壁面と前記第２の溝の前記一方の側壁面とに導入される、請求項２２に記載の高耐圧半導体装置の製造方法。 - 第１導電型の前記不純物は前記第１の溝の両側壁面に導入され、
第１導電型の前記不純物が導入された後に複数の前記第２の溝が、複数の前記第１の溝と交互に配置されるように形成され、
第２導電型の前記不純物は、前記第２の溝の両側壁面に導入される、請求項２２に記載の高耐圧半導体装置の製造方法。 - 前記埋込層の前記第１主面側にゲート埋込用の第３の溝を形成する工程と、
前記第１不純物領域の側壁面とゲート絶縁層を介在して対向するように、前記第３の溝内にゲート電極層を形成する工程とをさらに備えた、請求項２３または２４に記載の高耐圧半導体装置の製造方法。 - 前記第１主面から前記第１不純物領域以上の深さとなるように前記第１および第２の溝に交差する方向に沿って延在するゲート埋込用の第３の溝を形成する工程と、
前記第１および第２の溝に交差する方向に沿って延在するように、前記第３の溝内にゲート絶縁層を介在してゲート電極層を形成する工程とをさらに備えた、請求項２３または２４に記載の高耐圧半導体装置の製造方法。 - 前記第３の溝は、前記第１の溝から前記第２の溝まで連続的に形成されており、
前記ゲート電極層は、前記第１および第２不純物領域上と前記第１および第２の溝上とに連続的に配置される、請求項２６に記載の高耐圧半導体装置の製造方法。 - 前記第３の溝は、前記第１主面から前記第３不純物領域にのみ達するように前記第３不純物領域ごとに複数形成されており、
前記ゲート電極層は、前記第３不純物領域上のみに配置される、請求項２６に記載の高耐圧半導体装置の製造方法。 - 前記埋込層は、シリコン酸化膜、シリコン窒化膜、ノンドープト多結晶シリコン膜、ノンドープト非晶質シリコン膜、ノンドープト微結晶シリコン膜、有機シリコン膜、導電性不純物濃度が極めて低く事実上誘電体とみなせる膜よりなる群から選ばれる少なくとも１種の膜よりなっている、請求項２２に記載の高耐圧半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02699797A JP3938964B2 (ja) | 1997-02-10 | 1997-02-10 | 高耐圧半導体装置およびその製造方法 |
| US08/909,411 US6040600A (en) | 1997-02-10 | 1997-08-11 | Trenched high breakdown voltage semiconductor device |
| DE19736981A DE19736981C2 (de) | 1997-02-10 | 1997-08-25 | Halbleitereinrichtung mit hoher Durchbruchsspannung |
| US09/283,751 US6103578A (en) | 1997-02-10 | 1999-04-02 | Method for forming high breakdown semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02699797A JP3938964B2 (ja) | 1997-02-10 | 1997-02-10 | 高耐圧半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223896A JPH10223896A (ja) | 1998-08-21 |
| JP3938964B2 true JP3938964B2 (ja) | 2007-06-27 |
Family
ID=12208804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02699797A Expired - Fee Related JP3938964B2 (ja) | 1997-02-10 | 1997-02-10 | 高耐圧半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6040600A (ja) |
| JP (1) | JP3938964B2 (ja) |
| DE (1) | DE19736981C2 (ja) |
Families Citing this family (167)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9723468D0 (en) * | 1997-11-07 | 1998-01-07 | Zetex Plc | Method of semiconductor device fabrication |
| GB9826291D0 (en) * | 1998-12-02 | 1999-01-20 | Koninkl Philips Electronics Nv | Field-effect semi-conductor devices |
| EP0973203A3 (de) * | 1998-07-17 | 2001-02-14 | Infineon Technologies AG | Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung |
| US6936892B2 (en) * | 1998-07-24 | 2005-08-30 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| DE19840032C1 (de) | 1998-09-02 | 1999-11-18 | Siemens Ag | Halbleiterbauelement und Herstellungsverfahren dazu |
| DE19843959B4 (de) | 1998-09-24 | 2004-02-12 | Infineon Technologies Ag | Verfahren zum Herstellen eines Halbleiterbauelements mit einem sperrenden pn-Übergang |
| JP4765104B2 (ja) * | 1998-11-11 | 2011-09-07 | 富士電機株式会社 | 超接合半導体素子の製造方法 |
| JP4927401B2 (ja) * | 1998-11-12 | 2012-05-09 | 富士電機株式会社 | 超接合半導体素子 |
| US6291856B1 (en) | 1998-11-12 | 2001-09-18 | Fuji Electric Co., Ltd. | Semiconductor device with alternating conductivity type layer and method of manufacturing the same |
| EP1005092A1 (en) * | 1998-11-26 | 2000-05-31 | STMicroelectronics S.r.l. | High breakdown voltage PN junction structure and related manufacturing process |
| GB9826041D0 (en) * | 1998-11-28 | 1999-01-20 | Koninkl Philips Electronics Nv | Trench-gate semiconductor devices and their manufacture |
| JP4447065B2 (ja) | 1999-01-11 | 2010-04-07 | 富士電機システムズ株式会社 | 超接合半導体素子の製造方法 |
| DE19913375B4 (de) * | 1999-03-24 | 2009-03-26 | Infineon Technologies Ag | Verfahren zur Herstellung einer MOS-Transistorstruktur |
| US6433385B1 (en) * | 1999-05-19 | 2002-08-13 | Fairchild Semiconductor Corporation | MOS-gated power device having segmented trench and extended doping zone and process for forming same |
| US6198127B1 (en) * | 1999-05-19 | 2001-03-06 | Intersil Corporation | MOS-gated power device having extended trench and doping zone and process for forming same |
| US6593619B1 (en) * | 1999-06-03 | 2003-07-15 | General Semiconductor, Inc. | High voltage power MOSFET having low on-resistance |
| JP3851744B2 (ja) | 1999-06-28 | 2006-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2006210368A (ja) * | 1999-07-02 | 2006-08-10 | Toyota Central Res & Dev Lab Inc | 縦型半導体装置及びその製造方法 |
| GB9916370D0 (en) * | 1999-07-14 | 1999-09-15 | Koninkl Philips Electronics Nv | Manufacture of semiconductor devices and material |
| FR2797094B1 (fr) * | 1999-07-28 | 2001-10-12 | St Microelectronics Sa | Procede de fabrication de composants unipolaires |
| US6200884B1 (en) * | 1999-07-31 | 2001-03-13 | Advanced Micro Devices, Inc. | Method for shaping photoresist mask to improve high aspect ratio ion implantation |
| JP2001119022A (ja) | 1999-10-20 | 2001-04-27 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
| JP3804375B2 (ja) | 1999-12-09 | 2006-08-02 | 株式会社日立製作所 | 半導体装置とそれを用いたパワースイッチング駆動システム |
| US6461918B1 (en) * | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
| JP2001210823A (ja) * | 2000-01-21 | 2001-08-03 | Denso Corp | 半導体装置 |
| JP4765012B2 (ja) | 2000-02-09 | 2011-09-07 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US6376878B1 (en) * | 2000-02-11 | 2002-04-23 | Fairchild Semiconductor Corporation | MOS-gated devices with alternating zones of conductivity |
| US6509240B2 (en) | 2000-05-15 | 2003-01-21 | International Rectifier Corporation | Angle implant process for cellular deep trench sidewall doping |
| US6696726B1 (en) * | 2000-08-16 | 2004-02-24 | Fairchild Semiconductor Corporation | Vertical MOSFET with ultra-low resistance and low gate charge |
| US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| JP4764987B2 (ja) * | 2000-09-05 | 2011-09-07 | 富士電機株式会社 | 超接合半導体素子 |
| JP4285899B2 (ja) | 2000-10-10 | 2009-06-24 | 三菱電機株式会社 | 溝を有する半導体装置 |
| JP4088033B2 (ja) | 2000-11-27 | 2008-05-21 | 株式会社東芝 | 半導体装置 |
| JP3415581B2 (ja) * | 2000-11-29 | 2003-06-09 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置 |
| US6608350B2 (en) * | 2000-12-07 | 2003-08-19 | International Rectifier Corporation | High voltage vertical conduction superjunction semiconductor device |
| JP3899231B2 (ja) * | 2000-12-18 | 2007-03-28 | 株式会社豊田中央研究所 | 半導体装置 |
| US6713813B2 (en) | 2001-01-30 | 2004-03-30 | Fairchild Semiconductor Corporation | Field effect transistor having a lateral depletion structure |
| US7132712B2 (en) * | 2002-11-05 | 2006-11-07 | Fairchild Semiconductor Corporation | Trench structure having one or more diodes embedded therein adjacent a PN junction |
| US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| US6710403B2 (en) * | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US6916745B2 (en) * | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6818513B2 (en) * | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| DE10205345B9 (de) * | 2001-02-09 | 2007-12-20 | Fuji Electric Co., Ltd., Kawasaki | Halbleiterbauelement |
| FI120310B (fi) * | 2001-02-13 | 2009-09-15 | Valtion Teknillinen | Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä |
| JP4785335B2 (ja) * | 2001-02-21 | 2011-10-05 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP4839519B2 (ja) * | 2001-03-15 | 2011-12-21 | 富士電機株式会社 | 半導体装置 |
| DE10117801B4 (de) * | 2001-04-10 | 2005-12-22 | Robert Bosch Gmbh | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
| DE10117802A1 (de) * | 2001-04-10 | 2002-10-24 | Bosch Gmbh Robert | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
| US6512267B2 (en) | 2001-04-12 | 2003-01-28 | International Rectifier Corporation | Superjunction device with self compensated trench walls |
| US6878989B2 (en) | 2001-05-25 | 2005-04-12 | Kabushiki Kaisha Toshiba | Power MOSFET semiconductor device and method of manufacturing the same |
| EP1267415A3 (en) | 2001-06-11 | 2009-04-15 | Kabushiki Kaisha Toshiba | Power semiconductor device having resurf layer |
| JP4728508B2 (ja) * | 2001-06-11 | 2011-07-20 | 株式会社東芝 | 縦型電力用半導体素子の製造方法 |
| US6787872B2 (en) * | 2001-06-26 | 2004-09-07 | International Rectifier Corporation | Lateral conduction superjunction semiconductor device |
| US20060038223A1 (en) * | 2001-07-03 | 2006-02-23 | Siliconix Incorporated | Trench MOSFET having drain-drift region comprising stack of implanted regions |
| US7009247B2 (en) * | 2001-07-03 | 2006-03-07 | Siliconix Incorporated | Trench MIS device with thick oxide layer in bottom of gate contact trench |
| US7033876B2 (en) * | 2001-07-03 | 2006-04-25 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
| US7291884B2 (en) * | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
| JP2003031821A (ja) * | 2001-07-17 | 2003-01-31 | Toshiba Corp | 半導体装置 |
| US20030030051A1 (en) | 2001-08-09 | 2003-02-13 | International Rectifier Corporation | Superjunction device with improved avalanche capability and breakdown voltage |
| US6635544B2 (en) * | 2001-09-07 | 2003-10-21 | Power Intergrations, Inc. | Method of fabricating a high-voltage transistor with a multi-layered extended drain structure |
| US7786533B2 (en) * | 2001-09-07 | 2010-08-31 | Power Integrations, Inc. | High-voltage vertical transistor with edge termination structure |
| US7221011B2 (en) * | 2001-09-07 | 2007-05-22 | Power Integrations, Inc. | High-voltage vertical transistor with a multi-gradient drain doping profile |
| CN1331238C (zh) * | 2001-09-19 | 2007-08-08 | 株式会社东芝 | 半导体装置及其制造方法 |
| US7061066B2 (en) * | 2001-10-17 | 2006-06-13 | Fairchild Semiconductor Corporation | Schottky diode using charge balance structure |
| US6825514B2 (en) | 2001-11-09 | 2004-11-30 | Infineon Technologies Ag | High-voltage semiconductor component |
| US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
| US6521954B1 (en) | 2001-12-21 | 2003-02-18 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| KR20030078867A (ko) * | 2002-01-28 | 2003-10-08 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
| JP3993458B2 (ja) * | 2002-04-17 | 2007-10-17 | 株式会社東芝 | 半導体装置 |
| JP3652322B2 (ja) | 2002-04-30 | 2005-05-25 | Ｎｅｃエレクトロニクス株式会社 | 縦型ｍｏｓｆｅｔとその製造方法 |
| DE10239868B4 (de) * | 2002-08-29 | 2005-12-29 | Infineon Technologies Ag | Verfahren zur Erzeugung von tiefen dotierten Säulenstrukturen in Halbleiterwafern und hierdurch hergestellte Trench-Transistoranordnung |
| JP3634830B2 (ja) * | 2002-09-25 | 2005-03-30 | 株式会社東芝 | 電力用半導体素子 |
| US7033891B2 (en) * | 2002-10-03 | 2006-04-25 | Fairchild Semiconductor Corporation | Trench gate laterally diffused MOSFET devices and methods for making such devices |
| US7576388B1 (en) * | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| DE10258467B3 (de) * | 2002-12-13 | 2004-09-30 | Infineon Technologies Ag | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung |
| JP3721172B2 (ja) | 2003-04-16 | 2005-11-30 | 株式会社東芝 | 半導体装置 |
| DE10321222A1 (de) * | 2003-05-12 | 2004-12-23 | Infineon Technologies Ag | Halbleiterbauelement |
| US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| JP4166627B2 (ja) * | 2003-05-30 | 2008-10-15 | 株式会社デンソー | 半導体装置 |
| JP4194890B2 (ja) * | 2003-06-24 | 2008-12-10 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
| US7166890B2 (en) * | 2003-10-21 | 2007-01-23 | Srikant Sridevan | Superjunction device with improved ruggedness |
| JP4289123B2 (ja) * | 2003-10-29 | 2009-07-01 | 富士電機デバイステクノロジー株式会社 | 半導体装置 |
| KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| KR20080100265A (ko) * | 2003-12-19 | 2008-11-14 | 써드 디멘존 세미컨덕터, 인코포레이티드 | 종래의 종단을 갖는 수퍼 접합 장치를 제조하는 방법 |
| JP4536366B2 (ja) * | 2003-12-22 | 2010-09-01 | 株式会社豊田中央研究所 | 半導体装置とその設計支援用プログラム |
| US7368777B2 (en) * | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| US20050199918A1 (en) * | 2004-03-15 | 2005-09-15 | Daniel Calafut | Optimized trench power MOSFET with integrated schottky diode |
| JP2005302925A (ja) * | 2004-04-09 | 2005-10-27 | Toshiba Corp | 半導体装置 |
| JP2005322700A (ja) * | 2004-05-06 | 2005-11-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4176734B2 (ja) * | 2004-05-14 | 2008-11-05 | 株式会社東芝 | トレンチｍｏｓｆｅｔ |
| US7352036B2 (en) * | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| US7265415B2 (en) * | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
| US7394158B2 (en) * | 2004-10-21 | 2008-07-01 | Siliconix Technology C.V. | Solderable top metal for SiC device |
| US7812441B2 (en) | 2004-10-21 | 2010-10-12 | Siliconix Technology C.V. | Schottky diode with improved surge capability |
| JP2006140250A (ja) * | 2004-11-11 | 2006-06-01 | Toshiba Corp | 半導体装置及びその製造方法 |
| US9419092B2 (en) * | 2005-03-04 | 2016-08-16 | Vishay-Siliconix | Termination for SiC trench devices |
| US7834376B2 (en) * | 2005-03-04 | 2010-11-16 | Siliconix Technology C. V. | Power semiconductor switch |
| JP4923416B2 (ja) * | 2005-03-08 | 2012-04-25 | 富士電機株式会社 | 超接合半導体装置 |
| JP2006269720A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 半導体素子及びその製造方法 |
| WO2006108011A2 (en) | 2005-04-06 | 2006-10-12 | Fairchild Semiconductor Corporation | Trenched-gate field effect transistors and methods of forming the same |
| US7553740B2 (en) * | 2005-05-26 | 2009-06-30 | Fairchild Semiconductor Corporation | Structure and method for forming a minimum pitch trench-gate FET with heavy body region |
| JP4857610B2 (ja) * | 2005-06-01 | 2012-01-18 | 株式会社日立製作所 | 高圧アナログ・スイッチｉｃおよびそれを使った超音波診断装置 |
| US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
| US8368165B2 (en) | 2005-10-20 | 2013-02-05 | Siliconix Technology C. V. | Silicon carbide Schottky diode |
| JP5201307B2 (ja) * | 2005-12-22 | 2013-06-05 | 富士電機株式会社 | 半導体装置 |
| JP5225546B2 (ja) * | 2005-12-27 | 2013-07-03 | 株式会社豊田中央研究所 | 半導体装置 |
| US7659588B2 (en) * | 2006-01-26 | 2010-02-09 | Siliconix Technology C. V. | Termination for a superjunction device |
| US7446374B2 (en) | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| JP4580886B2 (ja) * | 2006-03-27 | 2010-11-17 | 株式会社東芝 | 半導体装置の製造方法 |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| US9627552B2 (en) * | 2006-07-31 | 2017-04-18 | Vishay-Siliconix | Molybdenum barrier metal for SiC Schottky diode and process of manufacture |
| CN101536164B (zh) * | 2006-09-27 | 2012-06-20 | 巨能半导体股份有限公司 | 具有凹陷场板的功率金属氧化物半导体场效应晶体管 |
| KR101279574B1 (ko) * | 2006-11-15 | 2013-06-27 | 페어차일드코리아반도체 주식회사 | 고전압 반도체 소자 및 그 제조 방법 |
| JP4710822B2 (ja) * | 2006-12-25 | 2011-06-29 | 富士電機システムズ株式会社 | 超接合半導体素子 |
| WO2008086348A2 (en) * | 2007-01-09 | 2008-07-17 | Maxpower Semiconductor, Inc. | Semiconductor device and method of manufacturing the same |
| US8564057B1 (en) * | 2007-01-09 | 2013-10-22 | Maxpower Semiconductor, Inc. | Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield |
| US7541260B2 (en) * | 2007-02-21 | 2009-06-02 | Infineon Technologies Austria Ag | Trench diffusion isolation in semiconductor devices |
| US8274128B2 (en) * | 2007-03-23 | 2012-09-25 | Siliconix Technology C. V. Ir | Semiconductor device with buffer layer |
| CN103762243B (zh) | 2007-09-21 | 2017-07-28 | 飞兆半导体公司 | 功率器件 |
| US7772668B2 (en) * | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| ES2374774B1 (es) * | 2008-03-18 | 2013-01-30 | Consejo Superior De Investigaciones Científicas (Csic) | Método de fabricación de dispositivos rb-igbt. |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US8378416B2 (en) * | 2008-12-01 | 2013-02-19 | Maxpower Semiconductor, Inc. | MOS-gated power devices, methods, and integrated circuits |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US9508805B2 (en) | 2008-12-31 | 2016-11-29 | Alpha And Omega Semiconductor Incorporated | Termination design for nanotube MOSFET |
| US7943989B2 (en) * | 2008-12-31 | 2011-05-17 | Alpha And Omega Semiconductor Incorporated | Nano-tube MOSFET technology and devices |
| US8299494B2 (en) * | 2009-06-12 | 2012-10-30 | Alpha & Omega Semiconductor, Inc. | Nanotube semiconductor devices |
| US7910486B2 (en) * | 2009-06-12 | 2011-03-22 | Alpha & Omega Semiconductor, Inc. | Method for forming nanotube semiconductor devices |
| JP5002628B2 (ja) * | 2009-08-25 | 2012-08-15 | 株式会社東芝 | 電力用半導体素子 |
| JP2011233701A (ja) | 2010-04-27 | 2011-11-17 | Toshiba Corp | 電力用半導体素子 |
| US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| JP5136674B2 (ja) * | 2010-07-12 | 2013-02-06 | 株式会社デンソー | 半導体装置およびその製造方法 |
| US8530300B2 (en) * | 2010-07-23 | 2013-09-10 | Infineon Technologies Austria Ag | Semiconductor device with drift regions and compensation regions |
| JP2012182212A (ja) * | 2011-02-28 | 2012-09-20 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
| US8487371B2 (en) | 2011-03-29 | 2013-07-16 | Fairchild Semiconductor Corporation | Vertical MOSFET transistor having source/drain contacts disposed on the same side and method for manufacturing the same |
| JP5729331B2 (ja) | 2011-04-12 | 2015-06-03 | 株式会社デンソー | 半導体装置の製造方法及び半導体装置 |
| CN102751190B (zh) * | 2011-04-22 | 2014-12-03 | 科轩微电子股份有限公司 | 具快速切换能力的沟渠式功率金氧半导体结构及制造方法 |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8686439B2 (en) | 2011-06-27 | 2014-04-01 | Panasonic Corporation | Silicon carbide semiconductor element |
| US9685511B2 (en) | 2012-05-21 | 2017-06-20 | Infineon Technologies Austria Ag | Semiconductor device and method for manufacturing a semiconductor device |
| DE112012006441B4 (de) | 2012-05-29 | 2018-07-12 | Mitsubishi Electric Corporation | Bipolartransistor vom Isolierschichttyp |
| CN103515242A (zh) * | 2012-06-29 | 2014-01-15 | 无锡维赛半导体有限公司 | 一种功率晶体管及其制作方法 |
| US9722041B2 (en) | 2012-09-19 | 2017-08-01 | Vishay-Siliconix | Breakdown voltage blocking device |
| JP6063280B2 (ja) * | 2013-02-05 | 2017-01-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US10249721B2 (en) | 2013-04-04 | 2019-04-02 | Infineon Technologies Austria Ag | Semiconductor device including a gate trench and a source trench |
| JP2015018951A (ja) * | 2013-07-11 | 2015-01-29 | 株式会社東芝 | 半導体装置 |
| JP6135364B2 (ja) * | 2013-07-26 | 2017-05-31 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| US9666663B2 (en) | 2013-08-09 | 2017-05-30 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
| US9076838B2 (en) | 2013-09-13 | 2015-07-07 | Infineon Technologies Ag | Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing |
| US9385228B2 (en) * | 2013-11-27 | 2016-07-05 | Infineon Technologies Ag | Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device |
| US9887087B1 (en) * | 2014-07-08 | 2018-02-06 | Michael Keith Fuller | Semiconductor and other materials by thermal neutron transmutation |
| US9171949B1 (en) * | 2014-09-24 | 2015-10-27 | Alpha And Omega Semiconductor Incorporated | Semiconductor device including superjunction structure formed using angled implant process |
| CN105632931B (zh) * | 2014-11-04 | 2020-04-28 | 台湾积体电路制造股份有限公司 | 半导体器件的制造方法及半导体器件 |
| US20170077292A1 (en) * | 2015-09-10 | 2017-03-16 | Kabushiki Kaisha Toyota Jidoshokki | Trench-gate semiconductor device and manufacturing method thereof |
| DE102015116576B4 (de) * | 2015-09-30 | 2021-11-25 | Infineon Technologies Austria Ag | Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung |
| DE102015118322B4 (de) | 2015-10-27 | 2024-04-04 | Infineon Technologies Ag | Bipolartransistor mit Superjunction-Struktur |
| US9698043B1 (en) * | 2016-05-20 | 2017-07-04 | International Business Machines Corporation | Shallow trench isolation for semiconductor devices |
| US20200098857A1 (en) * | 2018-09-25 | 2020-03-26 | Semiconductor Components Industries, Llc | Narrow-mesa super-junction mosfet |
| DE102018132435B4 (de) * | 2018-12-17 | 2021-01-21 | Infineon Technologies Austria Ag | Verfahren zum Herstellen eines Superjunction-Transistorbauelements |
| US11271100B2 (en) * | 2019-10-15 | 2022-03-08 | Infineon Technologies Austria Ag | Narrow semiconductor mesa device |
| DE102020201997A1 (de) | 2020-02-18 | 2021-08-19 | Robert Bosch Gesellschaft mit beschränkter Haftung | Vertikaler fin-feldeffekttransistor, fin-feldeffekttransistor-anordnung und verfahren zum bilden eines vertikalen fin-feldeffekttransistors |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7310279A (ja) * | 1972-07-31 | 1974-02-04 | ||
| CN1019720B (zh) * | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
| US5391506A (en) * | 1992-01-31 | 1995-02-21 | Kawasaki Steel Corporation | Manufacturing method for semiconductor devices with source/drain formed in substrate projection. |
| JPH05343679A (ja) * | 1992-06-10 | 1993-12-24 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| US5324966A (en) * | 1992-04-07 | 1994-06-28 | Toyo Denki Seizo Kabushiki Kaisha | MOS-controlled thyristor |
| US5341011A (en) * | 1993-03-15 | 1994-08-23 | Siliconix Incorporated | Short channel trenched DMOS transistor |
| DE4309764C2 (de) * | 1993-03-25 | 1997-01-30 | Siemens Ag | Leistungs-MOSFET |
| JP3291957B2 (ja) * | 1995-02-17 | 2002-06-17 | 富士電機株式会社 | 縦型トレンチｍｉｓｆｅｔおよびその製造方法 |
| US5629543A (en) * | 1995-08-21 | 1997-05-13 | Siliconix Incorporated | Trenched DMOS transistor with buried layer for reduced on-resistance and ruggedness |
| US5689128A (en) * | 1995-08-21 | 1997-11-18 | Siliconix Incorporated | High density trenched DMOS transistor |
-
1997
- 1997-02-10 JP JP02699797A patent/JP3938964B2/ja not_active Expired - Fee Related
- 1997-08-11 US US08/909,411 patent/US6040600A/en not_active Expired - Fee Related
- 1997-08-25 DE DE19736981A patent/DE19736981C2/de not_active Expired - Fee Related
-
1999
- 1999-04-02 US US09/283,751 patent/US6103578A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6103578A (en) | 2000-08-15 |
| DE19736981C2 (de) | 1999-08-26 |
| JPH10223896A (ja) | 1998-08-21 |
| DE19736981A1 (de) | 1998-08-20 |
| US6040600A (en) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3938964B2 (ja) | 高耐圧半導体装置およびその製造方法 | |
| US7041560B2 (en) | Method of manufacturing a superjunction device with conventional terminations | |
| EP1168455B1 (en) | Power semiconductor switching element | |
| US6693338B2 (en) | Power semiconductor device having RESURF layer | |
| US7410891B2 (en) | Method of manufacturing a superjunction device | |
| USRE38953E1 (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| TWI399815B (zh) | 具有優化的可製造性的垂直功率裝置的高壓結構及方法 | |
| CN110718546B (zh) | 绝缘栅极半导体器件及其制造方法 | |
| KR100731141B1 (ko) | 반도체소자 및 그의 제조방법 | |
| TW200305970A (en) | Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step | |
| US20040110333A1 (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation | |
| TW200302575A (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon | |
| JP2008227441A (ja) | 半導体装置およびその製造方法 | |
| JP2003101022A (ja) | 電力用半導体素子 | |
| US20080197381A1 (en) | Semiconductor device and method for manufacturing same | |
| CN111463131A (zh) | 超结半导体器件及其制造方法 | |
| US10727105B2 (en) | Semiconductor device and manufacturing method therefor | |
| EP3682467B1 (en) | A method for manufacturing a p-doped grid in an n-doped sic layer | |
| KR101361067B1 (ko) | 수퍼 정션 금속 산화물 반도체 전계 효과 트랜지스터의 제조 방법 | |
| CN113113463B (zh) | 半导体器件、用于半导体器件的超级结结构及其制造方法 | |
| KR20070035475A (ko) | 에칭된 트렌치들을 이용하여 두꺼운 유전체 영역들을형성하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070327 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |