CN101536164B - 具有凹陷场板的功率金属氧化物半导体场效应晶体管 - Google Patents

具有凹陷场板的功率金属氧化物半导体场效应晶体管 Download PDF

Info

Publication number
CN101536164B
CN101536164B CN2007800360768A CN200780036076A CN101536164B CN 101536164 B CN101536164 B CN 101536164B CN 2007800360768 A CN2007800360768 A CN 2007800360768A CN 200780036076 A CN200780036076 A CN 200780036076A CN 101536164 B CN101536164 B CN 101536164B
Authority
CN
China
Prior art keywords
field plate
recessed field
gate trench
electrode
plate groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800360768A
Other languages
English (en)
Other versions
CN101536164A (zh
Inventor
穆罕麦德·N·达维施
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MaxPower Semiconductor Inc
Original Assignee
MaxPower Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39230511&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101536164(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by MaxPower Semiconductor Inc filed Critical MaxPower Semiconductor Inc
Publication of CN101536164A publication Critical patent/CN101536164A/zh
Application granted granted Critical
Publication of CN101536164B publication Critical patent/CN101536164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

沟槽MOSFET包含邻近栅极沟槽的凹陷场板(RFP)沟槽。RFP沟槽包含RFP电极，RFP电极通过沿RFP沟槽的壁的介电层与管芯绝缘。栅极沟槽具有厚的底部氧化物层，并且栅极沟槽和RFP沟槽优选在相同的加工步骤中形成并且深度基本相同。当MOSFET在第三象限运行(源极/体-漏极结被正向偏置)时，RFP和栅极电极的组合效应少数载流子扩散电流和反向恢复电荷使显著减小。当MOSFET源极/体-漏极结反向偏置时，RFP电极也用作凹陷场板以减小沟道区中的电场。

Description

具有凹陷场板的功率金属氧化物半导体场效应晶体管
交叉引用
本申请要求2006年9月27日提交的临时申请No.60/847551的优先权，将其全部内容引用结合于此。
发明背景
功率MOSFET广泛地用作很多电子应用中的开关器件。为了最小化导电功率损耗，希望功率MOSFET具有低的导通电阻率，导通电阻率定义为MOSFET的导通电阻(Ron)乘以MOSFET的有源管芯面积(active die area)(A)的乘积(Ron*A)。如图1中的MOSFET 10的截面示意图所示的沟槽型MOSFET提供低的导通电阻率，这是由于其高的封装密度或每单位面积的单元数。随着单元密度增大，相关的电容诸如栅极-源极电容(Cgs)、栅极-漏极电容(Cgd)和漏极-源极电容(Cds)也增大。在诸如用在移动产品中的同步降压直流-直流变换器的很多开关应用中，要求击穿电压在12到30V范围内的MOSFET以接近1MHz的开关频率运行。因此，希望最小化由这些电容引起的开关或动态功率损耗。这些电容的大小与栅极电荷(Qg)、栅极-漏极电荷(Qgd)和输出电荷(Qoss)成正比。此外，当这些器件在第三象限(quadrant)中运行时，即漏极-体结正向偏置时，由于少数载流子的注入而存储电荷，并且该存储的电荷引起器件开关速度的延迟。因此，MOSFET开关具有低的反向恢复电荷(Qrr)是重要的。
Sapp的美国专利No.6710403提出了一种双沟槽功率MOSFET，如图2所示，这种双沟槽功率MOSFET在有源沟槽24的两侧具有两个较深的填充多晶硅的沟槽22，以降低Ron、Cgs和Cgd的水平。然而，MOSFET 20不降低反向恢复电荷Qrr并且要求制造具有两种不同深度的沟槽。此外，在MOSFET 20中，深和浅的沟槽不是自排列的(self-aligned)，这引起台面(mesa)宽度的变化并因此引起击穿电压的变化。
由于受诸如CPU电压调整模块(VRM)的新应用的促使要求开关速度增大到1MHz及以上，因此功率MOSFET越来越不能以令人满意的效率性能和功率损耗运行。因此，存在对具有低栅极电荷Qg和Qgd、低输出电荷Qoss和低反向恢复电荷Qrr并具有低导通电阻率(Ron*A)的功率MOS晶体管的明确需求。
发明内容
根据本发明的MOSFET形成在半导体管芯中并包括自排列的栅极沟槽和凹陷场板(RFP)沟槽，这两种沟槽都从管芯的表面延伸并在它们之间形成台面。栅极沟槽包括栅极电极并延伸到与RFP沟槽基本相同的深度，栅极电极通过第一介电层与管芯隔离，第一介电层具有在栅极沟槽底部的厚的段。RFP沟槽包含RFP电极，RFP电极通过第二介电层与管芯隔离。该MOSFET还包括第一导电型的源极区以及与第一导电型相反的第二导电型的体区，源极区在该MOSFET的某些区域中邻近管芯的表面和栅极沟槽的侧壁并邻近RFP电极沟槽，体区邻近栅极沟槽的侧壁和源极区。在该MOSFET的某些区域中，p+体接触区可以设置为侧向邻近P体。RFP电极可以独立偏置或者可以以源极电势偏置。在一个实施例中，栅极和RFP沟槽各自的深度基本相同。
本发明还包括制造MOSFET的方法。该方法包括：提供半导体管芯；蚀刻管芯以形成栅极沟槽和凹陷场板(RFP)沟槽，栅极沟槽和RFP沟槽从管芯的表面延伸并且深度基本上相等；在栅极沟槽的底部形成绝缘层；在绝缘层之上的栅极沟槽的侧壁上形成栅极介电层；沿RFP沟槽的壁形成第二介电层；将导电材料引入到栅极沟槽中以形成栅极电极；将导电材料引入到RFP沟槽中以形成RFP电极；注入与第一导电型相反的第二导电类型的掺杂剂以在台面中邻近栅极沟槽的侧壁形成体区；注入第一导电型的掺杂剂以在台面中邻近管芯的表面形成源极区；并且在管芯的表面上沉积与源极区接触的源极接触层。
附图说明
图1是传统的沟槽型MOSFET的截面图。
图2是已知的双沟槽MOSFET的截面图。
图3A是根据本发明的具有凹陷场板(RFP)的MOSFET的截面图，凹陷场板(RFP)电极独立偏置。
图3B是根据本发明的具有凹陷场板(RFP)的MOSFET的截面图，RFP电极在与源极相同的电势偏置。
图4A是图3A所示的MOSFET的俯视图。
图4B是在图4A中的截面4B-4B截取的图3A所示的MOSFET的截面图。
图5A是RFP电极与源极区接触的可选实施例的截面图。
图5B是在与图4A中的截面4B-4B对应的截面截取的图5A的MOSFET的截面图。
图6A-6H示出制造图3A所示的MOSFET的工艺。
图7A和7B示出图6A-6H所示的工艺的一部分的可选方案。
图8A和8B是根据本发明的MOSFET的截面图，其中栅极沟槽之上的绝缘层与部分的源极区重叠并且源极接触层与RFP电极接触。
图9是与图8A和8B的MOSFET类似的MOSFET的截面图，其中体接触区形成为侧向邻近源极区。
图10是与图9的MOSFET类似的MOSFET的截面图，其中体接触区延伸到源极区以下的水平。
图11是根据本发明的MOSFET的截面图，其中RFP电极凹陷并且体接触区形成为侧向邻近体区。
图12是与图11的MOSFET类似的MOSFET的截面图，其中体接触区延伸到体区以下的水平。
图13是与图12的MOSFET类似的MOSFET的截面图，其中在RFP沟槽的上部中形成金属塞。
图14A-14H示出制造图10所示的MOSFET的工艺。
图15A和15B示出图14A-14H所示的工艺的变化。
图16A和16B是根据本发明的MOSFET的截面图，其包含深的p型区以限制MOSFET的击穿电压。
图17是根据本发明的MOSFET的截面图，其中RFP沟槽包含厚的底部氧化物层。
图18A-18C是在栅极沟槽和/或RFP沟槽中包含有阶梯的氧化物层的MOSFET的截面图。
图19是栅极沟槽比RFP沟槽深的MOSFET的截面图。
图20是根据本发明的准垂直MOSFET的截面图。
具体实施方式
根据本发明的n沟道MOSFET 30的基本单元在图3A中示出。MOSFET30形成在包括n型外延层36的半导体管芯中，n型外延层36生长在重掺杂n+衬底38上。MOSFET 30包括位于n型外延层36中的栅极沟槽34两侧的凹陷场板(recessed field plate，RFP)沟槽32A和32B。与图2所示的MOSFET20中的沟槽不同，栅极沟槽34的厚的底部氧化物延伸到与RFP沟槽32A和32B基本相同的深度。此外，RFP沟槽32A和32B以及栅极沟槽34优选在相同的加工步骤中形成并因此是自排列的(即，不管加工和排列的变化，RFP沟槽32A和32B与栅极沟槽34间隔相等)，并且RFP沟槽32A和32B以及栅极沟槽34的深度相等或基本相等(例如，RFP沟槽32A和32B各自的深度在栅极沟槽34深度的+/-10％内，或者优选+/-5％内)。沟槽之间的台面包含n+源极区37和p体区39，并且p体区39以下是外延层36的n型漏极漂移区41。漏极漂移区41包括RFP沟槽32A和32B与栅极沟槽34之间的区域41A。漏极漂移区41和n+衬底38一起形成MOSFET 30的漏极43。
在图2所示的现有技术MOSFET 20中，当体-漏极结反向偏置时，由于主要在栅极沟槽24以下的漂移区中的两个深沟槽22之间的耗尽区的扩展，电场强度减小并因此击穿电压增大。在MOSFET 30中，由于耗尽层最初被限制到漏极漂移区41的位于RFP沟槽32A和32B与栅极沟槽34的厚氧化物之间的较窄区域41A，在相同条件下电场进一步减小。此外，由于现有技术MOSFET 20中的沟槽22比栅极沟槽24深，沟槽22底部的电场较高，这就为沟槽22中氧化物层的厚度设定了下限。该限制降低了沟槽22减小MOSFET 20的沟道中电场的有效性。
再次参考图3A，沟槽32A和32B的壁由诸如二氧化硅(SiO2)的绝缘材料层33做衬里(line)并且沟槽32A和32B包含RFP电极35，各RFP电极35包括诸如n型或p型掺杂的多晶硅的导电材料层。氧化物层33的击穿电压优选超过MOSFET 30的击穿电压。栅极沟槽34由绝缘材料层40填充到外延层36的漏极漂移区41和p体区39之间的p-n结的水平。在绝缘层40以上是栅极电极42，其可以由n型掺杂多晶硅形成并被栅极介电层44与外延层36隔离。沟道区45(由虚线表示)位于邻近栅极介电层44的p体区39内。绝缘层40的厚度优选设定为使栅极电极42和漏极漂移区41的重叠最小化。叠置的源极接触层46与n+源极区37接触，漏极接触层31与n+衬底38接触。接触层46和31典型地由金属形成，但也可以由另一种导电材料形成。
RFP沟槽32A和32B中的RFP电极35延伸到在外延层36的表面36A以下比栅极电极42的底部深的水平。RFP电极35可以独立偏置，或者如图3B所示可以在附图平面之外连接到n+源极区37。
在一些实施例中，在RFP沟槽32A和32B与栅极沟槽34之间区域中的漏极漂移区41的掺杂浓度(例如，5×1015到1.5×1016cm-3)小于在栅极沟槽34以下区域中的漏极漂移区41的掺杂浓度(例如，2×1016到3×1016cm-3)。当体区39和漏极漂移区41之间的PN结反向偏置时，由于区41A中有限的耗尽电荷，该结构改善了在RFP沟槽32A和32B与栅极沟槽34之间的漏极漂移区41A的区域的耗尽扩展。这可以例如通过当形成外延层36时改变其掺杂进一步改善。这还导致较短的沟道长度，并提供较低的Ron、较低的栅极-源极电容(Cgs)和较低的栅极-漏极电容(Cgd)。
在图3A和3B所示的实施例中，n+源极区37在栅极沟槽34与RFP沟槽32A和32B之间延伸。可选地，图4A的俯视图和图4B的截面图所示的MOSFET 50与MOSFET 30类似，但是在选择的区域中n+源极区37被p+体接触区52替代以避免急回(snap-back)或二次击穿特性。在图4A中，在截面3A-3A的视图与图3A所示的截面图等同，在截面4B-4B的视图在图4B中示出。
当传统的N沟道MOSFET在第三象限中运行时，其漏极关于其源极-体电极负偏置(negatively biased)，并且扩散电流引起少数载流子注入和高的Qrr。在MOSFET 30和50中，由于n+源极区37穿过栅极沟槽34与RFP沟槽32A和32B之间的台面一直延伸，RFP电极35提供除由传统结构中的栅极电极提供的多数载流子沟道电流通路之外的从漏极到源极的多数载流子沟道电流通路。RFP和栅极电极的组合效应引起少数载流子扩散电流和反向恢复电荷Qrr比传统结构中的显著减小。换言之，在第三象限运行中，RFP电极用作额外的栅极而又没有增加栅极-漏极电容(Cgd)和栅极-源极电容(Cgs)的不利结果。
当MOSFET 30和50反向偏置时，RFP电极35还用作凹陷场板以减小沟道区45中的电场。该效应使得能够使用较短的沟道长度，而不关心穿通击穿，并因此导致较低的导通电阻率(Ron*A)和较低的栅极电荷(Qg)。与MOSFET 20不同，p体区39以下的漂移区41A被约束在厚栅极底部氧化物和RFP电极之间并因此更有效地耗尽。因此，对相同的反向偏置体-漏极结条件，有较深的耗尽层，并可以使用较短的沟道，因此有较低的导通电阻。此外，由于栅极-漏极电容(Cgd)随施加的漏极-源极电压Vds以较快速率下降，实现了较低的栅极-漏极电荷Qgd和较好的Ron-Qgd折衷(trade-off)。换言之，RFP电极35以及由绝缘层40将栅极沟槽34填充到p体区39和漏极漂移区41之间的结的组合效应有助于当MOSFET 30和50处于截止状态时随着漏极-源极电压Vds的增大而以较高速率将沟槽32A、32B和34之间的漏极漂移区36的区域耗尽。因此，较低的栅极-漏极电荷(Qgd)是由于低的栅极-漏极电容(Cgd)以及其随Vds增大的快速降低速率。此外，可以调节p体区39中的掺杂以在相同的击穿或穿通电压下获得较低的阈值电压。可以进一步调节p体区39中的掺杂，从而使p体区39完全耗尽，这显著减小了栅极电荷Qg。
在图3A和3B所示的MOSFET 30中，RFP电极35通过绝缘层48与源极接触层46隔离。可选地，在图5A和5B所示的MOSFET 60中，没有绝缘层48，并且RFP沟槽64A和64B中的RFP电极62向上延伸以与源极接触层46电接触。图5A是在与图4A中的截面3A-3A对应的截面截取的视图；图5B是在与图4A中的截面4B-4B对应的截面截取的视图。
制造图3A的MOSFET 30的示范性工艺在图6A-6H中示出。如图6A所示，起始材料是重掺杂n+衬底38，其可以由例如磷或砷掺杂。n型外延层36生长在n+衬底38之上。薄氧化物层72生长在n型外延层36上，氮化硅层74沉积在氧化物层72之上。例如，氧化物层72可以厚200-300
Figure G2007800360768D00061
氮化硅层74可以厚1000
使用光致抗蚀剂掩模(未示出)来使氮化硅层74和氧化物层72图案化出开口76，如图6B所示。
外延层36透过开口76被蚀刻以形成RFP沟槽32A和32B以及栅极沟槽34，如图6C所示。将会理解，沟槽32A、32B和34仅是说明性的；典型地会形成大量的沟槽。例如厚300
Figure G2007800360768D00063
的薄的热氧化物层(未示出)生长在沟槽32A、32B和34的壁上并且沟槽32A、32B和34随后由诸如LTO或TEOS或高密度等离子体(HDP)氧化物的沉积的二氧化硅层78填充。得到的结构在图6C中示出。
氧化物层78使用等离子体干法蚀刻或化学-机械抛光(CMP)技术回蚀刻到与氮化硅层74的顶面相同或者略在氮化硅层74的顶面以下的水平。沉积光致抗蚀剂掩模层80并图案化以在RFP沟槽32A和32B上方形成开口82，如图6D所示，随后RFP沟槽32A和32B中的氧化物层78透过开口82通过湿法或干法等离子体蚀刻或者湿法和干法蚀刻的组合被完全或部分蚀刻以产生图6D所示的结构。
去除光致抗蚀剂掩模层80并且氧化物层78的保留在栅极沟槽中的部分通过湿法蚀刻被部分蚀刻。随后是去除氮化硅层74的蚀刻以及去除氧化物层72和RFP沟槽32A和32B的壁上的任何残余氧化物的湿法氧化物蚀刻。得到的结构在图6E中示出。
如图6F所示，随后进行热工艺(thermal process)以在RFP沟槽32A和32B的壁上形成氧化物层33并在氧化物层78残余部分(氧化物层78残余部分在栅极沟槽34的底部形成绝缘层40)以上的栅极沟槽34的壁上形成栅极介电层44。该工艺还在外延层36的顶面上产生氧化物层80。这些氧化物层可以具有例如在200
Figure G2007800360768D00071
到1000
Figure G2007800360768D00072
范围内的厚度。随后沉积多晶硅层82并例如通过注入诸如磷的n型掺杂剂而将其掺杂，随后通过等离子体干法蚀刻或CMP技术将其回蚀刻到氧化物层80的表面或该表面以下的水平。进行若干掩模及注入步骤以使用p型掺杂剂诸如硼来形成p体区39和p+体接触区52，并使用n型掺杂剂诸如砷或磷或者其组合来形成n+源极区37。还可以在此步骤或工艺中较早的步骤，深的p层(未示出)可以被注入。
回蚀刻多晶硅层82，沉积氧化物层并随后将其蚀刻，使RFP电极35和栅极电极42被氧化物层84覆盖，如图6G所示。
源极接触层46被沉积并被光致抗蚀剂掩模(未示出)限定。n+衬底38的背侧被减薄并且沉积漏极金属层31，从而产生图3A和6H所示的MOSFET30。
在可选方法中，在图6D所示的步骤之后，残余在RFP沟槽32A和32B以及栅极沟槽34中的氧化物层78的部分被蚀刻，并进行图7A和7B所示的步骤。如图7A所示，保持氧化物层72和氮化物层74仍在原位，在RFP沟槽32A/32B和栅极沟槽34的壁上分别热生长氧化物层33和44。多晶硅层85被沉积并通过蚀刻或CMP被部分去除，从而多晶硅层85的表面与氮化物层74的表面齐平或者在氮化物层74的表面以下。得到的结构在图7A中示出。
蚀刻多晶硅层85(例如，大约0.1μm)，并且沉积并回蚀刻氧化物层87，从而氧化物层87的表面与氮化物层74的表面齐平或者在氮化物层74的表面以下。氮化物层74通过蚀刻被去除，并且可选地去除氧化物层72并可以重新生长牺牲氧化物层(未示出)。p体区39和n+源极区37被注入。随后从n+源极区37上的区域去除氧化物层87，留下图7B所示的结构。源极接触层(未示出)随后沉积在氧化物层87和n+源极区37之上。
上述MOSFET的各种变化都在本发明的范围内。在图8A所示的MOSFET 70中，栅极电极42上的绝缘层92在外延层36的表面36A上延伸并部分覆盖n+源极区37，而RFP电极35保持凹陷在表面36A以下。源极接触层94与RFP电极35接触从而RFP电极35被偏置在源极电势。图8B是在与图4A所示的截面4B-4B类似的截面截取的MOSFET 70的另一视图，其中n+源极区被p+体接触区52替代。
图9所示的MOSFET 80类似于MOSFET 70，但是p+体接触区96形成为在外延层36的表面36A邻近n+源极区98以通过源极接触层94提供源极-体短路。在MOSFET 80中，不必要如图4A所示用p+体接触区52中断n+源极区来提供源极-体短路。图10所示的MOSFET 90类似于MOSFET80，但是p+体接触区99延伸到n+源极区的底部以下的水平，从而沿RFP沟槽32A和32B的壁提供较大的面积以与源极接触层94接触。
在图11所示的MOSFET 100中，p+体接触区104形成在n+源极区37以下并邻近p体区106。在RFP沟槽102A和102B中，RFP电极112和氧化物层110足够凹陷以允许源极接触层108与p+体接触区104接触，从而提供源极-体短路。在栅极沟槽34中，绝缘层92在外延层36的表面36A上延伸并部分覆盖n+源极区37。MOSFET 100可以允许较高的单元密度因此有较低的导通电阻率。图12所示的MOSFET 110类似于MOSFET 100，但是p+体接触区114延伸到p体区106的底部以下的水平。图13所示的MOSFET 120类似于MOSFET 110，但是RFP沟槽118A和118B包含含有例如钨的金属塞116，金属塞116与源极区37和p+体接触区114都接触以在源极区37和p+体接触区114之间提供非常低电阻的导电通路。
图14A-14H示出制造图10所示的MOSFET 90的工艺。该工艺从在n+衬底38之上生长n型外延层36开始。如图14A所示，氧化物层120(例如，0.5μm厚)和光致抗蚀剂沟槽掩模层122沉积在外延层36的顶面上。掩模层122被图案化以形成开口，并且氧化物层120和外延层36透过开口被蚀刻以形成RFP沟槽32A和32B以及栅极沟槽34。去除掩模层122和氧化物层120，并且生长牺牲氧化物层和垫(pad)氧化物层(未示出)。
如图14B所示，氧化物层124沉积在沟槽32A、32B和34中。氧化物层124优选为高质量氧化物，诸如高密度等离子体氧化物。沉积有源掩模(未示出)并将其图案化为在管芯的有源区上具有开口，氧化物层124被向下蚀刻到沟槽32A、32B和34中，如图14C所示。有源掩模避免了可选的场终止氧化物(field termination oxide)(未示出)或氧化物层124在管芯的终止区中被蚀刻。
光致抗蚀剂底部氧化物(BOX)掩模层126被沉积并图案化为在RFP沟槽32A和32B上具有开口，并将残留的氧化物层124从RFP沟槽32A和32B去除，在栅极沟槽34的底部中留下残留的氧化物层124(其变成绝缘层40)。得到的结构在图14D中示出。
去除BOX掩模层126，并且如图14E所示，生长氧化物层128，从而在RFP沟槽32A和32B的壁上形成氧化物层33并在绝缘层40上的栅极沟槽34的壁上形成氧化物层44。沉积多晶硅层130(例如，7000
Figure G2007800360768D00091
厚)，沉积并图案化掩模层(未示出)，并且使用CMP和/或干法蚀刻工艺回蚀刻多晶硅层130到沟槽32A、32B和34中，从而在栅极沟槽34中形成栅极电极42并在RFP沟槽32A和32B中形成RFP电极35。注入p型掺杂剂以形成p体区39(例如，剂量为5×1012cm-2且能量为100keV的硼)。可以例如在1025℃的温度进行30秒的快速热退火(RTA)工艺，得到p体区39的结深度为0.5μm。
如图14F所示，沉积光致抗蚀剂源极掩模层132并图案化以形成开口，并且注入n型掺杂剂以在邻近栅极沟槽34的外延层36的表面形成n+源极区98。例如，可以以2×1015cm-2的剂量和80keV的能量注入砷，以向n+源极区98提供0.2μm的结深度和0.25-0.3μm的沟道长度(L)。
去除源极掩模层132，并且如图14G所示，例如沉积厚度为0.5-1.5μm的层间(inter-level)介电(ILD)层136-例如低温氧化物(LTO)和硼磷硅酸盐玻璃(BPSG)。随后可以致密化ILD层136。
如图14H所示，沉积接触掩模层(未示出)并图案化出RFP沟槽32A和32B上的开口，ILD层136和部分的RFP电极35透过接触掩模层中的开口被干法或湿法蚀刻。可以对ILD层136进行回流工艺。注入p型掺杂剂以形成p+体接触区99。例如，可以以1×1015cm-2到4×1015cm-2的剂量和20-60keV的能量注入硼，以产生0.4μm的结深度的p+体接触区99。随后沉积与RFP电极35接触的源极接触层94，得到MOSFET 90。可选地，在沉积源极接触层94之前，钨塞可以形成在RFP沟槽32A和32B的上部中并与RFP电极35接触。
在该工艺的变化中，如图15A所示，多晶硅层130被进一步透过接触掩模层中的开口向下蚀刻到RFP沟槽32A和32B中，形成RFP电极112。随后以一定角度注入p型掺杂剂诸如硼，形成位于n+源极区37以下并可以比p体区106的底部更进一步延伸到外延层36中的p+体接触区114。如图15B所示，例如包括钨的金属塞116可以在沉积源极接触层94之前形成在RFP沟槽32A和32B的上部中。除了存在金属塞116之外，MOSFET 130类似于图12所示的MOSFET 110。
可以有在本发明的宽的范围内的大量其他实施例。在某些实施例中，较深的p区形成在MOSFET的选择的区域中以将其击穿电压固定(clamp)在低于器件中RFP沟槽或其他点的击穿电压的预定值。在图16A所示的MOSFET 150中，深的p+区152位于RFP沟槽32A和32B与栅极沟槽34之间的区域之外。在图16B所示的MOSFET 160中，深的p+区162位于每个RFP沟槽32A和32B的两侧。p+区152和162比p体区39更深地延伸到外延层36中并可以与RFP沟槽32A和32B以及栅极沟槽34一样深。应当注意，图16A和16B是在没有n+源极区的截面截取的。
在另一实施例中，以绝缘层做衬里的RFP沟槽在沟槽的底部比沟槽的侧面厚。在图17所示的MOSFET 170中，给RFP沟槽32A和32B的壁做衬里的绝缘层172包括在沟槽底部的段172B，段172B比沿沟槽侧壁的段172A厚。
在其他实施例中，外延层36的N外延漏极漂移区41的掺杂是非均匀的(见图3A)。例如，漏极漂移区41的掺杂可以是非均匀的，掺杂浓度随外延层36中深度的增大而增大，从而漏极漂移区41的区域41A中的掺杂浓度小于区域41A以下的漏极漂移区41的部分中的掺杂浓度。
新结构的其他变化包括以有阶梯的氧化物做衬里的栅极沟槽和/或RFP沟槽。在图18A所示的MOSFET 180中，栅极沟槽34中的栅极氧化物层182包括沟槽34的在邻近p体区39的侧壁上的厚度为d1的较薄的段182B，以及沿沟槽34的下侧壁和底部的厚度为d2的较厚的段182A。厚度d2小于沟槽34的宽度W的一半，从而栅极氧化物层182形成“锁孔(keyhole)”形状。在MOSFET 180中，较薄的段182B和较厚的段182A在邻近p体区39和漏极漂移区41之间的结的位置接合。
类似地，在图18B所示的MOSFET 190中，每个RFP沟槽32A和32B中的氧化物层192包括在沟槽32A和32B的上侧壁上的厚度为d3的较薄的段192B，以及沿沟槽32A和32B的下侧壁和底部的厚度为d4的较厚的段192A。厚度d4小于沟槽32A和32B的宽度W的一半，从而氧化物层192形成“锁孔”形状。
在图18C所示的MOSFET 200中，栅极沟槽34包含栅极氧化物层182(如上所述)，RFP沟槽32A和32B包含氧化物层192(如上所述)。
在图19所示的MOSFET 210中，栅极沟槽214比RFP沟槽212A和212B深，从而减小RFP沟槽212A和212B的电场，而栅极电极216比RFP电极215浅。例如，栅极沟槽214延伸到外延层36中比RFP沟槽212A和212B底部更深的水平，但是由于栅极沟槽216底部的绝缘层40的厚度，RFP电极215延伸到比栅极电极216更深的水平。
本发明的原理可以应用于准垂直以及垂直MOSFET。图20是准垂直MOSFET 220的截面图。MOSFET 220包括栅极沟槽224、RFP沟槽222A和222B、n+源极区226以及p体区228。n掩埋层230形成在p型衬底236和n外延层234之间的界面。n掩埋层230通过n+下沉区(sinker region)232而与n外延层234的顶面接触。RFP沟槽222A和222B中的RFP电极235与源极接触层238接触。当MOSFET 220导通时，电流从n+源极区226通过p体区228流到n掩埋层230，并通过n+下沉区232回到n外延层234的表面。
上述实施例仅是说明性的而不是限制性的。根据本发明的广泛原理的很多附加及可选实施例将会由于以上描述而对于本领域技术人员是显而易见的。例如，可以按各种布局来制造根据本发明的器件，包括“条”和“单元”布局。尽管上述实施例通常是n沟道MOSFET，本发明的原理也可以应用于p沟道MOSFET。尽管上述实施例包括生长在衬底上的外延层，在某些实施例中也可以省略该外延层。还应当注意，以上实施例的各种组合可以被实现并且包括在本公开的范围内。

Claims (15)

1.一种形成在半导体管芯中的金属氧化物半导体场效应晶体管，包括：
栅极沟槽，从所述管芯的表面延伸，所述栅极沟槽包括栅极电极，所述栅极电极通过第一介电层与所述管芯隔离，所述第一介电层包括在所述栅极沟槽底部的第一段以及在所述栅极沟槽的侧壁的第二段，所述第一段比所述第二段厚；
第一凹陷场板(RFP)沟槽，从所述管芯的表面延伸，所述第一凹陷场板沟槽包含第一凹陷场板电极，所述第一凹陷场板电极通过第二介电层与所述管芯隔离；
第二凹陷场板沟槽，从所述管芯的表面延伸，所述第二凹陷场板沟槽包含第二凹陷场板电极，所述第二凹陷场板电极通过第三介电层与所述管芯隔离，所述栅极沟槽位于所述第一凹陷场板沟槽和所述第二凹陷场板沟槽之间；
所述管芯的在所述栅极沟槽和所述第一凹陷场板沟槽之间的台面；
所述台面中的第一导电型的源极区，邻近所述管芯的表面和所述栅极沟槽的侧壁；
第二导电型的体区，邻近所述栅极沟槽的侧壁和所述源极区，所述第二导电型与所述第一导电型相反；
体接触区，邻接所述第一凹陷场板沟槽和所述第二凹陷场板沟槽以及所述体区，掺杂有所述第二导电型的掺杂剂并具有比所述体区的掺杂浓度大的掺杂浓度；
所述第一导电型的漏极漂移区，邻近所述体区；和
源极接触层，包括导电材料，所述第一凹陷场板沟槽和所述第二凹陷场板沟槽的顶面凹陷在所述管芯的表面以下的水平，使得所述源极接触层与所述源极区和所述体接触区接触，
其中所述第一凹陷场板电极和所述第二凹陷场板电极各自的底部位于在所述管芯的表面以下比所述栅极电极的底部深的水平，并且其中所述第一凹陷场板沟槽和所述第二凹陷场板沟槽各自的深度在所述栅极沟槽的深度的+/-10％内，
其中所述体接触区延伸到所述管芯的表面以下比所述体区的底部深的水平。
2.如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一凹陷场板沟槽和所述第二凹陷场板沟槽各自的深度在所述栅极沟槽的深度的+/-5％内。
3.如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述栅极沟槽与所述第一凹陷场板沟槽和所述第二凹陷场板沟槽的距离相等。
4.如权利要求1所述的金属氧化物半导体场效应晶体管，其中在所述第一凹陷场板沟槽和所述栅极沟槽之间的区域中的所述漏极漂移区的掺杂浓度小于在所述栅极沟槽以下的区域中的所述漏极漂移区的掺杂浓度。
5.如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一凹陷场板电极和所述第二凹陷场板电极包括掺杂有所述第一导电型的掺杂剂的多晶硅。
6.如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述第一凹陷场板电极和所述第二凹陷场板电极包括掺杂有所述第二导电型的掺杂剂的多晶硅。
7.如权利要求1所述的金属氧化物半导体场效应晶体管，其中所述源极接触层包括钨塞，所述钨塞与所述凹陷场板电极接触。
8.一种形成在半导体管芯中的金属氧化物半导体场效应晶体管，包括：
栅极沟槽，从管芯的表面延伸，所述栅极沟槽包括栅极电极，所述栅极电极通过第一介电层与所述管芯隔离，所述第一介电层包括在所述栅极沟槽底部的第一段以及在所述栅极沟槽侧壁的第二段，所述第一段比所述第二段厚；
凹陷场板(RFP)沟槽，从所述管芯的表面延伸，所述凹陷场板沟槽包含凹陷场板电极，所述凹陷场板电极通过第二介电层与所述管芯隔离，所述凹陷场板电极的底部位于在所述管芯的表面以下比所述栅极电极的底部深的水平，所述凹陷场板电极与所述栅极电极电隔离；
所述管芯的在所述栅极沟槽和所述凹陷场板沟槽之间的台面；
在所述台面中的第一导电型的源极区，邻近所述管芯的表面，所述源极区穿过所述凹陷场板沟槽的侧壁和所述栅极沟槽的侧壁之间的所述台面延伸；
所述台面中的第二导电型的体区，所述第二导电型与所述第一导电型相反，所述体区邻近所述源极区并穿过所述凹陷场板沟槽的侧壁和所述栅极沟槽的侧壁之间的所述台面延伸；以及
所述第一导电型的漏极漂移区，邻近所述体区，
其中所述体区包括邻近所述凹陷场板沟槽的侧壁的体接触区，所述体接触区掺杂有所述第二导电型的掺杂剂并具有比所述体区的其余部分的掺杂浓度大的掺杂浓度，所述金属氧化物半导体场效应晶体管还包括源极接触层，所述源极接触层包括导电材料，所述凹陷场板电极的顶面凹陷到所述管芯的表面以下的水平从而所述源极接触层与所述源极区和所述体接触区接触，
其中所述体接触区延伸到所述管芯的表面以下比所述体区的所述其余部分的底部深的水平。
9.如权利要求8所述的金属氧化物半导体场效应晶体管，其中所述源极接触层包括钨塞，所述钨塞与所述体接触区接触。
10.如权利要求8所述的金属氧化物半导体场效应晶体管，其中所述凹陷场板沟槽的深度在所述栅极沟槽的深度的+/-10％内。
11.如权利要求8所述的金属氧化物半导体场效应晶体管，包括：
第二凹陷场板沟槽，从所述管芯的表面延伸，所述第二凹陷场板沟槽包含第二凹陷场板电极，所述第二凹陷场板电极通过第三介电层与所述管芯隔离，所述第二凹陷场板电极的底部位于所述管芯的表面以下比所述栅极电极的底部深的水平；
所述管芯的在所述栅极沟槽和所述第二凹陷场板沟槽之间的第二台面；
所述第二台面中的所述第一导电型的第二源极区，邻近所述管芯的表面，所述第二源极区穿过所述第二凹陷场板沟槽的侧壁和所述栅极沟槽的第二侧壁之间的所述第二台面延伸；
所述台面中的所述第二导电型的第二体区，所述第二体区邻近所述第二源极区并穿过所述第二凹陷场板沟槽的侧壁和所述栅极沟槽的所述第二侧壁之间的所述第二台面延伸。
12.如权利要求11所述的金属氧化物半导体场效应晶体管，其中所述凹陷场板沟槽和所述第二凹陷场板沟槽各自的深度在所述栅极沟槽的深度的+/-10％内。
13.一种制造金属氧化物半导体场效应晶体管的方法，包括：
提供半导体管芯；
蚀刻所述管芯以形成栅极沟槽、凹陷场板(RFP)沟槽及在所述栅极沟槽和所述凹陷场板沟槽之间形成的台面，所述栅极沟槽和所述凹陷场板沟槽从所述管芯的表面延伸并且深度基本上相等以具有容差在+/-10％内的各自的深度；
在所述栅极沟槽的底部形成绝缘层；
在所述绝缘层以上的所述栅极沟槽的侧壁上形成栅极介电层；
沿所述凹陷场板沟槽的壁形成第二介电层；
将导电材料引入到所述栅极沟槽中以形成栅极电极；
将导电材料引入到所述凹陷场板沟槽中以形成凹陷场板电极；
注入第一导电型的掺杂剂以在所述台面中邻近所述栅极沟槽的侧壁形成体区；
注入第二导电型的掺杂剂以在所述台面中邻近所述管芯的表面形成源极区，所述第二导电型与所述第一导电型相反；
注入第一导电型的掺杂剂以邻近所述体区和所述凹陷场板沟槽的侧壁形成体接触区，所述体接触区具有比所述体区的掺杂浓度大的掺杂浓度；
在所述管芯的表面上沉积与所述源极区和所述凹陷场板电极接触的源极接触层，所述源极接触层包括导电材料，
其中，所述方法还包括将所述凹陷场板电极蚀刻到所述凹陷场板沟槽中从而沉积源极接触层引起所述源极接触层与所述体接触区接触，
其中所述体接触区延伸到所述管芯的表面以下比所述体区的底部深的水平。
14.如权利要求13所述的方法，包括在所述栅极电极之上形成第三介电层，从而所述源极接触层不与所述栅极电极接触。
15.如权利要求13所述的方法，包括：
在所述管芯的表面上形成掩模层；
图案化所述掩模层以形成三个开口，第一开口位于要形成所述凹陷场板沟槽的位置，第二开口位于要设置所述栅极沟槽的位置，第三开口位于要设置第二凹陷场板沟槽的位置，所述第二开口位于所述第一开口和所述第三开口之间并与所述第一开口和所述第三开口的距离相等；以及
其中蚀刻所述管芯包括通过所述第一开口、所述第二开口和所述第三开口蚀刻所述管芯以分别形成所述凹陷场板沟槽、所述栅极沟槽和所述第二凹陷场板沟槽，所述栅极沟槽位于所述凹陷场板沟槽和所述第二凹陷场板沟槽之间并与所述凹陷场板沟槽和所述第二凹陷场板沟槽的距离相等。
CN2007800360768A 2006-09-27 2007-09-25 具有凹陷场板的功率金属氧化物半导体场效应晶体管 Active CN101536164B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US84755106P 2006-09-27 2006-09-27
US60/847,551 2006-09-27
PCT/US2007/020684 WO2008039459A1 (en) 2006-09-27 2007-09-25 Power mosfet with recessed field plate

Publications (2)

Publication Number Publication Date
CN101536164A CN101536164A (zh) 2009-09-16
CN101536164B true CN101536164B (zh) 2012-06-20

Family

ID=39230511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800360768A Active CN101536164B (zh) 2006-09-27 2007-09-25 具有凹陷场板的功率金属氧化物半导体场效应晶体管

Country Status (6)

Country Link
US (2) US7843004B2 (zh)
EP (1) EP2070108A4 (zh)
JP (1) JP2010505270A (zh)
KR (1) KR101375035B1 (zh)
CN (1) CN101536164B (zh)
WO (1) WO2008039459A1 (zh)

Families Citing this family (111)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI384620B (zh) * 2006-09-08 2013-02-01 Fairchild Semiconductor 具有金屬氧化半導體閘極式溝渠對溝渠之橫向電流流量之裝置、方法及系統
WO2008149800A1 (ja) * 2007-05-30 2008-12-11 Rohm Co., Ltd. 半導体装置
US20090108343A1 (en) * 2007-10-31 2009-04-30 Gennadiy Nemtsev Semiconductor component and method of manufacture
US7633121B2 (en) * 2007-10-31 2009-12-15 Force-Mos Technology Corp. Trench MOSFET with implanted drift region
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
EP2274770A4 (en) * 2008-04-28 2012-12-26 St Microelectronics Nv INTEGRATED FIELD EFFECT RECTIFIER MOSFET
WO2009151657A1 (en) * 2008-06-11 2009-12-17 Maxpower Semiconductor Inc. Super self-aligned trench mosfet devices, methods and systems
US20090321818A1 (en) * 2008-06-30 2009-12-31 Infineon Technologies Austria Ag Semiconductor component with two-stage body zone
US8310001B2 (en) * 2008-07-15 2012-11-13 Maxpower Semiconductor Inc. MOSFET switch with embedded electrostatic charge
US8022474B2 (en) * 2008-09-30 2011-09-20 Infineon Technologies Austria Ag Semiconductor device
US8203181B2 (en) * 2008-09-30 2012-06-19 Infineon Technologies Austria Ag Trench MOSFET semiconductor device and manufacturing method therefor
EP2384518B1 (en) 2009-01-06 2019-09-04 STMicroelectronics N.V. Self-bootstrapping field effect diode structures and methods
US7851312B2 (en) * 2009-01-23 2010-12-14 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US7936014B2 (en) * 2009-05-18 2011-05-03 Force Mos Technology Co., Ltd. Power semiconductor devices integrated with clamp diodes having separated gate metal pads to avoid breakdown voltage degradation
US20110057259A1 (en) * 2009-09-04 2011-03-10 Tiesheng Li Method for forming a thick bottom oxide (tbo) in a trench mosfet
US9425305B2 (en) 2009-10-20 2016-08-23 Vishay-Siliconix Structures of and methods of fabricating split gate MIS devices
US9419129B2 (en) 2009-10-21 2016-08-16 Vishay-Siliconix Split gate semiconductor device with curved gate oxide profile
US10026835B2 (en) * 2009-10-28 2018-07-17 Vishay-Siliconix Field boosted metal-oxide-semiconductor field effect transistor
US8198678B2 (en) * 2009-12-09 2012-06-12 Infineon Technologies Austria Ag Semiconductor device with improved on-resistance
US8546893B2 (en) * 2010-01-12 2013-10-01 Mohamed N. Darwish Devices, components and methods combining trench field plates with immobile electrostatic charge
DE112010005271B4 (de) 2010-02-16 2015-04-09 Toyota Jidosha Kabushiki Kaisha Bipolare Halbleitervorrichtungen
JP5762689B2 (ja) * 2010-02-26 2015-08-12 株式会社東芝 半導体装置
CN102859699B (zh) 2010-03-02 2016-01-06 维西埃-硅化物公司 制造双栅极装置的结构和方法
WO2011133481A2 (en) * 2010-04-20 2011-10-27 Maxpower Semiconductor Inc. Power mosfet with embedded recessed field plate and methods of fabrication
JP5633992B2 (ja) * 2010-06-11 2014-12-03 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
WO2012006261A2 (en) 2010-07-06 2012-01-12 Maxpower Semiconductor Inc. Power semiconductor devices, structures, and related methods
JP5580150B2 (ja) 2010-09-09 2014-08-27 株式会社東芝 半導体装置
US9806190B2 (en) * 2010-10-28 2017-10-31 Texas Instruments Incorporated High voltage drain extension on thin buried oxide SOI
US20120261746A1 (en) * 2011-03-14 2012-10-18 Maxpower Semiconductor, Inc. Double-Trench Vertical Devices and Methods with Self-Alignment Between Gate and Body Contact
US8598654B2 (en) * 2011-03-16 2013-12-03 Fairchild Semiconductor Corporation MOSFET device with thick trench bottom oxide
KR101809463B1 (ko) 2011-05-02 2017-12-15 삼성전자주식회사 반도체 소자 및 반도체 소자의 제조 방법
JP2014518017A (ja) * 2011-05-18 2014-07-24 ビシャイ‐シリコニックス 半導体デバイス
TWI421923B (zh) * 2011-06-20 2014-01-01 Great Power Semiconductor Corp 具有源極溝槽之溝槽式功率半導體元件的製造方法
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
US8686439B2 (en) * 2011-06-27 2014-04-01 Panasonic Corporation Silicon carbide semiconductor element
US9312335B2 (en) * 2011-09-23 2016-04-12 Alpha And Omega Semiconductor Incorporated Lateral PNP bipolar transistor with narrow trench emitter
JP2013084904A (ja) * 2011-09-29 2013-05-09 Toshiba Corp 半導体装置
US9443972B2 (en) * 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
US9048118B2 (en) * 2012-02-13 2015-06-02 Maxpower Semiconductor Inc. Lateral transistors with low-voltage-drop shunt to body diode
US8697560B2 (en) 2012-02-24 2014-04-15 Semiconductor Components Industries, Llc Process of forming an electronic device including a trench and a conductive structure therein
US9070585B2 (en) 2012-02-24 2015-06-30 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein and a process of forming the same
CN103325685A (zh) * 2012-03-23 2013-09-25 无锡维赛半导体有限公司 深沟槽功率半导体场效应晶体管及其制作方法
CN103390645B (zh) * 2012-05-08 2016-08-03 上海韦尔半导体股份有限公司 横向扩散金属氧化物半导体晶体管及其制作方法
MY180765A (en) * 2012-06-11 2020-12-08 Mimos Berhad Fabrication method of thick bottom oxide in deep trench of metal oxide semiconductor field effect transistors
US9130060B2 (en) 2012-07-11 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a vertical power MOS transistor
US8669611B2 (en) 2012-07-11 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
US8975691B2 (en) * 2012-08-13 2015-03-10 Great Power Semiconductor Corp. Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof
JP5802636B2 (ja) * 2012-09-18 2015-10-28 株式会社東芝 半導体装置およびその製造方法
US9941403B2 (en) * 2012-09-26 2018-04-10 Infineon Technologies Ag Semiconductor device and method for manufacturing a semiconductor device
US9437440B2 (en) 2012-11-21 2016-09-06 Infineon Technologies Dresden Gmbh Method for manufacturing a semiconductor device
US8951867B2 (en) 2012-12-21 2015-02-10 Alpha And Omega Semiconductor Incorporated High density trench-based power MOSFETs with self-aligned active contacts and method for making such devices
US8753935B1 (en) 2012-12-21 2014-06-17 Alpha And Omega Semiconductor Incorporated High frequency switching MOSFETs with low output capacitance using a depletable P-shield
US8809948B1 (en) * 2012-12-21 2014-08-19 Alpha And Omega Semiconductor Incorporated Device structure and methods of making high density MOSFETs for load switch and DC-DC applications
US9337271B2 (en) * 2012-12-28 2016-05-10 Mitsubishi Electric Corporation Silicon-carbide semiconductor device and manufacturing method therefor
US9105494B2 (en) 2013-02-25 2015-08-11 Alpha and Omega Semiconductors, Incorporated Termination trench for power MOSFET applications
US9306061B2 (en) * 2013-03-13 2016-04-05 Cree, Inc. Field effect transistor devices with protective regions
US9012984B2 (en) * 2013-03-13 2015-04-21 Cree, Inc. Field effect transistor devices with regrown p-layers
US9240476B2 (en) 2013-03-13 2016-01-19 Cree, Inc. Field effect transistor devices with buried well regions and epitaxial layers
US9142668B2 (en) 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
TWI514578B (zh) * 2013-06-21 2015-12-21 Chip Integration Tech Co Ltd 雙溝渠式整流器及其製造方法
KR20150011185A (ko) 2013-07-22 2015-01-30 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9666663B2 (en) * 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9111766B2 (en) * 2013-09-24 2015-08-18 Infineon Technologies Austria Ag Transistor device with a field electrode
US20150118810A1 (en) * 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
US9324802B2 (en) * 2013-10-31 2016-04-26 Infineon Technologies Austria Spacer supported lateral channel FET
US9570577B2 (en) * 2014-05-12 2017-02-14 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with source zones formed in semiconductor mesas
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
DE102014109846B4 (de) 2014-07-14 2020-06-18 Infineon Technologies Austria Ag Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
CN104518028A (zh) * 2014-08-13 2015-04-15 上海华虹宏力半导体制造有限公司 基于屏蔽栅结构的沟槽栅mosfet
US9324823B2 (en) 2014-08-15 2016-04-26 Infineon Technologies Austria Ag Semiconductor device having a tapered gate structure and method
US10234486B2 (en) 2014-08-19 2019-03-19 Vishay/Siliconix Vertical sense devices in vertical trench MOSFET
WO2016080322A1 (ja) * 2014-11-18 2016-05-26 ローム株式会社 半導体装置および半導体装置の製造方法
US9425303B1 (en) * 2015-02-13 2016-08-23 The United States Of America As Represented By The Secretary Of The Navy Controlling current or mitigating electromagnetic or radiation interference effects using multiple and different semi-conductive channel regions generating structures
US9425187B1 (en) 2015-02-13 2016-08-23 The United States Of America As Represented By The Secretary Of The Navy Apparatus and methods for modulating current / voltage response using multiple semi-conductive channel regions (SCR) produced from different integrated semiconductor structures
US9478639B2 (en) 2015-02-27 2016-10-25 Infineon Technologies Austria Ag Electrode-aligned selective epitaxy method for vertical power devices
US9595519B2 (en) * 2015-03-19 2017-03-14 The United States Of America As Represented By The Secretary Of The Navy Combination metal oxide semi-conductor field effect transistor (MOSFET) and junction field effect transistor (JFET) operable for modulating current voltage response or mitigating electromagnetic or radiation interference effects by altering current flow through the MOSFETs semi-conductive channel region (SCR)
JP6089070B2 (ja) * 2015-06-02 2017-03-01 株式会社東芝 半導体装置
JP6472714B2 (ja) * 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6561611B2 (ja) * 2015-06-17 2019-08-21 富士電機株式会社 半導体装置
CN107210322B (zh) * 2015-07-07 2020-11-06 富士电机株式会社 半导体装置
JP2017054958A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置
CN107251233B (zh) 2015-09-16 2021-04-06 富士电机株式会社 半导体装置
DE102015122938B4 (de) 2015-12-30 2021-11-11 Infineon Technologies Austria Ag Transistor mit feldelektrode und verfahren zu dessen herstellung
JP6907233B2 (ja) * 2016-02-02 2021-07-21 アーベーベー・シュバイツ・アーゲーＡＢＢ Ｓｃｈｗｅｉｚ ＡＧ パワー半導体デバイス
CN106158973A (zh) * 2016-07-06 2016-11-23 电子科技大学 一种积累型dmos
CN106098779B (zh) * 2016-07-18 2019-10-29 中国科学院微电子研究所 一种槽栅vdmos
CN106206738B (zh) * 2016-08-22 2019-09-27 电子科技大学 一种积累型功率dmos器件
JP6786316B2 (ja) * 2016-09-12 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN106298946A (zh) * 2016-10-09 2017-01-04 无锡新洁能股份有限公司 一种降低低压Trench DMOS导通电阻的制造方法
WO2018212282A1 (ja) * 2017-05-17 2018-11-22 ローム株式会社 半導体装置
JP7280666B2 (ja) * 2017-05-17 2023-05-24 ローム株式会社 半導体装置およびその製造方法
US10424663B2 (en) * 2017-05-23 2019-09-24 International Business Machines Corporation Super long channel device within VFET architecture
US10573745B2 (en) 2017-05-23 2020-02-25 International Business Machines Corporation Super long channel device within VFET architecture
JP6922535B2 (ja) * 2017-08-04 2021-08-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN108376708B (zh) * 2018-02-13 2021-08-24 天津中科先进技术研究院有限公司 具有耐压结构的半导体器件及其制作方法
JP2019050434A (ja) * 2019-01-04 2019-03-28 株式会社東芝 半導体装置
JP7196000B2 (ja) * 2019-04-02 2022-12-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
DE102019207761A1 (de) * 2019-05-27 2020-12-03 Robert Bosch Gmbh Verfahren zur Herstellung eines Leistungstransistors und Leistungstransistor
CN110400802A (zh) * 2019-08-22 2019-11-01 无锡沃达科半导体技术有限公司 新型共漏双mosfet结构及其形成方法
JP7164497B2 (ja) * 2019-08-23 2022-11-01 株式会社東芝 半導体装置
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates
JP2021086949A (ja) * 2019-11-28 2021-06-03 ラピスセミコンダクタ株式会社 半導体装置の製造方法、及び半導体装置
CN113035947A (zh) * 2019-12-24 2021-06-25 珠海格力电器股份有限公司 功率器件、电力电子设备及功率器件的制作方法
CN113690301B (zh) * 2020-05-18 2024-01-26 华润微电子（重庆）有限公司 半导体器件及其制备方法
CN112002751A (zh) * 2020-07-22 2020-11-27 湖南国芯半导体科技有限公司 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件
US11387338B1 (en) 2021-01-22 2022-07-12 Applied Materials, Inc. Methods for forming planar metal-oxide-semiconductor field-effect transistors
US20220336594A1 (en) * 2021-04-14 2022-10-20 Infineon Technologies Austria Ag Transistor device having charge compensating field plates in-line with body contacts
CN113113473B (zh) * 2021-04-16 2022-08-12 深圳真茂佳半导体有限公司 场效晶体管结构及其制造方法、芯片装置
CN115881776A (zh) * 2022-12-14 2023-03-31 上海功成半导体科技有限公司 功率器件及其制作方法和电子器件
CN116779649B (zh) * 2023-08-18 2023-12-01 深圳市锐骏半导体股份有限公司 半导体功率器件版图

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879980A (en) * 1997-03-24 1999-03-09 Advanced Micro Devices, Inc. Method of making static random access memory cell having a trench field plate for increased capacitance
US6388286B1 (en) * 1998-10-26 2002-05-14 North Carolina State University Power semiconductor devices having trench-based gate electrodes and field plates
US6833584B2 (en) * 2001-06-08 2004-12-21 Infineon Technologies Ag Trench power semiconductor

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5366914A (en) * 1992-01-29 1994-11-22 Nec Corporation Vertical power MOSFET structure having reduced cell area
US5341011A (en) * 1993-03-15 1994-08-23 Siliconix Incorporated Short channel trenched DMOS transistor
JPH08264772A (ja) * 1995-03-23 1996-10-11 Toyota Motor Corp 電界効果型半導体素子
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US5770878A (en) * 1996-04-10 1998-06-23 Harris Corporation Trench MOS gate device
KR100218260B1 (ko) * 1997-01-14 1999-09-01 김덕중 트랜치 게이트형 모스트랜지스터의 제조방법
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
US5907776A (en) * 1997-07-11 1999-05-25 Magepower Semiconductor Corp. Method of forming a semiconductor structure having reduced threshold voltage and high punch-through tolerance
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
US6586833B2 (en) * 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
US6677641B2 (en) * 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
CN1181559C (zh) * 2001-11-21 2004-12-22 同济大学 一种半导体器件
KR20030078867A (ko) * 2002-01-28 2003-10-08 미쓰비시덴키 가부시키가이샤 반도체 장치
US7232726B2 (en) * 2002-05-31 2007-06-19 Nxp, B.V. Trench-gate semiconductor device and method of manufacturing
JP4109565B2 (ja) * 2003-03-31 2008-07-02 ローム株式会社 半導体装置の製造方法および半導体装置
US7465986B2 (en) * 2004-08-27 2008-12-16 International Rectifier Corporation Power semiconductor device including insulated source electrodes inside trenches
US7453119B2 (en) * 2005-02-11 2008-11-18 Alphs & Omega Semiconductor, Ltd. Shielded gate trench (SGT) MOSFET cells implemented with a schottky source contact
JP2006237066A (ja) * 2005-02-22 2006-09-07 Toshiba Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5879980A (en) * 1997-03-24 1999-03-09 Advanced Micro Devices, Inc. Method of making static random access memory cell having a trench field plate for increased capacitance
US6388286B1 (en) * 1998-10-26 2002-05-14 North Carolina State University Power semiconductor devices having trench-based gate electrodes and field plates
US6833584B2 (en) * 2001-06-08 2004-12-21 Infineon Technologies Ag Trench power semiconductor

Also Published As

Publication number Publication date
CN101536164A (zh) 2009-09-16
KR101375035B1 (ko) 2014-03-14
KR20090057976A (ko) 2009-06-08
US20110039384A1 (en) 2011-02-17
US7843004B2 (en) 2010-11-30
EP2070108A4 (en) 2010-12-01
US20080073707A1 (en) 2008-03-27
WO2008039459A1 (en) 2008-04-03
JP2010505270A (ja) 2010-02-18
EP2070108A1 (en) 2009-06-17

Similar Documents

Publication Publication Date Title
CN101536164B (zh) 具有凹陷场板的功率金属氧化物半导体场效应晶体管
CN203325907U (zh) 绝缘栅半导体装置结构
US9748375B2 (en) Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
EP0654173B1 (en) High density power device structure and fabrication process
CN100485961C (zh) 具有增强的屏蔽结构的金属氧化物半导体器件
CN101645448B (zh) 用于在沟槽下形成pn嵌位区的结构和方法
US20170330962A1 (en) Power mosfet having planar channel, vertical current path, and top drain electrode
EP1033759B1 (en) MOS-gated device having a buried gate and process for forming same
US20100308400A1 (en) Semiconductor Power Switches Having Trench Gates
KR20040030836A (ko) 반도체 장치의 제조 방법 및 셀룰러 쇼트키 정류기
CN103887173A (zh) 利用耗尽p-屏蔽的低输出电容的高频开关mosfet
US8471331B2 (en) Method of making an insulated gate semiconductor device with source-substrate connection and structure
KR20080027899A (ko) 실드 게이트 전계 효과 트랜지스터를 형성하는 구조 및방법
WO2002037569A2 (en) Trench gate mos semiconductor device
JP2004515907A (ja) パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。
JPH08181313A (ja) 横型トレンチｍｉｓｆｅｔおよびその製造方法
KR20000071468A (ko) 개선된 파워 트렌치 모스-게이트 디바이스 및 이를성형하는 공정
KR20040078149A (ko) 셀룰러 절연 게이트 전계 효과 트랜지스터 장치 및 그제조 방법
CN103050541A (zh) 一种射频ldmos器件及其制造方法
CN103545356A (zh) 新型金属/多晶硅栅极沟槽功率mosfet
WO2018034818A1 (en) Power mosfet having planar channel, vertical current path, and top drain electrode
US20150084121A1 (en) Transistor Device with a Field Electrode
TW202215548A (zh) Ｌｄｍｏｓ電晶體及其製造方法
CN203250745U (zh) 半导体器件
AU2006200447B2 (en) Semiconductor device and method of forming a semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant