DE212018000102U1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE212018000102U1
DE212018000102U1 DE212018000102.2U DE212018000102U DE212018000102U1 DE 212018000102 U1 DE212018000102 U1 DE 212018000102U1 DE 212018000102 U DE212018000102 U DE 212018000102U DE 212018000102 U1 DE212018000102 U1 DE 212018000102U1
Authority
DE
Germany
Prior art keywords
layer
source
gate
area
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE212018000102.2U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018094956A external-priority patent/JP7201336B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE212018000102U1 publication Critical patent/DE212018000102U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Abstract

Halbleitervorrichtung, umfassend:
eine Halbleiterschicht eines ersten Leitfähigkeitstyps mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite;
eine Gate-Graben-Struktur, die einen in der ersten Hauptfläche der Halbleiterschicht ausgebildeten Gate-Graben und eine in den Gate-Graben über eine Gate-Isolierschicht eingebettete Gate-Elektrode beinhaltet;
eine Source-Graben-Struktur mit einem Source-Graben, der tiefer als der Gate-Graben ausgebildet ist und in einem Abstand vom Gate-Graben in der ersten Hauptfläche der Halbleiterschicht gebildet ist, einer in den Source-Graben eingebetteten Source-Elektrode und einem Bettungsbereich eines zweiten Leitfähigkeitstyps, der in einem Bereich der Halbleiterschicht entlang des Source-Grabens ausgebildet ist, wobei ein Verhältnis einer Tiefe der Source-Graben-Struktur in Bezug auf eine Tiefe der Gate-Graben-Struktur nicht weniger als 1,5 und nicht mehr als 4,0 beträgt;
einen Körperbereich des zweiten Leitfähigkeitstyps, der in einem Bereich eines Oberflächenschichtabschnitts der ersten Hauptfläche der Halbleiterschicht zwischen dem Gate-Graben und dem Source-Graben gebildet ist;
einen Source-Bereich des ersten Leitfähigkeitstyps, der in einem Oberflächenschichtabschnitt des Körperbereichs gebildet ist; und
eine Drain-Elektrode, die mit der zweiten Hauptfläche der Halbleiterschicht verbunden ist.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung.
  • Hintergrund
  • Eine Halbleitervorrichtung, die einen Gate-Graben und einen Source-Graben beinhaltet, ist in Patentdokument 1 offenbart. Der Gate-Graben und der Source-Graben sind in einer Vorderfläche einer n-artigen Halbleiterschicht im Wesentlichen gleich tief ausgebildet. Ein p-artiger Körperbereich ist in einem Bereich eines Oberflächenschichtabschnitts der Vorderfläche der Halbleiterschicht zwischen dem Gate-Graben und dem Source-Graben gebildet.
  • Ein n+-artiger Source-Bereich wird in einem Oberflächenschichtabschnitt des p-artigen Körperbereichs gebildet. In einem Bereich der Halbleiterschicht entlang des Source-Grabens wird ein p-artiger Stehspannungshaltebereich (Tiefbettungsbereich) gebildet.
  • Über eine Gate-Isolierschicht ist eine Gate-Elektrode in den Gate-Graben eingebettet. Eine Source-Elektrode ist in den Source-Graben eingebettet. Eine Drain-Elektrode ist mit einer Rückseite der Halbleiterschicht verbunden.
  • Literaturliste
  • Patentliteratur
  • Patent Literatur: WO 2014/030589 A1 Zusammenfassung der Erfindung
  • Technisches Problem
  • Kurzschlussfestigkeit und Rückführkapazität sind als elektrische Eigenschaften einer Halbleitervorrichtung mit einer MISFET-Struktur bekannt, die ein Gate, ein Source und einen Drain beinhaltet. Die Kurzschlussfestigkeit ist eine Dauer, einem Kurzschlussstrom standzuhalten. Der Kurzschlussstrom ist ein Strom, der beim Umschalten von einem Ein-Zustand in einen Aus-Zustand zwischen Source und Drain fließt. Die Rückführkapazität ist eine statische Kapazität zwischen dem Gate und dem Drain.
  • Je höher die Kurzschlussfestigkeit, desto höher ist die Zuverlässigkeit der Halbleitervorrichtung. Ferner, je niedriger die Rückführkapazität, desto höher ist die Schaltgeschwindigkeit der Halbleitervorrichtung. Daher kann eine Halbleitervorrichtung, die in verschiedenen Situationen eingesetzt werden kann, durch die Realisierung einer hervorragenden Kurzschlussfestigkeit und einer ausgezeichneten Rückführkapazität bereitgestellt werden.
  • Gemäß einer Halbleitervorrichtung mit einer Struktur, in der ein Gate-Graben und ein Source-Graben in im Wesentlichen gleichen Tiefen ausgebildet sind, kann jedoch nur in einem vergleichsweise flachen Bereich einer n-artigen Halbleiterschicht ein p-artiger Tiefbettungsbereich gebildet werden.
  • Mit einer solchen Struktur kann sich eine Verarmungsschicht nicht ausreichend von einem Grenzbereich zwischen der Halbleiterschicht und dem Tiefbettungsbereich ausbereiten. Eine Einengung eines Strompfades des Kurzschlussstroms durch die Verarmungsschicht ist daher unzureichend und die Kurzschlussfestigkeit kann daher nicht angemessen verbessert werden. Außerdem ist die Verarmungsschicht klein in der Breite und die Rückkopplungsfähigkeit kann daher nicht angemessen reduziert werden.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung ist eine Halbleitervorrichtung, die in der Lage ist, die Kurzschlussfestigkeit zu verbessern und die Rückführkapazität zu reduzieren.
  • Lösung des Problems
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung sieht eine Halbleitervorrichtung vor, die eine Halbleiterschicht eines ersten Leitfähigkeitstyps mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite, eine Gate-Graben-Struktur mit einem in der ersten Hauptfläche der Halbleiterschicht gebildeten Gate-Graben und eine in den Gate-Graben über eine Gate-Isolierschicht eingebettete Gate-Elektrode beinhaltet, eine Source-Graben-Struktur mit einem Source-Graben, der tiefer als der Gate-Graben ausgebildet ist und in einem Abstand vom Gate-Graben in der ersten Hauptfläche der Halbleiterschicht gebildet ist, einer in den Source-Graben eingebetteten Source-Elektrode und einem Bettungsbereich eines zweiten Leitfähigkeitstyps, der in einem Bereich der Halbleiterschicht entlang des Source-Grabens ausgebildet ist, wobei ein Verhältnis einer Tiefe der Source-Graben-Struktur in Bezug auf eine Tiefe der Gate-Graben-Struktur nicht kleiner als 1,5 ist und nicht mehr als 4,0, einen Körperbereich des zweiten Leitfähigkeitstyps, der in einem Bereich eines Oberflächenschichtabschnitts der ersten Hauptfläche der Halbleiterschicht zwischen dem Gate-Graben und dem Source-Graben gebildet ist, einen Source-Bereich des ersten Leitfähigkeitstyps, der in einem Oberflächenschichtabschnitt des Körperbereichs gebildet ist, und eine Drain-Elektrode, die mit der zweiten Hauptfläche der Halbleiterschicht verbunden ist.
  • Bei der Halbleitervorrichtung beträgt das Verhältnis der Tiefe der Source-Graben-Struktur zur Tiefe der Gate-Graben-Struktur nicht weniger als 1,5 und nicht mehr als 4,0. Eine Verarmungsschicht kann dabei von einem Grenzbereich zwischen der Halbleiterschicht und dem Bettungsbereich in Richtung eines Bereichs weiter zur zweiten Hauptflächenseite als zu einer Bodenwand des Gate-Grabens ausgebreitet sein.
  • Somit kann ein Strompfad eines Kurzschlussstroms, der zwischen der Source-Elektrode und der Drain-Elektrode fließt, verengt werden. Außerdem kann die Rückführkapazität umgekehrt proportional reduziert werden, indem sich die Verarmungsschicht vom Grenzbereich zwischen der Halbleiterschicht und dem Bettungsbereich ausbreitet. Es ist daher möglich, eine Halbleitervorrichtung bereitzustellen, die in der Lage ist, die Kurzschlussfestigkeit zu verbessern und die Rückführkapazität zu reduzieren.
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung sieht eine Halbleitervorrichtung vor, umfassend eine Halbleiterschicht eines ersten Leitfähigkeitstyps mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite, eine Gate-Graben-Struktur mit einem Gate-Graben mit einer ersten Seitenwand und einer ersten Bodenwand, die in der ersten Hauptfläche der Halbleiterschicht ausgebildet ist, und eine Gate-Elektrode, die über eine Gate-Isolierschicht in den Gate-Graben eingebettet ist, eine Source-Graben-Struktur, die einen Source-Graben mit einer zweiten Seitenwand und einer zweiten Bodenwand beinhaltet, die über einen Abstand vom Gate-Graben in der ersten Hauptfläche der Halbleiterschicht gebildet ist, eine in den Source-Graben eingebettete Source-Elektrode und einen Bettungsbereich eines zweiten Leitfähigkeitstyps, der in einem Bereich der Halbleiterschicht entlang des Source-Grabens gebildet ist, einen Körperbereich des zweiten Leitfähigkeitstyps, der in einem Bereich eines Oberflächenschichtabschnitts der ersten Hauptfläche der Halbleiterschicht zwischen dem Gate-Graben und dem Source-Graben gebildet ist, einen Source-Bereich des ersten Leitfähigkeitstyps, der in einem Oberflächenschichtabschnitt des Körperbereichs gebildet ist, und eine Drain-Elektrode, die mit der zweiten Hauptfläche der Halbleiterschicht verbunden ist, wobei die zweite Seitenwand des Source-Grabens einen ersten Wandabschnitt beinhaltet, der an der ersten Hauptflächenseite der Halbleiterschicht in Bezug auf die erste Bodenwand des Gate-Grabens positioniert ist, und einen zweiten Wandabschnitt, der an der zweiten Hauptflächenseite der Halbleiterschicht in Bezug auf die erste Bodenwand des Gate-Grabens positioniert ist, und der Bettungsbereich beinhaltet einen ersten Bereich, der entlang des ersten Wandabschnitts der zweiten Seitenwand des Source-Grabens ausgebildet ist, und einen zweiten Bereich, der entlang des zweiten Wandabschnitts der zweiten Seitenwand des Source-Grabens ausgebildet ist und eine Länge aufweist, die größer als eine Länge des ersten Bereichs in Bezug auf eine Dickenrichtung der Halbleiterschicht ist.
  • Bei der Halbleitervorrichtung beinhaltet der Bettungsbereich den ersten Bereich, der entlang des ersten Wandabschnitts der zweiten Seitenwand des Source-Grabens und den zweiten Bereich, der entlang des zweiten Wandabschnitts der zweiten Seitenwand des Source-Grabens ausgebildet ist.
  • Die Länge des zweiten Bereichs des Bettungsbereichs ist größer als die Länge des ersten Bereichs des Bettungsbereichs in Bezug auf die Dickenrichtung der Halbleiterschicht. Eine Verarmungsschicht kann sich dabei von einem Grenzbereich zwischen der Halbleiterschicht und dem Bettungsbereich hin zu einem Bereich zur zweiten Hauptflächenseite ausbreiten als hin zu der ersten Bodenwand des Gate-Grabens.
  • Somit kann ein Strompfad eines Kurzschlussstroms, der zwischen der Source-Elektrode und der Drain-Elektrode fließt, verengt werden. Außerdem kann die Rückführkapazität umgekehrt proportional reduziert werden, indem sich die Verarmungsschicht vom Grenzbereich zwischen der Halbleiterschicht und dem Bettungsbereich ausbreitet. Es ist daher möglich, eine Halbleitervorrichtung bereitzustellen, die in der Lage ist, die Kurzschlussfestigkeit zu verbessern und die Rückführkapazität zu reduzieren.
  • Die vorgenannten sowie andere Gegenstände, Merkmale und Wirkungen der vorliegenden Erfindung werden durch die folgende Beschreibung der bevorzugten Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen verdeutlicht.
  • Figurenliste
    • [1] 1 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [2]2 ist eine Schnittdarstellung entlang der Linie II-II von 1.
    • [3]3 ist eine Querschnittsansicht zur Beschreibung einer Funktion der Halbleitervorrichtung von 1.
    • [4] 4 ist ein Diagramm der Strom-Spannungs-Kennlinien der Halbleitervorrichtung von 1.
    • [5]5 ist ein Diagramm der Kapazitäts-Spannungs-Kennlinien der Halbleitervorrichtung von 1.
    • [6]6 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [7] 7 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [8] 8 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [9]9 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [10]10 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [11]11 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [12]12 ist eine vergrößerte Ansicht eines in 11 dargestellten Bereichs XII und ein Diagramm zur Beschreibung der Struktur einer ersten Hauptfläche einer SiC-Halbleiterschicht.
    • [13] 13 ist eine Schnittansicht entlang der in 12 dargestellten Linie XIII-XIII.
    • [14] 14 ist eine Schnittansicht entlang der in 12 dargestellten Linie XIV-XIV.
    • [15]15 ist ein Diagramm der Beziehungen zwischen spezifischen Widerständen und Bildungstemperaturen von Polyziden.
    • [16] 16 ist ein Diagramm zur Beschreibung des Schichtwiderstands.
    • [17A] 17A ist eine Schnittansicht eines Beispiels für ein Verfahren zur Herstellung der in 11 dargestellten Halbleitervorrichtung.
    • [17B] 17B ist eine Schnittansicht eines Schrittes nach dem von 17A.
    • [17C] 17C ist eine Schnittansicht eines Schrittes nach dem von 17B.
    • [17D] 17D ist eine Schnittansicht eines Schrittes nach dem von 17C.
    • [17E] 17E ist eine Schnittansicht eines Schrittes nach dem von 17D.
    • [17F] 17F ist eine Schnittansicht eines Schrittes nach dem von 17E.
    • [17G] 17G ist eine Schnittansicht eines Schrittes nach dem von 17F.
    • [17H] 17H ist eine Schnittansicht eines Schrittes nach dem von 17G.
    • [171] 171 ist eine Schnittansicht eines Schrittes nach dem von 17H.
    • [17J] 17J ist eine Schnittansicht eines Schrittes nach dem von 171.
    • [17K] 17K ist eine Schnittansicht eines Schrittes nach dem von 17J.
    • [17L] 17L ist eine Schnittansicht eines Schrittes nach dem von 17K.
    • [18]18 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer achten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [19]19 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer neunten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [20A] 20A ist eine Schnittansicht eines Beispiels für ein Verfahren zur Herstellung der in 19 dargestellten Halbleitervorrichtung.
    • [20B] 20B ist eine Schnittansicht eines Schrittes nach dem von 20A.
    • [20C] 20C ist eine Schnittansicht eines Schrittes nach dem von 20B.
    • [21] 21 ist eine vergrößerte Ansicht eines Bereichs, der 12 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer zehnten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [22] 22 ist eine Schnittansicht entlang der in 21 dargestellten Linie XXII-XXII.
    • [23]23 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer elften bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [24]24 ist eine vergrößerte Ansicht eines Bereichs, der 12 entspricht, und ist eine vergrößerte Ansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer zwölften bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [25]25 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer dreizehnten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [26]26 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer vierzehnten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [27]27 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer fünfzehnten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [28]28 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer sechzehnten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [29]29 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer siebzehnten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [30]30 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer achtzehnten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [31]31 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer neunzehnten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [32]32 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer zwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [33]33 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer einundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [34]34 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung von zweiundzwanzig Sekunden.
    • [35] 35 ist eine Unteransicht der in 34 dargestellten Halbleitervorrichtung und ist eine Unteransicht eines ersten Konfigurationsbeispiels für erhöhte Bereichsgruppen.
    • [36A]36A ist ein Diagramm eines zweiten Konfigurationsbeispiels für erhöhte Bereichsgruppen.
    • [36B]36B ist ein Diagramm eines dritten Konfigurationsbeispiels für erhöhte Bereichsgruppen.
    • [36C]36C ist ein Diagramm eines vierten Konfigurationsbeispiels für erhöhte Bereichsgruppen.
    • [36D]36D ist ein Diagramm eines fünften Konfigurationsbeispiels für erhöhte Bereichsgruppen.
    • [37]37 ist eine vergrößerte Ansicht eines in 34 dargestellten Bereichs XXXVII und ist ein Diagramm, bei dem die Struktur über der ersten Hauptfläche der SiC-Halbleiterschicht entfernt ist.
    • [38]38 ist eine Schnittansicht entlang der Linie XXXVIII-XXXVIII von 37.
    • [39]39 ist eine Schnittansicht entlang der Linie XXXIX-XXXIX von 37.
    • [40]40 ist eine vergrößerte Ansicht eines in 39 dargestellten Bereichs XL.
    • [41A]41A ist eine Draufsicht auf einen Halbleiterwafer, der zur Herstellung der in 34 dargestellten Halbleitervorrichtung verwendet wird.
    • [41B]41B ist eine Draufsicht auf den in 41A dargestellten Halbleiterwafer und ist ein Diagramm eines Zustands nach einem Schleifschritt und einer Glühbehandlung.
    • [42] 42 ist ein Flussdiagramm zur Beschreibung eines Beispiels für die in 34 dargestellte Halbleitervorrichtung.
    • [43A]43A ist eine Schnittansicht zur Beschreibung des in 42 dargestellten Herstellungsverfahrens.
    • [43B]43B ist eine Schnittansicht zur Beschreibung eines Schrittes nach dem von 43A.
    • [43C]43C ist eine Schnittansicht zur Beschreibung eines Schrittes nach dem von 43B.
    • [43D]43D ist eine Schnittansicht zur Beschreibung eines Schrittes nach dem von 43C.
    • [43E]43E ist eine Schnittansicht zur Beschreibung eines Schrittes nach dem von 43D.
    • [43F]43F ist eine Schnittansicht zur Beschreibung eines Schrittes nach dem von 43E.
    • [43G]43G ist eine Schnittansicht zur Beschreibung eines Schrittes nach dem von 43F.
    • [43H]43H ist eine Schnittansicht zur Beschreibung eines Schrittes nach dem von 43G.
    • [43I]431 ist eine Schnittansicht zur Beschreibung eines Schrittes nach dem von 43H.
    • [44]44 ist eine der 35 entsprechende Unteransicht und ist eine Unteransicht einer Halbleitervorrichtung gemäß einer dreiundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [45]45 ist eine Schnittansicht entsprechend 39 und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer vierundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [46]46 ist eine vergrößerte Ansicht eines in 45 dargestellten Bereichs XLVI.
    • [47]47 ist eine Schnittansicht entsprechend 39 und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer fünfundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [48]48 ist eine vergrößerte Ansicht eines in 47 dargestellten Bereichs XLVIII.
    • [49]49 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer sechsundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. [50] 50 ist eine Draufsicht auf die in 49 dargestellte Halbleitervorrichtung und ist eine Draufsicht, bei der eine Harzschicht entfernt ist.
    • [51]51 ist eine vergrößerte Ansicht eines in 50 dargestellten Bereichs LI und ist ein Diagramm zur Beschreibung der Struktur einer ersten Hauptfläche einer SiC-Halbleiterschicht.
    • [52] 52 ist eine Schnittansicht entlang der in 51 dargestellten Linie LII-LII und ist eine Schnittansicht eines ersten Konfigurationsbeispiels von Gate-Gräben und eines ersten Konfigurationsbeispiels von Source-Gräben. [53] 53 ist eine Schnittansicht entlang der in 51 dargestellten Linie LIII-LIII und ist eine Schnittansicht eines ersten Konfigurationsbeispiels einer Gate-Verdrahtungsschicht.
    • [54]54 ist eine vergrößerte Ansicht eines in 52 dargestellten Bereichs LIV.
    • [55] 55 ist eine Schnittansicht entlang der in 50 dargestellten Linie LV-LV und ist eine Schnittansicht eines ersten Konfigurationsbeispiels einer aktiven Seitenwand, eines ersten Konfigurationsbeispiels einer äußeren Hauptfläche, eines ersten Konfigurationsbeispiels einer Seitenwand, eines ersten Konfigurationsbeispiels eines Diodenbereichs, eines ersten Konfigurationsbeispiels eines äußeren Tiefbettungsbereichs, eines ersten Konfigurationsbeispiels einer Feldbegrenzungsstruktur und eines ersten Konfigurationsbeispiels eines Ankerlochs.
    • [56]56 ist eine vergrößerte Ansicht des in 55 dargestellten Bereichs LVI und ist eine vergrößerte Ansicht des ersten Konfigurationsbeispiels der aktiven Seitenwand und des ersten Konfigurationsbeispiels der äußeren Hauptfläche.
    • [57A] 57A ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines zweiten Konfigurationsbeispiels des Gate-Grabens.
    • [57B] 57B ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines dritten Konfigurationsbeispiels des Gate-Grabens.
    • [57C] 57C ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines vierten Konfigurationsbeispiels des Gate-Grabens.
    • [57D] 57D ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines fünften Konfigurationsbeispiels des Gate-Grabens.
    • [57E] 57E ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines sechsten Konfigurationsbeispiels des Gate-Grabens.
    • [58A] 58A ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines zweiten Konfigurationsbeispiels von Source-Gräben.
    • [58B] 58B ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines dritten Konfigurationsbeispiels von Source-Gräben.
    • [58C] 58C ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines vierten Konfigurationsbeispiels von Source-Gräben.
    • [58D] 58D ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines fünften Konfigurationsbeispiels von Source-Gräben.
    • [58E] 58E ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines sechsten Konfigurationsbeispiels von Source-Gräben.
    • [58F] 58F ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines siebten Konfigurationsbeispiels von Source-Gräben.
    • [58G] 58G ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines achten Konfigurationsbeispiels von Source-Gräben.
    • [58H] 58H ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines neunten Konfigurationsbeispiels von Source-Gräben.
    • [581]581 ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines zehnten Konfigurationsbeispiels von Source-Gräben.
    • [58J] 58J ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines elften Konfigurationsbeispiels von Source-Gräben.
    • [58K] 58K ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines zwölften Konfigurationsbeispiels von Source-Gräben.
    • [58L] 58L ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines dreizehnten Konfigurationsbeispiels von Source-Gräben.
    • [58M] 58M ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines vierzehnten Konfigurationsbeispiels von Source-Gräben.
    • [58N] 58N ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines fünfzehnten Konfigurationsbeispiels von Source-Gräben.
    • [58O] 58O ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines sechzehnten Konfigurationsbeispiels von Source-Gräben.
    • [58P] 58P ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines siebzehnten Konfigurationsbeispiels von Source-Gräben.
    • [58Q] 58Q ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines achtzehnten Konfigurationsbeispiels von Source-Gräben.
    • [59A] 59A ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines zweiten Konfigurationsbeispiels der aktiven Seitenwand.
    • [59B] 59B ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines dritten Konfigurationsbeispiels der aktiven Seitenwand.
    • [59C] 59C ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und eine vergrößerte Ansicht eines vierten Konfigurationsbeispiels der aktiven Seitenwand.
    • [60A] 60A ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines zweiten Konfigurationsbeispiels der äußeren Hauptfläche.
    • [60B] 60B ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines dritten Konfigurationsbeispiels der äußeren Hauptfläche.
    • [60C] 60C ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines vierten Konfigurationsbeispiels der äußeren Hauptfläche.
    • [61A] 61A ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines zweiten Konfigurationsbeispiels der Seitenwand.
    • [61B] 61B ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines dritten Konfigurationsbeispiels der Seitenwand.
    • [61C] 61C ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines vierten Konfigurationsbeispiels der Seitenwand.
    • [61D] 61D ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines fünften Konfigurationsbeispiels der Seitenwand.
    • [61E] 61E ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines sechsten Konfigurationsbeispiels der Seitenwand.
    • [61F] 61F ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines siebten Konfigurationsbeispiels der Seitenwand.
    • [62A] 62A ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines zweiten Konfigurationsbeispiels des äußeren Tiefbettungsbereichs.
    • [62B] 62B ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines dritten Konfigurationsbeispiels des äußeren Tiefbettungsbereichs.
    • [62C] 62C ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines vierten Konfigurationsbeispiels des äußeren Tiefbettungsbereichs.
    • [63A] 63A ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines zweiten Konfigurationsbeispiels der Feldbegrenzungsstruktur.
    • [63B] 63B ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines dritten Konfigurationsbeispiels der Feldbegrenzungsstruktur.
    • [63C] 63C ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines vierten Konfigurationsbeispiels der Feldbegrenzungsstruktur.
    • [63D] 63D ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines fünften Konfigurationsbeispiels der Feldbegrenzungsstruktur.
    • [64A] 64A ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines zweiten Konfigurationsbeispiels des Ankerlochs.
    • [64B] 64B ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines dritten Konfigurationsbeispiels des Ankerlochs.
    • [64C] 64C ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines vierten Konfigurationsbeispiels des Ankerlochs.
    • [64D] 64D ist eine Draufsicht auf einen Bereich, der 50 entspricht und ist eine Draufsicht auf ein fünftes Konfigurationsbeispiel des Ankerlochs.
    • [65A] 65A ist eine vergrößerte Ansicht eines Bereichs, der 54 entspricht, und ist eine vergrößerte Ansicht eines Beispiels für ein Verfahren zur Herstellung der in 49 dargestellten Halbleitervorrichtung.
    • [65B] 65B ist eine vergrößerte Ansicht eines Schrittes nach dem von 65A.
    • [65C] 65C ist eine vergrößerte Ansicht eines Schrittes nach dem von 65B.
    • [65D] 65D ist eine vergrößerte Ansicht eines Schrittes nach dem von 65C.
    • [65E] 65E ist eine vergrößerte Ansicht eines Schrittes nach dem von 65D.
    • [65F] 65F ist eine vergrößerte Ansicht eines Schrittes nach dem von 65E.
    • [65G] 65G ist eine vergrößerte Ansicht eines Schrittes nach dem von 65F.
    • [65H] 65H ist eine vergrößerte Ansicht eines Schrittes nach dem von 65G.
    • [65I] 651 ist eine vergrößerte Ansicht eines Schrittes nach dem von 65H.
    • [65J] 65J ist eine vergrößerte Ansicht eines Schrittes nach dem von 651.
    • [65K] 65K ist eine vergrößerte Ansicht eines Schrittes nach dem von 65J.
    • [65L] 65L ist eine vergrößerte Ansicht eines Schrittes nach dem von 65K.
    • [65M] 65M ist eine vergrößerte Ansicht eines Schrittes nach dem von 65L.
    • [65N] 65N ist eine vergrößerte Ansicht eines Schrittes nach dem von 65M.
    • [65O] 65O ist eine vergrößerte Ansicht eines Schrittes nach dem von 65N.
    • [65P] 65P ist eine vergrößerte Ansicht eines Schrittes nach dem von 65O.
    • [65Q] 65Q ist eine vergrößerte Ansicht eines Schrittes nach dem von 65P.
    • [65R] 65R ist eine vergrößerte Ansicht eines Schrittes nach dem von 65Q.
    • [65S] 65S ist eine vergrößerte Ansicht eines Schrittes nach dem von 65R.
    • [65T] 65T ist eine vergrößerte Ansicht eines Schrittes nach dem von 65S.
    • [65U] 65U ist eine vergrößerte Ansicht eines Schrittes nach dem von 65T.
    • [65V] 65V ist eine vergrößerte Ansicht eines Schrittes nach dem von 65U.
    • [65] 65 W ist eine vergrößerte Ansicht eines Schrittes nach dem von 65V.
    • [65X] 65X ist eine vergrößerte Ansicht eines Schrittes nach dem von 65W.
    • [65Y] 65Y ist eine vergrößerte Ansicht eines Schrittes nach dem von 65X.
    • [65Z] 65Z ist eine vergrößerte Ansicht eines Schrittes nach dem von 65Y.
    • [66A] 66A ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht eines Beispiels für ein Verfahren zur Herstellung der in 49 dargestellten Halbleitervorrichtung.
    • [66B] 66B ist eine Schnittansicht eines Schrittes nach dem von 66A.
    • [66C] 66C ist eine Schnittansicht eines Schrittes nach dem von 66B.
    • [66D] 66D ist eine Schnittansicht eines Schrittes nach dem von 66C.
    • [66E] 66E ist eine Schnittansicht eines Schrittes nach dem von 66D.
    • [66F] 66F ist eine Schnittansicht eines Schrittes nach dem von 66E.
    • [66G] 66G ist eine Schnittansicht eines Schrittes nach dem von 66F.
    • [66H] 66H ist eine Schnittansicht eines Schrittes nach dem von 66G.
    • [66I] 66I ist eine Schnittansicht eines Schrittes nach dem von 66H.
    • [66J] 66J ist eine Schnittansicht eines Schrittes nach dem von 661.
    • [66K] 66K ist eine Schnittansicht eines Schrittes nach dem von 66J.
    • [66L] 66L ist eine Schnittansicht eines Schrittes nach dem von 66K.
    • [66M] 66M ist eine Schnittansicht eines Schrittes nach dem von 66L.
    • [66N] 66N ist eine Schnittansicht eines Schrittes nach dem von 66M.
    • [66O] 66O ist eine Schnittansicht eines Schrittes nach dem von 66N.
    • [66P] 66P ist eine Schnittansicht eines Schrittes nach dem von 66O.
    • [66Q] 66Q ist eine Schnittansicht eines Schrittes nach dem von 66P.
    • [66R] 66R ist eine Schnittansicht eines Schrittes nach dem von 66Q.
    • [66S] 66S ist eine Schnittdarstellung eines Schrittes nach dem von 66R.
    • [66T] 66T ist eine Schnittansicht eines Schrittes nach dem von 66S.
    • [66U] 66U ist eine Schnittansicht eines Schrittes nach dem von 66T.
    • [66V] 66V ist eine Schnittansicht eines Schrittes nach dem von 66U.
    • [66W] 66W ist eine Schnittansicht eines Schrittes nach dem von 66 V.
    • [66X]66X ist eine Schnittansicht eines Schrittes nach dem von 66W.
    • [66Y] 66Y ist eine Schnittansicht eines Schrittes nach dem von 66X.
    • [66Z] 66Z ist eine Schnittansicht eines Schrittes nach dem von 66Y.
    • [67] 67 ist eine vergrößerte Ansicht eines Bereichs, der 51 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer siebenundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [68] 68 ist eine Schnittansicht entlang der in 67 dargestellten Linie LXVIII-LXVIII.
    • [69] 69 ist eine Schnittansicht entlang der in 67 dargestellten Linie LXIX-LXIX.
    • [70]70 ist eine vergrößerte Ansicht eines in 68 dargestellten Bereichs LXX-LXX.
    • [71] 71 ist eine Grafik der Leck-Strom-Charakteristik für den Fall, dass NiSi als niederohmige Elektrodenschicht eingesetzt wird.
    • [72] 72 ist eine Grafik der Leck-Strom-Charakteristik für den Fall, dass CoSi2 als niederohmige Elektrodenschicht verwendet wird.
    • [73] 73 ist eine Grafik der Leck-Strom-Charakteristik für den Fall, dass TiSi2 als niederohmige Elektrodenschicht verwendet wird.
    • [74A] 74A ist eine vergrößerte Ansicht eines Bereichs, der 70 entspricht, und ist eine vergrößerte Ansicht zur Beschreibung eines Beispiels für ein Verfahren zur Herstellung der in 67 dargestellten Halbleitervorrichtung.
    • [74B] 74B ist eine vergrößerte Ansicht eines Schrittes nach dem von 74A.
    • [74C] 74C ist eine vergrößerte Ansicht eines Schrittes nach dem von 74B.
    • [74D] 74D ist eine vergrößerte Ansicht eines Schrittes nach dem von 74C.
    • [74E] 74E ist eine vergrößerte Ansicht eines Schrittes nach dem von 74D.
    • [74F] 74F ist eine vergrößerte Ansicht eines Schrittes nach dem von 74E.
    • [74G] 74G ist eine vergrößerte Ansicht eines Schrittes nach dem von 74F.
    • [75] 75 ist eine vergrößerte Ansicht eines Bereichs, der 70 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer achtundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [76A] 76A ist eine vergrößerte Ansicht eines Bereichs, der 75 entspricht, und ist eine vergrößerte Ansicht zur Beschreibung eines Beispiels für ein Verfahren zur Herstellung der in 75 dargestellten Halbleitervorrichtung.
    • [76B] 76B ist eine vergrößerte Ansicht eines Schrittes nach dem von 76A.
    • [76C] 76C ist eine vergrößerte Ansicht eines Schrittes nach dem von 76B.
    • [76D] 76D ist eine vergrößerte Ansicht eines Schrittes nach dem von 76C.
    • [76E] 76E ist eine vergrößerte Ansicht eines Schrittes nach dem von 76D.
    • [76F] 76F ist eine vergrößerte Ansicht eines Schrittes nach dem von 76E.
    • [76G] 76G ist eine vergrößerte Ansicht eines Schrittes nach dem von 76F.
    • [77]77 ist eine vergrößerte Ansicht eines Bereichs, der 70 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer neunundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [78A] 78A ist eine vergrößerte Ansicht eines Bereichs, der 77 entspricht, und ist eine vergrößerte Ansicht zur Beschreibung eines Beispiels für ein Verfahren zur Herstellung der in 77 dargestellten Halbleitervorrichtung.
    • [78B] 78B ist eine vergrößerte Ansicht eines Schrittes nach dem von 78A.
    • [78C] 78C ist eine vergrößerte Ansicht eines Schrittes nach dem von 78B.
    • [78D] 78D ist eine vergrößerte Ansicht eines Schrittes nach dem von 78C.
    • [78E] 78E ist eine vergrößerte Ansicht eines Schrittes nach dem von 78D.
    • [78F ist eine vergrößerte Ansicht eines Schrittes nach dem von 78E.
    • [79]79 ist eine vergrößerte Ansicht eines Bereichs, der 70 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer dreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [80]80 ist eine Schnittansicht eines Bereichs, der 69 entspricht, und ist eine Schnittansicht der in 79 dargestellten Halbleitervorrichtung.
    • [81]81 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht der in 79 dargestellten Halbleitervorrichtung.
    • [82A] 82A ist eine vergrößerte Ansicht eines Bereichs, der 79 entspricht, und ist eine vergrößerte Ansicht zur Beschreibung eines Beispiels für ein Verfahren zur Herstellung der in 79 dargestellten Halbleitervorrichtung.
    • [82B] 82B ist eine vergrößerte Ansicht eines Schrittes nach dem von 82A.
    • [82C] 82C ist eine vergrößerte Ansicht eines Schrittes nach dem von 82B.
    • [83] 83 ist eine Unteransicht einer Halbleitervorrichtung gemäß einer einunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung und eine Unteransicht eines ersten Konfigurationsbeispiels von erhöhte Bereichsgruppen.
    • [84A]84A ist ein Diagramm eines zweiten Konfigurationsbeispiels für erhöhte Bereichsgruppen.
    • [84B]84B ist ein Diagramm eines dritten Konfigurationsbeispiels für erhöhte Bereichsgruppen.
    • [84C]84C ist ein Diagramm eines vierten Konfigurationsbeispiels für erhöhte Bereichsgruppen.
    • [84D]84D ist ein Diagramm eines fünften Konfigurationsbeispiels für erhöhte Bereichsgruppen.
    • [85]85 ist eine Schnittansicht eines Bereichs, der 68 entspricht, und ist eine Schnittansicht der in 83 dargestellten Halbleitervorrichtung.
    • [86]86 ist eine Schnittansicht eines Bereichs, der 69 entspricht, und ist eine Schnittansicht der in 83 dargestellten Halbleitervorrichtung.
    • [87]87 ist eine vergrößerte Ansicht eines in 86 dargestellten Bereichs LXXXVII.
    • [88]88 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht der in 83 dargestellten Halbleitervorrichtung.
    • [89]89 ist eine Unteransicht, die der 83 entspricht, und ist eine Unteransicht einer Halbleitervorrichtung gemäß einer zweiunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung. [90]90 ist eine Schnittansicht entsprechend 86 und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer dreiunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [91]91 ist eine vergrößerte Ansicht einer in 90 dargestellten Region XCI.
    • [92]92 ist eine Schnittansicht entsprechend 86 und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer vierunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [93]93 ist eine vergrößerte Ansicht einer in 92 dargestellten Region XCIII.
    • [94]94 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer fünfunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [95]95 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer sechsunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [96]96 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer siebenunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [97]97 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer achtunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [98]98 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer neununddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [99]99 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer vierzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [100]100 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer einundvierzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [101]101 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer zweiundvierzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [102] 102 ist eine vergrößerte Ansicht eines Bereichs, der 51 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer dreiundvierzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [103] 103 ist eine Schnittansicht entlang der in 102 dargestellten Linie CIII-CIII.
    • [104] 104 ist eine vergrößerte Ansicht eines Bereichs, der 51 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer vierundvierzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [105] 105 ist eine vergrößerte Ansicht eines Bereichs, der 54 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer fünfundvierzigsten bevorzugten Ausführungsform der vorliegenden Erfindung.
    • [106] 106 ist eine perspektivische Ansicht, wie durch einen Abdichtungskörper gesehen, eines Halbleitergehäuses, das in der Lage ist, eine der Halbleitervorrichtungen gemäß der ersten bis fünfundvierzigsten bevorzugten Ausführungsformen aufzunehmen.
    • [107]107 ist ein Diagramm einer Einheitszelle eines 4H-SiC-Einkristalls, der auf die bevorzugten Ausführungsformen der vorliegenden Erfindung angewendet wird.
    • [108] 108 ist eine Draufsicht auf eine Siliziumebene der Einheitszelle des in 107 dargestellten 4H-SiC-Einkristalls.
  • Beschreibung der Ausführungsbeispiele
  • 1 ist eine Draufsicht auf eine Halbleitervorrichtung 1 gemäß einer ersten bevorzugten Ausführungsform der vorliegenden Erfindung. 2 ist eine Schnittansicht entlang der Linie II-II von 1.
  • Die Halbleitervorrichtung 1 ist eine Schaltvorrichtung, die einen vertikalen MISFET (Metal Insulator Semiconductor Field Effect Transistor) beinhaltet. Auf 1 und 2 bezugnehmend, weist die Halbleitervorrichtung 1 eine n-artige SiC-Halbleiterschicht 2 auf, die einen SiC-Einkristall (Siliziumkarbid) beinhaltet.
  • Die SiC-Halbleiterschicht 2 beinhaltet eine erste Hauptfläche 3 auf einer Seite und eine zweite Hauptfläche 4 auf einer anderen Seite. Die SiC-Halbleiterschicht 2 weist eine geschichtete Struktur auf, die in dieser Ausführungsform ein SiC-Halbleitersubstrat 5 mit einem SiC-Einkristall und eine n-artige SiC-Epitaxialschicht 6 mit einem SiC-Einkristall beinhaltet. Die zweite Hauptfläche 4 der SiC-Halbleiterschicht 2 wird durch das SiC-Halbleitersubstrat 5 gebildet. Die erste Hauptfläche 3 der SiC-Halbleiterschicht 2 wird durch die SiC-Epitaxialschicht 6 gebildet.
  • Eine Drain-Elektrode 7 ist mit der zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2 verbunden. Das SiC-Halbleitersubstrat 5 ist als n+-artiger Drain-Bereich ausgebildet. Die SiC-Epitaxialschicht 6 ist als n-artiger Drain-Driftbereich ausgebildet.
  • Eine n-artige Verunreinigungskonzentration des SiC-Halbleitersubstrats 5 sollte nicht weniger als 1,0×1018 CM-3 und nicht mehr als 1,0×1021 cm-3 betragen. Eine n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 6 sollte nicht weniger als 1,0×1015 cm-3 und nicht mehr als 1,0×1017 cm-3 betragen. Nachfolgend in der vorliegenden Beschreibung bezieht sich „Verunreinigungskonzentration“ auf einen Spitzenwert einer Verunreinigungskonzentration.
  • Mit Bezug auf 1 und 2 ist in der ersten Hauptfläche 3 der SiC-Halbleiterschicht 2 eine Vielzahl von Gate-Graben-Strukturen 10 und eine Vielzahl von Source-Graben-Strukturen 11 gebildet. Die Gate-Graben-Strukturen 10 und die Source-Graben-Strukturen 11 sind abwechselnd in Abständen voneinander entlang einer beliebigen ersten Richtung X gebildet.
  • Die Grabengate-Strukturen 10 und die Source-Graben-Strukturen 11 sind in Bandformen ausgebildet, die sich entlang einer zweiten Richtung Y orthogonal zur ersten Richtung X erstrecken. Vorzugsweise ist die erste Richtung X eine [11-20] Richtung und die zweite Richtung Y eine [1-100] Richtung.
  • Eine Streifenstruktur, die die Vielzahl von Gate-Graben-Strukturen 10 und die Vielzahl von Source-Graben-Strukturen 11 beinhaltet, ist in der ersten Hauptfläche 3 der SiC-Halbleiterschicht 2 ausgebildet. In Bezug auf die erste Richtung X sollte ein Abstand zwischen der Gate-Graben-Struktur 10 und der Source-Graben-Struktur 11 nicht weniger als 0,3 µm und nicht mehr als 1,0 µm betragen.
  • Jede Gate-Graben-Struktur 10 beinhaltet einen Gate-Graben 12, eine Gate-Isolierschicht 13 und eine Gate-Elektrodenschicht 14. In 1 ist die Gate-Elektrodenschicht 14 dargestellt, wobei aus Gründen der Übersichtlichkeit eine Schraffur aufgebracht ist.
  • Der Gate-Graben 12 wird durch Graben in die erste Hauptfläche 3 der SiC-Halbleiterschicht 2 in Richtung der zweiten Hauptflächenseite 4 gebildet. Der Gate-Graben 12 beinhaltet eine erste Seitenwand 15 und eine erste Bodenwand 16.
  • Die Gate-Isolierschicht 13 ist entlang der ersten Seitenwand 15, der ersten Bodenwand 16 und eines Eckabschnitts 17, der die erste Seitenwand 15 und die erste Bodenwand 16 im Gate-Graben 12 verbindet, in Filmform ausgebildet. Die Gate-Isolierschicht 13 definiert einen vertieften Raum im Inneren des Gate-Grabens 12.
  • Die Gate-Isolierschicht 13 kann Siliziumoxid beinhalten. Die Gate-Isolierschicht 13 kann neben Siliziumoxid mindestens eines der Materialien aus undotiertem Silizium, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid oder Aluminiumoxynitrid beinhalten.
  • Die Gate-Elektrodenschicht 14 ist in den Gate-Graben 12 über die Gate-Isolierschicht 13 eingebettet. Genauer gesagt, ist die Gate-Elektrodenschicht 14 in den durch die Gate-Isolierschicht 13 definierten vertieften Raum eingebettet.
  • Die Gate-Elektrodenschicht 14 kann ein leitfähiges Polysilizium beinhalten. Die Gate-Elektrodenschicht 14 kann neben dem leitfähigen Polysilizium mindestens eines der Materialien aus Titan, Nickel, Kupfer, Aluminium, Silber, Gold, Titannitrid oder Wolfram beinhalten.
  • Jede Source-Graben-Struktur 11 beinhaltet einen Source-Graben 18, eine Barrierebildungsschicht 19, eine Source-Elektrodenschicht 20 und einen p-artigen Tiefbettungsbereich 21. In 1 ist die Source-Elektrodenschicht 20 dargestellt, wobei aus Gründen der Übersichtlichkeit eine Schraffur aufgebracht ist. Der Tiefbettungsbereich 21 wird auch als Stehspannungshaltebereich bezeichnet.
  • Der Source-Graben 18 wird durch Graben in die erste Hauptfläche 3 der SiC-Halbleiterschicht 2 in Richtung der zweiten Hauptflächenseite 4 gebildet. Der Source-Graben 18 beinhaltet eine zweite Seitenwand 22 und eine zweite Bodenwand 23.
  • Die zweite Seitenwand 22 des Source-Grabens 18 beinhaltet einen ersten Wandabschnitt 24 und einen zweiten Wandabschnitt 25. Der erste Wandabschnitt 24 des Source-Grabens 18 ist auf der ersten Hauptflächenseite 3 der SiC-Halbleiterschicht 2 in Bezug auf die erste Bodenwand 16 des Gate-Grabens 12 positioniert. Das heißt, der erste Wandabschnitt 24 ist ein Abschnitt, der mit dem Gate-Graben 12 in einer seitlichen Richtung parallel zur ersten Hauptfläche 3 der SiC-Halbleiterschicht 2 überlappt.
  • Der zweite Wandabschnitt 25 des Source-Grabens 18 ist auf der zweiten Hauptflächenseite 4 der SiC-Halbleiterschicht 2 in Bezug auf die zweite Bodenwand 23 des Gate-Grabens 12 positioniert. Das heißt, der zweite Wandabschnitt 25 ist ein Abschnitt des Source-Grabens 18, der in einem Bereich an der zweiten Hauptflächenseite 4 der SiC-Halbleiterschicht 2 in Bezug auf die zweite Bodenwand 23 des Gate-Grabens 12 positioniert ist.
  • In Bezug auf eine Dickenrichtung der SiC-Halbleiterschicht 2 ist eine Länge des zweiten Wandabschnitts 25 des Source-Grabens 18 größer als eine Länge des ersten Wandabschnitts 24 des Source-Grabens 18. In Bezug auf die Dickenrichtung der SiC-Halbleiterschicht 2 ist die zweite Bodenwand 23 des Source-Grabens 18 in einem Bereich zwischen der ersten Bodenwand 16 des Gattergrabens 12 und der zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2 positioniert.
  • Die zweite Bodenwand 23 des Source-Grabens 18 ist in dieser Ausführungsform in der SiC-Epitaxialschicht 6 positioniert. Die zweite Bodenwand 23 des Source-Grabens 18 kann im SiC-Halbleitersubstrat 5 positioniert sein.
  • Die Barrierebildungsschicht 19 ist entlang der zweiten Seitenwand 22, der zweiten Bodenwand 23 und eines Eckabschnitts 26, der die zweite Seitenwand 22 und die zweite Bodenwand 23 im Source-Graben 18 verbindet, in Filmform ausgebildet. Die Barrierebildungsschicht 19 definiert einen vertieften Raum im Source-Graben 18.
  • Die Barrierebildungsschicht 19 besteht aus einem Material, das sich von einem leitenden Material der Source-Elektrodenschicht 20 unterscheidet. Die Barrierebildungsschicht 19 weist eine höhere Potentialbarriere auf als eine Potentialbarriere zwischen der Source-Elektrodenschicht 20 und dem Tiefbettungsbereich 21.
  • Eine leitende Barrierebildungsschicht kann als Barrierebildungsschicht 19 verwendet werden. Die leitende Barrierebildungsschicht kann mindestens eines der Materialien: leitendes Polysilizium, Wolfram, Platin, Nickel, Kobalt oder Molybdän beinhalten.
  • Eine isolierende Barrierebildungsschicht kann als Barrierebildungsschicht 19 verwendet werden. Die isolierende Barrierebildungsschicht kann mindestens eines der Materialien: undotiertes Silizium, Siliziumoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid oder Aluminiumoxynitrid beinhalten. Ein Beispiel, bei dem eine isolierende Barrierebildungsschicht als Barrierebildungsschicht 19 gebildet ist, ist in 2 dargestellt.
  • Die Barrierebildungsschicht 19 beinhaltet insbesondere Siliziumoxid. Die Barrierebildungsschicht 19 und die Gate-Isolierschicht 13 werden vorzugsweise aus dem gleichen Material hergestellt. In diesem Fall sind eine Dicke der Barrierebildungsschicht 19 und eine Dicke der Gate-Isolierschicht 13 vorzugsweise gleich. In einem Fall, in dem die Barrierebildungsschicht 19 und die Gate-Isolierschicht 13 aus Siliziumoxid bestehen, können die Barrierebildungsschicht 19 und die Gate-Isolierschicht 13 gleichzeitig durch ein thermisches Oxidationsverfahren gebildet werden.
  • Die Source-Elektrodenschicht 20 ist in den vertieften Raum des Source-Grabens 18 über die Barrierebildungsschicht 19 eingebettet. Die Source-Elektrodenschicht 20 kann ein leitfähiges Polysilizium beinhalten. Die Source-Elektrodenschicht 20 kann aus einem n-artigen Polysilizium, dotiert mit einer n-artigen Verunreinigung, oder einem p-artigen Polysilizium, dotiert mit einer p-artigen Verunreinigung, bestehen.
  • Die Source-Elektrodenschicht 20 kann neben einem leitfähigen Polysilizium mindestens eines der Materialien: Titan, Nickel, Kupfer, Aluminium, Silber, Gold, Titannitrid oder Wolfram beinhalten.
  • Die Source-Elektrodenschicht 20 kann aus dem gleichen leitenden Material wie die Gate-Elektrodenschicht 14 bestehen. In diesem Fall können die Gate-Elektrodenschicht 14 und die Source-Elektrodenschicht 20 gleichzeitig gebildet werden. Offensichtlich kann die Source-Elektrodenschicht 20 aus einem leitfähigen Material bestehen, das sich von der Gate-Elektrodenschicht 14 unterscheidet.
  • Der Tiefbettungsbereich 21 ist in einem Bereich der SiC-Halbleiterschicht 2 entlang des Source-Grabens 18 ausgebildet. Eine p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 21 sollte nicht weniger als 1,0×1017 cm-3 und nicht mehr als 1,0×1019 cm-3 betragen.
  • Jeder Tiefbettungsbereich 21 ist in Bereichen der SiC-Halbleiterschicht 2 entlang der zweiten Seitenwand 22 des Source-Grabens 18 ausgebildet. Der Tiefbettungsbereich 21 ist in einem Bereich der SiC-Halbleiterschicht 2 entlang der zweiten Bodenwand 23 des Source-Grabens 18 ausgebildet.
  • Jeder Tiefbettungsbereich 21 wird in dieser Ausführungsform kontinuierlich in einem Bereich der SiC-Halbleiterschicht 2 entlang der zweiten Seitenwand 22, des Eckabschnitts 26 und der zweiten Bodenwand 23 des Source-Grabens 18 gebildet. Der Tiefbettungsbereich 21 beinhaltet einen ersten Bereich 27 und einen zweiten Bereich 28 an Abschnitten entlang der zweiten Seitenwand 22 des Source-Grabens 18.
  • Der erste Bereich 27 des Tiefbettungsbereichs 21 ist entlang des ersten Wandabschnitts 24 der zweiten Seitenwand 22 des Source-Grabens 18 ausgebildet. Der zweite Bereich 28 des Tiefbettungsbereichs 21 ist entlang des zweiten Wandabschnitts 25 der zweiten Seitenwand 22 des Source-Grabens 18 ausgebildet. In Bezug auf die Dickenrichtung der SiC-Halbleiterschicht 2 ist eine Länge des zweiten Bereichs 28 des Tiefbettungsbereichs 21 größer als eine Länge des ersten Bereichs 27 des Tiefbettungsbereichs 21.
  • Eine Dicke eines Abschnitts des Tiefbettungsbereichs 21 entlang der zweiten Bodenwand 23 des Source-Grabens 18 sollte nicht kleiner sein als eine Dicke der Abschnitte des Tiefbettungsbereichs 21 entlang der zweiten Seitenwand 22 des Source-Grabens 18.
  • Ein Abschnitt des Tiefbettungsbereichs 21 entlang der zweiten Bodenwand 23 des Source-Grabens 18 kann einen Grenzbereich zwischen dem SiC-Halbleitersubstrat 5 und der SiC-Epitaxialschicht 6 überbrücken und innerhalb des SiC-Halbleitersubstrats 5 positioniert sein.
  • An Abschnitten der SiC-Halbleiterschicht 2 entlang der zweiten Bodenwände 23 der Source-Gräben 18 wird die p-artige Verunreinigung entlang einer Richtung senkrecht zur ersten Hauptfläche 3 der SiC-Halbleiterschicht 2 implantiert. Andererseits wird in Abschnitten der SiC-Halbleiterschicht 2 entlang der zweiten Seitenwand 22 der Source-Gräben 18 die p-artige Verunreinigung in einem geneigten Zustand in Bezug auf die erste Hauptfläche 3 der SiC-Halbleiterschicht 2 implantiert.
  • Daher ist an den Abschnitten der SiC-Halbleiterschicht 2 entlang der zweiten Bodenwände 23 der Source-Gräben 18 die p-artige Verunreinigung in tiefere Positionen implantiert als an den Abschnitten entlang der zweiten Seitenwände 22 der Source-Gräben 18. Folglich entsteht in jedem Tiefbettungsbereich 21 ein Dickenunterschied zwischen dem Abschnitt entlang der zweiten Bodenwand 23 des Source-Grabens 18 und den Abschnitten entlang der zweiten Seitenwand 22 des Source-Grabens 18.
  • In einem Oberflächenschichtabschnitt der ersten Hauptfläche 3 der SiC-Halbleiterschicht 2 ist ein p-artiger Körperbereich 30 ausgebildet. Der Körperbereich 30 wird in Bereichen zwischen den Gate-Gräben 12 und den Source-Gräben 18 gebildet. Der Körperbereich 30 ist in einer Bandform ausgebildet, die sich in der Draufsicht entlang der zweiten Richtung Y erstreckt.
  • Der Körperbereich 30 ist von der ersten Seitenwand 15 der Gate-Gräben 12 und der zweiten Seitenwand 22 der Source-Gräben 18 freigelegt. Der Körperbereich 30 ist durchgängig zur ersten Region 27 der Tiefbettungsbereiche 21.
  • Eine p-artige Verunreinigungskonzentration der Körperbereiche 30 sollte nicht weniger als 1,0×1016 cm-3 und nicht mehr als 1,0×1019 cm-3 betragen. Die p-artige Verunreinigungskonzentration der Körperbereiche 30 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration der Tiefbettungsbereiche 21 sein. Die p-artige Verunreinigungskonzentration der Körperbereiche 30 kann höher sein als die p-artige Verunreinigungskonzentration der Tiefbettungsbereiche 21.
  • n+-artige Source-Bereiche 31 sind in einem Oberflächenschichtabschnitt des Körperbereichs 30 gebildet sind. Die Source-Bereich 31 werden in Bereichen des Oberflächenschichtabschnitts des Körperbereichs 30 entlang der ersten Seitenwand 15 der Gate-Gräben 12 gebildet. Die Source-Bereich 31 sind von der ersten Seitenwand 15 der Gate-Gräben 12 freigelegt.
  • Die Source-Bereich 31 können in Bandformen gebildet werden, die sich in der Draufsicht entlang der zweiten Richtung Y erstrecken. Obwohl nicht veranschaulicht, kann jeder Source-Bereich 31 einen Abschnitt beinhalten, der von einer zweiten Seitenwand 22 eines Source-Graben 18 freigelegt ist.
  • Eine Breite WS jedes Source-Bereichs 31 sollte nicht weniger als 0,2 µm und nicht mehr als 0,6 µm betragen (z.B. etwa 0,4 µm). Die Breite WS ist eine Breite des Source-Bereichs 31 entlang der ersten Richtung X in dieser Ausführungsform. Eine n-artige Verunreinigungskonzentration des Source-Bereichs 31 sollte nicht weniger als 1,0×1018 cm-3 und nicht mehr als 1, 0×1021 cm-3 betragen.
  • Eine Vielzahl von p+-artigen Kontaktbereichen 32 ist im Oberflächenschichtabschnitt des Körperbereichs 30 ausgebildet. Die Kontaktbereiche 32 sind in Bereichen des Oberflächenschichtabschnitts des Körperbereichs 30 entlang der zweiten Seitenwand 22 der Source-Gräben 18 ausgebildet. Die Kontaktbereiche 32 sind von der zweiten Seitenwand 22 der Source-Gräben 18 freigelegt.
  • Die Kontaktbereiche 32 können mit den Source-Bereichen 31 verbunden werden. Die Kontaktbereiche 32 können in Bandformen gebildet sein, die sich in der Draufsicht entlang der zweiten Richtung Y erstrecken. Der Kontaktbereich 32 kann einen Abschnitt beinhalten, der von der ersten Seitenwand 15 des angrenzenden Gate-Grabens 12 freiliegt.
  • Eine Breite WC des Kontaktbereichs 32 sollte nicht weniger als 0,1 µm und nicht mehr als 0,4 µm betragen (z.B. etwa 0,2 µm). Die Breite WC ist eine Breite des Kontaktbereichs 32 entlang der ersten Richtung X in dieser Ausführungsform. Eine p-artige Verunreinigungskonzentration des Kontaktbereichs 32 sollte nicht weniger als 1, 0×1018 cm-3 und nicht mehr als 1, 0×1021 cm-3 betragen.
  • Auf der ersten Hauptfläche 3 der SiC-Halbleiterschicht 2 ist eine Isolierschicht 40 ausgebildet. Die Isolierschicht 40 bedeckt insgesamt die Gate-Graben-Strukturen 10. In der Isolierschicht 40 sind Kontaktlöcher 41 ausgebildet. Die Kontaktlöcher 41 legen selektiv die Source-Graben-Strukturen 11, die Source-Bereiche 31 und die Kontaktbereiche 32 frei.
  • Auf der Isolierschicht 40 ist eine Hauptoberflächen-Source-Elektrode 42 ausgebildet. Die Hauptoberflächen-Source-Elektrode 42 tritt von oberhalb der Isolierschicht 40 in die Kontaktlöcher 41 ein. Die Hauptoberflächen-Source-Elektrode 42 ist elektrisch mit den Source-Elektrodenschicht 20, den Source-Bereichen 31 und den Kontaktbereichen 32 innerhalb der Kontaktlöcher 41 verbunden.
  • Die Hauptoberflächen-Source-Elektrode 42 kann aus dem gleichen leitenden Material wie die Source-Elektrodenschicht 20 sein. Die Hauptoberflächen-Source-Elektrode 42 kann aus einem leitfähigen Material hergestellt sein, das sich von der Source-Elektrodenschicht 20 unterscheidet.
  • Die Source-Elektrodenschicht 20 beinhaltet, in dieser Ausführungsform, ein n-artiges Polysilizium oder ein p-artiges Polysilizium, und die Hauptoberflächen-Source-Elektrode 42 beinhaltet Aluminium oder ein Metallmaterial, das Aluminium als Hauptkomponente enthält. Die Hauptoberflächen-Source-Elektrode 42 kann mindestens eines der Materialien: leitendes Polysilizium, Titan, Nickel, Kupfer, Aluminium, Silber, Gold, Titannitrid oder Wolfram beinhalten.
  • Die Hauptoberflächen-Source-Elektrode 42 kann durch eine Elektrodenschicht gebildet werden, die integral zu den Source-Elektrodenschichten 20 ausgebildet ist. In diesem Fall können die Source-Elektrodenschichten 20 und die Hauptoberflächen-Source-Elektrode 42 durch gemeinsame Schritte gebildet werden.
  • Die Abmessungen der Gate-Graben-Strukturen 10 und die Abmessungen der Source-Graben-Strukturen 11 sollen nun konkret beschrieben werden.
  • Die Gate-Graben-Struktur 10 weist ein Seitenverhältnis D1/W1 auf. Das Seitenverhältnis D1/W1 der Gate-Graben-Struktur 10 ist definiert durch ein Verhältnis einer Tiefe D1 der Gate-Graben-Struktur 10 zu einer Breite W1 der Gate-Graben-Struktur 10.
  • Die Breite W1 ist eine Breite der Gate-Graben-Struktur 10 entlang der ersten Richtung X in dieser Ausführungsform. Das Seitenverhältnis D1/W1 der Gate-Graben-Struktur 10 ist auch ein Seitenverhältnis des Gate-Grabens 12.
  • Das Seitenverhältnis D1/W1 der Gate-Graben-Struktur 10 sollte nicht weniger als 0,25 und nicht mehr als 15,0 betragen. Die Breite W1 der Gate-Graben-Struktur 10 sollte nicht weniger als 0,2 µm und nicht mehr als 2,0 µm betragen (z.B. etwa 0,4 µm). Die Tiefe D1 der Gate-Graben-Struktur 10 sollte nicht weniger als 0,5 µm und nicht mehr als 3,0 µm betragen (z.B. etwa 1,0 µm).
  • Die Source-Graben-Struktur 11 weist ein Seitenverhältnis D2/W2 auf. Das Seitenverhältnis D2/W2 der Source-Graben-Struktur 11 ist ein Verhältnis von einer Tiefe D2 der Source-Graben-Struktur 11 zu einer Breite W2 der Source-Graben-Struktur 11.
  • Die Breite W2 der Source-Graben-Struktur 11 ist eine Summe aus einer Breite WST des Source-Grabens 18, einer ersten Breite Wα des Tiefbettungsbereichs 21 und einer zweiten Breite Wβ des Tiefbettungsbereichs 21 (W2=WST+Wα+Wβ).
  • Die Breite WST ist eine Breite des Source-Grabens 18 entlang der ersten Richtung X in dieser Ausführungsform. Die erste Breite W α ist eine Breite, entlang der ersten Richtung X, eines Abschnitts des Tiefbettungsbereichs 21 entlang der zweiten Seitenwand 22 auf einer Seite des Source-Grabens18 in dieser Ausführungsform. Die zweite Breite Wβ ist eine Breite, entlang der ersten Richtung X, eines Abschnitts des Tiefbettungsbereichs 21 entlang der zweiten Seitenwand 22 auf der anderen Seite des Source-Grabens 18, in dieser Ausführungsform.
  • Das Seitenverhältnis D2/W2 der Source-Graben-Struktur 11 ist größer als das Seitenverhältnis D1/W1 der Gate-Graben-Struktur 10. Das Seitenverhältnis D2/W2 der Source-Graben-Struktur 11 sollte nicht weniger als 0,5 und nicht mehr als 18,0 betragen.
  • Ein Verhältnis D2/D1 der Tiefe D2 der Source-Graben-Struktur 11 in Bezug auf die Tiefe D1 der Gate-Graben-Struktur 10 sollte nicht weniger als 1,5 und nicht mehr als 4,0 betragen. Eine Stehspannungshaltewirkung durch eine SJ-Struktur (Super-Junction) kann durch Vergrößerung der Tiefe D2 der Source-Graben-Struktur 11 verbessert werden.
  • Die Breite W2 der Source-Graben-Struktur 11 sollte nicht weniger als 0,6 µm und nicht mehr als 2,4 µm betragen (z.B. etwa 0,8 µm). Die Tiefe D2 der Source-Graben-Struktur 11 sollte nicht weniger als 1,5 µm und nicht mehr als 11 µm betragen (z.B. etwa 2,5 µm). Die Breite W2 der Source-Graben-Struktur 11 sollte gleich der Breite W1 der Gate-Graben-Struktur 10 sein. Die Breite W2 der Source-Graben-Struktur 11 sollte sich von der Breite W1 der Gate-Graben-Struktur 10 unterscheiden.
  • Bei der Source-Graben-Struktur 11 hat der Source-Graben 18 ein Seitenverhältnis DST/WST. Das Seitenverhältnis DST/WST des Source-Grabens 18 ist ein Verhältnis der Tiefe DST des Source-Grabens 18 zur Breite WST des Source-Grabens 18.
  • Das Seitenverhältnis DST/WST des Source-Grabens 18 ist größer als das Seitenverhältnis D1/W1 der Gate-Graben-Struktur 10. Das Seitenverhältnis DST/WST des Source-Grabens 18 sollte nicht weniger als 0,5 und nicht mehr als 18,0 betragen.
  • Die Breite WST des Source-Graben 18 sollte nicht weniger als 0,2 µm und nicht mehr als 2,0 µm betragen (z.B. etwa 0,4 um) . Die Breite WST des Source-Grabens 18 kann gleich der Breite W1 des Gate-Grabens 12 (WST=W1) sein.
  • Wenn die Breite WST des Source-Grabens 18 oder die Breite W1 des Gate-Grabens 12 in einer Tiefenrichtung unterschiedlich ist, sind die Breite WST und die Breite W1 als Breiten der Öffnungsabschnitte definiert. Die Tiefe DST des Source-Grabens 18 sollte nicht weniger als 1,0 µm und nicht mehr als 10 µm betragen (z.B. etwa 2,0 µm).
  • Ein Verhältnis der Tiefe DST des Source-Grabens 18 zur Tiefe D1 der Gate-Graben-Struktur 10 (Gate-Graben 12) ist vorzugsweise nicht kleiner als 2. Das Verhältnis DST/D1 der Tiefe DST des Source-Grabens 18 zur Tiefe D1 der Gate-Graben-Struktur 10 kann 4,0 überschreiten. In diesem Fall muss die Haltbarkeit einer Resistmaske, die beim Bilden der Source-Gräben 18 durch ein Ätzverfahren verwendet wird, berücksichtigt werden.
  • Wenn beispielsweise die Tiefe D1 der Gate-Graben-Struktur 10 etwa 3,0 µm beträgt und das Verhältnis DST/D1 4 übersteigt, kann davon ausgegangen werden, dass sich die Resistmaske einer Haltbarkeitsgrenze nähern oder die Haltbarkeitsgrenze überschreiten durch das Ätzen. Wenn die Resistmaske die Haltbarkeitsgrenze überschreitet, kommt es zu unerwünschten Ätzungen der SiC-Halbleiterschicht 2.
  • Es ist daher vorzuziehen, dass das Verhältnis DST/D1 der Tiefe DST des Source-Grabens 18 in Bezug auf die Tiefe D1 der Gate-Graben-Struktur 10 größer als 1,0 und nicht größer als 4,0 ist. Wenn das Verhältnis DST/D1 in diesem Bereich liegt, können die Source-Gräben 18 entsprechend gebildet werden.
  • 3 ist eine Schnittansicht zur Beschreibung eines Betriebs der Halbleitervorrichtung 1 aus 1. In 3 sind Strukturen, die mit denen von 2 identisch sind, mit den gleichen Referenzsymbolen versehen.
  • Bei der Halbleitervorrichtung 1 sind in Grenzbereichen zwischen der SiC-Halbleiterschicht 2 und den Tiefbettungsbereichen 21 pn-Übergangsabschnitte 45 gebildet. Wenn die Halbleitervorrichtung 1 von einem Ein-Zustand in einen Aus-Zustand übergeht, breiten sich die Verarmungsschichten 46 in Richtung der SiC-Halbleiterschicht 2 von den pn-Übergangsabschnitten 45 aus. In 3 werden die Verarmungsschichten 46 durch abwechselnd lange und zwei kurze gestrichelte Linien dargestellt.
  • Jeder Tiefbettungsbereich 21 beinhaltet den ersten Bereich 27 und den zweiten Bereich 28. Der erste Bereich 27 ist entlang des ersten Wandabschnitts 24 der zweiten Seitenwand 22 der Source-Gräben 18 ausgebildet. Der zweite Bereich 28 ist entlang des zweiten Wandabschnitts 25 der zweiten Seitenwand 22 der Source-Gräben 18 ausgebildet.
  • Die Verarmungsschichten 46 von den pn-Übergangsabschnitten 45 bereiten sich auf Bereiche der SiC-Halbleiterschicht 2 aus, die weiter in Richtung der ersten Hauptflächenseite 3 verlaufen als die ersten Bodenwände 16 der Gate-Gräben 12. Die Verarmungsschichten 46 von den pn-Übergangsabschnitten 45 breiten sich auf Bereiche der SiC-Halbleiterschicht 2 aus, die weiter in Richtung der zweiten Hauptflächenseite 4 verlaufen als die ersten Bodenwände 16 der Gate-Gräben 12.
  • Beim Umschalten der Halbleitervorrichtung 1 vom Ein-Zustand in den Aus-Zustand werden die Strompfade eines Kurzschlussstroms, der von der Drain-Elektrode 7 zu den Source-Elektrodenschicht 20 fließt, durch die Verarmungsschicht 46 begrenzt. Die Zeit bis zum einem Ausfall der Halbleitervorrichtung 1 kann dadurch verzögert werden.
  • Insbesondere bei der Halbleitervorrichtung 1 ist das Seitenverhältnis D2/W2 der Source-Graben-Struktur 11 größer als das Seitenverhältnis D1/W1 der Gate-Graben-Struktur 10. Das Seitenverhältnis D2/W2 der Source-Graben-Struktur 11 ist nicht kleiner als 0,5 und nicht größer als 18,0.
  • Darüber hinaus ist das Verhältnis D2/D1 der Tiefe D2 der Source-Graben-Struktur 11 in Bezug auf die Tiefe D1 der Gate-Graben-Struktur 10 nicht kleiner als 1,5 und nicht größer als 4,0. In Bezug auf die Dickenrichtung der SiC-Halbleiterschicht 2 ist die Länge des zweiten Bereichs 28 des Tiefbettungsbereichs 21 größer als die Länge des ersten Bereichs 27 des Tiefbettungsbereichs 21.
  • Daher kann in der SiC-Halbleiterschicht 2 eine Proportion der Bereiche, die von den Verarmungsschichten 46 eingenommen werden und sich auf Bereiche an der zweiten Hauptflächenseite 4 ausbreiten, zuverlässig mehr erhöht werden als eine Proportion der Bereiche, die von den Verarmungsschichten 46 eingenommen werden, die sich auf Bereiche an der ersten Hauptflächenseite 3 ausbreiten. Damit können die Strompfade des Kurzschlussstroms in Bereichen an der Drain-Elektrodenseite 7 zuverlässig eingeengt werden.
  • Die Verarmungsschichten 46 aus den pn-Übergangsabschnitten 45 können sich mit den ersten Bodenwänden 16 der Gate-Gräben 12 überlappen. Die Verarmungsschichten 46 an den zweiten Bereichsseiten 28 der Tiefbettungsbereiche 21 können sich mit den ersten Bodenwänden 16 der Gate-Gräben 12 überlappen.
  • Mit dieser Struktur können die Strompfade des Kurzschlussstroms in den Bereichen an der Drain-Elektrodenseite 7 zuverlässig eingeengt werden. Offensichtlich können sich die Verarmungsschichten 46 an den ersten Bereichsseiten 27 der Tiefbettungsbereiche 21 mit den ersten Bodenwänden 16 der Gate-Gräben 12 überlappen.
  • Außerdem können mit der Halbleitervorrichtung 1 die Bereiche der SiC-Halbleiterschicht 2, die von den Verarmungsschichten 46 eingenommen sind, vergrößert und damit eine Rückführkapazität Crss umgekehrt reduziert werden. Die Rückführkapazität Crss ist eine statische Kapazität zwischen den Gate-Elektrodenschichten 14 und der Drain-Elektrode 7.
  • Wie vorstehend beschrieben, kann mit der Halbleitervorrichtung 1 eine Kurzschlussfestigkeit verbessert und die Rückführkapazität Crss reduziert werden.
  • Außerdem, bei der Halbleitervorrichtung 1, sind die Barrierebildungsschicht 19 innerhalb der Source-Gräben 18 gebildet. Die Barrierebildungsschicht 19 weist eine höhere Potentialbarriere auf als die Potentialbarriere zwischen dem Tiefbettungsbereich 21 und der Source-Elektrodenschicht 20.
  • Das Auftreten von Durchschlägen kann somit auch dann unterdrückt werden, wenn eine Verarmungsschicht 46, die sich von einem pn-Übergangsabschnitt 45 zwischen der SiC-Halbleiterschicht 2 und einem Tiefbettungsbereich 21 ausbreitet, mit einer Innenwandoberfläche eines Source-Grabens 18 in Kontakt kommt. Ein Leckstrom durch Durchschlag kann dadurch unterdrückt werden.
  • Wenn die Barrierebildungsschichten 19 nicht vorhanden sind, besteht die Tendenz, Durschläge vornehmlich an dem Eckabschnitt 26 der Source-Gräben 18 zu beobachten. Dies liegt daran, dass die Verarmungsschicht 46 sich weiter entlang der zweiten Bodenwände 23 der Source-Gräben 18 von den zweiten Seitenwänden 22 der Source-Gräben 18 ausbreiten würde.
  • Daher ist bei der Halbleitervorrichtung 1 die Innenwandoberfläche der Source-Gräben 18 einschließlich der Eckabschnitte 26 durch die Barrierebildungsschichten 19 abgedeckt. Das Auftreten von Durchschlägen an den Source-Gräben 18 kann so effektiv unterdrückt werden.
  • Bei der Halbleitervorrichtung 1 ist zwar die Verarmungsschicht 46 in vergleichsweise weiten Bereichen der SiC-Halbleiterschicht 2 aus konstruktiver Sicht in Bezug auf die Kurzschlussfestigkeit und die Rückführkapazität Crss gebildet, jedoch kann der Leckstrom aufgrund der Verarmungsschicht 46 durch die Barrierebildungsschichten 19 entsprechend unterdrückt werden.
  • 4 ist ein Diagramm der Drainstrom-zu-Drainspannung-Charakteristik der Halbleitervorrichtung 1 von 1. In 4 zeigt die Ordinate einen Drain-Strom ID[A/cm2] und die Abszisse eine Drainspannung VD[V] an. Der Drainstrom ID ist der Strom (Kurzschlussstrom), der zwischen der Drain-Elektrode 7 und den Source-Elektrodenschichten 20 fließt.
  • Eine Kurve L1 und eine Kurve L2 sind in 4 dargestellt. Die Kurve L1 und die Kurve L2 wurden beide durch Simulation bestimmt. Die Kurve L1 und die Kurve L2 zeigen Änderungen des Drainstroms ID an, wenn die Drainspannung VD eines vorbestimmten Bereichs an die Drain-Elektrode 7 angelegt ist. Die Drainspannung VD wurde in einem Bereich von 0 V bis 1000 V verändert.
  • Die Kurve L1 zeigt die Drainstrom-zu-Drainspannung-Charakteristik einer Halbleitervorrichtung gemäß einem Referenzbeispiel. Die Kurve L2 zeigt die Drainstrom-zu-Drainspannung-Charakteristik der Halbleitervorrichtung 1. Die Halbleitervorrichtung nach dem Referenzbeispiel hat die gleiche Struktur wie die Halbleitervorrichtung 1, mit der Ausnahme, dass die Tiefe D2 des Source-Grabens 18 gleich der Tiefe D1 des Gate-Grabens 12 ist.
  • Bezugnehmend auf die Kurve L1 mit einer Halbleitervorrichtung gemäß dem Referenzbeispiel, überschreitet der Drainstrom ID 15000 A/cm2, wenn die Drainspannung VD 200 V überschreitet. Andererseits, bezugnehmend auf die Kurve L2 mit einer Halbleitervorrichtung 1, beträgt der Drainstrom ID weniger als 15000 A/cm2 in einem Bereich der Drainspannung VD von 0 V bis 1000 V.
  • Bei der Halbleitervorrichtung 1 bleibt der Drainstrom ID in einem Bereich von nicht weniger als 10000 A/cm2 und weniger als 15000 A/cm2 in einem Bereich der Drainspannung VD von nicht weniger als 400 V bis nicht mehr als 1000 V.
  • Bei einer Drainspannung VD von 600 V ist der Drainstrom ID der Halbleitervorrichtung 1 etwa 45% kleiner als der Drainstrom ID der Halbleitervorrichtung gemäß dem Referenzbeispiel.
  • Aus den Simulationsergebnissen konnte bestätigt werden, dass die Kurzschlussfestigkeit signifikant verbessert werden kann, indem die Tiefbettungsbereiche 21 entlang der Source-Gräben 18 gebildet werden, die tiefer sind als die Gate-Gräben 12.
  • 5 ist ein Diagramm der Rückführkapazität-zu-Drainspannung-Charakteristik der Halbleitervorrichtung 1 von 1. In 5 gibt die Ordinate die Rückführkapazität Crss[F/cm2] und die Abszisse die Drainspannung VD[V] an.
  • Eine Kurve L3 und eine Kurve L4 sind in 5 dargestellt. Die Kurve L3 und die Kurve L4 wurden beide durch Simulation bestimmt. Die Kurve L3 und die Kurve L4 zeigen Veränderungen der Rückführkapazität Crss an, wenn die Drainspannung VD eines vorbestimmten Bereichs an die Drain-Elektrode 7 angelegt wird. Die Drainspannung VD wurde in einem Bereich von 0 V bis 1000 V verändert.
  • Die Kurve L3 zeigt die Rückführkapazität-zu-Drainspannung-Charakteristik der Halbleitervorrichtung gemäß einem Referenzbeispiel. Die Kurve L4 zeigt die Rückführkapazität-zu-Drainspannung-Charakteristik der Halbleitervorrichtung 1. Die Halbleitervorrichtung nach dem Referenzbeispiel hat die gleiche Struktur wie die Halbleitervorrichtung 1, mit der Ausnahme, dass die Tiefe D2 des Source-Grabens 18 gleich der Tiefe D1 des Gate-Grabens 12 ist.
  • Bezugnehmend auf die Kurve L3 mit der Halbleitervorrichtung gemäß dem Referenzbeispiel, nimmt die Rückführkapazität Crss allmählich in einem Bereich der Drainspannung VD von 1 V bis 10 V ab. Bei der Halbleitervorrichtung gemäß dem Referenzbeispiel beträgt eine Abnahme der Rückführkapazität Crss im Bereich der Drainspannung VD von 1 V bis 10 V etwa 25%.
  • Andererseits bei der Halbleitervorrichtung 1 nimmt die Rückführkapazität Crss im Bereich der Drainspannung VD von 1 V bis 10 V stark ab. Bei einer Drainspannung VD von 10 V ist die Rückführkapazität Crss der Halbleitervorrichtung 1 ca. 95% geringer als die Rückführkapazität Crss der Halbleitervorrichtung gemäß dem Referenzbeispiel. Bei der Halbleitervorrichtung 1 beträgt die Abnahme der Rückführkapazität Crss im Bereich der Drainspannung VD von 1 V bis 10 V nicht weniger als 95% und nicht mehr als 99%.
  • Aus den Simulationsergebnissen konnte bestätigt werden, dass die Rückkopplungskapazität Crss signifikant reduziert werden kann, indem die Tiefbettungsbereiche 21 entlang der Source-Gräben 18 gebildet werden, die tiefer sind als die Gate-Gräben 12. Das heißt, es konnte bestätigt werden, dass eine Schaltgeschwindigkeit durch Reduzierung der Rückführkapazität Crss deutlich verbessert werden kann.
  • 6 ist eine Schnittansicht einer Halbleitervorrichtung 51 gemäß einer zweiten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 1 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 6 bezugnehmend, sind die Source-Bereiche 31 von den ersten Seitenwänden 15 der Gate-Gräben 12 und den zweiten Seitenwänden 22 der Source-Gräben 18 freigelegt. Die Kontaktbereiche 32 sind in Bereichen innerhalb der Tiefbettungsbereiche 21 entlang der zweiten Bodenwände 23 der Source-Gräben 18 gebildet. Die Kontaktbereiche 32 sind von den zweiten Bodenwänden 23 der Source-Gräben 18 freigelegt.
  • Die Kontaktbereiche 32 können die Gesamtheit der zweiten Bodenwände 23 der Source-Gräben abdecken. Die p-artige Verunreinigungskonzentration der Kontaktbereiche 32 ist größer als die p-artige Verunreinigungskonzentration der Tiefbettungsbereiche 21.
  • Ein Beispiel, bei dem die Barrierebildungsschicht 19 aus einer leitenden Barrierebildungsschicht besteht, ist in 6 dargestellt. Die Barrierebildungsschicht 19 ist entlang der Innenwandoberfläche des Source-Grabens 18 ausgebildet und legt selektiv den Kontaktbereich 32 von der zweiten Bodenwand 23 des Source-Grabens 18 frei.
  • Insbesondere beinhaltet die Barrierebildungsschicht 19 einen ersten Abschnitt 52 und einen zweiten Abschnitt 53. Der erste Abschnitt 52 der Barrierebildungsschicht 19 bedeckt die zweite Seitenwand 22 des Source-Grabens 18. Der zweite Abschnitt 53 der Barrierebildungsschicht 19 bedeckt teilweise die zweite Bodenwand 23 des Source-Grabens 18.
  • Der zweite Abschnitt 53 der Barrierebildungsschicht 19 ist kontinuierlich zum ersten Abschnitt 52 der Barrierebildungsschicht 19. Der zweite Abschnitt 53 der Barrierebildungsschicht 19 erstreckt sich entlang der zweiten Bodenwand 23 vom Eckabschnitt 26 des Source-Grabens 18.
  • Der zweite Abschnitt 53 der Barrierebildungsschicht 19 legt einen zentralen Abschnitt der zweiten Bodenwand 23 des Source-Grabens 18 frei. Der zweite Abschnitt 53 der Barrierebildungsschicht 19 kann in der Draufsicht in endloser Form (ringförmig) ausgebildet sein.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 51 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 1 beschriebenen wurden. Ebenso können bei Halbleitervorrichtung 51, selbst wenn sich die Verarmungsschichten 46 entlang der zweiten Bodenwände 23 von den Eckabschnitten 26 der Source-Gräben 18 aus erstrecken, die Abstände bis die Verarmungsschichten 46 die Source-Elektrodenschicht 20 erreichen durch die Barrierebildungsschichten 19 vergrößert werden. Dadurch kann das Auftreten von Durchschlägen in der Nähe der Eckabschnitte 26 der Source-Gräben 18 unterdrückt werden.
  • 7 ist eine Schnittansicht einer Halbleitervorrichtung 61 gemäß einer dritten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 51 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Ein Freilegungsabschnitt 62, der die zweite Bodenwand 23 des Source-Grabens 18 selektiv freilegt, ist im Tiefbettungsbereich 21 gebildet. Insbesondere ist der zweite Bereich 28 des Tiefbettungsbereichs 21 entlang des Eckabschnitts 26 des Source-Grabens 18 so ausgebildet, dass ein zentraler Abschnitt der zweiten Bodenwand 23 des Source-Grabens 18 freigelegt ist. Der zweite Bereich 28 des Tiefbettungsbereichs 21 kann in der Draufsicht in endloser Form(ringförmig) ausgebildet sein.
  • Die Kontaktbereiche 32 werden in dieser Ausführungsform nicht gebildet. Die Kontaktbereiche 32 können in Bereichen des Oberflächenschichtabschnitts des Körperbereichs 30 entlang der zweiten Seitenwände 22 der Source-Gräben 18 gebildet sein.
  • Die Source-Elektrodenschicht 20 bildet mit der SiC-Halbleiterschicht 2 am Freilegungsabschnitt 62 des Tiefbettungsbereichs 21 einen Heteroübergangsabschnitt. Dadurch wird eine Heteroübergangsdiode 63 mit der Source-Elektrodenschicht 20 als Anode und der SiC-Halbleiterschicht 2 als Kathode gebildet.
  • Die Source-Elektrodenschicht 20 kann ein leitfähiges Polysilizium beinhalten. Offensichtlich kann die Source-Elektrodenschicht 20 ein leitfähiges Material neben einem leitfähigen Polysilizium beinhalten, solange die Heteroübergangsdiode 63 gebildet wird.
  • Eine Körperdiode 64 ist in einem pn-Übergangsabschnitt zwischen der SiC-Halbleiterschicht 2 und dem Körperbereich 30 ausgebildet. Eine Verbindungsbarriere der Heteroübergangsdiode 63 ist kleiner als ein Diffusionspotential der Körperdiode 64. Die Verbindungsbarriere der Heteroübergangsdiode 63 sollte nicht weniger als 1,0 eV und nicht mehr als 1,5 eV betragen. Das Diffusionspotenzial der Körperdiode 64 sollte nicht kleiner als 2,8 eV und nicht größer als 3,2 eV sein.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 61 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 51 beschriebenen wurden. Außerdem kann bei der Halbleitervorrichtung 61, wenn eine umgekehrte Bias-Spannung angelegt wird, Strom vorzugsweise in die Heteroübergangsdioden 63 fließen. Die Ausdehnung eines Kristalldefekts von SiC in der SiC-Halbleiterschicht 2 kann dadurch unterdrückt werden. Dadurch kann die Erhöhung des Widerstands unterdrückt werden, während gleichzeitig eine Verbesserung der Kurzschlussfestigkeit und eine Reduzierung der Rückführkapazität Crss erreicht wird.
  • 8 ist eine Schnittansicht einer Halbleitervorrichtung 71 gemäß einer vierten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 51 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Die Barrierebildungsschicht 19 weist eine geschichtete Struktur auf, die eine Vielzahl von Barrierebildungsschichten beinhaltet, die entlang der Innenwand des Source-Grabens 18 ausgebildet sind. Die Barrierebildungsschicht 19 umfasst eine geschichtete Struktur, die eine isolierende Barrierebildungsschicht 72 und eine leitende Barrierebildungsschicht 73 beinhaltet, die in dieser Ausführungsform in dieser Reihenfolge von der Innenwand des Source-Grabens 18 geschichtet sind.
  • Die isolierende Barrierebildungsschicht 72 ist in Filmform entlang der Innenwandfläche des Source-Grabens18 ausgebildet. Die isolierende Barrierebildungsschicht 72 legt selektiv einen Kontaktbereich 32 von der zweiten Bodenwand 23 des Source-Grabens 18 frei.
  • Insbesondere beinhaltet die isolierende Barrierebildungsschicht 72 einen ersten Abschnitt 74 und einen zweiten Abschnitt 75. Der erste Abschnitt 74 bedeckt eine zweite Seitenwand 22 des Source-Grabens18. Der zweite Abschnitt 75 bedeckt selektiv die zweite Bodenwand 23 des Source-Grabens18.
  • Der zweite Abschnitt 75 ist kontinuierlich zum ersten Abschnitt 74. Der zweite Abschnitt 75 erstreckt sich entlang der zweiten Bodenwand 23 von einem Eckabschnitt 26 des Source-Grabens 18 aus, so dass ein zentraler Abschnitt der zweiten Bodenwand 23 des Source-Grabens 18 freigelegt ist.
  • Die isolierende Barrierebildungsschicht 72 kann mindestens eines der Materialien aus undotiertem Silizium, Siliziumoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid oder Aluminiumoxynitrid beinhalten.
  • Die leitende Barrierebildungsschicht 73 ist entlang der isolierenden Barrierebildungsschicht 72 in Filmform ausgebildet, so dass der Kontaktbereich 32 von der zweiten Bodenwand 23 des Source-Grabens 18 selektiv freigelegt ist. Die leitende Barrierebildungsschicht 73 beinhaltet ein leitfähiges Material, das sich vom leitenden Material der Source-Elektrodenschicht 20 unterscheidet.
  • Die leitende Barrierebildungsschicht 73 kann aus dem gleichen leitenden Material hergestellt sein wie das leitende Material der Gate-Elektrodenschichten 14. Die leitende Barrierebildungsschicht 73 kann mindestens eines der Materialien aus einem leitenden Polysilizium, Wolfram, Platin, Nickel, Kobalt oder Molybdän beinhalten.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 71 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 51 beschriebenen wurden. Außerdem weist bei der Halbleitervorrichtung 71 die Barrierebildungsschicht 19 eine geschichtete Struktur auf, die die isolierende Barrierebildungsschicht 72 und die leitende Barrierebildungsschicht 73 beinhaltet. Das Auftreten von Durchschlägen kann dadurch durch die Doppelschicht aus der isolierenden Barrierebildungsschicht 72 und der leitenden Barrierebildungsschicht 73 unterdrückt werden.
  • Wenn das leitende Material der leitenden Barrierebildungsschicht 73 gleich dem leitenden Material der Gate-Elektrodenschichten 14 ist, können die Gate-Elektrodenschichten 14 und die leitende Barrierebildungsschicht 73 im gleichen Schritt gebildet werden. Eine Erhöhung des Arbeitsaufwands kann so unterdrückt werden.
  • 9 ist eine Schnittansicht einer Halbleitervorrichtung 81 gemäß einer fünften bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 1 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Die Barrierebildungsschicht 19 beinhaltet einen ersten Abschnitt 82 und einen zweiten Abschnitt 83. Der erste Abschnitt 82 der Barrierebildungsschicht 19 bedeckt die zweite Seitenwand 22 des Source-Grabens18. Der zweite Abschnitt 83 der Barrierebildungsschicht 19 bedeckt die zweite Bodenwand 23 des Source-Grabens 18.
  • Der erste Abschnitt 82 der Barrierebildungsschicht 19 weist selektiv ein Seitenwand-Kontaktloch 84 auf, das die SiC-Halbleiterschicht 2 von einer zweiten Seitenwand 22 des Source-Grabens 18 freilegt. Der erste Abschnitt 82 bedeckt den ersten Wandabschnitt 24 des Source-Grabens 18 und legt den zweiten Wandabschnitt 25 frei.
  • Der erste Abschnitt 82 kann geformt sein, einen Grenzbereich zwischen der SiC-Halbleiterschicht 2 und dem Körperbereich 30 zu überbrücken. Ein Endabschnitt des ersten Abschnitts 82 an der zweiten Hauptflächenseite 4 kann in einem Bereich gebildet werden, der tiefer ist als ein unterer Abschnitt des Körperbereichs 30.
  • Der Endabschnitt des ersten Abschnitts 82 an der zweiten Hauptflächenseite 4 kann in einem Bereich gebildet werden, der flacher ist als der untere Abschnitt des Körperbereichs 30. Der Endabschnitt des ersten Abschnitts 82 an der zweiten Hauptflächenseite 4 kann in einem Bereich zwischen dem unteren Abschnitt des Körperbereichs 30 und den unteren Abschnitten der Kontaktbereiche 32 ausgebildet sein. In diesen Fällen ist die Source-Elektrodenschicht 20 mindestens mit dem Körperbereich 30 im Source-Graben 18 verbunden.
  • Der Endabschnitt des ersten Abschnitts 82 auf der Seite der zweiten Hauptflächenseite 4 kann in einem Bereich zwischen der ersten Hauptfläche 3 der SiC-Halbleiterschicht 2 und den unteren Abschnitten der Kontaktbereiche 32 ausgebildet sein. Die Barrierebildungsschicht 19 kann gerade so den zweiten Abschnitt 83 umfassen, ohne den ersten Abschnitt 82 zu umfassen. In diesen Fällen ist die Source-Elektrodenschicht 20 mit dem Körperbereich 30 und den Kontaktbereichen 32 im Source-Graben 18 verbunden.
  • Der zweite Abschnitt 83 der Barrierebildungsschicht 19 wird über Intervalle vom ersten Abschnitt 82 der Barrierebildungsschicht 19 gebildet. Der zweite Abschnitt 83 ist vom ersten Abschnitt 82 getrennt. Der zweite Abschnitt 83 kann den Eckabschnitt 26 des Source-Grabens18 abdecken.
  • Der zweite Abschnitt 83 kann den Eckabschnitt 26 des Source-Grabens 18 freilegen. Der zweite Abschnitt 83 kann den Eckabschnitt 26 des Source-Grabens 18 und einen Teil der zweiten Seitenwand 22 des Source-Grabens 18 abdecken.
  • Die Source-Elektrodenschicht 20 bildet einen Schottky-Kontakt mit der SiC-Halbleiterschicht 2 im Source-Graben 18. Dabei wird eine Schottky-Barrierediode 85 mit der Source-Elektrodenschicht 20 als Anode und der SiC-Halbleiterschicht 2 als Kathode gebildet.
  • Die Source-Elektrodenschicht 20 kann aus dem gleichen leitenden Material wie die Hauptoberflächen-Source-Elektrode 42 bestehen. Die Source-Elektrodenschicht 20 und die Hauptoberflächen-Source-Elektrode 42 können aus Aluminium oder einem Metallmaterial hergestellt sein, das Aluminium als Hauptkomponente enthält.
  • Die Source-Elektrodenschicht 20 und die Hauptoberflächen-Source-Elektrode 42 können mindestens eines der Materialien aus leitfähigem Polysilizium, Titan, Nickel, Kupfer, Aluminium, Silber, Gold, Titannitrid oder Wolfram beinhalten. In diesem Fall ist die Gate-Elektrodenschicht 14 vorzugsweise aus einem Polysilizium (ein n-artiges Polysilizium oder ein p-artiges Polysilizium) hergestellt.
  • Der p-artige Tiefbettungsbereich 21 ist in einem Bereich der SiC-Halbleiterschicht 2 entlang der zweiten Bodenwand 23 des Source-Grabens 18 ausgebildet. Der Tiefbettungsbereich 21 kann kontinuierlich in einem Bereich der SiC-Halbleiterschicht 2 entlang der zweiten Seitenwand 22 und des Eckabschnitts 26 des Source-Grabens 18 gebildet sein, so dass die Source-Elektrodenschicht 20 von der zweiten Seitenwand 22 des Source-Grabens18 freigelegt ist.
  • Das heißt, der Tiefbettungsbereich 21 umfasst die zweite Bodenwand 23 des Source-Grabens 18. Außerdem umfasst der Tiefbettungsbereich 21 den Eckabschnitt 26, der die zweite Seitenwand 22 und die zweite Bodenwand 23 des Source-Grabens 18 verbindet. Der Tiefbettungsbereich 21 kann im Wesentlichen ganze Bereiche der zweiten Seitenwand 22 des Source-Grabens 18 in der SiC-Halbleiterschicht 2 exponieren.
  • Der Tiefbettungsbereich 21 ist parallel zur ersten Hauptfläche 3 der SiC-Halbleiterschicht 2 von der zweiten Bodenwand 23 des Source-Grabens18 in Querrichtung herausgeführt. Dabei ist der Tiefbettungsbereich 21 dem Körperbereich 30 über einen Teilbereich der SiC-Halbleiterschicht 2 in Bezug auf die Richtung senkrecht zur ersten Hauptfläche 3 der SiC-Halbleiterschicht 2 zugewandt.
  • Insbesondere bildet die Source-Elektrodenschicht 20 den Schottky-Kontakt mit der SiC-Halbleiterschicht 2 in einer Tiefenposition zwischen dem Körperbereich 30 und dem Tiefbettungsbereich 21 in Bezug auf die Richtung senkrecht zur ersten Hauptfläche 3 der SiC-Halbleiterschicht 2.
  • Genauer gesagt, bildet die Source-Elektrodenschicht 20 den Schottky-Kontakt mit der SiC-Halbleiterschicht 2 in Bereichen der SiC-Halbleiterschicht 2, die zwischen dem Körperbereich 30 und dem Tiefbettungsbereich 21 in Bezug auf die Normalenrichtung zur ersten Hauptfläche 3 der SiC-Halbleiterschicht 2 eingeklemmt sind.
  • Die Breite W2 der Source-Graben-Struktur 11 kann auf die Breite WST des Source-Grabens 18 abgestimmt sein. Das heißt, die erste Breite Wα und die zweite Breite Wβ des Tiefbettungsbereichs 21 können beide Null sein.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 81 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 1 beschriebenen wurden. Außerdem kann bei der Halbleitervorrichtung 81, wenn eine umgekehrte Bias-Spannung angelegt wird, Strom vorzugsweise in die Schottky-Barrieredioden 85 fließen. Die Ausdehnung des Kristalldefekts von SiC in der SiC-Halbleiterschicht 2 kann dadurch unterdrückt werden. Dadurch kann die Erhöhung des Widerstands unterdrückt werden, während gleichzeitig eine Verbesserung der Kurzschlussfestigkeit und eine Reduzierung der Rückführkapazität Crss erreicht wird.
  • Mit dieser Ausführungsform wurde ein Beispiel beschrieben, bei dem jede Source-Elektrodenschicht 20 einen Schottky-Kontakt mit der SiC-Halbleiterschicht 2 innerhalb der Seitenwand-Kontaktlöcher 84 der Barrierebildungsschicht 19 bildet. Es kann jedoch eine Konfiguration ohne die Barrierebildungsschicht 19 (erster Abschnitt 82 und zweiter Abschnitt 83) verwendet werden.
  • 10 ist eine Draufsicht auf eine Halbleitervorrichtung 91 gemäß einer sechsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 1 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 10 bezugnehmend, ist die Gate-Graben-Struktur 10 in dieser Ausführungsform in Draufsicht in Gitterform ausgebildet. Die Source-Graben-Strukturen 11 können innerhalb von Bereichen gebildet sein, die von der Gate-Graben-Struktur 10 umgeben sind.
  • Der Source-Bereich 31 kann entlang der Umfangskante der Gate-Graben-Struktur 10 gebildet sein. Der Kontaktbereich 32 kann entlang der Umfangskante der Source-Graben-Struktur 11 gebildet sein.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 91 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 1 beschriebenen wurden. Außerdem kann bei der Halbleitervorrichtung 91 eine Dichte eines durch die SiC-Halbleiterschicht 2 fließenden Stroms erhöht werden.
  • Die Struktur der Halbleitervorrichtung 91 kann auch auf die jeweils bevorzugten, vorstehend beschriebenen Ausführungsformen angewendet werden. Das heißt, die Struktur, bei der die Gate-Graben-Struktur 10 in Draufsicht in Gitterform gebildet ist und bei der die Source-Graben-Struktur 11 innerhalb des von der Gate-Graben-Struktur 10 umgebenen Bereichs gebildet ist, kann auch auf die jeweils bevorzugten Ausführungsformen angewendet werden.
  • Obwohl die ersten bis sechsten bevorzugten Ausführungsformen der vorliegenden Erfindung vorstehend beschrieben wurden, können die ersten bis sechsten bevorzugten Ausführungsformen der vorliegenden Erfindung auch in anderen Konfigurationen implementiert sein.
  • In jeder der vorstehend beschriebenen ersten bis sechsten bevorzugten Ausführungsformen kann die Barrierebildungsschicht 19 die SiC-Halbleiterschicht 2 selektiv von der zweiten Seitenwand 22 des Source-Grabens 18 exponiert sein. So kann beispielsweise die Barrierebildungsschicht 19 mindestens den Kontaktbereiche 32, den Source-Bereich 31 oder den Körperbereich 30 im Source-Graben 18 exponieren.
  • In jeder der vorstehend beschriebenen ersten bis sechsten bevorzugten Ausführungsformen kann eine Struktur verwendet werden, bei der die Barrierebildungsschichten 19 weggelassen werden.
  • In jeder der vorstehend beschriebenen ersten bis sechsten bevorzugten Ausführungsformen kann der Gate-Graben 12 in einer konischen Form ausgebildet werden, bei der in einer Schnittansicht ein Bereich der ersten Bodenwand 16 kleiner ist als ein Öffnungsbereich.
  • In jeder der vorstehend beschriebenen ersten bis sechsten bevorzugten Ausführungsformen kann die erste Bodenwand 16 des Gate-Grabens 12 parallel zur ersten Hauptfläche 3 der SiC-Halbleiterschicht 2 ausgebildet sein. Die erste Bodenwand 16 des Gate-Grabens 12 kann in einer Form ausgebildet sein, die von der ersten Seitenwand 15 zur zweiten Hauptfläche 4 der SiC-Halbleiterschicht 2 konvex gekrümmt ist.
  • In jeder der vorstehend beschriebenen ersten bis sechsten bevorzugten Ausführungsformen kann der Source-Graben 18 in einer konischen Form ausgebildet sein, bei der in einer Schnittansicht ein Bereich der zweiten Bodenwand 23 kleiner ist als der Öffnungsbereich.
  • In jeder der vorstehend beschriebenen ersten bis sechsten bevorzugten Ausführungsformen kann die zweite Bodenwand 23 des Source-Grabens 18 parallel zur ersten Hauptfläche 3 der SiC-Halbleiterschicht 2 ausgebildet werden. Die zweite Bodenwand 23 des Source-Grabens 18 kann in einer Form ausgebildet sein, die von der zweiten Seitenwand 22 konvex nach außen gekrümmt ist.
  • In jeder der vorstehend beschriebenen ersten bis sechsten bevorzugten Ausführungsformen kann anstelle der SiC-Halbleiterschicht 2 aus dem SiC-Einkristall eine Si-Halbleiterschicht (2) aus Si (Silizium) eingesetzt werden. Das heißt, die Si-Halbleiterschicht (2) kann eine geschichtete Struktur aufweisen, die ein Si-Halbleitersubstrat (5) aus Si und eine Si-Epitaxialschicht (6) aus Si beinhaltet.
  • In jeder der vorstehend beschriebenen ersten bis sechsten bevorzugten Ausführungsformen kann eine Struktur gewählt sein, bei der die Leitfähigkeitstypen der jeweiligen Halbleiterabschnitte umgekehrt sind. Das heißt, ein p-artiger Abschnitt kann n-artig geformt sein und ein n-artiger Abschnitt kann p-artig geformt sein.
  • In jeder der vorstehend beschriebenen ersten bis sechsten bevorzugten Ausführungsformen kann anstelle des n+-artigen SiC-Halbleitersubstrats 5 ein p+-artiges SiC-Halbleitersubstrat (5) verwendet werden. Mit dieser Struktur kann anstelle eines MISFET ein IGBT (Insulated Gate Bipolar Transistor) bereitgestellt werden.
  • In diesem Fall wird „Source“ des MISFET durch „Emitter“ des IGBT ersetzt. Außerdem wird „Drain“ des MISFET durch „Kollektor“ des IGBT ersetzt. Auch wenn ein IGBT anstelle eines MISFET eingesetzt wird, können die gleichen Effekte wie die Effekte, die vorstehend für die jeweiligen bevorzugten Ausführungsformen beschrieben wurden, erzielt werden.
  • 11 ist eine Draufsicht auf eine Halbleitervorrichtung 101 gemäß einer siebten bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Auf 11 bezugnehmend, weist die Halbleitervorrichtung 101 eine SiC-Halbleiterschicht 102 auf, die einen SiC-Einkristall (Siliziumkarbid) beinhaltet. Die SiC-Halbleiterschicht 102 kann einen 4H-SiC-Einkristall beinhalten.
  • Der 4H-SiC-Einkristall weist einen Versatzwinkel auf, der in einem Winkel bis 10° in [11-20] Richtung von einer (0001) Ebene geneigt ist. Der Versatzwinkel sollte nicht weniger als 0° und nicht mehr als 4° betragen. Der Versatzwinkel kann 0° überschreiten und weniger als 4° betragen . Der Versatzwinkel beträgt typischerweise 2° oder 4° und ist insbesondere in einem Bereich von 2°±0,2° oder einem Bereich von 4°±0,4° eingestellt.
  • Die SiC-Halbleiterschicht 102 ist in dieser Ausführungsform in einer Chipform von rechteckiger Quaderform ausgebildet. Die SiC-Halbleiterschicht 102 weist eine erste Hauptfläche 103 auf einer Seite, eine zweite Hauptfläche 104 auf einer anderen Seite und Seitenflächen 105A, 105B, 105C und 105D auf, die die erste Hauptfläche 103 und die zweite Hauptfläche 104 verbinden.
  • Die erste Hauptfläche 103 und die zweite Hauptfläche 104 sind in einer Draufsicht in Normalenrichtung zu den Oberflächen (im Folgenden einfach als „Draufsicht“ bezeichnet) in qudrilateraler Form ausgebildet. Die Seitenfläche 105A ist der Seitenfläche 105C zugewandt. Die Seitenfläche 105B ist der Seitenfläche 105D zugewandt.
  • Die Seitenflächen 105A bis 105D erstrecken sich jeweils als Ebenen entlang der Normalenrichtung zur ersten Hauptfläche 103 und der zweiten Hauptfläche 104. Eine Länge jeder der Seitenflächen 105A bis 105D sollte nicht weniger als 1 mm und nicht mehr als 10 mm betragen (z.B. nicht weniger als 2 mm und nicht mehr als 5 mm).
  • In der SiC-Halbleiterschicht 102 sind ein aktiver Bereich 106 und ein äußerer Bereich 107 ausgebildet. Der aktive Bereich 106 ist ein Bereich, in dem ein vertikaler MISFET (Metal Insulator Semiconductor Field Effect Transistor) gebildet ist. Der äußere Bereich 107 ist ein Bereich an einer Außenseite des aktiven Bereichs 106.
  • In der Draufsicht ist der aktive Bereich 106 in einem zentralen Abschnitt der SiC-Halbleiterschicht 102 in Intervallen zu einem inneren Bereich der SiC-Halbleiterschicht 102 von den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 ausgebildet. In der Draufsicht ist der aktive Bereich 106 in einer vierseitigen Form mit vier Seiten parallel zu den vier Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 ausgebildet.
  • Der äußerer Bereich 107 ist in einem Bereich zwischen den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 und einer Umfangskante des aktiven Bereichs 106 angeordnet. Der äußerer Bereich 107 ist in der Draufsicht in einer endlosen Form (qudrilaterale Ringform) um den aktiven Bereich 106 ausgebildet.
  • Ein Gate-Pad 108, ein Gate-Finger 109 und ein Source-Pad 110 sind als erste Hauptoberflächenelektroden auf der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 ausgebildet. In 11 sind das Gate-Pad 108, der Gate-Finger 109 und das Source-Pad 110 mit einer Schraffur zur besseren Übersichtlichkeit dargestellt. Das Gate-Pad 108, der Gate-Finger 109 und das Source-Pad 110 können Aluminium oder Kupfer beinhalten.
  • Das Gate-Pad 108 ist in der Draufsicht entlang der Seitenfläche 105A der SiC-Halbleiterschicht 102 ausgebildet. Das Gate-Pad 108 ist in der Draufsicht entlang eines zentralen Bereichs der Seitenfläche 105A der SiC-Halbleiterschicht 102 ausgebildet. Das Gate-Pad 108 kann entlang eines Eckabschnitts gebildet sein, der zwei der vier Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 in der Draufsicht verbindet.
  • Das Gate-Pad 108 ist in der Draufsicht in qudrilateraler Form ausgebildet. Die Gate-Pad 108 ist aus dem äußeren Bereich 107 in den aktiven Bereich 106 herausgeführt, so dass diese in der Draufsicht einen Grenzbereich zwischen dem äußeren Bereich 107 und dem aktiven Bereich 106 überquert.
  • Der Gate-Finger 109 ist im äußeren Bereich107 ausgebildet. Der Gate-Finger 109 ist aus dem Gate-Pad 108 herausgeführt und erstreckt sich bandförmig im äußeren Bereich 107. Der Gate-Finger 109 ist entlang der drei Seitenflächen 105A, 105B und 105D der SiC-Halbleiterschicht 102 so ausgebildet, dass er in dieser Ausführungsform den aktiven Bereich 106 aus drei Richtungen definiert.
  • Das Source-Pad 110 ist im aktiven Bereich 106 in Abständen zu dem Gate-Pad 108 und dem Gate-Finger 109 ausgebildet. Das Source-Pad 110 ist in der Draufsicht in einer ausgesparten Form so ausgebildet, ein Bereich der ausgesparten Form abzudecken, der durch das Gate-Pad 108 und den Gate-Finger 109 definiert ist.
  • Eine Gatespannung wird an das Gate-Pad 108 und den Gate-Finger 109 angelegt. Die Gatespannung sollte nicht weniger als 10 V und nicht mehr als 50 V betragen (z.B. ca. 30 V) . An das Source-Pad 110 wird eine Sourcespannung angelegt. Die Sourcespannung kann eine Referenzspannung (z.B. eine GND-Spannung) sein.
  • 12 ist eine vergrößerte Ansicht eines in 11 dargestellten Bereichs XII und eine vergrößerte Ansicht zur Beschreibung der Struktur der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102. 13 ist eine Schnittansicht entlang der in 12 dargestellten Linie XIII-XIII. 14 ist eine Schnittansicht entlang der in 12 dargestellten Linie XIV-XIV.
  • Auf 12 bis 14 bezugnehmend, hat die SiC-Halbleiterschicht 102 eine geschichtete Struktur, die in dieser Ausführungsform ein n+-artiges SiC-Halbleitersubstrat 111 und eine n-artige SiC-Epitaxialschicht 112 beinhaltet. Die zweite Hauptfläche 104 der SiC-Halbleiterschicht 102 wird durch das SiC-Halbleitersubstrat 111 gebildet.
  • Die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 wird durch die SiC-Epitaxialschicht 112 gebildet. Die zweite Hauptfläche 104 der SiC-Halbleiterschicht 102 kann eine geschliffene Oberfläche sein. Die zweite Hauptfläche 104 der SiC-Halbleiterschicht 102 kann Schleifspuren aufweisen.
  • Eine Dicke des SiC-Halbleitersubstrats 111 sollte nicht weniger als 1 µm und weniger als 1000 µm betragen. Die Dicke des SiC-Halbleitersubstrats 111 kann nicht kleiner als 5 µm sein. Die Dicke des SiC-Halbleitersubstrats 111 kann nicht kleiner als 25 µm sein. Die Dicke des SiC-Halbleitersubstrats 111 kann nicht kleiner als 50 µm sein. Die Dicke des SiC-Halbleitersubstrats 111 kann nicht kleiner als 100 µm sein.
  • Die Dicke des SiC-Halbleitersubstrats 111 kann nicht mehr als 700 µm betragen. Die Dicke des SiC-Halbleitersubstrats 111 kann nicht mehr als 500 µm betragen. Die Dicke des SiC-Halbleitersubstrats 111 kann nicht kleiner als 400 µm sein. Die Dicke des SiC-Halbleitersubstrats 111 kann nicht mehr als 300 µm betragen.
  • Die Dicke des SiC-Halbleitersubstrats 111 kann nicht mehr als 250 µm betragen. Die Dicke des SiC-Halbleitersubstrats 111 kann nicht mehr als 200 µm betragen. Die Dicke des SiC-Halbleitersubstrats 111 kann nicht mehr als 150 µm betragen. Die Dicke des SiC-Halbleitersubstrats 111 kann nicht mehr als 100 µm betragen.
  • Die Dicke des SiC-Halbleitersubstrats 111 beträgt vorzugsweise nicht mehr als 150 µm. Indem die Dicke des SiC-Halbleitersubstrats 111 geringgehalten wird, kann eine Reduzierung des Widerstandswertes durch Verkürzung eines Strompfades erreicht werden.
  • Eine Dicke der SiC-Epitaxialschicht 112 kann nicht weniger als 1 µm und nicht mehr als 100 µm betragen. Die Dicke der SiC-Epitaxialschicht 112 kann nicht kleiner als 5 sein µm. Die Dicke der SiC-Epitaxialschicht 112 kann nicht kleiner als 10 µm sein.
  • Die Dicke der SiC-Epitaxialschicht 112 kann nicht mehr als 50 µm betragen. Die Dicke der SiC-Epitaxialschicht 112 kann nicht mehr als 40 µm betragen. Die Dicke der SiC-Epitaxialschicht 112 kann nicht mehr als 30 µm betragen.
  • Die Dicke der SiC-Epitaxialschicht 112 kann nicht mehr als 20 µm betragen. Die Dicke der SiC-Epitaxialschicht 112 beträgt vorzugsweise nicht mehr als 15 µm. Die Dicke der SiC-Epitaxialschicht 112 beträgt vorzugsweise nicht mehr als 10 µm.
  • Eine n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 112 ist nicht mehr als eine n-artige Verunreinigungskonzentration des SiC-Halbleitersubstrats111. Genauer gesagt, ist die n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 112 geringer als die n-artig Verunreinigungskonzentration des SiC-Halbleitersubstrats 111.
  • Die n-artige Verunreinigungskonzentration des SiC-Halbleitersubstrats 111 kann nicht weniger als 1,0×1018 cm-3 und nicht mehr als 1,0×1021 cm-3 betragen. Die n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 112 kann nicht weniger als 1,0×1015 cm-3 und nicht mehr als 1,0×1018 cm-3 betragen. Die SiC-Epitaxialschicht 112 weist in dieser Ausführungsform eine Vielzahl von Bereichen mit unterschiedlichen n-artigen Verunreinigungskonzentrationen entlang der Normalenrichtung zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 auf.
  • Insbesondere beinhaltet die SiC-Epitaxialschicht 112 einen hochkonzentrierten Bereich 112a mit einer vergleichsweise hohen n-artigen Verunreinigungskonzentration und einen niedrigkonzentrierten Bereich 112b mit einer niedrigen n-artigen Verunreinigungskonzentration in Bezug auf den hochkonzentrierten Bereich 112a. Der hochkonzentrierte Bereich 112a ist in einem Bereich an der ersten Hauptflächenseite 103 gebildet. Der niedrigkonzentrierte Bereich 112b ist in einem Bereich auf Seiten des SiC-Halbleitersubstrats 111 in Bezug auf den hochkonzentrierten Bereich 112a ausgebildet.
  • Die n-artige Verunreinigungskonzentration des hochkonzentrierten Bereichs 112a kann nicht weniger als 1×1016 cm-3 und nicht mehr als 1×1018 cm-3 betragen. Die n-artige Verunreinigungskonzentration des niedrigkonzentrierten Bereichs 112b kann nicht weniger als 1×1015 cm-3 und nicht mehr als 1×1016 cm-3 betragen. Eine Dicke des hochkonzentrierten Bereichs 112a ist nicht mehr als eine Dicke des niedrigkonzentrierten Bereichs 112b. Genauer gesagt, ist die Dicke des hochkonzentrierten Bereichs 112a geringer als die Dicke des niedrigkonzentrierten Bereichs 112b.
  • Ein Drain-Pad 113, das als zweite Hauptoberflächenelektrode dient, ist mit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 verbunden. Eine maximale Spannung, die über das Source-Pad 110 und das Drain-Pad 113 im ausgeschalteten Zustand angelegt werden kann, sollte nicht weniger als 1000 V und nicht mehr als 10000 V betragen.
  • Das SiC-Halbleitersubstrat 111 ist als Drain-Bereich 114 des MISFETs ausgebildet. Die SiC-Epitaxialschicht 112 ist als Driftbereich 115 des MISFET ausgebildet.
  • In einem Oberflächenschichtabschnitt der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 im aktiven Bereich 106 ist ein p-artiger Körperbereich 116 ausgebildet. Eine p-artige Verunreinigungskonzentration des Körperbereichs 116 sollte nicht weniger als 1×1017 cm-3 und nicht mehr als 1×1020 cm-3 betragen. Der aktive Bereich 106 wird durch den Körperbereich 116 definiert.
  • Eine Vielzahl von Gate-Gräben 121 ist im Oberflächenschichtabschnitt der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 im aktiven Bereich 106 ausgebildet. Die Gate-Gräben 121 werden in Abständen entlang einer beliebigen ersten Richtung X gebildet. Die Gate-Gräben 121 werden in Bandformen gebildet, die sich entlang einer zweiten Richtung Y erstrecken, die die erste Richtung X schneidet.
  • Die erste Richtung X ist, genauer gesagt, eine Richtung entlang der Seitenflächen 105B und 105D der SiC-Halbleiterschicht 102. Die zweite Richtung Y ist eine Richtung orthogonal zur ersten Richtung X. Die zweite Richtung Y ist auch eine Richtung entlang der Seitenflächen 105A und 105C der SiC-Halbleiterschicht 102.
  • Die Gate-Gräben 121 sind in der Draufsicht streifenförmig ausgebildet. Der Gate-Graben 121 erstreckt sich in der Draufsicht als Band von einem Umfangskantenabschnitt auf einer Seite (der Seitenflächenseite 105B) zu einem Umfangskantenabschnitt auf einer anderen Seite (der Seitenflächenseite 105D) der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102, in dieser Ausführungsform.
  • Jeder Gate-Graben 121 kreuzt in der Draufsicht einen Zwischenabschnitt zwischen dem Umfangskantenabschnitt auf einer Seite der ersten Hauptfläche 103 und dem Umfangskantenabschnitt auf der anderen Seite der ersten Hauptfläche 103. Ein Endabschnitt jedes Gate-Grabens 121 ist am Umfangskantenabschnitt auf einer Seite der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 positioniert. Ein weiterer Endabschnitt jedes Gate-Grabens 121 ist am Umfangskantenabschnitt auf der anderen Seite der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 positioniert.
  • Die erste Richtung X kann auf die [11-20] Richtung ([-1-120] Richtung) gesetzt sein. In diesem Fall kann sich jeder Gate-Graben 121 entlang der [11-20] Richtung erstrecken. Die erste Richtung X kann auf eine [-1100] Richtung ([1-100] Richtung) orthogonal zur [11-20] Richtung gesetzt sein. In diesem Fall kann sich jeder Gate-Graben 121 entlang der [-1100] Richtung ([1-100] Richtung) erstrecken.
  • Jeder Gate-Graben 121 weist eine Länge im Millimeterbereich auf (eine Länge von nicht weniger als 1 mm) . Die Länge des Gate-Grabens 121 ist eine Länge von einem Endabschnitt an einer Seite eines Verbindungsabschnitts des Gate-Grabens 121 und des Gate-Fingers 109 in dem in 14 dargestellten Abschnitt bis zu einem Endabschnitt an einer gegenüberliegenden Seite.
  • Die Länge jedes Gate-Grabens 121 kann nicht kleiner als 0,5 mm sein. Die Länge jedes Gate-Grabens 121 beträgt in dieser Ausführungsform nicht weniger als 1 mm und nicht mehr als 10 mm (z.B. nicht weniger als 2 mm und nicht mehr als 5 mm). Eine Gesamtausdehnung von einem oder mehreren der Gate-Gräben 121 pro Flächeneinheit sollte nicht weniger als 0,5 µm/µm2 und nicht mehr als 0,75 µm/µm2 betragen.
  • Jeder Gate-Graben 121 beinhaltet integral einen aktiven Grabenabschnitt 121a und einen Kontaktgrabenabschnitt 121b. Der aktive Grabenabschnitt 121a ist ein Abschnitt des im aktiven Bereich 106 gebildeten Gate-Grabens 121. Der Kontaktgrabenabschnitt 121b ist ein Abschnitt des Gate-Grabens 121, der vom aktiven Grabenabschnitt 121a zum äußerer Bereich 107 herausgeführt ist.
  • Jeder Gate-Graben 121 durchdringt den Körperbereich 116 und erreicht die SiC-Epitaxialschicht 112. Eine Bodenwand jedes Gate-Grabens 121 ist innerhalb der SiC-Epitaxialschicht 112 positioniert. Genauer gesagt, ist die Bodenwand jedes Gate-Grabens 121 im hochkonzentrierten Bereich 112a der SiC-Epitaxialschicht 112 positioniert.
  • Eine Tiefe des Gate-Grabens 121 in Bezug auf die Normalenrichtung zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 sollte nicht weniger als 0,5 µm und nicht mehr als 3 µm betragen (z.B. etwa 1 µm). Die Tiefe des Gate-Grabens 121 beträgt vorzugsweise nicht weniger als 0,5 µm und nicht mehr als 1,0 µm.
  • Eine erste Richtungsbreite des Gate-Grabens 121 sollte nicht weniger als 0,1 µm und nicht mehr als 2 µm betragen (z.B. etwa 0,5 µm). Die erste Richtungsbreite des Gate-Grabens 121 ist vorzugsweise nicht kleiner als 0,1 µm und nicht größer als 0,5 µm.
  • Auf 13 und 14 bezugnehmend, beinhaltet ein Öffnungskantenabschnitt 124 jedes Gate-Grabens 121 einen gekrümmten Abschnitt 125, der sich zu einer Innenseite des Gate-Grabens 121 hin krümmt. Der Öffnungskantenabschnitt 124 des Gate-Grabens 121 ist ein Eckabschnitt, der die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 und eine Seitenwand des Gate-Grabens 121 verbindet.
  • Ein elektrisches Feld am Öffnungskantenabschnitt 124 des Gate-Grabens 121 ist entlang des gekrümmten Abschnitts 125 verteilt. Eine Konzentration des elektrischen Feldes in Bezug auf den Öffnungskantenabschnitt 124 des Gate-Grabens 121 kann dadurch entspannt werden.
  • n+-artige Source-Bereiche 126 sind in Bereichen eines Oberflächenschichtabschnitts des Körperbereichs 116 entlang der Seitenwände der Gate-Gräben 121 gebildet. Eine n-artige Verunreinigungskonzentration der Source-Bereiche 126 sollte nicht weniger als 1,0×1018 cm-3 und nicht mehr als 1,0×1021 cm-3 betragen.
  • Eine Vielzahl der Source-Bereiche 126 ist entlang der Seitenwand an einer Seite und entlang der Seitenwand einer anderen Seite des Gate-Grabens 121 in Bezug auf die erste Richtung X ausgebildet. Die Source-Bereiche 126 sind jeweils in Bandformen ausgebildet, die sich entlang der zweiten Richtung Y erstrecken. Die Source-Bereiche 126 sind in einer Streifenform in der Draufsicht ausgebildet.
  • In jedem Gate-Graben 121 sind eine Gate-Isolierschicht 131 und eine Gate-Elektrodenschicht 132 ausgebildet. In 12 sind die Gate-Isolierschicht 131 und die Gate-Elektrodenschicht 132 mit einer Schraffur zur besseren Übersichtlichkeit dargestellt.
  • Die Gate-Isolierschicht 131 kann Siliziumoxid beinhalten. Die Gate-Isolierschicht 131 kann einen anderen Isolierfilm wie Siliziumnitrid usw. beinhalten. Die Gate-Isolierschicht 131 ist in Filmform entlang der Innenwandoberfläche des Gate-Grabens 121 ausgebildet, so dass ein ausgesparter Raum innerhalb des Gate-Grabens 121 definiert wird.
  • Die Gate-Isolierschicht 131 beinhaltet einen ersten Bereich 131a, einen zweiten Bereich 131b und einen dritten Bereich 131c. Der erste Bereich 131a ist entlang der Seitenwand des Gate-Grabens 121 ausgebildet. Der zweite Bereich 131b ist entlang der Bodenwand des Gate-Grabens 121 ausgebildet. Der dritte Bereich 131c ist entlang der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 ausgebildet.
  • Eine Dicke T1 des ersten Bereichs 131a ist kleiner als eine Dicke T2 des zweiten Bereichs 131b und eine Dicke T3 des dritten Bereichs 131c. Ein Verhältnis T2/T1 der Dicke T2 des zweiten Bereichs 131b in Bezug auf die Dicke T1 des ersten Bereichs 131a sollte nicht weniger als 2 und nicht mehr als 5 betragen. Ein Verhältnis T3/T1 der Dicke T3 des dritten Bereichs 131c in Bezug auf die Dicke T1 des ersten Bereichs 131a sollte nicht weniger als 2 und nicht mehr als 5 betragen.
  • Die Dicke T1 des ersten Bereichs 131a kann nicht weniger als 0,01 µm und nicht mehr als 0,2 µm betragen. Die Dicke T2 des zweiten Bereichs 131b kann nicht weniger als 0,05 µm und nicht mehr als 0,5 µm betragen. Die Dicke T3 des dritten Bereichs 131c kann nicht weniger als 0,05 µm und nicht mehr als 0,5 µm betragen.
  • Eine Erhöhung der in Bereichen des Körperbereichs 116 induzierten Träger in Umgebungen der Seitenwand des Gate-Grabens 121 kann durch dünnes Bilden des ersten Bereichs 131a der Gate-Isolierschicht 131 unterdrückt werden. Eine Erhöhung des Kanalwiderstands kann dadurch unterdrückt werden. Die Konzentration des elektrischen Feldes in Bezug auf die Bodenwand des Gate-Grabens 121 kann durch dickes Bilden des zweiten Bereichs 131b der Gate-Isolierschicht 131 entspannt werden.
  • Eine Stehspannung der Gate-Isolierschicht 131 in der Nähe des Öffnungskantenabschnitts 124 des Gate-Grabens 121 kann verbessert werden, indem der dritte Bereich 131c der Gate-Isolierschicht 131 dick ausgebildet wird. Auch der Verlust des dritten Bereichs 131c durch ein Ätzverfahren kann unterdrückt werden, indem der dritte Bereich 131c dick geformt wird.
  • Die Entfernung des ersten Bereichs 131a durch das Ätzverfahren aufgrund des Verlusts des dritten Bereichs 131c kann dadurch unterdrückt werden. Folglich kann die Gate-Elektrodenschicht 132 so gestaltet werden, dass sie der SiC-Halbleiterschicht 102 passend über die Gate-Isolierschicht 131 zugewandt ist.
  • Die Gate-Elektrodenschicht 132 ist in den Gate-Graben 121 über die Gate-Isolierschicht 131 eingebettet. Genauer gesagt, ist die Gate-Elektrodenschicht 132 in den Gate-Graben 121 eingebettet, um den durch die Gate-Isolierschicht 131 definierten ausgesparten Raum zu füllen. Die Gate-Elektrodenschicht 132 wird durch die Gatespannung gesteuert.
  • Auf 13 und 14 bezugnehmend, ist die Gate-Elektrodenschicht 132 als Wandform ausgebildet, die sich in einer Schnittansicht entlang der Normalenrichtung zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 senkrecht zur Richtung erstreckt, in der sich der Gate-Graben 121 erstreckt.
  • Die Gate-Elektrodenschicht 132 weist einen oberen Endabschnitt auf, der an einer Öffnungsseite des Gate-Grabens 121 angeordnet ist. Der obere Endabschnitt der Gate-Elektrodenschicht 132 ist in einer gekrümmten Form ausgebildet, die zur Bodenwand des Gate-Grabens 121 zurückgesetzt ist.
  • Eine Querschnittsfläche der Gate-Elektrodenschicht 132 (Querschnittsfläche orthogonal zur Richtung der Ausdehnung des Gate-Grabens 121) sollte nicht weniger als 0,05 µm 2 und nicht mehr als 0,5 µm 2 betragen. Die Querschnittsfläche der Gate-Elektrodenschicht 132 ist definiert als ein Produkt aus einer Tiefe der Gate-Elektrodenschicht 132 und einer Breite der Gate-Elektrodenschicht 132.
  • Die Tiefe der Gate-Elektrodenschicht 132 ist ein Abstand vom oberen Endabschnitt zu einem unteren Endabschnitt der Gate-Elektrodenschicht 132. Die Breite der Gate-Elektrodenschicht 132 ist eine Breite des Grabens an einer Zwischenposition zwischen dem oberen Endabschnitt und dem unteren Endabschnitt der Gate-Elektrodenschicht 132. Wenn der obere Endabschnitt eine gekrümmte Oberfläche ist (eine gekrümmte Form, die in dieser Ausführungsform zur Unterseite hin zurückgesetzt ist), gilt eine Position des oberen Endabschnitts der Gate-Elektrodenschicht 132 als Zwischenposition in Tiefenrichtung der Oberseite der Gate-Elektrodenschicht 132.
  • Die Gate-Elektrodenschicht 132 enthält ein p-artiges Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist. Die p-artige Verunreinigung kann mindestens eines der Materialien Bor (B), Aluminium (Al), Indium (In) oder Gallium (Ga) beinhalten.
  • Eine p-artige Verunreinigungskonzentration der Gate-Elektrodenschicht 132 ist nicht kleiner als die p-artige Verunreinigungskonzentration des Körperbereichs 116. Genauer gesagt, ist die p-artige Verunreinigungskonzentration der Gate-Elektrodenschicht 132 größer als die p-artige Verunreinigungskonzentration des Körperbereichs 116.
  • Die p-artige Verunreinigungskonzentration der Gate-Elektrodenschicht 132 sollte nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1022 cm-3 betragen. Ein Schichtwiderstand der Gate-Elektrodenschicht 132 sollte nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (in dieser Ausführungsform etwa 200 Ω/□) betragen.
  • Auf 14 bezugnehmend, ist im äußeren Bereich 107 eine Gate-Verdrahtungsschicht 133 gebildet. Die Gate-Verdrahtungsschicht 133 ist elektrisch mit dem Gate-Pad 108 und dem Gate-Finger 109 verbunden.
  • Die Gate-Verdrahtungsschicht 133 ist auf der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 ausgebildet. Genauer gesagt, ist die Gate-Verdrahtungsschicht 133 auf dem dritten Bereich 131c der Gate-Isolierschicht 131 ausgebildet.
  • Die Gate-Verdrahtungsschicht 133 ist in dieser Ausführungsform entlang des Gate-Fingers 109 ausgebildet. Die Gate-Verdrahtungsschicht 133 ist entlang der drei Seitenflächen 105A, 105B und 105D der SiC-Halbleiterschicht 102 ausgebildet, um den aktiven Bereich 106 aus drei Richtungen zu definieren.
  • Die Gate-Verdrahtungsschicht 133 ist mit der Gate-Elektrodenschicht 132 verbunden, die vom Kontaktgrabenabschnitt 121b jedes Gate-Grabens 121 freiliegt. Die Gate-Verdrahtungsschicht 133 wird durch einen von der Gate-Elektrode 132 nach oben über die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 führenden Herausführungsabschnitt gebildet. Ein oberer Endabschnitt der Gate-Verkabelungsschicht 133 ist mit den oberen Endabschnitten der Gate-Elektrodenschicht 132 verbunden.
  • Auf 13 bezugnehmend, wird auf der Gate-Elektrodenschicht 132 eine niederohmige Elektrodenschicht 134 gebildet. Die niederohmige Elektrodenschicht 134 bedeckt den oberen Endabschnitt der Gate-Elektrodenschicht 132 innerhalb des Gate-Grabens 121.
  • Die niederohmige Elektrodenschicht 134 enthält ein leitfähiges Material mit einem Flächenwiderstand, der kleiner ist als der Flächenwiderstand der Gate-Elektrodenschicht 132. Ein Schichtwiderstand der niederohmigen Elektrodenschicht 134 sollte nicht kleiner als 0,01 Ω/□ und nicht größer als 10 Ω/□ sein.
  • Ein in die Gate-Graben 121 eingespeister Strom fließt durch die niederohmige Elektrodenschicht 134 mit dem vergleichsweise geringen Schichtwiderstand und wird auf die Gesamtheit der Gate-Elektrodenschicht 132 übertragen. Dadurch kann die Gesamtheit der Gate-Elektrodenschicht 132 (gesamte Fläche des aktiven Bereichs 106) so gestaltet werden, dass sie schnell von einem Aus-Zustand in einen Ein-Zustand übergeht, und damit kann eine Verzögerung des Schaltverhaltens unterdrückt werden.
  • Obwohl Zeit für die Stromübertragung bei dem Gate-Graben 121 mit einer Länge im Millimeterbereich benötigt wird, kann insbesondere die Verzögerung des Schaltverhaltens durch die niederohmige Elektrodenschicht 134 entsprechend unterdrückt werden. Das heißt, die niederohmige Elektrodenschicht 134 ist als stromdiffundierende Elektrodenschicht ausgebildet, die den Strom in den Gate-Graben 121 diffundiert.
  • Mit fortschreitender Verfeinerung der Zellstruktur nimmt auch die Breite, Tiefe, Querschnittsfläche usw. der Gate-Elektrodenschicht 132 ab und es besteht daher die Sorge vor einer Verzögerung des Schaltverhaltens durch Erhöhung des elektrischen Widerstands im Gate-Graben 121.
  • Durch die niederohmige Elektrodenschicht 134 kann jedoch die Gesamtheit der Gate-Elektrodenschicht 132 so gestaltet werden, dass sie schnell vom Aus-Zustand in den Ein-Zustand übergeht, und somit die Verzögerung des Schaltverhaltens durch Verfeinerung unterdrückt werden kann.
  • Die niederohmige Elektrodenschicht 134 ist in Filmform ausgebildet. Die niederohmige Elektrodenschicht 134 weist einen Anschlussbereich 134a in Kontakt mit dem oberen Endabschnitt der Gate-Elektrodenschicht 132 und einen diesem gegenüberliegenden Nicht-Anschlussbereich 134b auf. Der Anschlussbereich 134a und der Nicht-Anschlussbereich 134b der niederohmigen Elektrodenschicht 134 können in gekrümmten Formen gebildet werden, die dem oberen Endabschnitt der Gate-Elektrodenschicht 132 entsprechen. Der Anschlussbereich 134a und der Nicht-Anschlussbereich 134b der niederohmigen Elektrodenschicht 134 können eine beliebige Konfiguration annehmen.
  • Ein Teil des Anschlussbereichs 134a der niederohmigen Elektrodenschicht 134 kann höher als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 positioniert sein. Die Gesamtheit des Verbindungsabschnitts 134a der niederohmigen Elektrodenschicht 134 kann niedriger positioniert sein als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102.
  • Der Anschlussbereich 134a der niederohmigen Elektrodenschicht 134 kann einen Abschnitt beinhalten, der höher als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 angeordnet ist. Der Anschlussbereich 134a der niederohmigen Elektrodenschicht 134 kann einen Abschnitt beinhalten, der niedriger als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 angeordnet ist.
  • So kann beispielsweise ein zentraler Abschnitt des Anschlussbereichs 134a der niederohmigen Elektrodenschicht 134 niedriger als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 und ein Umfangskantenabschnitt des Anschlussbereichs 134a der niederohmigen Elektrodenschicht 134 höher als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 positioniert sein.
  • Ein Teil des Nicht-Anschlussbereichs 134b der niederohmigen Elektrodenschicht 134 kann höher als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 positioniert sein. Die Gesamtheit des Nicht-Anschlussbereich 134b der niederohmigen Elektrodenschicht 134 kann niedriger positioniert sein als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102.
  • Der Nicht-Anschlussbereich 134b der niederohmigen Elektrodenschicht 134 kann einen Abschnitt beinhalten, der höher als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 angeordnet ist. Der Nicht-Anschlussbereich 134b der niederohmigen Elektrodenschicht 134 kann einen Abschnitt beinhalten, der niedriger als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 angeordnet ist.
  • So kann beispielsweise ein zentraler Abschnitt des Nicht-Anschlussbereichs 134b der niederohmigen Elektrodenschicht 134 niedriger als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 und ein Umfangskantenabschnitt des Nicht-Anschlussbereichs 134b der niederohmigen Elektrodenschicht 134 höher als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 positioniert sein.
  • Die niederohmige Elektrodenschicht 134 weist einen Kantenabschnitt 134c auf, der die Gate-Isolierschicht 131 kontaktiert. Der Kantenabschnitt 134c der niederohmigen Elektrodenschicht 134 kontaktiert einen Eckabschnitt, der den ersten Bereich 131a und den zweiten Bereich 131b der Gate-Isolierschicht 131 verbindet.
  • Der Kantenabschnitt 134c der niederohmigen Elektrodenschicht 134 ist in einem Bereich an der ersten Hauptflächenseite 103 der SiC-Halbleiterschicht 102 in Bezug auf die unteren Abschnitte der Source-Bereiche 126 ausgebildet. Das heißt, der Kantenabschnitt 134c der niederohmigen Elektrodenschicht 134 ist in einem Bereich weiter zur ersten Hauptflächenseite 103 der SiC-Halbleiterschicht 102 als Grenzbereiche zwischen dem Körperbereich 116 und den Source-Bereichen 126 ausgebildet.
  • Der Kantenabschnitt 134c der niederohmigen Elektrodenschicht 134c ist somit den Source-Bereichen 126 über die Gate-Isolierschicht 131 zugewandt. Der Kantenabschnitt 134c der niederohmigen Elektrodenschicht 134 ist dem Körperbereich 116 über die Gate-Isolierschicht 131 nicht zugewandt.
  • Die Bildung eines Strompfades in einem Bereich der Gate-Isolierschicht 131 zwischen der niederohmigen Elektrodenschicht 134 und dem Körperbereich 116 kann dadurch unterdrückt werden. Der Strompfad kann durch unerwünschte Diffusion eines Elektrodenmaterials der niederohmigen Elektrodenschicht 134 in die Gate-Isolierschicht 131 gebildet werden.
  • Insbesondere eine Konstruktion zur Verbindung des Kantenabschnitts 134c der niederohmigen Elektrodenschicht 134 mit dem vergleichsweise dicken dritten Bereich 131c der Gate-Isolierschicht 131 (Eckabschnitt der Gate-Isolierschicht 131) ist wirksam, um ein Risiko der Bildung des Strompfades zu reduzieren.
  • In Bezug auf die Normalenrichtung zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 ist eine Dicke TR der niederohmigen Elektrodenschicht 134 nicht mehr als eine Dicke TG der Gate-Elektrodenschicht 132 (TR≤TG). Die Dicke TR der niederohmigen Elektrodenschicht 134 ist vorzugsweise kleiner als die Dicke TG der Gate-Elektrodenschicht 132 (TR<TG) . Insbesondere ist die Dicke TR der niederohmigen Elektrodenschicht 134 vorzugsweise nicht mehr als die halbe Dicke TG der Gate-Elektrodenschicht 132 (TR≤TG/2).
  • Ein Verhältnis TR/TG der Dicke TR der niederohmigen Elektrodenschicht 134 zur Dicke TG der Gate-Elektrodenschicht 132 ist nicht kleiner als 0,01 und nicht größer als 1. Die Dicke TG der Gate-Elektrodenschicht 132 sollte nicht weniger als 0,5 µm und nicht mehr als 3 µm betragen. Die Dicke TR der niederohmigen Elektrodenschicht 134 sollte nicht weniger als 0,01 µm und nicht mehr als 3 µm betragen.
  • Auf 14 bezugnehmend, bedeckt die niederohmige Elektrodenschicht 134 in dieser Ausführungsform auch den oberen Endabschnitt der Gate-Verdrahtungsschicht 133. Ein Abschnitt der niederohmigen Elektrodenschicht 134, der den oberen Endabschnitt der Gate-Verdrahtungsschicht 133 bedeckt, ist integral zu einem Abschnitt der niederohmigen Elektrodenschicht 134 ausgebildet, der den oberen Endabschnitt der Gate-Elektrodenschicht 132 bedeckt. Die niederohmige Elektrodenschicht 134 bedeckt dabei eine gesamte Fläche der Gate-Elektrodenschichten 132 und einen eine gesamte Fläche der Gate-Verdrahtungsschicht 133.
  • Ein Strom, der der Gate-Verdrahtungsschicht 133 von dem Gate-Pad 108 und dem Gate-Finger 109 zugeführt wird, fließt somit durch die niederohmigen Elektrodenschichten 134 mit vergleichsweise geringem Schichtwiderstand und wird auf die Gesamtheit der Gate-Elektrodenschichten 132 und der Gate-Verdrahtungsschicht 133 übertragen.
  • Dadurch kann die Gesamtheit der Gate-Elektrodenschicht 132 (die gesamte Fläche des aktiven Bereichs 106) über die Gate-Verdrahtungsschicht 133 schnell aus dem Aus-Zustand in den Ein-Zustand übergehen und somit die Verzögerung des Schaltverhaltens unterdrückt werden.
  • Insbesondere bei den Gate-Gräben 121 mit einer Länge im Millimeterbereich kann die Verzögerung des Schaltverhaltens durch die niederohmige Elektrodenschicht 134, die den oberen Endabschnitt der Gate-Verdrahtungsschicht 133 bedeckt, angemessen unterdrückt werden.
  • Die niederohmige Elektrodenschicht 134 beinhaltet eine Polyzidschicht. Die Polyzidschicht wird durch einen Abschnitt des p-artigen Polysiliziums gebildet, der einen Oberflächenschichtabschnitt der Gate-Elektrodenschicht 132 bildet, der durch ein Metallmaterial silizidiert ist. Genauer gesagt, besteht die Polyzidschicht aus einer p-artigen Polyzidschicht, die die in der Gate-Elektrodenschicht 132 (p-artiges Polysilizium) dotierte p-artige Verunreinigung enthält.
  • Die Polyzidschicht weist in dieser Ausführungsform einen spezifischen Widerstand von nicht weniger als 10 µΩ· cm und nicht mehr als 110 µΩ · cm auf. Insbesondere enthält die Polyzidschicht mindestens eines der Materialien TiSi, TiSi2, NiSi, CoSi, CoSi, CoSi2, MoSi2 oder WSi2.
  • Ein Schichtwiderstand innerhalb des Gate-Grabens 121, wenn die niederohmige Elektrodenschicht 134 auf dem p-artigen Polysilizium gebildet ist, ist nicht mehr als ein Schichtwiderstand der Gate-Elektrodenschicht 132 (p-artiges Polysilizium) allein. Der Schichtwiderstand im Inneren des Gate-Grabens 121 ist vorzugsweise nicht größer als ein Schichtwiderstand eines n-artigen Polysiliziums, das mit einer n-artigen Verunreinigung dotiert ist.
  • Der Schichtwiderstand im Gate-Graben 121 ist dem Schichtwiderstand der niederohmigen Elektrodenschicht 134 angenähert. Das heißt, der Schichtwiderstand im Inneren des Gate-Grabens 121 sollte nicht kleiner als 0,01 Ω/□ und nicht größer als 10 Ω/□ sein. Der Schichtwiderstand im Inneren des Gate-Grabens 121 ist vorzugsweise kleiner als 10 Ω/□.
  • Die Ergebnisse der Untersuchung der spezifischen Beständigkeit der Polyzidschicht sind in 15 dargestellt. 15 ist ein Diagramm der Beziehungen zwischen dem spezifischen Widerstand und der Bildungstemperatur von Polyziden. In 15 gibt die Ordinate den spezifischen Widerstand [µΩ·cm] und die Abszisse die Bildungstemperatur von Polyziden [°C] an.
  • Auf 15 bezugnehmend, nimmt der spezifische Widerstand von MoSi2 über WSi2, NiSi, CoSi2 zu TiSi2 ab. Die Präferenz des als Polyzidschicht verwendeten Materials nimmt daher von MoSi2 über WSi2, NiSi, CoSi2 zu TiSi2 zu.
  • Unter den oben genannten Materialtypen eignen sich NiSi, CoSi2 und TiSi2 besonders gut als Polyzidschicht zum Formen der niederohmigen Elektrodenschicht 134, da diese einen vergleichsweise niedrigen Wert in der spezifischen Widerstand-zu-Temperatur-Abhängigkeit aufweisen.
  • Darüber hinaus wurde als Ergebnis der Überprüfung durch die Erfinder in einem Fall, in dem TiSi2 als Material der niederohmigen Elektrodenschicht 134 verwendet wurde, eine Erhöhung eines Leckstroms zwischen Gate und Source bei Anlegen eines niederohmigen elektrischen Feldes beobachtet. Andererseits wurde in einem Fall, in dem CoSi2 eingesetzt wurde, keine Erhöhung des Leckstroms zwischen Gate und Source bei Anlegen eines niedrigen elektrischen Feldes beobachtet. CoSi2 ist am besten geeignet als Polyzidschicht zum Bilden der niederohmigen Elektrodenschicht 134 unter Berücksichtigung, dass NiSi im Vergleich zu CoSi2 ein Problem in der Hitzebeständigkeit hat.
  • Auf 12 und 13 bezugnehmend, ist in der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 im aktiven Bereich 106 eine Vielzahl von Source-Gräben 141 gebildet. Jeder Source-Graben 141 ist in einem Bereich zwischen zwei aneinandergrenzenden Gate-Gräben 121 ausgebildet.
  • Die Source-Gräben 141 sind jeweils in einer Bandform ausgebildet, die sich entlang der zweiten Richtung Y erstreckt. Die Source-Gräben 141 sind in der Draufsicht streifenförmig ausgebildet. In Bezug auf die erste Richtung X sollte eine Steigung zwischen den zentralen Abschnitten der aneinandergrenzenden Source-Gräben 141 nicht weniger als 1,5 µm und nicht mehr als 3 µm betragen.
  • Jeder Source-Graben 141 durchdringt den Körperbereich 116 und erreicht die SiC-Epitaxialschicht 112. Eine Bodenwand jedes Source-Grabens 141 ist innerhalb der SiC-Epitaxialschicht 112 positioniert. Genauer gesagt, ist die Bodenwand jedes Source-Grabens 141 im hochkonzentrierten Bereich 112a der SiC-Epitaxialschicht 112 positioniert.
  • Eine Tiefe des Source-Grabens 141 kann im Wesentlichen gleich der Tiefe des Gate-Grabens 121 sein. Die Tiefe des Source-Grabens 141 sollte nicht geringer sein als die Tiefe des Gate-Grabens 121. In Bezug auf die Normalenrichtung zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 sollte die Tiefe des Source-Grabens 141 nicht weniger als 0,5 µm und nicht mehr als 10 µm betragen (z.B. etwa 1 µm).
  • Eine erste Richtungsbreite des Source-Grabens 141 kann im Wesentlichen gleich der ersten Richtungsbreite des Gate-Grabens 121 sein. Die erste Richtungsbreite des Source-Grabens 141 sollte nicht kleiner sein als die erste Richtungsbreite des Gate-Grabens 121. Die erste Richtungsbreite des Source-Grabens 141 sollte nicht weniger als 0,1 µm und nicht mehr als 2 µm betragen (z.B. etwa 0,5 µm).
  • Ein Öffnungskantenabschnitt 142 jedes Source-Grabens 141 beinhaltet einen gekrümmten Abschnitt 143, der sich zu einer Innenseite des Source-Grabens 141 hin krümmt. Der Öffnungskantenabschnitt 142 des Source-Grabens 141 ist ein Eckabschnitt, der die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 mit der Seitenwand des Source-Grabens 141 verbindet.
  • Ein elektrisches Feld am Öffnungskantenabschnitt 142 des Source-Grabens 141 ist entlang des gekrümmten Abschnitts 143 verteilt. Die Konzentration des elektrischen Feldes in Bezug auf den Öffnungskantenabschnitt 142 des Source-Grabens 141 kann dadurch entspannt werden.
  • Eine Vielzahl von p+-artigen Kontaktbereichen 144 ist in Bereichen der SiC-Halbleiterschicht 102 entlang der Seitenwände der Source-Gräben 141 ausgebildet. Eine p-artige Verunreinigungskonzentration der Kontaktbereiche 144 sollte nicht weniger als 1,0 × 1018 cm-3 und nicht mehr als 1,0 × 1021 cm-3 betragen. Die Kontaktbereiche 144 sind jeweils in Bezug auf die Seitenwand auf einer Seite und in Bezug auf die Seitenwand auf einer anderen Seite eines Source-Grabens 141 gebildet.
  • Die Kontaktbereiche 144 werden in Abständen entlang der zweiten Richtung Y gebildet. Die Kontaktbereiche 144 werden in Abständen entlang der ersten Richtung X von den Gate-Gräben 121 gebildet.
  • In einem Bereich der SiC-Halbleiterschicht 102 entlang der Innenwand des Source-Grabens 141 ist ein p-artig Tiefbettungsbereich 145 gebildet. Der Tiefbettungsbereich 145 wird auch als Stehspannungshaltebereich bezeichnet. Der Tiefbettungsbereich 145 ist in Bandform ausgebildet, die sich entlang des Source-Grabens 141 erstreckt. Der Tiefbettungsbereich 145 erstreckt sich entlang der Innenwand des Source-Grabens141.
  • Auf 12 undFig. 14 bezugnehmend, erstreckt sich der Tiefbettungsbereich 145 entlang der Seitenwand des Source-Grabens 141 und reicht weiterentlang eines Kantenabschnitts, um die Bodenwand des Source-Grabens 41 abzudecken. Der Tiefbettungsbereich 145 ist kontinuierlich zum Körperbereich 116 an der Seitenwand des Source-Grabens 141.
  • Der Tiefbettungsbereich 145 weist einen unteren Abschnitt auf, der auf der zweiten Hauptflächenseite 104 der SiC-Halbleiterschicht 102 in Bezug auf die Bodenwand des Gate-Grabens 121 positioniert ist. Der Tiefbettungsbereich 145 ist im hochkonzentrierten Bereich 112a der SiC-Epitaxialschicht 112 gebildet.
  • Eine p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 145 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Körperbereichs 116 sein. Die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 145 kann die p-artige Verunreinigungskonzentration des Körperbereichs 116 überschreiten. Die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 145 kann kleiner sein als die p-artige Verunreinigungskonzentration des Körperbereichs 116.
  • Die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 145 sollte nicht größer sein als die p-artige Verunreinigungskonzentration des Kontaktbereichs 144. Die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 145 kann kleiner sein als die p-artige Verunreinigungskonzentration des Kontaktbereichs 144. Die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 21 sollte nicht weniger als 1,0×1017 cm-3 und nicht mehr als 1,0×1019 cm-3 betragen.
  • Auf 12 und 14 bezugnehmend ist im äußeren Bereich 107 ein p-artiger Umfangskanten-Tiefbettungsbereich 148 gebildet. Der Umfangskanten-Tiefbettungsbereich 148 ist elektrisch mit den Tiefbettungsbereich 145 verbunden.
  • Der Umfangskanten-Tiefbettungsbereich 148 bildet ein gleiches Potenzial wie die Tiefbettungsbereiche 145. Der Umfangskanten-Tiefbettungsbereich 148 ist in dieser Ausführungsform integral zum Tiefbettungsbereich 145 ausgebildet.
  • Genauer gesagt, erstreckt sich der Umfangskanten-Tiefbettungsbereich 148 als Bandform entlang der Umfangskante des aktiven Bereichs 106 im äußeren Bereich 107. Genauer gesagt, ist der Umfangskanten-Tiefbettungsbereich 148 in einer endlosen Form (in dieser Ausführungsform eine qudrilaterale Ringform) um den aktiven Bereich 106 herum ausgebildet.
  • Der Umfangskanten-Tiefbettungsbereich 148 ist im Oberflächenschichtabschnitt der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 ausgebildet und im äußeren Bereich 107 in einem Bereich entlang der Innenwand der Kontaktgrabenabschnitte 121b des Gate-Grabens 121 ausgebildet. Der Umfangskanten-Tiefbettungsbereich 148 erstreckt sich entlang der Seitenwand des Kontaktgrabenabschnitts 121b und reicht weiter entlang des Kantenabschnitts, um die Bodenwand des Kontaktgrabenabschnitts 121b abzudecken.
  • Der Umfangskanten-Tiefbettungsbereich 148 überlappt in der Draufsicht die Gate-Verdrahtungsschicht 133. Das heißt, der Umfangskanten-Tiefbettungsbereich 148 ist der Gate-Verdrahtungsschicht 133 über die Gate-Isolierschicht 131 (dritter Bereich 131c) zugewandt.
  • Der Umfangskanten-Tiefbettungsbereich 148 weist einen unteren Abschnitt auf, der auf der zweiten Hauptflächenseite 104 der SiC-Halbleiterschicht 102 in Bezug auf die Bodenwand des Kontaktgrabenabschnitts 121b des Gate-Grabens 121 positioniert ist. Der Umfangskanten-Tiefbettungsbereich 148 ist im hochkonzentrierten Bereich 112a der SiC-Epitaxialschicht 112 ausgebildet.
  • Der Umfangskanten-Tiefbettungsbereich 148 weist einen Herausführungsabschnitt 148a auf, der von dem äußeren Bereich 107 zu einem Umfangskantenabschnitt des aktiven Bereichs 106 in Draufsicht führt. Der Herausführungsabschnitt 148a des Umfangskanten-Tiefbettungsbereich 148 deckt die Endabschnitte der Source-Gräben 141 ab, die in der Draufsicht an der äußeren Bereichsseite 107 positioniert sind.
  • Der Herausführungsabschnitt 148a des Umfangskanten-Tiefbettungsbereichs 148 bedeckt die Innenwand des aktiven Grabenabschnitts 121a am Umfangskantenabschnitt des aktiven Bereichs 106. Der Herausführungsabschnitt 148a des Umfangskanten-Tiefbettungsbereich 148 erstreckt sich entlang der Seitenwand des aktiven Grabenabschnitts 121a und reicht weiter entlang des Kantenabschnitts, um den die Bodenwand des aktiven Grabenabschnitts 121a abzudecken. Der Herausführungsabschnitt 148a des Umfangskanten-Tiefbettungsbereichs 148 ist kontinuierlich zum Tiefbettungsbereich 145 im aktiven Bereich 106.
  • Der Herausführungsabschnitt 148a des Umfangskanten-Tiefbettungsbereich 148 weist einen unteren Abschnitt auf, der auf der zweiten Hauptflächenseite 104 der SiC-Halbleiterschicht 102 in Bezug auf die Bodenwand des aktiven Grabenabschnitts 121a des Gate-Grabens 121 positioniert ist. Der Herausführungsabschnitt 148a des Umfangskanten-Tiefbettungsbereich 148 ist im hochkonzentrierten Bereich 112a der SiC-Epitaxialschicht 112 ausgebildet.
  • Eine p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 148 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Körperbereichs 116 sein. Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 148 kann die p-artig Verunreinigungskonzentration des Körperbereichs 116 überschreiten. Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 148 kann kleiner sein als die p-artige Verunreinigungskonzentration des Körperbereichs 116.
  • Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 148 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Tiefbettungsbereichs 145 sein. Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 148 kann die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 145 überschreiten. Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 148 kann kleiner sein als die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs145.
  • Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 148 sollte nicht größer sein als die p-artige Verunreinigungskonzentration des Kontaktbereichs 144. Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 148 kann kleiner sein als die p-artige Verunreinigungskonzentration des Kontaktbereichs 144. Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 148 sollte nicht weniger als 1,0×1017 cm-3 und nicht mehr als 1,0×1019 cm-3 betragen.
  • In jedem Source-Graben 141 sind eine Source-Isolierschicht 146 und eine Source-Elektrodenschicht 147 ausgebildet. In 12 sind die Source-Isolierschicht 146 und die Source-Elektrodenschicht 147 mit einer Schraffur zur besseren Übersichtlichkeit dargestellt.
  • Die Source-Isolierschicht 146 kann Siliziumoxid beinhalten. Die Source-Isolierschicht 146 ist in Filmform entlang der Innenwandoberfläche des Source-Grabens 141 ausgebildet, so dass ein ausgesparter Raum innerhalb des Source-Grabens 141 definiert ist.
  • Die Source-Isolierschicht 146 beinhaltet einen ersten Bereich 146a und einen zweiten Bereich 146b. Der erste Bereich 146a ist entlang der Seitenwand des Source-Grabens 141 ausgebildet. Der zweite Bereich 146b ist entlang der Bodenwand des Source-Grabens 141 ausgebildet. Eine Dicke T11 des ersten Bereichs 146a ist kleiner als eine Dicke T12 des zweiten Bereichs 146b.
  • Ein Verhältnis T12/T11 der Dicke T12 des zweiten Bereichs 146b in Bezug auf die Dicke T11 des ersten Bereichs 146a sollte nicht weniger als 2 und nicht mehr als 5 betragen. Die Dicke T11 des ersten Bereichs 146a kann nicht weniger als 0,01 µm und nicht mehr als 0,2 µm betragen. Die Dicke T12 des zweiten Bereichs 146b kann nicht weniger als 0,05 µm und nicht mehr als 0,5 µm betragen.
  • Die Dicke T11 des ersten Bereichs 146a kann im Wesentlichen gleich der Dicke T1 des ersten Bereichs 131a der Gate-Isolierschicht 131 sein. Die Dicke T12 des zweiten Bereichs 146b kann im Wesentlichen gleich der Dicke T2 des zweiten Bereichs 131b der Gate-Isolierschicht 131 sein.
  • Die Source-Isolierschicht 146 exponiert den Öffnungskantenabschnitt 142 des Source-Grabens 141. Genauer gesagt, die Source-Isolierschicht 146 exponiert die Source-Bereiche 126 und die Kontaktbereiche 144 vom Öffnungskantenabschnitt 142 des Source-Grabens 141.
  • Genauer gesagt, weist der erste Bereich 146a der Source-Isolierschicht 146 einen oberen Endabschnitt auf, der an einer Öffnungsseite des Source-Grabens 141 angeordnet ist. Der obere Endabschnitt des ersten Bereichs 146a ist niedriger ausgebildet als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102.
  • Der obere Endabschnitt des ersten Bereichs 146a exponiert die Seitenwand des Source-Grabens 141 an der Öffnungsseite des Source-Grabens 141. Der erste Bereich 146a exponiert somit die Source-Bereiche 126 und die Kontaktbereiche 144 vom Öffnungskantenabschnitt 142 des Source-Grabens 141 frei.
  • Die Source-Elektrodenschicht 147 ist in den Source-Graben 141 über die Source-Isolierschicht 146 eingebettet. Genauer gesagt, ist die Source-Elektrodenschicht 147 in den Source-Graben 141 eingebettet, um den durch die Source-Isolierschicht 146 definierten ausgesparter Raum zu füllen. Die Source-Elektrodenschicht 147 wird durch die Sourcespannung gesteuert.
  • Die Source-Elektrodenschicht 147 weist einen oberen Endabschnitt auf, der auf der Öffnungsseite des Source-Grabens 141 positioniert ist. Der obere Endabschnitt der Source-Elektrodenschicht 147 ist niedriger ausgebildet als die erste Hauptfläche 103 der SiC-Halbleiterschicht 102. Der obere Endabschnitt der Source-Elektrodenschicht 147 kann so ausgebildet sein, dass er mit einem oberen Endabschnitt der Source-Isolierschicht 146 bündig ist.
  • Der obere Endabschnitt der Source-Elektrodenschicht 147 kann höher herausragen als der obere Endabschnitt der Source-Isolierschicht 146. Der obere Endabschnitt der Source-Elektrodenschicht 147 kann niedriger positioniert sein als der obere Endabschnitt der Source-Isolierschicht 146. Eine Dicke der Source-Elektrodenschicht 147 sollte nicht weniger als 0,5 µm und nicht mehr als 10 µm betragen (z.B. etwa 1 µm).
  • Die Source-Elektrodenschicht 147 enthält vorzugsweise ein Polysilizium mit Eigenschaften nahe SiC in Hinsicht auf die Materialeigenschaften. Dadurch kann eine im Inneren der SiC-Halbleiterschicht 102 auftretende Belastung reduziert werden. Die Source-Elektrodenschicht 147 enthält vorzugsweise ein p-artiges Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist. In diesem Fall können die Source-Elektrodenschichten 147 gleichzeitig mit den Gate-Elektrodenschichten 132 gebildet werden.
  • Eine p-artige Verunreinigungskonzentration der Source-Elektrodenschicht 147 ist nicht kleiner als die p-artige Verunreinigungskonzentration des Körperbereichs 116. Genauer gesagt, ist die p-artige Verunreinigungskonzentration der Source-Elektrodenschicht 147 größer als die p-artige Verunreinigungskonzentration des Körperbereichs 116. Die p-artige Verunreinigung der Source-Elektrodenschicht 147 kann mindestens eines der Material Bor (B), Aluminium (Al), Indium (In) oder Gallium (Ga) umfassen.
  • Die p-artige Verunreinigungskonzentration der Source-Elektrodenschicht 147 sollte nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1022 cm-3 betragen. Ein Schichtwiderstand der Source-Elektrodenschicht 147 sollte nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (in dieser Ausführungsform etwa 200 Ω/□) betragen.
  • Die p-artige Verunreinigungskonzentration der Source-Elektrodenschicht 147 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration der Gate-Elektrodenschicht 132 sein. Der Schichtwiderstand der Source-Elektrodenschicht 147 kann im Wesentlichen gleich dem Schichtwiderstand der Gate-Elektrodenschicht 132 sein.
  • Die Source-Elektrodenschicht 147 kann anstelle des p-artigen Polysilizium ein n-artiges Polysilizium beinhalten. Die Source-Elektrodenschicht 147 kann mindestens eines der Materialien Wolfram, Aluminium, Kupfer, eine Aluminiumlegierung oder eine Kupferlegierung anstelle des p-artigen Polysiliziums umfassen.
  • Die Halbleitervorrichtung 101 weist somit Gate-Graben-Strukturen 151 und Source-Graben-Strukturen 152 auf. Die Gate-Graben-Struktur 151 beinhaltet den Gate-Graben 121, die Gate-Isolierschicht 131, die Gate-Elektrodenschicht 132 und die niederohmige Elektrodenschicht 134. Die Source-Graben-Struktur 152 beinhaltet den Source-Graben 141, die Source-Isolierschicht 146 und die Source-Elektrodenschicht 147.
  • Auf 13 und 14 bezugnehmend, ist auf der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 eine Zwischenschichtisolierschicht 153 gebildet. Die Zwischenschichtisolierschicht 153 deckt einen Bereich oberhalb der Gate-Graben-Struktur 151 im aktiven Bereich 106 und einen Bereich auf der Gate-Verdrahtungsschicht 133 im äußeren Bereich 107 ab.
  • Die Zwischenschichtisolierschicht 153 kann Siliziumoxid oder Siliziumnitrid beinhalten. Ein Gate-Kontaktloch 154 und eine Vielzahl von Source-Kontaktlöchern 155 sind in der Zwischenschichtisolierschicht 153 ausgebildet.
  • Das Gate-Kontaktloch 154 exponiert die Gate-Verdrahtungsschicht 133 (niederohmige Elektrodenschicht 134) im äußeren Bereich107. Jedes Source-Kontaktloch 155 exponiert den Source-Bereich 126, den Kontaktbereich 144 und die Source-Graben-Struktur 152 im aktiven Bereich 106. Das Gate-Pad 108, der Gate-Finger 109 und das Source-Pad 110 sind auf der Zwischenschichtisolierschicht 153 ausgebildet.
  • Der Gate-Finger 109 tritt von oben in das Gate-Kontaktloch 154 über der Zwischenschichtisolierschicht 153 ein. Der Gate-Finger 109 ist elektrisch mit der niederohmigen Elektrodenschicht 134 innerhalb des Gate-Kontaktlochs 154 verbunden. Dabei wird ein elektrisches Signal vom Gate-Pad 108 über die niederohmige Elektrodenschicht 134 mit einem vergleichsweise niedrigen Widerstandswert auf die Gate-Elektrodenschicht 132 übertragen.
  • Das Source-Pad 110 tritt von oberhalb der Zwischenschichtisolierschicht 153 in die Source-Kontaktlöchern 155 ein. Das Source-Pad 110 ist elektrisch mit dem Source-Bereich 126, dem Kontaktbereich 144 und der Source-Elektrodenschicht 147 innerhalb der Source-Kontaktlöcher 155 verbunden. Die Source-Elektrodenschichten 147 können aus Teilbereichen des Source-Pads 110 gebildet sein.
  • 16 ist ein Diagramm zur Beschreibung des Schichtwiderstands. In 16 gibt die Ordinate den Schichtwiderstand [Ω/□] und die Abszisse einen Gegenstand an. Ein erster Balken L1, ein zweiter Balken L2 und ein dritter Balken L3 sind in 16 dargestellt.
  • Der erste Balken L1 zeigt einen Schichtwiderstand eines n-artigen Polysiliziums. Der zweite Balken L2 zeigt einen Schichtwiderstand eines p-artigen Polysiliziums. Der dritte Balken L3 zeigt einen Schichtwiderstand in einem Fall an, in dem die niederohmige Elektrodenschicht 134 auf dem p-artigen Polysilizium gebildet ist. Die niederohmige Elektrodenschicht 134 enthält hier TiSi2 (p-artiges Titansilicid) .
  • Auf den ersten Balken L1 bezugnehmend, beträgt der Schichtwiderstand des n-artigen Polysiliziums 10 Ω/□. Auf den zweiten Balken L2 bezugnehmend beträgt der Schichtwiderstand des p-artigen Polysiliziums 200 Ω/□. Bezugnehmend auf den dritten Balken L3 beträgt der Schichtwiderstand bei der Bildung der niederohmigen Elektrodenschicht 134 auf dem p-artigen Polysilizium 2 Ω/□.
  • Das p-artige Polysilizium weist eine vom n-artigen Polysilizium abweichende Arbeitsfunktion auf, und allein durch das Einbetten des p-artigen Polysiliziums in den Gate-Gräben 121 kann eine Gate-Schwellenspannung Vth um ca. 1 V erhöht werden.
  • Das p-artige Polysilizium weist jedoch einen Schichtwiderstand auf, der zehnmal (im vorliegenden Beispiel 20-mal) größer ist als der Schichtwiderstand des n-artigen Polysiliziums. Wird also das p-artige Polysilizium als Material der Gate-Elektrodenschicht 132 verwendet, steigt der Energieverlust entsprechend einer Erhöhung des parasitären Widerstandes im Inneren des Gate-Grabens 121 (im Folgenden einfach „Gate-Widerstand“ genannt) deutlich an.
  • Andererseits, wenn bei der Struktur mit der niederohmigen Elektrodenschicht 134 auf dem p-artigen Polysilizium, kann der Schichtwiderstand auf nicht mehr als 1/100stel gesenkt werden, verglichen mit dem Fall, dass die niederohmige Elektrodenschicht 134 nicht gebildet wird. Bei der Struktur, die die niederohmige Elektrodenschicht 134 aufweist, kann der Schichtwiderstand im Vergleich zu der n-artiges Polysilizium enthaltenden Gate-Elektrodenschicht 132 auf höchstens 1/5tel gesenkt werden.
  • Wie vorstehend beschrieben, bei der Halbleitervorrichtung 101, haben die Gate-Graben-Strukturen 151 die Struktur, in der die Gate-Elektrodenschicht 132 über die Gate-Isolierschicht 131 im Gate-Graben 121 eingebettet ist. Bei der Gate-Graben-Struktur 151 ist die Gate-Elektrodenschicht 132 von der niederohmigen Elektrodenschicht 134 in einem begrenzten Raum des Gate-Grabens 121 bedeckt.
  • Die Gate-Elektrodenschicht 132 enthält das p-artige Polysilizium. Dadurch kann die Gate-Schwellenspannung Vth erhöht werden. Die niederohmige Elektrodenschicht 134 enthält das leitfähige Material mit einem Schichtwiderstand, der kleiner ist als der Schichtwiderstand des p-artigen Polysiliziums.
  • Dadurch kann eine Reduzierung des Gate-Widerstands erreicht werden. Folglich kann ein Strom effizient entlang der Gate-Graben-Strukturen 151 gestreut werden und eine Reduzierung der Schaltverzögerung erreicht werden.
  • Insbesondere bei der Struktur, bei der die Gate-Elektrodenschicht 132 von der niederohmigen Elektrodenschicht 134 bedeckt ist, muss die p-artige Verunreinigungskonzentration des Körperbereichs 116 nicht erhöht werden. Die Gate-Schwellenspannung Vth kann somit erhöht werden, ohne dass der Kanalwiderstand ansteigt.
  • Außerdem ist bei der Halbleitervorrichtung 101 die Gate-Verdrahtungsschicht 133 im äußeren Bereich107 mit der niederohmigen Elektrodenschicht 134 bedeckt. Eine Reduzierung eines Gate-Widerstands der Gate-Verdrahtungsschicht 133 kann somit ebenfalls erreicht werden.
  • Insbesondere bei der Struktur, bei der die Gate-Elektrodenschichten 132 und die Gate-Verdrahtungsschicht 133 von der niederohmigen Elektrodenschicht 134 bedeckt sind, kann der Strom effizient entlang der Gate-Graben-Strukturen 151 verteilt werden. Die Reduzierung der Schaltverzögerung kann somit angemessen erreicht werden.
  • 17A bis 17L sind Schnittansichten eines Beispiels eines Verfahrens zur Herstellung der in 11 dargestellten Halbleitervorrichtung 101. 17A bis 17L sind Schnittansichten des Abschnitts, der 12 entspricht.
  • Auf 17A bezugnehmend, wird zunächst das n+-artige SiC-Halbleitersubstrat 111 hergestellt. Anschließend wird die SiC-Epitaxialschicht 112 auf einer Hauptfläche des SiC-Halbleitersubstrats 111 gebildet. Die SiC-Epitaxialschicht 112 wird gebildet, indem SiC von oben auf die Hauptfläche des SiC-Halbleitersubstrats 111 nach einem epitaktischen Wachstumsverfahren aufgewachsen wird.
  • In dieser Ausführungsform wird die SiC-Epitaxialschicht 112 mit dem hochkonzentrierten Bereich 112a und dem niedrigkonzentrierten Bereich 112b gebildet. Dabei wird die SiC-Halbleiterschicht 102 mit dem SiC-Halbleitersubstrat 111 und der SiC-Epitaxialschicht 112 gebildet.
  • Anschließend wird der p-artige Körperbereich 116 im Oberflächenschichtabschnitt der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 gebildet. Der Körperbereich 116 wird durch Einbringen der p-artigen Verunreinigung in die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 gebildet.
  • Der Körperbereich 116 kann im Oberflächenschichtabschnitt der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 durch ein Ionenimplantationsverfahren über eine Ionenimplantationsmaske (nicht dargestellt) gebildet werden. Der aktive Bereich 106 wird durch den Körperbereich 116 definiert.
  • Anschließend, auf 17B bezugnehmend, werden die n+-artigen Source-Bereiche 126 im Oberflächenschichtabschnitt des Körperbereichs 116 gebildet. Die Source-Bereiche 126 werden durch Einbringen der n-artigen Verunreinigung in den Oberflächenschichtabschnitt des Körperbereichs 116 gebildet. Die Source-Bereiche 126 können im Oberflächenschichtabschnitt des Körperbereichs 116 durch ein Ionenimplantationsverfahren über eine Ionenimplantationsmaske 161 gebildet werden.
  • Anschließend werden, bezogen auf 17C, die p+-artigen Kontaktbereiche 144 im Oberflächenschichtabschnitt des Körperbereichs 116 gebildet. Die Kontaktbereiche 144 werden durch Einbringen der p-artigen Verunreinigung in den Oberflächenschichtabschnitt des Körperbereichs 116 gebildet. Die Kontaktbereiche 144 können im Oberflächenschichtabschnitt des Körperbereichs 116 durch ein Ionenimplantationsverfahren über eine Ionenimplantationsmaske 162 gebildet werden.
  • Anschließend wird, bezugnehmend auf 17D, auf der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 eine Maske 163 mit einem vorgegebenen Muster gebildet. Die Maske 163 weist eine Vielzahl von Öffnungen 164 auf, die Bereiche exponieren, an denen die Gate-Gräben 121 und die Source-Gräben 141 zu bilden sind.
  • Anschließend werden unnötige Teile der SiC-Halbleiterschicht 102 entfernt. Die unnötigen Abschnitte der SiC-Halbleiterschicht 102 können durch ein Ätzverfahren (z.B. ein Nassätzverfahren) über die Maske 163 entfernt werden. Dabei werden die Gate-Gräben 121 und die Source-Gräben 141 gebildet. Die Maske 163 wird danach entfernt.
  • Anschließend werden die Tiefbettungsbereiche 145 in Bereichen der SiC-Halbleiterschicht 102 entlang der Innenwände der Source-Gräben 141 gebildet. Die Tiefbettungsbereich 145 können in der SiC-Halbleiterschicht 102 durch ein Ionenimplantationsverfahren über eine nicht veranschaulichte Ionenimplantationsmaske gebildet werden.
  • Außerdem wird der Umfangskanten-Tiefbettungsbereich 148 im Oberflächenschichtabschnitt der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 in Bereichen entlang der Innenwände der Kontaktgrabenabschnitte 121b der Gate-Gräben 121 im äußeren Bereich 107 gebildet. In diesem Schritt wird der Umfangskanten-Tiefbettungsbereich148 einschließlich des Herausführungsabschnitts 148a gebildet, der vom äußeren Bereich 107 zum Umfangskantenabschnitt des aktiven Bereichs 106 führt.
  • Der Umfangskanten-Tiefbettungsbereich 148 kann in der SiC-Halbleiterschicht 102 durch ein Ionenimplantationsverfahren über eine nicht veranschaulichte Ionenimplantationsmaske gebildet werden. Ein Abschnitt oder eine Gesamtheit des Umfangskanten-Tiefbettungsbereich 148 kann gleichzeitig mit den Tiefbettungsbereich 145 unter Verwendung des Schrittes des Bildens der Tiefbettungsbereiche 145 gebildet werden. Ein Abschnitt des Umfangskanten-Tiefbettungsbereichs 148 kann gleichzeitig mit dem Körperbereich 116 unter Verwendung des Schrittes des Bildens des Körperbereichs 116 gebildet werden.
  • Anschließend wird, bezugnehmend auf 17E, eine Glühbehandlung der SiC-Halbleiterschicht 102 durchgeführt. Die Glühbehandlung kann eine Hochtemperatur-Wasserstoffglühbehandlung sein. Eine Glühtemperatur sollte nicht unter 1400°C liegen.
  • Die gekrümmten Abschnitte 125 werden dabei an den Öffnungskantenabschnitten 124 der Gate-Gräben 121 gebildet. Außerdem werden die gekrümmten Abschnitte 143 an den Öffnungskantenabschnitten 142 der Source-Gräben 141 gebildet.
  • Anschließend wird, bezugnehmend auf 17F, eine Basisisolierschicht 165 als Basis der Gate-Isolierschicht 131 und der Source-Isolierschichten 146 so ausgebildet, dass sie die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 bedeckt. Die Basisisolierschicht 165 kann durch ein CVD-Verfahren (Chemical Vapor Deposition) gebildet werden. Die Basisisolierschicht 165 kann Siliziumoxid beinhalten.
  • Abschnitte, die die Seitenwände der Gate-Gräben121 bedecken, und Abschnitte, die die Seitenwände der Source-Gräben 141 bedecken, werden in diesem Schritt dünner ausgebildet als andere Abschnitte in der Basisisolierschicht 165.
  • Die Basisisolierschicht 165 mit einer solchen Konfiguration wird durch Einstellen vorgegebener Bedingungen, wie Gasdurchsatz, Gasart, Gasverhältnis, Gaszufuhrzeit usw. im CVD-Verfahren gebildet. Die Basisisolierschicht 165 kann durch ein Oxidationsbehandlungsverfahren anstelle des CVD-Verfahrens gebildet werden. Das Oxidationsbehandlungsverfahren kann ein thermisches Oxidationsbehandlungsverfahren oder eine Nassoxidationsbehandlungsverfahren sein.
  • Anschließend wird, bezugnehmend auf 17G, eine Basisleitschicht 166 als Basis der Gate-Elektrodenschichten 132, der Gate-Verdrahtungsschicht 133 und der Source-Elektrodenschichten 147 auf der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 gebildet.
  • Die Basisleitschicht 166 enthält das mit der p-artigem Verunreinigung dotierte p-artige Polysilizium. Die Basisleitschicht 166 kann durch ein CVD-Verfahren gebildet werden. Das CVD-Verfahren kann ein LP-CVD-Verfahren (Niederdruck-CVD) sein.
  • Anschließend werden, bezugnehmend auf 17H, unnötige Teile der Basisleitschicht 166 entfernt. Die unnötigen Abschnitte der Basisleitschicht 166 werden durch ein Ätzverfahren (z.B. ein Nassätzverfahren) über eine Maske (nicht dargestellt) mit einem vorgegebenen Muster entfernt.
  • Die Maske (nicht dargestellt) deckt einen Bereich ab, in dem die Gate-Verdrahtungsschicht 133 gebildet werden soll. Die unnötigen Abschnitte der Basisleitschicht 166 werden mindestens so lange entfernt, bis Abschnitte der Basisisolierschicht 165, die die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 bedecken, exponiert sind. Dabei werden die Gate-Elektrodenschichten 132, die Gate-Verdrahtungsschicht 133 und die Source-Elektrodenschichten 147 gebildet.
  • In einem Fall, in dem die Source-Elektrodenschichten 147 aus einem anderen Elektrodenmaterial als die Gate-Elektrodenschichten 132 gemacht sind, können die Source-Elektrodenschichten 147 durch separate Ausführungsschritte gebildet werden, ähnlich den Schritten der 17G bis 17H, bezogen auf das Elektrodenmaterial der Source-Elektrodenschichten 147. In einem Fall, in dem die Source-Elektrodenschichten 147 durch Abschnitte des Source-Pad 110 gebildet sind, werden die Source-Elektrodenschichten 147 beim Bilden des Source-Pads 110 gebildet.
  • Anschließend wird, bezugnehmend auf 17I, eine Metallmaterialschicht 167 auf den Gate-Elektrodenschichten 132 gebildet. Die Metallmaterialschicht 167 ist auf der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 so ausgebildet, dass sie in dieser Ausführungsform die Gate-Elektrodenschichten 132 und die Source-Elektrodenschichten 147 insgesamt bedeckt.
  • Die Metallmaterialschicht 167 enthält ein Metallmaterial, das mit dem p-artigen Polysilizium polyzykidiert werden kann. Die Metallmaterialschicht 167 kann mindestens eines der Materialien Mo, W, Ni, Co oder Ti beinhalten.
  • Anschließend wird die p-artige Polyzidschicht in den Oberflächenschichtabschnitten der Gate-Elektrodenschichten 132 und einem Oberflächenschichtabschnitt der Gate-Verdrahtungsschicht 133 gebildet. Die p-artige Polyzidschicht wird in dieser Ausführungsform auch in Oberflächenschichtabschnitten der Source-Elektrodenschichten 147 gebildet.
  • Die p-artige Polyzidschicht wird gebildet, indem die Oberflächenschichtabschnitte der Gate-Elektrodenschichten 132, der Oberflächenschichtabschnitt der Gate-Verdrahtungsschicht 133 und die Oberflächenschichtabschnitte der Source-Elektrodenschichten 147 durch Wärmebehandlung in Bezug auf die Metallmaterialschicht 167 polyzyklisiert werden. Die Wärmebehandlung der Metallmaterialschicht 167 kann ein RTA-Verfahren (Rapid Thermal Annealing) sein.
  • Das p-artige Polyzid, das mindestens eines der Materialien TiSi, TiSi2, NiSi, CoSi, CoSi2, MoSi2 oder WSi2 enthält, wird dabei gemäß dem Metallmaterial der Metallmaterialschicht 167 gebildet. Die niederohmige Elektrodenschicht 134 wird durch die p-artige Polyzidschicht gebildet.
  • Anschließend werden, bezugnehmend auf 17J, nicht reagierte Abschnitte der Metallmaterialschicht 167, die sich nicht mit dem p-artigen Polysilizium verbunden haben, entfernt. Die nicht reagierten Abschnitte der Metallmaterialschicht 167 können durch ein Ätzverfahren (z.B. ein Nassätzverfahren) entfernt werden.
  • In einem Fall, in dem die niederohmige Elektrodenschicht 134 (p-artiges Polyzid) mindestens eines der Materialien TiSi oder CoSi enthält, kann eine Wärmebehandlung auf die niederohmige Elektrodenschicht 134 angewendet werden, nachdem die nicht reagierten Abschnitte der Metallmaterialschicht 167 entfernt wurden.
  • Die Wärmebehandlung der niederohmigen Elektrodenschicht 134 kann ein RTA-Verfahren sein. Dabei wird TiSi zu TiSi2 und CoSi zu CoSi2 modifiziert, wodurch eine Senkung des Widerstandes erreicht werden kann.
  • Anschließend wird, bezugnehmend auf 17K, die Zwischenschichtisolierschicht 153 auf der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 gebildet. Die Zwischenschichtisolierschicht 153 ist auf der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 so ausgebildet, dass sie die Gate-Graben-Strukturen 151 und die Gate-Verdrahtungsschicht 133 bedeckt. Die Zwischenschichtisolierschicht 153 enthält Siliziumoxid oder Siliziumnitrid. Die Zwischenschichtisolierschicht 153 kann durch ein CVD-Verfahren gebildet werden.
  • Als nächstes wird auf der Zwischenschichtisolierschicht 153 eine Maske 168 mit einem vorgegebenen Muster gebildet. Die Maske 168 weist eine Vielzahl von Öffnungen 169 auf, die Bereiche exponieren, an denen das Gate-Kontaktloch 154 und die Source-Kontaktlöcher 155 zu bilden sind.
  • Anschließend werden unnötige Teile der Zwischenlagenisolierschicht 153 entfernt. Die unnötigen Abschnitte der Zwischenschichtisolierschicht 153 können durch ein Ätzverfahren (z.B. ein Trockenätzverfahren) über die Maske 168 entfernt werden. Dadurch werden das Gate-Kontaktloch 154 und die Source-Kontaktlöcher 155 gebildet.
  • Anschließend werden, bezugnehmend auf 17L, das Gate-Pad 108, der Gate-Finger 109 und das Source-Pad 110 auf der Zwischenschichtisolierschicht 153 gebildet. Das Gate-Pad 108, der Gate-Finger 109 und das Source-Pad 110 werden unter Verwendung einer Maske (nicht dargestellt) mit einem vorbestimmten Muster gebildet. Außerdem ist das Drain-Pad 113 auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 ausgebildet. Die Halbleitervorrichtung 101 ist durch Schritte hergestellt, die die oben genannten beinhalten.
  • 18 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung 171 gemäß einer achten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 18 bezugnehmend, beinhaltet die Gate-Isolierschicht 131 bei der Halbleitervorrichtung 171 einen sich zu einem Inneren des Gate-Grabens 121 hin wölbenden Wölbungsabschnitt 172 am Öffnungskantenabschnitt 124 des Gate-Grabens 121. Der Wölbungsabschnitt 172 ist an dem Eckabschnitt ausgebildet, der den ersten Bereich 131a und den dritten Bereich 131c in der Gate-Isolierschicht 131 verbindet.
  • Der Wölbungsabschnitt 172 wölbt sich geschwungen zur Innenseite des Gate-Grabens 121 hin. Der Wölbungsabschnitt 172 verengt die Öffnung des Gate-Grabens 121 am Öffnungskantenabschnitt 124 des Gate-Grabens 121.
  • Der obere Endabschnitt der Gate-Elektrodenschicht 132 weist einen verengten Abschnitt auf, der entlang des wölbenden Abschnitts 172 der Gate-Isolierschicht 131 ausgespart ist. Die niederohmige Elektrodenschicht 134 bedeckt den verengten Abschnitt (oberer Endabschnitt) der Gate-Elektrodenschicht 132. Der Kantenabschnitt 134c der niederohmigen Elektrodenschicht 134 berührt in dieser Ausführungsform den Wölbungsabschnitt 172 der Gate-Isolierschicht 131.
  • Der Wölbungsabschnitt 172 der Gate-Isolierschicht 131 wird durch Einstellen der vorgegebenen Bedingungen (Gasdurchsatz, Gasart, Gasverhältnis, Gaszufuhrzeit usw.) des CVD-Verfahrens im oben beschriebenen Schritt von 17F unter Berücksichtigung der Form des Wölbungsabschnitts 172 der Gate-Isolierschicht 131 gebildet.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung 171 kontaktiert der Kantenabschnitt 134c der niederohmigen Elektrodenschicht 134 den Wölbungsabschnitt 172 der Gate-Isolierschicht 131. Die Bildung des Strompfades im Bereich zwischen der niederohmigen Elektrodenschicht 134 und der SiC-Halbleiterschicht 102 kann dadurch entsprechend unterdrückt werden.
  • Außerdem wird bei der Halbleitervorrichtung 171 der Wölbungsabschnitt 172 am Öffnungskantenabschnitt 124 des Gate-Grabens121 gebildet, zusätzlich zu dem Öffnungskantenabschnitt 124 des Gate-Grabens 121 mit dem geschwungenen Abschnitt 125. Damit kann eine weitere Verbesserung der Stehspannung der Gate-Isolierschicht 131 am Öffnungskantenabschnitt 124 des Gate-Grabens 121 erreicht werden.
  • 19 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung 181 gemäß einer neunten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 19 bezugnehmend, weist der Öffnungskantenabschnitt 124 des Gate-Grabens 121 in der Halbleitervorrichtung 181 einen Neigungsabschnitt 182 auf, der sich von der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 nach unten zur Seitenwand des Gate-Grabens 121 neigt.
  • Mit dem Neigungsabschnitt 182 des Gate-Grabens 121 kann ein elektrisches Feld entlang des Neigungsabschnitts 182 verteilt und somit die Konzentration des elektrischen Feldes in Bezug auf den Öffnungskantenabschnitt 124 des Gate-Grabens 121 entspannt werden.
  • Die Gate-Isolierschicht 131 beinhaltet einen Wölbungsabschnitt 183, der sich in Richtung des Inneren des Gate-Grabens 121 an dem Neigungsabschnitt 182 des Gate-Grabens 121 wölbt. Der Wölbungsabschnitt 183 ist an dem Eckabschnitt ausgebildet, der den ersten Bereich 131a und den dritten Bereich 131c der Gate-Isolierschicht 131 verbindet.
  • Der Wölbungsabschnitt 183 wölbt sich geschwungen zur Innenseite des Gate-Grabens 121 hin. Der Wölbungsabschnitt 183 verengt die Öffnung des Gate-Grabens 121 am Öffnungskantenabschnitt 124 des Gate-Grabens 121.
  • Der obere Endabschnitt der Gate-Elektrodenschicht 132 weist einen verengten Abschnitt auf, der entlang des wölbenden Abschnitts 183 der Gate-Isolierschicht 131 ausgespart ist. Die niederohmige Elektrodenschicht 134 bedeckt den verengten Abschnitt (oberer Endabschnitt) der Gate-Elektrodenschicht 132. Der Kantenabschnitt 134c der niederohmigen Elektrodenschicht 134 berührt in dieser Ausführungsform den Wölbungsabschnitt 183 der Gate-Isolierschicht 131.
  • Der Öffnungskantenabschnitt 142 des Source-Grabens 141 weist einen Neigungsabschnitt 184 auf, der sich von der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 nach unten zur Seitenwand des Source-Grabens 141 neigt. Ein elektrisches Feld kann entlang des Neigungsabschnitts 184 verteilt werden, so dass die Konzentration des elektrischen Feldes in Bezug auf den Öffnungskantenabschnitt 142 des Source-Grabens 141 mit dem Neigungsabschnitt 184 des Source-Grabens 141 entspannt werden kann.
  • 20A bis 20C sind Schnittansichten eines Beispiels für ein Verfahren zur Herstellung der in 19 dargestellten Halbleitervorrichtung 181.
  • Zuerst wird, bezugnehmend auf 20A, die SiC-Halbleiterschicht 102 mit den Gate-Gräben 121 und den Source-Gräben 141, die in der ersten Hauptfläche 103 durch die Schritte gemäß 17A bis 17D hergestellt.
  • Anschließend wird, bezugnehmend auf 20B, eine thermische Oxidationsbehandlung der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 durchgeführt, um eine Opferoxidschicht 185 zu bilden. In diesem Schritt beginnt die Oxidation gleichmäßig sowohl von der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 als auch von der Seitenwand der Gate-Gräben 121.
  • Eine Oxidschicht, die von der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 fortschreitet, und Oxidschichten, die von der Seitenwand der Gate-Gräben 121 fortschreiten, werden integral an den Öffnungskantenabschnitten 124 der Gate-Gräben 121.
  • Die Oxidation an den Öffnungskantenabschnitten 124 der Gate-Gräben 121 wird durch die Integration der Oxidschichten beschleunigt. Die Neigungsabschnitte 182 werden dann unterhalb der integrierten Oxidschicht an den Öffnungskantenabschnitt 124 der Gate-Gräben 121 gebildet.
  • Die Oxidschicht, die von der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 fortschreitet, und die Oxidschichten, die von der Seitenwand der Source-Gräben 141 fortschreiten, werden integral an den Oberflächenschichtabschnitt 142 der Source-Gräben 141.
  • Die Oxidation an den Öffnungskantenabschnitten 142 der Source-Gräben 141 wird durch die Integration der Oxidschichten beschleunigt. Die Neigungsabschnitte 184 werden dann unterhalb der integrierten Oxidschicht an den Öffnungskantenabschnitt 142 der Source-Gräben 141 gebildet.
  • Anschließend wird, bezugnehmend auf 20C, die Opferoxidschicht 185 entfernt. Die Opferoxidschicht 185 kann durch ein Ätzverfahren (z.B. ein Nassätzverfahren) entfernt werden. Danach werden die Schritte gemäß 17F bis 17L nacheinander ausgeführt.
  • Im Schritt von 17F wird der Wölbungsabschnitt 183 der Gate-Isolierschicht 131 durch Einstellen der vorgegebenen Bedingungen (Gasdurchsatz, Gasart, Gasverhältnis, Gaszufuhrzeit usw.) des CVD-Verfahrens unter Berücksichtigung der Form des Wölbungsabschnitts 183 der Gate-Isolierschicht 131 gebildet. Die Halbleitervorrichtung 181 ist durch Schritte hergestellt, die die oben genannten beinhalten.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung 181 kontaktiert der Kantenabschnitt 134c der niederohmigen Elektrodenschicht 134 den Wölbungsabschnitt 183 der Gate-Isolierschicht 131. Die Bildung des Strompfades im Bereich zwischen der niederohmigen Elektrodenschicht 134 und der SiC-Halbleiterschicht 102 kann dadurch entsprechend unterdrückt werden.
  • Außerdem wird bei der Halbleitervorrichtung 181 der Wölbungsabschnitt 183 am Öffnungskantenabschnitt 124 des Gate-Grabens121 gebildet, zusätzlich zu dem Öffnungskantenabschnitt 124 des Gate-Grabens 121 mit dem Neigungsabschnitt 182. Damit kann eine weitere Verbesserung der Stehspannung der Gate-Isolierschicht 131 am Öffnungskantenabschnitt 124 des Gate-Grabens 121 erreicht werden.
  • Mit der vorliegenden bevorzugten Ausführungsform wurde ein Konfigurationsbeispiel beschrieben, bei dem in der Halbleitervorrichtung 181 die Gate-Isolierschicht 131 mit dem Wölbungsabschnitt 183 ausgebildet ist. Jedoch kann bei der Halbleitervorrichtung 181 die Gate-Isolierschicht 131 auch ohne Wölbungsabschnitt 183 gebildet werden.
  • 21 ist eine vergrößerte Ansicht eines Bereichs, der 12 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung 191 gemäß einer zehnten bevorzugten Ausführungsform der vorliegenden Erfindung. 22 ist eine Schnittansicht entlang der in 21 dargestellten Linie XXII-XXII. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 21 und 22 bezugnehmend, wird bei der Halbleitervorrichtung 191 in der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 im äußeren Bereich107 ein äußerer Gate-Graben 192 gebildet. Der äußere Gate-Graben 192 erstreckt sich als Bandform im äußeren Bereich 107.
  • Der äußere Gate-Graben 192 ist in einem Bereich der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 direkt unter dem Gate-Finger 109 ausgebildet. Der äußere Gate-Graben 192 erstreckt sich entlang des Gate-Fingers 109.
  • Genauer gesagt, ist der äußere Gate-Graben 192 entlang der drei Seitenflächen 105A, 105B und 105D der SiC-Halbleiterschicht 102 so ausgebildet, dass der aktive Bereich 106 aus drei Richtungen definiert wird. Der äußere Gate-Graben 192 kann in einer endlosen Form (z.B. einer qudrilaterale Ringform) ausgebildet sein, die den aktiven Bereich 106 umgibt.
  • Der äußere Gate-Graben 192 steht in Verbindung mit dem Kontaktgrabenabschnitt 121b jedes Gate-Grabens 121. Der äußere Gate-Graben 192 und die Gate-Gräben 121 werden dabei durch einen einzigen Graben gebildet.
  • Die Gate-Verdrahtungsschicht 133 ist in den äußeren Gate-Graben 192 eingebettet. Die Gate-Verdrahtungsschicht 133 ist mit den Gate-Elektrodenschichten 132 an den Verbindungsabschnitten des äußeren Gate-Grabens 192 und den Kontaktgrabenabschnitten 121b verbunden.
  • Die niederohmige Elektrodenschicht 134 bedeckt in dieser Ausführungsform den oberen Endabschnitt der Gate-Verdrahtungsschicht 133 in einem Innenraum des äußeren Gate-Grabens 192. Daher sind die niederohmige Elektrodenschicht 134, die die Gate-Elektrodenschichten 132 und die niederohmige Elektrodenschicht 134, die die Gate-Verdrahtungsschicht 133 bedeckt, beide in einem einzigen Graben angeordnet.
  • Der Umfangskanten-Tiefbettungsbereich 148 bedeckt die Innenwand des äußeren Gate-Grabens 192 im äußeren Bereich 107, in dieser Ausführungsform. Der Umfangskanten-Tiefbettungsbereich 148 erstreckt sich entlang der Seitenwand des äußeren Gate-Grabens 192 und reicht weiter entlang eines Kantenabschnitts, um die Bodenwand des äußeren Gate-Grabens 192 abzudecken.
  • Das heißt, der Umfangskanten-Tiefbettungsbereich 148 ist der Gate-Verdrahtungsschicht 133 über die Gate-Isolierschicht 131 an einem Abschnitt entlang der Innenwand des äußeren Gate-Grabens 192 zu gewandt. Der Umfangskanten-Tiefbettungsbereich 148 ist auch den Gate-Verdrahtungsschichten 133 über die Gate-Isolierschicht 131 an einem Abschnitt entlang der Innenwand des Gate-Grabens 121 zugewandt.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 191 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 101 beschriebenen wurden. Außerdem ist es bei der Halbleitervorrichtung 191 nicht erforderlich, dass die Gate-Verdrahtungsschicht 133 über die erste Hauptfläche 103 der SiC-Halbleiterschicht 102 hinausgeführt ist.
  • Die Gate-Verkabelungsschicht 133 kann dadurch gehindert werden, der SiC-Halbleiterschicht 102 über die Gate-Isolierschicht 131 an den Öffnungskantenabschnitten der Gate-Gräben 121 und des äußeren Gate-Grabens 192 zugewandt zu sein. Somit kann die Konzentration des elektrischen Feldes an den Öffnungskantenabschnitt der Gate-Gräben 121 unterdrückt werden.
  • 23 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer elften bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 23 bezugnehmend, sind bei der Halbleitervorrichtung 201 die jeweiligen Source-Gräben 141 tiefer ausgebildet als die Gate-Gräben 121. Eine Bodenwand jedes Source-Grabens 141 ist somit auf der zweiten Hauptflächenseite 104 der SiC-Halbleiterschicht 102 in Bezug auf einen unteren Abschnitt des Gate-Grabens121 positioniert. Genauer gesagt, ist die Bodenwand jedes Source-Grabens 141 im hochkonzentrierten Bereich 112a der SiC-Epitaxialschicht 112 positioniert.
  • Ein Verhältnis der Tiefe des Source-Grabens 141 zur Tiefe des Gate-Grabens 121 sollte nicht kleiner als 1,5 sein. Das Verhältnis der Tiefe des Source-Grabens 141 zur Tiefe des Gate-Grabens 121 ist vorzugsweise nicht kleiner als 2.
  • Die Tiefe des Gate-Grabens 121 sollte nicht weniger als 0,5 µm und nicht mehr als 3 µm betragen (z.B. etwa 1 µm). Die Tiefe des Source-Grabens 141 sollte nicht weniger als 0,75 µm und nicht mehr als 10 µm betragen (z.B. etwa 2 µm).
  • Wie im Falle der Halbleitervorrichtung 101 erstreckt sich der Tiefbettungsbereich 145 entlang der Innenwand des Source-Grabens 141 und weist einen Bodenabschnitt auf, der auf der zweiten Hauptflächenseite 104 der SiC-Halbleiterschicht 102 in Bezug auf die Bodenwand des Gate-Grabens 121 positioniert ist. Der Tiefbettungsbereich 145 ist im hochkonzentrierten Bereich 112a der SiC-Epitaxialschicht 112 gebildet.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 201 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 101 beschriebenen wurden.
  • 24 ist eine vergrößerte Ansicht eines Bereichs, der 12 entspricht, und ist eine vergrößerte Ansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer zwölften bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 24 bezugnehmend, sind in dieser Ausführungsform die Gate-Gräben 121 in einer Gitterform ausgebildet, die integral eine Vielzahl von Gate-Gräben 121 beinhaltet, die sich entlang der ersten Richtung X erstrecken, und eine Vielzahl von Gate-Gräben 121, die sich entlang der zweiten Richtung Y in der Draufsicht erstrecken.
  • Eine Vielzahl von Zellbereichen 212 ist in einer Matrix durch die Gate-Gräben 121 in der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 definiert. Jeder Zellbereich 212 ist in der Draufsicht in qudrilateraler Form ausgebildet. Die Source-Gräben 141 werden jeweils in den Zellbereichen 212 gebildet. Der Source-Graben 141 kann in der Draufsicht in qudrilaterale Form ausgebildet sein.
  • Eine Schnittansicht, die entlang der Linie XIII-XIII von 24 aufgenommen wurde, ist im Wesentlichen die gleiche wie die Schnittansicht von 13. Eine entlang der Linie XIV-XIV von 24 aufgenommene Schnittansicht ist im Wesentlichen gleich der Schnittansicht von 14.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 211 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 101 beschriebenen wurden. Die Gate-Gräben 121 mit der Struktur, die in Gitterform anstelle von Streifen ausgebildet ist, sind auch auf andere Konfigurationen anwendbar.
  • 25 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer dreizehnten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 25 bezugnehmend, beinhaltet die SiC-Halbleiterschicht 102 in der Halbleitervorrichtung 221 ein p+-artiges SiC-Halbleitersubstrat 222 anstelle des n+-artigen SiC-Halbleitersubstrats 111. Das p+-artige SiC-Halbleitersubstrat 222 ist als Kollektorbereich eines IGBT (insulated gate bipolar transistor) ausgebildet.
  • Die Beschreibung der Halbleitervorrichtung 101 gilt für die Beschreibung der Halbleitervorrichtung 221, wobei „Source“ des MISFET durch einen „Emitter“ des IGBT und der „Drain“ des MISFET durch einen „Kollektor“ des IGBT ersetzt wird.
  • Das heißt, das Source-Pad 110 und die Source-Bereiche 126 werden jeweils durch ein Emitter-Pad (110) und Emitter-Bereiche (126) ersetzt. Außerdem werden das Drain-Pad 113 und der Drain-Bereich 114 jeweils durch eine Kollektorelektrodenschicht (113) und einen Kollektorbereich (114) ersetzt.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 221 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 101 beschriebenen wurden.
  • 26 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer vierzehnten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 26 bezugnehmend, sind die Kontaktbereiche 144 in Bereichen innerhalb der Tiefbettungsbereiche 145 entlang der Bodenwände der Source-Gräben 141 gebildet. Der Kontaktbereich 144 wird von der Bodenwand des Source-Grabens 141 exponiert.
  • Die Source-Isolierschicht 146 ist entlang der Innenwandfläche des Source-Grabens 141 so ausgebildet, dass der Kontaktbereich 144 von der Bodenwand des Source-Grabens 141 selektiv exponiert ist.
  • Genauer gesagt, beinhaltet die Source-Isolierschicht 146 einen ersten Abschnitt 232 und einen zweiten Abschnitt 233. Der erste Abschnitt 232 bedeckt die Seitenwand des Source-Grabens 141. Der zweite Abschnitt 233 bedeckt teilweise die Bodenwand des Source-Grabens 141.
  • Der zweite Abschnitt 233 ist kontinuierlich zum ersten Abschnitt 232. Der zweite Abschnitt 233 erstreckt sich entlang der Bodenwand vom Eckabschnitt des Source-Grabens 141 aus, so dass ein zentraler Abschnitt der Bodenwand des Source-Grabens 141 exponiert wird. Der zweite Abschnitt 233 kann in der Draufsicht in einer endlosen Form (ringförmige) ausgebildet sein.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 231 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 101 beschriebenen wurden. Außerdem wird bei der Halbleitervorrichtung 231 ein pn-Übergangsabschnitt im Grenzbereich zwischen der SiC-Halbleiterschicht 102 und dem Tiefbettungsbereich 145 gebildet.
  • Selbst, wenn sich die Verarmungsschicht entlang des Eckabschnitts bis zur Bodenwand des Source-Grabens 141 vom pn-Übergangsabschnitt aus erstreckt, kann der Abstand, mit dem die Verarmungsschicht die Source-Elektrodenschicht147 erreicht, durch die Source-Isolierschicht 146 vergrößert werden. Dadurch kann ein Auftreten von Durchschlägen in der Nähe des Eckabschnitts des Source-Grabens 141 unterdrückt werden.
  • 27 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung gemäß einer fünfzehnten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 27 bezugnehmend, ist in jedem Tiefbettungsbereich 145 ein Freilegungsabschnitt 242 gebildet, der die Bodenwand des Source-Grabens 141 selektiv exponiert. Der Freilegungsabschnitt 242 stellt einen zentralen Abschnitt der Bodenwand des Source-Grabens 141 dar.
  • Die Source-Isolierschicht 146 beinhaltet in dieser Ausführungsform einen ersten Abschnitt 243 und einen zweiten Abschnitt 244. Der erste Abschnitt 243 bedeckt die Seitenwand des Source-Grabens 141. Der zweite Abschnitt 244 bedeckt teilweise die Bodenwand des Source-Grabens 141.
  • Der zweite Abschnitt 244 ist kontinuierlich zum ersten Abschnitt 243. Der zweite Abschnitt 244 erstreckt sich entlang der Bodenwand vom Eckabschnitt des Source-Grabens 141 aus, so dass der zentrale Abschnitt der Bodenwand des Source-Grabens 141 exponiert ist. Der zweite Abschnitt 244 kann in der Draufsicht in einer endlosen Form (ringförmige) ausgebildet sein.
  • Die Source-Elektrodenschicht 147 bildet mit der SiC-Halbleiterschicht 2 am Freilegungsabschnitt 242 des Tiefbettungsbereichs 145 einen Heteroübergangsabschnitt. Dadurch wird eine Heteroübergangsdiode 245 mit der Source-Elektrodenschicht 20 als Anode und der SiC-Halbleiterschicht 102 als Kathode gebildet. Die Source-Elektrodenschicht 147 kann neben einem Polysilizium ein leitfähiges Material beinhalten, solange die Heteroübergangsdiode 245 gebildet ist.
  • Eine Körperdiode 264 ist in einem pn-Übergangsabschnitt zwischen der SiC-Halbleiterschicht 102 und dem Körperbereich 116 ausgebildet. Eine Verbindungsbarriere der Heteroübergangsdiode 245 ist kleiner als ein Diffusionspotential der Körperdiode 246.
  • Die Verbindungsbarriere der Heteroübergangsdiode 245 sollte nicht weniger als 1,0 eV und nicht mehr als 1,5 eV betragen. Das Diffusionspotenzial der Körperdiode 246 sollte nicht kleiner als 2,8 eV und nicht größer als 3,2 eV sein.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 241 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 101 beschriebenen wurden. Außerdem kann bei der Halbleitervorrichtung 241, wenn eine umgekehrte Bias-Spannung angelegt wird, Strom vorzugsweise in die Heteroübergangsdioden 245 fließen.
  • Die Ausdehnung eines Kristalldefekts von SiC in der SiC-Halbleiterschicht 102 kann dadurch unterdrückt werden. Dadurch kann die Erhöhung des Widerstands unterdrückt werden, während gleichzeitig eine Verbesserung der Kurzschlussfestigkeit und eine Reduzierung der Rückführkapazität Crss erreicht wird.
  • 28 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung 251 gemäß einer sechzehnten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 28 bezugnehmend, sind die Kontaktbereiche 144 in Bereichen innerhalb der Tiefbettungsbereiche 145 entlang der Bodenwand des Source-Grabens141 gebildet. Der Kontaktbereich 144 wird von der Bodenwand des Source-Grabens 141 exponiert.
  • Die Source-Isolierschicht 146 weist eine geschichtete Struktur auf, die eine Vielzahl von Barrierebildungsschichten beinhaltet, die entlang der Innenwand des Source-Grabens 141 ausgebildet sind. Die Source-Isolierschicht 146 umfasst eine geschichtete Struktur, die eine isolierende Barrierebildungsschicht 252 und eine leitende Barrierebildungsschicht 253 beinhaltet, die in dieser Ausführungsform in dieser Reihenfolge von der Innenwand des Source-Grabens 141 geschichtet sind.
  • Die isolierende Barrierebildungsschicht 252 kann mindestens eines der Materialien aus undotiertem Silizium, Siliziumoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid oder Aluminiumoxynitrid beinhalten.
  • Die isolierende Barrierebildungsschicht 252 ist in Filmform entlang der Innenwandoberfläche des Source-Grabens 141 ausgebildet, so dass der Kontaktbereich 144 von der Bodenwand des Source-Grabens 141 selektiv exponiert ist.
  • Insbesondere beinhaltet die isolierende Barrierebildungsschicht 252 einen ersten Abschnitt 254 und einen zweiten Abschnitt 255. Der erste Abschnitt 254 bedeckt die Seitenwand des Source-Grabens 141. Der zweite Abschnitt 255 bedeckt selektiv die Bodenwand des Source-Grabens 141.
  • Der zweite Abschnitt 255 ist kontinuierlich zum ersten Abschnitt 254. Der zweite Abschnitt 255 erstreckt sich entlang der Bodenwand vom Eckabschnitt des Source-Grabens 141 aus, so dass ein zentraler Abschnitt der Bodenwand des Source-Grabens 141 exponiert wird.
  • Die leitende Barrierebildungsschicht 253 kann mindestens eines der Materialien aus einem leitenden Polysilizium, Wolfram, Platin, Nickel, Kobalt oder Molybdän beinhalten. Die leitende Barrierebildungsschicht 253 beinhaltet ein leitfähiges Material, das sich vom leitenden Material der Source-Elektrodenschicht 147 unterscheidet.
  • Die leitende Barrierebildungsschicht 253 ist entlang der isolierenden Barrierebildungsschicht 252 in Filmform ausgebildet, so dass der Kontaktbereich 144 von der Bodenwand des Source-Grabens 141 selektiv exponiert ist.
  • Die Source-Isolierschicht 146 kann eine isolierende Barrierebildungsschicht aus einem Isoliermaterial beinhalten, das sich von der isolierenden Barrierebildungsschicht 252 unterscheidet, anstelle der leitenden Barrierebildungsschicht 253. Die Source-Isolierschicht 146 kann eine isolierende Barrierebildungsschicht aus dem gleichen Isoliermaterial wie die isolierende Barrierebildungsschicht 252 anstelle der leitenden Barrierebildungsschicht 253 beinhalten.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 251 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 101 beschriebenen wurden. Außerdem weist die Source-Isolierschicht 146 bei der Halbleitervorrichtung 251 die geschichtete Struktur auf, die die isolierende Barrierebildungsschicht 252 und die leitende Barrierebildungsschicht 253 beinhaltet. Das Auftreten von Durchschlägen kann dadurch durch die Doppelschicht aus der isolierenden Barrierebildungsschicht 252 und der leitenden Barrierebildungsschicht 253 unterdrückt werden.
  • 29 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung 261 gemäß einer siebzehnten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 29 bezugnehmend, sind die Kontaktbereiche 144 in Bereichen innerhalb der Tiefbettungsbereiche 145 entlang der Bodenwand des Source-Grabens141 gebildet. Der Kontaktbereich 144 wird von der Bodenwand des Source-Grabens 141 exponiert.
  • Die Source-Isolierschicht 146 beinhaltet einen ersten Abschnitt 262 und einen zweiten Abschnitt 263. Der erste Abschnitt 262 bedeckt die Seitenwand des Source-Grabens 141. Der zweite Abschnitt 263 bedeckt die Bodenwand des Source-Grabens 141.
  • Der erste Abschnitt 262 weist selektiv ein Seitenwand-Kontaktloch 264 auf, das die SiC-Halbleiterschicht 102 von der Seitenwand des Source-Grabens 141 exponiert. Der erste Abschnitt 262 kann geformt sein, einen Grenzbereich zwischen der SiC-Halbleiterschicht 102 und dem Körperbereich 116 zu überbrücken.
  • Ein unterer Seitenendabschnitt (ein Endabschnitt an der unteren Wandseite des Source-Grabens 141) des ersten Abschnitts 262 kann an der unteren Wandseite des Source-Grabens 141 in Bezug auf einen unteren Abschnitt des Körperbereichs 116 positioniert werden. In diesem Fall ist im Source-Graben 141 die Source-Elektrodenschicht 147 elektrisch mit dem Driftbereich 115 verbunden.
  • Der untere Seitenendabschnitt des ersten Abschnitts 262 kann an der ersten Hauptflächenseite 103 in Bezug auf den unteren Abschnitt des Körperbereichs 116 positioniert sein. Der untere Seitenendabschnitt des ersten Abschnitts 262 kann in einem Bereich zwischen dem unteren Abschnitt des Körperbereichs 116 und den unteren Abschnitten der Source-Bereiche 126 ausgebildet sein. In diesen Fällen ist im Source-Graben 141 die Source-Elektrodenschicht 147 mindestens mit dem Körperbereich 116 verbunden.
  • Der untere Seitenendabschnitt des ersten Abschnitts 262 kann in einem Bereich zwischen der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 und dem unteren Abschnitt des Source-Bereichs 126 ausgebildet sein. Die Source-Isolierschicht 146 kann gerade so den zweiten Abschnitt 263 umfassen, ohne den ersten Abschnitt 262 zu umfassen. In diesen Fällen ist im Source-Graben 141 die Source-Elektrodenschicht 147 mit dem Körperbereich 116 und den Kontaktbereichen 144 verbunden.
  • Der zweite Abschnitt 263 der Source-Isolierschicht 146 ist in einem Abstand von dem ersten Abschnitt 262 der Source-Isolierschicht 146 gebildet. Das heißt, der zweite Abschnitt 263 ist vom ersten Abschnitt 262 getrennt. Der zweite Abschnitt 263 kann den Eckabschnitt des Source-Grabens 141 abdecken.
  • Der zweite Abschnitt 263 kann den Eckabschnitt des Source-Grabens 141 exponieren. Der zweite Abschnitt 263 kann den Eckabschnitt des Source-Grabens 141 und den Abschnitt der Seitenwand des Source-Grabens 141 bedecken.
  • Die Source-Elektrodenschicht 147 bildet im Source-Graben 141 einen Schottky-Kontakt mit der SiC-Halbleiterschicht 102 (Driftbereich 115). Dabei wird eine Schottky-Barrierediode 265 mit der Source-Elektrodenschicht 147 als Anode und der SiC-Halbleiterschicht 102 als Kathode gebildet.
  • Der p-artige Tiefbettungsbereich 145 ist in einem Bereich der SiC-Halbleiterschicht 102 entlang der Bodenwand des Source-Grabens 141 ausgebildet. Der Tiefbettungsbereich 145 ist in dieser Ausführungsform im hochkonzentrierten Bereich 112a der SiC-Epitaxialschicht 112 gebildet. Im hochkonzentrierten Bereich 112a ist ein ganzes Gebiet des Tiefbettungsbereichs 145 ausgebildet.
  • Der Tiefbettungsbereich 145 kann kontinuierlich in einem Bereich der SiC-Halbleiterschicht 102 entlang der Seitenwand und des Eckabschnitts des Source-Grabens 141 gebildet sein, so dass die Source-Elektrodenschicht 147 von der zweiten Seitenwand 22 des Source-Grabens18 exponiert ist.
  • Der Tiefbettungsbereich 145 deckt die Bodenwand des Source-Grabens 141 ab. Der Tiefbettungsbereich 145 deckt den Eckabschnitt ab, der die Seitenwand mit der Bodenwand des Source-Grabens 141 verbindet. Der Tiefbettungsbereich 145 kann im Wesentlichen ganze Bereiche der Seitenwand des Source-Grabens 141 in der SiC-Halbleiterschicht 2 exponieren.
  • Der Tiefbettungsbereich 145 wird parallel zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 von der Bodenwand des Source-Grabens 141 in Querrichtung herausgeführt. Dabei ist der Tiefbettungsbereich 145 dem Körperbereich 116 über einen Teilbereich der SiC-Halbleiterschicht 102 (Driftbereich 115) in Bezug auf die Normalenrichtung zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 zugewandt.
  • Insbesondere bildet die Source-Elektrodenschicht 147 den Schottky-Kontakt mit der SiC-Halbleiterschicht 102 (Driftbereich 115) in einer Tiefenposition zwischen dem Körperbereich 116 und dem Tiefbettungsbereich 145 in Bezug auf die Normalenrichtung zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102.
  • Genauer gesagt, bildet die Source-Elektrodenschicht 147 den Schottky-Kontakt mit der SiC-Halbleiterschicht 102 (Driftbereich 115) in einem Bereich der SiC-Halbleiterschicht 102, der vom Körperbereich 116 und dem Tiefbettungsbereich 145 in Bezug auf die Normalenrichtung zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 eingeklemmt ist.
  • Die Source-Elektrodenschicht 147 kann eine geschichtete Struktur aufweisen, die eine Vielzahl von Elektrodenschichten beinhaltet. Die Source-Elektrodenschicht 147 kann eine erste Elektrodenschicht und eine zweite Elektrodenschicht beinhalten, die in dieser Reihenfolge von der SiC-Halbleiterschichtseite 102 geschichtet sind.
  • Die erste Elektrodenschicht kann eine Barrierenelektrodenschicht sein, die einen Ti(Titan)-Film und/oder einen TiN(Titannitrid)-Film beinhaltet. Die erste Elektrodenschicht kann eine geschichtete Struktur aufweisen, bei der ein Ti (Titan) -Film und ein TiN (Titannitrid) -Film in dieser Reihenfolge von der SiC-Halbleiterschichtseite 102 geschichtet werden. Die erste Elektrodenschicht kann eine einschichtige Struktur aufweisen, die aus einem Ti (Titan)-Film oder einem TiN (Titannitrid)-Film besteht. Die zweite Elektrodenschicht kann Aluminium oder Wolfram beinhalten.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 261 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 101 beschriebenen wurden. Außerdem kann bei der Halbleitervorrichtung 261, wenn eine umgekehrte Bias-Spannung angelegt wird, Strom vorzugsweise in die Schottky-Barrieredioden 265 fließen.
  • Die Ausdehnung des Kristalldefekts von SiC in der SiC-Halbleiterschicht 102 kann dadurch unterdrückt werden. Dadurch kann die Erhöhung des Widerstands unterdrückt werden, während gleichzeitig eine Verbesserung der Kurzschlussfestigkeit und eine Reduzierung der Rückführkapazität Crss erreicht wird.
  • Mit dieser Ausführungsform wurde ein Beispiel beschrieben, bei dem jede Source-Elektrodenschicht 147 einen Schottky-Kontakt mit der SiC-Halbleiterschicht 102 innerhalb der Seitenwand-Kontaktlöcher 264 der Source-Isolierschicht 146 bildet. Es kann jedoch eine Konfiguration ohne die Source-Isolierschicht 146 (erster Abschnitt 262 und zweiter Abschnitt 263) verwendet werden.
  • 30 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung 271 gemäß einer achtzehnten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 201 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 30 bezugnehmend, sind die Kontaktbereiche 144 in Bereichen innerhalb der Tiefbettungsbereiche 145 entlang der Bodenwand des Source-Grabens 141 gebildet. Der Kontaktbereich 144 wird von der Bodenwand des Source-Grabens 141 exponiert. Die Source-Isolierschicht 146 ist entlang der Innenwandfläche des Source-Grabens 141 so ausgebildet, dass der Kontaktbereich 144 von der Bodenwand des Source-Grabens 141 selektiv exponiert ist.
  • Genauer gesagt, beinhaltet die Source-Isolierschicht 146 einen ersten Abschnitt 272 und einen zweiten Abschnitt 273. Der erste Abschnitt 272 bedeckt die Seitenwand des Source-Grabens 141. Der zweite Abschnitt 273 bedeckt teilweise die Bodenwand des Source-Grabens 141.
  • Der zweite Abschnitt 244273ist kontinuierlich zum ersten Abschnitt 272. Der zweite Abschnitt 273 erstreckt sich entlang der Bodenwand vom Eckabschnitt des Source-Grabens 141 aus, so dass ein zentraler Abschnitt der Bodenwand des Source-Grabens 141 exponiert wird. Der zweite Abschnitt 273 kann in der Draufsicht in einer endlosen Form (ringförmige) ausgebildet sein.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 271 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 201 beschriebenen wurden. Außerdem wird bei der Halbleitervorrichtung 271 ein pn-Übergangsabschnitt im Grenzbereich zwischen der SiC-Halbleiterschicht 102 und dem Tiefbettungsbereich 145 gebildet.
  • Selbst, wenn sich die Verarmungsschicht entlang des Eckabschnitts bis zur Bodenwand des Source-Grabens 141 vom pn-Übergangsabschnitt aus erstreckt, kann der Abstand, mit dem die Verarmungsschicht die Source-Elektrodenschicht147 erreicht, durch die Source-Isolierschicht 146 vergrößert werden. Dadurch kann ein Auftreten von Durchschlägen in der Nähe des Eckabschnitts des Source-Grabens 141 unterdrückt werden.
  • 31 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung 281 gemäß einer neunzehnten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 201 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 31 bezugnehmend, wird im Tiefbettungsbereich 145 ein Freilegungsabschnitt 282 gebildet, der die Bodenwand des Quellgrabens 141 selektiv freilegt. Der Freilegungsabschnitt 282 stellt einen zentralen Abschnitt der Bodenwand des Source-Grabens 141 dar.
  • Die Source-Isolierschicht 146 beinhaltet in dieser Ausführungsform einen ersten Abschnitt 283 und einen zweiten Abschnitt 284. Der erste Abschnitt 283 bedeckt die Seitenwand des Source-Grabens 141. Der zweite Abschnitt 284 bedeckt teilweise die Bodenwand des Source-Grabens 141.
  • Der zweite Abschnitt 284 ist kontinuierlich zum ersten Abschnitt 283. Der zweite Abschnitt 284 erstreckt sich entlang der Bodenwand vom Eckabschnitt des Source-Grabens 141 aus, so dass der zentrale Abschnitt der Bodenwand des Source-Grabens 141 exponiert ist. Der zweite Abschnitt 284 kann in der Draufsicht in einer endlosen Form (ringförmige) ausgebildet sein.
  • Die Source-Elektrodenschicht 147 bildet mit der SiC-Halbleiterschicht 2 am Freilegungsabschnitt 282 des Tiefbettungsbereichs 145 einen Heteroübergangsabschnitt. Dadurch wird eine Heteroübergangsdiode 285 mit der Source-Elektrodenschicht 20 als Anode und der SiC-Halbleiterschicht 102 als Kathode gebildet. Die Source-Elektrodenschicht 147 kann neben einem Polysilizium ein leitfähiges Material beinhalten, solange die Heteroübergangsdiode 285 gebildet ist.
  • Eine Körperdiode 286 ist in einem pn-Übergangsabschnitt zwischen der SiC-Halbleiterschicht 102 und dem Körperbereich 116 ausgebildet. Eine Verbindungsbarriere der Heteroübergangsdiode 285 ist kleiner als ein Diffusionspotential der Körperdiode 286.
  • Die Verbindungsbarriere der Heteroübergangsdiode 285 sollte nicht weniger als 1,0 eV und nicht mehr als 1,5 eV betragen. Das Diffusionspotenzial der Körperdiode 286 sollte nicht kleiner als 2,8 eV und nicht größer als 3,2 eV sein.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 281 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 201 beschriebenen wurden. Außerdem kann bei der Halbleitervorrichtung 281, wenn eine umgekehrte Bias-Spannung angelegt wird, Strom vorzugsweise in die Heteroübergangsdioden 285 fließen.
  • Die Ausdehnung eines Kristalldefekts von SiC in der SiC-Halbleiterschicht 102 kann dadurch unterdrückt werden. Dadurch kann die Erhöhung des Widerstands unterdrückt werden, während gleichzeitig eine Verbesserung der Kurzschlussfestigkeit und eine Reduzierung der Rückführkapazität Crss erreicht wird.
  • 32 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung 291 gemäß einer zwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 201 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 32 bezugnehmend, sind die Kontaktbereiche 144 in Bereichen innerhalb der Tiefbettungsbereiche 145 entlang der Bodenwand des Source-Grabens 141 gebildet. Der Kontaktbereich 144 wird von der Bodenwand des Source-Grabens 141 exponiert.
  • Die Source-Isolierschicht 146 weist eine geschichtete Struktur auf, die eine Vielzahl von Barrierebildungsschichten beinhaltet, die entlang der Innenwand des Source-Grabens 141 ausgebildet sind. Die Source-Isolierschicht 146 umfasst eine geschichtete Struktur, die eine isolierende Barrierebildungsschicht 292 und eine leitende Barrierebildungsschicht 293 beinhaltet, die in dieser Ausführungsform in dieser Reihenfolge von der Innenwand des Source-Grabens 141 geschichtet sind.
  • Die isolierende Barrierebildungsschicht 292 kann mindestens eines der Materialien aus undotiertem Silizium, Siliziumoxid, Siliziumnitrid, Aluminiumoxid, Aluminiumnitrid oder Aluminiumoxynitrid beinhalten.
  • Die isolierende Barrierebildungsschicht 292 ist in Filmform entlang der Innenwandoberfläche des Source-Grabens 141 ausgebildet, so dass der Kontaktbereich 144 von der Bodenwand des Source-Grabens 141 selektiv exponiert ist.
  • Insbesondere beinhaltet die isolierende Barrierebildungsschicht 292 einen ersten Abschnitt 294 und einen zweiten Abschnitt 295. Der erste Abschnitt 294 bedeckt die Seitenwand des Source-Grabens 141. Der zweite Abschnitt 295 bedeckt selektiv die Bodenwand des Source-Grabens 141.
  • Der zweite Abschnitt 295 ist kontinuierlich zum ersten Abschnitt 294. Der zweite Abschnitt 295 erstreckt sich entlang der Bodenwand vom Eckabschnitt des Source-Grabens 141 aus, so dass ein zentraler Abschnitt der Bodenwand des Source-Grabens 141 exponiert wird.
  • Die leitende Barrierebildungsschicht 293 kann mindestens eines der Materialien aus einem leitenden Polysilizium, Wolfram, Platin, Nickel, Kobalt oder Molybdän beinhalten. Die leitende Barrierebildungsschicht 293 beinhaltet ein leitfähiges Material, das sich vom leitenden Material der Source-Elektrodenschicht 147 unterscheidet.
  • Die leitende Barrierebildungsschicht 293 ist entlang der isolierenden Barrierebildungsschicht 292 in Filmform ausgebildet, so dass der Kontaktbereich 144 von der Bodenwand des Source-Grabens 141 selektiv exponiert ist.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 291 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 201 beschriebenen wurden. Außerdem weist die Source-Isolierschicht 146 bei der Halbleitervorrichtung 291 die geschichtete Struktur auf, die die isolierende Barrierebildungsschicht 292 und die leitende Barrierebildungsschicht 293 beinhaltet. Das Auftreten von Durchschlägen kann dadurch durch die Doppelschicht aus der isolierenden Barrierebildungsschicht 292 und der leitenden Barrierebildungsschicht 293 unterdrückt werden.
  • 33 ist eine Schnittansicht eines Bereichs, der 13 entspricht, und ist eine Schnittansicht zur Beschreibung der Struktur einer Halbleitervorrichtung 301 gemäß einer einundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 201 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 33 bezugnehmend, sind die Kontaktbereiche 144 in Bereichen innerhalb der Tiefbettungsbereiche 145 entlang der Bodenwand des Source-Grabens 141 gebildet. Der Kontaktbereich 144 wird von der Bodenwand des Source-Grabens 141 exponiert.
  • Die Source-Isolierschicht 146 beinhaltet einen ersten Abschnitt 302 und einen zweiten Abschnitt 303. Der erste Abschnitt 302 bedeckt die Seitenwand des Source-Grabens 141. Der zweite Abschnitt 303 bedeckt die Bodenwand des Source-Grabens 141.
  • Der erste Abschnitt 302 weist selektiv ein Seitenwand-Kontaktloch 304 auf, das die SiC-Halbleiterschicht 102 von der Seitenwand des Source-Grabens 141 exponiert. Der erste Abschnitt 302 kann geformt sein, einen Grenzbereich zwischen der SiC-Halbleiterschicht 102 und dem Körperbereich 116 zu überbrücken.
  • Ein unterer Seitenendabschnitt (ein Endabschnitt an der Source-Grabenseite 141) des ersten Abschnitts 302 kann an der Wandseite des Source-Grabens 141 in Bezug auf einen unteren Abschnitt des Körperbereichs 116 positioniert werden. In diesem Fall ist im Source-Graben 141 die Source-Elektrodenschicht 147 elektrisch mit dem Driftbereich 115 verbunden.
  • Der untere Seitenendabschnitt des ersten Abschnitts 302 kann an der ersten Hauptflächenseite 103 in Bezug auf den unteren Abschnitt des Körperbereichs 116 positioniert sein. Der untere Seitenendabschnitt des ersten Abschnitts 302 kann in einem Bereich zwischen dem unteren Abschnitt des Körperbereichs 116 und den unteren Abschnitten der Source-Bereiche 126 ausgebildet sein. In diesen Fällen ist im Source-Graben 141 die Source-Elektrodenschicht 147 mindestens mit dem Körperbereich 116 verbunden.
  • Der untere Seitenendabschnitt des ersten Abschnitts 302 kann in einem Bereich zwischen der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 und dem unteren Abschnitt des Source-Bereichs 126 ausgebildet sein. Die Source-Isolierschicht 146 kann gerade so den zweiten Abschnitt 303 umfassen, ohne den ersten Abschnitt 302 zu umfassen. In diesen Fällen ist im Source-Graben 141 die Source-Elektrodenschicht 147 mit dem Körperbereich 116 und den Kontaktbereichen 144 verbunden.
  • Der zweite Abschnitt 303 der Source-Isolierschicht 146 ist in einem Abstand von dem ersten Abschnitt 302 der Source-Isolierschicht 146 gebildet. Das heißt, der zweite Abschnitt 303 ist vom ersten Abschnitt 303 getrennt. Der zweite Abschnitt 303 kann den Eckabschnitt des Source-Grabens 141 abdecken.
  • Der zweite Abschnitt 303 kann den Eckabschnitt des Source-Grabens 141 exponieren. Der zweite Abschnitt 303 kann den Eckabschnitt des Source-Grabens 141 und den Abschnitt der Seitenwand des Source-Grabens 141 bedecken.
  • Die Source-Elektrodenschicht 147 bildet im Source-Graben 141 einen Schottky-Kontakt mit der SiC-Halbleiterschicht 102 (Driftbereich 115). Dabei wird eine Schottky-Barrierediode 305 mit der Source-Elektrodenschicht 147 als Anode und der SiC-Halbleiterschicht 102 als Kathode gebildet.
  • Der p-artige Tiefbettungsbereich 145 ist in einem Bereich der SiC-Halbleiterschicht 102 entlang der Bodenwand des Source-Grabens 141 ausgebildet. Der Tiefbettungsbereich 145 ist in dieser Ausführungsform im hochkonzentrierten Bereich 112a der SiC-Epitaxialschicht 112 gebildet. Im hochkonzentrierten Bereich 112a ist ein ganzes Gebiet des Tiefbettungsbereichs 145 ausgebildet.
  • Der Tiefbettungsbereich 145 kann kontinuierlich in einem Bereich der SiC-Halbleiterschicht 102 entlang der Seitenwand und des Eckabschnitts des Source-Grabens 141 gebildet sein, so dass die Source-Elektrodenschicht 147 von der zweiten Seitenwand 22 des Source-Grabens18 exponiert ist.
  • Der Tiefbettungsbereich 145 deckt die Bodenwand des Source-Grabens 141 ab. Der Tiefbettungsbereich 145 deckt den Eckabschnitt ab, der die Seitenwand mit der Bodenwand des Source-Grabens 141 verbindet. Der Tiefbettungsbereich 145 kann im Wesentlichen ganze Bereiche der Seitenwand des Source-Grabens 141 in der SiC-Halbleiterschicht 2 exponieren.
  • Der Tiefbettungsbereich 145 wird parallel zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 von der Bodenwand des Source-Grabens 141 in Querrichtung herausgeführt. Dabei ist der Tiefbettungsbereich 145 dem Körperbereich 116 über einen Teilbereich der SiC-Halbleiterschicht 102 (Driftbereich 115) in Bezug auf die Normalenrichtung zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 zugewandt.
  • Der Tiefbettungsbereich 145 wird parallel zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 von der Bodenwand des Source-Grabens 141 in Querrichtung herausgeführt. Dabei ist der Tiefbettungsbereich 145 dem Körperbereich 116 über Teilbereiche der SiC-Halbleiterschicht 102 (Driftbereich 115) in Bezug auf die Normalenrichtung zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 zugewandt.
  • Insbesondere bildet die Source-Elektrodenschicht 147 den Schottky-Kontakt mit der SiC-Halbleiterschicht 102 (Driftbereich 115) in einer Tiefenposition zwischen dem Körperbereich 116 und dem Tiefbettungsbereich 145 in Bezug auf die Normalenrichtung zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102.
  • Genauer gesagt, bildet die Source-Elektrodenschicht 147 den Schottky-Kontakt mit der SiC-Halbleiterschicht 102 (Driftbereich 115) in einem Bereich der SiC-Halbleiterschicht 102, der vom Körperbereich 116 und dem Tiefbettungsbereich 145 in Bezug auf die Normalenrichtung zur ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 eingeklemmt ist.
  • Die Source-Elektrodenschicht 147 kann eine geschichtete Struktur aufweisen, die eine Vielzahl von Elektrodenschichten beinhaltet. Die Source-Elektrodenschicht 147 kann eine erste Elektrodenschicht und eine zweite Elektrodenschicht beinhalten, die in dieser Reihenfolge von der SiC-Halbleiterschichtseite 102 geschichtet sind.
  • Die erste Elektrodenschicht kann eine Barrierenelektrodenschicht sein, die einen Ti(Titan)-Film und/oder einen TiN(Titannitrid)-Film beinhaltet. Die erste Elektrodenschicht kann eine geschichtete Struktur aufweisen, bei der ein Ti (Titan) -Film und ein TiN (Titannitrid) -Film in dieser Reihenfolge von der SiC-Halbleiterschichtseite 102 geschichtet werden. Die erste Elektrodenschicht kann eine einschichtige Struktur aufweisen, die aus einem Ti (Titan)-Film oder einem TiN (Titannitrid)-Film besteht. Die zweite Elektrodenschicht kann Aluminium oder Wolfram beinhalten.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 301 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 201 beschriebenen wurden. Außerdem kann bei der Halbleitervorrichtung 302, wenn eine umgekehrte Bias-Spannung angelegt wird, Strom vorzugsweise in die Schottky-Barrieredioden 305 fließen.
  • Die Ausdehnung des Kristalldefekts von SiC in der SiC-Halbleiterschicht 102 kann dadurch unterdrückt werden. Dadurch kann die Erhöhung des Widerstands unterdrückt werden, während gleichzeitig eine Verbesserung der Kurzschlussfestigkeit und eine Reduzierung der Rückführkapazität Crss erreicht wird.
  • Mit dieser Ausführungsform wurde ein Beispiel beschrieben, bei dem jede Source-Elektrodenschicht 147 einen Schottky-Kontakt mit der SiC-Halbleiterschicht 102 innerhalb der Seitenwand-Kontaktlöcher 264 der Source-Isolierschicht 146 bildet. Es kann jedoch eine Konfiguration ohne die Source-Isolierschicht 146 (erster Abschnitt 302 und zweiter Abschnitt 303) verwendet werden.
  • Obwohl die siebten bis einundzwanzigsten bevorzugten Ausführungsformen der vorliegenden Erfindung vorstehend beschrieben wurden, können die siebten bis einundzwanzigsten bevorzugten Ausführungsformen der vorliegenden Erfindung auch in anderen Konfigurationen implementiert sein.
  • Bei jeder der vorstehend beschriebenen siebten bis einundzwanzigsten bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die SiC-Epitaxialschicht 112 mit einem hochkonzentrierten Bereich 112a und dem niedrigkonzentrierten Bereich 112b durch ein Epitaxialwachstumsverfahren gebildet wurde. Die SiC-Epitaxialschicht 112 kann jedoch auch durch Schritte wie die folgenden gebildet werden.
  • Zunächst wird die SiC-Epitaxialschicht 112 mit einer vergleichsweise niedrigen n-artigen Verunreinigungskonzentration durch ein Epitaxialwachstumsverfahren gebildet. Anschließend wird die n-artige Verunreinigung in einen Oberflächenschichtabschnitt der SiC-Epitaxialschicht 112 durch ein Ionenimplantationsverfahren eingebracht. Dabei wird die SiC-Epitaxialschicht 112 mit dem hochkonzentrierten Bereich112a und dem niedrigkonzentrierten Bereich 112b gebildet.
  • Bei jeder der oben beschriebenen siebten bis einundzwanzigsten bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die SiC-Halbleiterschicht 102 die geschichtete Struktur aufweist, die das SiC-Halbleitersubstrat 111 und die SiC-Epitaxialschicht 112 beinhaltet. Die SiC-Halbleiterschicht 102 kann jedoch auch eine Einschichtstruktur aufweisen, die aus dem SiC-Halbleitersubstrat 111 besteht. Die SiC-Halbleiterschicht 102 kann eine Einschichtstruktur aufweisen, die aus der SiC-Epitaxialschicht 112 besteht.
  • Bei jeder der vorstehend beschriebenen siebten bis einundzwanzigsten bevorzugten Ausführungsformen kann eine Struktur gewählt werden, bei der die Leitfähigkeitstypen der jeweiligen Halbleiterabschnitte umgekehrt sind. Das heißt, ein p-artiger Abschnitt kann n-artig geformt sein und ein n-artiger Abschnitt kann p-artig geformt sein.
  • Bei jeder der vorstehend beschriebenen siebten bis einundzwanzigsten bevorzugten Ausführungsformen wurde ein Beispiel beschrieben, bei dem die Gate-Elektrodenschicht 132 und die Gate-Verdrahtungsschicht 133, die das mit der p-artiger Verunreinigung dotierte p-artige Polysilizium enthalten, gebildet sind. Die Gate-Elektrodenschichten 132 und die Gate-Verkabelungsschicht 133 können jedoch auch ein n-artiges Polysilizium beinhalten, das mit einer n-artigen Verunreinigung dotiert ist, anstelle des p-artigen Polysiliziums, wenn die Erhöhung der Gate-Schwellenspannung Vth nicht betont wird.
  • Die niederohmige Elektrodenschicht 134 kann durch einen Silizidierungsabschnitt gebildet werden, der einen Oberflächenschichtabschnitt der Gate-Elektrodenschicht 132 (n-artiges Polysilizium) durch ein Metallmaterial bildet. Das heißt, die niederohmige Elektrodenschicht 134 kann ein n-artiges Polyzid beinhalten. Mit einer solchen Struktur kann eine Reduzierung des Gate-Widerstands erreicht werden.
  • Die Struktur der Halbleitervorrichtung 221 kann in den vorstehend beschriebenen siebten bis einundzwanzigsten bevorzugten Ausführungsformen übernommen werden. Das heißt, in jeder der siebten bis einundzwanzigsten bevorzugten Ausführungsformen kann das p+-artige SiC-Halbleitersubstrat 222 anstelle des n+-artigen SiC-Halbleitersubstrats 111 verwendet werden. In diesem Fall wird in der Beschreibung der oben beschriebenen siebten bis dreizehnten bevorzugten Ausführungsformen „Source“ durch „Emitter“ und „Drain“ durch „Kollektor“ ersetzt.
  • 34 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung von zweiundzwanzig Sekunden. 35 ist eine Unteransicht der in 34 dargestellten Halbleitervorrichtung 311. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 101 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung soll gegeben sein.
  • Auf 34 bezugnehmend, weist die Halbleitervorrichtung 311 eine SiC-Halbleiterschicht 102 auf, die einen SiC-Einkristall (Siliziumkarbid) beinhaltet. Die SiC-Halbleiterschicht 102 kann einen 4H-SiC-Einkristall beinhalten.
  • Der 4H-SiC-Einkristall weist einen Versatzwinkel auf, der in einem Winkel bis 10° in [11-20] Richtung von einer [0001] Ebene geneigt ist. Der Versatzwinkel sollte nicht weniger als 0° und nicht mehr als 4° betragen. Der Versatzwinkel kann 0° überschreiten und weniger als 4° betragen . Der Versatzwinkel beträgt typischerweise 2° oder 4° und ist insbesondere in einem Bereich von 2°±0,2° oder einem Bereich von 4°±0,4° eingestellt.
  • Die SiC-Halbleiterschicht 102 ist in dieser Ausführungsform in einer Chipform von rechteckiger Quaderform ausgebildet. Die SiC-Halbleiterschicht 102 weist die erste Hauptfläche 103 auf einer Seite, die zweite Hauptfläche 104 auf einer anderen Seite und Seitenflächen 105A, 105B, 105C und 105D auf, die die erste Hauptfläche 103 und die zweite Hauptfläche 104 verbinden. Die erste Hauptfläche 103 und die zweite Hauptfläche 104 sind in qudrilateralen Formen (rechteckige Formen in dieser Ausführungsform) in einer Draufsicht aus einer Normalenrichtung zu den Oberflächen (nachfolgend einfach „Draufsicht“ genannt) ausgebildet.
  • Die Seitenfläche 105A ist der Seitenfläche 105C zugewandt. Die Seitenfläche 105B ist der Seitenfläche 105D zugewandt. Die Seitenflächen 105A bis 105D erstrecken sich jeweils als Ebenen entlang der Normalenrichtung zur ersten Hauptfläche 103 und der zweiten Hauptfläche 104. Eine Länge jeder der Seitenflächen 105A bis 105D sollte nicht weniger als 1 mm und nicht mehr als 10 mm betragen (z.B. nicht weniger als 2 mm und nicht mehr als 5 mm).
  • In der SiC-Halbleiterschicht 102 sind der aktive Bereich 106 und der äußere Bereich 107 ausgebildet. Der aktive Bereich 106 ist ein Bereich, in dem ein vertikaler MISFET gebildet wird. Der äußere Bereich 107 ist ein Bereich an einer Außenseite des aktiven Bereichs 106.
  • Der aktive Bereich 106 ist in der Draufsicht in einem zentralen Abschnitt der SiC-Halbleiterschicht 102 in Abständen zu einem inneren Bereich von den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 ausgebildet. Der aktive Bereich 106 ist in der Draufsicht als eine qudrilaterale Form (in dieser Ausführungsform eine rechteckige Form) mit vier Seiten parallel zu den vier Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 ausgebildet.
  • Der äußerer Bereich 107 ist in einem Bereich zwischen den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 und den Umfangskanten des aktiven Bereichs 106 angeordnet. Der äußerer Bereich 107 ist in der Draufsicht in einer endlosen Form (qudrilaterale Ringform) um den aktiven Bereich 106 ausgebildet.
  • Das Gate-Pad 108, der Gate-Finger 109 und das Source-Pad 110 sind auf der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 ausgebildet. Das Gate-Pad 108, der Gate-Finger 109 und das Source-Pad 110 können Aluminium und/oder Kupfer beinhalten.
  • Das Gate-Pad 108 ist in der Draufsicht entlang der Seitenfläche 105A der SiC-Halbleiterschicht 102 ausgebildet. Das Gate-Pad 108 ist in der Draufsicht entlang des zentralen Bereichs der Seitenfläche 105A der SiC-Halbleiterschicht 102 ausgebildet. Das Gate-Pad 108 kann entlang des Eckabschnitts gebildet sein, der zwei der vier Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 in der Draufsicht verbindet.
  • Das Gate-Pad 108 ist in der Draufsicht in qudrilateraler Form ausgebildet. Die Gate-Pad 108 ist aus dem äußeren Bereich 107 in den aktiven Bereich 106 herausgeführt, so dass diese in der Draufsicht den Grenzbereich zwischen dem äußeren Bereich 107 und dem aktiven Bereich 106 überquert.
  • Der Gate-Finger 109 beinhaltet einen äußeren Gate-Finger 109A und einen inneren Gate-Finger 109B. Der äußere Gate-Finger 109A ist vom Gate-Pad 108 in den äußeren Bereich 107 geführt. Der äußere Gate-Finger 109A erstreckt sich als Bandform im äußeren Bereich 107.
  • Der Gate-Finger 109A ist entlang der drei Seitenflächen 105A, 105B und 105D der SiC-Halbleiterschicht 102 so ausgebildet, dass er in dieser Ausführungsform den aktiven Bereich 106 aus drei Richtungen definiert.
  • Der innere Gate-Finger 109B ist vom Gate-Pad 108 in den aktiven Bereich 106 geführt. Der innere Gate-Finger 109B erstreckt sich als Bandform im aktiven Bereich 106. Der innere Gate-Finger 109B erstreckt sich von der Seitenflächenseite 105A zur Seitenflächenseite 105C.
  • Das Source-Pad 110 ist im aktiven Bereich 106 in Abständen zu dem Gate-Pad 108 und dem Gate-Finger 109 ausgebildet. Das Source-Pad 110 ist in der Draufsicht in einer C-Form (eine invertierte C-Form in 34) so ausgebildet, dass ein Bereich einer C-Form (invertierte C-Form in 34) abgedeckt wird, der durch das Gate-Pad 108 und den Gate-Finger 109 definiert ist.
  • Die Gatespannung wird an das Gate-Pad 108 und den Gate-Finger 109 angelegt. Die Gatespannung sollte nicht weniger als 10 V und nicht mehr als 50 V betragen (z.B. ca. 30 V) . An das Source-Pad 110 wird die Sourcespannung angelegt. Die Sourcespannung kann eine Referenzspannung (z.B. eine GND-Spannung) sein.
  • Über der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102 (insbesondere auf der Zwischenschichtisolierschicht 153) ist eine Harzschicht 312 ausgebildet. In 34 ist die Harzschicht 312 dargestellt, wobei aus Gründen der Übersichtlichkeit eine Schraffur aufgebracht wurde. Die Harzschicht 312 bedeckt das Gate-Pad 108, den Gate-Finger 109 und das Source-Pad 110.
  • Die Harzschicht 312 kann ein lichtempfindliches Harz vom negativen oder positiven Typ beinhalten. Die Harzschicht 312 beinhaltet ein Polybenzoxazol als Beispiel für ein lichtempfindliches Harz vom positiven Typ in dieser Ausführungsform. Die Harzschicht 312 kann ein Polyamid als Beispiel für ein lichtempfindliches Harz von einem negativen Typ beinhalten.
  • Ein Umfangskantenabschnitt der Harzschicht 312 wird in einem Innenbereich in Abständen von den Seitenflächen 105A bis 105D der SiC-Halbleiterschicht 102 gebildet. Der Umfangskantenabschnitt der Harzschicht 312 exponiert dabei die erste Hauptfläche 103 der SiC-Halbleiterschicht 102. Genauer gesagt, der Umfangskantenabschnitt der Harzschicht 312 exponiert die Zwischenschichtisolierschicht 153.
  • In der Harzschicht 312 sind eine Gate-Pad-Öffnung 313 und eine Source-Pad-Öffnung 314 ausgebildet. Die Gate-Pad-Öffnung 313 exponiert das Gate-Pad 108. Die Source-Pad-Öffnung 314 exponiert das Source-Pad 110.
  • Auf 35 und eine vergrößerte Ansicht in 35 bezugnehmend, sind auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 erhöhte Bereichsgruppen 316 mit jeweils einer Vielzahl von erhöhten Abschnitten 315 gebildet. Die erhöhten Abschnitte 315 sind Abschnitte der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102, die entlang der Normalenrichtung zur zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 angehoben sind.
  • Die erhöhten Abschnitte 315 werden in Abständen voneinander entlang einer beliebigen ersten Richtung X und einer zweiten Richtung Y gebildet, die die erste Richtung X schneiden. Die erste Richtung X ist eine der planaren Richtungen der ersten Hauptfläche 103 der SiC-Halbleiterschicht 102.
  • Die erste Richtung X ist in dieser Ausführungsform auf eine Richtung parallel zu den Seitenflächen 105B und 105D der SiC-Halbleiterschicht 102 ausgerichtet. Die zweite Richtung Y ist, genauer gesagt, eine Richtung orthogonal zur ersten Richtung X. Das heißt, die zweite Richtung Y ist in dieser Ausführungsform auf eine Richtung parallel zu den Seitenflächen 105A und 105C der SiC-Halbleiterschicht 102 ausgerichtet.
  • Die erhöhte Bereichsgruppe 316 weist in einer ersten Richtungsansicht aus der ersten Richtung X einen ersten Abschnitt 317 auf, in dem sich einige erhöhte Abschnitte 315 der erhöhten Abschnitten 315 in der ersten Richtung X überlappen.
  • Die erhöhte Bereichsgruppe 316 weist auch einen zweiten Abschnitt 318 auf, in dem einige erhöhte Abschnitte 315 unter den erhöhten Abschnitten 315 getrennt vom ersten Abschnitt 317 gebildet sind und sich in der ersten Richtungsansicht in der ersten Richtung X überlappen.
  • Die erhöhten Abschnitte 315 werden nacheinander entlang der ersten Richtung X gebildet. Insbesondere weisen die erhöhten Abschnitte 315 ein gepunktetes Muster auf, das in Abständen entlang der ersten Richtung X und der zweiten Richtung Y unterbrochen ist.
  • Die erhöhten Abschnitte 315 werden nacheinander entlang der ersten Richtung X unter Beibehaltung des gepunkteten Musters gebildet. Die erhöhten Abschnitte 315 sind in dieser Ausführungsform in der Draufsicht von einer Umfangskante an der Seitenflächenseite 105A einer Seite zu einer Umfangskante an der Seitenflächenseite 105C auf der anderen Seite der SiC-Halbleiterschicht 102 ausgebildet.
  • Abstände zwischen den erhöhten Abschnitten 315, die in Abständen in der ersten Richtung X in jeder erhöhten Bereichsgruppe 316 gebildet werden, können voneinander abweichen. Abstände zwischen den erhöhten Abschnitten 315, die in Abständen in der zweiten Richtung Y in jeder erhöhten Bereichsgruppe 316 gebildet werden, können voneinander abweichen.
  • Die erhöhten Abschnitte 315 können in ungleichmäßiger Form, Größe und Dicke ausgebildet sein. Die Dicke eines erhöhten Abschnitts 315 ist ein Abstand von einem Basisabschnitt zu einem oberen Abschnitt (Spitzenabschnitt) des erhöhten Abschnitts 315 in Bezug auf die Normalenrichtung zur zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102.
  • Die erhöhten Abschnitte 315 können jeweils eine Größe von mehr als 0 µm und nicht mehr als 10 µm aufweisen. Jeder erhöhte Abschnitt 315 kann eine Dicke von nicht mehr als 500 nm aufweisen (z.B. nicht weniger als 1 nm und 250 nm).
  • Jede erhöhte Bereichsgruppe 316 ist in einem Bereich der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 ausgebildet, der schmaler ist als die Breiten der Seitenflächen 105A bis 105D (Seitenflächen 105A und 105C in dieser Ausführungsform) der SiC-Halbleiterschicht 102.
  • Die erhöhte Bereichsgruppe 316 ist beispielsweise in einem Bereich gebildet, der nicht weniger als ein 1/1000 und nicht mehr als ein 1/5 der Breite der Seitenflächen 105A bis 105D (Seitenflächen 105A und 105C in dieser Ausführungsform) der SiC-Halbleiterschicht 102 beträgt.
  • Die erhöhte Bereichsgruppe 316 kann in einem Bereich gebildet sein, der nicht weniger als ein 1/200 und nicht mehr als ein 1/10 der Breite der Seitenflächen 105A bis 105D (Seitenflächen 105A und 105C in dieser Ausführungsform) der SiC-Halbleiterschicht 102 beträgt.
  • Die erhöhte Bereichsgruppe 316 kann in einem Bereich von nicht weniger als 10 µm und nicht mehr als 200 µm in Bezug auf die zweite Richtung Y gebildet sein. Die erhöhte Bereichsgruppe 316 kann in einem Bereich von nicht weniger als 50 µm und nicht mehr als 150 µm in Bezug auf die zweite Richtung Y gebildet sein. Die erhöhte Bereichsgruppe 316 kann in einem Bereich von nicht weniger als 80 µm und nicht mehr als 120 µm in Bezug auf die zweite Richtung Y gebildet sein.
  • Die erhöhte Bereichsgruppe 316 weist ein Layout auf, in dem sich die erhöhten Abschnitte 315 in der ersten Richtung X in der ersten Richtungsansicht von der ersten Richtung X ausgesehen überlappen. Die erhöhte Bereichsgruppe 316 bildet dadurch einen erhöhten Bereichsgruppenabschnitt 319, der sich als Bandform entlang der ersten Richtung X durch ein kollektives Muster der erhöhten Abschnitte 315 erstreckt, das sich nacheinander entlang der ersten Richtung X durchsetzt.
  • Mit anderen Worten, der erhöhte Bereichsgruppenabschnitt 319 beinhaltet die erhöhten Abschnitte 315 (die erhöhte Bereichsgruppe 316), die in einem bandförmigen Bereich der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 gebildet sind und sich entlang der ersten Richtung X erstrecken.
  • Die erhöhten Bereichsgruppen 316 (erhöhte Bereichsgruppenabschnitte 319) einer solchen Konfiguration sind auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 in Abständen entlang der zweiten Richtung Y ausgebildet.
  • Das heißt, das gepunktete Muster der erhöhten Abschnitte 315 ist intermittierend in einer zweiten Richtungsansicht von der zweiten Richtung Y heraus gesehen. Abstände zwischen den erhöhten Bereichsgruppen 316 können einen Wert von nicht weniger als 1% und nicht mehr als 25% des Bereichs aufweisen, in dem jede erhöhte Bereichsgruppe 316 gebildet ist.
  • Ein Abstand zwischen den aneinandergrenzenden erhöhten Bereichsgruppen 316 in Bezug auf die zweite Richtung Y sollte nicht mehr als 100 µm betragen. Der Abstand zwischen den erhöhten Bereichsgruppen 316 sollte nicht weniger als 5 µm und nicht mehr als 50 µm betragen. Der Abstand zwischen den erhöhten Bereichsgruppen 316 sollte nicht mehr als 20 µm betragen.
  • Die erste Richtung X kann auf die [11-20] Richtung und die zweite Richtung Y auf die [1-100] Richtung ausgerichtet sein. Das heißt, die erhöhten Bereichsgruppen 316 können jeweils den bandförmigen erhöhten Bereichsgruppenabschnitt 319 bilden, der sich im Wesentlichen parallel oder parallel zur [11-20] Richtung erstreckt, und in mehreren Intervallen entlang der [1-100] Richtung gebildet werden.
  • Die erste Richtung X kann auf die [1-100] Richtung und die zweite Richtung Y auf die [11-20] Richtung ausgerichtet werden. Das heißt, die erhöhten Bereichsgruppen 316 können jeweils den bandförmigen erhöhten Bereichsgruppenabschnitt 319 bilden, der sich im Wesentlichen parallel oder parallel zur [1-100] Richtung erstreckt, und in mehreren Intervallen entlang der [11-20] Richtung gebildet werden.
  • Abstände 320 außerhalb des gepunkteten Musters der erhöhten Abschnitte 315 sind in Bereichen der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 zwischen den erhöhten Bereichsgruppen 316 definiert, die in der zweiten Richtung Y aneinander angrenzen.
  • Der Abstand 320 ist definiert als eine Bandform, die sich parallel zur ersten Richtung X durch gegenseitig benachbarte erhöhte Bereichsgruppen 316 (erhöhte Bereichsgruppenabschnitte 319) erstreckt. Ein Streifenmuster, in dem die erhöhten Bereichsgruppen 316 und die Abstände 320 abwechselnd entlang der zweiten Richtung Y gebildet sind, wird dadurch auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 gebildet.
  • Eine Vielzahl von Rillen 321 ist in der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 ausgebildet. In 35 und der vergrößerten Ansicht in 35 sind die Rillen 321 durch Linien gekennzeichnet. Die Rillen 321 sind in den erhöhten Bereichsgruppe 316 und den Zwischenräumen 320 ausgebildet.
  • Die Vielzahl der Rillen 321 beinhaltet Schleifspuren, die durch das Schleifen einer zweiten Wafer-Hauptfläche 333 eines SiC-Halbleiterwafers 331 gebildet werden, wie nachfolgend beschrieben. Eine Richtung, in der sich die Rillen 321 erstrecken, unterscheidet sich somit je nach einer Position, an der die SiC-Halbleiterschicht 102 aus dem SiC-Halbleiterwafer 331 ausgeschnitten ist.
  • Die Rillen 321 können sich im Wesentlichen parallel oder parallel zu den jeweiligen erhöhten Bereichsgruppe 316 erstrecken. Die Rillen 321 können Abschnitte beinhalten, die die erhöhten Bereichsgruppen 316 schneiden. Die Rillen 321 können sich in einer Richtung erstrecken, die jeweiligen erhöhten Bereichsgruppen 316 schneiden oder orthogonal hierzu verlaufen. Die Rillen 321 können sich geradlinig oder bogenförmig erstrecken.
  • Einige der erhöhten Abschnitte 315, die in jeder erhöhten Bereichsgruppe 316 enthalten sind, sind in Abständen entlang der Rille 321 gebildet. Das heißt, jede erhöhte Bereichsgruppe 316 beinhaltet einen dritten Abschnitt 322, bei dem in der Draufsicht einige erhöhte Abschnitte 315 der erhöhten Abschnitte 315 in Abständen entlang einer Rille 321 gebildet sind.
  • Jede erhöhte Bereichsgruppe 316 wird beispielsweise durch ein Glühbehandlungsverfahren gebildet. Die erhöhten Abschnitte 315 können Laserbearbeitungsmarkierungen sein, die durch ein Laserglühbehandlungsverfahren gebildet werden.
  • Die erhöhten Abschnitte 315 entlang der Rillen 321 (die dritten Abschnitte 322 der erhöhten Bereichsgruppen 316) können durch ein Glühbehandlungsverfahren gebildet werden, welches auf einer Unebenheit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 (zweite Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331) durchgeführt wird, die durch die Rillen 321 definiert ist.
  • Jede erhöhte Bereichsgruppe 316 kann durch Anpassung der Glühbehandlungsbedingungen (im vorliegenden Fall Laserglühbehandlungsbedingungen), wie in 36A bis 36D dargestellt, eine beliebige Konfiguration annehmen.
  • 36A ist ein Diagramm eines zweiten Konfigurationsbeispiels der jeweiligen erhöhten Bereichsgruppe 316.
  • Wie in 36A dargestellt, kann die erhöhte Bereichsgruppe 316 erhöhte Abschnitte 315 beinhalten, die in der Draufsicht konvex gekrümmte Form haben und sich entlang der ersten Richtung X erstrecken und entlang der zweiten Richtung Y (zur Seitenfläche 105B Seite in 36A) hervorstehen. Der erhöhte Abschnitt 315 kann durch eine Vielzahl von sich gegenseitig überlappenden erhöhten Abschnitten 315 gebildet sein.
  • Ein Abstand zwischen den beiden am weitesten getrennten Punkten im erhöhten Abschnitt 315 sollte nicht weniger als 1 µm und nicht mehr als 200 µm betragen (im vorliegenden Konfigurationsbeispiel etwa 50 µm). Ein Abstand zwischen einer Vielzahl von aneinandergrenzenden erhöhten Abschnitten 315 in Bezug auf die erste Richtung X ist auf einen Wert eingestellt, der nicht weniger als 10% der Größe jedes erhöhten Abschnitts 315 beträgt. Die erhöhten Abschnitte 315 werden durch Verschieben von aneinandergrenzenden Laserstrahlpositionen in der ersten Richtung X gebildet.
  • 36B ist ein Diagramm eines dritten Konfigurationsbeispiels der erhöhten Bereichsgruppen 316.
  • Wie in 36B dargestellt, kann die erhöhte Bereichsgruppe 316 erhöhten Abschnitte 315 in konkav gekrümmter Form beinhalten, die sich in der Draufsicht entlang der zweiten Richtung Y erstrecken und entlang der ersten Richtung X zurückgesetzt sind. Der erhöhte Abschnitt 315 kann durch eine Vielzahl von sich gegenseitig überlappenden erhöhten Abschnitten 315 gebildet sein.
  • Der Abstand zwischen den beiden am weitesten getrennten Punkten im erhöhten Abschnitt 315 sollte nicht weniger als 1 µm und nicht mehr als 200 µm betragen (im vorliegenden Konfigurationsbeispiel etwa 50 µm). Die erhöhten Abschnitte 315 werden gebildet, indem man benachbarte Laserbestrahlungspositionen in einem Bereich von nicht weniger als 50% und nicht mehr als 70% überlappen lässt.
  • 36C ist ein Diagramm eines vierten Konfigurationsbeispiels der erhöhten Bereichsgruppen 316.
  • Wie in 36C dargestellt, kann die erhöhte Bereichsgruppe 316 erhöhte Abschnitte 315 in Linienformen beinhalten, die sich in der Draufsicht entlang der zweiten Richtung Y erstrecken und entlang der ersten Richtung X zurückgesetzt sind. Der erhöhte Abschnitt 315 kann einen vorstehenden Abschnitt aufweisen, der entlang der ersten Richtung X vorsteht. Der erhöhte Abschnitt 315 kann durch eine Vielzahl von sich gegenseitig überlappenden erhöhten Abschnitten 315 gebildet werden.
  • Der Abstand zwischen den beiden am weitesten getrennten Punkten im erhöhten Abschnitt 315 sollte nicht weniger als 1 µm und nicht mehr als 200 µm betragen (im vorliegenden Konfigurationsbeispiel etwa 50 µm). Die erhöhten Abschnitte 315 werden gebildet, indem man benachbarte Laserbestrahlungspositionen in einem Bereich von nicht weniger als 70% und nicht mehr als 90% überlappen lässt.
  • 36D ist ein Diagramm eines fünften Konfigurationsbeispiels der erhöhten Bereichsgruppen 316.
  • Wie in 36D dargestellt, kann die erhöhte Bereichsgruppe 316 ein Layout aufweisen, bei dem erhöhte Abschnittsspalten einschließlich der erhöhten Abschnitte 315, die in Abständen entlang der zweiten Richtung Y ausgerichtet sind, in Abständen entlang der ersten Richtung X gebildet sind.
  • Der Abstand zwischen den beiden am weitesten getrennten Punkten im erhöhten Abschnitt 315 sollte nicht weniger als 1 µm und nicht mehr als 200 µm betragen (im vorliegenden Konfigurationsbeispiel etwa 5 µm). Die erhöhten Abschnitte 315 werden gebildet, indem man benachbarte Laserbestrahlungspositionen in einem Bereich von nicht weniger als 90% und weniger als 100% überlappen lässt.
  • 37 ist eine vergrößerte Ansicht eines in 34 dargestellten Bereichs XXXVII und ist ein Diagramm, bei dem die Struktur über der ersten Hauptfläche 103 der SiC-Halbleiterschicht entfernt ist. 38 ist eine Schnittansicht entlang der Linie XXXVIII-XXXVIII von 37. 39 ist eine Schnittansicht entlang der Linie XXXIX-XXXIX von 37. 40 ist eine vergrößerte Ansicht eines in 39 dargestellten Bereichs XL.
  • Auf 37 bis 39 bezugnehmend, weist die Halbleitervorrichtung 311 die gleiche planare Struktur und Querschnittsstruktur auf wie die Halbleitervorrichtung 101, mit Ausnahme, dass die erhöhten Bereichsgruppen 316 auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 ausgebildet sind.
  • Auf 40 bezugnehmend, sind die erhöhten Bereichsgruppen 316 (erhöhte Abschnitte 315) und die Rillen 321 auf dem SiC-Halbleitersubstrat 111 gebildet. Eine modifizierte Schicht 323, bei der ein Abschnitt des SiC der SiC-Halbleiterschicht 102 (SiC-Halbleitersubstrat 111) modifiziert ist, um unterschiedliche Eigenschaften zu haben, wird in einem Oberflächenschichtabschnitt der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 gebildet. Die modifizierte Schicht 323 wird durch das Glühbehandlungsverfahren gebildet, das auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 durchgeführt wird.
  • Die modifizierte Schicht 323 enthält Si-Atome und C-Atome. Genauer gesagt, hat die modifizierte Schicht 323 eine Kohlenstoffdichte, die niedriger ist als eine Kohlenstoffdichte eines Bereichs der SiC-Halbleiterschicht 102 (SiC-Halbleitersubstrat 111) außerhalb der modifizierten Schicht 323.
  • Die modifizierte Schicht 323 weist ebenfalls eine Siliziumdichte auf, die höher ist als die Kohlenstoffdichte. Das heißt, die modifizierte Schicht 323 beinhaltet eine Si-modifizierte Schicht, mit der das SiC der SiC-Halbleiterschicht 102 (SiC-Halbleitersubstrat 111) zu Si modifiziert wird. Die Si-modifizierte Schicht kann eine amorphe Si-Schicht sein.
  • Die modifizierte Schicht 323 kann einen Gitterfehler aufgrund der Modifikation von SiC beinhalten. Das heißt, die modifizierte Schicht 323 kann einen Gitterfehlerbereich mit einem Defektniveau beinhalten, das durch die Modifikation von SiC eingeführt wurde.
  • Die modifizierte Schicht 323 wird in dieser Ausführungsform in Bereichen des Oberflächenschichtabschnitts der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 entlang der erhöhten Bereichsgruppen 316 gebildet. Die erhöhten Abschnitte 315 werden dabei durch die modifizierte Schicht 323 in jeder erhöhten Bereichsgruppe 316 gebildet.
  • Weiterhin erstreckt sich die modifizierte Schicht 323 in dieser Ausführungsform von den erhöhten Bereichsgruppe 316 bis zu den Abständen 320. Das heißt, das Glühbehandlungsverfahren, das auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 durchgeführt wird, erstreckt sich auch auf die Abstände 320.
  • Eine Dicke eines Abschnitts der modifizierten Schicht 323 entlang der erhöhten Bereichsgruppen 316 ist nicht weniger als eine Dicke eines Abschnitts der modifizierten Schicht 323 entlang der Abstände 320 bei Vorhandensein der erhöhten Abschnitte 315. Genauer gesagt, ist die Dicke des Abschnitts der modifizierten Schicht 323 entlang der erhöhten Bereichsgruppen 316 größer als die Dicke des Abschnitts der modifizierten Schicht 323 entlang der Abstände 320.
  • Die Dicke der modifizierten Schicht 323 sollte nicht weniger als 1 nm und nicht mehr als 1000 nm betragen. Eine Dicke Ta eines Bereichs der modifizierten Schicht 323, die den erhöhten Abschnitt 315 bildet, sollte nicht weniger als 50 nm und nicht mehr als 1000 nm betragen. Eine Dicke Tb eines Bereichs der modifizierten Schicht 323 außerhalb des erhöhten Abschnitts 315 sollte nicht weniger als 1 nm und nicht mehr als 300 nm betragen.
  • Die Dicke Ta kann nicht weniger als 50 nm und nicht mehr als 100 nm betragen. Die Dicke Ta kann nicht weniger als 100 nm und nicht mehr als 150 nm betragen. Die Dicke Ta kann nicht weniger als 150 nm und nicht mehr als 200 nm betragen. Die Dicke Ta kann nicht weniger als 200 nm und nicht mehr als 250 nm betragen.
  • Die Dicke Ta kann nicht weniger als 250 nm und nicht mehr als 300 nm betragen. Die Dicke Ta kann nicht weniger als 300 nm und nicht mehr als 350 nm betragen. Die Dicke Ta kann nicht weniger als 350 nm und nicht mehr als 400 nm betragen. Die Dicke Ta kann nicht weniger als 400 nm und nicht mehr als 450 nm betragen. Die Dicke Ta kann nicht weniger als 450 nm und nicht mehr als 500 nm betragen.
  • Die Dicke Ta kann nicht weniger als 500 nm und nicht mehr als 600 nm betragen. Die Dicke Ta kann nicht weniger als 600 nm und nicht mehr als 700 nm betragen. Die Dicke Ta kann nicht weniger als 700 nm und nicht mehr als 800 nm betragen. Die Dicke Ta kann nicht weniger als 800 nm und nicht mehr als 900 nm betragen. Die Dicke Ta kann nicht weniger als 900 nm und nicht mehr als 1000 nm betragen.
  • Die Dicke Tb kann nicht weniger als 1 nm und nicht mehr als 10 nm betragen. Die Dicke Tb kann nicht weniger als 10 nm und nicht mehr als 50 nm betragen. Die Dicke Tb kann nicht weniger als 50 nm und nicht mehr als 100 nm betragen.
  • Die Dicke Tb kann nicht weniger als 100 nm und nicht mehr als 150 nm betragen. Die Dicke Tb kann nicht weniger als 150 nm und nicht mehr als 200 nm betragen. Die Dicke Tb kann nicht weniger als 200 nm und nicht mehr als 250 nm betragen. Die Dicke Tb kann nicht weniger als 250 nm und nicht mehr als 300 nm betragen.
  • Die Dicke Tb sollte nicht mehr als 1/2, nicht mehr als 1/3, nicht mehr als 1/4, nicht mehr als 1/5, nicht mehr als 1/6, nicht mehr als 1/7, nicht mehr als 1/8, nicht mehr als 1/9, nicht mehr als 1/10, nicht mehr als 1/11, nicht mehr als 1/12, nicht mehr als 1/13, nicht mehr als 1/14, nicht mehr als 1/15, nicht mehr als 1/16, nicht mehr als 1/17, nicht mehr als 1/18, nicht mehr als 1/19 oder nicht mehr als 1/20 der Dicke Ta betragen.
  • Ein Widerstandswert der zweiten Hauptfläche 104, wenn die erhöhten Bereichsgruppen 316 nicht auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 vorhanden sind, ist größer als ein Widerstandswert der zweiten Hauptfläche 104, wenn die erhöhten Bereichsgruppen 316 auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 vorhanden sind.
  • Das heißt, die erhöhten Bereichsgruppen 316 haben als elektrische Eigenschaft jeweils einen Widerstandswert von nicht mehr als ein Widerstandswert eines SiC-Einkristalls allein. Genauer gesagt, haben die erhöhten Bereichsgruppen 316 jeweils einen Widerstandswert kleiner als der Widerstandswert des SiC-Einkristalls allein.
  • Die erhöhten Bereichsgruppen 316 weisen jeweils auch einen Widerstandswert auf, der nicht größer als ein Widerstandswert der Abstände 320 ist. Genauer gesagt, haben die erhöhten Bereichsgruppen 316 jeweils einen Widerstandswert kleiner als der Widerstandswert der Abstände 320.
  • Der Widerstandswert der erhöhten Bereichsgruppen 316 wird durch die modifizierte Schicht 323 reduziert. Das heißt, der Widerstandswert der erhöhten Bereichsgruppen 316 ist aufgrund der modifizierten Schicht 323, bei der die Eigenschaften von SiC modifiziert sind, nicht mehr als der Widerstandswert des SiC-Einkristalls. Der Widerstandswert der Abstände 320 wird ebenfalls durch die modifizierte Schicht 323 reduziert.
  • Das Drain-Pad 113 ist in dieser Ausführungsform direkt mit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 verbunden. Das Drain-Pad 113 bedeckt die erhöhten Bereichsgruppen 316 auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102. Das Drain-Pad 113 bedeckt die erhöhten Bereichsgruppen 316 insgesamt.
  • Das Drain-Pad 113 ist in einer Filmform ausgebildet, die den Außenflächen der erhöhten Bereichsgruppen 316 (Außenflächen der erhöhten Abschnitte 315) und den Innenflächen der Rillen 321 entspricht. Eine Vielzahl von erhöhten Abschnitten 113a, die in einer Richtung weg von der zweiten Hauptfläche 104 angehoben sind, wird dadurch an Abschnitten einer Außenfläche des Drain-Pads 113 gebildet, das die erhöhten Bereichsgruppe 316 (erhöhte Abschnitte 315) bedeckt. Eine Vielzahl von Aussparungen 113b, die in Richtung der zweiten Hauptfläche 104 zurückgesetzt sind, ist ebenfalls an Abschnitten der Außenfläche des Drain-Pads 113 ausgebildet, das die Rillen 321 abdeckt.
  • Das Drain-Pad 113 bildet einen ohmschen Kontakt mit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102. Insbesondere bildet das Drain-Pad 113 einen ohmschen Kontakt mit der erhöhten Bereichsgruppe 316.
  • Genauer gesagt, bildet das Drain-Pad 113 ohmsche Kontakte mit der Vielzahl der erhöhten Bereichsgruppen 316. In dieser Ausführungsform bildet das Drain-Pad 113 auch mit den Abständen 320 ohmsche Kontakte.
  • Das Drain-Pad 113 weist eine geschichtete Struktur auf, die eine Vielzahl von Elektrodenschichten beinhaltet, die auf die zweite Hauptfläche 104 der SiC-Halbleiterschicht 102 aufgeschichtet sind. Das Drain-Pad 113 weist eine vierschichtige Struktur auf, die eine Ti-Schicht 324, eine Ni-Schicht 325, eine Au-Schicht 326 und eine Ag-Schicht 327 beinhaltet, die in dieser Ausführungsform in dieser Reihenfolge von der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 aufgeschichtet sind.
  • Die Ti-Schicht 324, die Ni-Schicht 325, die Au-Schicht 326 und die Ag-Schicht 327 sind jeweils in Filmformen ausgebildet, die den Außenflächen der erhöhten Bereichsgruppen 316 (Außenflächen der erhöhten Abschnitte 315) und den Innenflächen der Rillen 321 entsprechen. Die erhöhten Abschnitte 113a und die Aussparungen 113b des Drain-Pads 113 sind an einer Außenfläche der Ag-Schicht 327 ausgebildet.
  • Die Ti-Schicht 324 ist direkt mit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 verbunden. Die Ti-Schicht 324 bedeckt die Vielzahl der erhöhten Bereichsgruppen 316 insgesamt und bildet einen ohmschen Kontakt mit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102. Die Ti-Schicht 324 bildet in dieser Ausführungsform auch ohmsche Kontakte zu den Abständen 320.
  • Die Ni-Schicht 325 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Ti-Schicht 324. Die Au-Schicht 326 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Ni-Schicht 325. Die Ag-Schicht 327 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Au-Schicht 326.
  • Eine Dicke der Ti-Schicht 324 sollte nicht weniger als 0,01 µm und nicht mehr als 5 µm betragen (z.B. etwa 0,07 µm). Eine Dicke der Ni-Schicht 325 sollte nicht weniger als 0,1 µm und nicht mehr als 40 µm betragen (z.B. etwa 1,2 µm).
  • Eine Dicke der Au-Schicht 326 sollte nicht weniger als 0,1 µm und nicht mehr als 40 µm betragen (z.B. etwa 0,07 µm). Eine Dicke der Ag-Schicht 327 sollte nicht weniger als 0,1 µm und nicht mehr als 40 µm betragen (z.B. etwa 0,3 µm). Offensichtlich kann das Drain-Pad 113 auch einen einschichtigen Aufbau aufweisen, der die Ti-Schicht 324, die Ni-Schicht 325, die Au-Schicht 326 oder die Ag-Schicht 327 beinhaltet.
  • Das Drain-Pad 113 bildet den ohmschen Kontakt mit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 ohne Zwischenschaltung einer Silizidschicht, die ein Silicid als Hauptbestandteil beinhaltet. Das Drain-Pad 113 bildet den ohmschen Kontakt mit jeder erhöhten Bereichsgruppe 316 ohne Zwischenschaltung einer Silizidschicht, die ein Silizid als Hauptbestandteil beinhaltet.
  • Das Drain-Pad 113 bildet den ohmschen Kontakt mit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 ohne Zwischenschaltung einer Kohlenstoffschicht, die Kohlenstoff als Hauptbestandteil enthält. Das Drain-Pad 113 bildet den ohmschen Kontakt mit jeder erhöhten Bereichsgruppe 316 ohne Zwischenschaltung einer Kohlenstoffschicht, die Kohlenstoff als Hauptbestandteil enthält.
  • Das Drain-Pad 113 ist als Schicht ausgebildet ohne einen Bereich, in dem ein Material mit einem Silizid als Hauptbestandteil verwendet wird. Das Drain-Pad 113 ist als Schicht ausgebildet ohne einen Bereich, in dem ein Material mit Kohlenstoff als Hauptbestandteil verwendet wird.
  • 41A ist eine Draufsicht auf einen Halbleiterwafer, der zur Herstellung der in 34 dargestellten Halbleitervorrichtung verwendet wird. 41B ist eine Draufsicht auf den in 41A dargestellten SiC-Halbleiterwafer 331 und ist ein Diagramm eines Zustands nach einem Schleifschritt und einer Glühbehandlung auf der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331.
  • Auf 41A und 41B bezugnehmend, ist der SiC-Halbleiterwafer 331 als ein plattenförmiger SiC-Einkristall in Scheibenform ausgebildet. Der SiC-Halbleiterwafer 331 soll eine Basis des SiC-Halbleitersubstrats 111 sein.
  • Der SiC-Halbleiterwafer 331 weist eine erste Wafer-Hauptfläche 332 auf einer Seite, die zweite Wafer-Hauptfläche 333 auf einer anderen Seite und eine Wafer-Seitenfläche 334 auf, die die erste Wafer-Hauptfläche 332 und die zweite Wafer-Hauptfläche 333 verbindet.
  • Der SiC-Halbleiterwafer 331 kann einen 4H-SiC-Einkristall beinhalten. Die erste Wafer-Hauptfläche 332 des SiC-Halbleiterwafers 331 weist einen Versatzwinkel auf, der in einem Winkel bis 10° in [11-20] Richtung von einer (0001) Ebene geneigt ist.
  • Der Versatzwinkel sollte nicht weniger als 0° und nicht mehr als 4° betragen. Der Versatzwinkel kann 0° überschreiten und weniger als 4° betragen. Der Versatzwinkel beträgt typischerweise 2° oder 4° und ist insbesondere in einem Bereich von 2°±0,2° oder einem Bereich von 4°±0,4° eingestellt.
  • Eine oder eine Vielzahl (eine in dieser Ausführungsform) von Orientierungsebenen 335, die eine Kristallorientierung anzeigen, sind auf der Waferseitenfläche 334 des SiC-Halbleiterwafers 331 ausgebildet. Die Orientierungsebene 335 ist ein gekerbter Abschnitt, der an einer Umfangskante des SiC-Halbleiterwafers 331 ausgebildet ist. Die Orientierungsebene 335 erstreckt sich in dieser Ausführungsform geradlinig entlang der [11-20] Richtung.
  • Die erste Wafer-Hauptfläche 332 ist eine vorrichtungsbildende Oberfläche, in der MISFET gebildet wird. Eine Vielzahl von Vorrichtungsbildungsbereichen 336, die jeweils einer Halbleitervorrichtung 311 entsprechen, sind in der ersten Wafer-Hauptfläche 332 ausgebildet.
  • Die Vielzahl der Vorrichtungsbildungsbereiche 336 ist in dieser Ausführungsform in einer Matrix entlang der [11-20] Richtung ([-1-120] Richtung) und der [-1100] Richtung ([1-100] Richtung) angeordnet.
  • Ein Gitterbereich, der die Vielzahl der Vorrichtungsbildungsbereiche 336 definiert, ist eine Schneidlinie 337. Die Halbleitervorrichtungen 311 werden durch Schneiden des SiC-Halbleiterwafers 331 entlang der Umfangskanten (Schneidlinie 337) der Vielzahl von Vorrichtungsbildungsbereichen 336 ausgeschnitten.
  • Auf 41B bezugnehmend, sind die Vielzahl der erhöhten Bereichsgruppen 316 und die Vielzahl der Schleifmarkierungen 338 in der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 in einem Zustand nach dem Schleifschritt und der Glühbehandlung an der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 gebildet.
  • Die Vielzahl der erhöhten Bereichsgruppen 316 ist in einer Streifenform ausgebildet, die im Wesentlichen parallel oder parallel zu der Orientierungsebene 335 verläuft. Die Vielzahl der erhöhten Bereichsgruppen 316 kann in einer Streifenform gebildet sein, die die Orientierungsebene 335 schneidet oder orthogonal zu dieser verläuft.
  • Die Schleifmarkierungen 338 erstrecken sich in Bogenform von einem zentralen Abschnitt bis zu einem Umfangskantenabschnitt des SiC-Halbleiterwafers 331. Die Schleifmarken 338 beinhalten im Allgemeinen eine Schleifmarke 338, die die [11-20] Richtung und die [1-100] Richtung schneidet.
  • Die Schleifmarken 338 beinhalten auch eine Schleifmarke 338, die sich im Wesentlichen parallel oder parallel zur [11-20] Richtung oder der [1-100] Richtung an einem Abschnitt erstreckt, an dem sich eine Tangente zu dem Bogen entlang der [11-20] Richtung oder der [1-100] Richtung erstreckt. Die in der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 ausgebildeten Rillen 321 können durch Abschnitte der Schleifmarken 338 gebildet sein.
  • 42 ist ein Flussdiagramm zur Beschreibung eines Beispiels für ein Verfahren zur Herstellung der in 34 dargestellten Halbleitervorrichtung 311. 43A bisFig. 431 sind Schnittansichten zur Beschreibung des in 34 dargestellten Verfahrens zur Herstellung der Halbleitervorrichtung 311.
  • Bei dem Verfahren zur Herstellung der Halbleitervorrichtung 311 ist ein Schritt des Bearbeitens der zweiten Wafer-Hauptfläche 333 vor dem Schritt zur Bildung des Drain-Pad 113 (siehe 17L) nach dem Verfahren zum Herstellen der Halbleitervorrichtung 101 durchgeführt. Der Schritt des Bearbeitens der zweiten Wafer-Hauptfläche 333 kann nach dem Schritt zum Bilden des Gate-Pad 108, des Gate-Fingers 109 und des Source-Pad 110 durchgeführt werden.
  • Auf 43A bezugnehmend, sind zunächst die Schritte von 17A bis 17L durchgeführt worden und der SiC-Halbleiterwafer 331, in dem MISFET in der ersten Wafer-Hauptfläche 332 eingebaut ist, vorbereitet. Die zweite Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 befindet sich in einem unbearbeiteten Zustand.
  • Anschließend, bezugnehmend auf 43B, wird die zweite Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 geschliffen (Schritt S1 von 42). Im vorliegenden Schritt wird die zweite Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 mit Schleifkörnern von nicht weniger als 500 Körnern geschliffen.
  • Die Schleifkörner bestehen vorzugsweise aus nicht weniger als 1000 Körnern und nicht mehr als 5000 Körnern. Die Vielzahl der Schleifmarken 338 wird dabei auf der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 gebildet (siehe auch 41B). Außerdem wird dadurch die zweite Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 abgeflacht und der SiC-Halbleiterwafer 331 gleichzeitig verdünnt.
  • Anschließend, bezugnehmend auf 43C, wird eine Metallschicht 341 auf der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 gebildet (Schritt S2 von 42). Die Metallschicht 341 besteht in dieser Ausführungsform aus einer Ni-Schicht. Die Ni-Schicht kann durch ein Sputterverfahren gebildet werden. Eine Dicke der Ni-Schicht sollte nicht weniger als 100 Å und nicht mehr als 1000 Å betragen.
  • Anschließend, bezugnehmend auf 43D, wird das Glühbehandlungsverfahren auf der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 durchgeführt (Schritt S3 von 42). In diesem Schritt ist eine Laserglühbehandlungsmethode als Beispiel für die Glühbehandlungsmethode implementiert.
  • Beim Laserglühbehandlungsverfahren wird gepulstes Laserlicht mit einem Laserdurchmesser φ von nicht weniger als 50 µm bis 200 µm (z.B. ca. 100 µm) verwendet. Das gepulste Laserlicht ist ein UV-Laserlicht mit einer Wellenlänge in einem ultravioletten Bereich. Die Energie des gepulsten Laserlichts sollte nicht weniger als 1,0 J/cm2 und nicht mehr als 4,0 J/cm2 (z.B. etwa 3,0 J/cm2) betragen.
  • Das gepulste Laserlicht wird über die Metallschicht 341 auf die zweite Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 geschossen. Das gepulste Laserlicht wird in dieser Ausführungsform auf die zweite Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 geschossen, während eine Bestrahlungsposition entlang der Orientierungsebene 335 bewegt wird.
  • Einer oder eine Vielzahl der erhöhten Abschnitte 315 ist oder sind auf der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 in einem Bereich der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 ausgebildet, auf den das gepulste Laserlicht geschossen wird.
  • Die modifizierte Schicht 323, in der das SiC des SiC-Halbleiterwafers 331 modifiziert ist, um andere Eigenschaften zu haben, wird auch im Bereich der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 gebildet, auf die das gepulste Laserlicht geschossen wird. Genauer gesagt, wird das SiC des SiC-Halbleiterwafers 331 zu Si modifiziert, indem C-Atome durch Erwärmen desorbiert und/oder aus dem SiC sublimiert werden.
  • Dabei wird die modifizierte Schicht 323 einschließlich der Si-modifizierten Schicht gebildet. Die modifizierte Schicht 323 kann die amorphe Siliziumschicht beinhalten. Die modifizierte Schicht 323 kann C-Atome beinhalten. Der eine oder die Vielzahl der auf der zweiten Wafer-Hauptfläche 333 gebildeten erhöhten Abschnitte 315 kann aus der modifizierten Schicht 323 gebildet sein.
  • Das gepulste Laserlicht wird nacheinander in eine Richtung entlang der Orientierungsebene 335 geschossen und eine Vielzahl der erhöhten Abschnitte 315 werden entlang der Orientierungsebene 335 gebildet. Eine erhöhte Bereichsgruppe 316, die die erhöhten Abschnitte 315 beinhaltet und sich entlang der [11-20] Richtung erstreckt, wird dadurch auf der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 gebildet.
  • Die Bestrahlungsposition des gepulsten Laserlichts wird in die [1-100] Richtung bewegt, nachdem eine erhöhte Bereichsgruppe 316 gebildet wurde. Das gepulste Laserlicht wird dann auf die zweite Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 geschossen, während die Bestrahlungsposition wieder entlang der Orientierungsebene 335 bewegt wird.
  • Eine weitere erhöhte Bereichsgruppe 316, die sich im Wesentlichen parallel oder parallel zu der einen erhöhten Bereichsgruppe 316 erstreckt, wird dadurch auf der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 gebildet.
  • Bei dem Laserglühbehandlungsverfahren werden solche Schritte wiederholt, bis eine Vielzahl von erhöhten Bereichsgruppen 316 über im Wesentlichen einen ganzen Bereich oder einen ganzen Bereich der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 gebildet sind (siehe auch 41B) .
  • Die Metallschicht 341 weist durch das Laserglühverfahren eine geschichtete Struktur auf, die eine Kohlenstoffschicht 342, eine NiSi (Nickelsilizid) -Schicht 343 und eine Ni-Schicht 344 beinhaltet, die in dieser Reihenfolge von der zweiten Wafer-Hauptflächenseite 333 des SiC-Halbleiterwafers 331 in dieser Ausführungsform geschichtet sind.
  • Das heißt, das Laserglühbehandlungsverfahren beinhaltet einen Schritt des Silizidierens der Metallschicht 341, indem es sie mit dem SiC-Halbleiterwafer 331 reagieren lässt. Genauer gesagt, beinhaltet die Laserglühbehandlungsmethode einen Schritt zum Bilden der NiSi-Schicht 343.
  • Bei dem Laserglühbehandlungsverfahren wird neben der NiSi-Schicht 343 auch die Kohlenstoffschicht 342 mit C-Atomen als Nebenprodukt innerhalb der Metallschicht 341 gebildet. Die Kohlenstoffschicht 342 wird durch Trennung der C-Atome gebildet, die das SiC gebildet haben.
  • Die Kohlenstoffschicht 342 und die NiSi-Schicht 343 können zu Schälansätzen in der Metallschicht 341 werden. Das heißt, obwohl die Metallschicht 341 so wie sie ist als Drain-Pad 113 verwendet werden kann, hat die Metallschicht 341 Probleme mit Verbindungsausfällen und erhöhten Widerstandswerten durch Verbindungsausfälle. Es ist daher vorzuziehen, eine von der Metallschicht 341 abweichende Metallschicht als Drain-Pad 113 zu bilden.
  • Eine Temperatur, die auf die Metallschicht 341 in Verbindung mit der Bildung der NiSi-Schicht 343 aufgebracht wird, ist nicht kleiner als die Schmelzpunkte des Gate-Pads 108, des Gate-Fingers 109 und des Source-Pad 110 (z.B. nicht weniger als 1000°).
  • Bei dem Laserglühbehandlungsverfahren kann die Temperatur der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 lokal erhöht werden, so dass das Gate-Pad 108, der Gate-Finger 109 und das Source-Pad 110 nicht erwärmt werden müssen. Schmelzen des Gate-Pads 108, des Gate-Fingers 109 und des Source-Pads 110 kann somit entsprechend unterdrückt werden.
  • Anschließend, bezugnehmend auf 43E, wir ein Schritt zum Entfernen der Metallschicht 341 durchgeführt. Der Schritt zum Entfernen der Metallschicht 341 wird durchgeführt, bis die zweite Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 freigelegt ist.
  • In diesem Schritt werden zunächst die NiSi-Schicht 343 und die Ni-Schicht 344 innerhalb der Metallschicht 341 entfernt (Schritt S4 von 42). Die NiSi-Schicht 343 und die Ni-Schicht 344 können durch ein Nassätzverfahren entfernt werden.
  • Anschließend, bezugnehmend auf 43F, wird die Kohlenstoffschicht 342 innerhalb der Metallschicht 341 entfernt (Schritt S5 von 42). Die Kohlenstoffschicht 342 kann durch ein Trockenätzverfahren entfernt werden.
  • Anschließend, bezugnehmend auf 43G, werden Reste der NiSi-Schicht 343 und Reste der Ni-Schicht 344, die an der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 haften, entfernt (Schritt S6 von 42). Die NiSi-Schicht 343 und die Ni-Schicht 344 können durch ein Nassätzverfahren entfernt werden.
  • Anschließend, bezugnehmend auf 43H, werden Reste der an der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 angebrachten Kohlenstoffschicht 342 entfernt (Schritt S7 von 42). Die Kohlenstoffschicht 342 kann durch ein Trockenätzverfahren entfernt werden.
  • Anschließend wird eine natürliche Oxidschicht von der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 entfernt (Schritt S8 von 42). Die natürliche Oxidschicht kann durch ein Nassätzverfahren entfernt werden.
  • So werden in dieser Ausführungsform ein Schritt zum Entfernen einer Ni enthaltenden Schicht (die NiSi-Schicht 343 und die Ni-Schicht 344) und ein Schritt zum Entfernen einer Kohlenstoff enthaltenden Schicht (die Kohlenstoffschicht 342) zweimal wiederholt.
  • Die Metallschicht 341 kann dabei entsprechend entfernt werden. Auch die zweite Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331, bei der durch die Laserglühbehandlung eine Widerstandsreduktion erreicht wurde, ist nach dem Schritt des Entfernens der Metallschicht 341 angemessen exponiert.
  • Anschließend, bezugnehmend auf 43I, wird das Drain-Pad 113 auf der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 (Schritt S9 von 42) gebildet.
  • Der vorliegende Schritt beinhaltet einen Schritt zum Bilden der Ti-Schicht 324, der Ni-Schicht 325, der Au-Schicht 326 und der Ag-Schicht 327 in dieser Reihenfolge von der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331. Die Ti-Schicht 324, die Ni-Schicht 325, die Au-Schicht 326 und die Ag-Schicht 327 können alle durch ein Sputterverfahren gebildet werden.
  • Die Ti-Schicht 324 des Drain-Pads 113 ist direkt mit der zweiten Wafer-Hauptfläche 333 des SiC-Halbleiterwafers 331 verbunden. Die Ti-Schicht 324 bedeckt die Vielzahl der erhöhten Bereichsgruppen 316 insgesamt und bildet die ohmschen Kontakte mit der Vielzahl der erhöhten Bereichsgruppen 316 und mit der Vielzahl der Abstände 320.
  • Anschließend wird der SiC-Halbleiterwafer 331 entlang der Umfangskanten (Schneidlinie 337) der Vielzahl von Vorrichtungsbildungsbereichen 336 geschnitten. Die Vielzahl der Halbleitervorrichtungen 311 wird dabei aus dem SiC-Halbleiterwafer 331 ausgeschnitten. Die Halbleitervorrichtungen 311 werden durch Schritte hergestellt, die die oben genannten beinhalten.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 311 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 101 beschriebenen wurden. Außerdem kann mit der Halbleitervorrichtung 311 ein Anschlussbereich des Drain-Pads 113 in Bezug auf die zweite Hauptfläche 104 der SiC-Halbleiterschicht 102 um die erhöhten Bereichsgruppen 316 vergrößert werden. Dadurch können die elektrischen Eigenschaften verbessert werden.
  • Insbesondere bildet das Drain-Pad 113 ohmsche Kontakte mit den erhöhten Bereichsgruppen 316. Dadurch können zufriedenstellende ohmsche Eigenschaften zwischen der SiC-Halbleiterschicht 102 und dem Drain-Pad 113 erreicht werden und damit die elektrischen Eigenschaften verbessert werden.
  • Außerdem ist bei der Halbleitervorrichtung 311 das Drain-Pad 113 direkt mit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 verbunden. Genauer gesagt, bildet das Drain-Pad 113 die ohmschen Kontakte mit den erhöhten Bereichsgruppen 316 ohne Zwischenschaltung einer Kohlenstoffschicht. Das Drain-Pad 113 bildet auch die ohmschen Kontakte mit den erhöhten Bereichsgruppen 316 ohne Zwischenschaltung einer Silizidschicht.
  • Eine Kohlenstoffschicht oder eine Silizidschicht neigt dazu, zu ein Schälansatz zu werden. Daher können Verbindungsausfälle und erhöhte Widerstandswerte durch Verbindungsausfälle durch die Struktur, in der das Drain-Pad 113 direkt mit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 verbunden ist, entsprechend unterdrückt werden.
  • 44 ist eine der 35 entsprechende Unteransicht und ist eine Unteransicht einer Halbleitervorrichtung 351 gemäß einer dreiundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 311 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 44 bezugnehmend, weist die Halbleitervorrichtung 351 eine Vielzahl von erhöhten Bereichsgruppen 316 auf, einschließlich erste erhöhter Bereichsgruppen 316A und zweiter erhöhter Bereichsgruppen 316B.
  • Die erste erhöhte Bereichsgruppe 316A beinhaltet eine Vielzahl von ersten erhöhten Abschnitten 315A, die auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 ausgebildet sind. Die erhöhten Abschnitte 315A sind Abschnitte der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102, die entlang der Normalenrichtung zur zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 angehoben sind.
  • Die ersten erhöhten Abschnitte 315A werden in Abständen voneinander entlang der ersten Richtung X und der zweiten Richtung Y, die die erste Richtung X schneidet, gebildet. Die ersten erhöhten Abschnitte 315A weisen in der ersten Richtungsansicht aus der ersten Richtung X einen ersten Abschnitt 317A auf, in dem einige erste erhöhte Abschnitte 315A unter den ersten erhöhten Abschnitten 315A sich in der ersten Richtung X überlappen.
  • Die ersten erhöhten Abschnitte 315A haben auch einen zweiten Abschnitt 318A, in dem einige erste erhöhte Abschnitte 315A unter den ersten erhöhten Abschnitten 315A getrennt vom ersten Abschnitt 317A gebildet sind und sich in der ersten Richtungsansicht in der ersten Richtung X überlappen.
  • Die erhöhten Abschnitte 315A werden nacheinander entlang der ersten Richtung X gebildet. Insbesondere weisen die erhöhten Abschnitte 315A ein gepunktetes Muster auf, das in Abständen entlang der ersten Richtung X und der zweiten Richtung Y unterbrochen ist.
  • Die erhöhten Abschnitte 315A werden nacheinander entlang der ersten Richtung X unter Beibehaltung des gepunkteten Musters gebildet. Die erhöhten Abschnitte 315A sind in dieser Ausführungsform in der Draufsicht von der Umfangskante an der Seitenflächenseite 105A einer Seite zu der Umfangskante an der Seitenflächenseite 105C auf der anderen Seite der SiC-Halbleiterschicht 102 ausgebildet.
  • Die erhöhte Bereichsgruppe 316A weist ein Layout auf, in dem sich die erhöhten Abschnitte 315 in der ersten Richtung X in der ersten Richtungsansicht von der ersten Richtung X ausgesehen überlappen. Die erhöhte Bereichsgruppe 316A bildet dadurch einen ersten erhöhten Bereichsgruppenabschnitt 319A, der sich als Bandform entlang der ersten Richtung X durch ein kollektives Muster der erhöhten Abschnitte 315 erstreckt, das sich punktförmig nacheinander entlang der ersten Richtung X ausbildet.
  • Mit anderen Worten, der erhöhte Bereichsgruppenabschnitt 319A beinhaltet die erhöhten Abschnitte 315A (die erhöhte Bereichsgruppe 316A), die in einem bandförmigen Bereich der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 gebildet sind und sich entlang der ersten Richtung X erstrecken.
  • Die zweite erhöhte Bereichsgruppe 316B beinhaltet zweite erhöhte Abschnitten 315B, die auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 ausgebildet sind. Die zweiten erhöhten Abschnitte 315B sind Abschnitte der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102, die entlang der Normalenrichtung zur zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 angehoben sind.
  • Die zweiten erhöhten Abschnitte 315B werden in Abständen voneinander entlang der ersten Richtung X und der zweiten Richtung Y, die die erste Richtung X schneidet, gebildet. Die zweite erhöhte Bereichsgruppe 316B weist einen ersten Abschnitt 317B auf, in dem einige zweite erhöhte Abschnitte 315B unter den zweiten erhöhten Abschnitten 315B sich in der zweiten Richtungsansicht aus der zweiten Richtung Y in der zweiten Richtung Y überlappen.
  • Die zweite erhöhte Bereichsgruppe 316B weist auch einen zweiten Abschnitt 318B auf, in dem einige erhöhte Abschnitte 315B unter den erhöhten Abschnitten 315B getrennt vom ersten Abschnitt 317 gebildet sind und sich in der zweiten Richtungsansicht in der zweiten Richtung Y überlappen.
  • Die zweiten erhöhten Abschnitte 315B werden nacheinander entlang der zweiten Richtung Y unter Beibehaltung des gepunkteten Musters gebildet. Genauer gesagt, haben die zweiten erhöhten Abschnitte 315B ein gepunktetes Muster, das sich in Abständen entlang der ersten Richtung X und der zweiten Richtung Y ausbildet.
  • Die zweiten erhöhten Abschnitte 315B werden nacheinander entlang der zweiten Richtung Y unter Beibehaltung des gepunkteten Musters gebildet. Das gepunktete Muster der zweiten erhöhten Abschnitte 315B ist in dieser Ausführungsform von einer Umfangskante an der Seitenflächenseite 105B der einen Seite zu einer Umfangskante an der Seitenflächenseite 105D der anderen Seite der SiC-Halbleiterschicht 102 in der Draufsicht ausgebildet.
  • Die zweite erhöhte Bereichsgruppe 316B weist ein Layout auf, in dem die zweiten erhöhten Abschnitte 315B sich in der zweiten Richtung Y überlappen, wenn man sie aus der zweiten Richtung Y betrachtet. Die zweite erhöhte Bereichsgruppe 316B bildet dadurch einen zweiten erhöhten Bereichsgruppenabschnitt 319B, der sich als Bandform entlang der zweiten Richtung Y durch ein kollektives Muster der zweiten erhöhten Abschnitte 315B erstreckt, das sich gepunktet nacheinander entlang der zweiten Richtung Y ausbildet.
  • Mit anderen Worten, der zweite erhöhte Bereichsgruppenabschnitt 319B beinhaltet die zweiten erhöhten Abschnitte 315B (zweite erhöhte Bereichsgruppe 316B), die in einem bandförmigen Bereich der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 ausgebildet sind, und erstreckt sich entlang der zweiten Richtung Y.
  • Die zweiten erhöhten Bereichsgruppen 316B (zweite erhöhte Bereichsgruppenabschnitte 319B) durchqueren die ersten erhöhten Bereichsgruppen 316A (erste erhöhte Bereichsgruppenabschnitte 319A). Schnittbereiche 352, in denen sich jeweils eine erste erhöhte Bereichsgruppe 316A (erster erhöhter Bereichsgruppenabschnitt 319A) und eine zweite erhöhte Bereichsgruppe 316B (zweiter erhöhter Bereichsgruppenabschnitt 319B) gegenseitig schneiden, werden dadurch auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 gebildet.
  • Die ersten erhöhten Bereichsgruppe 316A werden in dieser Ausführungsform auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 in Abständen entlang der zweiten Richtung Y gebildet. Das heißt, das gepunktete Muster der ersten erhöhten Abschnitte 315A ist intermittierend in Bezug auf die zweite Richtung Y gebildet.
  • Die zweiten erhöhten Bereichsgruppen 316B werden in dieser Ausführungsform auch auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 in Abständen entlang der ersten Richtung X gebildet. Das heißt, das gepunktete Muster der ersten erhöhten Abschnitte 315B wird intermittierend in Bezug auf die zweite Richtung X gebildet.
  • Die Schnittbereiche 352 werden daher in dieser Ausführungsform in einer Matrixanordnung in Abständen voneinander in der ersten Richtung X und der zweiten Richtung Y gebildet. Die Abstände 320 werden auch durch die ersten Bereichsgruppen 316A und die zweiten Bereichsgruppen 316B definiert. Die Abstände 320 sind in einer Matrixanordnung in Abständen voneinander in der ersten Richtung X und der zweiten Richtung Y gebildet.
  • Die ersten erhöhten Abschnitte 315A und die zweiten erhöhten Abschnitte 315B können sich in jedem Schnittbereich 352 gegenseitig überlappt. Die Dicken der ersten erhöhten Abschnitte 315A und der zweiten erhöhten Abschnitte 315B, die in jedem Schnittbereich 352 gebildet sind, können größer sein als die Dicken der ersten erhöhten Abschnitte 315A und der zweiten erhöhten Abschnitte 315B, die in jedem Bereich außerhalb des Schnittbereichs 352 gebildet sind.
  • Die Anzahl der ersten erhöhten Abschnitte 315A und der zweiten erhöhten Abschnitte 315B, die in jedem Schnittbereich 352 gebildet sind, können größer sein als die Anzahl der ersten erhöhten Abschnitte 315A und der zweiten erhöhten Abschnitte 315B, die in dem Bereich außerhalb des Schnittbereichs 352 gebildet sind.
  • Die erste Richtung X kann auf die [11-20] Richtung und die zweite Richtung Y auf die [1-100] Richtung ausgerichtet sein. Das heißt, die ersten erhöhten Bereichsgruppen 316A (erste erhöhte Bereichsgruppenabschnitte 319A) können im Wesentlichen parallel oder parallel zur [11-20] Richtung gebildet werden, und die zweiten erhöhten Bereichsgruppen 316B (zweite erhöhte Bereichsgruppenabschnitte 319B) können im Wesentlichen parallel oder parallel zur [1-100] Richtung gebildet werden.
  • Die erste Richtung X kann auf die [1-100] Richtung und die zweite Richtung Y auf die [11-20] Richtung ausgerichtet werden. Das heißt, die ersten erhöhten Bereichsgruppen 316A (erste erhöhte Bereichsgruppenabschnitte 319A) können im Wesentlichen parallel oder parallel zur [1-100] Richtung gebildet werden, und die zweiten erhöhten Bereichsgruppen 316B (zweite erhöhte Bereichsgruppenabschnitte 319B) können im Wesentlichen parallel oder parallel zur [11-20] Richtung gebildet werden.
  • Die ersten erhöhten Abschnitte 315A und die ersten erhöhten Bereichsgruppen 316A entsprechen den erhöhten Abschnitten 315 und den erhöhten Bereichsgruppen 316 gemäß der zweiundzwanzigsten bevorzugten Ausführungsform. Es wird davon ausgegangen, dass die Beschreibungen der erhöhten Abschnitte 315 und der erhöhten Bereichsgruppen 316 gemäß der zweiundzwanzigsten bevorzugten Ausführungsform für Beschreibungen der ersten erhöhten Abschnitte 315A und der ersten erhöhten Bereichsgruppen 316A Anwendung finden und eine weitere spezifische Beschreibungen bezüglich der ersten erhöhten Abschnitte 315A und der ersten erhöhten Bereichsgruppen 316A entfällt.
  • Die zweiten erhöhten Abschnitte 315B und die zweiten erhöhten Bereichsgruppen 316B entsprechen den erhöhten Abschnitten 315 und den erhöhten Bereichsgruppen 316 gemäß der zweiundzwanzigsten bevorzugten Ausführungsform. Es wird davon ausgegangen, dass die Beschreibungen der erhöhten Abschnitte 315 und der erhöhten Bereichsgruppen 316 gemäß der zweiundzwanzigsten bevorzugten Ausführungsform für Beschreibungen der zweiten erhöhten Abschnitte 315B und der zweiten erhöhten Bereichsgruppen 316B Anwendung finden und eine weitere spezifische Beschreibungen bezüglich der zweiten erhöhten Abschnitte 315B und der zweiten erhöhten Bereichsgruppen 316B entfällt.
  • Das Drain-Pad 113 bedeckt in dieser Ausführungsform die ersten erhöhten Bereichsgruppen 316A und die zweiten erhöhten Bereichsgruppen 316B auf der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102. Das Drain-Pad 113 bedeckt in dieser Ausführungsform die ersten erhöhten Bereichsgruppen 316A und die zweiten erhöhten Bereichsgruppen 316B insgesamt.
  • Das Drain-Pad 113 ist in einer Filmform ausgebildet, die den Außenflächen der ersten erhöhten Bereichsgruppen 316A (Außenflächen der ersten erhöhten Abschnitte 315A), den Außenflächen der zweiten erhöhten Bereichsgruppe 316B (Außenflächen der zweiten erhöhten Abschnitte 315B) und den Innenflächen der Rillen 321 entspricht.
  • Obwohl nicht veranschaulicht, werden dadurch erhöhte Abschnitte 113a an Abschnitten der Außenfläche des Drain-Pads 113 gebildet, die die ersten erhöhten Bereichsgruppen 316A (erste erhöhte Abschnitte 315A) und die zweiten erhöhten Bereichsgruppen 316B (zweite erhöhte Abschnitte 315B) abdecken. Die Aussparungen 113b sind auch an den Abschnitten der Außenfläche des Drain-Pads 113 ausgebildet, das die Rillen 321 abdeckt.
  • Das Drain-Pad 113 bildet einen ohmschen Kontakt mit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102. Genauer gesagt, bildet das Drain-Pad 113 einen ohmschen Kontakt mit der ersten erhöhten Bereichsgruppe 316A und der zweiten erhöhten Bereichsgruppe 316B.
  • Genauer gesagt, bildet das Drain-Pad 113 ohmsche Kontakte zu den ersten erhöhten Bereichsgruppen 316A und zu den zweiten erhöhten Bereichsgruppen 316B. In dieser Ausführungsform bildet das Drain-Pad 113 auch mit den Abständen 320 ohmsche Kontakte.
  • Die Abschnitte des Drain-Pads 113, die die ersten erhöhten Bereichsgruppen 316A und die zweiten erhöhten Bereichsgruppen 316B abdecken, sind mit unebenen Abschnitten in Eingriff, die durch die ersten erhöhten Bereichsgruppen 316A, die zweiten erhöhten Bereichsgruppen 316B und die Rillen 321 definiert sind.
  • Das heißt, ein Kontaktbereich des Drain-Pads 113 sind in Bezug auf die zweite Hauptfläche 104 der SiC-Halbleiterschicht 102 durch die ersten erhöhten Bereichsgruppen 316A, die zweiten erhöhten Bereichsgruppen 316B und die Rillen 321 erhöht. Eine Haftkraft des Drain-Pad 113 gegenüber der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 wird dadurch erhöht.
  • Die Halbleitervorrichtungen 351 einer solchen Struktur werden durch Ausführen der folgenden Schritte bei dem vorstehend beschriebenen Laserglühschritt (Schritt S3 von 42) hergestellt.
  • Zunächst werden durch das Laserglühbehandlungsverfahren die ersten erhöhten Bereichsgruppen 316A entlang einer Richtung gebildet, die im Wesentlichen parallel oder parallel zur Orientierungsebene 335 verläuft. Anschließend werden die zweiten erhöhten Bereichsgruppen 316B entlang einer Richtung gebildet, die die Orientierungsebene 335 nach dem Laserglühbehandlungsverfahren schneidet (orthogonal hierzu ist) .
  • In diesem Schritt können die ersten erhöhten Bereichsgruppen 316A in einer Richtung gebildet werden, die die Orientierungsebene 335 schneidet (orthogonal hierzu ist), und die zweiten erhöhten Bereichsgruppen 316B können im Wesentlichen parallel oder parallel entlang der Orientierungsebene 335 gebildet werden. Danach werden die Halbleitervorrichtungen 351 durch den Schritt S4 bis Schritt S9 von 42 hergestellt.
  • Die ersten erhöhten Bereichsgruppen 316A und die zweiten erhöhten Bereichsgruppen 316B können in beliebiger Reihenfolge gebildet werden. Daher können die ersten erhöhten Bereichsgruppen 316A gebildet werden, nachdem die zweiten erhöhten Bereichsgruppen 316B gebildet wurden. Außerdem können die ersten erhöhten Bereichsgruppen 316A und die zweiten erhöhten Bereichsgruppen 316B abwechselnd gebildet werden.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 351 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 311 beschriebenen wurden.
  • 45 ist eine Schnittansicht entsprechend 39 und ist eine Schnittansicht einer Halbleitervorrichtung 361 gemäß einer vierundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. 46 ist eine vergrößerte Ansicht eines Bereichs XLVI, der in 45 dargestellt ist. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 311 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Bei der Halbleitervorrichtung 361 weist das Drain-Pad 113 eine Dreischichtstruktur auf, die die Ni-Schicht 325, die Au-Schicht 326 und die Ag-Schicht 327 beinhaltet, die in dieser Reihenfolge von der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 geschichtet sind. Das heißt, das Drain-Pad 113 wird durch Weglassen des Schrittes der Bildung der Ti-Schicht 324 in Schritt S9 von 42 gebildet.
  • Die Ni-Schicht 325 ist direkt mit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 verbunden. Die Ni-Schicht 325 bedeckt die erhöhten Bereichsgruppen 316 insgesamt.
  • Die Ni-Schicht 325 bildet ohmsche Kontakte mit den erhöhten Bereichsgruppen 316 und mit den Abständen 320. Die Au-Schicht 326 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Ni-Schicht 325. Die Ag-Schicht 327 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Au-Schicht 326.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 361 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 311 beschriebenen wurden. In der Halbleitervorrichtung 361 kann das Drain-Pad 113 auch eine einschichtige Struktur aufweisen, die aus der Ni-Schicht 325 besteht.
  • 47 ist eine Schnittansicht entsprechend 39 und ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer fünfundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. 48 ist eine vergrößerte Ansicht eines in 47 dargestellten Bereichs XLVIII. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 311 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Bei der Halbleitervorrichtung 371 beinhaltet das Drain-Pad 113 die Metallschicht 341, die Au-Schicht 326 und die Ag-Schicht 327. Die Metallschicht 341 weist die geschichtete Struktur auf, die die Kohlenstoffschicht 342, die NiSi-Schicht 343 und die Ni-Schicht 344, die in dieser Ausführungsform in dieser Reihenfolge von der zweiten Hauptflächenseite 104 der SiC-Halbleiterschicht 102 geschichtet.
  • Die Metallschicht 341 ist mit der zweiten Hauptfläche 104 der SiC-Halbleiterschicht 102 verbunden. Die Metallschicht 341 bedeckt die erhöhten Bereichsgruppen 316 insgesamt.
  • Die Metallschicht 341 bildet ohmsche Kontakte mit den erhöhten Bereichsgruppen 316 und mit den Abständen 320. Die Au-Schicht 326 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Metallschicht 341. Die Ag-Schicht 327 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Au-Schicht 326.
  • Die Halbleitervorrichtung 371 wird gebildet, indem die Schritte zum Entfernen der Metallschicht 341 in 42 weggelassen werden (siehe Schritte S4 bis S8 in 42) . Bei der Halbleitervorrichtung 371 werden die Au-Schicht 326 und die Ag-Schicht 327 auf der Metallschicht 341 in Schritt S9 von 42 gebildet.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung 371 beinhaltet das Drain-Pad 113 die Kohlenstoffschicht 342 und die NiSi-Schicht 343. Bei der Halbleitervorrichtung 371 kann zwar eine Verbindungsstärke des Drain-Pads 113 nicht so hoch wie in der Halbleitervorrichtung 311 sein, aber im Wesentlichen die gleichen Effekte wie die für die Halbleitervorrichtung 311 beschriebenen Effekte können erreicht werden. In der Halbleitervorrichtung 371 kann das Drain-Pad 113 nur aus der Metallschicht 341 bestehen.
  • Obwohl die zweiundzwanzigsten bis fünfundzwanzigsten bevorzugten Ausführungsformen der vorliegenden Erfindung vorstehend beschrieben wurden, können die zweiundzwanzigsten bis fünfundzwanzigsten bevorzugten Ausführungsformen der vorliegenden Erfindung auch in anderen Konfigurationen implementiert sein.
  • Bei jeder der oben beschriebenen zweiundzwanzigsten bis fünfundzwanzigsten bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die SiC-Halbleiterschicht 102 die geschichtete Struktur aufweist, die das SiC-Halbleitersubstrat 111 und die SiC-Epitaxialschicht 112 beinhaltet.
  • Die SiC-Halbleiterschicht 102 kann jedoch auch eine Einschichtstruktur aufweisen, die aus dem SiC-Halbleitersubstrat 111 besteht. Die SiC-Halbleiterschicht 102 kann eine Einschichtstruktur aufweisen, die aus der SiC-Epitaxialschicht 112 besteht.
  • Bei jeder der vorstehend beschriebenen zweiundzwanzigsten bis fünfundzwanzigsten bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die SiC-Epitaxialschicht 112 mit einem hochkonzentrierten Bereich112a und dem niedrigkonzentrierten Bereich112b durch eine epitaktische Wachstumsmethode gebildet wurde. Die SiC-Epitaxialschicht 112 kann jedoch auch durch Schritte wie die folgenden gebildet werden.
  • Zunächst wird die SiC-Epitaxialschicht 112 mit einer vergleichsweise niedrigen n-artigen Verunreinigungskonzentration durch ein Epitaxialwachstumsverfahren gebildet. Anschließend wird die n-artige Verunreinigung in einen Oberflächenschichtabschnitt der SiC-Epitaxialschicht 112 durch ein Ionenimplantationsverfahren eingebracht. Dabei wird die SiC-Epitaxialschicht 112 mit dem hochkonzentrierten Bereich112a und dem niedrigkonzentrierten Bereich 112b gebildet.
  • Bei jeder der vorstehend beschriebenen zweiundzwanzigsten bis fünfundzwanzigsten bevorzugten Ausführungsformen wurde ein Beispiel beschrieben, bei dem die Gate-Elektrodenschicht 132 und die Gate-Verdrahtungsschicht 133, die das mit der p-artiger Verunreinigung dotierte p-artige Polysilizium enthalten, gebildet sind. Wenn jedoch die Erhöhung der Gate-Schwellenspannung Vth nicht betont wird, können die Gate-Elektrodenschichten 132 und die Gate-Verdrahtungsschicht 133 anstelle des p-artigen Polysiliziums ein mit einer n-artigen Verunreinigung dotiertes n-artiges Polysilizium beinhalten.
  • Das heißt, die niederohmige Elektrodenschicht 134 kann ein n-artiges Polyzid beinhalten. Die niederohmige Elektrodenschicht 134 kann durch Silizidieren von Abschnitten gebildet werden, die Oberflächenschichtabschnitte der Gate-Elektrodenschichten 132 (n-artiges Polysilizium) durch ein Metallmaterial bilden. In diesem Fall kann eine Reduzierung des Gate-Widerstands erreicht werden.
  • Bei jeder der vorstehend beschriebenen zweiundzwanzigsten bis fünfundzwanzigsten bevorzugten Ausführungsformen kann eine Struktur gewählt werden, bei der die Leitfähigkeitstypen der jeweiligen Halbleiterabschnitte umgekehrt sind. Das heißt, ein p-artiger Abschnitt kann n-artig geformt sein und ein n-artiger Abschnitt kann p-artig geformt sein.
  • Das heißt, in jeder der zweiundzwanzigsten bis fünfundzwanzigsten bevorzugten Ausführungsformen kann das p+-artige SiC-Halbleitersubstrat (111) anstelle des n+-artigen SiC-Halbleitersubstrats 111 verwendet werden. In diesem Fall wird in der Beschreibung der oben beschriebenen zweiundzwanzigsten bis fünfundzwanzigsten bevorzugten Ausführungsformen „Source“ durch „Emitter“ und „Drain“ durch „Kollektor“ ersetzt.
  • 49 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einer sechsundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. 50 ist eine Draufsicht auf die in 49 dargestellte Halbleitervorrichtung und ist eine Draufsicht, bei der eine Harzschicht entfernt ist.
  • Auf 49 und 50 bezugnehmend, weist die Halbleitervorrichtung 401 eine SiC-Halbleiterschicht 402 auf, die einen SiC-Einkristall (Siliziumkarbid) beinhaltet. Die SiC-Halbleiterschicht 402 kann einen 4H-SiC-Einkristall beinhalten.
  • Der 4H-SiC-Einkristall weist einen Versatzwinkel auf, der in einem Winkel bis 10° in [11-20] Richtung von einer [0001] Ebene geneigt ist. Der Versatzwinkel sollte nicht weniger als 0° und nicht mehr als 4° betragen. Der Versatzwinkel kann 0° überschreiten und weniger als 4° betragen . Der Versatzwinkel beträgt typischerweise 2° oder 4° und ist insbesondere in einem Bereich von 2°±0,2° oder einem Bereich von 4°±0,4° eingestellt.
  • Die SiC-Halbleiterschicht 402 ist in dieser Ausführungsform in einer Chipform von rechteckiger Quaderform ausgebildet. Die SiC-Halbleiterschicht 402 weist eine erste Hauptfläche 403 auf einer Seite, eine zweite Hauptfläche 404 auf einer anderen Seite und Seitenflächen 405A, 405B, 405C und 405D auf, die die erste Hauptfläche 403 und die zweite Hauptfläche 404 verbinden. Die erste Hauptfläche 403 und die zweite Hauptfläche 403 sind in qudrilateralen Formen (rechteckige Formen in dieser Ausführungsform) in einer Draufsicht aus einer Normalenrichtung zu den Oberflächen (nachfolgend einfach „Draufsicht“ genannt) ausgebildet.
  • Die Seitenfläche 405B ist der Seitenfläche 405D zugewandt. Die Seitenfläche 405B ist der Seitenfläche 405D zugewandt. Die Seitenflächen 405A bis 405D erstrecken sich jeweils als Ebenen entlang der Normalenrichtung zur ersten Hauptfläche 403 und der zweiten Hauptfläche 404. Eine Länge jeder der Seitenflächen 405A bis 405D sollte nicht weniger als 1 mm und nicht mehr als 10 mm betragen (z.B. nicht weniger als 2 mm und nicht mehr als 5 mm).
  • In der SiC-Halbleiterschicht 402 sind ein aktiver Bereich 406 und ein äußerer Bereich 407 ausgebildet. Der aktive Bereich 406 ist ein Bereich, in dem ein vertikaler MISFET gebildet wird. Der äußere Bereich 407 ist ein Bereich an einer Außenseite des aktiven Bereichs 406.
  • Der aktive Bereich 406 ist in der Draufsicht in einem zentralen Abschnitt der SiC-Halbleiterschicht 402 in Abständen zu einem inneren Bereich von den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 ausgebildet. Der aktive Bereich 406 ist in der Draufsicht als eine qudrilaterale Form (in dieser Ausführungsform eine rechteckige Form) mit vier Seiten parallel zu den vier Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 ausgebildet.
  • Der äußerer Bereich 407 ist in einem Bereich zwischen den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 und den Umfangskanten des aktiven Bereichs 406 angeordnet. Der äußerer Bereich 407 ist in der Draufsicht in einer endlosen Form (qudrilaterale Ringform) um den aktiven Bereich 406 ausgebildet.
  • Auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 sind eine Hauptoberflächen-Gate-Elektrode 408 und eine Hauptoberflächen-Source-Elektrode 409 ausgebildet.
  • Die Hauptoberflächen-Gate-Elektrode 408 beinhaltet ein Gate-Pad 410 und einen Gate-Finger 411. Das Gate-Pad 410 und der Gate-Finger 411 sind in dieser Ausführungsform im aktiven Bereich 406 angeordnet.
  • Das Gate-Pad 410 ist in der Draufsicht entlang der Seitenfläche 405A der SiC-Halbleiterschicht 402 ausgebildet. Das Gate-Pad 410 ist in der Draufsicht entlang eines zentralen Bereichs der Seitenfläche 405A der SiC-Halbleiterschicht 402 ausgebildet.
  • Das Gate-Pad 410 kann entlang eines Eckabschnitts gebildet sein, der zwei der vier Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 in der Draufsicht verbindet. Das Gate-Pad 410 ist in der Draufsicht in qudrilateraler Form ausgebildet.
  • Der Gate-Finger 411 beinhaltet einen äußeren Gate-Finger 411A und einen inneren Gate-Finger 411B.
  • Der äußere Gate-Finger 411A wird aus dem Gate-Pad 410 herausgeführt und erstreckt sich als Bandform entlang der Umfangskante des aktiven Bereichs 406. Der äußere Gate-Finger 411A ist entlang der drei Seitenflächen 405A, 405B und 405D der SiC-Halbleiterschicht 402 so ausgebildet, dass er in dieser Ausführungsform einen inneren Bereich des aktiven Bereichs 406 aus drei Richtungen definiert.
  • Der äußere Gate-Finger 411A weist ein Paar offener Endabschnitte 412A und 412B auf. Das Paar der offenen Endabschnitte 412A und 412B des äußeren Gate-Fingers 411A ist in einem Bereich ausgebildet, der dem Gate-Pad 410 über den inneren Bereich des aktiven Bereichs 406 zugewandt ist. Das Paar der offenen Endabschnitte 412A und 412B des äußeren Gate-Fingers 411A ist in dieser Ausführungsform entlang der Seitenfläche 405C der SiC-Halbleiterschicht 402 ausgebildet.
  • Der innere Gate-Finger 411B ist vom Gate-Pad 410 in den aktiven Bereich 406 geführt. Der innere Gate-Finger 411B erstreckt sich als Bandform in den inneren Bereich des aktiven Bereichs 406. Der innere Gate-Finger 411B erstreckt sich von der Seitenflächenseite 405A zur Seitenflächenseite 405C.
  • Die Hauptoberflächen-Source-Elektrode 409 beinhaltet in dieser Ausführungsform ein Source-Pad 413, eine Source-Routing-Verdrahtung 414 und einen Source-Anschlussabschnitt 415.
  • Das Source-Pad 413 ist im aktiven Bereich 406 in Abständen zu dem Gate-Pad 410 und dem Gate-Finger 411 ausgebildet. Das Source-Pad 413 ist in der Draufsicht in einer C-Form (eine invertierte C-Form in 49 und 50) so ausgebildet, dass ein Bereich einer C-Form (invertierte C-Form in 49 und 50) abgedeckt wird, der durch das Gate-Pad 410 und den Gate-Finger 411 definiert ist.
  • Die Source-Routing-Verdrahtung 414 ist im äußeren Bereich 407 ausgebildet. Die Source-Routing-Verdrahtung 414 erstreckt sich als Bandform entlang des aktiven Bereichs 406. Die Source-Routing-Verdrahtung 414 ist in dieser Ausführungsform in endloser Form ausgebildet (qudrilaterale Ringform), die den aktiven Bereich 406 in der Draufsicht umgibt. Die Source-Routing-Verdrahtung 414 ist elektrisch mit der SiC-Halbleiterschicht 402 im äußeren Bereich 407 verbunden.
  • Der Source-Anschlussabschnitt 415 verbindet das Source-Pad 413 und die Source-Routing-Verdrahtung 414. Der Source-Anschlussabschnitt 415 ist in einem Bereich zwischen dem Paar der offenen Endabschnitte 412A und 412B des äußeren Gate-Fingers 411A angeordnet. Der Source-Anschlussabschnitt 415 überquert vom Source-Pad 413 aus einen Grenzbereich zwischen dem aktiven Bereich 406 und dem äußeren Bereich 407 und ist mit der Source-Routing-Verdrahtung 414 verbunden.
  • Der im aktiven Bereich 406 gebildete MISFET beinhaltet aufgrund seiner Struktur einen npn-artigen parasitären Bipolartransistor. Fließt ein im äußeren Bereich 407 erzeugter Lawinenstrom in den aktiven Bereich 406, wird der parasitäre Bipolartransistor in den EIN-Zustand versetzt. In diesem Fall kann die Steuerung des MISFET instabil werden, z.B. durch „Latchup“.
  • Daher wird bei der Halbleitervorrichtung 401 die Struktur der Hauptoberflächen-Source-Elektrode 409 verwendet, um eine Lawinenstrom absorbierende Struktur zu bilden, die den in einem Bereich außerhalb des aktiven Bereichs 406 erzeugten Lawinenstrom absorbiert.
  • Genauer gesagt, wird der im äußeren Bereich 407 erzeugte Lawinenstrom von der Source-Routing-Verdrahtung 414 absorbiert. Dabei wird der Lawinenstrom über den Source-Anschlussabschnitt 415 zum Source-Pad 413 geleitet. Wird ein Zuleitungsdraht (z.B. ein Bonddraht) für den externen Anschluss an das Source-Pad 413 angeschlossen, wird der Lawinenstrom durch diesen Zuleitungsdraht entnommen.
  • Das Schalten des parasitären Bipolartransistors in den EIN-Zustand durch einen im äußeren Bereich 407 erzeugten unerwünschten Strom kann dadurch unterdrückt werden. „Latchup“ kann so unterdrückt und damit die Stabilität der Kontrolle des MISFET verbessert werden.
  • Eine Gatespannung wird an das Gate-Pad 410 und den Gate-Finger 411 angelegt. Die Gatespannung sollte nicht weniger als 10 V und nicht mehr als 50 V betragen (z.B. ca. 30 V) . An das Source-Pad 413 wird eine Sourcespannung angelegt. Die Sourcespannung kann eine Referenzspannung (z.B. eine GND-Spannung) sein.
  • Über der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 (insbesondere auf der Zwischenschichtisolierschicht 491) ist eine Harzschicht 416 ausgebildet. In 49 ist die Harzschicht 416 dargestellt, wobei aus Gründen der Übersichtlichkeit eine Schraffur aufgebracht wurde. Die Harzschicht 416 bedeckt das Gate-Pad 410, den Gate-Finger 411 und das Source-Pad 413.
  • Die Harzschicht 416 kann ein lichtempfindliches Harz vom negativen oder positiven Typ beinhalten. Die Harzschicht 416 beinhaltet ein Polybenzoxazol als Beispiel für ein lichtempfindliches Harz vom positiven Typ in dieser Ausführungsform. Die Harzschicht 416 kann ein Polyamid als Beispiel für ein lichtempfindliches Harz von einem negativen Typ beinhalten.
  • In der Harzschicht 416 sind eine Gate-Pad-Öffnung 417 und eine Source-Pad-Öffnung 418 ausgebildet. Die Gate-Pad-Öffnung 417 exponiert das Gate-Pad 410. Die Source-Pad-Öffnung 418 exponiert das Source-Pad 413
  • Ein Umfangskantenabschnitt der Harzschicht 416 wird in einem Innenbereich in Abständen von den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 gebildet. Die Harzschicht 416 exponiert dabei einen Umfangskantenabschnitt (insbesondere die nachfolgend zu beschreibende Zwischenschichtisolierschicht 491) der SiC-Halbleiterschicht 402.
  • Der Umfangskantenabschnitt 419 der Harzschicht 416 ist ein Abschnitt, in dem „Scheidstraßen“ bei einem Ausschneideprozess der Halbleitervorrichtung 401 aus einem einzelnen SiC-Halbleiterwafer gebildet wurden. Es erübrigt sich die Harzschicht 416 physikalisch zu schneiden, indem der Umfangskantenabschnitt der SiC-Halbleiterschicht 402 von der Harzschicht 416 exponiert ist.
  • Die Halbleitervorrichtung 401 kann somit problemlos aus einem einzelnen SiC-Halbleiterwafer ausgeschnitten werden. Die Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 können Schnittflächen (Bodenflächen) sein. Die Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 können Schleifspuren aufweisen.
  • 51 ist eine vergrößerte Ansicht eines in 50 dargestellten Bereichs LI und ist ein Diagramm zur Beschreibung der Struktur einer ersten Hauptfläche 403 einer SiC-Halbleiterschicht 402. 52 ist eine Schnittansicht entlang der in 51 dargestellten Linie LII-LII und ist eine Schnittansicht eines ersten Konfigurationsbeispiels von Gate-Gräben 431 und eines ersten Konfigurationsbeispiels von Source-Gräben 441. 53 ist eine Schnittansicht entlang der in 51 dargestellten Linie LIII-LIII und ist eine Schnittansicht eines ersten Konfigurationsbeispiels einer Gate-Verdrahtungsschicht 436. 54 ist eine vergrößerte Ansicht eines in 52 dargestellten Bereichs LIV.
  • 55 ist eine Schnittansicht entlang der in 50 dargestellten Linie LV-LV und ist eine Schnittansicht eines ersten Konfigurationsbeispiels einer aktiven Seitenwand 464, eines ersten Konfigurationsbeispiels einer äußeren Hauptfläche 462, eines ersten Konfigurationsbeispiels einer Seitenwandstruktur 482, eines ersten Konfigurationsbeispiels eines Diodenbereichs 471, eines ersten Konfigurationsbeispiels eines äußeren Tiefbettungsbereichs 472, eines ersten Konfigurationsbeispiels einer Feldbegrenzungsstruktur 473 und eines ersten Konfigurationsbeispiels eines Ankerlochs 495. 56 ist eine vergrößerte Ansicht des in 55 dargestellten Bereichs LVI und ist eine vergrößerte Ansicht des ersten Konfigurationsbeispiels der aktiven Seitenwand 464 und des ersten Konfigurationsbeispiels der äußeren Hauptfläche 462.
  • Auf 51 bis 55 bezugnehmend, hat die SiC-Halbleiterschicht 402 eine geschichtete Struktur, die in dieser Ausführungsform ein n+-artiges SiC-Halbleitersubstrat 421 und eine n-artige SiC-Epitaxialschicht 422 beinhaltet. Die zweite Hauptfläche 404 der SiC-Halbleiterschicht 402 wird durch das SiC-Halbleitersubstrat 421 gebildet.
  • Die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 wird durch die SiC-Epitaxialschicht 422 gebildet. Die zweite Hauptfläche 404 der SiC-Halbleiterschicht 402 kann eine geschliffene Oberfläche sein. Die zweite Hauptfläche 404 der SiC-Halbleiterschicht 402 kann Schleifspuren aufweisen.
  • Eine Dicke des SiC-Halbleitersubstrats 421 sollte nicht weniger als 1 µm und weniger als 1000 µm betragen. Die Dicke des SiC-Halbleitersubstrats 421 kann nicht kleiner als 5 µm sein. Die Dicke des SiC-Halbleitersubstrats 421 kann nicht kleiner als 25 µm sein. Die Dicke des SiC-Halbleitersubstrats 421 kann nicht kleiner als 50 µm sein. Die Dicke des SiC-Halbleitersubstrats 421 kann nicht kleiner als 100 µm sein.
  • Die Dicke des SiC-Halbleitersubstrats 421 kann nicht mehr als 700 µm betragen. Die Dicke des SiC-Halbleitersubstrats 421 kann nicht mehr als 500 µm betragen. Die Dicke des SiC-Halbleitersubstrats 421 kann nicht kleiner als 25 µm sein. Die Dicke des SiC-Halbleitersubstrats 421 kann nicht mehr als 300 µm betragen.
  • Die Dicke des SiC-Halbleitersubstrats 421 kann nicht mehr als 250 µm betragen. Die Dicke des SiC-Halbleitersubstrats 421 kann nicht mehr als 200 µm betragen. Die Dicke des SiC-Halbleitersubstrats 421 kann nicht mehr als 150 µm betragen. Die Dicke des SiC-Halbleitersubstrats 421 kann nicht mehr als 100 µm betragen.
  • Die Dicke des SiC-Halbleitersubstrats 421 beträgt vorzugsweise nicht mehr als 150 µm. Die Reduzierung des Widerstandswertes kann durch Verkürzung eines Strompfades erreicht werden, indem die Dicke des SiC-Halbleitersubstrats 421 klein gemacht wird.
  • Eine Dicke der SiC-Epitaxialschicht 422 kann nicht weniger als 1 µm und nicht mehr als 100 µm betragen. Die Dicke der SiC-Epitaxialschicht 422 kann nicht kleiner als 5 µm sein. Die Dicke der SiC-Epitaxialschicht 422 kann nicht kleiner als 10 µm sein.
  • Die Dicke der SiC-Epitaxialschicht 422 kann nicht mehr als 50 µm betragen. Die Dicke der SiC-Epitaxialschicht 422 kann nicht mehr als 40 µm betragen. Die Dicke der SiC-Epitaxialschicht 422 kann nicht mehr als 30 µm betragen.
  • Die Dicke der SiC-Epitaxialschicht 422 kann nicht mehr als 20 µm betragen. Die Dicke der SiC-Epitaxialschicht 422 beträgt vorzugsweise nicht mehr als 15 µm. Die Dicke der SiC-Epitaxialschicht 422 beträgt vorzugsweise nicht mehr als 10 µm.
  • Eine n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 422 ist nicht mehr als eine n-artige Verunreinigungskonzentration des SiC-Halbleitersubstrats 421. Die n-artige Verunreinigungskonzentration der SiC-Epitaxialschicht 6 kann nicht weniger als 1, 0×1015 cm-3und nicht mehr als 1,0×1018 cm-3 betragen.
  • Die SiC-Epitaxialschicht 422 weist in dieser Ausführungsform eine Vielzahl von Bereichen mit unterschiedlichen n-artigen Verunreinigungskonzentrationen entlang der Normalenrichtung zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 auf. Insbesondere beinhaltet die SiC-Epitaxialschicht 422 einen hochkonzentrierten Bereich 422a mit vergleichsweise hoher n-artiger Verunreinigungskonzentration und einen niedrigkonzentrierten Bereich 422b mit niedriger n-artiger Verunreinigungskonzentration in Bezug auf den hochkonzentrierten Bereich 422a.
  • Der hochkonzentrierte Bereich 422a wird in einem Bereich an der ersten Hauptflächenseite 403 gebildet. Der niedrigkonzentrierte Bereich 422b ist in einem Bereich an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf den hochkonzentrierten Bereich 422a ausgebildet.
  • Die n-artige Verunreinigungskonzentration des hochkonzentrierten Bereichs 422a kann nicht weniger als 1×1016 cm-3 und nicht mehr als 1×1018 cm-3 betragen. Die n-artige Verunreinigungskonzentration des niedrigkonzentrierten Bereichs 422b kann nicht weniger als 1×1015 cm-3 und nicht mehr als 1×1016 cm-3 betragen.
  • Eine Dicke des hochkonzentrierten Bereichs 422a ist nicht mehr als eine Dicke des niedrigkonzentrierten Bereichs 422b. Genauer gesagt, ist die Dicke des hochkonzentrierten Bereichs 422a geringer als die Dicke des niedrigkonzentrierten Bereichs 422b. Das heißt, die Dicke des hochkonzentrierten Bereichs 422a ist weniger als die Hälfte der Gesamtdicke der SiC-Epitaxialschicht 422.
  • Ein Drain-Pad 423, das als zweite Hauptoberflächenelektrode dient, ist mit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 verbunden. Eine maximale Spannung, die über das Source-Pad 413 und das Drain-Pad 423 im ausgeschalteten Zustand angelegt werden kann, sollte nicht weniger als 1000 V und nicht mehr als 10000 V betragen.
  • Das Drain-Pad 423 kann mindestens eine Ti-Schicht, eine Ni-Schicht, eine Au-Schicht und/oder eine Ag-Schicht beinhalten. Das Drain-Pad 423 weist eine vierschichtige Struktur auf, die eine Ti-Schicht, eine Ni-Schicht, eine Au-Schicht und eine Ag-Schicht beinhaltet, die dieser Reihenfolge von der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 aufgeschichtet sind.
  • Das SiC-Halbleitersubstrat 421 ist als Drain-Bereich 424 des MISFETs ausgebildet. Die SiC-Epitaxialschicht 422 ist als Driftbereich 425 des MISFET ausgebildet.
  • In einem Oberflächenschichtabschnitt der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 im aktiven Bereich 406 ist ein p-artiger Körperbereich 426 ausgebildet. Der Körperbereich 426 definiert die aktive Region 406.
  • Das heißt, der Körperbereich 426 wird in dieser Ausführungsform auf der gesamten Fläche eines Bereichs der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet, der den aktiven Bereich 406 bildet. Eine p-artige Verunreinigungskonzentration des Körperbereichs 426 sollte nicht weniger als 1×1017 cm-3 und nicht mehr als 1×1020 cm-3 betragen.
  • Eine Vielzahl von Gate-Gräben 431 ist im Oberflächenschichtabschnitt der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 im aktiven Bereich 406 ausgebildet. Die Vielzahl der Gate-Gräben 431 ist in Abständen entlang einer beliebigen ersten Richtung X gebildet. Die Vielzahl der Gate-Gräben ist in Bandformen gebildet, die sich entlang einer zweiten Richtung Y erstreckt, die die erste Richtung X schneidet.
  • Die erste Richtung X ist, genauer gesagt, eine Richtung entlang der Seitenflächen 405B und 405D der SiC-Halbleiterschicht 402. Die zweite Richtung Y ist eine Richtung orthogonal zur ersten Richtung X. Die zweite Richtung Y ist auch eine Richtung entlang der Seitenflächen 405A und 405C der SiC-Halbleiterschicht 402.
  • Die Vielzahl der Gate-Gräben 431 ist in der Draufsicht streifenförmig ausgebildet. Der Gate-Graben 431 erstreckt sich in dieser Ausführungsform als Bandform von einem Umfangskantenabschnitt auf einer Seite (der Seitenflächenseite 405B) zu einem Umfangskantenabschnitt auf einer anderen Seite (der Seitenflächenseite 405D) des aktiven Bereichs 406.
  • Jeder Gate-Graben 431 überquert einen Zwischenabschnitt zwischen dem Umfangskantenabschnitt auf einer Seite und dem Umfangskantenabschnitt auf der anderen Seite des aktiven Bereichs 406. Ein Endabschnitt jedes Gate-Grabens 431 ist am Umfangskantenabschnitt auf einer Seite des aktiven Bereichs 406 positioniert. Ein weiterer Endabschnitt jedes Gate-Grabens 431 ist am Umfangskantenabschnitt auf der anderen Seite des aktiven Bereichs 406 positioniert.
  • Die erste Richtung X kann auf die [11-20] Richtung ([-1-120] Richtung) gesetzt sein. In diesem Fall kann sich jeder Gate-Graben 431 entlang der [11-20] Richtung erstrecken. Die erste Richtung X kann auf eine [-1100] Richtung ([1-100] Richtung) orthogonal zur [11-20] Richtung gesetzt sein. In diesem Fall kann sich jeder Gate-Graben 431 entlang der [-1100] Richtung ([1-100] Richtung) erstrecken.
  • Jeder Gate-Graben 431 hat eine Länge im Millimeterbereich. Das heißt, die Länge des Gate-Grabens 431 ist die Länge von einem Endabschnitt an einer Seite eines Anschlussbereichs des Gate-Grabens 431 und des Gate-Fingers 411 im Abschnitt gemäß 53 bis zu einem Endabschnitt an der gegenüberliegenden Seite.
  • Die Länge jedes Gate-Grabens 431 kann nicht kleiner als 0,5 mm sein. Die Länge jedes Gate-Grabens 431 beträgt in dieser Ausführungsform nicht weniger als 1 mm und nicht mehr als 10 mm (z.B. nicht weniger als 2 mm und nicht mehr als 5 mm). Eine Gesamtausdehnung von einem oder mehreren der Gate-Gräben 431 pro Flächeneinheit sollte nicht weniger als 0,5 µm/µm2 und nicht mehr als 0,75 µm/µm2 betragen.
  • Jeder Gate-Graben 431 beinhaltet integral einen aktiven Grabenabschnitt 431a und einen Kontaktgrabenabschnitt 431b. Der aktive Grabenabschnitt 431a ist ein Abschnitt im aktiven Bereich 406 entlang eines Kanalbereichs des MISFET.
  • Der Kontaktgrabenabschnitt 431b ist ein Abschnitt des Gate-Grabens 431, der hauptsächlich als Kontakt mit dem Gate-Finger 411 dient. Der Kontaktgrabenabschnitt 431b wird vom aktiven Grabenabschnitt 431a zu einem Umfangskantenabschnitt des aktiven Bereichs 406 herausgeführt. Der Kontaktgrabenabschnitt 431b ist in einem Bereich direkt unter dem Gate-Finger 411 ausgebildet. Ein Betrag der Herausführung des Kontaktgrabenabschnitts 431b ist beliebig.
  • Jeder Gate-Graben 431 durchdringt den Körperbereich 426 und erreicht die SiC-Epitaxialschicht 422. Eine Bodenwand jedes Gate-Grabens 431 ist innerhalb der SiC-Epitaxialschicht 422 positioniert.
  • Genauer gesagt, ist die Bodenwand jedes Gate-Grabens 431 im hochkonzentrierten Bereich 422a der SiC-Epitaxialschicht 422 positioniert. Die Bodenwand des Gate-Grabens 431 kann parallel zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • Die Seitenwand des Gate-Grabens 431 kann sich entlang der Normalenrichtung zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 erstrecken. Das heißt, die Seitenwand des Gate-Grabens 431 kann im Wesentlichen senkrecht zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • Eine Tiefe des Gate-Grabens 431 in Bezug auf die Normalenrichtung zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 sollte nicht weniger als 0,5 µm und nicht mehr als 3 µm betragen (z.B. etwa 1 µm). Die Tiefe des Gate-Grabens 431 beträgt vorzugsweise nicht weniger als 0,5 µm und nicht mehr als 1,0 µm.
  • Eine erste Richtungsbreite des Gate-Grabens 431 sollte nicht weniger als 0,1 µm und nicht mehr als 2 µm betragen (z.B. etwa 0,5 µm). Die erste Richtungsbreite des Gate-Grabens 431 ist vorzugsweise nicht kleiner als 0,1 µm und nicht größer als 0,5 µm.
  • Auf 54 bezugnehmend, beinhaltet ein Öffnungskantenabschnitt 432 jedes Gate-Grabens 431 einen Neigungsabschnitt 433, der sich von der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 nach unten zu einer Innenseite des Gate-Grabens 431 neigt. Der Öffnungskantenabschnitt 432 des Gate-Grabens 431 ist ein Eckabschnitt, der die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 und eine Seitenwand des Gate-Grabens 431 verbindet.
  • Der Neigungsabschnitt 433 ist in einer Form ausgebildet, die in dieser Ausführungsform konkav zu einer Innenseite der SiC-Halbleiterschicht 402 gebogen ist. Der geneigte Abschnitt 433 kann in einer Form ausgebildet sein, die zur Innenseite des Gate-Grabens 431 hin konvex gebogen ist.
  • Ein elektrisches Feld am Öffnungskantenabschnitt 432 des Gate-Grabens 431 ist entlang des gekrümmten Abschnitts 433 verteilt. Eine Konzentration des elektrischen Feldes in Bezug auf den Öffnungskantenabschnitt 432 des Gate-Grabens 121 kann dadurch entspannt werden.
  • In jedem Gate-Graben 434 sind eine Gate-Isolierschicht 435 und eine Gate-Elektrodenschicht 431 ausgebildet. In 51 sind die Gate-Isolierschicht 434 und die Gate-Elektrodenschicht 435 mit einer Schraffur zur besseren Übersichtlichkeit dargestellt.
  • Die Gate-Isolierschicht 434 enthält Siliziumoxid. Die Gate-Isolierschicht 434 kann einen weiteren Isolierfilm wie Siliziumnitrid usw. beinhalten. Die Gate-Isolierschicht 434 ist in Filmform entlang der Innenwandfläche des Gate-Grabens 431 ausgebildet, so dass ein ausgesparter Raum innerhalb des Gate-Grabens 431 definiert ist.
  • Die Gate-Isolierschicht 434 beinhaltet einen ersten Bereich 434a, einen zweiten Bereich 434b und einen dritten Bereich 434c. Der erste Bereich 434a ist entlang der Seitenwand des Gate-Grabens 121 ausgebildet. Der zweite Bereich 434b ist entlang der Bodenwand des Gate-Grabens 431 ausgebildet. Der dritte Bereich 434c ist entlang der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet.
  • Eine Dicke T1 des ersten Bereichs 434a ist kleiner als eine Dicke T2 des zweiten Bereichs 434b und eine Dicke T3 des dritten Bereichs 434c. Ein Verhältnis T2/T1 der Dicke T2 des zweiten Bereichs 434b in Bezug auf die Dicke T1 des ersten Bereichs 434a sollte nicht weniger als 2 und nicht mehr als 5 betragen. Ein Verhältnis T3/T1 der Dicke T3 des dritten Bereichs 434c in Bezug auf die Dicke T1 des ersten Bereichs 434a sollte nicht weniger als 2 und nicht mehr als 5 betragen.
  • Die Dicke T1 des ersten Bereichs 434a kann nicht weniger als 0,01 µm und nicht mehr als 0,2 µm betragen. Die Dicke T2 des zweiten Bereichs 434b kann nicht weniger als 0,05 µm und nicht mehr als 0,5 µm betragen. Die Dicke T3 des dritten Bereichs 434c kann nicht weniger als 0,05 µm und nicht mehr als 0,5 µm betragen.
  • Eine Erhöhung der in Bereichen des Körperbereichs 426 induzierten Träger in Umgebungen der Seitenwand des Gate-Grabens 431 kann durch dünnes Bilden des ersten Bereichs 434a der Gate-Isolierschicht 434 unterdrückt werden. Eine Erhöhung des Kanalwiderstands kann dadurch unterdrückt werden. Die Konzentration des elektrischen Feldes in Bezug auf die Bodenwand des Gate-Grabens 431 kann durch dickes Bilden des zweiten Bereichs 434b der Gate-Isolierschicht 434 entspannt werden.
  • Eine Stehspannung der Gate-Isolierschicht 434 in der Nähe des Öffnungskantenabschnitts 432 des Gate-Grabens 431 kann verbessert werden, indem der dritte Bereich 434c der Gate-Isolierschicht 131 dick ausgebildet wird. Ein Verlust des dritten Bereichs 434c durch ein Ätzverfahren kann unterdrückt werden, indem der dritte Bereich 434c dick geformt wird.
  • Die Entfernung des ersten Bereichs 434a durch das Ätzverfahren aufgrund des Verlusts des dritten Bereichs 434c kann dadurch unterdrückt werden. Folglich kann die Gate-Elektrodenschicht 435 so gestaltet sein, dass sie der SiC-Halbleiterschicht 402 passend über die Gate-Isolierschicht 434zugewandt ist.
  • Die Gate-Isolierschicht 434 beinhaltet einen Wölbungsabschnitt 434d, der sich in Richtung des Inneren des Gate-Grabens 431 an dem Öffnungskantenabschnitt 432 des Gate-Grabens 431wölbt. Der Wölbungsabschnitt 434d ist an dem Eckabschnitt ausgebildet, der den ersten Bereich 434a und den dritten Bereich 434c der Gate-Isolierschicht 434 verbindet.
  • Der Wölbungsabschnitt 434d wölbt sich geschwungen zur Innenseite des Gate-Grabens 431 hin. Der Wölbungsabschnitt 434d verengt die Öffnung des Gate-Grabens 431 am Öffnungskantenabschnitt 432 des Gate-Grabens 431.
  • Eine Verbesserung der Stehspannung der Gate-Isolierschicht 434 am Öffnungskantenabschnitt 432 wird durch den Wölbungsabschnitt 434d erreicht. Offensichtlich kann eine Gate-Isolierschicht 434 gebildet werden, die nicht den Wölbungsabschnitt 434d aufweist. Es kann eine Gate-Isolierschicht 434 mit einer gleichmäßigen Dicke gebildet werden.
  • Die Gate-Elektrodenschicht 435 ist in den Gate-Graben 431 über die Gate-Isolierschicht 13 eingebettet. Genauer gesagt, ist die Gate-Elektrodenschicht 435 in den Gate-Graben 431 eingebettet, um den durch die Gate-Isolierschicht 434 definierten ausgesparten Raum zu füllen. Die Gate-Elektrodenschicht 435 wird durch die Gatespannung gesteuert.
  • Die Gate-Elektrodenschicht 435 ist als Wandform ausgebildet, die sich entlang der Normalenrichtung zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 in einer Schnittansicht orthogonal zur Richtung, in der sich der Gate-Graben 431 erstreckt. Die Gate-Elektrodenschicht 435 weist einen oberen Endabschnitt auf, der an einer Öffnungsseite des Gate-Grabens 431 angeordnet ist.
  • Der obere Endabschnitt der Gate-Elektrodenschicht 435 ist in einer gekrümmten Form ausgebildet, die zur Bodenwand des Gate-Grabens 431 zurückgesetzt ist. Der obere Endabschnitt der Gate-Elektrodenschicht 435 weist einen verengten Abschnitt auf, der entlang des Wölbungsabschnitts 434d der Gate-Isolierschicht 434 verengt ist.
  • Eine Querschnittsfläche der Gate-Elektrodenschicht 435 (Querschnittsfläche orthogonal zur Richtung der Ausdehnung des Gate-Grabens 431) sollte nicht weniger als 0,05 µm2 und nicht mehr als 0,5 µm2 betragen. Die Querschnittsfläche der Gate-Elektrodenschicht 435 ist definiert als ein Produkt aus einer Tiefe der Gate-Elektrodenschicht 435 und einer Breite der Gate-Elektrodenschicht 435.
  • Die Tiefe der Gate-Elektrodenschicht 435 ist ein Abstand vom oberen Endabschnitt zu einem unteren Endabschnitt der Gate-Elektrodenschicht 435. Die Breite der Gate-Elektrodenschicht 435 ist eine Breite des Grabens an einer Zwischenposition zwischen dem oberen Endabschnitt und dem unteren Endabschnitt der Gate-Elektrodenschicht 435. Wenn der obere Endabschnitt eine gekrümmte Oberfläche ist (eine gekrümmte Form, die in dieser Ausführungsform zur Unterseite hin zurückgesetzt ist), gilt eine Position des oberen Endabschnitts der Gate-Elektrodenschicht 435 als Zwischenposition in Tiefenrichtung der Oberseite der Gate-Elektrodenschicht 435.
  • Die Gate-Elektrodenschicht 435 kann ein leitfähiges Polysilizium beinhalten. Die Gate-Elektrodenschicht 435 kann ein n-artiges Polysilizium oder ein p-artiges Polysilizium als Beispiel für ein leitfähiges Polysilizium beinhalten. Anstelle eines leitfähigen Polysiliziums kann die Gate-Elektrodenschicht 435 mindestens eines der Materialien Wolfram, Aluminium, Kupfer, Aluminiumlegierung oder Kupferlegierung beinhalten.
  • Auf 51 und 53 bezugnehmend, wird die Gate-Verdrahtungsschicht 436 im aktiven Bereich 406 gebildet. Die Gate-Verdrahtungsschicht 436 ist elektrisch mit dem Gate-Pad 410 und dem Gate-Finger 411 verbunden. In 53 ist die Gate-Verdrahtungsschicht 436 dargestellt, wobei aus Gründen der Übersichtlichkeit eine Schraffur angebracht ist.
  • Die Gate-Verdrahtungsschicht 436 ist auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet. Genauer gesagt, ist die Gate-Verdrahtungsschicht 436 auf dem dritten Bereich 434c der Gate-Isolierschicht 434 ausgebildet.
  • Die Gate-Verdrahtungsschicht 436 ist in dieser Ausführungsform entlang des Gate-Fingers 411 ausgebildet. Genauer gesagt, ist die Gate-Verdrahtungsschicht 436 entlang der drei Seitenflächen 405A, 405B und 405D der SiC-Halbleiterschicht 402 so ausgebildet, dass der innere Bereich des aktiven Bereichs 406 aus drei Richtungen definiert ist.
  • Die Gate-Verdrahtungsschicht 436 ist mit der Gate-Elektrodenschicht 435 verbunden, die vom Kontaktgrabenabschnitt 431b jedes Gate-Grabens 431 exponiert ist. Die Gate-Verdrahtungsschicht 436 wird durch einen von der Gate-Elektrode 435 nach oben über die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 führenden Herausführungsabschnitt gebildet. Ein oberer Endabschnitt der Gate-Verkabelungsschicht 436 ist mit den oberen Endabschnitten der Gate-Elektrodenschicht 435 verbunden.
  • Auf 51, 52 und 54 bezugnehmend, wird eine Vielzahl der Source-Gräben 441 in der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 im aktiven Bereich 406 gebildet. Jeder Source-Graben 441 ist in einem Bereich zwischen zwei aneinandergrenzenden Gate-Gräben 431 ausgebildet.
  • Die Source-Gräben 441 sind jeweils in einer Bandform ausgebildet, die sich entlang der zweiten Richtung Y erstreckt. Die Source-Gräben 441 sind in der Draufsicht streifenförmig ausgebildet. In Bezug auf die erste Richtung X sollte eine Steigung zwischen den zentralen Abschnitten der aneinandergrenzenden Source-Gräben 441 nicht weniger als 1,5 µm und nicht mehr als 3 µm betragen.
  • Jeder Source-Graben 441 durchdringt den Körperbereich 426 und erreicht die SiC-Epitaxialschicht 422. Eine Bodenwand jedes Source-Grabens 441 ist innerhalb der SiC-Epitaxialschicht 422 positioniert. Genauer gesagt, ist die Bodenwand jedes Source-Grabens 441 im hochkonzentrierten Bereich 422a positioniert.
  • Eine Tiefe des Source-Grabens 441 ist in dieser Ausführungsform nicht kleiner als die Tiefe des Gate-Grabens 431. Genauer gesagt, ist die Tiefe des Source-Grabens 441 größer als die Tiefe des Gate-Grabens 431. Die Bodenwand des Source-Grabens 441 ist auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert.
  • Die Bodenwand des Source-Grabens 441 ist in einem Bereich zwischen der Bodenwand des Gate-Grabens 431 und dem niedrigkonzentrierten Bereich 422b positioniert. Die Bodenwand des Gate-Grabens 441 kann parallel zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • Die Seitenwand des Gate-Grabens 441 kann sich entlang der Normalenrichtung zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 erstrecken. Das heißt, die Seitenwand des Gate-Grabens 441 kann im Wesentlichen senkrecht zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • In Bezug auf die Normalenrichtung zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 sollte die Tiefe des Source-Grabens 441 nicht weniger als 0,5 µm und nicht mehr als 10 µm betragen (z.B. etwa 1 µm). Ein Verhältnis der Tiefe des Source-Grabens 441 zur Tiefe des Gate-Grabens 431 sollte nicht kleiner als 1,5 sein. Das Verhältnis der Tiefe des Source-Grabens 441 zur Tiefe des Gate-Grabens 431 ist vorzugsweise nicht kleiner als 2.
  • Eine erste Richtungsbreite des Source-Grabens 441 kann im Wesentlichen gleich der ersten Richtungsbreite des Gate-Grabens 431 sein. Die erste Richtungsbreite des Source-Grabens 441 sollte nicht kleiner sein als die erste Richtungsbreite des Gate-Grabens 431. Die erste Richtungsbreite des Source-Grabens 441 sollte nicht weniger als 0,1 µm und nicht mehr als 2 µm betragen (z.B. etwa 0,5 µm).
  • In jedem Source-Graben 441 sind eine Source-Isolierschicht 441 und eine Source-Elektrodenschicht 443 ausgebildet. In 51 sind die Source-Isolierschicht 442 und die Source-Elektrodenschicht 443 mit einer Schraffur zur besseren Übersichtlichkeit dargestellt.
  • Die Source-Isolierschicht 442 kann Siliziumoxid beinhalten. Die Source-Isolierschicht 442 ist in Filmform entlang der Innenwandoberfläche des Source-Grabens 441 ausgebildet, so dass ein ausgesparter Raum innerhalb des Source-Grabens 441 definiert ist.
  • Die Source-Isolierschicht 442 beinhaltet einen ersten Bereich 442a und einen zweiten Bereich 442b. Der erste Bereich 442a ist entlang der Seitenwand des Source-Grabens 441 ausgebildet. Der zweite Bereich 442b ist entlang der Bodenwand des Source-Grabens 441 ausgebildet. Eine Dicke T11 des ersten Bereichs 442a ist kleiner als eine Dicke T12 des zweiten Bereichs 442b.
  • Ein Verhältnis T12/T11 der Dicke T12 des zweiten Bereichs 442b in Bezug auf die Dicke T11 des ersten Bereichs 442a sollte nicht weniger als 2 und nicht mehr als 5 betragen. Die Dicke T11 des ersten Bereichs 442a kann nicht weniger als 0,01 µm und nicht mehr als 0,2 µm betragen. Die Dicke T12 des zweiten Bereichs 442b kann nicht weniger als 0,05 µm und nicht mehr als 0,5 µm betragen.
  • Die Dicke T11 des ersten Bereichs 442a kann im Wesentlichen gleich der Dicke T1 des ersten Bereichs 434a der Gate-Isolierschicht 434 sein. Die Dicke T12 des zweiten Bereichs 442b kann im Wesentlichen gleich der Dicke T2 des zweiten Bereichs 434b der Gate-Isolierschicht 434 sein. Es ist offensichtlich, dass eine Source-Isolierschicht 442 mit einer gleichmäßigen Dicke gebildet werden kann.
  • Die Source-Elektrodenschicht 443 ist in den Source-Graben 441 über die Source-Isolierschicht 442 eingebettet. Genauer gesagt, ist die Source-Elektrodenschicht 443 in den Source-Graben 441 eingebettet, um den durch die Source-Isolierschicht 442 definierten ausgesparter Raum zu füllen. Die Source-Elektrodenschicht 443 wird durch die Sourcespannung gesteuert.
  • Die Source-Elektrodenschicht 443 weist einen oberen Endabschnitt auf, der auf der Öffnungsseite des Source-Grabens 441 positioniert ist. Der obere Endabschnitt der Source-Elektrodenschicht 443 ist niedriger ausgebildet als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402. Der obere Endabschnitt der Source-Elektrodenschicht 443 kann höher ausgebildet sein als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402.
  • Der obere Endabschnitt der Source-Elektrodenschicht 443 ist in einer gekrümmten Form ausgebildet, die in Richtung der Bodenwand des Source-Grabens 441 zurückgesetzt ist. Der obere Endabschnitt der Source-Elektrodenschicht 443 kann parallel zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • Der obere Endabschnitt der Source-Elektrodenschicht 443 kann höher herausragen als der obere Endabschnitt der Source-Isolierschicht 442. Der obere Endabschnitt der Source-Elektrodenschicht 443 kann niedriger positioniert sein als der obere Endabschnitt der Source-Isolierschicht 442. Eine Dicke der Source-Elektrodenschicht 443 sollte nicht weniger als 0,5 µm und nicht mehr als 10 µm betragen (z.B. etwa 1 µm).
  • Die Source-Elektrodenschicht 443 enthält vorzugsweise ein Polysilizium mit Eigenschaften nahe SiC in Hinsicht auf die Materialeigenschaften. Dadurch kann eine im Inneren der SiC-Halbleiterschicht 402 auftretende Belastung reduziert werden. Die Source-Elektrodenschicht 443 enthält vorzugsweise den gleichen leitfähigen Materialtyp wie die Gate-Elektrodenschicht 435.
  • Die Source-Elektrodenschicht 443 kann ein leitfähiges Polysilizium beinhalten. Die Gate-Elektrodenschicht 443 kann ein n-artiges Polysilizium oder ein p-artiges Polysilizium als Beispiel für ein leitfähiges Polysilizium beinhalten. Anstelle eines leitfähigen Polysiliziums kann die Gate-Elektrodenschicht 443 mindestens eines der Materialien Wolfram, Aluminium, Kupfer, Aluminiumlegierung oder Kupferlegierung beinhalten.
  • Die Halbleitervorrichtung 401 weist somit Gate-Graben-Strukturen 451 und Source-Graben-Strukturen 452 auf. Jede Gate-Graben-Struktur 451 beinhaltet einen Gate-Graben 431, eine Gate-Isolierschicht 434 und eine Gate-Elektrodenschicht 435. Die Source-Graben-Struktur 452 beinhaltet den Source-Graben 441, die Source-Isolierschicht 442 und die Source-Elektrodenschicht 443.
  • Eine Vielzahl n+-artiger Source-Bereiche 453 sind in Bereichen eines Oberflächenschichtabschnitts des Körperbereichs 426 entlang der Seitenwände der Gate-Gräben 431 gebildet. Eine n-artige Verunreinigungskonzentration der Source-Bereiche 453 sollte nicht weniger als 1,0×1018 cm-3 und nicht mehr als 1,0×1021 cm-3 betragen. Die Source-Bereiche 453 sind entlang der Seitenwand auf der einen Seite und entlang der Seitenwand auf der anderen Seite der Gate-Gräben 431 in Bezug auf die erste Richtung X gebildet.
  • Die Source-Bereiche 453 sind jeweils in Bandformen ausgebildet, die sich entlang der zweiten Richtung Y erstrecken. Die Source-Bereiche 453 sind in der Draufsicht streifenförmig ausgebildet. Die Source-Bereiche 453 sind von der Seitenwand jedes Gate-Grabens 431 und der Seitenwand des Source-Grabens 441 exponiert.
  • Eine Vielzahl von p+-artigen Kontaktbereichen 454 ist im Oberflächenschichtabschnitt der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet. Die Vielzahl der p+-artigen Kontaktbereiche 454 ist entlang der Seitenwand jedes Source-Grabens 441 ausgebildet.
  • Eine p-artige Verunreinigungskonzentration der Kontaktbereiche 454 ist größer als die p-artige Verunreinigungskonzentration des Kontaktbereichs 426. Eine p-artige Verunreinigungskonzentration der Kontaktbereiche 454 sollte nicht weniger als 1,0×1018 cm-3 und nicht mehr als 1, 0×1021 cm-3 betragen.
  • Die Kontaktbereiche 454 werden in Abständen entlang der zweiten Richtung Y gebildet. Die Kontaktbereiche 454 werden in Abständen entlang der ersten Richtung X von den Gate-Gräben 431 gebildet.
  • Der Kontaktbereich 454 umfasst die Seitenwand und die Bodenwand jedes Source-Grabens 441. Ein unterer Abschnitt des Kontaktbereichs 454 kann parallel zur Bodenwand jedes Source-Grabens 441 gebildet sein. Insbesondere beinhaltet jeder Kontaktbereich 454 integral einen ersten Oberflächenschichtbereich 454a, einen zweiten Oberflächenschichtbereich 454b und einen Innenwandbereich 454c.
  • Der erste Oberflächenschichtbereich 454a ist entlang der Seitenwand auf einer Seite des Source-Grabens 441 im Oberflächenschichtabschnitt der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet. Der erste Oberflächenschichtbereich 454a erstreckt sich von der Seitenwand auf einer Seite des Source-Grabens 441 in Richtung des angrenzenden Gate-Grabens 431. Der erste Oberflächenschichtbereich 454a kann sich bis zu einem Zwischenbereich zwischen dem Source-Graben 441 und dem Gate-Graben 431 erstrecken.
  • Der zweite Oberflächenschichtbereich 454b ist entlang der Seitenwand auf der anderen Seite des Source-Grabens 441 im Oberflächenschichtabschnitt der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet. Der zweite Oberflächenschichtbereich 454b erstreckt sich von der Seitenfläche auf der anderen Seite des Source-Grabens 441 in Richtung des benachbarten Gate-Grabens 431. Der zweite Oberflächenschichtbereich 454b kann sich bis zu einem Zwischenbereich zwischen dem Source-Graben 441 und dem Gate-Graben 431 erstrecken.
  • Der Innenwandbereich 454c ist in einem Bereich der SiC-Halbleiterschicht 402 entlang der Innenwand des Source-Grabens 441 ausgebildet. Der Innenwandbereich 454c ist entlang der Seitenwand des Source-Grabens 441 ausgebildet.
  • Der Innenwandbereich 454c deckt den Eckbereich ab, der die Seitenwand mit der Bodenwand des Source-Grabens 441 verbindet. Der Innenwandbereich 454c deckt die Bodenwand des Source-Grabens 441 von der Seitenwand des Source-Grabens 441 über den Eckabschnitt ab. Der untere Abschnitt jedes Kontaktbereichs 454 wird durch den Innenwandbereich 454c gebildet.
  • Im Oberflächenschichtabschnitt der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ist eine Vielzahl von p-artigen Tiefbettungsbereichen 455 ausgebildet. Die Tiefbettungsbereiche 455 werden auch als Stehspannungseinstellbereiche (Stehspannungshaltebereiche) bezeichnet, die die Stehspannung der SiC-Halbleiterschicht 402 im aktiven Bereich 406 einstellen.
  • Die jeweiligen Tiefbettungsbereiche 455 sind entlang der Innenwand der jeweiligen Source-Gräben 441 so ausgebildet, dass sie die Kontaktbereiche 454 abdecken. Der Tiefbettungsbereich 455 ist in Bandform ausgebildet, die sich entlang des Source-Grabens 441 erstreckt. Der Tiefbettungsbereich 455 erstreckt sich entlang der Seitenwand des Source-Grabens 441.
  • Der Tiefbettungsbereich 455 deckt den Eckabschnitt ab, der die Seitenwand mit der Bodenwand des Source-Grabens 441 verbindet. Der Tiefbettungsbereich 455 deckt die Bodenwand des Source-Grabens 441 von der Seitenwand des Source-Grabens 441 über den Eckabschnitt ab. Der Tiefbettungsbereich 455 ist kontinuierlich zum Körperbereich 426 an der Seitenwand des Source-Grabens 441.
  • Der Tiefbettungsbereich 455 weist einen unteren Abschnitt auf, der auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert ist. Der Tiefbettungsbereich 455 ist im hochkonzentrierten Bereich 422a der SiC-Epitaxialschicht 422 gebildet. Der untere Abschnitt des Tiefbettungsbereichs 455 kann parallel zur Bodenwand des Source-Grabens 441 gebildet werden.
  • Eine p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 455 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Körperbereichs 426 sein. Die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 455 kann die p-artige Verunreinigungskonzentration des Körperbereichs 426 überschreiten. Die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 455 kann kleiner sein als die p-artige Verunreinigungskonzentration des Körperbereichs 426.
  • Die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 455 sollte nicht größer sein als die p-artige Verunreinigungskonzentration des Kontaktbereichs 454. Die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 455 kann kleiner sein als die p-artige Verunreinigungskonzentration des Kontaktbereichs 454. Die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 455 sollte nicht weniger als 1,0×1017 cm-3 und nicht mehr als 1,0×1019 cm-3 betragen.
  • Die Tiefbettungsbereiche 455 bilden mit der SiC-Halbleiterschicht 402 pn-Übergangsabschnitte (hochkonzentrierter Bereich 422a der SiC-Epitaxialschicht 422). Verarmungsschichten breiten sich von den pn-Übergangsabschnitten in Richtung der Bereiche zwischen den aneinandergrenzenden Gate-Gräben 431 aus. Die Verarmungsschichten breiten sich in Richtung der Bereiche an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwände der Gate-Gräben 431 aus.
  • Die von den Tiefbettungsbereichen 455 ausgehenden Verarmungsschichten können sich mit den Bodenwänden der Gate-Gräben 431 überlappen. Die Verarmungsschichten, die sich von den unteren Abschnitten der Tiefbettungsbereiche 455 ausbreiten, können sich mit den Bodenwänden der Gate-Graben 431 überlappen.
  • Bei einer Halbleitervorrichtung, die nur eine pn-Übergangsdiode beinhaltet, tritt das Problem einer Konzentration des elektrischen Feldes innerhalb der SiC-Halbleiterschicht 402 aufgrund einer grabenfreien Struktur nicht häufig auf. Die Tiefbettungsbereiche 455 nähern den Gate-Graben-Typ MISFET einer Struktur einer pn-Übergangsdiode.
  • Das elektrische Feld innerhalb der SiC-Halbleiterschicht 402 kann dadurch beim Trench-Gate Typ MISFET entspannt werden. Die Verengung einer Steigung zwischen den aneinandergrenzenden Tiefbettungsbereichen 455 ist daher effektiv, um die Konzentration des elektrischen Feldes zu lockern.
  • Da die Tiefbettungsbereiche 455 die unteren Abschnitte an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwände der Gate-Gräben 431 aufweisen, kann die Konzentration des elektrischen Feldes in Bezug auf die Gate-Gräben 431 durch die Verarmungsschichten angemessen gelöst werden.
  • Abstände zwischen den unteren Abschnitten der jeweiligen Tiefbettungsbereiche 455 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 werden vorzugsweise im Wesentlichen festgelegt. Das Auftreten von Schwankungen zwischen den Abständen zwischen den unteren Abschnitten der jeweiligen Tiefbettungsbereiche 455 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 kann dadurch unterdrückt werden.
  • Die Stehspannung (z.B. elektrostatische Durchschlagsfestigkeit) der SiC-Halbleiterschicht 402 kann somit durch die Konfiguration der Tiefbettungsbereiche 455 eingeschränkt werden und somit kann eine Verbesserung der Stehspannung angemessen erreicht werden.
  • Der hochkonzentrierte Bereich 422a der SiC-Epitaxialschicht 422 ist in dieser Ausführungsform in den Bereichen zwischen den aneinandergrenzenden Tiefbettungsbereichen 455 angeordnet. Ein JFET (junction field effect transistor) Widerstand kann somit in den Bereichen zwischen den aneinandergrenzenden Tiefbettungsbereichen 455 reduziert werden.
  • Weiterhin sind die unteren Abschnitte der Tiefbettungsbereiche 455 in dieser Ausführungsform innerhalb des hochkonzentrierten Bereichs 422a der SiC-Epitaxialschicht 422 positioniert. Dadurch können Strompfade in lateraler Richtung parallel zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 von den unteren Abschnitten der Tiefbettungsbereiche 455 expandieren. Ein Strom-Ausbreitungswiderstand kann dadurch reduziert werden. Der niedrigkonzentrierte Bereich 422b der SiC-Epitaxialschicht 422 in einer solchen Struktur erhöht die Stehspannung der SiC-Halbleiterschicht 402.
  • Die Tiefbettungsbereiche 455 können konform zur Innenwand der Source-Gräben 441 durch Formen der Source-Gräben 441 gebildet werden. Das Auftreten von Schwankungen zwischen den Tiefen der jeweiligen Tiefbettungsbereiche 455 kann dadurch entsprechend unterdrückt werden. Außerdem können die jeweiligen Tiefbettungsbereiche 455 in vergleichsweise tiefen Bereichen der SiC-Halbleiterschicht 402 unter Verwendung der Innenwand der Source-Gräben 441 angemessen ausgebildet werden.
  • Auf 51 und 53 bezugnehmend, wird im Umfangskantenabschnitt des aktiven Bereichs 406 der p-artige Umfangskanten-Tiefbettungsbereich 459 gebildet. Der Umfangskanten-Tiefbettungsbereich 459 ist elektrisch mit den Tiefbettungsbereich 455 verbunden.
  • Der Umfangskanten-Tiefbettungsbereich 459 bildet ein gleiches Potenzial wie die Tiefbettungsbereiche 455. Der Umfangskanten-Tiefbettungsbereich 459 ist in dieser Ausführungsform integral zum Tiefbettungsbereich 455 ausgebildet.
  • Genauer gesagt, ist der Umfangskanten-Tiefbettungsbereich 459 in einem Bereich des Umfangskantenabschnitts des aktiven Bereichs 406 entlang der Innenwand der Kontaktgrabenabschnitte 431b der Gate-Gräben 431 gebildet.
  • Der Umfangskanten-Tiefbettungsbereich 459 erstreckt sich entlang der Seitenwand des Kontaktgrabenabschnitts 431b und reicht weiter entlang des Kantenabschnitts, um die Bodenwand des Kontaktgrabenabschnitts 431b abzudecken. Der Umfangskanten-Tiefbettungsbereich 459 ist mit dem Körperbereich 426 in einem Bereich an einer Öffnungsseite des Kontaktgrabenabschnitts 431b verbunden.
  • Der Umfangskanten-Tiefbettungsbereich 459 weist einen unteren Abschnitt auf, der auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Kontaktgrabenabschnitts 121b des Gate-Grabens 431 positioniert ist. Der Umfangskanten-Tiefbettungsbereich 459 ist im hochkonzentrierten Bereich 422a der SiC-Epitaxialschicht 422 ausgebildet.
  • Der Umfangskanten-Tiefbettungsbereich 459 überlappt in der Draufsicht die Gate-Verdrahtungsschicht 436. Das heißt, der Umfangskanten-Tiefbettungsbereich 459 ist der Gate-Verdrahtungsschicht 436 über die Gate-Isolierschicht 434 (dritter Bereich 434c) zugewandt.
  • Der Umfangskanten-Tiefbettungsbereich 459 beinhaltet einen Herausführungsabschnitt 459a, der vom Kontaktgrabenabschnitt 431b des Gate-Grabens 431 zum aktiven Grabenabschnitt 431a des Gate-Grabens 431 führt.
  • Der Herausführungsabschnitt 459a des Umfangskanten-Tiefbettungsbereich 459 erstreckt sich entlang der Seitenwand des aktiven Grabenabschnitts 431a und reicht weiter entlang des Kantenabschnitts, um den die Bodenwand des aktiven Grabenabschnitts 431a abzudecken. Der Herausführungsabschnitt 459a des Umfangskanten-Tiefbettungsbereich 459 ist mit dem Körperbereich 426 in einem Bereich an einer Öffnungsseite des aktiven Grabenabschnitts 431a verbunden.
  • Der Herausführungsabschnitt 459a des Umfangskanten-Tiefbettungsbereichs 459 ist über den Körperbereich 426 mit dem Tiefbettungsbereich 455 verbunden. Das heißt, der Umfangskanten-Tiefbettungsbereich 459 ist über den Körperbereich 426 elektrisch mit dem Tiefbettungsbereich 455 verbunden.
  • Der Herausführungsabschnitt 459a des Umfangskanten-Tiefbettungsbereich 459 weist einen unteren Abschnitt auf, der auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des aktiven Grabenabschnitts 431a positioniert ist. Der Herausführungsabschnitt 459a des Umfangskanten-Tiefbettungsbereich 459 ist im hochkonzentrierten Bereich 422a der SiC-Epitaxialschicht 422 ausgebildet.
  • Eine p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 459 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Körperbereichs 426 sein. Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 459 kann die p-artig Verunreinigungskonzentration des Körperbereichs 426 überschreiten. Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 459 kann kleiner sein als die p-artige Verunreinigungskonzentration des Körperbereichs 426.
  • Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 459 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Tiefbettungsbereichs 455 sein. Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 459 kann die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 455 überschreiten. Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 148 kann kleiner sein als die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs145.
  • Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 459 sollte nicht größer sein als die p-artige Verunreinigungskonzentration des Kontaktbereichs 454. Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 459 kann kleiner sein als die p-artige Verunreinigungskonzentration des Kontaktbereichs 454. Die p-artige Verunreinigungskonzentration des Umfangskanten-Tiefbettungsbereichs 459 sollte nicht weniger als 1,0×1017 cm-3 und nicht mehr als 1,0×1019 cm-3 betragen.
  • Source-Untergräben 456, die jeweils in Verbindung mit dem Source-Graben 441 stehen, werden in Bereichen der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 entlang der oberen Endabschnitte der Source-Elektrodenschicht 443 gebildet. Der Source-Untergraben 456 bildet einen Abschnitt der Seitenwand des Source-Grabens 441.
  • Der Source-Untergraben 456 ist in dieser Ausführungsform in endloser Form (qudrilaterale Ringform) ausgebildet, die in der Draufsicht die oberen Endabschnitte der Source-Elektrodenschicht 443 umgibt. Das heißt, der Source-Untergraben 456 begrenzt den oberen Endabschnitt der Source-Elektrodenschicht 443.
  • Der Source-Untergraben 456 wird durch Graben in einen Abschnitt der Source-Isolierschicht 442 gebildet. Genauer gesagt, wird der Source-Untergraben 456 durch Graben in den oberen Endabschnitt der Source-Isolierschicht 442 und den oberen Endabschnitt der Source-Elektrodenschicht 443 von der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet.
  • Der obere Endabschnitt der Source-Elektrodenschicht 443 weist eine Form auf, die gegenüber einem unteren Endabschnitt der Source-Elektrodenschicht 443 verengt ist. Der untere Endabschnitt der Source-Elektrodenschicht 443 ist ein Abschnitt der Source-Elektrodenschicht 443, der an der Bodenwandseite des Source-Grabens 441 positioniert ist. Eine erste Richtungsbreite des oberen Endabschnitts der Source-Elektrodenschicht 443 kann kleiner sein als eine erste Richtungsbreite des unteren Endabschnitts der Source-Elektrodenschicht 443.
  • Der Source-Untergraben 456 ist in konischer Form mit einer Bodenfläche, die kleiner als ein Öffnungsbereich im Schnitt ist, ausgebildet. Eine Bodenwand des Source-Untergrabens 456 kann in einer Form gebildet werden, die konvex zur zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 gekrümmt ist.
  • Der Source-Bereich 453, der Kontaktbereich 454, die Source-Isolierschicht 442 und die Source-Elektrodenschicht 443 sind von einer Innenwand des Source-Untergrabens 456 exponiert. Mindestens der erste Bereich 442a der Source-Isolierschicht 442 wird von der Bodenwand der Source-Untergrabens 456 freigelegt. Ein oberer Endabschnitt des ersten Bereichs 442a der Source-Isolierschicht 442 ist niedriger positioniert als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402.
  • Ein Öffnungskantenabschnitt 457 jedes Source-Grabens 441 beinhaltet einen Neigungsabschnitt 458, der sich von der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 nach unten zu einer Innenseite des Source-Grabens 441 neigt. Der Öffnungskantenabschnitt 457 des Source-Grabens 441 ist ein Eckabschnitt, der die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 mit der Seitenwand des Source-Grabens 441 verbindet. Der Neigungsabschnitt 458 des Source-Grabens 441 wird durch den Source-Untergraben 456 gebildet.
  • Der Neigungsabschnitt 458 ist in einer Form ausgebildet, die in dieser Ausführungsform konkav zu einer Innenseite der SiC-Halbleiterschicht 402 gebogen ist. Der Neigungsabschnitt 458 kann in einer Form gebildet sein, die konvex zur Innenseite des Source-Untergrabens 456 hingebogen ist.
  • Ein elektrisches Feld am Öffnungskantenabschnitt 457 des Gate-Grabens 441 ist entlang des gekrümmten Abschnitts 458 verteilt. Die Konzentration des elektrischen Feldes in Bezug auf den Öffnungskantenabschnitt 457 des Source-Grabens 441 kann dadurch entspannt werden.
  • Auf 55 und 56 bezugnehmend, weist der aktive Bereich 406 eine aktive Hauptfläche 461 auf, die einen Abschnitt der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 bildet. Der äußerer Bereich 407 weist eine äußere Hauptfläche 462 auf, die einen Abschnitt der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 bildet. Die äußere Hauptfläche 462 ist in dieser Ausführungsform mit den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 verbunden.
  • Die äußere Hauptfläche 462 ist auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die aktive Hauptfläche 461 positioniert. Der äußere Bereich 407 wird in dieser Ausführungsform durch Graben in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 hin zur zweiten Hauptflächenseite 404 gebildet. Die äußere Hauptfläche 462 wird somit in einem Bereich gebildet, der in Richtung der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die aktive Hauptfläche 461 zurückgesetzt ist.
  • Die äußere Hauptfläche 462 kann auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert werden. Die äußere Hauptfläche 462 kann in einer Tiefenposition gebildet werden, die im Wesentlichen gleich der Bodenwand des Source-Grabens 441 ist. Das heißt, die äußere Hauptfläche 462 kann im Wesentlichen auf der gleichen Ebene wie die Bodenwand des Source-Grabens 441 positioniert sein.
  • Ein Abstand zwischen der äußeren Hauptfläche 462 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 kann im Wesentlichen gleich einem Abstand zwischen der Bodenwand des Source-Grabens 441 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 sein.
  • Die äußere Hauptfläche 462 kann auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 441 positioniert werden. Die äußere Hauptfläche 462 kann in einem Bereich von nicht weniger als 0 µm und nicht mehr als 1 µm zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Source-Grabens 441 positioniert werden.
  • Die SiC-Epitaxialschicht 422 wird von der äußeren Hauptfläche 462 exponiert. Insbesondere wird der hochkonzentrierte Bereich 422a der SiC-Epitaxialschicht 422 von der äußeren Hauptfläche 462 des äußeren Bereichs 407 exponiert. Die äußere Hauptfläche 462 ist dem niedrigkonzentrierten Bereich 422b der SiC-Epitaxialschicht 422 über den hochkonzentrierten Bereich 422a der SiC-Epitaxialschicht 422 zugewandt.
  • Der aktive Bereich 406 ist in dieser Ausführungsform durch den äußeren Bereich 407 als „Mesa“ (deutsch: Hochebene) definiert. Das heißt, der aktive Bereich 406 wird als aktiver Bereich 463 mit einer Mesa-Form gebildet, die weiter nach oben ragt als der äußere Bereich 407.
  • Die aktive Mesa 463 beinhaltet die aktive Seitenwand 464, die die aktive Hauptfläche 461 und die äußere Hauptfläche 462 verbindet. Die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 ist durch die aktive Hauptfläche 461, die äußere Hauptfläche 462 und die aktive Seitenwand 464 gebildet.
  • Die aktive Seitenwand 464 erstreckt sich in dieser Ausführungsform in einer Richtung, die im Wesentlichen senkrecht zur aktiven Hauptfläche 461 (äußere Hauptfläche 462) verläuft. Die aktive Seitenwand 464 definiert einen Grenzbereich zwischen dem aktiven Bereich 406 und dem äußeren Bereich 407.
  • Die SiC-Epitaxialschicht 422 wird von der aktiven Seitenwand 464 exponiert. Genauer gesagt, wird der hochkonzentrierte Bereich 422a der SiC-Epitaxialschicht 422 von der aktiven Seitenwand 464 exponiert.
  • Zumindest der Körperbereich 426 ist von einem Bereich der aktiven Seitenwand 464 an der aktiven Hauptflächenseite 461 exponiert. In 55 und 56 ist ein Konfigurationsbeispiel dargestellt, bei dem der Körperbereich 426 und der Source-Bereich 453 von der aktiven Seitenwand 464 aus exponiert sind,
  • Im äußeren Bereich 407 sind ein p+-artiger Diodenbereich 471, ein p-artiger äußere Tiefbettungsbereich 472 und eine p-artige Feldbegrenzungsstruktur 473 in einem Oberflächenschichtabschnitt an der ersten Hauptfläche 403 (äußere Hauptfläche 462) der SiC-Halbleiterschicht 402 ausgebildet.
  • Der Diodenbereich 471 ist in einem Bereich des äußeren Bereichs 407 zwischen der aktiven Seitenwand 464 und den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 ausgebildet. Der Diodenbereich 471 ist mit Abständen von der aktiven Seitenwand 464 und den Seitenflächen 405A bis 405D gebildet.
  • Der Diodenbereich 471 erstreckt sich in der Draufsicht entlang des aktiven Bereichs 406. Der Diodenbereich 471 ist in dieser Ausführungsform in endloser Form (qudrilaterale Ringform) gebildet, die den aktiven Bereich 406 in der Draufsicht umgibt.
  • Der Diodenbereich 471 überlappt in der Draufsicht mit der Source-Routing-Verdrahtung 414. Der Diodenbereich 471 ist elektrisch mit der Source-Routing-Verdrahtung 414 verbunden. Der Diodenbereich 471 bildet einen Teil der Lawinenstromabsorptionsstruktur.
  • Der Diodenbereich 471 bildet mit der SiC-Halbleiterschicht 402 einen pn-Übergangsabschnitt. Genauer gesagt, ist der Diodenbereich 471 innerhalb der SiC-Epitaxialschicht 422 positioniert. Der Diodenbereich 471 bildet somit den pn-Übergangsabschnitt mit der SiC-Epitaxialschicht 422.
  • Genauer gesagt, ist der Diodenbereich 471 innerhalb des hochkonzentrierten Bereichs 422a der SiC-Epitaxialschicht 422 positioniert. Der Diodenbereich 471 bildet somit den pn-Übergangsabschnitt mit dem hochkonzentrierten Bereich 422a der SiC-Epitaxialschicht 422. Dabei wird eine pn-Übergangsdiode 474 mit dem Diodenbereich 471 als Anode und der SiC-Halbleiterschicht 402 als Kathode gebildet.
  • Eine Gesamtheit des Diodenbereichs 471 ist auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert. Ein unterer Abschnitt des Diodenbereichs 471 ist auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Source-Grabens 441 positioniert.
  • Der untere Abschnitt des Diodenbereichs 471 kann in einer Tiefenposition gebildet werden, die im Wesentlichen gleich dem unteren Abschnitt des Kontaktbereichs 454 ist. Das heißt, der untere Abschnitt des Diodenbereichs 471 kann im Wesentlichen auf der gleichen Ebene positioniert sein wie der untere Abschnitt des Kontaktbereichs 454.
  • Ein Abstand zwischen dem unteren Abschnitt des Diodenbereichs 471 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 kann im Wesentlichen gleich einem Abstand zwischen dem unteren Abschnitt des Kontaktbereichs 454 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 sein.
  • Der untere Abschnitt des Diodenbereichs 471 kann auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf den unteren Abschnitt des Kontaktbereichs 454 positioniert werden. Der untere Abschnitt des Diodenbereichs 471 kann in einem Bereich von nicht weniger als 0 µm und nicht mehr als 1 µm zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf den unteren Abschnitt des Kontaktbereichs 454 positioniert werden.
  • Eine p-artige Verunreinigungskonzentration des Diodenbereichs 471 ist im Wesentlichen gleich der p-artigen Verunreinigungskonzentration der Kontaktbereiche 454. Eine p-artige Verunreinigungskonzentration der Kontaktbereiche 471 ist größer als die p-artige Verunreinigungskonzentration des Kontaktbereichs 426. Eine p-artige Verunreinigungskonzentration der Kontaktbereiche 471 sollte nicht weniger als 1,0×1018 cm-3 und nicht mehr als 1,0×1021 cm-3 betragen.
  • Der äußere Tiefbettungsbereich 472 ist in der Draufsicht in einem Bereich zwischen der aktiven Seitenwand 464 und dem Diodenbereich 471 ausgebildet. Der äußere Tiefbettungsbereich 472 ist in dieser Ausführungsform mit Abständen zum Diodenbereich 471 seitlich von der aktiven Seitenwand 464 ausgebildet. Der äußere Tiefbettungsbereich 472 ist auch als Stehspannungseinstellbereich (Stehspannungshaltebereich) bezeichnet, der die Stehspannung der SiC-Halbleiterschicht 402 im äußeren Bereich 407 einstellt.
  • Der äußere Tiefbettungsbereich 472 erstreckt sich in der Draufsicht entlang des aktiven Bereichs 406. Der äußere Tiefbettungsbereich 472 ist in dieser Ausführungsform in endloser Form ausgebildet (qudrilaterale Ringform), die den aktiven Bereich 406 in der Draufsicht umgibt.
  • Ein unterer Abschnitt des äußeren Tiefbettungsbereichs 472 ist auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf den unteren Abschnitt des Diodenbereichs 471 positioniert. Eine äußere Umfangskante des äußeren Tiefbettungsbereichs 472 bedeckt in dieser Ausführungsform den Diodenbereich 471 von der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402. Der äußere Tiefbettungsbereich 472 kann sich in der Draufsicht mit der Source-Routing-Verdrahtung 414 überschneiden.
  • Der äußere Tiefbettungsbereich 472 ist über den Diodenbereich 471 elektrisch mit der Source-Routing-Verdrahtung 414 verbunden. Der äußere Tiefbettungsbereich 472 kann einen Abschnitt der pn-Übergangsdiode 474 bilden. Der äußere Tiefbettungsbereich 472 kann einen Teil der Lawinenstromabsorptionsstruktur bilden.
  • Eine Gesamtheit des äußeren Tiefbettungsbereichs 472 ist auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert. Ein unterer Abschnitt des äußeren Tiefbettungsbereichs 472 ist auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Source-Grabens 441 positioniert.
  • Der untere Abschnitt des äußeren Tiefbettungsbereichs 472 kann in einer Tiefenposition gebildet werden, die im Wesentlichen gleich dem unteren Abschnitt des Tiefbettungsbereichs 455 ist. Das heißt, der untere Abschnitt des äußeren Tiefbettungsbereichs 472 kann im Wesentlichen auf der gleichen Ebene positioniert sein wie der untere Abschnitt des Tiefbettungsbereichs 455.
  • Ein Abstand zwischen dem unteren Abschnitt des äußeren Tiefbettungsbereichs 472 und der äußeren Hauptfläche 462 kann im Wesentlichen gleich einem Abstand zwischen dem unteren Abschnitt des Tiefbettungsbereichs 455 und der Bodenwand des Source-Grabens 441 sein. Ein Abstand zwischen dem unteren Abschnitt des äußeren Tiefbettungsbereichs 472 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 kann im Wesentlichen gleich einem Abstand zwischen dem unteren Abschnitt des Tiefbettungsbereichs 455 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 sein.
  • Dadurch kann verhindert werden, dass Schwankungen zwischen dem Abstand zwischen dem unteren Abschnitt des äußeren Tiefbettungsbereichs 472 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 und dem Abstand zwischen dem unteren Abschnitt des Tiefbettungsbereichs 455 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 auftreten.
  • Die Stehspannung (z.B. elektrostatische Durchschlagsfestigkeit) der SiC-Halbleiterschicht 402 kann somit durch die Konfiguration des äußeren Tiefbettungsbereichs 472 und die Konfiguration des Tiefbettungsbereichs 455 nicht eingeschränkt werden und somit kann eine Verbesserung der Stehspannung entsprechend erreicht werden.
  • Der untere Abschnitt des äußeren Des äußeren Bereichs 472 kann auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf den unteren Abschnitt des Tiefbettungsbereichs 455 positioniert werden. Der untere Abschnitt des äußeren Des äußeren Bereichs 472 kann in einem Bereich von nicht weniger als 0 µm und nicht mehr als 1 µm zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf den unteren Abschnitt des Tiefbettungsbereichs 455 positioniert sein.
  • Die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 472 sollte nicht größer sein als die p-artige Verunreinigungskonzentration des Diodenbereichs 471. Die p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 472 sollte nicht größer sein als die p-artige Verunreinigungskonzentration des Diodenbereichs 471.
  • Die p-artige Verunreinigungskonzentration des äußeren Tiefbettungsbereichs 472 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Tiefbettungsbereichs 455 sein. Eine p-artige Verunreinigungskonzentration des Tiefbettungsbereichs 472 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Körperbereichs 426 sein. Die p-artige Verunreinigungskonzentration des äußeren Tiefbettungsbereichs 472 sollte nicht weniger als 1,0×1017 cm 3 und nicht mehr als 1,0×1019 cm-3 betragen.
  • Die p-artige Verunreinigungskonzentration des äußeren Tiefbettungsbereichs 472 kann die p-artige Verunreinigungskonzentration des Körperbereichs 426 überschreiten. Die p-artige Verunreinigungskonzentration des äußeren Tiefbettungsbereichs 472 sollte kleiner sein als die p-artige Verunreinigungskonzentration des Körperbereichs 426.
  • Die p-artige Verunreinigungskonzentration des äußeren Tiefbettungsbereichs 472 sollte nicht größer sein als die p-artige Verunreinigungskonzentration des Kontaktbereichs 454. Die p-artige Verunreinigungskonzentration des äußeren Tiefbettungsbereichs 472 sollte kleiner sein als die p-artige Verunreinigungskonzentration des Kontaktbereichs 454.
  • Die Feldbegrenzungsstruktur 473 ist in der Draufsicht in einem Bereich zwischen dem Diodenbereich 471 und den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 ausgebildet. Die Feldbegrenzungsstruktur 473 ist in dieser Ausführungsform zur Diodenbereichsseite 471 in Abständen von den Seitenflächen 405A bis 405D ausgebildet.
  • Die Feldbegrenzungsstruktur 473 beinhaltet einen oder mehrere (z.B. nicht weniger als zwei und nicht mehr als zwanzig) Feldbegrenzungsbereiche. Die Feldbegrenzungsstruktur 473 beinhaltet in dieser Ausführungsform eine Feldbegrenzungsbereichsgruppe mit einer Vielzahl von (fünf) Feldbegrenzungsbereichen 475A, 475B, 475C, 475D und 475E.
  • Die Feldbegrenzungsbereiche 475A bis 475E sind in dieser Reihenfolge in Abständen entlang einer Richtung weg von dem Diodenbereich 471 ausgebildet. Die Feldbegrenzungsbereiche 475A bis 475E erstrecken sich in der Draufsicht jeweils als Bandform entlang der Umfangskante des aktiven Bereichs 406.
  • Genauer gesagt, sind die Feldbegrenzungsbereiche 475A bis 475E jeweils in einer endlosen Form (qudrilaterale Ringform) ausgebildet, die den aktiven Bereich 406 in der Draufsicht umgibt. Jeder der Feldbegrenzungsbereiche 475A bis 475E wird auch als FLR (Feldbegrenzungsring) bezeichnet.
  • Die unteren Abschnitte der Feldbegrenzungsbereiche 475A bis 475E sind in dieser Ausführungsform auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf den unteren Abschnitt des Diodenbereichs 471 angeordnet.
  • Der Feldbegrenzungsbereich 475A der Feldbegrenzungsbereiche 475A bis 475E auf einer innersten Seite bedeckt in dieser Ausführungsform den Diodenbereich 471 von der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402. Der Feldbegrenzungsbereich 475A kann in der Draufsicht mit der oben beschriebenen Source-Routing-Verdrahtung 414 überlappen.
  • Der Feldbegrenzungsbereich 475A ist über den Diodenbereich 471 elektrisch mit der Source-Routing-Verdrahtung 414 verbunden. Der Feldbegrenzungsbereich 475A kann einen Abschnitt der pn-Übergangsdiode 474 bilden. Der Feldbegrenzungsbereich 475A kann einen Teil der Lawinenstromabsorptionsstruktur bilden.
  • Die Gesamtheiten der Feldbegrenzungsbereiche 475A bis 475E sind auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert. Die unteren Abschnitte der Feldbegrenzungsbereiche 475A bis 475E befinden sich auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Source-Grabens 441.
  • Die Feldbegrenzungsbereiche 475A bis 475E können an einer Tiefenposition gebildet werden, die im Wesentlichen gleich dem Tiefbettungsbereich 455 (äußerer Tiefbettungsbereich 472) ist. Das heißt, die unteren Abschnitte der Feldbegrenzungsbereiche 475A bis 475E können im Wesentlichen auf der gleichen Ebene positioniert sein wie der untere Abschnitt des Tiefbettungsbereiche 455 (äußerer Tiefbettungsbereiche 472).
  • Die unteren Abschnitte der Feldbegrenzungsbereiche 475Abis 475E können auf der Seite der äußeren Hauptfläche 462 in Bezug auf den unteren Abschnitt des Tiefbettungsbereichs 455 (äußerer Tiefbettungsbereich 472) angeordnet sein. Die unteren Abschnitte der Feldbegrenzungsbereiche 475A bis 475E können auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf den unteren Abschnitt des Tiefbettungsbereichs 455 (äußerer Tiefbettungsbereich 472) positioniert sein.
  • Die Breiten zwischen den aneinandergrenzenden Feldbegrenzungsbereichen 475A bis 475E können sich voneinander unterscheiden. Die Breiten zwischen den aneinandergrenzenden Feldbegrenzungsbereichen 475A bis 475E können in einer Richtung weg vom aktiven Bereich 406 zunehmen. Die Breiten zwischen den aneinandergrenzenden Feldbegrenzungsbereichen 475A bis 475E können in Richtung weg vom aktiven Bereich 406 abnehmen.
  • Die Tiefen der Feldbegrenzungsbereiche 475A bis 475E können sich voneinander unterscheiden. Die Tiefen der Feldbegrenzungsbereiche 475A bis 475E können in Richtung weg vom aktiven Bereich 406 abnehmen. Die Tiefen der Feldbegrenzungsbereiche 475A bis 475E können in Richtung weg vom aktiven Bereich 406 zunehmen.
  • Eine p-artige Verunreinigungskonzentration der Feldbegrenzungsbereiche 475Abis 475E sollte nicht größer sein als die p-artige Verunreinigungskonzentration des Diodenbereichs 471. Eine p-artige Verunreinigungskonzentration der Feldbegrenzungsbereiche 475A bis 475E kann kleiner sein als die p-artige Verunreinigungskonzentration des Diodenbereichs 471.
  • Die p-artige Verunreinigungskonzentration der Feldbegrenzungsbereiche 475A bis 475E sollte nicht größer sein als die p-artige Verunreinigungskonzentration des äußeren Tiefbettungsbereichs 472. Die p-artige Verunreinigungskonzentration der Feldbegrenzungsbereiche 475A bis 475E kann kleiner sein als die p-artige Verunreinigungskonzentration des äußeren Tiefbettungsbereichs 472.
  • Die p-artige Verunreinigungskonzentration der Feldbegrenzungsbereiche 475A bis 475E sollte nicht kleiner sein als die p-artige Verunreinigungskonzentration des äußeren Tiefbettungsbereichs 472. Die p-artige Verunreinigungskonzentration der Feldbegrenzungsbereiche 475A bis 475E kann größer sein als die p-artige Verunreinigungskonzentration des äußeren Tiefbettungsbereichs 472.
  • Die p-artige Verunreinigungskonzentration der Feldbegrenzungsbereiche 475A bis 475E sollte nicht weniger als 1,0×1015 cm-3 und nicht mehr als 1,0×1018 cm-3 betragen. Vorzugsweise ist die p-artige Verunreinigungskonzentration des Diodenbereichs 471 größer (>) als die p-artige Verunreinigungskonzentration des äußeren Tiefbettungsbereichs 472 und diese größer (>) als die p-artige Verunreinigungskonzentration der Feldgrenzbereiche 475A bis 475E.
  • Die Feldbegrenzungsstruktur 473 entspannt die Konzentration des elektrischen Feldes im äußeren Bereich 407. Die Anzahl, Breite, Tiefe, p-artige Verunreinigungskonzentration usw. der Feldbegrenzungsbereiche kann entsprechend dem zu entspannenden elektrischen Feld verschiedene Werte annehmen.
  • Auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 im äußeren Bereich 407 ist eine äußere Isolierschicht 481 ausgebildet. Die äußere Isolierschicht 481 bedeckt selektiv den Diodenbereich 471, den äußeren Tiefbettungsbereich 472 und die Feldbegrenzungsstruktur 473 im äußeren Bereich 407.
  • Die äußere Isolierschicht 481 ist in Filmform entlang der aktiven äußeren Hauptfläche 462 und der Seitenwand 464 ausgebildet. Die äußere Isolierschicht 481 ist durchgehend zur Gate-Isolierschicht 434 auf der aktiven Hauptfläche 461. Genauer gesagt, ist die äußere Isolierschicht 481 durchgehend zum dritten Bereich 434c der Gate-Isolierschicht 434.
  • Die äußere Isolierschicht 481 kann Siliziumoxid beinhalten. Die äußere Isolierschicht 481 kann einen weiteren Isolierfilm wie Siliziumnitrid usw. beinhalten. Die äußere Isolierschicht 481 ist in dieser Ausführungsform aus dem gleichen Isoliermaterial wie die Gate-Isolierschicht 434 gefertigt.
  • Die äußere Isolierschicht 481 beinhaltet einen ersten Bereich 481a und einen zweiten Bereich 481b. Der erste Bereich 481a der äußeren Isolierschicht 481 bedeckt die aktive Seitenwand 464. Der zweite Bereich 481b der äußeren Isolierschicht 481 bedeckt die äußere Hauptfläche 462.
  • Eine Dicke des zweiten Bereichs 481b der äußeren Isolierschicht 481 sollte nicht mehr als eine Dicke des ersten Bereichs 481a der äußeren Isolierschicht 481 sein. Eine Dicke des zweiten Bereichs 481b der äußeren Isolierschicht 481 kann weniger als eine Dicke des ersten Bereichs 481a der äußeren Isolierschicht 481 sein.
  • Die Dicke des ersten Bereichs 481a der äußeren Isolierschicht 481 kann im Wesentlichen gleich der Dicke des ersten Bereichs 434a der Gate-Isolierschicht 434 sein. Die Dicke des zweiten Bereichs 481b der äußeren Isolierschicht 481 kann im Wesentlichen gleich der Dicke des dritten Bereichs 434c der Gate-Isolierschichten 434 sein. Es ist offensichtlich, dass eine äußere Isolierschicht 481 mit einer gleichmäßigen Dicke gebildet werden kann.
  • Auf 55 und 56 bezugnehmend, beinhaltet die Halbleitervorrichtung 401 weiterhin die Seitenwandstruktur 482, die die aktive Seitenwand 464 bedeckt. Die Seitenwandstruktur 482 schützt und verstärkt die aktive Mesa 463 von der äußeren Bereichsseite 407.
  • Die Seitenwandstruktur 482 bildet auch eine Niveaudifferenz-Moderierungsstruktur, die eine Niveaudifferenz 483 zwischen der aktiven Hauptfläche 461 und der äußeren Hauptfläche 462 moderiert. In einem Fall, in dem eine obere Schichtstruktur (Deckschicht) gebildet wird, die den Grenzbereich zwischen dem aktiven Bereich 406 und dem äußeren Bereich 407 abdeckt, deckt die obere Schichtstruktur die Seitenwandstruktur 482 ab. Die Seitenwandstruktur 482 verbessert die Planheit der oberen Schichtstruktur.
  • Die Seitenwandstruktur 482 kann einen Neigungsabschnitt 484 aufweisen, der sich von der aktiven Hauptfläche 461 nach unten zur äußeren Hauptfläche 462 neigt. Die Niveaudifferenz 483 kann durch den Neigungsabschnitt 484 entsprechend gemildert werden. Der Neigungsabschnitt 484 der Seitenwandstruktur 482 kann in einer Form ausgebildet sein, die konkav zur Seite der SiC-Halbleiterschicht 402 hingebogen ist.
  • Die Seitenwandstruktur 482 ist in Bezug auf die aktive Hauptfläche 461 selbstausrichtend ausgebildet. Genauer gesagt, ist die Seitenwandstruktur 482 entlang der aktiven Seitenwand 464 ausgebildet. Die Seitenwandstruktur 482 ist in dieser Ausführungsform in endloser Form (qudrilaterale Ringform) ausgebildet, die den aktiven Bereich 406 in der Draufsicht umgibt.
  • Die Seitenwandstruktur 482 kann ein leitfähiges Material beinhalten. Die Seitenwandstruktur 482 kann den gleichen leitfähigen Materialtyp beinhalten wie die Gate-Elektrodenschicht 435. Die Seitenwandstruktur 482 kann den gleichen leitfähigen Materialtyp beinhalten wie die Source-Elektrodenschicht 443.
  • Die Seitenwandstruktur 482 kann ein Isoliermaterial beinhalten. In diesem Fall kann eine Isolationseigenschaft des aktiven Bereichs 406 gegenüber dem äußeren Bereich 407 durch die Seitenwandstruktur 482 verbessert werden. Die Seitenwandstruktur 482 beinhaltet ein Polysilizium. Die Seitenwandstruktur 482 kann in dieser Ausführungsform ein n-artiges Polysilizium oder ein p-artiges Polysilizium beinhalten.
  • Auf 52 und 56 bezugnehmend, ist auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 eine Zwischenschichtisolierschicht 491 gebildet. Die Zwischenschichtisolierschicht 491 bedeckt selektiv den aktiven Bereich 406 und den äußeren Bereich 407. Die Zwischenschichtisolierschicht 491 ist entlang der aktiven Hauptfläche 461 und der äußeren Hauptfläche 462 in Filmform ausgebildet.
  • Die Zwischenschichtisolierschicht 491 bedeckt selektiv die Gate-Graben-Strukturen 451, die Gate-Verdrahtungsschicht 436 und die Source-Graben-Strukturen 452 im aktiven Bereich 406. Die äußere Isolierschicht 491 bedeckt selektiv den Diodenbereich 471, den äußeren Tiefbettungsbereich 472 und die Feldbegrenzungsstruktur 473 im äußeren Bereich 407.
  • Die Zwischenschichtisolierschicht 491 ist entlang einer Außenfläche (Neigungsabschnitt 484) der Seitenwandstruktur 482 im Grenzbereich zwischen dem aktiven Bereich 406 und dem äußeren Bereich 407 ausgebildet. Die Zwischenschichtisolierschicht 491 bildet einen Abschnitt der oberen Schichtstruktur, der die Seitenwandstruktur 482 bedeckt. Ein Umfangskantenabschnitt der Zwischenschichtisolierschicht 491 kann bündig mit den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 ausgebildet sein.
  • Die Zwischenschichtisolierschicht 491 kann Siliziumoxid oder Siliziumnitrid beinhalten. Die Zwischenschichtisolierschicht 491 kann PSG (Phosphorsilikatglas) und/oder BPSG (Borphosphorsilikatglas) als Beispiel für Siliziumoxid beinhalten.
  • In der Zwischenschichtisolierschicht 491 sind ein Gate-Kontaktloch 492, Source-Kontaktlöcher 493 und ein Diodenkontaktloch 494 ausgebildet. Das Ankerloch 495 ist ebenfalls in der Zwischenlagenisolierschicht 491 ausgebildet.
  • Das Gate-Kontaktloch 492 exponiert die Gate-Verdrahtungsschicht 436 im aktiven Bereich 406. Das Gate-Kontaktloch 492 kann in Bandform entlang der Gate-Verdrahtungsschicht 436 ausgebildet sein. Ein Öffnungskantenabschnitt des Gate-Kontaktloch 492 ist in einer Form ausgebildet, die konvex zu einem Inneren des Gate-Kontaktlochs 492 hingebogen ist.
  • Die Source-Kontaktlöcher 493 exponieren die Source-Bereiche 453, die Kontaktbereiche 454 und die Source-Graben-Strukturen 452 im aktiven Bereich 406. Die Source-Kontaktlöcher 493 können in Bandformen entlang der Source-Graben-Strukturen 452, etc. gebildet sein. Ein Öffnungskantenabschnitt des Source-Kontaktlochs 493 ist in einer Form ausgebildet, die konvex zu einem Inneren des Source-Kontaktlochs 493 hingebogen ist.
  • Das Diodenkontaktloch 494 exponiert den Diodenbereich 471 im äußeren Bereich 407. Das Diodenkontaktloch 494 kann in einer Bandform (genauer gesagt in einer endlosen Form) ausgebildet sein, die sich entlang des Diodenbereichs 471 erstreckt.
  • Das Diodenkontaktloch 494 kann den äußeren Tiefbettungsbereich 472 und/oder die Feldbegrenzungsstruktur 473 exponieren. Ein Öffnungskantenabschnitt des Diodenkontaktlochs 494 ist in einer Form ausgebildet, die konvex zu einem Inneren des Diodenkontaktlochs 494 hingebogen ist.
  • Das Ankerloch 495 wird durch Graben in die Zwischenlagenisolierschicht 491 im äußeren Bereich 407 gebildet. Das Ankerloch 495 ist in einem Bereich zwischen dem Diodenbereich 471 und den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 in Draufsicht ausgebildet. Genauer gesagt, wird das Ankerloch 495 in einem Bereich zwischen der Feldbegrenzungsstruktur 473 und den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 in der Draufsicht gebildet.
  • Das Ankerloch 495 exponiert die erste Hauptfläche 403 (äußere Hauptfläche 462) der SiC-Halbleiterschicht 402. Ein Öffnungskantenabschnitt des Ankerlochs 495 ist in einer Form ausgebildet, die konvex zu einem Inneren des Ankerlochs 495 hingebogen ist.
  • Auf 50 bezugnehmend, erstreckt sich das Ankerloch 495 als Bandform entlang des aktiven Bereichs 406 in der Draufsicht. Das Ankerloch 495 ist in endloser Form (qudrilaterale Ringform) ausgebildet, die den aktiven Bereich 406 in der Draufsicht in dieser Ausführungsform umgibt.
  • Die Hauptoberflächen-Gate-Elektrode 408 und die Hauptoberflächen-Source-Elektrode 409 sind auf der Zwischenschichtisolierschicht 491 ausgebildet. Die Hauptoberflächen-Gate-Elektrode 408 und die Hauptoberflächen-Source-Elektrode 409 weisen jeweils eine geschichtete Struktur auf, die eine Barrierenelektrodenschicht 501 und eine Hauptelektrodenschicht 502 beinhaltet, die in dieser Reihenfolge von der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 geschichtet sind.
  • Die Barrierenelektrodenschicht 501 kann eine einschichtige Struktur aufweisen, die eine Titanschicht oder eine Titannitridschicht beinhaltet. Die Barrierenelektrodenschicht 501 kann eine geschichtete Struktur aufweisen, die eine Titanschicht und eine Titannitridschicht beinhaltet, die in dieser Reihenfolge von der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 geschichtet sind.
  • Eine Dicke der Hauptelektrodenschicht 502 ist größer als eine Dicke der Barrierenelektrodenschicht 501. Die Hauptelektrodenschicht 502 beinhaltet ein leitfähiges Material mit einem niedrigeren Widerstandswert als ein Widerstandswert der Barrierenelektrodenschicht 501. Die Hauptelektrodenschicht 502 kann mindestens eines der Materialien Aluminium, Kupfer, Aluminiumlegierung oder Kupferlegierung beinhalten.
  • Die Hauptelektrodenschicht 502 kann mindestens eines der Materialien Aluminium-Silizium-Legierung, Aluminium-Silizium-Kupfer-Legierung oder Aluminium-Kupfer-Legierung beinhalten. Die Hauptelektrodenschicht 502 enthält in dieser Ausführungsform eine Aluminium-Silizium-Kupfer-Legierung.
  • Der Gate-Finger 411 der Hauptflächen-Gate-Elektrode 408 tritt von oberhalb der Zwischenschichtisolierschicht 491 in das Gate-Kontaktloch 492 ein. Der Gate-Finger 411 ist elektrisch mit der Gate-Verdrahtungsschicht 436 innerhalb des Gate-Kontaktlochs 492 verbunden. Dabei wird ein elektrisches Signal vom Gate-Pad 410 über den Gate-Finger 411 auf die Gate-Elektrodenschicht 435 übertragen.
  • Das Source-Pad 413 der Hauptoberflächen-Source-Elektrode 409 tritt in die Source-Kontaktlöcher 493 und die Source-Untergräben 456 von oberhalb der Zwischenschichtisolierschicht 491 ein. Das Source-Pad 413 ist elektrisch mit den Source-Bereichen 453, den Kontaktbereichen 454 und den Source-Elektrodenschichten 443 innerhalb der Source-Kontaktlöcher 493 und der Source-Untergräben 456 verbunden.
  • Die Source-Elektrodenschicht 443 kann unter Verwendung eines Teilbereichs des Source-Pads 413 gebildet werden. Das heißt, die Source-Elektrodenschicht 443 kann durch den Abschnitt des Source-Pads 413 gebildet werden, der in den Source-Graben 441 eintritt.
  • Die Source-Routing-Verdrahtung 414 der Hauptoberflächen-Source-Elektrode 409 tritt von oberhalb der Zwischenschichtisolierschicht 491 in das Diodenkontaktloch 494 ein. Die Source-Routing-Verdrahtung 414 ist elektrisch mit dem Diodenbereich 471 innerhalb des Diodenkontaktlochs 494 verbunden.
  • Der Source-Anschlussabschnitt 415 der Hauptoberflächen-Source-Elektrode 409 überquert die Seitenwandstruktur 482 von dem aktiven Bereich 406 und wird in den äußeren Bereich 407 herausgeführt. Der Source-Anschlussabschnitt 415 bildet einen Abschnitt der oberen Schichtstruktur, der die Seitenwandstruktur 482 bedeckt.
  • Auf der Zwischenschichtisolierschicht 491 wird eine Passivierungsschicht 503 gebildet. Die Passivierungsschicht 503 kann Siliziumoxid und/oder Siliziumnitrid beinhalten. Die Passivierungsschicht 503 weist eine Einschichtstruktur auf, die in dieser Ausführungsform eine Siliziumnitridschicht beinhaltet.
  • Die Passivierungsschicht 503 ist entlang der Zwischenschichtisolierschicht 491 in Filmform ausgebildet. Die Passivierungsschicht 503 bedeckt selektiv den aktiven Bereich 406 und den äußeren Bereich 407 über die Zwischenschichtisolierschicht 491.
  • Die Passivierungsschicht 503 überquert die Seitenwandstruktur 482 von dem aktiven Bereich 406 und wird in den äußeren Bereich 407 herausgeführt. Die Passivierungsschicht 503 bildet einen Abschnitt der oberen Schichtstruktur, der die Seitenwandstruktur 482 bedeckt.
  • In der Passivierungsschicht 503 sind eine Gate-Sub-Pad-Öffnung 504 und eine Source-Sub-Pad-Öffnung 505 (siehe auch 50) ausgebildet. Die Gate-Sub-Pad-Öffnung 504 exponiert das Gate-Pad 410. Die Source-Pad-Öffnung 505 exponiert das Source-Pad 413
  • Auf 55 bezugnehmend, tritt die Passivierungsschicht 503 von oberhalb der Zwischenschichtisolierschicht 491 im äußeren Bereich 407 in das Ankerloch 495 ein. Die Passivierungsschicht 503 ist mit der ersten Hauptfläche 403 (äußere Hauptfläche 462) der SiC-Halbleiterschicht 402 im Ankerloch 495 verbunden. In einem Bereich einer Außenfläche der Passivierungsschicht 503, die über dem Ankerloch 495 angeordnet ist, ist eine Aussparung in Übereinstimmung mit dem Ankerloch 495 ausgebildet.
  • Ein Umfangskantenabschnitt der Passivierungsschicht 503 kann bündig mit den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 ausgebildet sein. Der Umfangskantenabschnitt der Passivierungsschicht 503 kann in einem inneren Bereich mit Abständen von den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 gebildet sein. Das heißt, der Umfangskantenabschnitt der Passivierungsschicht 503 kann die Zwischenschichtisolierschicht 491 exponieren.
  • Der Umfangskantenabschnitt der Passivierungsschicht 503 kann einen Abschnitt der „Scheidstraßen“ bilden, wenn die Halbleitervorrichtung 401 aus einem einzelnen SiC-Halbleiterwafer ausgeschnitten wird. Es erübrigt sich den Passivierungsschicht 503 physikalisch zu schneiden, indem die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 vom Umfangskantenabschnitt der Passivierungsschicht 503 exponiert wird. Die Halbleitervorrichtung 401 kann somit problemlos aus einem einzelnen SiC-Halbleiterwafer ausgeschnitten werden.
  • Die vorstehend beschriebene Harzschicht 416 ist auf der Passivierungsschicht 503 ausgebildet. Die Harzschicht 416 ist entlang der Passivierungsschicht 503 in Filmform ausgebildet. Die Harzschicht 416 bedeckt selektiv den aktiven Bereich 406 und den äußeren Bereich 407 über die Passivierungsschicht 503 und die Zwischenschichtisolierschicht 491.
  • Die Harzschicht 416 überquert die Seitenwandstruktur 482 von dem aktiven Bereich 406 und wird in den äußeren Bereich 407 herausgeführt. Die Harzschicht 416 bildet einen Abschnitt der oberen Schichtstruktur, der die Seitenwandstruktur 482 bedeckt.
  • Die Gate-Pad-Öffnung 417 der Harzschicht 416 steht in Verbindung mit der Gate-Pad-Öffnung 504 der Passivierungsschicht 503. Die Innenwand der Gate-Pad-Öffnung 417 der Harzschicht 416 ist in dieser Ausführungsform an einer Außenseite der Innenwand der Gate-Sub-Pad-Öffnung 504 der Passivierungsschicht 503 angeordnet.
  • Die Innenwand der Gate-Pad-Öffnung 417 der Harzschicht 416 kann bündig mit der Innenwand der Gate-Sub-Pad-Öffnung 504 der Passivierungsschicht 503 ausgebildet sein. Die Innenwand der Gate-Pad-Öffnung 417 der Harzschicht 416 kann an einer Innenseite der Innenwand der Gate-Sub-Pad-Öffnung 504 der Passivierungsschicht 503 positioniert sein. Das heißt, die Harzschicht 416 kann die Innenwand der Gate-Sub-Pad-Öffnung 504 abdecken.
  • Die Source-Pad-Öffnung 418 der Harzschicht 416 steht in Verbindung mit der Source-Sub-Pad-Öffnung 505 der Passivierungsschicht 503. Die Innenwand der Gate-Pad-Öffnung 417 der Harzschicht 416 ist in dieser Ausführungsform an einer Außenseite der Innenwand der Gate-Sub-Pad-Öffnung 504 der Passivierungsschicht 503 angeordnet.
  • Die Innenwand der Source-Pad-Öffnung 418 der Harzschicht 416 kann bündig mit der Innenwand der Source-Sub-Pad-Öffnung 505 der Passivierungsschicht 503 ausgebildet sein. Die Innenwand der Source-Sub-Pad-Öffnung 418 der Harzschicht 416 kann an einer Innenseite der Innenwand der Source-Sub-Pad-Öffnung 505 der Passivierungsschicht 503 positioniert sein. Das heißt, die Harzschicht 416 kann die Innenwand der Source-Sub-Pad-Öffnung 505 abdecken.
  • Auf 55 bezugnehmend, weist die Harzschicht 416 einen Ankerabschnitt auf, der in die Aussparung der Passivierungsschicht 503 im äußeren Bereich 407 eintritt. So entsteht im äußeren Bereich 407 eine Ankerstruktur, die zur Verbesserung der Verbindungsstärke der Harzschicht 416 angeordnet ist.
  • Die Ankerstruktur beinhaltet eine unebene Struktur, die an der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 im äußeren Bereich 407 ausgebildet ist. Genauer gesagt, beinhaltet die unebene Struktur (Ankerstruktur) Unebenheiten, die unter Verwendung der Zwischenschichtisolierschicht 491 gebildet werden, die die äußere Hauptfläche 462 bedeckt. Genauer gesagt, beinhaltet die unebene Struktur (Ankerstruktur) das Ankerloch 495, das in der Zwischenschichtisolierschicht 491 ausgebildet ist.
  • Die Harzschicht 416 ist mit dem Ankerloch 495 verbunden. Die Harzschicht 416 ist in dieser Ausführungsform über die Passivierungsschicht 503 mit dem Ankerloch 495 verbunden. Die Verbindungsstärke der Harzschicht 416 gegenüber der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 kann dadurch verbessert und damit ein Ablösen der Harzschicht 416 unterdrückt werden.
  • Andere Konfigurationen der Gate-Gräben 431 sollen nun beschrieben werden. Wie in 57A bis 57E dargestellt, können die Gate-Gräben 431 eine beliebige Konfiguration annehmen. Die in 57A bis 57E dargestellten Konfigurationen sind Konfigurationen, die durch Anpassung der Behandlungsbedingungen in einem Schritt zum Bilden der Gate-Gräben 431 erhalten werden.
  • 57A ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines zweiten Konfigurationsbeispiels des Gate-Grabens. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 57A bezugnehmend, kann die Bodenwand des Gate-Grabens 431 in einer Form gebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 hingebogen ist.
  • 57B ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines dritten Konfigurationsbeispiels des Gate-Grabens 431. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 57B bezugnehmend, kann der Gate-Graben 431 einen vorstehenden Abschnitt 511 aufweisen, der in Richtung der Öffnungsseite an der Bodenwand ragt. Ein Abschnitt der Gate-Isolierschicht 434 entlang der Bodenwand des Gate-Grabens 431 (d.h. der zweite Bereich 434b) kann zur Öffnungsseite entlang des vorstehenden Abschnitts 511 des Gate-Grabens 431 herausragen.
  • 57C ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines vierten Konfigurationsbeispiels des Gate-Grabens 431. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 57C bezugnehmend, kann der Gate-Graben 431 in einer konischen Form ausgebildet sein, bei der eine Bodenfläche kleiner als ein Öffnungsbereich ist. Die Bodenwand des Gate-Grabens 431 kann parallel zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • 57D ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines fünften Konfigurationsbeispiels des Gate-Grabens 431. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 57D bezugnehmend, kann der Gate-Graben 431 in einer konischen Form ausgebildet sein, bei der eine Bodenfläche kleiner als ein Öffnungsbereich ist. Die Bodenwand des Gate-Grabens 431 kann in einer Form ausgebildet werden, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist.
  • 57E ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines sechsten Konfigurationsbeispiels des Gate-Grabens 431. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 57E bezugnehmend, kann der Gate-Graben 431 in einer konischen Form ausgebildet sein, bei der eine Bodenfläche kleiner als ein Öffnungsbereich ist. Der Gate-Graben 431 kann den vorstehenden Abschnitt 511 aufweisen, der in Richtung der Öffnungsseite an der Bodenwand ragt.
  • Der Abschnitt der Gate-Isolierschicht 434 entlang der Bodenwand des Gate-Grabens 431 (d.h. der zweite Bereich 434b) kann zur Öffnungsseite entlang des vorstehenden Abschnitts 511 des Gate-Grabens 431 herausragen.
  • Mindestens zwei oder mehr der Gate-Graben 431 gemäß den ersten bis sechsten Konfigurationsbeispielen (54 und 57A bis 57E) können gleichzeitig in der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • Andere Konfigurationen der Source-Gräben 441 sollen nun beschrieben werden. Wie in 58A bis 58Q dargestellt, können die Source-Gräben 441 eine beliebige Konfiguration annehmen. Die in 58A bis 58Q dargestellten Konfigurationen sind Konfigurationen, die durch Anpassung der Behandlungsbedingungen in einem Schritt zum Bilden der Source-Gräben 441 erhalten werden.
  • 58A ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines zweiten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58A bezugnehmend, kann die Bodenwand des Source-Grabens 441 in einer Form gebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 hingebogen ist.
  • Der untere Abschnitt des Kontaktbereichs 454 kann in einer Form ausgebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist. Der untere Abschnitt des Tiefbettungsbereichs 455 kann in einer Form gebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist.
  • 58B ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines dritten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 57B bezugnehmend, kann der Gate-Graben 441 einen vorstehenden Abschnitt 512 aufweisen, der in Richtung der Öffnungsseite an der Bodenwand ragt. Ein Abschnitt der Source-Isolierschicht 442 entlang der Bodenwand des Source-Grabens 441 (d.h. der zweite Bereich 442b) kann zur Öffnungsseite entlang des vorstehenden Abschnitts 512 des Source-Grabens 441 herausragen.
  • Der untere Abschnitt des Kontaktbereichs 454 kann in einer konkav gekrümmten Form ausgebildet sein, die in Richtung der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 zurückgesetzt ist. Der untere Abschnitt des Tiefbettungsbereichs 455 kann in einer konkav gekrümmten Form ausgebildet sein, die in Richtung der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 zurückgesetzt ist.
  • 58C ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines vierten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58C bezugnehmend, kann der Source-Graben 441 in einer konischen Form ausgebildet sein, bei der eine Bodenfläche kleiner als ein Öffnungsbereich ist. Die Bodenwand des Gate-Grabens 441 kann parallel zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • Ein unterer Abschnitt des Kontaktbereichs 454 kann parallel zur Bodenwand jedes Source-Grabens 441 gebildet sein. Ein Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 geneigt sein.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann parallel zur Bodenwand des Source-Grabens 441 gebildet werden. Ein Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 geneigt sein.
  • 54 ist eine Schnittansicht eines Bereichs, der 441 entspricht, und ist eine Schnittansicht eines fünften Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58D bezugnehmend, kann der Source-Graben 441 in einer konischen Form ausgebildet sein, bei der eine Bodenfläche kleiner als der Öffnungsbereich ist. Die Bodenwand des Source-Grabens 441 kann in einer Form ausgebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist.
  • Der untere Abschnitt des Kontaktbereichs 454 kann in einer Form ausgebildet sein, die konvex zur ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 gebogen ist. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 geneigt sein.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann in einer Form gebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 geneigt sein.
  • 58E ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines sechsten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58E bezugnehmend, kann der Source-Graben 441 in einer konischen Form ausgebildet sein, bei der eine Bodenfläche kleiner als der Öffnungsbereich ist. Der Gate-Graben 441 kann den vorstehenden Abschnitt 512 aufweisen, der in Richtung der Öffnungsseite an der Bodenwand ragt.
  • Der Abschnitt der Source-Isolierschicht 442 entlang der Bodenwand des Source-Grabens 441 (d.h. der zweite Bereich 442b) kann zur Öffnungsseite entlang des vorstehenden Abschnitts 512 des Source-Grabens 441 herausragen.
  • Der untere Abschnitt des Kontaktbereichs 454 kann in einer konkav gekrümmten Form ausgebildet sein, die in Richtung der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 zurückgesetzt ist. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 geneigt sein.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann in einer konkav gekrümmten Form ausgebildet sein, die in Richtung der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 zurückgesetzt ist. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 geneigt sein.
  • 58F ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines siebten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58F bezugnehmend, kann der Source-Graben 441 einen oder eine Vielzahl von Stufenabschnitten 513 aufweisen, die in Richtung eines inneren Bereichs des Source-Grabens 441 an einem Zwischenabschnitt in Tiefenrichtung herausragen. Der Source-Graben 441 weist im vorliegenden Konfigurationsbeispiel einen Stufenabschnitt 513 auf.
  • Der Stufenabschnitt 513 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen auf der gleichen Ebene wie die Bodenwand eines Gate-Grabens 431 positioniert. Der Stufenabschnitt 513 kann an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein. Der Stufenabschnitt 513 kann an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein.
  • Genauer gesagt, beinhaltet der Source-Graben 441 einen ersten Abschnitt 514 und einen zweiten Abschnitt 515, die sich in der Öffnungsweite gegenseitig unterscheiden, wobei der Stufenabschnitt 513 als Begrenzung dient. Der erste Abschnitt 514 ist in einem Bereich des Source-Grabens 441 an der Öffnungsseite ausgebildet. Der erste Abschnitt 514 bildet den Öffnungsabschnitt des Source-Grabens 441.
  • Der zweite Abschnitt 515 weist eine Öffnungsweite auf, die kleiner ist als die Öffnungsweite des ersten Abschnitts 514. Der zweite Abschnitt 515 ist in einem Bereich des Source-Grabens 441 an der Bodenwand ausgebildet. Der zweite Abschnitt 515 bildet die Bodenwand des Source-Grabens 441. Die Bodenwand des Gate-Grabens 441 kann parallel zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • Ein unterer Abschnitt des Kontaktbereichs 454 kann parallel zur Bodenwand jedes Source-Grabens 441 gebildet sein. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann einen ersten Bereich 516, einen zweiten Bereich 517 und einen Stufenabschnittsbereich 518 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 516 des Kontaktbereichs 454 bedeckt den ersten Abschnitt 514 des Source-Grabens 441. Der zweite Bereich 517 des Kontaktbereichs 454 bedeckt den zweiten Abschnitt 515 des Source-Grabens 441. Der Stufenabschnittsbereich 518 des Kontaktbereichs 454 verbindet den ersten Bereich 516 und den zweiten Bereich 517 und bedeckt den Stufenabschnitt 513 des Source-Grabens 441.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann parallel zur Bodenwand des Source-Grabens 441 gebildet werden. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann einen ersten Bereich 519, einen zweiten Bereich 520 und einen Stufenabschnittsbereich 521 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 519 des Tiefbettungsbereichs 455 bedeckt den ersten Abschnitt 514 des Source-Grabens 441. Der zweite Bereich 520 des Tiefbettungsbereichs 455 bedeckt den zweiten Abschnitt 515 des Source-Grabens 441. Der Stufenabschnittsbereich 521 des Tiefbettungsbereichs 455 verbindet den ersten Bereich 519 und den zweiten Bereich 520 und bedeckt den Stufenabschnitt 513 des Source-Grabens 441.
  • 58G ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines achten Konfigurationsbeispiels von Source-Gräben. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58G bezugnehmend, kann der Source-Graben 441 einen oder eine Vielzahl von Stufenabschnitten 513 aufweisen, die in Richtung eines inneren Bereichs des Source-Grabens 441 an einem Zwischenabschnitt in Tiefenrichtung herausragen. Der Source-Graben 441 weist im vorliegenden Konfigurationsbeispiel einen Stufenabschnitt 513 auf.
  • Der Stufenabschnitt 513 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen auf der gleichen Ebene wie die Bodenwand eines Gate-Grabens 431 positioniert. Der Stufenabschnitt 513 kann an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein. Der Stufenabschnitt 513 kann an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein.
  • Genauer gesagt, beinhaltet der Source-Graben 441 einen ersten Abschnitt 514 und einen zweiten Abschnitt 515, die sich in der Öffnungsweite gegenseitig unterscheiden, wobei der Stufenabschnitt 513 als Begrenzung dient. Der erste Abschnitt 514 ist in einem Bereich des Source-Grabens 441 an der Öffnungsseite ausgebildet. Der erste Abschnitt 514 bildet den Öffnungsabschnitt des Source-Grabens 441.
  • Der zweite Abschnitt 515 weist eine Öffnungsweite auf, die kleiner ist als die Öffnungsweite des ersten Abschnitts 514. Der zweite Abschnitt 515 ist in einem Bereich des Source-Grabens 441 an der Bodenwand ausgebildet. Der zweite Abschnitt 515 bildet die Bodenwand des Source-Grabens 441. Die Bodenwand des Source-Grabens 441 kann in einer Form ausgebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist.
  • Der untere Abschnitt des Kontaktbereichs 454 kann in einer Form ausgebildet sein, die konvex zur ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 gebogen ist. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 516, den zweiten Bereich 517 und den Stufenabschnittsbereich 518 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 516 des Kontaktbereichs 454 bedeckt den ersten Abschnitt 514 des Source-Grabens 441. Der zweite Bereich 517 des Kontaktbereichs 454 bedeckt den zweiten Abschnitt 515 des Source-Grabens 441. Der Stufenabschnittsbereich 518 des Kontaktbereichs 454 verbindet den ersten Bereich 516 und den zweiten Bereich 517 und bedeckt den Stufenabschnitt 513 des Source-Grabens 441.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann in einer Form gebildet sein, die konvex zur ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 gebogen ist. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 519, den zweiten Bereich 520 und den Stufenabschnittsbereich 521 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 519 des Tiefbettungsbereichs 455 bedeckt den ersten Abschnitt 514 des Source-Grabens 441. Der zweite Bereich 520 des Tiefbettungsbereichs 455 bedeckt den zweiten Abschnitt 515 des Source-Grabens 441. Der Stufenabschnittsbereich 521 des Tiefbettungsbereichs 455 verbindet den ersten Bereich 519 und den zweiten Bereich 520 und bedeckt den Stufenabschnitt 513 des Source-Grabens 441.
  • 58H ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines neunten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58H bezugnehmend, kann der Source-Graben 441 einen oder eine Vielzahl von Stufenabschnitten 513 aufweisen, die in Richtung eines inneren Bereichs des Source-Grabens 441 an einem Zwischenabschnitt in Tiefenrichtung herausragen. Der Source-Graben 441 weist im vorliegenden Konfigurationsbeispiel einen Stufenabschnitt 513 auf.
  • Der Stufenabschnitt 513 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen auf der gleichen Ebene wie die Bodenwand eines Gate-Grabens 431 positioniert. Der Stufenabschnitt 513 kann an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein. Der Stufenabschnitt 513 kann an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein.
  • Genauer gesagt, beinhaltet der Source-Graben 441 einen ersten Abschnitt 514 und einen zweiten Abschnitt 515, die sich in der Öffnungsweite gegenseitig unterscheiden, wobei der Stufenabschnitt 513 als Begrenzung dient. Der erste Abschnitt 514 ist in einem Bereich des Source-Grabens 441 an der Öffnungsseite ausgebildet. Der erste Abschnitt 514 bildet den Öffnungsabschnitt des Source-Grabens 441.
  • Der zweite Abschnitt 515 weist eine Öffnungsweite auf, die kleiner ist als die Öffnungsweite des ersten Abschnitts 514. Der zweite Abschnitt 515 ist in einem Bereich des Source-Grabens 441 an der Bodenwand ausgebildet. Der zweite Abschnitt 515 bildet die Bodenwand des Source-Grabens 441. Der Gate-Graben 441 kann den vorstehenden Abschnitt 512 aufweisen, der in Richtung der Öffnungsseite an der Bodenwand ragt.
  • Der Abschnitt der Source-Isolierschicht 442 entlang der Bodenwand des Source-Grabens 441 (d.h. der zweite Bereich 442b) kann zur Öffnungsseite entlang des vorstehenden Abschnitts 512 des Source-Grabens 441 herausragen.
  • Der untere Abschnitt des Kontaktbereichs 454 kann in einer konkav gekrümmten Form ausgebildet sein, die in Richtung der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 zurückgesetzt ist. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 516, den zweiten Bereich 517 und den Stufenabschnittsbereich 518 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 516 des Kontaktbereichs 454 bedeckt den ersten Abschnitt 514 des Source-Grabens 441. Der zweite Bereich 517 des Kontaktbereichs 454 bedeckt den zweiten Abschnitt 515 des Source-Grabens 441. Der Stufenabschnittsbereich 518 des Kontaktbereichs 454 verbindet den ersten Bereich 516 und den zweiten Bereich 517 und bedeckt den Stufenabschnitt 513 des Source-Grabens 441.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann in einer konkav gekrümmten Form ausgebildet sein, die in Richtung der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 zurückgesetzt ist. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 519, den zweiten Bereich 520 und den Stufenabschnittsbereich 521 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 519 des Tiefbettungsbereichs 455 bedeckt den ersten Abschnitt 514 des Source-Grabens 441. Der zweite Bereich 520 des Tiefbettungsbereichs 455 bedeckt den zweiten Abschnitt 515 des Source-Grabens 441. Der Stufenabschnittsbereich 521 des Tiefbettungsbereichs 455 verbindet den ersten Bereich 519 und den zweiten Bereich 520 und bedeckt den Stufenabschnitt 513 des Source-Grabens 441.
  • 581 ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines zehnten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 581 bezugnehmend, kann der Source-Graben 441 einen oder eine Vielzahl von Stufenabschnitten 513 aufweisen, die in Richtung eines inneren Bereichs des Source-Grabens 441 an einem Zwischenabschnitt in Tiefenrichtung herausragen. Der Source-Graben 441 weist im vorliegenden Konfigurationsbeispiel einen Stufenabschnitt 513 auf.
  • Der Stufenabschnitt 513 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen auf der gleichen Ebene wie die Bodenwand eines Gate-Grabens 431 positioniert. Der Stufenabschnitt 513 kann an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein. Der Stufenabschnitt 513 kann an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein.
  • Genauer gesagt, beinhaltet der Source-Graben 441 einen ersten Abschnitt 514 und einen zweiten Abschnitt 515, die sich in der Öffnungsweite gegenseitig unterscheiden, wobei der Stufenabschnitt 513 als Begrenzung dient. Der erste Abschnitt 514 ist in einem Bereich des Source-Grabens 441 an der Öffnungsseite ausgebildet.
  • Der erste Abschnitt 514 bildet den Öffnungsabschnitt des Source-Grabens 441. Der erste Abschnitt 514 kann in einer konischen Form gebildet sein, die sich in der Öffnungsweite von der Öffnungsseite in Richtung des Stufenabschnitts 513 des Source-Grabens 441 verengt.
  • Der zweite Abschnitt 515 weist eine Öffnungsweite auf, die kleiner ist als die Öffnungsweite des ersten Abschnitts 514. Der zweite Abschnitt 515 ist in einem Bereich des Source-Grabens 441 an der Bodenwand ausgebildet. Der zweite Abschnitt 515 bildet die Bodenwand des Source-Grabens 441.
  • Der zweite Abschnitt 515 kann in einer konischen Form gebildet sein, die sich in der Öffnungsweite vom Stufenabschnitt 513 zur Bodenwand des Source-Grabens 441 hin verengt. Die Bodenwand des Gate-Grabens 441 kann parallel zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • Ein unterer Abschnitt des Kontaktbereichs 454 kann parallel zur Bodenwand jedes Source-Grabens 441 gebildet sein. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 516, den zweiten Bereich 517 und den Stufenabschnittsbereich 518 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 516 des Kontaktbereichs 454 bedeckt den ersten Abschnitt 514 des Source-Grabens 441. Der erste Bereich 516 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem ersten Abschnitt 514 des Source-Grabens 441 geneigt.
  • Der zweite Bereich 517 des Kontaktbereichs 454 bedeckt den zweiten Abschnitt 515 des Source-Grabens 441. Der zweite Bereich 517 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 515 geneigt. Der Stufenabschnittsbereich 518 des Kontaktbereichs 454 verbindet den ersten Bereich 516 und den zweiten Bereich 517 und bedeckt den Stufenabschnitt 513 des Source-Grabens 441.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann parallel zur Bodenwand des Source-Grabens 441 gebildet werden. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 519, den zweiten Bereich 520 und den Stufenabschnittsbereich 521 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 519 des Tiefbettungsbereichs 455 bedeckt den ersten Abschnitt 514 des Source-Grabens 441. Der erste Bereich 519 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem ersten Abschnitt 514 des Source-Grabens 441 geneigt.
  • Der zweite Bereich 520 des Tiefbettungsbereichs 455 bedeckt den zweiten Abschnitt 515 des Source-Grabens 441. Der zweite Bereich 520 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 515 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 521 des Tiefbettungsbereichs 455 verbindet den ersten Bereich 519 und den zweiten Bereich 520 und bedeckt den Stufenabschnitt 513 des Source-Grabens 441.
  • 58J ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines elften Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58J bezugnehmend, kann der Source-Graben 441 einen oder eine Vielzahl von Stufenabschnitten 513 aufweisen, die in Richtung eines inneren Bereichs des Source-Grabens 441 an einem Zwischenabschnitt in Tiefenrichtung herausragen. Der Source-Graben 441 weist im vorliegenden Konfigurationsbeispiel einen Stufenabschnitt 513 auf.
  • Der Stufenabschnitt 513 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen auf der gleichen Ebene wie die Bodenwand eines Gate-Grabens 431 positioniert. Der Stufenabschnitt 513 kann an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein. Der Stufenabschnitt 513 kann an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein.
  • Genauer gesagt, beinhaltet der Source-Graben 441 einen ersten Abschnitt 514 und einen zweiten Abschnitt 515, die sich in der Öffnungsweite gegenseitig unterscheiden, wobei der Stufenabschnitt 513 als Begrenzung dient. Der erste Abschnitt 514 ist in einem Bereich des Source-Grabens 441 an der Öffnungsseite ausgebildet.
  • Der erste Abschnitt 514 bildet den Öffnungsabschnitt des Source-Grabens 441. Der erste Abschnitt 514 kann in einer konischen Form gebildet sein, die sich in der Öffnungsweite von der Öffnungsseite in Richtung des Stufenabschnitts 513 des Source-Grabens 441 verengt.
  • Der zweite Abschnitt 515 weist eine Öffnungsweite auf, die kleiner ist als die Öffnungsweite des ersten Abschnitts 514. Der zweite Abschnitt 515 ist in einem Bereich des Source-Grabens 441 an der Bodenwand ausgebildet. Der zweite Abschnitt 515 bildet die Bodenwand des Source-Grabens 441.
  • Der zweite Abschnitt 515 kann in einer konischen Form gebildet sein, die sich in der Öffnungsweite vom Stufenabschnitt 513 zur Bodenwand des Source-Grabens 441 hin verengt. Die Bodenwand des Source-Grabens 441 kann in einer Form ausgebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist.
  • Der untere Abschnitt des Kontaktbereichs 454 kann in einer Form ausgebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 516, den zweiten Bereich 517 und den Stufenabschnittsbereich 518 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 516 des Kontaktbereichs 454 bedeckt den ersten Abschnitt 514 des Source-Grabens 441. Der erste Bereich 516 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem ersten Abschnitt 514 des Source-Grabens 441 geneigt.
  • Der zweite Bereich 517 des Kontaktbereichs 454 bedeckt den zweiten Abschnitt 515 des Source-Grabens 441. Der zweite Bereich 517 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 515 geneigt. Der Stufenabschnittsbereich 518 des Kontaktbereichs 454 verbindet den ersten Bereich 516 und den zweiten Bereich 517 und bedeckt den Stufenabschnitt 513 des Source-Grabens 441.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann in einer Form gebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 519, den zweiten Bereich 520 und den Stufenabschnittsbereich 521 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 519 des Tiefbettungsbereichs 455 bedeckt den ersten Abschnitt 514 des Source-Grabens 441. Der erste Bereich 519 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem ersten Abschnitt 514 des Source-Grabens 441 geneigt.
  • Der zweite Bereich 520 des Tiefbettungsbereichs 455 bedeckt den zweiten Abschnitt 515 des Source-Grabens 441. Der zweite Bereich 520 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 515 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 521 des Tiefbettungsbereichs 455 verbindet den ersten Bereich 519 und den zweiten Bereich 520 und bedeckt den Stufenabschnitt 513 des Source-Grabens 441.
  • 58K ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines zwölften Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58K bezugnehmend, kann der Source-Graben 441 einen oder eine Vielzahl von Stufenabschnitten 513 aufweisen, die in Richtung eines inneren Bereichs des Source-Grabens 441 an einem Zwischenabschnitt in Tiefenrichtung herausragen. Der Source-Graben 441 weist im vorliegenden Konfigurationsbeispiel einen Stufenabschnitt 513 auf.
  • Der Stufenabschnitt 513 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen auf der gleichen Ebene wie die Bodenwand eines Gate-Grabens 431 positioniert. Der Stufenabschnitt 513 kann an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein. Der Stufenabschnitt 513 kann an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein.
  • Genauer gesagt, beinhaltet der Source-Graben 441 einen ersten Abschnitt 514 und einen zweiten Abschnitt 515, die sich in der Öffnungsweite gegenseitig unterscheiden, wobei der Stufenabschnitt 513 als Begrenzung dient. Der erste Abschnitt 514 ist in einem Bereich des Source-Grabens 441 an der Öffnungsseite ausgebildet.
  • Der erste Abschnitt 514 bildet den Öffnungsabschnitt des Source-Grabens 441. Der erste Abschnitt 514 kann in einer konischen Form gebildet sein, die sich in der Öffnungsweite von der Öffnungsseite in Richtung des Stufenabschnitts 513 des Source-Grabens 441 verengt.
  • Der zweite Abschnitt 515 weist eine Öffnungsweite auf, die kleiner ist als die Öffnungsweite des ersten Abschnitts 514. Der zweite Abschnitt 515 ist in einem Bereich des Source-Grabens 441 an der Bodenwand ausgebildet. Der zweite Abschnitt 515 bildet die Bodenwand des Source-Grabens 441.
  • Der zweite Abschnitt 515 kann in einer konischen Form gebildet sein, die sich in der Öffnungsweite vom Stufenabschnitt 513 zur Bodenwand des Source-Grabens 441 hin verengt. Der Gate-Graben 441 kann den vorstehenden Abschnitt 512 aufweisen, der in Richtung der Öffnungsseite an der Bodenwand ragt.
  • Der Abschnitt der Source-Isolierschicht 442 entlang der Bodenwand des Source-Grabens 441 (d.h. der zweite Bereich 442b) kann zur Öffnungsseite entlang des vorstehenden Abschnitts 512 des Source-Grabens 441 herausragen.
  • Der untere Abschnitt des Kontaktbereichs 454 kann in einer konkav gekrümmten Form ausgebildet sein, die in Richtung der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 zurückgesetzt ist. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 516, den zweiten Bereich 517 und den Stufenabschnittsbereich 518 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 516 des Kontaktbereichs 454 bedeckt den ersten Abschnitt 514 des Source-Grabens 441. Der erste Bereich 516 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem ersten Abschnitt 514 des Source-Grabens 441 geneigt.
  • Der zweite Bereich 517 des Kontaktbereichs 454 bedeckt den zweiten Abschnitt 515 des Source-Grabens 441. Der zweite Bereich 517 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 515 geneigt. Der Stufenabschnittsbereich 518 des Kontaktbereichs 454 verbindet den ersten Bereich 516 und den zweiten Bereich 517 und bedeckt den Stufenabschnitt 513 des Source-Grabens 441.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann in einer konkav gekrümmten Form ausgebildet sein, die in Richtung der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 zurückgesetzt ist. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 519, den zweiten Bereich 520 und den Stufenabschnittsbereich 521 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 519 des Tiefbettungsbereichs 455 bedeckt den ersten Abschnitt 514 des Source-Grabens 441. Der erste Bereich 519 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem ersten Abschnitt 514 des Source-Grabens 441 geneigt.
  • Der zweite Bereich 520 des Tiefbettungsbereichs 455 bedeckt den zweiten Abschnitt 515 des Source-Grabens 441. Der zweite Bereich 520 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 515 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 521 des Tiefbettungsbereichs 455 verbindet den ersten Bereich 519 und den zweiten Bereich 520 und bedeckt den Stufenabschnitt 513 des Source-Grabens 441.
  • 58L ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines dreizehnten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58L bezugnehmend, kann der Source-Graben 441 einen oder eine Vielzahl von Stufenabschnitten 522 aufweisen, die am Zwischenabschnitt in Tiefenrichtung aus dem Source-Graben 441 herausragen. Der Source-Graben 441 weist im vorliegenden Konfigurationsbeispiel einen Stufenabschnitt 522 auf.
  • Der Stufenabschnitt 522 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen auf der gleichen Ebene wie die Bodenwand eines Gate-Grabens 431 positioniert. Der Stufenabschnitt 522 kann an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein. Der Stufenabschnitt 522 kann an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein.
  • Genauer gesagt, beinhaltet der Source-Graben 441 einen ersten Abschnitt 523 und einen zweiten Abschnitt 524, die sich in der Öffnungsweite gegenseitig unterscheiden, wobei der Stufenabschnitt 522 als Begrenzung dient.
  • Der erste Abschnitt 523 ist in einem Bereich des Source-Grabens 441 an der Öffnungsseite ausgebildet. Der erste Abschnitt 523 bildet den Öffnungsabschnitt des Source-Grabens 441. Die Seitenwand des ersten Abschnitts 523 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen senkrecht zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet.
  • Der zweite Abschnitt 524 ist in einem Bereich des Source-Grabens 441 an der Bodenwand ausgebildet. Der zweite Abschnitt 524 bildet die Bodenwand des Source-Grabens 441. Der zweite Abschnitt 524 ragt aus dem Source-Graben 441 in Bezug auf den ersten Abschnitt 523 nach außen.
  • Der zweite Abschnitt 524 beinhaltet einen Abschnitt mit einer größeren Öffnungsweite als eine Öffnungsweite des ersten Abschnitts 523. Der zweite Abschnitt 524 ist in einer konischen Form ausgebildet, die sich in der Öffnungsweite vom Stufenabschnitt 522 zur Bodenwand des Source-Grabens 441 hin verengt. Die Bodenwand des Gate-Grabens 441 kann parallel zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • Ein unterer Abschnitt des Kontaktbereichs 454 kann parallel zur Bodenwand jedes Source-Grabens 441 gebildet sein. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann einen ersten Bereich 525, einen zweiten Bereich 526 und einen Stufenabschnittsbereich 527 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 525 des Kontaktbereichs 454 bedeckt den ersten Abschnitt 523 des Source-Grabens 441. Der zweite Bereich 526 des Kontaktbereichs 454 bedeckt den zweiten Abschnitt 524 des Source-Grabens 441.
  • Der zweite Bereich 526 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 524 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 527 des Kontaktbereichs 454 verbindet den ersten Bereich 525 und den zweiten Bereich 526 und bedeckt den Stufenabschnitt 522 des Source-Grabens 441.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann parallel zur Bodenwand des Source-Grabens 441 gebildet werden. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann einen ersten Bereich 528, einen zweiten Bereich 529 und einen Stufenabschnittsbereich 530 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 528 des Tiefbettungsbereichs 455 bedeckt den ersten Abschnitt 523 des Source-Grabens 441. Der zweite Bereich 529 des Tiefbettungsbereichs 455 bedeckt den zweiten Abschnitt 524 des Source-Grabens 441.
  • Der zweite Bereich 529 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 524 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 530 des Tiefbettungsbereichs 455 verbindet den ersten Bereich 528 und den zweiten Bereich 529 und bedeckt den Stufenabschnitt 522 des Source-Grabens 441.
  • 58M ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines vierzehnten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58M bezugnehmend, kann der Source-Graben 441 einen oder eine Vielzahl von Stufenabschnitten 522 aufweisen, die am Zwischenabschnitt in Tiefenrichtung aus dem Source-Graben 441 herausragen. Der Source-Graben 441 weist im vorliegenden Konfigurationsbeispiel einen Stufenabschnitt 522 auf.
  • Der Stufenabschnitt 522 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen auf der gleichen Ebene wie die Bodenwand eines Gate-Grabens 431 positioniert. Der Stufenabschnitt 522 kann an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein. Der Stufenabschnitt 522 kann an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein.
  • Genauer gesagt, beinhaltet der Source-Graben 441 einen ersten Abschnitt 523 und einen zweiten Abschnitt 524, die sich in der Öffnungsweite gegenseitig unterscheiden, wobei der Stufenabschnitt 522 als Begrenzung dient.
  • Der erste Abschnitt 523 ist in einem Bereich des Source-Grabens 441 an der Öffnungsseite ausgebildet. Der erste Abschnitt 523 bildet den Öffnungsabschnitt des Source-Grabens 441. Die Seitenwand des ersten Abschnitts 523 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen senkrecht zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet.
  • Der zweite Abschnitt 524 ist in einem Bereich des Source-Grabens 441 an der Bodenwand ausgebildet. Der zweite Abschnitt 524 bildet die Bodenwand des Source-Grabens 441. Der zweite Abschnitt 524 ragt aus dem Source-Graben 441 in Bezug auf den ersten Abschnitt 523 nach außen.
  • Der zweite Abschnitt 524 beinhaltet den Abschnitt mit einer größeren Öffnungsweite als die Öffnungsweite des ersten Abschnitts 523. Der zweite Abschnitt 524 ist in einer konischen Form ausgebildet, die sich in der Öffnungsweite vom Stufenabschnitt 522 zur Bodenwand des Source-Grabens 441 hin verengt. Die Bodenwand des Source-Grabens 441 kann in einer Form ausgebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist.
  • Der untere Abschnitt des Kontaktbereichs 454 kann in einer Form ausgebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 525, den zweiten Bereich 526 und den Stufenabschnittsbereich 527 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 525 des Kontaktbereichs 454 bedeckt den ersten Abschnitt 523 des Source-Grabens 441. Der zweite Bereich 526 des Kontaktbereichs 454 bedeckt den zweiten Abschnitt 524 des Source-Grabens 441.
  • Der zweite Bereich 526 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 524 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 527 des Kontaktbereichs 454 verbindet den ersten Bereich 525 und den zweiten Bereich 526 und bedeckt den Stufenabschnitt 522 des Source-Grabens 441.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann in einer Form gebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 528, den zweiten Bereich 529 und den Stufenabschnittsbereich 530 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 528 des Tiefbettungsbereichs 455 bedeckt den ersten Abschnitt 523 des Source-Grabens 441. Der zweite Bereich 529 des Tiefbettungsbereichs 455 bedeckt den zweiten Abschnitt 524 des Source-Grabens 441.
  • Der zweite Bereich 529 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 524 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 530 des Tiefbettungsbereichs 455 verbindet den ersten Bereich 528 und den zweiten Bereich 529 und bedeckt den Stufenabschnitt 522 des Source-Grabens 441.
  • 58N ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines fünfzehnten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58N bezugnehmend, kann der Source-Graben 441 einen oder eine Vielzahl von Stufenabschnitten 522 aufweisen, die am Zwischenabschnitt in Tiefenrichtung aus dem Source-Graben 441 herausragen. Der Source-Graben 441 weist im vorliegenden Konfigurationsbeispiel einen Stufenabschnitt 522 auf.
  • Der Stufenabschnitt 522 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen auf der gleichen Ebene wie die Bodenwand eines Gate-Grabens 431 positioniert. Der Stufenabschnitt 522 kann an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein. Der Stufenabschnitt 522 kann an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein.
  • Genauer gesagt, beinhaltet der Source-Graben 441 einen ersten Abschnitt 523 und einen zweiten Abschnitt 524, die sich in der Öffnungsweite gegenseitig unterscheiden, wobei der Stufenabschnitt 522 als Begrenzung dient.
  • Der erste Abschnitt 523 ist in einem Bereich des Source-Grabens 441 an der Öffnungsseite ausgebildet. Der erste Abschnitt 523 bildet den Öffnungsabschnitt des Source-Grabens 441. Die Seitenwand des ersten Abschnitts 523 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen senkrecht zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet.
  • Der zweite Abschnitt 524 ist in einem Bereich des Source-Grabens 441 an der Bodenwand ausgebildet. Der zweite Abschnitt 524 bildet die Bodenwand des Source-Grabens 441. Der zweite Abschnitt 524 ragt aus dem Source-Graben 441 in Bezug auf den ersten Abschnitt 523 nach außen.
  • Der zweite Abschnitt 524 beinhaltet den Abschnitt mit einer größeren Öffnungsweite als die Öffnungsweite des ersten Abschnitts 523. Der zweite Abschnitt 524 ist in einer konischen Form ausgebildet, die sich in der Öffnungsweite vom Stufenabschnitt 522 zur Bodenwand des Source-Grabens 441 hin verengt.
  • Der Gate-Graben 441 kann den vorstehenden Abschnitt 512 aufweisen, der in Richtung der Öffnungsseite an der Bodenwand ragt. Der Abschnitt der Source-Isolierschicht 442 entlang der Bodenwand des Source-Grabens 441 (d.h. der zweite Bereich 442b) kann zur Öffnungsseite entlang des vorstehenden Abschnitts 512 des Source-Grabens 441 herausragen.
  • Der untere Abschnitt des Kontaktbereichs 454 kann in einer konkav gekrümmten Form ausgebildet sein, die in Richtung der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 zurückgesetzt ist. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 525, den zweiten Bereich 526 und den Stufenabschnittsbereich 527 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 525 des Kontaktbereichs 454 bedeckt den ersten Abschnitt 523 des Source-Grabens 441. Der zweite Bereich 526 des Kontaktbereichs 454 bedeckt den zweiten Abschnitt 524 des Source-Grabens 441.
  • Der zweite Bereich 526 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 524 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 527 des Kontaktbereichs 454 verbindet den ersten Bereich 525 und den zweiten Bereich 526 und bedeckt den Stufenabschnitt 522 des Source-Grabens 441.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann in einer konkav gekrümmten Form ausgebildet sein, die in Richtung der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 zurückgesetzt ist. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 528, den zweiten Bereich 529 und den Stufenabschnittsbereich 530 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 528 des Tiefbettungsbereichs 455 bedeckt den ersten Abschnitt 523 des Source-Grabens 441. Der zweite Bereich 529 des Tiefbettungsbereichs 455 bedeckt den zweiten Abschnitt 524 des Source-Grabens 441.
  • Der zweite Bereich 529 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 524 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 530 des Tiefbettungsbereichs 455 verbindet den ersten Bereich 528 und den zweiten Bereich 529 und bedeckt den Stufenabschnitt 522 des Source-Grabens 441.
  • 580 ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines sechzehnten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 580 bezugnehmend, kann der Source-Graben 441 einen oder eine Vielzahl von Stufenabschnitten 522 aufweisen, die am Zwischenabschnitt in Tiefenrichtung aus dem Source-Graben 441 herausragen. Der Source-Graben 441 weist im vorliegenden Konfigurationsbeispiel einen Stufenabschnitt 522 auf.
  • Der Stufenabschnitt 522 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen auf der gleichen Ebene wie die Bodenwand eines Gate-Grabens 431 positioniert. Der Stufenabschnitt 522 kann an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein. Der Stufenabschnitt 522 kann an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein.
  • Genauer gesagt, beinhaltet der Source-Graben 441 einen ersten Abschnitt 523 und einen zweiten Abschnitt 524, die sich in der Öffnungsweite gegenseitig unterscheiden, wobei der Stufenabschnitt 522 als Begrenzung dient. Der erste Abschnitt 523 ist in einem Bereich des Source-Grabens 441 an der Öffnungsseite ausgebildet.
  • Der erste Abschnitt 523 bildet den Öffnungsabschnitt des Source-Grabens 441. Der erste Abschnitt 523 ist in einer konischen Form ausgebildet, die sich in der Öffnungsweite von der Öffnungsseite in Richtung des Stufenabschnitts 522 des Source-Grabens 441 im vorliegenden Konfigurationsbeispiel verengt.
  • Der zweite Abschnitt 524 ist in einem Bereich des Source-Grabens 441 an der Bodenwand ausgebildet. Der zweite Abschnitt 524 bildet die Bodenwand des Source-Grabens 441. Der zweite Abschnitt 524 ragt aus dem Source-Graben 441 in Bezug auf den ersten Abschnitt 523 nach außen.
  • Der zweite Abschnitt 524 beinhaltet den Abschnitt mit einer größeren Öffnungsweite als die Öffnungsweite des ersten Abschnitts 523. Der zweite Abschnitt 524 ist in einer konischen Form ausgebildet, die sich in der Öffnungsweite vom Stufenabschnitt 522 zur Bodenwand des Source-Grabens 441 hin verengt. Die Bodenwand des Gate-Grabens 441 kann parallel zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • Ein unterer Abschnitt des Kontaktbereichs 454 kann parallel zur Bodenwand jedes Source-Grabens 441 gebildet sein. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 525, den zweiten Bereich 526 und den Stufenabschnittsbereich 527 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 525 des Kontaktbereichs 454 bedeckt den ersten Abschnitt 523 des Source-Grabens 441. Der erste Bereich 525 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem ersten Abschnitt 523 des Source-Grabens 441 geneigt.
  • Der zweite Bereich 526 des Kontaktbereichs 454 bedeckt den zweiten Abschnitt 524 des Source-Grabens 441. Der zweite Bereich 526 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 524 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 527 des Kontaktbereichs 454 verbindet den ersten Bereich 525 und den zweiten Bereich 526 und bedeckt den Stufenabschnitt 522 des Source-Grabens 441.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann parallel zur Bodenwand des Source-Grabens 441 gebildet werden. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 528, den zweiten Bereich 529 und den Stufenabschnittsbereich 530 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 528 des Tiefbettungsbereichs 455 bedeckt den ersten Abschnitt 523 des Source-Grabens 441. Der erste Bereich 528 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem ersten Abschnitt 523 des Source-Grabens 441 geneigt.
  • Der zweite Bereich 529 des Tiefbettungsbereichs 455 bedeckt den zweiten Abschnitt 524 des Source-Grabens 441. Der zweite Bereich 529 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 524 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 530 des Tiefbettungsbereichs 455 verbindet den ersten Bereich 528 und den zweiten Bereich 529 und bedeckt den Stufenabschnitt 522 des Source-Grabens 441.
  • 58P ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines siebzehnten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58P bezugnehmend, kann der Source-Graben 441 einen oder eine Vielzahl von Stufenabschnitten 522 aufweisen, die am Zwischenabschnitt in Tiefenrichtung aus dem Source-Graben 441 herausragen. Der Source-Graben 441 weist im vorliegenden Konfigurationsbeispiel einen Stufenabschnitt 522 auf.
  • Der Stufenabschnitt 522 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen auf der gleichen Ebene wie die Bodenwand eines Gate-Grabens 431 positioniert. Der Stufenabschnitt 522 kann an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein. Der Stufenabschnitt 522 kann an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein.
  • Genauer gesagt, beinhaltet der Source-Graben 441 einen ersten Abschnitt 523 und einen zweiten Abschnitt 524, die sich in der Öffnungsweite gegenseitig unterscheiden, wobei der Stufenabschnitt 522 als Begrenzung dient. Der erste Abschnitt 523 ist in einem Bereich des Source-Grabens 441 an der Öffnungsseite ausgebildet.
  • Der erste Abschnitt 523 bildet den Öffnungsabschnitt des Source-Grabens 441. Der erste Abschnitt 523 ist in einer konischen Form ausgebildet, die sich in der Öffnungsweite von der Öffnungsseite in Richtung des Stufenabschnitts 522 des Source-Grabens 441 im vorliegenden Konfigurationsbeispiel verengt.
  • Der zweite Abschnitt 524 ist in einem Bereich des Source-Grabens 441 an der Bodenwand ausgebildet. Der zweite Abschnitt 524 bildet die Bodenwand des Source-Grabens 441. Der zweite Abschnitt 524 ragt aus dem Source-Graben 441 in Bezug auf den ersten Abschnitt 523 nach außen.
  • Der zweite Abschnitt 524 beinhaltet den Abschnitt mit einer größeren Öffnungsweite als die Öffnungsweite des ersten Abschnitts 523. Der zweite Abschnitt 524 ist in einer konischen Form ausgebildet, die sich in der Öffnungsweite vom Stufenabschnitt 522 zur Bodenwand des Source-Grabens 441 hin verengt. Die Bodenwand des Source-Grabens 441 kann in einer Form ausgebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist.
  • Der untere Abschnitt des Kontaktbereichs 454 kann in einer Form ausgebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 525, den zweiten Bereich 526 und den Stufenabschnittsbereich 527 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 525 des Kontaktbereichs 454 bedeckt den ersten Abschnitt 523 des Source-Grabens 441. Der erste Bereich 525 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem ersten Abschnitt 523 des Source-Grabens 441 geneigt.
  • Der zweite Bereich 526 des Kontaktbereichs 454 bedeckt den zweiten Abschnitt 524 des Source-Grabens 441. Der zweite Bereich 526 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 524 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 527 des Kontaktbereichs 454 verbindet den ersten Bereich 525 und den zweiten Bereich 526 und bedeckt den Stufenabschnitt 522 des Source-Grabens 441.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann in einer Form gebildet sein, die konvex zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 gebogen ist. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 528, den zweiten Bereich 529 und den Stufenabschnittsbereich 530 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 528 des Tiefbettungsbereichs 455 bedeckt den ersten Abschnitt 523 des Source-Grabens 441. Der erste Bereich 528 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem ersten Abschnitt 523 des Source-Grabens 441 geneigt.
  • Der zweite Bereich 529 des Tiefbettungsbereichs 455 bedeckt den zweiten Abschnitt 524 des Source-Grabens 441. Der zweite Bereich 529 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 524 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 530 des Tiefbettungsbereichs 455 verbindet den ersten Bereich 528 und den zweiten Bereich 529 und bedeckt den Stufenabschnitt 522 des Source-Grabens 441.
  • 58Q ist eine Schnittansicht eines Bereichs, der 54 entspricht, und ist eine Schnittansicht eines achtzehnten Konfigurationsbeispiels von Source-Gräben 441. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 58Q bezugnehmend, kann der Source-Graben 441 einen oder eine Vielzahl von Stufenabschnitten 522 aufweisen, die am Zwischenabschnitt in Tiefenrichtung aus dem Source-Graben 441 herausragen. Der Source-Graben 441 weist im vorliegenden Konfigurationsbeispiel einen Stufenabschnitt 522 auf.
  • Der Stufenabschnitt 522 ist im vorliegenden Konfigurationsbeispiel im Wesentlichen auf der gleichen Ebene wie die Bodenwand eines Gate-Grabens 431 positioniert. Der Stufenabschnitt 522 kann an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein. Der Stufenabschnitt 522 kann an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert sein.
  • Genauer gesagt, beinhaltet der Source-Graben 441 einen ersten Abschnitt 523 und einen zweiten Abschnitt 524, die sich in der Öffnungsweite gegenseitig unterscheiden, wobei der Stufenabschnitt 522 als Begrenzung dient.
  • Der erste Abschnitt 523 ist in einem Bereich des Source-Grabens 441 an der Öffnungsseite ausgebildet. Der erste Abschnitt 523 bildet den Öffnungsabschnitt des Source-Grabens 441. Der erste Abschnitt 523 ist in einer konischen Form ausgebildet, die sich in der Öffnungsweite von der Öffnungsseite in Richtung des Stufenabschnitts 522 des Source-Grabens 441 im vorliegenden Konfigurationsbeispiel verengt.
  • Der zweite Abschnitt 524 ist in einem Bereich des Source-Grabens 441 an der Bodenwand ausgebildet. Der zweite Abschnitt 524 bildet die Bodenwand des Source-Grabens 441. Der zweite Abschnitt 524 ragt aus dem Source-Graben 441 in Bezug auf den ersten Abschnitt 523 nach außen.
  • Der zweite Abschnitt 524 beinhaltet den Abschnitt mit einer größeren Öffnungsweite als die Öffnungsweite des ersten Abschnitts 523. Der zweite Abschnitt 524 ist in einer konischen Form ausgebildet, die sich in der Öffnungsweite vom Stufenabschnitt 522 zur Bodenwand des Source-Grabens 441 hin verengt.
  • Der Gate-Graben 441 kann den vorstehenden Abschnitt 512 aufweisen, der in Richtung der Öffnungsseite an der Bodenwand ragt. Der Abschnitt der Source-Isolierschicht 442 entlang der Bodenwand des Source-Grabens 441 (d.h. der zweite Bereich 442b) kann zur Öffnungsseite entlang des vorstehenden Abschnitts 512 des Source-Grabens 441 herausragen.
  • Der untere Abschnitt des Kontaktbereichs 454 kann in einer konkav gekrümmten Form ausgebildet sein, die in Richtung der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 zurückgesetzt ist. Der Abschnitt des Kontaktbereichs 454 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 525, den zweiten Bereich 526 und den Stufenabschnittsbereich 527 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 525 des Kontaktbereichs 454 bedeckt den ersten Abschnitt 523 des Source-Grabens 441. Der erste Bereich 525 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem ersten Abschnitt 523 des Source-Grabens 441 geneigt.
  • Der zweite Bereich 526 des Kontaktbereichs 454 bedeckt den zweiten Abschnitt 524 des Source-Grabens 441. Der zweite Bereich 526 des Kontaktbereichs 454 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 524 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 527 des Kontaktbereichs 454 verbindet den ersten Bereich 525 und den zweiten Bereich 526 und bedeckt den Stufenabschnitt 522 des Source-Grabens 441.
  • Der untere Abschnitt des Tiefbettungsbereichs 455 kann in einer konkav gekrümmten Form ausgebildet sein, die in Richtung der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 zurückgesetzt ist. Der Abschnitt des Tiefbettungsbereichs 455 entlang der Seitenwand des Source-Grabens 441 kann den ersten Bereich 528, den zweiten Bereich 529 und den Stufenabschnittsbereich 530 in Übereinstimmung mit der Seitenwand des Source-Grabens 441 aufweisen.
  • Der erste Bereich 528 des Tiefbettungsbereichs 455 bedeckt den ersten Abschnitt 523 des Source-Grabens 441. Der erste Bereich 528 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem ersten Abschnitt 523 des Source-Grabens 441 geneigt.
  • Der zweite Bereich 529 des Tiefbettungsbereichs 455 bedeckt den zweiten Abschnitt 524 des Source-Grabens 441. Der zweite Bereich 529 des Tiefbettungsbereichs 455 ist in Bezug auf die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Übereinstimmung mit dem zweiten Abschnitt 524 des Source-Grabens 441 geneigt. Der Stufenabschnittsbereich 530 des Tiefbettungsbereichs 455 verbindet den ersten Bereich 528 und den zweiten Bereich 529 und bedeckt den Stufenabschnitt 522 des Source-Grabens 441.
  • Mit 58A bis 58Q wurden Konfigurationen beschrieben, bei denen die Source-Gräben 441 gemäß dem zweiten Konfigurationsbeispiel bis zum achtzehnten Konfigurationsbeispiel mit den Gate-Gräben 431 gemäß dem ersten Konfigurationsbeispiel (siehe 54) kombiniert werden.
  • Es kann jedoch eine Konfiguration eingenommen werden, bei der ein oder mehrere der Source-Gräben 441 gemäß dem ersten Konfigurationsbeispiel bis zum achtzehnten Konfigurationsbeispiel (siehe 54 und 58A bis 58Q) mit den Gate-Gräben 431 gemäß dem zweiten Konfigurationsbeispiel (siehe 57A) kombiniert werden.
  • Ebenso kann eine Konfiguration eingenommen werden, bei der ein oder mehrere der Source-Gräben 441 gemäß dem ersten Konfigurationsbeispiel bis zum achtzehnten Konfigurationsbeispiel (siehe 54 und 58A bis 58Q) mit den Gate-Gräben 431 gemäß dem dritten Konfigurationsbeispiel (siehe 57B) kombiniert werden.
  • Ebenso kann eine Konfiguration eingenommen werden, bei der ein oder mehrere der Source-Gräben 441 gemäß dem ersten Konfigurationsbeispiel bis zum achtzehnten Konfigurationsbeispiel (siehe 54 und 58A bis 58Q) mit den Gate-Gräben 431 gemäß dem vierten Konfigurationsbeispiel (siehe 57C) kombiniert werden.
  • Ebenso kann eine Konfiguration eingenommen werden, bei der ein oder mehrere der Source-Gräben 441 gemäß dem ersten Konfigurationsbeispiel bis zum achtzehnten Konfigurationsbeispiel (siehe 54 und 58A bis 58Q) mit den Gate-Gräben 431 gemäß dem fünften Konfigurationsbeispiel (siehe 57D) kombiniert werden.
  • Ebenso kann eine Konfiguration eingenommen werden, bei der ein oder mehrere der Source-Gräben 441 gemäß dem ersten Konfigurationsbeispiel bis zum achtzehnten Konfigurationsbeispiel (siehe 54 und 58A bis 58Q) mit den Gate-Gräben 431 gemäß dem sechsten Konfigurationsbeispiel (siehe 57E) kombiniert werden.
  • Außerdem können mindestens zwei oder mehr der Source-Gräben 441 gemäß dem ersten Konfigurationsbeispiel des achtzehnten Konfigurationsbeispiels (siehe 54 und 57A bis 57E) gleichzeitig in der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ausgebildet sein.
  • Andere Konfigurationen der aktiven Seitenwand 464 sollen nun beschrieben werden. Wie in 59A bis 59C dargestellt, kann die aktive Seitenwand 464 eine beliebige Konfiguration annehmen. Die in 59A bis 59C dargestellten Konfigurationen sind Konfigurationen, die durch Anpassung der Behandlungsbedingungen in einem Schritt zum Bilden der aktiven Seitenwand 464 erhalten werden.
  • 59A ist eine vergrößerte Ansicht eines Bereichs entsprechend 56 und eine vergrößerte Ansicht eines zweiten Konfigurationsbeispiels einer aktiven Seitenwand 464. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 59A bezugnehmend, kann die aktive Seitenwand 464 eine geneigte Oberfläche aufweisen, die sich von der aktiven Hauptfläche 461 nach unten zur äußeren Hauptfläche 462 neigt. In diesem Fall kann ein Neigungswinkel θ der aktiven Seitenwand 464 90° überschreiten und nicht mehr als 135° betragen. Der Neigungswinkel θ ist der Winkel, den die aktive Seitenwand 464 mit der aktiven Hauptfläche 461 innerhalb der SiC-Halbleiterschicht 402 einschließt.
  • Der Neigungswinkel θ kann 90° überschreiten und nicht mehr als 120° betragen. Der Neigungswinkel θ kann 90° überschreiten und nicht mehr als 110° betragen. Der Neigungswinkel θ kann 90° überschreiten und nicht mehr als 110° betragen. Der Neigungswinkel θ kann 90° überschreiten und nicht mehr als 100° betragen. Der Neigungswinkel θ kann 90° überschreiten und nicht mehr als 95° betragen.
  • 59B ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines dritten Konfigurationsbeispiels der aktiven Seitenwand 464. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 59B bezugnehmend, kann die aktive Seitenwand 464 einen Erweiterungsabschnitt 541 aufweisen, der auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die äußere Hauptfläche 462 angeordnet ist.
  • Insbesondere wird an einem Eckabschnitt 542, der die aktive Seitenwand 464 und die äußere Hauptfläche 462 verbindet, ein Aussparungsabschnitt 543 gebildet, der auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die äußere Hauptfläche 462 zurückgesetzt ist. Der Erweiterungsabschnitt 541 der aktiven Seitenwand 464 ist durch eine Innenwand des Aussparungsabschnitts 543 gebildet.
  • Die äußere Isolierschicht 481 tritt von oberhalb der äußeren Hauptfläche 462 in den Aussparungsabschnitt 543 ein. Eine Gesamtheit der Seitenwandstruktur 482 kann höher positioniert sein als die äußere Hauptfläche 462 des äußeren Bereichs 407. Die Seitenwandstruktur 482 kann einen Abschnitt aufweisen, der an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die äußere Hauptfläche 462 innerhalb des Aussparungsabschnitts 543 angeordnet ist.
  • 59C ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und eine vergrößerte Ansicht eines vierten Konfigurationsbeispiels der aktiven Seitenwand 464. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 59C bezugnehmend, kann die aktive Seitenwand 464 die Neigungsfläche aufweisen, die sich von der aktiven Hauptfläche 461 nach unten zur äußeren Hauptfläche 462 neigt. In diesem Fall kann der Neigungswinkel θ der aktiven Seitenwand 464 90° überschreiten und nicht mehr als 135° betragen. Der Neigungswinkel θ ist der Winkel, den die aktive Seitenwand 464 mit der aktiven Hauptfläche 461 innerhalb der SiC-Halbleiterschicht 402 einschließt.
  • Der Neigungswinkel θ kann 90° überschreiten und nicht mehr als 120° betragen. Der Neigungswinkel θ kann 90° überschreiten und nicht mehr als 110° betragen. Der Neigungswinkel θ kann 90° überschreiten und nicht mehr als 110° betragen. Der Neigungswinkel θ kann 90° überschreiten und nicht mehr als 100° betragen. Der Neigungswinkel θ kann 90° überschreiten und nicht mehr als 95° betragen.
  • Außerdem kann die aktive Seitenwand 464 den Erweiterungsabschnitt 541 aufweisen, der auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die äußere Hauptfläche 462 positioniert ist. Insbesondere wird an einem Eckabschnitt 542, der die aktive Seitenwand 464 und die äußere Hauptfläche 462 verbindet, ein Aussparungsabschnitt 543 gebildet, der auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die äußere Hauptfläche 462 zurückgesetzt ist. Der Erweiterungsabschnitt 541 der aktiven Seitenwand 464 ist durch die Innenwand des Aussparungsabschnitts 543 gebildet.
  • Die äußere Isolierschicht 481 tritt von oberhalb der äußeren Hauptfläche 462 in den Aussparungsabschnitt 543 ein. Die Gesamtheit der Seitenwandstruktur 482 kann höher als die äußere Hauptfläche 462 positioniert sein. Die Seitenwandstruktur 482 kann einen Abschnitt aufweisen, der an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die äußere Hauptfläche 462 innerhalb des Aussparungsabschnitts 543 angeordnet ist.
  • Andere Konfigurationen der äußeren Hauptfläche 462 sollen nun beschrieben werden. Wie in 60A bis 60C dargestellt, kann die äußere Hauptfläche 462 eine beliebige Konfiguration annehmen. Die in 60A bis 60C dargestellten Konfigurationen sind Konfigurationen, die durch Anpassung der Behandlungsbedingungen in einem Schritt zum Bilden des äußeren Bereichs 407 erhalten werden.
  • 60A ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines zweiten Konfigurationsbeispiels der äußeren Hauptfläche 462. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 60A bezugnehmend, beinhaltet die äußere Hauptfläche 462 des äußeren Bereichs 407 einen oder eine Vielzahl von Vorsprüngen 544, die zur aktiven Hauptflächenseite 461 am Eckabschnitt 542, der die aktive Seitenwand 464 und die äußere Hauptfläche 462 verbindet, herausragen. Ein Beispiel, bei dem ein Vorsprung 544 gebildet wird, ist in 60A dargestellt.
  • Die äußere Isolierschicht 481 bedeckt eine Außenfläche des Vorsprungs 544, im vorliegenden Konfigurationsbeispiel. Die Seitenwandstruktur 482 bedeckt die Außenfläche des Vorsprungs 544 über die äußere Isolierschicht 481. Eine Verringerung der filmbildenden Eigenschaften durch den Vorsprung 544 kann durch die Seitenwandstruktur 482 unterdrückt werden.
  • 60B ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines dritten Konfigurationsbeispiels der äußeren Hauptfläche 462. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 60B bezugnehmend, beinhaltet die äußere Hauptfläche 462 einen Aussparungsabschnitt 545, der in Richtung der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 am Eckabschnitt 542 zurückgesetzt ist, der die aktive Seitenwand 464 und die äußere Hauptfläche 462 verbindet.
  • Die äußere Isolierschicht 481 bedeckt im vorliegenden Konfigurationsbeispiel eine Innenwand des Aussparungsabschnitts 545. Die Seitenwandstruktur 482 füllt den Aussparungsabschnitt 545 über die äußere Isolierschicht 481 aus. Die Verringerung der filmbildenden Eigenschaften durch den Aussparungsabschnitt 545 kann durch die Seitenwandstruktur 482 unterdrückt werden.
  • 60C ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines vierten Konfigurationsbeispiels der äußeren Hauptfläche 462. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 60C bezugnehmend, beinhaltet die äußere Hauptfläche 462 einen Aussparungsabschnitt 545, der in Richtung der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 am Eckabschnitt 542 zurückgesetzt ist, der die aktive Seitenwand 464 und die äußere Hauptfläche 462 verbindet.
  • Die äußere Hauptfläche 462 beinhaltet ferner einen oder eine Vielzahl von Vorsprüngen 546, die von einem unteren Abschnitt des Aussparungsabschnitts 545 nach oben ragen. Ein Beispiel, bei dem ein Vorsprung 546 gebildet wird, ist in 60C dargestellt. Der Vorsprung 546 ragt im vorliegenden Konfigurationsbeispiel höher als die äußere Hauptfläche 462 heraus.
  • Die äußere Isolierschicht 481 bedeckt im vorliegenden Konfigurationsbeispiel die Innenwand des Aussparungsabschnitts 545 und eine Außenfläche des Vorsprungs 546. Die Seitenwandstruktur 482 bedeckt die Außenfläche des Vorsprungs 546 und füllt den Aussparungsabschnitt 545 über die äußere Isolierschicht 481. Die Verringerung der filmbildenden Eigenschaften durch den Aussparungsabschnitt 545 und den Vorsprung 546 kann durch die Seitenwandstruktur 482 unterdrückt werden.
  • Die aktive Seitenwand 464 gemäß dem ersten Konfigurationsbeispiel, dem zweiten Konfigurationsbeispiel, dem dritten Konfigurationsbeispiel und dem vierten Konfigurationsbeispiel können auf die äußere Hauptfläche 462 gemäß dem ersten Konfigurationsbeispiel, dem zweiten Konfigurationsbeispiel, dem dritten Konfigurationsbeispiel oder dem vierten Konfigurationsbeispiel angewendet werden.
  • Das heißt, mit 60A wurde die Konfiguration beschrieben, bei der die aktive Seitenwand 464 gemäß dem ersten Konfigurationsbeispiel (siehe 56) mit der äußeren Hauptfläche 462 gemäß dem zweiten Konfigurationsbeispiel kombiniert wird. Es kann jedoch auch eine Konfiguration eingenommen werden, bei der die aktive Seitenwand 464 gemäß einem der zweiten Konfigurationsbeispiele bis vierten Konfigurationsbeispiele (siehe 59A bis 59C) mit der äußeren Hauptfläche 462 gemäß dem zweiten Konfigurationsbeispiel kombiniert wird.
  • Außerdem wurde mit 60B die Konfiguration beschrieben, bei der die aktive Seitenwand 464 gemäß dem ersten Konfigurationsbeispiel (siehe 56) mit der äußeren Hauptfläche 462 gemäß dem dritten Konfigurationsbeispiel kombiniert wird. Es kann jedoch auch eine Konfiguration eingenommen werden, bei der die aktive Seitenwand 464 gemäß einem der zweiten Konfigurationsbeispiele bis vierten Konfigurationsbeispiele (siehe 59A bis 59C) mit der äußeren Hauptfläche 462 gemäß dem dritten Konfigurationsbeispiel kombiniert wird.
  • Außerdem wurde mit 60C die Konfiguration beschrieben, bei der die aktive Seitenwand 464 gemäß dem ersten Konfigurationsbeispiel (siehe 56) mit der äußeren Hauptfläche 462 gemäß dem vierten Konfigurationsbeispiel kombiniert wird. Es kann jedoch auch eine Konfiguration eingenommen werden, bei der die aktive Seitenwand 464 gemäß einem der zweiten Konfigurationsbeispiele bis vierten Konfigurationsbeispiele (siehe 59A bis 59C) mit der äußeren Hauptfläche 462 gemäß dem vierten Konfigurationsbeispiel kombiniert wird.
  • Weitere Konfigurationen der Seitenwandstruktur 482 werden nun beschrieben. Wie in 61A bis 61F dargestellt, kann die Seitenwandstruktur 482 eine beliebige Konfiguration annehmen. Die in 61A bis 61F dargestellten Konfigurationen sind Konfigurationen, die durch Anpassung der Behandlungsbedingungen in einem Schritt zum Bilden der Seitenwandstruktur 482 erhalten werden.
  • 61A ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines zweiten Konfigurationsbeispiels der Seitenwandstruktur 482. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben. Ein Beispiel, bei dem die Seitenwandstruktur 482 die aktive Seitenwand 464 gemäß dem ersten Konfigurationsbeispiel abdeckt, ist in 61A dargestellt.
  • Auf 61A bezugnehmend, kann sich der Neigungsabschnitt 484 der Seitenwandstruktur 482 in einer Ebene von der aktiven Hauptflächenseite 461 zur äußeren Hauptflächenseite 462 erstrecken. Das heißt, der Neigungsabschnitt 484 der Seitenwandstruktur 482 kann sich in der Querschnittsansicht von 61A geradlinig von der aktiven Hauptflächenseite 461 zur äußeren Hauptflächenseite 462 erstrecken.
  • 61B ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines dritten Konfigurationsbeispiels der Seitenwandstruktur 482. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben. Ein Beispiel, bei dem die Seitenwandstruktur 482 die aktive Seitenwand 464 gemäß dem zweiten Konfigurationsbeispiel abdeckt, ist in 61B dargestellt.
  • Auf 61B bezugnehmend, kann der Neigungsabschnitt 484 der Seitenwandstruktur 482 in einer Form ausgebildet sein, die konvex zu einer der SiC-Halbleiterschicht 402 gegenüberliegenden Seite hingebogen ist.
  • 61C ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines vierten Konfigurationsbeispiels der Seitenwandstruktur 482. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben. Ein Beispiel, bei dem die Seitenwandstruktur 482 die aktive Seitenwand 464 gemäß dem dritten Konfigurationsbeispiel abdeckt, ist in 61C dargestellt.
  • Auf 61C bezugnehmend, kann der Neigungsabschnitt 484 der Seitenwandstruktur 482 einen oder eine Vielzahl von Stufenabschnitten 484a aufweisen, die in Richtung der äußeren Hauptflächenseite 462 zurückgesetzt sind. Der Neigungsabschnitt 484 der Seitenwandstruktur 482 kann als eine Reihe von Treppen gebildet sein, die von der aktiven Hauptfläche 461 zur äußeren Hauptfläche 462 hinabsteigen. A surface area of the inclining portion 484 of the side wall structure 482 is increased by the one or plurality of step portions 484a.
  • Dadurch wird eine Anschlussfläche der oberen Schichtstruktur in Bezug auf die Seitenwandstruktur 482 vergrößert. Dadurch kann eine Verbindungsstärke der oberen Schichtstruktur gegenüber der Seitenwandstruktur 482 erhöht und gleichzeitig die Planheit der oberen Schichtstruktur verbessert werden.
  • 61D ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines fünften Konfigurationsbeispiels der Seitenwandstruktur 482. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben. Ein Beispiel, bei dem die Seitenwandstruktur 482 die aktive Seitenwand 464 gemäß dem vierten Konfigurationsbeispiel abdeckt, ist in 61D dargestellt.
  • Auf 61D bezugnehmend, beinhaltet der geneigte Abschnitt 484 der Seitenwandstruktur 482 eine Vielzahl von erhöhten Abschnitten 484b, die zu einer Außenseite der Seitenwandstruktur 482 hin angehoben sind. Die Oberfläche des Neigungsabschnitts 484 der Seitenwandstruktur 482 wird durch die Vielzahl der erhöhten Abschnitte 484b vergrößert.
  • Die Anschlussfläche der oberen Schichtstruktur gegenüber der Seitenwandstruktur 482 wird dadurch vergrößert. Dadurch kann die Verbindungsstärke der oberen Schichtstruktur gegenüber der Seitenwandstruktur 482 erhöht und gleichzeitig die Planheit der oberen Schichtstruktur verbessert werden.
  • 61E ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines sechsten Konfigurationsbeispiels der Seitenwandstruktur 482. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Ein Beispiel, bei dem die Seitenwandstruktur 482 die äußere Hauptfläche 462 gemäß dem vierten Konfigurationsbeispiel abdeckt, ist in 61E dargestellt. Bezugnehmend auf 61E, kann der Neigungsabschnitt 484 der Seitenwandstruktur 482 in einer Form ausgebildet sein, die konvex zu einer der SiC-Halbleiterschicht 402 gegenüberliegenden Seite hingebogen ist.
  • Ein Stufenabschnitt 547 kann an einem Abschnitt des Neigungsabschnitts 484 der Seitenwandstruktur 482 gebildet sein, der über einem Vorsprung 546 angeordnet ist. Insbesondere beinhaltet die Seitenwandstruktur 482 einen ersten Abschnitt 548, der die aktive Seitenwand 464 abdeckt, und einen zweiten Abschnitt 549, der den Vorsprung 546 abdeckt. Der Stufenabschnitt 547 der Seitenwandstruktur 482 verbindet den ersten Abschnitt 548 und den zweiten Abschnitt 549.
  • 61F ist eine vergrößerte Ansicht eines Bereichs, der 56 entspricht, und ist eine vergrößerte Ansicht eines siebten Konfigurationsbeispiels der Seitenwandstruktur 482. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben. Ein Beispiel, bei dem die Seitenwandstruktur 482 die aktive Seitenwand 464 gemäß dem vierten Konfigurationsbeispiel abdeckt, ist in 61F dargestellt.
  • Auf 61F bezugnehmend, beinhaltet der Neigungsabschnitt 484 der Seitenwandstruktur 482 eine Vielzahl von Aussparungen 484c, die zur Außenseite der Seitenwandstruktur 482 hin zurückgesetzt sind. Die Oberfläche des Neigungsabschnitts 484 der Seitenwandstruktur 482 wird durch die Vielzahl der Aussparungen 484c vergrößert.
  • Die Anschlussfläche der oberen Schichtstruktur gegenüber der Seitenwandstruktur 482 wird dadurch vergrößert. Dadurch kann die Verbindungsstärke der oberen Schichtstruktur gegenüber der Seitenwandstruktur 482 erhöht und gleichzeitig die Planheit der oberen Schichtstruktur verbessert werden.
  • Natürlich kann die Seitenwandstruktur 482 gemäß dem ersten Konfigurationsbeispiele, dem zweiten Konfigurationsbeispiel, dem dritten Konfigurationsbeispiel, dem vierten Konfigurationsbeispiel, dem fünften Konfigurationsbeispiel, dem sechsten Konfigurationsbeispiel und dem siebten Konfigurationsbeispiel auf die äußere Hauptfläche 462 gemäß dem ersten Konfigurationsbeispiel, dem zweiten Konfigurationsbeispiel, dem dritten Konfigurationsbeispiel oder dem vierten Konfigurationsbeispiel angewendet werden.
  • Auch kann die Seitenwandstruktur 482 gemäß dem ersten Konfigurationsbeispiele, dem zweiten Konfigurationsbeispiel, dem dritten Konfigurationsbeispiel, dem vierten Konfigurationsbeispiel, dem fünften Konfigurationsbeispiel, dem sechsten Konfigurationsbeispiel und dem siebten Konfigurationsbeispiel auf die aktive Seitenwand 464 gemäß dem ersten Konfigurationsbeispiel, dem zweiten Konfigurationsbeispiel, dem dritten Konfigurationsbeispiel oder dem vierten Konfigurationsbeispiel angewendet werden.
  • Außerdem kann die Seitenwandstruktur 482 gemäß einem der ersten Konfigurationsbeispiele bis siebten Konfigurationsbeispiele auf eine Konfiguration angewendet werden, die die aktive Seitenwand 464 gemäß einem der ersten Konfigurationsbeispiele bis vierten Konfigurationsbeispiele mit der äußeren Hauptfläche 462 gemäß dem ersten Konfigurationsbeispiel bis vierten Konfigurationsbeispiels kombiniert.
  • Andere Konfigurationen des äußeren Tiefbettungsbereichs 472 sollen nun beschrieben werden. Wie in 62A bis 62C dargestellt, kann der äußere Tiefbettungsbereich 472 eine beliebige Konfiguration annehmen. Die in 62A bis 62C dargestellten Konfigurationen sind Konfigurationen, die durch Anpassung der Behandlungsbedingungen in einem Schritt zum Bilden des äußeren Tiefbettungsbereich 472 erhalten werden.
  • 62A ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines zweiten Konfigurationsbeispiels des äußeren Tiefbettungsbereichs 472. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 62A bezugnehmend, kann sich die innere Umfangskante des äußeren Tiefbettungsbereich 472 bis in eine Nähe des Grenzbereichs zwischen dem aktiven Bereich 406 und dem äußeren Bereich 407 erstrecken. Der äußere Tiefbettungsbereich 472 kann den Grenzbereich zwischen dem aktiven Bereich 406 und dem äußeren Bereich 407 überschreiten. Die innere Umfangskante des äußeren Tiefbettungsbereichs 472 kann den Eckabschnitt 542 abdecken, der die aktive Seitenwand 464 mit der äußeren Hauptfläche 462 verbindet.
  • 62B ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines dritten Konfigurationsbeispiels des äußeren Tiefbettungsbereichs 472. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 62B bezugnehmend, kann sich die innere Umfangskante des äußeren Tiefbettungsbereichs 472 bis in die Nähe des Grenzbereichs zwischen dem aktiven Bereich 406 und dem äußeren Bereich 407 erstrecken. Der äußere Tiefbettungsbereich 472 kann den Grenzbereich zwischen dem aktiven Bereich 406 und dem äußeren Bereich 407 überschreiten.
  • Die innere Umfangskante des äußeren Tiefbettungsbereichs 472 kann den Eckabschnitt 542 abdecken, der die aktive Seitenwand 464 mit der äußeren Hauptfläche 462 verbindet. Die innere Umfangskante des äußeren Tiefbettungsbereichs 472 kann sich weiterhin entlang der aktiven Seitenwand 464 vom Eckabschnitt 542 aus erstrecken und mit dem Körperbereich 426 verbunden sein.
  • 62C ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines vierten Konfigurationsbeispiels des äußeren Tiefbettungsbereichs. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 62C bezugnehmend, kann der äußere Tiefbettungsbereich 472 eine ganze Fläche des Diodenbereichs 471 abdecken. Die äußere Umfangskante des äußeren Tiefbettungsbereichs 472 kann als Teil der Feldbegrenzungsstruktur 473 ausgebildet sein.
  • Andere Konfigurationen der Feldbegrenzungsstruktur 473 sollen nun beschrieben werden. Wie in 63A bis 63D dargestellt, kann die Feldbegrenzungsstruktur 473 eine beliebige Konfiguration annehmen. Die in 63A bis 63D dargestellten Konfigurationen sind Konfigurationen, die durch Anpassung der Behandlungsbedingungen in einem Schritt zum Bilden der Feldbegrenzungsstruktur 473 erhalten werden.
  • 63A ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines zweiten Konfigurationsbeispiels der Feldbegrenzungsstruktur 473. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 63A bezugnehmend, kann die Feldbegrenzungsstruktur 473 durch einen einzigen Feldbegrenzungsbereich 475 gebildet werden. Der einzelne Feldbegrenzungsbereich 475 kann den Diodenbereich 471 abdecken. Der einzelne Feldbegrenzungsbereich 475 kann sich in der Draufsicht mit der Source-Routing-Verdrahtung 414 überschneiden.
  • Eine äußere Umfangskante des Einzelfeldbegrenzungsbereichs 475 kann an den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 in Bezug auf die Source-Routing-Verdrahtung 414 in der Draufsicht positioniert sein. Der einzelne Feldbegrenzungsbereich 475 kann von dem Ankerloch 495 exponiert sein. Offensichtlich kann sich der einzelne Feldbegrenzungsbereich 475 in der Draufsicht mit der Source-Routing-Verdrahtung 414 überschneiden.
  • 63B ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines dritten Konfigurationsbeispiels der Feldbegrenzungsstruktur 473. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 63B bezugnehmend, kann die Feldbegrenzungsstruktur 473 durch einen einzigen Feldbegrenzungsbereich 475 gebildet werden. Der einzelne Feldbegrenzungsbereich 475 kann mit Abständen vom Diodenbereich 471 gebildet sein.
  • Der einzelne Feldbegrenzungsbereich 475 kann sich in der Draufsicht mit der Source-Routing-Verdrahtung 414 überschneiden. Eine äußere Umfangskante des einzelne Feldbegrenzungsbereich 475 kann an den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 in Bezug auf die Source-Routing-Verdrahtung 414 in der Draufsicht positioniert sein.
  • Die äußere Umfangskante des einzelne Feldbegrenzungsbereich 475 kann an den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 in Bezug auf die Source-Routing-Verdrahtung 414 in der Draufsicht positioniert sein. Der einzelne Feldbegrenzungsbereich 475 kann von dem Ankerloch 495 exponiert sein. Offensichtlich kann sich der einzelne Feldbegrenzungsbereich 475 in der Draufsicht mit der Source-Routing-Verdrahtung 414 überschneiden.
  • 63C ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines vierten Konfigurationsbeispiels der Feldbegrenzungsstruktur 473. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 63C bezugnehmend, beinhaltet die Feldbegrenzungsstruktur 473 eine Vielzahl (z.B. nicht weniger als zwei und nicht mehr als zwanzig) der Feldbegrenzungsbereiche. Die Feldbegrenzungsstruktur 473 beinhaltet die Feldbegrenzungsbereichsgruppe mit der Vielzahl von (fünf) Feldbegrenzungsbereichen 475A, 475B, 475C, 475D und 475E im vorliegenden Konfigurationsbeispiel.
  • Der Feldbegrenzungsbereich 475A auf der innersten Seite der Feldbegrenzungsbereiche 475A bis 475E ist im vorliegenden Konfigurationsbeispiel mit einem Abstand von dem Diodenbereich 471 gebildet.
  • 63D ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines fünften Konfigurationsbeispiels der Feldbegrenzungsstruktur 473. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 63D bezugnehmend, beinhaltet die Feldbegrenzungsstruktur 473 eine Vielzahl (z.B. nicht weniger als zwei und nicht mehr als zwanzig) der Feldbegrenzungsbereiche. Einige der Vielzahl von Feldbegrenzungsbereichen können von dem Ankerloch 495 exponiert sein.
  • Die Feldbegrenzungsstruktur 473 beinhaltet die Feldbegrenzungsbereichsgruppe mit der Vielzahl von (fünf) Feldbegrenzungsbereichen 475A, 475B, 475C, 475D und 475E im vorliegenden Konfigurationsbeispiel. Die Feldbegrenzungsbereiche 475F, 475G und 475H der Feldbegrenzungsbereiche 475A bis 475H sind im vorliegenden Konfigurationsbeispiel von dem Ankerloch 495 exponiert.
  • Der Feldbegrenzungsbereich 475A auf der innersten Seite der Feldbegrenzungsbereiche 475A bis 475E ist im vorliegenden Konfigurationsbeispiel mit einem Abstand von dem Diodenbereich 471 gebildet. Der Feldbegrenzungsbereich 475A auf der innersten Seite kann mit dem Diodenbereich 471 verbunden sein.
  • Andere Konfigurationen des Ankerlochs 495 sollen nun beschrieben werden. Wie in 64A bis 64D dargestellt, kann das Ankerloch 495 eine beliebige Konfiguration annehmen. Die in 64A bis 64D dargestellten Konfigurationen sind Konfigurationen, die durch Anpassung der Behandlungsbedingungen in einem Schritt zum Bilden des Ankerlochs 495 erhalten werden.
  • 64A ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines zweiten Konfigurationsbeispiels des Ankerlochs 495. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 64A bezugnehmend, kann das Ankerloch 495 eine Vielzahl (zwei oder mehr) von Ankerlöchern 495 beinhalten. Die Ankerlöcher 495 beinhalten im vorliegenden Konfigurationsbeispiel ein erstes Ankerloch 495A und ein zweites Ankerloch 495B. Das erste Ankerloch 495A und das zweite Ankerloch 495B werden mit einem Abstand in einer Richtung weg vom aktiven Bereich 406 gebildet.
  • Das erste Ankerloch 495A exponiert die erste Hauptfläche 403 (äußere Hauptfläche 462) der SiC-Halbleiterschicht 402. Das erste Ankerloch 495A erstreckt sich als Bandform entlang des aktiven Bereichs 406 in der Draufsicht. Das erste Ankerloch 495A ist in endloser Form (qudrilaterale Ringform) ausgebildet, die den aktiven Bereich 406 in der Draufsicht im vorliegenden Konfigurationsbeispiel umgibt.
  • Das zweite Ankerloch 495B ist in einem Bereich an den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 in Bezug auf das erste Ankerloch 495A ausgebildet. Das zweite Ankerloch 495B exponiert die erste Hauptfläche 403 (äußere Hauptfläche 462) der SiC-Halbleiterschicht 402.
  • Das zweite Ankerloch 495B erstreckt sich als Bandform entlang des aktiven Bereichs 406 in der Draufsicht. Das zweite Ankerloch 495B ist in endloser Form (qudrilaterale Ringform) ausgebildet, die das erste Ankerloch 495A in der Draufsicht im vorliegenden Konfigurationsbeispiel umgibt.
  • Die Passivierungsschicht 503 tritt von oberhalb über die Zwischenschichtisolierschicht 491 in das erste Ankerloch 495A und das zweite Ankerloch 495B ein. Die Passivierungsschicht 503 ist mit der ersten Hauptfläche 403 (äußere Hauptfläche 462) der SiC-Halbleiterschicht 402 innerhalb des ersten Ankerlochs 4 95A und des zweiten Ankerlochs 495B verbunden.
  • Eine Vielzahl von Aussparungen, die in Übereinstimmung mit dem ersten Ankerloch 495A und mit dem zweiten Ankerloch 495B zurückgesetzt sind, ist in einem Bereich der Außenfläche der Passivierungsschicht 503 ausgebildet, der über dem ersten Ankerloch 495A und dem zweiten Ankerloch 495B angeordnet ist.
  • Die Harzschicht 416 weist eine Vielzahl von Ankerabschnitten auf, die in die Vielzahl von Aussparungen der Passivierungsschicht 503 im äußeren Bereich 407 eintreten. Die Verbindungsstärke der Harzschicht 416 gegenüber der Passivierungsschicht 503 wird durch die Vielzahl von Ankerabschnitten der Harzschicht 416 verbessert. Das Ablösen der Harzschicht 416 wird dadurch unterdrückt.
  • 64B ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines dritten Konfigurationsbeispiels des Ankerlochs 495. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 64B bezugnehmend, beinhaltet das Ankerloch 495 einen Ankeraussparungsabschnitt 550, der in Richtung der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402, in der ersten Hauptfläche 403 (äußere Hauptfläche 462) der SiC-Halbleiterschicht 402 zurückgesetzt ist. Das heißt, das Ankerloch 495 wird durch Graben in der Zwischenschichtisolierschicht 491, der äußeren Isolierschicht 481 und eines Oberflächenschichtabschnitts der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet.
  • Die Passivierungsschicht 503 tritt von oberhalb der Zwischenschichtisolierschicht 491 in das Ankerloch 495 ein. Die Passivierungsschicht 503 kontaktiert die SiC-Halbleiterschicht 402 innerhalb des Ankeraussparungsabschnitts 550. In einem Bereich einer Außenfläche der Passivierungsschicht 503, die über dem Ankerloch 495 angeordnet ist, ist die Aussparung in Übereinstimmung mit dem Ankerloch 495 ausgebildet.
  • Die Harzschicht 416 weist den Ankerabschnitt auf, der in die Aussparung der Passivierungsschicht 503 im äußeren Bereich 407 eintritt. Die Verbindungsstärke der Harzschicht 416 gegenüber der Passivierungsschicht 503 wird durch den Ankerabschnitt der Harzschicht 416 verbessert. Das Ablösen der Harzschicht 416 wird dadurch unterdrückt.
  • 64C ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine vergrößerte Ansicht eines vierten Konfigurationsbeispiels des Ankerlochs 495. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 64C bezugnehmend, exponiert das Ankerloch 495 im vorliegenden Konfigurationsbeispiel die äußere Isolierschicht 481.
  • Die Passivierungsschicht 503 tritt von oberhalb der Zwischenschichtisolierschicht 491 in das Ankerloch 495 ein. Innerhalb des Ankerlochs 495 ist die Passivierungsschicht 503 mit der äußeren Isolierschicht 481 verbunden. In einem Bereich einer Außenfläche der Passivierungsschicht 503, die über dem Ankerloch 495 angeordnet ist, ist die Aussparung in Übereinstimmung mit dem Ankerloch 495 ausgebildet.
  • Die Harzschicht 416 weist im äußeren Bereich 407 den Ankerabschnitt auf, der in die Aussparung der Passivierungsschicht 503 eintritt. Die Verbindungsstärke der Harzschicht 416 gegenüber der Passivierungsschicht 503 wird durch den Ankerabschnitt der Harzschicht 416 verbessert. Das Ablösen der Harzschicht 416 wird dadurch unterdrückt.
  • 64D ist eine Draufsicht auf einen Bereich, der 50 entspricht und ist eine Draufsicht auf ein fünftes Konfigurationsbeispiel des Ankerlochs 495. Im Folgenden sind für bereits beschriebene Strukturen die gleichen Symbole verwendet und deren Beschreibung ist weggelassen und nur neu auftretende Strukturen sind beschreiben.
  • Auf 64D bezugnehmend, beinhaltet das Ankerloch 495 eine erste Ankerlochgruppe 551 und eine zweite Ankerlochgruppe 552.
  • Die erste Ankerlochgruppe 551 beinhaltet eine Vielzahl von ersten Ankerlöchern 495C. Die ersten Ankerlöcher 495C sind mit Abständen entlang einer ersten Linie 553 im äußeren Bereich 407 gebildet.
  • Die erste Linie 553 ist auf eine endlose Form (qudrilaterale Ringform) ausgerichtet, die den aktiven Bereich 406 umgibt. Die ersten Ankerlöcher 495C werden so mit Abständen gebildet, dass sie den aktiven Bereich 406 umgeben.
  • Die ersten Ankerlöcher 495C können mit Abständen als Punktmuster oder als Bandmuster ausgebildet sein. Das ersten Ankerlöcher 495C exponiert die erste Hauptfläche 403 (äußere Hauptfläche 462) der SiC-Halbleiterschicht 402.
  • Die zweite Ankerlochgruppe 552 beinhaltet eine Vielzahl von zweiten Ankerlöchern 495D. Die zweiten Ankerlöcher 495D werden mit Abständen entlang einer zweiten Linie 554 gebildet, die in einem von der ersten Linie 553 abweichenden Bereich des äußeren Bereichs 407 angeordnet ist.
  • Die zweite Linie 554 ist in einem Bereich an den Seitenflächenseiten 405A bis 405D der SiC-Halbleiterschicht 402 in Bezug auf die erste Linie 553 angeordnet. Die zweite Linie 554 ist auf eine endlose Form (qudrilaterale Ringform) ausgerichtet, die die erste Linie 553 umgibt. Die zweiten Ankerlöcher 495D werden so mit Abständen gebildet, dass sie den aktiven Bereich 406 umgeben.
  • Die Vielzahl der zweiten Ankerlöcher 495D kann mit Abständen als Punktmuster oder als Bandmuster ausgebildet sein. Das zweite Ankerlöcher 495D exponieren die erste Hauptfläche 403 (äußere Hauptfläche 462) der SiC-Halbleiterschicht 402.
  • Die Passivierungsschicht 503 tritt von oberhalb der Zwischenschichtisolierschicht 491 in die erste Ankerlochgruppe 551 und die zweite Ankerlochgruppe 552 ein. Die Passivierungsschicht 503 ist mit der ersten Hauptfläche 403 (äußere Hauptfläche 462) der SiC-Halbleiterschicht 402 innerhalb der ersten Ankerlochgruppe 551 und der zweiten Ankerlochgruppe 552 verbunden.
  • Eine Vielzahl von Aussparungen, die in Übereinstimmung mit der ersten Ankerlochgruppe 551 und der zweiten Ankerlochgruppe 552 zurückgesetzt sind, sind in einem Bereich der Außenfläche der Passivierungsschicht 503 ausgebildet, die oberhalb der ersten Ankerlochgruppe 551 und der zweiten Ankerlochgruppe 552 angeordnet ist.
  • Die Harzschicht 416 weist eine Vielzahl von Ankerabschnitten auf, die in die Vielzahl von Aussparungen der Passivierungsschicht 503 im äußeren Bereich 407 eintreten. Die Verbindungsstärke der Harzschicht 416 gegenüber der Passivierungsschicht 503 wird durch die Vielzahl von Ankerabschnitten der Harzschicht 416 verbessert. Das Ablösen der Harzschicht 416 wird dadurch unterdrückt.
  • Die Ankerlöcher 495 gemäß dem ersten Konfigurationsbeispiel bis zum fünften Konfigurationsbeispiel können auf jede Weise miteinander kombiniert werden. Das Ankerloch 495, das mindestens zwei Merkmale unter den Merkmalen der Ankerlöcher 495 gemäß dem ersten Konfigurationsbeispiel bis zum fünften Konfigurationsbeispiel beinhaltet, kann gebildet werden.
  • In 49 bis 64D wurden verschiedene Konfigurationsbeispiele für verschiedene Strukturen dargestellt und die in 49 bis 64D dargestellten Konfigurationsbeispiele können beliebig miteinander kombiniert werden. Das heißt, eine Konfiguration, in der die in 49 bis 64D dargestellten Merkmale kombiniert sind, kann auf jede Weise oder in jeder Konfiguration übernommen werden.
  • 65A bis 65Z sind vergrößerte Ansichten eines Bereichs, der 54 entspricht, und sind vergrößerte Ansichten eines Beispiels für ein Verfahren zur Herstellung der in 49 dargestellten Halbleitervorrichtung 401. 66A bis 66Z sind Schnittbilder eines Bereichs, der 55 entspricht, und sind Schnittbilder des Beispiels des in 49 dargestellten Verfahrens zur Herstellung der Halbleitervorrichtung 401.
  • Zunächst wird unter Bezugnahme auf 65A und 66A ein n+-artiger SiC-Halbleiterwafer 601 als Basis für das n+-artige SiC-Halbleitersubstrat 421 vorbereitet. Der SiC-Halbleiterwafer 601 weist auf einer Seite eine erste Wafer-Hauptfläche 602 und auf einer anderen Seite eine zweite Wafer-Hauptfläche 603 auf.
  • Anschließend wird unter Bezugnahme auf 65B und 66B die SiC-Epitaxialschicht 422 auf der ersten Wafer-Hauptfläche 602 des SiC-Halbleiterwafers 601 gebildet. Die SiC-Epitaxialschicht 422 wird gebildet, indem SiC von oben auf die erste Wafer-Hauptfläche 602 des SiC-Halbleiterwafers 601 nach einem epitaktischen Wachstumsverfahren aufgewachsen wird.
  • Im vorliegenden Schritt wird die SiC-Epitaxialschicht 422 mit dem hochkonzentrierten Bereich 422a und dem niedrigkonzentrierten Bereich 422b durch Einstellen einer Einleitungsmenge der n-artigen Verunreinigung gebildet. Dabei wird die SiC-Halbleiterschicht 402 mit dem SiC-Halbleitersubstrat 601 und der SiC-Epitaxialschicht 422 gebildet. Die SiC-Halbleiterschicht 402 beinhaltet die erste Hauptfläche 403 und die zweite Hauptfläche 404. Im Folgenden ist eine Beschreibung unter Verwendung der SiC-Halbleiterschicht 402, der ersten Hauptfläche 403 und der zweiten Hauptfläche 404 angegeben.
  • Anschließend wird unter Bezugnahme auf 65C und 66C der p-artige Körperbereich 426 im Oberflächenschichtabschnitt der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Im vorliegenden Schritt wird der Körperbereich 426 über eine gesamte Fläche des Oberflächenschichtabschnitts der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Der Körperbereich 426 wird durch Einbringen der p-artigen Verunreinigung in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet.
  • Anschließend werden unter Bezugnahme auf 65D und 66D die n+-artigen Source-Bereiche 453 im Oberflächenschichtabschnitt des Körperbereichs 426 gebildet. Die Source-Bereiche 453 werden durch Einbringen der n-artigen Verunreinigung in den Oberflächenschichtabschnitt des Körperbereichs 426 gebildet. Im vorliegenden Schritt wird der Source-Bereich 453 über die gesamte Fläche des Oberflächenschichtabschnitts der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet.
  • Anschließend wird unter Bezugnahme auf 65E und 66E eine Hartmaske 604 auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Die Hartmaske 604 kann Siliziumoxid beinhalten.
  • Die Hartmaske 604 kann durch ein CVD-Verfahren (Chemical Vapor Deposition) oder ein thermisches Oxidationsverfahren gebildet werden. Im vorliegenden Schritt wird die Hartmaske 604 durch das Verfahren der thermischen Oxidationsbehandlung gebildet.
  • Anschließend wird unter Bezugnahme auf 65F und 66F eine Resistmaske 605 mit einem vorgegebenen Muster auf der Hartmaske 604 gebildet. Die Resistmaske 605 weist selektiv eine Vielzahl von Öffnungen 606 auf, die Bereiche freilegen, an denen die Gate-Gräben 431, die Source-Gräben 441 und der äußere Bereich407 zu bilden sind.
  • Anschließend werden unnötige Teile der SiC-Halbleiterschicht 402 durch ein Ätzverfahren (z.B. ein Trockenätzverfahren) über die Resistmaske 605 entfernt. Im vorliegenden Schritt werden unnötige Teile der SiC-Epitaxialschicht 422 entfernt.
  • Dabei werden die Gate-Gräben 431 und die Source-Gräben 441 gebildet. Außerdem wird dadurch der äußere Bereich 407 gebildet, der auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf den aktiven Bereich 406 zurückgesetzt ist. Außerdem wird dadurch die aktive Mesa 463 gebildet.
  • Anschließend wird unter Bezugnahme auf 65G und 66G die Resistmaske 605 entfernt.
  • Anschließend wird unter Bezugnahme auf 65H und 66H eine Maske 607 gebildet. Die Maske 607 füllt die Gate-Gräben 431, die Source-Gräben 441 und den äußeren Bereich 407 und bedeckt die erste Hauptfläche 403 der SiC-Halbleiterschicht 402. Die Maske 607 weist eine geschichtete Struktur auf, die eine Polysiliziumschicht 608 und eine Isolierschicht 609 beinhaltet. Die Isolierschicht 609 enthält Siliziumoxid.
  • Die Polysiliziumschicht 608 kann durch ein CVD-Verfahren gebildet werden. Die Isolierschicht 609 kann durch ein CVD-Verfahren oder ein Verfahren zur thermischen Oxidationsbehandlung gebildet werden. Im vorliegenden Schritt wird die Isolierschicht 609 durch Durchführen des Verfahrens der thermischen Oxidationsbehandlung auf der Polysiliziumschicht 608 gebildet.
  • Anschließend wird unter Bezugnahme auf 651 und 661 eine Resistmaske 610 mit einem vorgegebenen Muster auf der Maske 607 gebildet. Die Resistmaske 610 weist selektiv eine Vielzahl von Öffnungen 611 auf, die Abschnitte der Maske 607, die die Source-Gräben 441 bedecken, und Abschnitte der Maske 607, die den äußeren Bereich 407 bedecken, freigeben.
  • Anschließend werden unnötige Teile der Maske 607 durch ein Ätzverfahren (z.B. ein Trockenätzverfahren) über die Resistmaske 610 entfernt. Die Source-Gräben 441 und der äußere Bereich 407 werden dabei von der Resistmaske 610 und der Maske 607 exponiert.
  • Anschließend wird unter Bezugnahme auf 65G und 66G die Resistmaske 610 entfernt. Anschließend werden unnötige Teile der SiC-Halbleiterschicht 402 durch ein Ätzverfahren (z.B. ein Trockenätzverfahren) über die Resistmaske 607 entfernt. Dabei werden die Source-Gräben 441 und der äußere Bereich 407 weiter eingegraben.
  • Im vorliegenden Schritt werden die Source-Gräben 441 und der äußere Bereich 407 mit der Maske 607 weiter eingegraben. Die Source-Gräben 441 und der äußere Bereich 407 können jedoch auch nur mit der Resistmaske 610 und ohne Verwendung der Maske 607 weiter eingegraben werden.
  • Anschließend wird unter Bezugnahme auf 65K und 66K auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 eine Resistmaske 612 mit einem vorgegebenen Muster gebildet. Die Resistmaske 612 weist eine Öffnung 613 auf, die den aktiven Bereich 406 selektiv exponiert, und eine Öffnung 614, die den äußeren Bereich 407 selektiv exponiert.
  • Genauer gesagt, exponiert die Öffnung 613 einen Bereich des aktiven Bereichs 406, in dem die Tiefbettungsbereiche 455 und der Umfangskanten-Tiefbettungsbereich 459 zu bilden sind. Genauer gesagt, exponiert die Öffnung 614 einen Bereich des äußeren Bereichs 407, in dem der äußere Tiefbettungsbereich 472 ausgebildet werden soll.
  • Anschließend werden die Tiefbettungsbereiche 455, der Umfangskanten-Tiefbettungsbereich 459 und der äußere Tiefbettungsbereich 472 im Oberflächenschichtabschnitt der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Die Tiefbettungsbereiche 455, der Umfangskanten-Tiefbettungsbereich 459 und der äußere Tiefbettungsbereich 472 werden durch Einbringen der p-artigen Verunreinigung in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Die p-artige Verunreinigung wird über die Maske 607 und die Resistmaske 612 in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 eingebracht.
  • Anschließend werden unter Bezugnahme auf 65L und 66L die Maske 607 und die Resistmaske 612 entfernt.
  • Anschließend wird unter Bezugnahme auf 65M und 66M auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 403 eine Resistmaske 615 mit einem vorgegebenen Muster gebildet. Die Resistmaske 615 weist selektiv eine Vielzahl von Öffnungen 616 auf, die einen Bereich exponieren, in dem die Feldbegrenzungsstruktur 473 gebildet werden soll.
  • Anschließend wird die Feldbegrenzungsstruktur 473 im Oberflächenschichtabschnitt der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Die Feldbegrenzungsstruktur 473 wird durch Einbringen der p-artigen Verunreinigung in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Die p-artige Verunreinigung wird über die Resistmaske 612 in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 eingebracht. Anschließend wird die Resistmaske 615 entfernt.
  • Anschließend wird unter Bezugnahme auf 65N und 66N auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 eine Resistmaske 617 mit einem vorgegebenen Muster gebildet. Die Resistmaske 617 weist selektiv eine Vielzahl von Öffnungen 618 auf, die Bereiche exponieren, in denen die Kontaktbereiche 454 und der Diodenbereich 471 zu bilden sind.
  • Anschließend werden die Kontaktbereiche 454 und der Diodenbereich 471 im Oberflächenschichtabschnitt der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Die Kontaktbereiche 454 und der Diodenbereich 471 werden durch Einbringen der p-artigen Verunreinigung in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Die p-artige Verunreinigung wird über die Resistmaske 617 in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 eingebracht. Anschließend wird die Resistmaske 617 entfernt.
  • Anschließend wird unter Bezugnahme auf 65O und 66O eine Basisisolierschicht 619 als Basis der Gate-Isolierschicht 434, der Source-Isolierschicht 442 und der äußeren Isolierschicht 481 auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Die Basisisolierschicht 619 kann Siliziumoxid beinhalten.
  • Die Isolierschicht 619 kann durch ein CVD-Verfahren oder ein Verfahren zur thermischen Oxidationsbehandlung gebildet werden. Im vorliegenden Schritt werden Abschnitte der Basisisolierschicht 619, die die Seitenwand der Gate-Gräben 431 abdecken, und Abschnitte der Basisisolierschicht 619, die die Seitenwand der Source-Gräben 441 abdecken, dünner ausgebildet als andere Abschnitte.
  • Außerdem werden in diesem Schritt Abschnitte der Basisisolierschicht 619, die die Öffnungskantenabschnitte 432 der Gate-Gräben 431 und Abschnitte der Basisisolierschicht 619, die die Öffnungskantenabschnitte 457 der Source-Gräben 441 abdecken, dicker ausgebildet als andere Abschnitte.
  • Die Basisisolierschicht 619 mit einer derartigen Konfiguration wird durch Anpassung der Bedingungen eines CVD-Verfahrens oder eines Verfahrens zur thermischen Oxidation gebildet. So können beispielsweise vorgegebene Bedingungen wie Gasdurchsatz, Gasart, Gasverhältnis, Gaszufuhrzeit, Umgebungstemperatur usw. in der CVD-Methode oder der thermischen Oxidationsbehandlung angepasst werden.
  • Anschließend wird unter Bezugnahme auf 65P und 66P eine Basisleitschicht 620 als Basis der Gate-Elektrodenschichten 435, der Gate-Verdrahtungsschicht 436 und der Source-Elektrodenschichten 443 auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Die Basisleitschicht 620 füllt die Gate-Gräben 431, die Source-Gräben 441 und den äußeren Bereich 407 und bedeckt die erste Hauptfläche 403 der SiC-Halbleiterschicht 402.
  • Die Basisleitschicht 620 kann ein Polysilizium beinhalten. Die Basisleitschicht 620 kann durch ein CVD-Verfahren gebildet werden. Das CVD-Verfahren kann ein LP-CVD-Verfahren (Niederdruck-CVD) sein.
  • Anschließend werden unter Bezugnahme auf 65Q und 66Q unnötige Teile der Basisleitschicht 620 entfernt. Die unnötigen Abschnitte der Basisleitschicht 620 werden entfernt, bis die Basisisolierschicht 619 freigelegt ist. Die unnötigen Abschnitte der Basisleitschicht 620 können durch ein Rückätzverfahren unter Verwendung der Basisisolierschicht 619 als Ätzstoppschicht entfernt werden.
  • Die unnötigen Abschnitte der Basisleitschicht 620 werden durch ein Ätzverfahren (z.B. ein Nassätzverfahren) über eine Maske (nicht dargestellt) mit einem vorgegebenen Muster entfernt. Dabei werden die Gate-Elektrodenschichten 435, die Gate-Verdrahtungsschicht 436 und die Source-Elektrodenschichten 443 gebildet.
  • Weiterhin verbleibt im vorliegenden Schritt ein Abschnitt der Basisleitschicht 620 in einem haftenden Zustand an der aktiven Seitenwand 464, die die aktive Hauptfläche 461 des aktiven Bereichs 406 und die äußere Hauptfläche 462 des äußeren Bereichs 407 verbindet.
  • Die Seitenwandstruktur 482 wird durch den verbleibenden Abschnitt der Basisleitschicht 620 gebildet. Die Seitenwandstruktur 482 ist selbstausrichtend in Bezug auf die aktive Hauptfläche 461 des aktiven Bereichs 406 ausgebildet.
  • Anschließend wird unter Bezugnahme auf 65R und 66R die Zwischenschichtisolierschicht 491 auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Die Zwischenschichtisolierschicht 491 bedeckt den aktiven Bereich 406 und den äußeren Bereich 407 insgesamt. Die Zwischenschichtisolierschicht 491 kann Siliziumoxid oder Siliziumnitrid beinhalten. Die Zwischenschichtisolierschicht 491 kann durch ein CVD-Verfahren gebildet werden.
  • Anschließend wird unter Bezugnahme auf 65S und 66S eine Resistmaske 621 mit einem vorgegebenen Muster auf der Zwischenschichtisolierschicht 491 gebildet. Die Resistmaske 621 weist selektiv eine Vielzahl von Öffnungen 622 auf, in denen das Gate-Kontaktloch 492, die Source-Kontaktlöcher 493, das Diodenkontaktloch 494 und das Ankerloch 495 ausgebildet werden sollen.
  • Anschließend werden unnötige Teile der Zwischenlagenisolierschicht 491 entfernt. Die unnötigen Abschnitte der Zwischenschichtisolierschicht 491 können durch ein Ätzverfahren (z.B. ein Trockenätzverfahren) über die Maske 621 entfernt werden.
  • Anschließend werden unter Bezugnahme auf 65T und 66T unnötige Teile der von der Zwischenlagenisolierschicht 491 freiliegenden Basisisolierschicht 619 entfernt. Die unnötigen Teile der Basisisolierschicht 619 können durch ein Ätzverfahren (z.B. ein Trockenätzverfahren) entfernt werden.
  • Die Basisisolierschicht 619 wird dabei in die Gate-Isolierschicht 434, die Source-Isolierschicht 442 und die äußere Isolierschicht 481 unterteilt. Außerdem sind das Gate-Kontaktloch 492, die Source-Kontaktlöcher 493, das Diodenkontaktloch 494 und das Ankerloch 495 in der Zwischenschichtisolierschicht 491 ausgebildet.
  • Weiterhin werden im vorliegenden Schritt die Source-Untergräben 456, die mit den Source-Gräben 441 in Verbindung stehen, in Bereichen der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 entlang der oberen Endabschnitte der Source-Elektrodenschichten 443 gebildet.
  • Genauer gesagt, wird der Source-Untergraben 456 durch Graben in den oberen Endabschnitt der Source-Isolierschicht 442 und den oberen Endabschnitt der Source-Elektrodenschicht 443 von der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet.
  • Danach können die Öffnungskantenabschnitte des Gate-Kontaktlochs 492, der Source-Kontaktlöcher 493, des Diodenkontaktlochs 494 und des Ankerlochs 495 durch ein Wärmebehandlungsverfahren auf konvex gekrümmte Formen gerundet werden.
  • Anschließend wird unter Bezugnahme auf 65U und 66U eine Basiselektrodenschicht 623 als Basis der Hauptoberflächen-Gate-Elektrode 408 und der Hauptoberflächen-Source-Elektrode 409 auf der Zwischenschichtisolierschicht 491 gebildet. Im vorliegenden Schritt wird die Basiselektrodenschicht 623 mit einer geschichteten Struktur, die die Barrierenelektrodenschicht 501 und die Hauptelektrodenschicht 502 beinhaltet, gebildet.
  • Im vorliegenden Schritt wird zunächst die Barrierenelektrodenschicht 501 auf der Zwischenschichtisolierschicht 491 gebildet. Die Barrierenelektrodenschicht 501 beinhaltet einen Schritt zum Bilden der Titanschicht und der Titannitridschicht in dieser Reihenfolge von oberhalb der Zwischenschichtisolierschicht 491. Die Titanschicht und die Titannitridschicht können durch ein Sputterverfahren gebildet werden. Eine Barrierenelektrodenschicht 501 mit einer einschichtigen Struktur, die aus der Titanschicht oder der Titannitridschicht besteht, kann gebildet werden.
  • Anschließend wird die Hauptelektrodenschicht 502 auf der Barrierenelektrodenschicht 501 gebildet. Die Hauptelektrodenschicht 502 kann eine Aluminium-Silizium-Kupfer-Legierung beinhalten. Die Hauptelektrodenschicht 502 kann durch ein Sputterverfahren gebildet werden.
  • Anschließend wird unter Bezugnahme auf 65V und 66V eine Resistmaske 624 mit einem vorgegebenen Muster auf der Zwischenschichtisolierschicht 491 gebildet. Die Resistmaske 624 deckt selektiv Bereiche der Basiselektrodenschicht 623 ab, in denen die Hauptoberflächen-Gate-Elektrode 408 und die Hauptoberflächen-Source-Elektrode 409 gebildet werden sollen.
  • Anschließend werden unnötige Teile der Basiselektrodenschicht 623 entfernt. Die unnötigen Teile der Basiselektrodenschicht 623 können durch ein Ätzverfahren (z.B. ein Nassätzverfahren) über die Resistmaske 624 entfernt werden. Die Basiselektrodenschicht 623 wird dabei in die Hauptoberflächen-Gate-Elektrode 408 und die Hauptoberflächen-Source-Elektrode 409 unterteilt. Anschließend wird die Resistmaske 624 entfernt.
  • Anschließend wird unter Bezugnahme auf 65W und 66W die Passivierungsschicht 503 auf der Zwischenschichtisolierschicht 491 gebildet. Die Passivierungsschicht 503 deckt den aktiven Bereich 406 und den äußeren Bereich 407 insgesamt ab. Die Passivierungsschicht 503 kann Siliziumoxid und/oder Siliziumnitrid beinhalten. Die Passivierungsschicht 503 kann durch ein CVD-Verfahren gebildet werden.
  • Anschließend werden unnötige Teile der Passivierungsschicht 503 durch ein Ätzverfahren über eine Resistmaske (nicht dargestellt) mit einem vorgegebenen Muster entfernt. Die Gate-Sub-Pad-Öffnung 504 und die Source-Sub-Pad-Öffnung 505 werden dabei in der Passivierungsschicht 503 geöffnet.
  • Anschließend wird unter Bezugnahme auf 65X und 66X die Harzschicht 416 auf die Passivierungsschicht 503 aufgebracht. Die Harzschicht 416 bedeckt den aktiven Bereich 406 und den äußeren Bereich 407 insgesamt. Die Harzschicht 416 kann das Polybenzoxazol als Beispiel für das lichtempfindliche Harz vom positiven Typ beinhalten.
  • Anschließend wird die Harzschicht 416 selektiv exponiert und anschließend entwickelt. Die Gate-Pad-Öffnung 417 und die Source-Pad-Öffnung 418 werden dadurch in der Harzschicht 416 gebildet. Außerdem sind die „Scheidstraßen“ entlang der Schneidlinien in der Harzschicht 416 eingeteilt.
  • Anschließend wird unter Bezugnahme auf 65Y und 66Y die zweite Hauptfläche 404 der SiC-Halbleiterschicht 402 (zweite Wafer-Hauptfläche 603 des SiC-Halbleiterwafers 601) geschliffen. Die SiC-Halbleiterschicht 402 (SiC-Halbleiterwafer 601) wird dabei verdünnt.
  • Anschließend wird unter Bezugnahme auf 65Z und 66Z das Drain-Pad 423 auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 gebildet. In diesem Schritt kann ein Schritt zum Bilden mindestens einer Ti-Schicht, einer Ni-Schicht, einer Au-Schicht oder einer Ag-Schicht als Drain-Pad423 vorgesehen sein. Die Ti-Schicht 324, die Ni-Schicht 325, die Au-Schicht 326 und die Ag-Schicht 327 können alle durch ein Sputterverfahren gebildet werden.
  • Der Schritt zum Bilden des Drain-Pads 423 kann einen Schritt zum Bilden der Ti-Schicht, der Ni-Schicht, der Au-Schicht und der Ag-Schicht in dieser Reihenfolge von der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 beinhalten. Die Ti-Schicht 324, die Ni-Schicht 325, die Au-Schicht 326 und die Ag-Schicht 327 können alle durch ein Sputterverfahren gebildet werden.
  • Danach wird die SiC-Halbleiterschicht 402 (SiC-Halbleiterwafer 601) selektiv entlang der Schnittlinien (Scheidstraßen) geschnitten. Die Vielzahl der Halbleitervorrichtungen 401 wird dabei aus dem SiC-Halbleiterwafer 601 ausgeschnitten. Die Halbleitervorrichtungen 401 werden durch Schritte, die die obigen einschließen, gebildet.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung 401 kann sich die Verarmungsschicht vom Grenzbereich (pn-Übergangsabschnitt) zwischen der SiC-Halbleiterschicht 402 und dem Tiefbettungsbereich 455 zum Bereich der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 ausbreiten.
  • Folglich kann ein Strompfad des Kurzschluss-Stroms, der zwischen Source-Pad 413 und Drain-Pad verläuft, eingeengt werden. Außerdem kann eine Rückführkapazität umgekehrt proportional reduziert werden, indem sich die Verarmungsschicht vom Grenzbereich zwischen der SiC-Halbleiterschicht 402 und dem Tiefbettungsbereich 455 ausbreitet. So kann eine Halbleitervorrichtung vorgesehen werden, mit der die Kurzschlussfestigkeit verbessert und die Rückführkapazität reduziert werden kann.
  • Die Verarmungsschicht, die sich vom Randbereich (pn-Übergangsabschnitte) zwischen der SiC-Halbleiterschicht 402 und dem Tiefbettungsbereich 455 erstreckt, kann sich mit der Bodenwand des Gate-Grabens 431 überlappen. In diesem Fall kann sich die vom unteren Abschnitt des Tiefbettungsbereich 455 ausgehende Verarmungsschicht mit der Bodenwand des Gate-Grabens 431 überlappen.
  • Außerdem kann mit der Halbleitervorrichtung 401 der Bereich der SiC-Halbleiterschicht 402, der von der Verarmungsschicht eingenommen wird, vergrößert und damit die Rückführkapazität Crss umgekehrt reduziert werden. Die Rückführkapazität Crss ist eine statische Kapazität zwischen den Gate-Elektrodenschichten 435 und dem Drain-Pad 423.
  • Auch bei der Halbleitervorrichtung 401 sind die Abstände zwischen den unteren Abschnitten der jeweiligen Tiefbettungsbereiche 455 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 im Wesentlichen festgelegt. Das Auftreten von Schwankungen zwischen den Abständen zwischen den unteren Abschnitten der jeweiligen Tiefbettungsbereiche 455 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 kann dadurch unterdrückt werden.
  • Die Stehspannung (z.B. elektrostatische Durchschlagsfestigkeit) der SiC-Halbleiterschicht 402 kann somit durch die Konfiguration der Tiefbettungsbereiche 455 eingeschränkt werden und somit kann eine Verbesserung der Stehspannung angemessen erreicht werden.
  • Außerdem wird bei der Halbleitervorrichtung 401 der Diodenbereich 471 im äußeren Bereich 407 gebildet. Der Diodenbereich 471 ist elektrisch mit der Hauptoberflächen-Source-Elektrode 409 verbunden. Dadurch kann ein im äußeren Bereich 407 erzeugter Lawinenstrom über den Diodenbereich 471 in die Hauptoberflächen-Source-Elektrode 409 einfließen.
  • Das heißt, der im äußeren Bereich 407 erzeugte Lawinenstrom kann von den Diodenbereich 471 und der Hauptoberflächen-Source-Elektrode 409 absorbiert werden. Dadurch kann die Betriebsstabilität des MISFET verbessert werden.
  • Außerdem wird bei der Halbleitervorrichtung 401 der äußere Tiefbettungsbereich 472 im äußeren Bereich 407 gebildet. Die Stehspannung der SiC-Halbleiterschicht 402 kann dabei im äußeren Bereich 407 eingestellt werden.
  • Insbesondere bei der Halbleitervorrichtung 401 wird der äußere Tiefbettungsbereich 472 in im Wesentlichen der gleichen Tiefenposition wie die Tiefbettungsbereiche 455 gebildet. Genauer gesagt, ist der untere Abschnitt des äußeren Tiefbettungsbereichs 472 im Wesentlichen auf der gleichen Ebene positioniert wie die unteren Abschnitte der Tiefbettungsbereiche 455.
  • Das heißt, der Abstand zwischen dem unteren Abschnitt des äußeren Tiefbettungsbereichs 472 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 ist im Wesentlichen gleich dem Abstand zwischen dem unteren Abschnitt des Tiefbettungsbereichs 455 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402.
  • Dadurch kann verhindert werden, dass Schwankungen zwischen dem Abstand zwischen dem unteren Abschnitt des äußeren Tiefbettungsbereichs 472 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 und dem Abstand zwischen dem unteren Abschnitt des Tiefbettungsbereichs 455 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 auftreten.
  • Die Stehspannung (z.B. elektrostatische Durchschlagsfestigkeit) der SiC-Halbleiterschicht 402 wird somit durch die Konfiguration des äußeren Tiefbettungsbereichs 472 und die Konfiguration des Tiefbettungsbereichs 455 nicht eingeschränkt. Dadurch kann eine Verbesserung der Stehspannung angemessen erreicht werden.
  • Insbesondere bei der Halbleitervorrichtung 401 wird der äußere Bereich 407 in einem Bereich an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf den aktiven Bereich 406 gebildet. Die Position des unteren Abschnitts des äußeren Tiefbettungsbereichs 472 kann dadurch so eingestellt werden, dass sie sich der Position des unteren Abschnitts des Tiefbettungsbereichs 455 entsprechend annähert.
  • Das heißt, eine Notwendigkeit, die p-artige Verunreinigung in eine vergleichsweise tiefe Position des Oberflächenschichtabschnitts der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 während der Bildung des äußeren Tiefbettungsbereichs 472 einzubringen, wird eliminiert. Die Position des unteren Abschnitts des äußeren Tiefbettungsbereichs 472 kann somit angemessen vom starken Abweichen in Bezug auf die Position des unteren Abschnitts des Tiefbettungsbereichs 455 niedergehalten werden.
  • Darüber hinaus ist bei der Halbleitervorrichtung 401 die äußere Hauptfläche 462 des äußeren Bereichs 407 im Wesentlichen auf der gleichen Ebene wie die Bodenwand des Source-Grabens 441 positioniert. Dadurch, wenn die p-artige Verunreinigung mit gleicher Energie in die Bodenwand des Source-Grabens 441 und die äußere Hauptfläche 462 des äußeren Bereichs 407 eingebracht wird, können der Tiefbettungsbereich 455 und der äußere Tiefbettungsbereich 472 in im Wesentlichen gleichen Tiefenpositionen gebildet werden.
  • Somit kann die Position des unteren Abschnitts des äußeren Tiefbettungsbereichs 472 noch geeigneter vom starken Abweichen in Bezug auf die Position des unteren Abschnitts des Tiefbettungsbereichs 455 niedergehalten werden.
  • Außerdem wird mit der Halbleitervorrichtung 401 die Feldbegrenzungsstruktur 473 im äußeren Bereich 407 gebildet. Dadurch kann im äußeren Bereich 407 ein elektrischer Feldrelaxationseffekt durch die Feldbegrenzungsstruktur 473 erzielt werden. Die elektrostatische Durchschlagsfestigkeit der SiC-Halbleiterschicht 402 kann so entsprechend verbessert werden.
  • Außerdem wird mit der Halbleitervorrichtung 401 der aktive Bereich 406 als aktiver Mesa 463 in Mesa-Form gebildet. Die aktive Mesa 463 beinhaltet die aktive Seitenwand 464, die die aktive Hauptfläche 461 des aktiven Bereichs 406 und die äußere Hauptfläche 462 des äußeren Bereichs 407 verbindet.
  • Die Niveaudifferenz-Moderierungsstruktur, die die Niveaudifferenz 483 zwischen der aktiven Hauptfläche 461 und der äußeren Hauptfläche 462 moderiert, ist im Bereich zwischen der aktiven Hauptfläche 461 und der äußeren Hauptfläche 462 ausgebildet. Die Niveaudifferenz-Moderierungsstruktur beinhaltet die Seitenwandstruktur 482.
  • Die Niveaudifferenz 483 zwischen der aktiven Hauptfläche 461 und der äußeren Hauptfläche 462 kann dadurch entsprechend moderiert werden. Die Ebenheit der auf der Seitenwandstruktur 482 gebildeten oberen Schichtstruktur kann so angemessen verbessert werden. Bei der Halbleitervorrichtung 401 werden die Zwischenschichtisolierschicht 491, die Hauptoberflächen-Source-Elektrode 409, die Passivierungsschicht 503 und die Harzschicht 416 als Beispiel für die obere Schichtstruktur gebildet.
  • Außerdem wird bei der Halbleitervorrichtung 401 die Ankerstruktur, die zur Verbesserung der Verbindungsstärke der Harzschicht 416 angeordnet ist, im äußeren Bereich 407 gebildet. Die Ankerstruktur beinhaltet die ungleichmäßige Struktur, die an der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 im äußeren Bereich 407 ausgebildet ist.
  • Genauer gesagt, beinhaltet die unebene Struktur (Ankerstruktur) die Unebenheiten, die mit der Zwischenschichtisolierschicht 491 auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 im äußeren Bereich 407 gebildet wurden. Genauer gesagt, beinhaltet die unebene Struktur (Ankerstruktur) das Ankerloch 495, das in der Zwischenschichtisolierschicht 491 ausgebildet ist.
  • Die Harzschicht 416 ist mit dem Ankerloch 495 verbunden. Die Harzschicht 416 ist in dieser Ausführungsform über die Passivierungsschicht 503 mit dem Ankerloch 495 verbunden. Die Verbindungsstärke der Harzschicht 416 gegenüber der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 kann dadurch verbessert und damit ein Ablösen der Harzschicht 416 unterdrückt werden.
  • Die Konfiguration der Halbleitervorrichtung 401 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 401 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 67 ist eine vergrößerte Ansicht eines Bereichs, der 51 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung gemäß einer siebenundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. 68 ist eine Schnittansicht entlang der in 67 dargestellten Linie LXVIII-LXVIII. 69 ist eine Schnittansicht entlang der in 67 dargestellten Linie LXIX-LXIX. 70 ist eine vergrößerte Ansicht eines in 68 dargestellten Bereichs LXX-LXX.
  • Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 67 bis 70 bezugnehmend, weist die Halbleitervorrichtung 631 eine Konfiguration auf, bei der die technischen Ideen der Halbleitervorrichtung 101 gemäß der siebten bevorzugten Ausführungsform (siehe auch 11 bis 17L) in die Halbleitervorrichtung 401 integriert sind. Genauer gesagt, beinhaltet die Halbleitervorrichtung 631 eine niederohmige Elektrodenschicht 632, die auf der Gate-Elektrodenschicht 435 ausgebildet ist.
  • Die Gate-Elektrodenschicht 435 enthält ein p-artiges Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist. Die p-artige Verunreinigung der Gate-Elektrodenschicht 435 kann mindestens eines der Material Bor (B), Aluminium (Al), Indium (In) oder Gallium (Ga) umfassen.
  • Eine p-artige Verunreinigungskonzentration der Gate-Elektrodenschicht 435 ist nicht kleiner als die p-artige Verunreinigungskonzentration des Körperbereichs 426. Genauer gesagt, ist die p-artige Verunreinigungskonzentration der Gate-Elektrodenschicht 435 größer als die p-artige Verunreinigungskonzentration des Körperbereichs 426.
  • Die p-artige Verunreinigungskonzentration der Gate-Elektrodenschicht 435 sollte nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1022 cm-3 betragen. Ein Schichtwiderstand der Gate-Elektrodenschicht 435 sollte nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (in dieser Ausführungsform etwa 200 Ω/□) betragen.
  • Die niederohmige Elektrodenschicht 632 bedeckt den oberen Endabschnitt der Gate-Elektrodenschicht 435 innerhalb des Gate-Grabens 431. Die niederohmige Elektrodenschicht 632 enthält ein leitfähiges Material mit einem Flächenwiderstand, der kleiner ist als der Flächenwiderstand der Gate-Elektrodenschicht 435. Ein Schichtwiderstand der niederohmigen Elektrodenschicht 632 sollte nicht kleiner als 0,01 Ω/□ und nicht größer als 10 Ω/□ sein.
  • Ein in die Gate-Graben 431 eingespeister Strom fließt durch die niederohmige Elektrodenschicht 632 mit dem vergleichsweise geringen Schichtwiderstand und wird auf die gesamte Gate-Elektrodenschicht 435 übertragen. Dadurch kann die Gesamtheit der Gate-Elektrodenschicht 435 (gesamte Fläche des aktiven Bereichs 406) so gestaltet werden, dass sie schnell von einem Aus-Zustand in einen Ein-Zustand übergeht, und damit kann eine Verzögerung des Schaltverhaltens unterdrückt werden.
  • Obwohl Zeit für die Stromübertragung bei dem Gate-Graben 431 mit einer Länge im Millimeterbereich benötigt wird, kann insbesondere die Verzögerung des Schaltverhaltens durch die niederohmige Elektrodenschicht 632 entsprechend unterdrückt werden. Das heißt, die niederohmige Elektrodenschicht 632 ist als stromdiffundierende Elektrodenschicht ausgebildet, die den Strom in den Gate-Graben 431 diffundiert.
  • Mit fortschreitender Verfeinerung der Zellstruktur nimmt auch die Breite, Tiefe, Querschnittsfläche usw. der Gate-Elektrodenschicht 435 ab und es besteht daher die Sorge vor einer Verzögerung des Schaltverhaltens durch Erhöhung des elektrischen Widerstands im Gate-Graben 431.
  • Durch die niederohmige Elektrodenschicht 632 kann jedoch die Gesamtheit der Gate-Elektrodenschicht 132 so gestaltet werden, dass sie schnell vom Aus-Zustand in den Ein-Zustand übergeht, und somit die Verzögerung des Schaltverhaltens durch Verfeinerung unterdrückt werden kann.
  • Die niederohmige Elektrodenschicht 632 ist in Filmform ausgebildet. Die niederohmige Elektrodenschicht 632 weist einen Anschlussbereich 632a in Kontakt mit dem oberen Endabschnitt der Gate-Elektrodenschicht 435 und einen diesem gegenüberliegenden Nicht-Anschlussbereich 632b auf. Der Anschlussbereich 632a und der Nicht-Anschlussbereich 632b der niederohmigen Elektrodenschicht 632 können in gekrümmten Formen gebildet sein, die dem oberen Endabschnitt der Gate-Elektrodenschicht 435 entsprechen. Der Anschlussbereich 632a und der Nicht-Anschlussbereich 632b der niederohmigen Elektrodenschicht 632 können eine beliebige Konfiguration annehmen.
  • Ein Teil des Anschlussbereichs 632a der niederohmigen Elektrodenschicht 632 kann höher als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 positioniert sein. Die Gesamtheit des Verbindungsabschnitts 632a der niederohmigen Elektrodenschicht 632 kann niedriger positioniert sein als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402.
  • Der Anschlussbereich 632a der niederohmigen Elektrodenschicht 632 kann einen Abschnitt beinhalten, der höher als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 angeordnet ist. Der Anschlussbereich 632a der niederohmigen Elektrodenschicht 632 kann einen Abschnitt beinhalten, der niedriger als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 angeordnet ist.
  • So kann beispielsweise ein zentraler Abschnitt des Anschlussbereichs 632a der niederohmigen Elektrodenschicht 632 niedriger als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 und ein Umfangskantenabschnitt des Anschlussbereichs 632a der niederohmigen Elektrodenschicht 632 höher als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 positioniert sein.
  • Ein Teil des Nicht-Anschlussbereichs 632a der niederohmigen Elektrodenschicht 632 kann höher als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 positioniert sein. Die Gesamtheit des Nicht-Anschlussbereich 632a der niederohmigen Elektrodenschicht 632 kann niedriger positioniert sein als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402.
  • Der Nicht-Anschlussbereich 632b der niederohmigen Elektrodenschicht 632 kann einen Abschnitt beinhalten, der höher als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 angeordnet ist. Der Nicht-Anschlussbereich 632b der niederohmigen Elektrodenschicht 632 kann einen Abschnitt beinhalten, der niedriger als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 angeordnet ist.
  • So kann beispielsweise ein zentraler Abschnitt des Nicht-Anschlussbereichs 632b der niederohmigen Elektrodenschicht 632 niedriger als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 und ein Umfangskantenabschnitt des Nicht-Anschlussbereichs 632b der niederohmigen Elektrodenschicht 632 höher als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 positioniert sein.
  • Die niederohmige Elektrodenschicht 632 weist einen Kantenabschnitt 632c auf, der die Gate-Isolierschicht 434 kontaktiert. Der Kantenabschnitt 632c der niederohmigen Elektrodenschicht 632 kontaktiert einen Eckabschnitt (Wölbungsabschnitt 434d in dieser Ausführungsform), der den ersten Bereich 434a und den zweiten Bereich 434b in der Gate-Isolierschicht 434 verbindet.
  • Der Kantenabschnitt 632c der niederohmigen Elektrodenschicht 632 ist in einem Bereich an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 in Bezug auf die unteren Abschnitte der Source-Bereiche 453 ausgebildet. Das heißt, der Kantenabschnitt 632c der niederohmigen Elektrodenschicht 632 ist in einem Bereich weiter zur ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 als Grenzbereiche zwischen dem Körperbereich 426 und den Source-Bereichen 453 ausgebildet.
  • Der Kantenabschnitt 632c der niederohmigen Elektrodenschicht 632 ist somit den Source-Bereichen 453 über die Gate-Isolierschicht 434 zugewandt. Der Kantenabschnitt 632c der niederohmigen Elektrodenschicht 632 ist nicht dem Körperbereich 426 über die Gate-Isolierschicht 434 zugewandt.
  • Die Bildung eines Strompfades in einem Bereich der Gate-Isolierschicht 434 zwischen der niederohmigen Elektrodenschicht 632 und dem Körperbereich 426 kann dadurch unterdrückt werden. Der Strompfad kann durch unerwünschte Diffusion eines Elektrodenmaterials der niederohmigen Elektrodenschicht 632 in die Gate-Isolierschicht 434 gebildet werden.
  • Insbesondere eine Konstruktion zur Verbindung des Kantenabschnitts 632c der niederohmigen Elektrodenschicht 632 mit dem vergleichsweise dicken dritten Bereich 434c der Gate-Isolierschicht 434 (Wölbungsabschnitt 434d der Gate-Isolierschicht 131) ist wirksam, um ein Risiko der Bildung des Strompfades zu reduzieren.
  • In Bezug auf die Normalenrichtung zur ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 ist eine Dicke TR der niederohmigen Elektrodenschicht 632 nicht mehr als eine Dicke TG der Gate-Elektrodenschicht 435 (TR≤TG). Die Dicke TR der niederohmigen Elektrodenschicht 632 ist vorzugsweise kleiner als die Dicke TG der Gate-Elektrodenschicht 435 (TR<TG) . Insbesondere ist die Dicke TR der niederohmigen Elektrodenschicht 632 vorzugsweise nicht mehr als die halbe Dicke TG der Gate-Elektrodenschicht 435 (TR≤TG/2).
  • Ein Verhältnis TR/TG der Dicke TR der niederohmigen Elektrodenschicht 632 zur Dicke TG der Gate-Elektrodenschicht 632 ist nicht kleiner als 0,01 und nicht größer als 1. Die Dicke TG der Gate-Elektrodenschicht 435 sollte nicht weniger als 0,5 µm und nicht mehr als 3 µm betragen. Die Dicke TR der niederohmigen Elektrodenschicht 632 sollte nicht weniger als 0,01 µm und nicht mehr als 3 µm betragen.
  • Die niederohmige Elektrodenschicht 632 bedeckt in dieser Ausführungsform auch den oberen Endabschnitt der Gate-Verdrahtungsschicht 436. Ein Abschnitt der niederohmigen Elektrodenschicht 632, der den oberen Endabschnitt der Gate-Verdrahtungsschicht 436 bedeckt, ist integral zu einem Abschnitt der niederohmigen Elektrodenschicht 632 ausgebildet, der den oberen Endabschnitt der Gate-Elektrodenschicht 435 bedeckt. Die niederohmige Elektrodenschicht 632 bedeckt dabei eine gesamte Fläche der Gate-Elektrodenschichten 435 und einen eine gesamte Fläche der Gate-Verdrahtungsschicht 436.
  • Ein vom Gate-Pad 410 und dem Gate-Finger 411 zur Gate-Verkabelungsschicht 436 zugeführter Strom fließt somit durch die niederohmige Elektrodenschicht 632 mit vergleichsweise geringem Schichtwiderstand und wird auf die gesamte Gate-Elektrodenschicht 435 und die Gate-Verkabelungsschicht 436 übertragen.
  • Dadurch kann die Gesamtheit der Gate-Elektrodenschicht 435 (die gesamte Fläche des aktiven Bereichs 406) über die Gate-Verdrahtungsschicht 436 schnell aus dem Aus-Zustand in den Ein-Zustand übergehen und somit die Verzögerung des Schaltverhaltens unterdrückt werden.
  • Insbesondere bei einem Gate-Graben 431 mit einer Länge im Millimeterbereich kann die Verzögerung des Schaltverhaltens durch die niederohmige Elektrodenschicht 632, die den oberen Endabschnitt der Gate-Verdrahtungsschicht 436 bedeckt, angemessen unterdrückt werden.
  • Die niederohmige Elektrodenschicht 632 beinhaltet eine Polyzidschicht. Die Polyzidschicht wird durch einen Abschnitt des p-artigen Polysiliziums gebildet, der einen Oberflächenschichtabschnitt der Gate-Elektrodenschicht 435 bildet, der durch ein Metallmaterial silizidiert ist.
  • Das Silizidieren des p-artigen Polysiliziums erfolgt durch eine Wärmebehandlung. Die Wärmebehandlung kann ein RTA-Verfahren (Rapid Thermal Annealing) sein. Genauer gesagt, besteht die Polyzidschicht aus einer p-artigen Polyzidschicht, die die in der Gate-Elektrodenschicht 435 (p-artiges Polysilizium) dotierte p-artige Verunreinigung enthält.
  • Die Polyzidschicht weist in dieser Ausführungsform einen spezifischen Widerstand von nicht weniger als 10 µ Ω· cm und nicht mehr als 110 µ Ω • cm auf. Insbesondere enthält die Polyzidschicht mindestens eines der Materialien TiSi, TiSi2, NiSi, CoSi, CoSi, CoSi2, MoSi2 oder WSi2.
  • Unter den oben genannten Materialtypen eignen sich NiSi, CoSi2 und TiSi2 besonders gut als Polyzidschicht zum Formen der niederohmigen Elektrodenschicht 632, da diese einen vergleichsweise niedrigen Wert in der spezifischen Widerstand-zu-Temperatur-Abhängigkeit aufweisen.
  • Ein Schichtwiderstand innerhalb des Gate-Grabens 431, wenn die niederohmige Elektrodenschicht 632 auf dem p-artigen Polysilizium gebildet ist, ist nicht mehr als ein Schichtwiderstand der Gate-Elektrodenschicht 132 (p-artiges Polysilizium) allein. Der Schichtwiderstand im Inneren des Gate-Grabens 431 ist vorzugsweise nicht größer als ein Schichtwiderstand eines n-artigen Polysiliziums, das mit einer n-artigen Verunreinigung dotiert ist.
  • Der Schichtwiderstand im Gate-Graben 431 ist dem Schichtwiderstand der niederohmigen Elektrodenschicht 632 angenähert. Das heißt, der Schichtwiderstand im Inneren des Gate-Grabens 431 sollte nicht kleiner als 0,01 Ω/□ und nicht größer als 10 Ω/□ sein. Der Schichtwiderstand im Inneren des Gate-Grabens 431 ist vorzugsweise kleiner als 10 Ω/□.
  • Die Gate-Graben-Struktur 451 beinhaltet den Gate-Graben 431, die Gate-Isolierschicht 434, die Gate-Elektrodenschicht 435 und die niederohmige Elektrodenschicht 632.
  • Der Gate-Finger 411 ist in dieser Ausführungsform mit der niederohmigen Elektrodenschicht 632 im Gate-Kontaktloch 492 elektrisch verbunden. Dabei wird ein elektrisches Signal vom Gate-Pad 410 über die niederohmige Elektrodenschicht 632 mit dem vergleichsweise niedrigen Widerstandswert auf die Gate-Elektrodenschicht 435 übertragen.
  • Die Source-Elektrodenschicht 443 enthält vorzugsweise ein p-artiges Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist. In diesem Fall können die Source-Elektrodenschichten 443 gleichzeitig mit den Gate-Elektrodenschichten 435 gebildet werden.
  • Eine p-artige Verunreinigungskonzentration der Source-Elektrodenschicht 443 ist nicht kleiner als die p-artige Verunreinigungskonzentration des Körperbereichs 426. Genauer gesagt, ist die p-artige Verunreinigungskonzentration der Source-Elektrodenschicht 443 größer als die p-artige Verunreinigungskonzentration des Körperbereichs 426. Die p-artige Verunreinigung der Source-Elektrodenschicht 443 kann mindestens eines der Material Bor (B), Aluminium (Al), Indium (In) oder Gallium (Ga) umfassen.
  • Die p-artige Verunreinigungskonzentration der Source-Elektrodenschicht 443 sollte nicht weniger als 1×1018 cm 3 und nicht mehr als 1×1022 cm-3 betragen. Ein Schichtwiderstand der Source-Elektrodenschicht 443 sollte nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (in dieser Ausführungsform etwa 200 Ω/□) betragen.
  • Die p-artige Verunreinigungskonzentration der Source-Elektrodenschicht 443 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration der Gate-Elektrodenschicht 435 sein. Der Schichtwiderstand der Source-Elektrodenschicht 443 kann im Wesentlichen gleich dem Schichtwiderstand der Gate-Elektrodenschicht 435 sein.
  • Die Source-Elektrodenschicht 443 kann anstelle des p-artigen Polysilizium ein n-artiges Polysilizium beinhalten. Die Source-Elektrodenschicht 443 kann mindestens eines der Materialien Wolfram, Aluminium, Kupfer, eine Aluminiumlegierung oder eine Kupferlegierung anstelle des p-artigen Polysiliziums umfassen.
  • Die Seitenwandstruktur 482 enthält vorzugsweise ein p-artiges Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist. In diesem Fall kann die Seitenwandstruktur 482 mit den Gate-Elektrodenschichten 435 gebildet werden.
  • Eine p-artige Verunreinigungskonzentration der Seitenwandstruktur 482 ist nicht geringer als die p-artige Verunreinigungskonzentration des Körperbereichs 426. Genauer gesagt, ist die p-artige Verunreinigungskonzentration der Seitenwandstruktur 482 größer als die p-artige Verunreinigungskonzentration des Körperbereichs 426. Die p-artige Verunreinigung der Seitenwandstruktur 482 kann mindestens eines der Material Bor (B), Aluminium (Al), Indium (In) oder Gallium (Ga) umfassen.
  • Die p-artige Verunreinigungskonzentration der Seitenwandstruktur 482 sollte nicht weniger als 1×1018 cm-3 und nicht mehr als 1×1022 cm-3 betragen. Ein Schichtwiderstand der Seitenwandstruktur 482 sollte nicht weniger als 10 Ω/□ und nicht mehr als 500 Ω/□ (in dieser Ausführungsform etwa 200 Ω/□) betragen.
  • Die p-artige Verunreinigungskonzentration der Seitenwandstruktur 482 kann im Wesentlichen gleich der p-artigen Verunreinigungskonzentration der Gate-Elektrodenschicht 435 sein. Der Schichtwiderstand der Seitenwandstruktur 482 kann im Wesentlichen gleich dem Schichtwiderstand der Gate-Elektrodenschicht 435 sein.
  • Die Seitenwandstruktur 482 kann anstelle des p-artigen Polysilizium ein n-artiges Polysilizium beinhalten. Die Seitenwandstruktur 482 kann mindestens eines der Materialien Wolfram, Aluminium, Kupfer, eine Aluminiumlegierung oder eine Kupferlegierung anstelle des p-artigen Polysiliziums umfassen.
  • 71 ist eine Grafik der Leck-Strom-Charakteristik für den Fall, dass NiSi als niederohmige Elektrodenschicht 632 eingesetzt wird. In 71 zeigt die Ordinate eine Stromdichte [A/cm2] und die Abszisse ein elektrisches Feld[MV/cm] an.
  • Bezugnehmend auf die Grafik von 71, wird im Falle von NiSi der Leckstrom unabhängig von der Behandlungstemperatur im RTA-Verfahren in einem Bereich mit niedrigem elektrischem Feld von nicht weniger als 0 MV/cm bis nicht mehr als 7 MV/cm auf einen vergleichsweise niedrigen Wert reduziert. NiSi ist daher als Polyzidschicht geeignet, die die niederohmige Elektrodenschicht 632 bildet.
  • 72 ist eine Grafik der Leck-Strom-Charakteristik für den Fall, dass CoSi2 als niederohmige Elektrodenschicht 632 eingesetzt wird. In 72 zeigt die Ordinate eine Stromdichte [A/cm2] und die Abszisse ein elektrisches Feld[MV/cm] an.
  • Bezugnehmend auf die Grafik von 72, steigt bei CoSi2 der Leckstrom im Bereich des niedrigen elektrischen Feldes von nicht weniger als 0 MV/cm bis nicht mehr als 7 MV/cm mit zunehmender Behandlungstemperatur im RTA-Verfahren. Allerdings wird der Leckstrom im Bereich des niedrigen elektrischen Feldes noch auf vergleichsweise niedrige Werte gedrückt. CoSi2 ist daher als Polyzidschicht geeignet, die die niederohmige Elektrodenschicht 632 bildet.
  • 73 ist ein Diagramm der Leck-Strom-Charakteristik für den Fall, dass TiSi und/oder TiSi2 als niederohmige Elektrodenschicht 632 angenommen wird. In 73 zeigt die Ordinate eine Stromdichte [A/cm2] und die Abszisse ein elektrisches Feld[MV/cm] an.
  • Bezugnehmend auf die Grafik von 73, steigt bei TiSi und/oder TiSi2 der Leckstrom im Bereich des niedrigen elektrischen Feldes von nicht weniger als 0 MV/cm bis nicht mehr als 7 MV/cm mit zunehmender Behandlungstemperatur im RTA-Verfahren.
  • TiSi und/oder TiSi2 sind daher NiSi und CoSi2 als Polyzidschicht, die die niederohmige Elektrodenschicht 632 bildet, unterlegen. Dies kann daran liegen, dass Ti, das TiSi und / oder TiSi2 bildet, in der Gate-Isolierschicht 434 vorhanden ist.
  • In einem Schritt zum Bilden der niederohmigen Elektrodenschicht 632, die TiSi und/oder TiSi2 beinhaltet, wird zunächst eine Ti-Schicht gebildet, die die Gate-Elektrodenschicht 435 und die Gate-Isolierschicht 434 bedeckt. Anschließend wird ein Wärmebehandlungsschritt für das Silizidieren durchgeführt.
  • In dem Wärmebehandlungsschritt diffundiert Si, das die Gate-Isolierschicht 434 (Siliziumoxid) bildet, in die Ti-Schicht, während gleichzeitig die niederohmige Elektrodenschicht 632 gebildet wird. Obwohl die Ti-Schicht danach entfernt wird, bleibt ein Bereich der Ti-Schicht, in den das Si diffundiert, als Teil der Gate-Isolierschicht 434 erhalten.
  • Leckstrompfade durch Ti werden somit in Bereichen zwischen der Gate-Elektrodenschicht 435 und der Source-Elektrodenschicht 443 gebildet. Insbesondere wird davon ausgegangen, dass der Leckstrompfad durch den Verbleib von Ti im dritten Bereich 434c der Gate-Isolierschicht 434 gebildet wird.
  • Das heißt, wenn TiSi und/oder TiSi2 als niederohmige Elektrodenschicht 632 angenommen wird, kann die Gate-Isolierschicht 434 (insbesondere der dritte Bereich 434c der Gate-Isolierschicht 434) Ti beinhalten.
  • Andererseits haben eine Ni-Schicht und eine Co-Schicht, die beim Silizieren eines Polysiliziums verwendet werden, andere Eigenschaften als die Ti-Schicht. Genauer gesagt, hat die Ni-Schicht die Eigenschaft, dass Si, das die Gate-Isolierschicht 434 (Siliziumoxid) bildet, kaum in die Ni-Schicht diffundieren kann.
  • Ebenso hat die Co-Schicht die Eigenschaft, dass Si, das die Gate-Isolierschicht 434 (Siliziumoxid) bildet, kaum in die Co-Schicht diffundieren kann. Wenn also die Ni-Schicht und die Co-Schicht anstelle der Ti-Schicht verwendet werden, ist es unwahrscheinlich, dass ein Problem wie das der Ti-Schicht auftritt.
  • Daher sollte in einem Fall, in dem die niederohmige Elektrodenschicht 632 Ti (TiSi und/oder TiSi2) beinhaltet, die Diffusion von Si, das die Gate-Isolierschicht 434 (Siliziumoxid) bildet, in die Ti-Schicht unterdrückt werden. Die Bildung des Leckstrompfads kann dadurch unterdrückt werden. Ein Verfahren hierfür ist mit der folgenden bevorzugten Ausführungsform zu beschreiben.
  • 74A bis 74G sind vergrößerte Ansichten eines Bereichs, der 70 entspricht, und sind vergrößerte Ansichten zur Beschreibung eines Beispiels für ein Verfahren zur Herstellung der in 67 dargestellten Halbleitervorrichtung. Von den Fertigungsschritten für die Halbleitervorrichtung 401 abweichende Fertigungsschritte sind im Folgenden beschrieben.
  • Auf 74A bezugnehmend, wird zunächst die SiC-Halbleiterschicht 402 mit den Gate-Elektrodenschichten 435, der Gate-Verdrahtungsschicht 436 und den darauf gebildeten Source-Elektrodenschichten 443 durch die Schritte 65A bis 65Q (66A bis 66Q) hergestellt. Die Gate-Elektrodenschichten 435, der Gate-Verdrahtungsschicht 436 und die Source-Elektrodenschichten 443 beinhalten ein p-artiges Polysilizium.
  • Anschließend wird unter Bezugnahme auf 74B eine Metallmaterialschicht 641 auf den Gate-Elektrodenschichten 435 gebildet. Die Metallmaterialschicht 641 ist auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 so ausgebildet, dass sie in dieser Ausführungsform die Gate-Elektrodenschicht 435, die Gate-Verdrahtungsschicht 436 und die Source-Elektrodenschicht 443 insgesamt bedeckt.
  • Die Metallmaterialschicht 641 enthält ein Metallmaterial, das mit dem p-artigen Polysilizium polyzykidiert werden kann. Die Metallmaterialschicht 641 kann mindestens eines der Materialien Mo, W, Ni, Co oder Ti beinhalten.
  • Anschließend, bezugnehmend auf 74C, wird die p-artige Polyzidschicht in den Oberflächenschichtabschnitten der Gate-Elektrodenschichten 435 und einem Oberflächenschichtabschnitt der Gate-Verdrahtungsschicht 436 gebildet. Die p-artige Polyzidschicht wird in dieser Ausführungsform auch in Oberflächenschichtabschnitten der Source-Elektrodenschichten 443 gebildet.
  • Die p-artige Polyzidschicht wird gebildet, indem die Oberflächenschichtabschnitte der Gate-Elektrodenschicht 435, der Oberflächenschichtabschnitt der Gate-Verdrahtungsschicht 436 und der Oberflächenschichtabschnitt der Source-Elektrodenschicht 443 durch Wärmebehandlung in Bezug auf die Metallmaterialschicht 641 polyzyklisiert werden. Die Wärmebehandlung der Metallmaterialschicht 641 kann ein RTA-Verfahren sein.
  • Das p-artige Polyzid, das mindestens eines der Materialien TiSi, TiSi2, NiSi, CoSi, CoSi2, MoSi2 oder WSi2 beinhaltet, wird dabei entsprechend dem Metalltyp der Metallmaterialschicht 641 gebildet. Die niederohmige Elektrodenschicht 632 wird durch die p-artige Polyzidschicht gebildet.
  • Anschließend werden, bezugnehmend auf 74D, nicht reagierte Abschnitte der Metallmaterialschicht 641, die sich nicht mit dem p-artigen Polysilizium verbunden haben, entfernt. Die nicht reagierten Abschnitte der Metallmaterialschicht 641 können durch ein Ätzverfahren (z.B. ein Nassätzverfahren) entfernt werden.
  • In einem Fall, in dem die niederohmige Elektrodenschicht 632 (p-artiges Polyzid) mindestens eines der Materialien TiSi oder CoSi enthält, kann eine Wärmebehandlung auf die niederohmige Elektrodenschicht 632 angewendet werden, nachdem die nicht reagierten Abschnitte der Metallmaterialschicht 641 entfernt wurden.
  • Die Wärmebehandlung der niederohmigen Elektrodenschicht 632 kann ein RTA-Verfahren sein. Dabei wird TiSi zu TiSi2 und CoSi zu CoSi2 modifiziert, wodurch eine Senkung des Widerstandes erreicht werden kann.
  • Anschließend wird, bezugnehmend auf 74E, die Zwischenschichtisolierschicht 491 auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Die Zwischenschichtisolierschicht 491 bedeckt den aktiven Bereich 406 und den äußeren Bereich 407 insgesamt. Die Zwischenschichtisolierschicht 491 kann Siliziumoxid oder Siliziumnitrid beinhalten. Die Zwischenschichtisolierschicht 491 kann durch ein CVD-Verfahren gebildet werden.
  • Anschließend wird unter Bezugnahme auf 74F eine Resistmaske 621 mit einem vorgegebenen Muster auf der Zwischenschichtisolierschicht 491 gebildet. Die Resistmaske 621 weist selektiv Öffnungen 622 auf, in denen das Gate-Kontaktloch 492, die Source-Kontaktlöcher 493, das Diodenkontaktloch 494 und das Ankerloch 495 ausgebildet werden sollen.
  • Anschließend werden unnötige Teile der Zwischenlagenisolierschicht 491 entfernt. Die unnötigen Abschnitte der Zwischenschichtisolierschicht 491 können durch das Ätzverfahren (z.B. ein Trockenätzverfahren) über die Maske 621 entfernt werden.
  • Anschließend werden unter Bezugnahme auf 74G unnötige Teile der von der Zwischenlagenisolierschicht 491 freiliegenden Basisisolierschicht 619 entfernt. Die unnötigen Teile der Basisisolierschicht 619 können durch ein Ätzverfahren (z.B. ein Trockenätzverfahren) entfernt werden.
  • Die Basisisolierschicht 619 wird dabei in die Gate-Isolierschicht 434, die Source-Isolierschicht 442 und die äußere Isolierschicht 481 unterteilt. Außerdem sind das Gate-Kontaktloch 492, die Source-Kontaktlöcher 493, das Diodenkontaktloch 494 und das Ankerloch 495 in der Zwischenschichtisolierschicht 491 ausgebildet.
  • Weiterhin werden im vorliegenden Schritt die Source-Untergräben 456, die mit dem Source-Graben 441 in Verbindung stehen, in dem Bereich der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 entlang des oberen Endabschnitts der Source-Elektrodenschicht 443 gebildet.
  • Genauer gesagt, wird der Source-Untergraben 456 durch Graben in den oberen Endabschnitt der Source-Isolierschicht 442 und den oberen Endabschnitt der Source-Elektrodenschicht 443 von der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Außerdem wird in diesem Schritt auch die niederohmige Elektrodenschicht 632 (p-artige Polyzidschicht), die im Oberflächenschichtabschnitt der Source-Elektrodenschicht 443 gebildet ist, entfernt.
  • Danach können die Öffnungskantenabschnitte des Gate-Kontaktlochs 492, des Source-Kontaktlochs 493, des Diodenkontaktlochs 494 und des Ankerlochs 495 durch ein Wärmebehandlungsverfahren auf konvex gekrümmte Formen gerundet werden.
  • Danach werden die Schritte von 65U bis 65Z (Schritte von 66U bis 66Z) nacheinander ausgeführt und die Halbleitervorrichtung 631 hergestellt.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 631 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden.
  • Außerdem wird bei der Halbleitervorrichtung 631 die Gate-Graben-Struktur 451 gebildet, in die die Gate-Elektrodenschicht 435 über die Gate-Isolierschicht 434 im Gate-Graben 431 eingebettet ist. Bei der Gate-Graben-Struktur 451 ist die Gate-Elektrodenschicht 435 von der niederohmigen Elektrodenschicht 632 in einem begrenzten Raum des Gate-Grabens 431 bedeckt.
  • Die Gate-Elektrodenschicht 435 beinhaltet das p-artige Polysilizium. Dadurch kann die Gate-Schwellenspannung Vth erhöht werden (Erhöhung z.B. um ca. 1 V) . Außerdem beinhaltet die niederohmige Elektrodenschicht 632 das leitfähige Material mit einem Schichtwiderstand, der kleiner ist als der Schichtwiderstand des p-artigen Polysiliziums.
  • Dadurch kann eine Reduzierung des Gate-Widerstands erreicht werden. Folglich kann der Strom effizient entlang der Gate-Graben-Struktur 451 gestreut werden und eine Reduzierung der Schaltverzögerung erreicht werden.
  • Insbesondere bei der Struktur, bei der die Gate-Elektrodenschicht 435 von der niederohmigen Elektrodenschicht 632 bedeckt ist, muss die p-artige Verunreinigungskonzentration des Körperbereichs 426 nicht erhöht werden. Die Gate-Schwellenspannung Vth kann somit erhöht werden, ohne dass der Kanalwiderstand ansteigt.
  • Außerdem ist bei der Halbleitervorrichtung 631 die Gate-Verdrahtungsschicht 436 im äußeren Bereich 407 mit der niederohmigen Elektrodenschicht 632 bedeckt. Eine Reduzierung eines Gate-Widerstands der Gate-Verdrahtungsschicht 436 kann somit ebenfalls erreicht werden.
  • Insbesondere bei der Struktur, bei der die Gate-Elektrodenschichten 435 und die Gate-Verdrahtungsschicht 436 von der niederohmigen Elektrodenschicht 632 bedeckt sind, kann der Strom effizient entlang der Gate-Graben-Struktur 451 verteilt werden. Die Reduzierung der Schaltverzögerung kann somit angemessen erreicht werden.
  • Bei dieser Ausführungsform wurde ein Beispiel beschrieben, bei dem die im Oberflächenschichtabschnitt der Source-Elektrodenschicht 443 gebildete niederohmige Elektrodenschicht 632 (p-artige Polyzidschicht) entfernt wird. Die im Oberflächenschichtabschnitt der Source-Elektrodenschicht 443 gebildete niederohmige Elektrodenschicht 632 (p-Polyzidschicht) kann jedoch erhalten bleiben. Die Halbleitervorrichtung 631 kann die niederohmige Elektrodenschicht 632 beinhalten, die die Source-Elektrodenschicht 443 innerhalb des Source-Grabens 441 bedeckt.
  • Die Konfiguration der Halbleitervorrichtung 631 (d.h. die Konfiguration, in der die niederohmige Elektrodenschicht 632 gebildet wird) ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 631 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 75 ist eine vergrößerte Ansicht eines Bereichs, der 70 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung 651 gemäß einer achtundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 631 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Die Gate-Isolierschicht 434 beinhaltet eine Siliziumoxidschicht 652, und die niederohmige Elektrodenschicht 632 beinhaltet Ti (insbesondere TiSi und/oder TiSi2) in dieser Ausführungsform. Bezugnehmend auf 75, beinhaltet die Halbleitervorrichtung 651 eine Barrierenelektrodenschicht 653, die in einem Bereich zwischen der Gate-Isolierschicht 434 und der niederohmigen Elektrodenschicht 632 angeordnet ist.
  • Die Barrierenisolierschicht 653 ist als Teil der Gate-Isolierschicht 434 ausgebildet. Das heißt, die Gate-Isolierschicht 434 weist eine geschichtete Struktur auf, die die Siliziumoxidschicht 652 und die Barrierenisolierschicht 653 beinhaltet, die in dieser Reihenfolge von der Seite der SiC-Halbleiterschicht 402 geschichtet sind.
  • Die Barrierenisolierschicht 653 hindert Si in der Gate-Isolierschicht 434 (Siliziumoxidschicht 652) vom Diffundieren in die niederohmige Elektrodenschicht 632. Genauer gesagt, ist die Barrierenisolierschicht 653 eine siliziumfreie Isolierschicht ohne Si.
  • Die Barrierenisolierschicht 653 kann mindestens Aluminiumoxid (Al2O3) , Hafniumoxid (HfO2) , Lanthanoxid (La2O3) oder Ceroxid (CeO2) beinhalten.
  • Die Barrierenisolierschicht 653 ist entlang einer Außenfläche der Siliziumoxidschicht 652 in Filmform ausgebildet, so dass ein ausgesparter Raum innerhalb des Gate-Grabens 431 definiert ist. Die Barrierenisolierschicht 653 bedeckt den ersten Bereich 434a, den zweiten Bereich 434b und den dritten Bereich 434c der Gate-Isolierschicht 434 (Siliziumoxidschicht 652).
  • Die niederohmige Elektrodenschicht 632 ist auf der Gate-Elektrodenschicht 435 und der Gate-Verdrahtungsschicht 436 so ausgebildet, dass sie die Barrierenisolierschicht 653 kontaktiert. Das Si in der Gate-Isolierschicht 434 (Siliziumoxidschicht 652) wird dadurch vom Diffundieren in die niederohmige Elektrodenschicht 632 gehindert.
  • Die Barrierenisolierschicht 653 ist in dieser Ausführungsform auch in Bereichen zwischen der Source-Isolierschicht 442 und der Source-Elektrodenschicht 443 angeordnet. Obwohl nicht dargestellt, wird eine Außenfläche der äußeren Isolierschicht 481 in dieser Ausführungsform von der Barrierenisolierschicht 653 in der gleichen Weise abgedeckt wie die der dritte Bereich 434c der Gate-Isolierschicht 434 durch die Barrierenisolierschicht 653 abgedeckt ist.
  • 76A bis 76G sind vergrößerte Ansichten eines Bereichs, der 75 entspricht, und sind vergrößerte Ansichten zur Beschreibung eines Beispiels für ein Verfahren zur Herstellung der in 75 dargestellten Halbleitervorrichtung 651.
  • Auf 76A bezugnehmend, wird zunächst die SiC-Halbleiterschicht 402 mit der Struktur, in der die Kontaktbereiche 454 im Oberflächenschichtabschnitt der ersten Hauptfläche 403 ausgebildet sind, durch die Schritte von 65A bis 65N (66A bis 66N) hergestellt.
  • Anschließend wird unter Bezugnahme auf 76B die Basisisolierschicht 619 als Basis der Gate-Isolierschicht 434, der Source-Isolierschicht 442 und der äußeren Isolierschicht 481 gebildet. Die Basisisolierschicht 619 beinhaltet die Siliziumoxidschicht 652. Die Isolierschicht 619 kann durch ein CVD-Verfahren oder ein Verfahren zur thermischen Oxidationsbehandlung gebildet werden.
  • Anschließend wird die Barrierenisolierschicht 653 auf der Basis-Isolierschicht 619 gebildet. Die Barrierenisolierschicht 653 ist eine siliziumfreie Isolierschicht ohne Si. Die Barrierenisolierschicht 653 kann mindestens Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Lanthanoxid (La2O3) oder Ceroxid (CeO2) beinhalten. Die Barrierenisolierschicht 653 kann durch ein CVD-Verfahren gebildet werden.
  • Anschließend wird unter Bezugnahme auf 7 6C die Basisleitschicht 620 als Basis der Gate-Elektrodenschicht 435, der Gate-Verdrahtungsschicht 436 und der Source-Elektrodenschichten 443 auf der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet. Die Basisleitschicht 620 füllt den Gate-Graben 431, den Source-Graben 441 und den äußeren Bereich 407 und bedeckt die Barrierenisolierschicht 653.
  • Die Basisleitschicht 620 beinhaltet ein p-artiges Polysilizium. Die Basisleitschicht 620 kann durch ein CVD-Verfahren gebildet werden. Das CVD-Verfahren kann ein LP-CVD-Verfahren (Niederdruck-CVD) sein.
  • Anschließend werden, bezugnehmend auf 76D, unnötige Teile der Basisleitschicht 620 entfernt. Die unnötigen Abschnitte der Basisleitschicht 620 werden entfernt, bis die Basisisolierschicht 619 freigelegt ist. Die unnötigen Abschnitte der Basisleitschicht 620 können durch ein Rückätzverfahren unter Verwendung der Basisisolierschicht 619 als Ätzstoppschicht entfernt werden.
  • Die unnötigen Abschnitte der Basisleitschicht 620 werden durch ein Ätzverfahren (z.B. ein Nassätzverfahren) über eine Maske (nicht dargestellt) mit einem vorgegebenen Muster entfernt. Dabei werden die Gate-Elektrodenschicht 435, die Gate-Verdrahtungsschicht 436 und die Source-Elektrodenschicht 443 gebildet.
  • Weiterhin verbleibt im vorliegenden Schritt ein Abschnitt der Basisleitschicht 620 (einschließlich des p-artigen Polysiliziums) in einem haftenden Zustand an der aktiven Seitenwand 464, die die aktive Hauptfläche 461 des aktiven Bereichs 406 und die äußere Hauptfläche 462 des äußeren Bereichs 407 verbindet.
  • Die Seitenwandstruktur 482 wird durch den verbleibenden Abschnitt (p-artiges Polysilizium) der Basisleitschicht 620 gebildet. Die Seitenwandstruktur 482 ist selbstausrichtend in Bezug auf die aktive Hauptfläche 461 des aktiven Bereichs 406 ausgebildet.
  • Anschließend wird unter Bezugnahme auf 76E eine Ti-Schicht als Metallmaterialschicht 641 auf der Gate-Elektrodenschicht 435 gebildet. Die Metallmaterialschicht 641 ist auf der Barrierenisolierschicht 653 so ausgebildet, dass sie in dieser Ausführungsform die Gate-Elektrodenschicht 435, die Gate-Verdrahtungsschicht 436 und die Source-Elektrodenschicht 443 insgesamt bedeckt.
  • Anschließend, bezugnehmend auf 76F, wird die p-artige Polyzidschicht in den Oberflächenschichtabschnitten der Gate-Elektrodenschichten 435 und der Oberflächenschichtabschnitt der Gate-Verdrahtungsschicht 436 gebildet. Die p-artige Polyzidschicht wird in dieser Ausführungsform auch in Oberflächenschichtabschnitten der Source-Elektrodenschichten 443 gebildet.
  • Die p-artige Polyzidschicht wird gebildet, indem die Oberflächenschichtabschnitte der Gate-Elektrodenschicht 435, der Oberflächenschichtabschnitt der Gate-Verdrahtungsschicht 436 und der Oberflächenschichtabschnitt der Source-Elektrodenschicht 443 durch Wärmebehandlung in Bezug auf die Metallmaterialschicht 641 polyzyklisiert werden. Die Wärmebehandlung der Metallmaterialschicht 641 kann ein RTA-Verfahren sein.
  • Dabei wird das p-artige Polyzid mit TiSi und/oder TiSi2 gebildet. Die niederohmige Elektrodenschicht 632 wird durch die p-artige Polyzidschicht gebildet. Im vorliegenden Schritt kann das Si in der Basisisolierschicht 619 (Siliziumoxidschicht 652) durch die Barrierenisolierschicht 653 vom Diffundieren in die niederohmige Elektrodenschicht 632 gehindert werden.
  • Anschließend werden, bezugnehmend auf 76G, nicht reagierte Abschnitte der Metallmaterialschicht 641, die sich nicht mit dem p-artigen Polysilizium verbunden haben, entfernt. Die nicht reagierten Abschnitte der Metallmaterialschicht 641 können durch ein Ätzverfahren (z.B. ein Nassätzverfahren) entfernt werden.
  • Wenn die niederohmige Elektrodenschicht 632 (p-artiges Polyzid) TiSi enthält, kann bei Bedarf eine Wärmebehandlung auf der niederohmige Elektrodenschicht 632 angewendet werden, nachdem die nicht reagierten Abschnitte der Metallmaterialschicht 641 entfernt wurden.
  • Die Wärmebehandlung der niederohmigen Elektrodenschicht 632 kann ein RTA-Verfahren sein. Dabei wird TiSi zu TiSi2 modifiziert, wodurch eine Senkung des Widerstands erreicht wird. Das Si in der Basisisolierschicht 619 (Siliziumoxidschicht 652) kann auch in diesem Schritt durch die Barrierenisolierschicht 653 vom Diffundieren in die niederohmige Elektrodenschicht 632 gehindert werden.
  • Danach werden die Schritte von 65R bis 65Z (Schritte von 66R bis 66Z) nacheinander ausgeführt und die Halbleitervorrichtung 651 hergestellt.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung 651beinhaltet die Gate-Isolierschicht 434 die Siliziumoxidschicht 652 und die niederohmige Elektrodenschicht 632 enthält Ti (insbesondere TiSi und/oder TiSi2). Die Halbleitervorrichtung 651 beinhaltet die Barrierenisolierschicht 653, die im Bereich zwischen der Gate-Isolierschicht 434 und der niederohmigen Elektrodenschicht 632 angeordnet ist.
  • Die Barrierenisolierschicht 653 hindert Si in der Gate-Isolierschicht 434 (Siliziumoxidschicht 652) vom Diffundieren in die niederohmige Elektrodenschicht 632. Genauer gesagt, ist die Barrierenisolierschicht 653 eine siliziumfreie Isolierschicht ohne Si.
  • Die Bildung des Leckstrompfads im Bereich zwischen der Gate-Elektrodenschicht 435 und der Source-Elektrodenschicht 443 kann dadurch in einer Konfiguration unterdrückt werden, in der die niederohmige Elektrodenschicht 632 Ti (insbesondere TiSi und/oder TiSi2) beinhaltet. Somit kann eine Widerstandsabsenkung des Gate-Widerstandes durch die niederohmige Elektrodenschicht 632 bei gleichzeitiger Unterdrückung von Leckströmen in einem Bereich mit niedrigem elektrischen Feld erreicht werden (siehe auch die Grafik von 73).
  • Außerdem wird mit der Halbleitervorrichtung 651 der dritte Bereich 434c der Gate-Isolierschicht 434 in der Nähe der Source-Elektrodenschicht 443 von der Barrierenisolierschicht 653 abgedeckt. Die Unterdrückung des Leckstroms kann so angemessen erreicht werden.
  • Die Konfiguration der Halbleitervorrichtung 651 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis siebenundzwanzigsten bevorzugten Ausführungsformen. Die Konfiguration der Halbleitervorrichtung 651 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 651 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 77 ist eine vergrößerte Ansicht eines Bereichs, der 70 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung 661 gemäß einer neunundzwanzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 631 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Die Gate-Isolierschicht 434 beinhaltet eine Siliziumoxidschicht 662, und die niederohmige Elektrodenschicht 632 beinhaltet Ti (insbesondere TiSi und/oder TiSi2) in dieser Ausführungsform. Bezugnehmend auf 77, beinhaltet die Halbleitervorrichtung 661 eine Barrierenisolierschicht 663, die die Gate-Isolierschicht 434 bedeckt. Genauer gesagt, deckt die Barrierenisolierschicht 663 den dritten Bereich 434c der Gate-Isolierschicht 434 ab.
  • Die Barrierenisolierschicht 663 hindert Si in der Gate-Isolierschicht 434 (Siliziumoxidschicht 662) vom Diffundieren in die niederohmige Elektrodenschicht 632. Genauer gesagt, ist die Barrierenisolierschicht 663 eine siliziumfreie Isolierschicht ohne Si.
  • Die Barrierenisolierschicht 663 kann mindestens Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Lanthanoxid (La2O3) oder Ceroxid (CeO2) beinhalten.
  • Obwohl nicht dargestellt, wird eine Außenfläche der äußeren Isolierschicht 481 in dieser Ausführungsform von der Barrierenisolierschicht 663 in der gleichen Weise abgedeckt wie die der dritte Bereich 434c der Gate-Isolierschicht 434 durch die Barrierenisolierschicht 663 abgedeckt ist.
  • 78A bis 78F sind vergrößerte Ansichten eines Bereichs, der 77 entspricht, und vergrößerte Ansichten zur Beschreibung eines Beispiels für ein Verfahren zur Herstellung der in 77 dargestellten Halbleitervorrichtung 661.
  • Auf 78A bezugnehmend, wird zunächst die SiC-Halbleiterschicht 402 mit der Gate-Elektrodenschicht 435, der Gate-Verdrahtungsschicht 436 und der darauf gebildeten Source-Elektrodenschicht 443 durch die Schritte 65A bis 65Q (66A bis 66Q) hergestellt. Die Elektrodenschicht 435, die Gate-Verdrahtungsschicht 436 und die Source-Elektrodenschicht 443 beinhaltet je das p-artige Polysilizium.
  • Anschließend wird unter Bezugnahme auf 78B die Barrierenisolierschicht 663 auf der Basis-Isolierschicht 619 gebildet. Die Barrierenisolierschicht 663 ist eine siliziumfreie Isolierschicht ohne Si. Die Barrierenisolierschicht 663 kann mindestens Aluminiumoxid (Al2O3), Hafniumoxid (HfO2), Lanthanoxid (La2O3) oder Ceroxid (CeO2) beinhalten. Die Barrierenisolierschicht 663 kann durch ein CVD-Verfahren gebildet werden.
  • Anschließend wird unter Bezugnahme auf 78C eine Resistmaske 621 mit einem vorgegebenen Muster auf der Zwischenschichtisolierschicht 491 gebildet. Im vorliegenden Schritt weist die Resistmaske 664 selektiv Öffnungen 665 auf, die die Gate-Elektrodenschicht 435, die Gate-Verdrahtungsschicht 436 und die Source-Elektrodenschicht 443 exponieren.
  • Anschließend werden unnötige Teile der Barrierenisolierschicht 663 entfernt. Die unnötigen Abschnitte der Barrierenisolierschicht 663 können durch ein Ätzverfahren (z.B. ein Trockenätzverfahren) über die Maske 664 entfernt werden. Die Gate-Elektrodenschicht 435, die Gate-Verkabelungsschicht 436 und die Source-Elektrodenschicht 443 werden dadurch von der Barrierenisolierschicht 663 exponiert. Anschließend wird die Resistmaske 664 entfernt.
  • Anschließend wird unter Bezugnahme auf 78D eine Ti-Schicht als Metallmaterialschicht 641 auf der Gate-Elektrodenschicht 435 gebildet. Die Metallmaterialschicht 641 ist auf der Barrierenisolierschicht 663 so ausgebildet, dass sie in dieser Ausführungsform die Gate-Elektrodenschicht 435, die Gate-Verdrahtungsschicht 436 und die Source-Elektrodenschicht 443 insgesamt bedeckt.
  • Anschließend, bezugnehmend auf 74E, wird die p-artige Polyzidschicht in den Oberflächenschichtabschnitten der Gate-Elektrodenschichten 435 und der Oberflächenschichtabschnitt der Gate-Verdrahtungsschicht 436 gebildet. Die p-artige Polyzidschicht wird in dieser Ausführungsform auch in Oberflächenschichtabschnitten der Source-Elektrodenschichten 443 gebildet.
  • Die p-artige Polyzidschicht wird gebildet, indem die Oberflächenschichtabschnitte der Gate-Elektrodenschicht 435, der Oberflächenschichtabschnitt der Gate-Verdrahtungsschicht 436 und der Oberflächenschichtabschnitt der Source-Elektrodenschicht 443 durch Wärmebehandlung in Bezug auf die Metallmaterialschicht 641 polyzyklisiert werden. Die Wärmebehandlung der Metallmaterialschicht 641 kann ein RTA-Verfahren sein.
  • Dabei wird das p-artige Polyzid mit TiSi und/oder TiSi2 gebildet. Die niederohmige Elektrodenschicht 632 wird durch die p-artige Polyzidschicht gebildet. Im vorliegenden Schritt kann das Si in der Basisisolierschicht 619 (Siliziumoxidschicht 662) durch die Barrierenisolierschicht 663 vom Diffundieren in die niederohmige Elektrodenschicht 632 gehindert werden.
  • Anschließend werden, bezugnehmend auf 78F, nicht reagierte Abschnitte der Metallmaterialschicht 641, die sich nicht mit dem p-artigen Polysilizium verbunden haben, entfernt. Die nicht reagierten Abschnitte der Metallmaterialschicht 641 können durch ein Ätzverfahren (z.B. ein Nassätzverfahren) entfernt werden.
  • Wenn die niederohmige Elektrodenschicht 632 (p-artiges Polyzid) TiSi enthält, kann bei Bedarf eine Wärmebehandlung auf der niederohmige Elektrodenschicht 632 angewendet werden, nachdem die nicht reagierten Abschnitte der Metallmaterialschicht 641 entfernt wurden. Die Wärmebehandlung der niederohmigen Elektrodenschicht 632 kann ein RTA-Verfahren sein. TiSi wird dabei zu TiSi2 modifiziert und eine Senkung des Widerstands kann so erreicht werden.
  • Danach werden die Schritte von 65R bis 65Z (Schritte von 66R bis 66Z) nacheinander ausgeführt und die Halbleitervorrichtung 661 hergestellt.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung 661beinhaltet die Gate-Isolierschicht 434 die Siliziumoxidschicht 662 und die niederohmige Elektrodenschicht 632 enthält Ti (insbesondere TiSi und/oder TiSi2). Die Halbleitervorrichtung 661 beinhaltet die Barrierenisolierschicht 663, die den dritten Bereich 434c der Gate-Isolierschicht 434 abdeckt.
  • Die Barrierenisolierschicht 663 hindert das Si in der Gate-Isolierschicht 434 (Siliziumoxidschicht 662) im Herstellungsprozess am Diffundieren in die niederohmige Elektrodenschicht 632. Genauer gesagt, ist die Barrierenisolierschicht 663 eine siliziumfreie Isolierschicht ohne Si.
  • Die Bildung des Leckstrompfads im Bereich zwischen der Gate-Elektrodenschicht 435 und der Source-Elektrodenschicht 443 kann dadurch in einer Konfiguration unterdrückt werden, in der die niederohmige Elektrodenschicht 632 Ti (insbesondere TiSi und/oder TiSi2) beinhaltet. Somit kann eine Widerstandsabsenkung des Gate-Widerstandes durch die niederohmige Elektrodenschicht 632 bei gleichzeitiger Unterdrückung des Leckstroms in einem Bereich mit niedrigem elektrischen Feld erreicht werden (siehe auch die Grafik von 73).
  • Außerdem wird mit der Halbleitervorrichtung 661 der dritte Bereich 434c der Gate-Isolierschicht 434 in der Nähe der Source-Elektrodenschicht 443 von der Barrierenisolierschicht 663 abgedeckt. Die Unterdrückung des Leckstroms kann so angemessen erreicht werden.
  • Bei dieser Ausführungsform wurde ein Beispiel beschrieben, bei dem die Barrierenisolierschicht 663, die den dritten Bereich 434c der Gate-Isolierschicht 434 abdeckt, gebildet wurde. Die Barrierenisolierschicht 663 kann jedoch nach dem Schritt des Entfernens der nicht reagierten Abschnitte der Metallmaterialschicht 641 entfernt werden (siehe 78F) . In diesem Fall kann jedoch eine Halbleitervorrichtung 661, die nicht die Barrierenisolierschicht 663 beinhaltet, aber in der Lage ist, die Unterdrückung von Leckströmen und die Widerstandsabsenkung des Gate-Widerstands zu erreichen, vorgesehen werden.
  • Die Konfiguration der Halbleitervorrichtung 661 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis achtundzwanzigsten bevorzugten Ausführungsformen. Die Konfiguration der Halbleitervorrichtung 661 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 651 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 79 ist eine vergrößerte Ansicht eines Bereichs, der 70 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung 671 gemäß einer dreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung. 80 ist eine Schnittansicht eines Bereichs, der 69 entspricht, und ist eine Schnittansicht der in 79 dargestellten Halbleitervorrichtung 671. 81 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht der in 79 dargestellten Halbleitervorrichtung 671.
  • Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 631 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 79 bezugnehmend, beinhaltet die Halbleitervorrichtung 671 die niederohmige Elektrodenschicht 632. Die Zwischenschichtisolierschicht 491 beinhaltet das Gate-Kontaktloch 492, das Source-Kontaktloch 493, das Diodenkontaktloch 494 und das Ankerloch 495 mit Formen, die sich von denen der jeweils vorstehend beschriebenen bevorzugten Ausführungsformen in dieser Ausführungsform unterscheiden.
  • Die Zwischenschichtisolierschicht 491 kann einen einschichtigen Aufbau aufweisen, der eine PSG-Schicht (Phosphorsilikatglas) oder eine BPSG-Schicht (Borphosphorsilikatglas) beinhaltet. Die Zwischenschichtisolierschicht 491 kann eine geschichtete Struktur aufweisen, die die PSG-Schicht und die BPSG-Schicht beinhaltet, die in dieser Reihenfolge von der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 geschichtet sind. Die Zwischenschichtisolierschicht 491 kann eine geschichtete Struktur aufweisen, die die PSG-Schicht und die BPSG-Schicht beinhaltet, die in dieser Reihenfolge von der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 geschichtet sind.
  • Auf 80 bezugnehmend, beinhaltet das Gate-Kontaktloch 492 einen breiten Abschnitt 672, der in der Öffnungsweite vergleichsweise breit ist, und einen schmalen Abschnitt 673 mit einer Öffnungsweite, die schmaler ist als die Öffnungsweite des breiten Abschnitts 672.
  • Der breite Abschnitt 672 ist in einem Bereich des Gate-Kontaktlochs 492 an der Öffnungsseite ausgebildet. Der schmale Abschnitt 673 ist in einem Bereich des Gate-Kontaktlochs 492 an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 ausgebildet. Der breite Abschnitt 672 und der schmale Abschnitt 673 moderieren eine Niveaudifferenz innerhalb des Gate-Kontaktlochs 492.
  • Auf 79 bezugnehmend, beinhaltet das Source-Kontaktloch 493 einen breiten Abschnitt 674, der in der Öffnungsweite vergleichsweise breit ist, und einen schmalen Abschnitt 675 mit einer Öffnungsweite, die schmaler ist als die Öffnungsweite des breiten Abschnitts 674.
  • Der breite Abschnitt 674 ist in einem Bereich des Source-Kontaktlochs 493 an der Öffnungsseite ausgebildet. Der schmale Abschnitt 675 ist in einem Bereich des Source-Kontaktlochs 493 an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 ausgebildet. Der breite Abschnitt 674 und der schmale Abschnitt 675 moderieren eine Niveaudifferenz innerhalb des Gate-Kontaktlochs 493.
  • Auf 81 bezugnehmend, beinhaltet das Gate-Kontaktloch 494 einen breiten Abschnitt 676, der in der Öffnungsweite vergleichsweise breit ist, und einen schmalen Abschnitt 677 mit einer Öffnungsweite, die schmaler ist als die Öffnungsweite des breiten Abschnitts 676.
  • Der breite Abschnitt 676 ist in einem Bereich des Diodenkontaktlochs 494 auf der Öffnungsseite ausgebildet. Der schmale Abschnitt 677 ist in einem Bereich des Diodenkontaktlochs 494 an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 ausgebildet. Der breite Abschnitt 676 und der schmale Abschnitt 677 moderieren eine Niveaudifferenz innerhalb des Diodenkontaktlochs 494.
  • Auf 81 bezugnehmend, beinhaltet das Ankerloch 495 einen breiten Abschnitt 678, der in der Öffnungsweite vergleichsweise breit ist, und einen schmalen Abschnitt 679 mit einer Öffnungsweite, die schmaler ist als die Öffnungsweite des breiten Abschnitts 678.
  • Der breite Abschnitt 678 ist in einem Bereich des Ankerlochs 495 an der Öffnungsseite ausgebildet. Der schmale Abschnitt 679 ist in einem Bereich des Ankerlochs 495 an der ersten Hauptflächenseite 403 der SiC-Halbleiterschicht 402 ausgebildet. Der breite Abschnitt 678 und der schmale Abschnitt 679 moderieren eine Niveaudifferenz innerhalb des Ankerlochs 495.
  • Die Hauptoberflächen-Gate-Elektrode 408 tritt von oberhalb der Zwischenschichtisolierschicht 491 in das Gate-Kontaktloch 492 ein. Die Hauptoberflächen-Gate-Elektrode 408 ist in Übereinstimmung mit dem breiten Abschnitt 672 und dem schmalen Abschnitt 673 in der Gate-Kontaktöffnung 492 ausgebildet. Eine filmbildende Eigenschaft der Hauptoberflächen-Gate-Elektrode 408, die in das Gate-Kontaktloch 492 eintritt, wird dadurch verbessert.
  • Die Hauptoberflächen-Source-Elektrode 409 tritt von oberhalb der Zwischenschichtisolierschicht 491 in die Source-Kontaktlöcher 493 und das Diodenkontaktloch 494 ein. Die Hauptoberflächen-Source-Elektrode 409 ist in Übereinstimmung mit dem breiten Abschnitt 674 und dem schmalen Abschnitt 675 in des Source-Kontaktlochs 493 ausgebildet.
  • Die Hauptoberflächen-Source-Elektrode 409 ist in Übereinstimmung mit dem breiten Abschnitt 676 und dem schmalen Abschnitt 677 in des Diodenkontaktlochs 494 ausgebildet. Eine filmbildende Eigenschaft der Hauptoberflächen-Source-Elektrode 409, die in die Source-Kontaktlöcher 493 und das Diodenkontaktloch 494 eintritt, wird dadurch verbessert.
  • Die Passivierungsschicht 503 tritt von oberhalb der Zwischenschichtisolierschicht 491 in das Ankerloch 495 ein. Die Passivierungsschicht 503 ist in Übereinstimmung mit dem breiten Abschnitt 678 und dem schmalen Abschnitt 679 im Ankerloch 495 ausgebildet. Eine filmbildende Eigenschaft der Passivierungsschicht 503, die in das Ankerloch 495 eintritt, wird dadurch verbessert.
  • 82A bis 82C sind vergrößerte Ansichten eines Bereichs, der 79 entspricht, und vergrößerte Ansichten zur Beschreibung eines Beispiels für ein Verfahren zur Herstellung der in 79 dargestellten Halbleitervorrichtung 671.
  • Auf 82A bezugnehmend, wird zunächst die SiC-Halbleiterschicht 402 der Struktur mit der auf der ersten Hauptfläche 403 gebildeten Zwischenschichtisolierschicht 491 durch die Schritte von 65A bis 65R (66A bis 66R) hergestellt.
  • Anschließend wird unter Bezugnahme auf 82B eine Resistmaske 621 mit einem vorgegebenen Muster auf der Zwischenschichtisolierschicht 491 gebildet. Die Resistmaske 681 weist selektiv Öffnungen 682 auf, in denen das Gate-Kontaktloch 492, das Source-Kontaktloch 493, das Diodenkontaktloch 494 und das Ankerloch 495 ausgebildet werden sollen.
  • Anschließend werden unnötige Teile der Zwischenschichtisolierschicht 491 durch ein isotropes Ätzverfahren (z.B. ein isotropes Trockenätzverfahren oder ein isotropes Nassätzverfahren) über die Resistmaske 681 entfernt.
  • Der breite Abschnitt 672 des Gate-Kontaktlochs 492, der breite Abschnitt 674 des Source-Kontaktlochs 493, der breite Abschnitt 676 des Diodenkontaktlochs 494 und der breite Abschnitt 678 des Ankerlochs 495 werden dadurch jeweils ausgebildet.
  • Anschließend werden unter Bezugnahme auf 82C unnötige Teile der Zwischenschichtisolierschicht 491 durch ein anisotropes Ätzverfahren (z.B. ein anisotropes Trockenätzverfahren oder ein anisotropes Nassätzverfahren) über die Resistmaske 681 entfernt.
  • Der schmale Abschnitt 673 des Gate-Kontaktlochs 492, der schmale Abschnitt 675 des Source-Kontaktlochs 493, der schmale Abschnitt 677 des Diodenkontaktlochs 494 und der schmale Abschnitt 679 des Ankerlochs 495 werden dadurch jeweils ausgebildet.
  • Danach werden die Schritte von 65U bis 65Z (Schritte von 66U bis 66Z) nacheinander ausgeführt und die Halbleitervorrichtung 671 hergestellt.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 671 beinhaltet das Gate-Kontaktloch 492 den breiten Abschnitt 672 und den schmalen Abschnitt 673. Der breite Abschnitt 672 und der schmale Abschnitt 673 moderieren die Niveaudifferenz innerhalb des Gate-Kontaktlochs 492. Eine filmbildende Eigenschaft der Hauptoberflächen-Gate-Elektrode 408, die in das Gate-Kontaktloch 492 eintritt, kann dadurch verbessert werden.
  • Außerdem beinhaltet das Source-Kontaktloch 493 bei der Halbleitervorrichtung 671 den breiten Abschnitt 674 und den schmalen Abschnitt 675. Der breite Abschnitt 674 und der schmale Abschnitt 675 moderieren die Niveaudifferenz innerhalb des Source-Kontaktlochs 493. Eine filmbildende Eigenschaft der Hauptoberflächen-Source-Elektrode 409, die in die Source-Kontaktlöcher 493 eintritt, kann dadurch verbessert werden.
  • Außerdem beinhaltet das Source-Kontaktloch 494 bei der Halbleitervorrichtung 671 den breiten Abschnitt 676 und den schmalen Abschnitt 677. Der breite Abschnitt 676 und der schmale Abschnitt 677 moderieren die Niveaudifferenz innerhalb des Diodenkontaktlochs 494. Eine filmbildende Eigenschaft der Hauptoberflächen-Source-Elektrode 409, die in das Diodenkontaktloch 494 eintritt, kann dadurch verbessert werden.
  • Außerdem beinhaltet das Ankerloch 495 bei der Halbleitervorrichtung 671 den breiten Abschnitt 678 und den schmalen Abschnitt 679. Der breite Abschnitt 678 und der schmale Abschnitt 679 moderieren die Niveaudifferenz innerhalb des Ankerlochs 495. Eine filmbildende Eigenschaft der Passivierungsschicht 503, die in das Ankerloch 495 eintritt, wird dadurch verbessert.
  • Darüber hinaus werden bei der Halbleitervorrichtung 671 die Formen des Gate-Kontaktlochs 492, des Source-Kontaktlochs 493, des Diodenkontaktlochs 494 und des Ankerlochs 495 durch Ätzverfahren angeordnet.
  • Das heißt, bei der Halbleitervorrichtung 671 wird keine Wärmebehandlung durchgeführt, um die Formen des Gate-Kontaktlochs 492, des Source-Kontaktlochs 493, des Diodenkontaktlochs 494 und des Ankerlochs 495 anzuordnen.
  • Eine Erwärmung der niederohmigen Elektrodenschicht 632 (p-artiges Polysiliziumschicht) nach der Bildung der niederohmigen Elektrodenschicht 632 (p-Polysiliziumschicht) kann dadurch vermieden werden. Unerwünschte Erhöhung des Gate-Widerstands und unerwünschte Erhöhung des Leckstroms können so angemessen unterdrückt werden.
  • Die Konfiguration der Halbleitervorrichtung 671 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis neunundzwanzigsten bevorzugten Ausführungsformen. Die Konfiguration der Halbleitervorrichtung 671 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 671 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 83 ist eine Unteransicht einer Halbleitervorrichtung 691 gemäß einer einunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung und ist eine Unteransicht eines ersten Konfigurationsbeispiels der erhöhten Bereichsgruppe 693. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung soll gegeben sein.
  • Auf 83 bezugnehmend, weist die Halbleitervorrichtung 691 eine Konfiguration auf, bei der die technischen Ideen der Halbleitervorrichtung 311 gemäß der zweiundzwanzigsten bevorzugten Ausführungsform (siehe auch 34 bis 431) in die Halbleitervorrichtung 401 integriert sind.
  • Insbesondere hat die Halbleitervorrichtung 691 erhöhte Bereichsgruppen 693, die jeweils eine Vielzahl von erhöhten Abschnitten 692 beinhalten, die auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 gebildet sind. Die erhöhten Abschnitte 692 sind Abschnitte der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402, die entlang der Normalenrichtung zur zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 angehoben sind.
  • Die erhöhten Abschnitte 692 werden in Abständen voneinander entlang einer beliebigen ersten Richtung X und einer zweiten Richtung Y gebildet, die die erste Richtung X schneiden. Die erste Richtung X ist eine der planaren Richtungen der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402.
  • Die erste Richtung X ist in dieser Ausführungsform auf eine Richtung parallel zu den Seitenflächen 405B und 405D der SiC-Halbleiterschicht 402 ausgerichtet. Die zweite Richtung Y ist, genauer gesagt, eine Richtung orthogonal zur ersten Richtung X. Das heißt, die zweite Richtung Y ist in dieser Ausführungsform auf eine Richtung parallel zu den Seitenflächen 405A und 405C der SiC-Halbleiterschicht 402 ausgerichtet.
  • Die erhöhte Bereichsgruppe 693 weist in einer ersten Richtungsansicht aus der ersten Richtung X einen ersten Abschnitt 694 auf, in dem sich einige erhöhte Abschnitte 692 der erhöhten Abschnitten 692 in der ersten Richtung X überlappen.
  • Die erhöhte Bereichsgruppe 693 weist auch einen zweiten Abschnitt 695 auf, in dem einige erhöhte Abschnitte 692 unter den erhöhten Abschnitten 692 getrennt vom ersten Abschnitt 694 gebildet sind und sich in der ersten Richtungsansicht in der ersten Richtung X überlappen.
  • Die erhöhten Abschnitte 692 werden nacheinander entlang der ersten Richtung X gebildet. Insbesondere weisen die erhöhten Abschnitte 692 ein gepunktetes Muster auf, das in Abständen entlang der ersten Richtung X und der zweiten Richtung Y unterbrochen ist.
  • Die erhöhten Abschnitte 692 werden nacheinander entlang der ersten Richtung X unter Beibehaltung des gepunkteten Musters gebildet. Die erhöhten Abschnitte 692 sind in dieser Ausführungsform in der Draufsicht von einer Umfangskante an der Seitenflächenseite 405A einer Seite zu einer Umfangskante an der Seitenflächenseite 405C auf der anderen Seite der SiC-Halbleiterschicht 402 ausgebildet.
  • Abstände zwischen den erhöhten Abschnitten 692, die in Abständen in der ersten Richtung X in jeder erhöhten Bereichsgruppe 693 gebildet werden, können voneinander abweichen. Abstände zwischen den erhöhten Abschnitten 692, die in Abständen in der zweiten Richtung Y in jeder erhöhten Bereichsgruppe 693 gebildet werden, können voneinander abweichen.
  • Die erhöhten Abschnitte 692 können in ungleichmäßiger Form, Größe und Dicke ausgebildet sein. Die Dicke eines erhöhten Abschnitts 692 ist ein Abstand von einem Basisabschnitt zu einem oberen Abschnitt (Spitzenabschnitt) des erhöhten Abschnitts 692 in Bezug auf die Normalenrichtung zur zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402.
  • Die erhöhten Abschnitte 692 können jeweils eine Größe von mehr als 0 µm und nicht mehr als 10 µm aufweisen. Jeder erhöhte Abschnitt 692 kann eine Dicke von nicht mehr als 500 nm aufweisen (z.B. nicht weniger als 1 nm und 250 nm).
  • Jede erhöhte Bereichsgruppe 693 ist in einem Bereich der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 ausgebildet, der schmaler ist als die Breiten der Seitenflächen 405A bis 405D (Seitenflächen 405A und 405C in dieser Ausführungsform) der SiC-Halbleiterschicht 402.
  • Die erhöhte Bereichsgruppe 693 ist beispielsweise in einem Bereich gebildet, der nicht weniger als ein 1/1000 und nicht mehr als ein 1/5 der Breite der Seitenflächen 405A bis 405D (Seitenflächen 405A und 405C in dieser Ausführungsform) der SiC-Halbleiterschicht 402 beträgt.
  • Die erhöhte Bereichsgruppe 693 kann in einem Bereich gebildet sein, der nicht weniger als ein 1/200 und nicht mehr als ein 1/10 der Breite der Seitenflächen 405A bis 405D (Seitenflächen 405A und 405C in dieser Ausführungsform) der SiC-Halbleiterschicht 402 beträgt.
  • Die erhöhte Bereichsgruppe 693 kann in einem Bereich von nicht weniger als 10 µm und nicht mehr als 200 µm in Bezug auf die zweite Richtung Y gebildet sein. Die erhöhte Bereichsgruppe 693 kann in einem Bereich von nicht weniger als 50 µm und nicht mehr als 150 µm in Bezug auf die zweite Richtung Y gebildet sein. Die erhöhte Bereichsgruppe 693 kann in einem Bereich von nicht weniger als 80 µm und nicht mehr als 120 µm in Bezug auf die zweite Richtung Y gebildet sein.
  • Die erhöhte Bereichsgruppe 693 weist ein Layout auf, in dem sich die erhöhten Abschnitte 692 in der ersten Richtung X in der ersten Richtungsansicht von der ersten Richtung X ausgesehen überlappen. Die erhöhte Bereichsgruppe 693 bildet dadurch einen erhöhten Bereichsgruppenabschnitt 696, der sich als Bandform entlang der ersten Richtung X durch ein kollektives Muster der erhöhten Abschnitte 692 erstreckt, das sich nacheinander entlang der ersten Richtung X durchsetzt.
  • Mit anderen Worten, der erhöhte Bereichsgruppenabschnitt 696 beinhaltet die erhöhten Abschnitte 692 (die erhöhte Bereichsgruppe 693), die in einem bandförmigen Bereich der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 gebildet sind und sich entlang der ersten Richtung X erstrecken.
  • Die erhöhten Bereichsgruppen 693 (erhöhte Bereichsgruppenabschnitte 696) einer solchen Konfiguration sind auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 in Abständen entlang der zweiten Richtung Y ausgebildet.
  • Das heißt, das gepunktete Muster der erhöhten Abschnitte 692 wird intermittierend in einer zweiten Richtungsansicht aus der zweiten Richtung Y herausgebildet. Abstände zwischen den erhöhten Bereichsgruppen 693 können einen Wert von nicht weniger als 1% und nicht mehr als 25% des Bereichs aufweisen, in dem die erhöhte Bereichsgruppe 693 gebildet ist.
  • Ein Abstand zwischen den aneinandergrenzenden erhöhten Bereichsgruppen 693 in Bezug auf die zweite Richtung Y sollte nicht mehr als 100 µm betragen. Der Abstand zwischen den erhöhten Bereichsgruppen 693 sollte nicht weniger als 5 µm und nicht mehr als 50 µm betragen. Der Abstand zwischen den erhöhten Bereichsgruppen 693 sollte nicht mehr als 20 µm betragen.
  • Die erste Richtung X kann auf die [11-20] Richtung und die zweite Richtung Y auf die [1-100] Richtung ausgerichtet sein. Das heißt, die erhöhten Bereichsgruppen 693 können jeweils den bandförmigen erhöhten Bereichsgruppenabschnitt 696 bilden, der sich im Wesentlichen parallel oder parallel zur [11-20] Richtung erstreckt, und in mehreren Intervallen entlang der [1-100] Richtung gebildet werden.
  • Die erste Richtung X kann auf die [1-100] Richtung und die zweite Richtung Y auf die [11-20] Richtung ausgerichtet werden. Das heißt, die erhöhten Bereichsgruppen 693 können jeweils den bandförmigen erhöhten Bereichsgruppenabschnitt 696 bilden, der sich im Wesentlichen parallel oder parallel zur [1-100] Richtung erstreckt, und in mehreren Intervallen entlang der [11-20] Richtung gebildet werden.
  • Abstände 697 außerhalb des gepunkteten Musters der erhöhten Abschnitte 692 sind in Bereichen der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 zwischen den erhöhten Bereichsgruppen 693 definiert, die in der zweiten Richtung Y aneinander angrenzen.
  • Der Abstand 697 ist definiert als eine Bandform, die sich parallel zur ersten Richtung X durch gegenseitig benachbarte erhöhte Bereichsgruppen 693 (erhöhte Bereichsgruppenabschnitte 696) erstreckt. Ein Streifenmuster, in dem die erhöhten Bereichsgruppen 693 und die Abstände 697 abwechselnd entlang der zweiten Richtung Y gebildet sind, wird dadurch auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 gebildet.
  • Eine Vielzahl von Rillen 698 ist in der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 ausgebildet. In 83 und der vergrößerten Ansicht in 83 sind die Rillen 698 durch Linien gekennzeichnet. Die Rillen 698 sind in den erhöhten Bereichsgruppe 693 und den Zwischenräumen 697 ausgebildet.
  • Die Vielzahl der Rillen 698 beinhaltet Schleifspuren, die durch das Schleifen der zweiten Wafer-Hauptfläche 603 des SiC-Halbleiterwafers 601 gebildet wurden (siehe auch 41A bis 41B, 65A bis 65Z und 66A bis 66Z). Eine Richtung, in der sich die Rillen 698 erstrecken, unterscheidet sich somit je nach einer Position, an der die SiC-Halbleiterschicht 402 aus dem SiC-Halbleiterwafer 601 ausgeschnitten ist.
  • Die Rillen 698 können sich im Wesentlichen parallel oder parallel zu den jeweiligen erhöhten Bereichsgruppe 693 erstrecken. Die Rillen 698 können Abschnitte beinhalten, die die erhöhten Bereichsgruppen 693 schneiden. Die Rillen 698 können sich in einer Richtung erstrecken, die jeweiligen erhöhten Bereichsgruppen 693 schneiden oder orthogonal hierzu verlaufen. Die Rillen 698 können sich geradlinig oder bogenförmig erstrecken.
  • Einige der erhöhten Abschnitte 692, die in jeder erhöhten Bereichsgruppe 693 enthalten sind, sind in Abständen entlang der Rille 698 gebildet. Das heißt, jede erhöhte Bereichsgruppe 693 beinhaltet einen dritten Abschnitt 699, bei dem in der Draufsicht einige erhöhte Abschnitte 692 der erhöhten Abschnitte 692 in Abständen entlang einer Rille 698 gebildet sind.
  • Jede erhöhte Bereichsgruppe 693 wird beispielsweise durch ein Glühbehandlungsverfahren gebildet. Die erhöhten Abschnitte 692 können Laserbearbeitungsmarkierungen sein, die durch ein Laserglühbehandlungsverfahren gebildet werden.
  • Die erhöhten Abschnitte 692 entlang der Rillen 698 (die dritten Abschnitte 699 der erhöhten Bereichsgruppen 693) können durch ein Glühbehandlungsverfahren gebildet werden, das auf einer Unebenheit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 (zweite Wafer-Hauptfläche 603 der SiC-Halbleiterwafer 601) durchgeführt wird, die durch die Rillen 698 definiert ist.
  • Jede erhöhte Bereichsgruppe 693 kann durch Anpassung der Glühbehandlungsbedingungen (im vorliegenden Fall Laserglühbehandlungsbedingungen), wie in 84A bis 84D dargestellt, eine beliebige Konfiguration annehmen.
  • 84A ist ein Diagramm eines zweiten Konfigurationsbeispiels der jeweiligen erhöhten Bereichsgruppe 693.
  • Wie in 84A dargestellt, kann die erhöhte Bereichsgruppe 693 erhöhte Abschnitte 692 beinhalten, die in der Draufsicht konvex gekrümmte Form haben und sich entlang der ersten Richtung X erstrecken und entlang der zweiten Richtung Y (zur Seitenflächenseite 405B in 84A) hervorstehen. Der erhöhte Abschnitt 692 kann durch eine Vielzahl von sich gegenseitig überlappenden erhöhten Abschnitten 692 gebildet sein.
  • Ein Abstand zwischen den beiden am weitesten getrennten Punkten im erhöhten Abschnitt 692 sollte nicht weniger als 1 µm und nicht mehr als 200 µm betragen (im vorliegenden Konfigurationsbeispiel etwa 50 µm). Ein Abstand zwischen einer Vielzahl von aneinandergrenzenden erhöhten Abschnitten 692 in Bezug auf die erste Richtung X ist auf einen Wert eingestellt, der nicht weniger als 10% der Größe jedes erhöhten Abschnitts 692 beträgt. Die erhöhten Abschnitte 692 werden durch Verschieben von aneinandergrenzenden Laserstrahlpositionen in der ersten Richtung X gebildet.
  • 84B ist ein Diagramm eines dritten Konfigurationsbeispiels der erhöhten Bereichsgruppen 693.
  • Wie in 36B dargestellt, kann die erhöhte Bereichsgruppe 693 erhöhten Abschnitte 692 in konkav gekrümmter Form beinhalten, die sich in der Draufsicht entlang der zweiten Richtung Y erstrecken und entlang der ersten Richtung X zurückgesetzt sind. Der erhöhte Abschnitt 692 kann durch eine Vielzahl von sich gegenseitig überlappenden erhöhten Abschnitten 692 gebildet sein.
  • Der Abstand zwischen den beiden am weitesten getrennten Punkten im erhöhten Abschnitt 692 sollte nicht weniger als 1 µm und nicht mehr als 200 µm betragen (im vorliegenden Konfigurationsbeispiel etwa 50 µm). Die erhöhten Abschnitte 692 werden gebildet, indem man benachbarte Laserbestrahlungspositionen in einem Bereich von nicht weniger als 50% und nicht mehr als 70% überlappen lässt.
  • 84C ist ein Diagramm eines vierten Konfigurationsbeispiels der erhöhten Bereichsgruppen 693.
  • Wie in 84C dargestellt, kann die erhöhte Bereichsgruppe 693 erhöhte Abschnitte 692 in Linienformen beinhalten, die sich in der Draufsicht entlang der zweiten Richtung Y erstrecken und entlang der ersten Richtung X zurückgesetzt sind. Der erhöhte Abschnitt 692 kann einen vorstehenden Abschnitt aufweisen, der entlang der ersten Richtung X vorsteht. Der erhöhte Abschnitt 692 kann durch eine Vielzahl von sich gegenseitig überlappenden erhöhten Abschnitten 692 gebildet werden.
  • Ein Abstand zwischen den beiden am weitesten getrennten Punkten im erhöhten Abschnitt 692 sollte nicht weniger als 1 µm und nicht mehr als 200 µm betragen (im vorliegenden Konfigurationsbeispiel etwa 50 µm). Die erhöhten Abschnitte 692 werden gebildet, indem man benachbarte Laserbestrahlungspositionen in einem Bereich von nicht weniger als 70% und nicht mehr als 90% überlappen lässt.
  • 84D ist ein Diagramm eines fünften Konfigurationsbeispiels der erhöhten Bereichsgruppen 693.
  • Wie in 84D dargestellt, kann die erhöhte Bereichsgruppe 693 ein Layout aufweisen, bei dem erhöhte Abschnittsspalten einschließlich der erhöhten Abschnitte 692, die in Abständen entlang der zweiten Richtung Y ausgerichtet sind, in Abständen entlang der ersten Richtung X gebildet sind.
  • Ein Abstand zwischen den beiden am weitesten getrennten Punkten im erhöhten Abschnitt 692 sollte nicht weniger als 1 µm und nicht mehr als 200 µm betragen (im vorliegenden Konfigurationsbeispiel etwa 5 µm). Die erhöhten Abschnitte 692 werden gebildet, indem man benachbarte Laserbestrahlungspositionen in einem Bereich von nicht weniger als 90% und weniger als 100% überlappen lässt.
  • 85 ist eine Schnittansicht eines Bereichs, der 68 entspricht, und ist eine Schnittansicht der in 83 dargestellten Halbleitervorrichtung 691. 86 ist eine Schnittansicht eines Bereichs, der 69 entspricht, und ist eine Schnittansicht der in 83 dargestellten Halbleitervorrichtung 691.
  • 87 ist eine vergrößerte Ansicht eines in 86 dargestellten Bereichs LXXXVII. 88 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht der in 83 dargestellten Halbleitervorrichtung 691. In 85 bis 88 ist ein Konfigurationsbeispiel dargestellt, bei dem die niederohmige Elektrodenschicht 632 gebildet wird.
  • Auf 85 bis 88 bezugnehmend, werden die erhöhten Bereichsgruppen 693 (erhöhte Abschnitte 692) und die Rillen 698 auf dem SiC-Halbleitersubstrat 421 gebildet. Eine modifizierte Schicht 700, bei der ein Abschnitt des SiC der SiC-Halbleiterschicht 402 (SiC-Halbleitersubstrat 421) modifiziert ist, um unterschiedliche Eigenschaften zu haben, wird in einem Oberflächenschichtabschnitt der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 gebildet. Die modifizierte Schicht 700 wird durch das Glühbehandlungsverfahren gebildet, das auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 durchgeführt wird.
  • Die modifizierte Schicht 700 enthält Si-Atome und C-Atome. Genauer gesagt, hat die modifizierte Schicht 700 eine Kohlenstoffdichte, die niedriger ist als eine Kohlenstoffdichte eines Bereichs der SiC-Halbleiterschicht 402 (SiC-Halbleitersubstrat 421) außerhalb der modifizierten Schicht 700.
  • Außerdem weist die modifizierte Schicht 700 eine Siliziumdichte auf, die höher ist als die Kohlenstoffdichte. Das heißt, die modifizierte Schicht 700 beinhaltet eine Si-modifizierte Schicht, mit der das SiC der SiC-Halbleiterschicht 402 (SiC-Halbleitersubstrat 421) zu Si modifiziert wird. Die Si-modifizierte Schicht kann eine amorphe Si-Schicht sein.
  • Die modifizierte Schicht 700 kann einen Gitterfehler aufgrund der Modifikation von SiC beinhalten. Das heißt, die modifizierte Schicht 700 kann einen Gitterfehlerbereich mit einem Defektniveau beinhalten, das durch die Modifikation von SiC eingeführt wurde.
  • Die modifizierte Schicht 700 wird in dieser Ausführungsform in Bereichen des Oberflächenschichtabschnitts der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 entlang der erhöhten Bereichsgruppen 693 gebildet. Die erhöhten Abschnitte 692 werden dabei durch die modifizierte Schicht 700 in jeder erhöhten Bereichsgruppe 693 gebildet.
  • Weiterhin erstreckt sich die modifizierte Schicht 700 in dieser Ausführungsform von den erhöhten Bereichsgruppe 693 bis zu den Abständen 697. Das heißt, das Glühbehandlungsverfahren, das auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 durchgeführt wird, erstreckt sich auch auf die Abstände 697.
  • Eine Dicke eines Abschnitts der modifizierten Schicht 700 entlang der erhöhten Bereichsgruppen 693 ist nicht weniger als eine Dicke eines Abschnitts der modifizierten Schicht 700 entlang der Abstände 697 bei Vorhandensein der erhöhten Abschnitte 692. Genauer gesagt, ist die Dicke des Abschnitts der modifizierten Schicht 700 entlang der erhöhten Bereichsgruppen 693 größer als die Dicke des Abschnitts der modifizierten Schicht 700 entlang der Abstände 697.
  • Die Dicke der modifizierten Schicht 700 sollte nicht weniger als 1 nm und nicht mehr als 1000 nm betragen. Eine Dicke Ta eines Bereichs der modifizierten Schicht 700, die den erhöhten Abschnitt 692 bildet, sollte nicht weniger als 50 nm und nicht mehr als 1000 nm betragen. Eine Dicke Tb eines Bereichs der modifizierten Schicht 700 außerhalb des erhöhten Abschnitts 692 sollte nicht weniger als 1 nm und nicht mehr als 300 nm betragen.
  • Die Dicke Ta kann nicht weniger als 50 nm und nicht mehr als 100 nm betragen. Die Dicke Ta kann nicht weniger als 100 nm und nicht mehr als 150 nm betragen. Die Dicke Ta kann nicht weniger als 150 nm und nicht mehr als 200 nm betragen. Die Dicke Ta kann nicht weniger als 200 nm und nicht mehr als 250 nm betragen.
  • Die Dicke Ta kann nicht weniger als 250 nm und nicht mehr als 300 nm betragen. Die Dicke Ta kann nicht weniger als 300 nm und nicht mehr als 350 nm betragen. Die Dicke Ta kann nicht weniger als 350 nm und nicht mehr als 400 nm betragen. Die Dicke Ta kann nicht weniger als 400 nm und nicht mehr als 450 nm betragen. Die Dicke Ta kann nicht weniger als 450 nm und nicht mehr als 500 nm betragen.
  • Die Dicke Ta kann nicht weniger als 500 nm und nicht mehr als 600 nm betragen. Die Dicke Ta kann nicht weniger als 600 nm und nicht mehr als 700 nm betragen. Die Dicke Ta kann nicht weniger als 700 nm und nicht mehr als 800 nm betragen. Die Dicke Ta kann nicht weniger als 800 nm und nicht mehr als 900 nm betragen. Die Dicke Ta kann nicht weniger als 900 nm und nicht mehr als 1000 nm betragen.
  • Die Dicke Tb kann nicht weniger als 1 nm und nicht mehr als 10 nm betragen. Die Dicke Tb kann nicht weniger als 10 nm und nicht mehr als 50 nm betragen. Die Dicke Tb kann nicht weniger als 50 nm und nicht mehr als 100 nm betragen.
  • Die Dicke Tb kann nicht weniger als 100 nm und nicht mehr als 150 nm betragen. Die Dicke Tb kann nicht weniger als 150 nm und nicht mehr als 200 nm betragen. Die Dicke Tb kann nicht weniger als 200 nm und nicht mehr als 250 nm betragen. Die Dicke Tb kann nicht weniger als 250 nm und nicht mehr als 300 nm betragen.
  • Die Dicke Tb sollte nicht mehr als 1/2, nicht mehr als 1/3, nicht mehr als 1/4, nicht mehr als 1/5, nicht mehr als 1/6, nicht mehr als 1/7, nicht mehr als 1/8, nicht mehr als 1/9, nicht mehr als 1/10, nicht mehr als 1/11, nicht mehr als 1/12, nicht mehr als 1/13, nicht mehr als 1/14, nicht mehr als 1/15, nicht mehr als 1/16, nicht mehr als 1/17, nicht mehr als 1/18, nicht mehr als 1/19 oder nicht mehr als 1/20 der Dicke Ta betragen.
  • Ein Widerstandswert der zweiten Hauptfläche 404, wenn die erhöhten Bereichsgruppen 693 nicht auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 vorhanden sind, ist größer als ein Widerstandswert der zweiten Hauptfläche 404, wenn die erhöhten Bereichsgruppen 693 auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 vorhanden sind.
  • Das heißt, die erhöhten Bereichsgruppen 693 haben als elektrische Eigenschaft jeweils einen Widerstandswert von nicht mehr als ein Widerstandswert eines SiC-Einkristalls allein. Genauer gesagt, haben die erhöhten Bereichsgruppen 693 jeweils einen Widerstandswert kleiner als der Widerstandswert des SiC-Einkristalls allein.
  • Die erhöhten Bereichsgruppen 693 weisen jeweils auch einen Widerstandswert auf, der nicht größer als ein Widerstandswert der Abstände 697 ist. Genauer gesagt, haben die erhöhten Bereichsgruppen 693 jeweils einen Widerstandswert kleiner als der Widerstandswert der Abstände 697.
  • Der Widerstandswert der erhöhten Bereichsgruppen 693 wird durch die modifizierte Schicht 700 reduziert. Das heißt, der Widerstandswert der erhöhten Bereichsgruppen 693 ist aufgrund der modifizierten Schicht 700, bei der die Eigenschaften von SiC modifiziert sind, nicht mehr als der Widerstandswert des SiC-Einkristalls. Der Widerstandswert der Abstände 697 wird ebenfalls durch die modifizierte Schicht 700 reduziert.
  • Das Drain-Pad 423 ist in dieser Ausführungsform direkt mit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 verbunden. Das Drain-Pad 423 bedeckt die erhöhten Bereichsgruppen 693 auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402. Das Drain-Pad 423 bedeckt die erhöhten Bereichsgruppen 693 insgesamt.
  • Das Drain-Pad 423 ist in einer Filmform ausgebildet, die den Außenflächen der erhöhten Bereichsgruppen 693 (Außenflächen der erhöhten Abschnitte 692) und den Innenflächen der Rillen 698 entspricht. Eine Vielzahl von erhöhten Abschnitten 423a, die in einer Richtung weg von der zweiten Hauptfläche 404 angehoben sind, wird dadurch an Abschnitten einer Außenfläche des Drain-Pads 423 gebildet, das die erhöhten Bereichsgruppe 693 (erhöhte Abschnitte 692) bedeckt. Eine Vielzahl von Aussparungen 423b, die in Richtung der zweiten Hauptfläche 404 zurückgesetzt sind, ist ebenfalls an Abschnitten der Außenfläche des Drain-Pads 423 ausgebildet, das die Rillen 698 abdeckt.
  • Das Drain-Pad 423 bildet einen ohmschen Kontakt mit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402. Insbesondere bildet das Drain-Pad 423 ohmsche Kontakte mit den erhöhten Bereichsgruppen 693.
  • Genauer gesagt, bildet das Drain-Pad 423 ohmsche Kontakte mit der Vielzahl der erhöhten Bereichsgruppen 693. In dieser Ausführungsform bildet das Drain-Pad 423 auch mit den Abständen 697 ohmsche Kontakte.
  • Das Drain-Pad 423 weist eine geschichtete Struktur auf, die eine Vielzahl von Elektrodenschichten beinhaltet, die auf die zweite Hauptfläche 404 der SiC-Halbleiterschicht 402 aufgeschichtet sind. Das Drain-Pad 423 weist eine vierschichtige Struktur auf, die eine Ti-Schicht 701, eine Ni-Schicht 702, eine Au-Schicht 703 und eine Ag-Schicht 704 beinhaltet, die in dieser Ausführungsform in dieser Reihenfolge von der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 aufgeschichtet sind.
  • Die Ti-Schicht 701, die Ni-Schicht 702, die Au-Schicht 703 und die Ag-Schicht 704 sind jeweils in Filmformen ausgebildet, die den Außenflächen der erhöhten Bereichsgruppen 693 (Außenflächen der erhöhten Abschnitte 692) und den Innenflächen der Rillen 698 entsprechen. Die erhöhten Abschnitte 423a und die Aussparungen 423b des Drain-Pads 423 sind an einer Außenfläche der Ag-Schicht 704 ausgebildet.
  • Die Ti-Schicht 701 ist direkt mit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 verbunden. Die Ti-Schicht 701 bedeckt die Vielzahl der erhöhten Bereichsgruppen 693 insgesamt und bildet einen ohmschen Kontakt mit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402. Die Ti-Schicht 701 bildet in dieser Ausführungsform auch ohmsche Kontakte zu den Abständen 697.
  • Die Ni-Schicht 702 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Ti-Schicht 701. Die Au-Schicht 703 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Ni-Schicht 702. Die Ag-Schicht 704 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Au-Schicht 703.
  • Eine Dicke der Ti-Schicht 701 sollte nicht weniger als 0,01 µm und nicht mehr als 5 µm betragen (z.B. etwa 0,07 µm). Eine Dicke der Ni-Schicht 702 sollte nicht weniger als 0,1 µm und nicht mehr als 40 µm betragen (z.B. etwa 1, 2 µm).
  • Eine Dicke der Au-Schicht 703 sollte nicht weniger als 0,1 µm und nicht mehr als 40 µm betragen (z.B. etwa 0,07 µm). Eine Dicke der Ag-Schicht 704 sollte nicht weniger als 0,1 µm und nicht mehr als 40 µm betragen (z.B. etwa 0,3 µm). Offensichtlich kann das Drain-Pad 423 auch einen einschichtigen Aufbau aufweisen, der die Ti-Schicht 701, die Ni-Schicht 702, die Au-Schicht 703 oder die Ag-Schicht 704 beinhaltet.
  • Das Drain-Pad 423 bildet den ohmschen Kontakt mit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 ohne Zwischenschaltung einer Silizidschicht, die ein Silicid als Hauptbestandteil beinhaltet. Das Drain-Pad 423 bildet den ohmschen Kontakt mit jeder erhöhten Bereichsgruppe 693 ohne Zwischenschaltung einer Silizidschicht, die ein Silizid als Hauptbestandteil beinhaltet.
  • Das Drain-Pad 423 bildet den ohmschen Kontakt mit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 ohne Zwischenschaltung einer Kohlenstoffschicht, die Kohlenstoff als Hauptbestandteil enthält. Das Drain-Pad 423 bildet den ohmschen Kontakt mit jeder erhöhten Bereichsgruppe 693 ohne Zwischenschaltung einer Kohlenstoffschicht, die Kohlenstoff als Hauptbestandteil enthält.
  • Das Drain-Pad 423 ist als Schicht ausgebildet ohne einen Bereich, in dem ein Material mit einem Silizid als Hauptbestandteil verwendet wird. Das Drain-Pad 423 ist als Schicht ausgebildet ohne einen Bereich, in dem ein Material mit Kohlenstoff als Hauptbestandteil verwendet wird.
  • Die Halbleitervorrichtung 691 wird durch Hinzufügen der oben beschriebenen Schritte von 42 ( 43A bis 431) zu den Schritten von 65A bis 65Z (Schritte von 66A bis 66Z) hergestellt.
  • Mit der vorstehend beschriebenen Halbleitervorrichtung 691 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden. Außerdem kann mit der Halbleitervorrichtung 691 ein Anschlussbereich des Drain-Pads 423 in Bezug auf die zweite Hauptfläche 404 der SiC-Halbleiterschicht 402 um die erhöhten Bereichsgruppen 693 vergrößert werden. Dadurch können die elektrischen Eigenschaften verbessert werden.
  • Insbesondere bildet das Drain-Pad 423 ohmsche Kontakte mit den erhöhten Bereichsgruppen 693. Dadurch können zufriedenstellende ohmsche Eigenschaften zwischen der SiC-Halbleiterschicht 402 und dem Drain-Pad 423 erreicht werden und damit die elektrischen Eigenschaften verbessert werden.
  • Außerdem ist bei der Halbleitervorrichtung 691 das Drain-Pad 423 direkt mit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 verbunden. Genauer gesagt, bildet das Drain-Pad 423 die ohmschen Kontakte mit den erhöhten Bereichsgruppen 693 ohne Zwischenschaltung einer Kohlenstoffschicht. Außerdem bildet das Drain-Pad 423 die ohmschen Kontakte mit den erhöhten Bereichsgruppen 693 ohne Zwischenschaltung einer Silizidschicht.
  • Eine Kohlenstoffschicht oder eine Silizidschicht neigt dazu, zu ein Schälansatz zu werden. Daher können Verbindungsausfälle und erhöhte Widerstandswerte durch Verbindungsausfälle durch die Struktur, in der das Drain-Pad 423 direkt mit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 verbunden ist, entsprechend unterdrückt werden.
  • Die Konfiguration der Halbleitervorrichtung 691 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis dreißigsten bevorzugten Ausführungsformen. Die Konfiguration der Halbleitervorrichtung 691 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 691 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 89 ist eine der 83 entsprechende Unteransicht und ist eine Unteransicht einer Halbleitervorrichtung 705 gemäß einer dreiunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 691 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 89 bezugnehmend, weist die Halbleitervorrichtung 705 eine Vielzahl von erhöhten Bereichsgruppen 693 auf, einschließlich erste erhöhter Bereichsgruppen 693A und zweiter erhöhter Bereichsgruppen 693B.
  • Die erste erhöhte Bereichsgruppe 693A beinhaltet eine Vielzahl von ersten erhöhten Abschnitten 692A, die auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 ausgebildet sind. Die erhöhten Abschnitte 692A sind Abschnitte der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402, die entlang der Normalenrichtung zur zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 angehoben sind.
  • Die ersten erhöhten Abschnitte 692A werden in Abständen voneinander entlang der ersten Richtung X und der zweiten Richtung Y, die die erste Richtung X schneidet, gebildet. Die ersten erhöhten Abschnitte 692A weisen in der ersten Richtungsansicht aus der ersten Richtung X einen ersten Abschnitt 694A auf, in dem einige erste erhöhte Abschnitte 692A unter den ersten erhöhten Abschnitten 692A sich in der ersten Richtung X überlappen.
  • Die ersten erhöhten Abschnitte 692A haben auch einen zweiten Abschnitt 695A, in dem einige erste erhöhte Abschnitte 692A unter den ersten erhöhten Abschnitten 692A getrennt vom ersten Abschnitt 694A gebildet sind und sich in der ersten Richtungsansicht in der ersten Richtung X überlappen.
  • Die erhöhten Abschnitte 692A werden nacheinander entlang der ersten Richtung X gebildet. Insbesondere weisen die erhöhten Abschnitte 692A ein gepunktetes Muster auf, das in Abständen entlang der ersten Richtung X und der zweiten Richtung Y unterbrochen ist.
  • Die erhöhten Abschnitte 692A werden nacheinander entlang der ersten Richtung X unter Beibehaltung des gepunkteten Musters gebildet. Die erhöhten Abschnitte 692A sind in dieser Ausführungsform in der Draufsicht von der Umfangskante an der Seitenflächenseite 405A einer Seite zu der Umfangskante an der Seitenflächenseite 405C auf der anderen Seite der SiC-Halbleiterschicht 402 ausgebildet.
  • Die erhöhte Bereichsgruppe 693A weist ein Layout auf, in dem sich die erhöhten Abschnitte 692 in der ersten Richtung X in der ersten Richtungsansicht von der ersten Richtung X ausgesehen überlappen. Die erhöhte Bereichsgruppe 693A bildet dadurch einen ersten erhöhten Bereichsgruppenabschnitt 696A, der sich als Bandform entlang der ersten Richtung X durch ein kollektives Muster der erhöhten Abschnitte 692 erstreckt, das sich punktförmig nacheinander entlang der ersten Richtung X ausbildet.
  • Mit anderen Worten, der erhöhte Bereichsgruppenabschnitt 696A beinhaltet die erhöhten Abschnitte 692A (die erhöhte Bereichsgruppe 693A), die in einem bandförmigen Bereich der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 gebildet sind und sich entlang der ersten Richtung X erstrecken.
  • Die zweite erhöhte Bereichsgruppe 693B beinhaltet zweite erhöhte Abschnitten 692B, die auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 ausgebildet sind. Die zweiten erhöhten Abschnitte 692B sind Abschnitte der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402, die entlang der Normalenrichtung zur zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 angehoben sind.
  • Die zweiten erhöhten Abschnitte 692B werden in Abständen voneinander entlang der ersten Richtung X und der zweiten Richtung Y, die die erste Richtung X schneidet, gebildet. Die zweite erhöhte Bereichsgruppe 693B weist einen ersten Abschnitt 694B auf, in dem einige zweite erhöhte Abschnitte 692B unter den zweiten erhöhten Abschnitten 692B sich in der zweiten Richtungsansicht aus der zweiten Richtung Y in der zweiten Richtung Y überlappen.
  • Die zweite erhöhte Bereichsgruppe 693B weist auch einen zweiten Abschnitt 695B auf, in dem einige erhöhte Abschnitte 692B unter den erhöhten Abschnitten 692B getrennt vom ersten Abschnitt 694B gebildet sind und sich in der zweiten Richtungsansicht in der zweiten Richtung Y überlappen.
  • Die zweiten erhöhten Abschnitte 692B werden nacheinander entlang der zweiten Richtung Y gebildet. Genauer gesagt, haben die zweiten erhöhten Abschnitte 692B ein gepunktetes Muster, das in Abständen entlang der ersten Richtung X und der zweiten Richtung Y durchsetzt ist.
  • Die zweiten erhöhten Abschnitte 692B werden nacheinander entlang der zweiten Richtung Y unter Beibehaltung des gepunkteten Musters gebildet. Das gepunktete Muster der zweiten erhöhten Abschnitte 692B ist in dieser Ausführungsform von einer Umfangskante an der Seitenflächenseite 405B der einen Seite zu einer Umfangskante an der Seitenflächenseite 405D der anderen Seite der SiC-Halbleiterschicht 402 in der Draufsicht ausgebildet.
  • Die zweite erhöhte Bereichsgruppe 693B weist ein Layout auf, in dem die zweiten erhöhten Abschnitte 692B sich in der zweiten Richtung Y überlappen, wenn man sie aus der zweiten Richtung Y betrachtet. Die zweite erhöhte Bereichsgruppe 693B bildet dadurch einen zweiten erhöhten Bereichsgruppenabschnitt 696B, der sich als Bandform entlang der zweiten Richtung Y durch ein kollektives Muster der zweiten erhöhten Abschnitte 692B erstreckt, das sich gepunktet nacheinander entlang der zweiten Richtung Y ausbildet.
  • Mit anderen Worten, der zweite erhöhte Bereichsgruppenabschnitt 696B beinhaltet die zweiten erhöhten Abschnitte 692B (zweite erhöhte Bereichsgruppe 693B), die in einem bandförmigen Bereich der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 ausgebildet sind, und erstreckt sich entlang der zweiten Richtung Y.
  • Die zweiten erhöhten Bereichsgruppen 693B (zweite erhöhte Bereichsgruppenabschnitte 696B) durchqueren die ersten erhöhten Bereichsgruppen 693A (erste erhöhte Bereichsgruppenabschnitte 696A). Schnittbereiche 706, in denen sich jeweils eine erste erhöhte Bereichsgruppe 693A (erster erhöhter Bereichsgruppenabschnitt 696A) und eine zweite erhöhte Bereichsgruppe 693B (zweiter erhöhter Bereichsgruppenabschnitt 696B) gegenseitig schneiden, werden dadurch auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 gebildet.
  • Die ersten erhöhten Bereichsgruppe 693A werden in dieser Ausführungsform auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 in Abständen entlang der zweiten Richtung Y gebildet. Das heißt, das gepunktete Muster der ersten erhöhten Abschnitte 692A wird intermittierend in Bezug auf die zweite Richtung Y gebildet.
  • Die zweiten erhöhten Bereichsgruppen 693B werden in dieser Ausführungsform auch auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 in Abständen entlang der ersten Richtung X gebildet. Das heißt, das gepunktete Muster der ersten erhöhten Abschnitte 692B wird intermittierend in Bezug auf die zweite Richtung X gebildet.
  • Die Schnittbereiche 706 werden daher in dieser Ausführungsform in einer Matrixanordnung in Abständen voneinander in der ersten Richtung X und der zweiten Richtung Y gebildet. Die Abstände 697 werden auch durch die ersten Bereichsgruppen 693A und die zweiten Bereichsgruppen 693B definiert. Die Abstände 697 sind in einer Matrixanordnung in Abständen voneinander in der ersten Richtung X und der zweiten Richtung Y gebildet.
  • Die ersten erhöhten Abschnitte 692A und die zweiten erhöhten Abschnitte 692B können sich in jedem Schnittbereich 706 gegenseitig überlappt. Die Dicken der ersten erhöhten Abschnitte 692A und der zweiten erhöhten Abschnitte 692B, die in jedem Schnittbereich 706 gebildet sind, können größer sein als die Dicken der ersten erhöhten Abschnitte 692A und der zweiten erhöhten Abschnitte 692B, die in jedem Bereich außerhalb des Schnittbereichs 706 gebildet sind.
  • Die Anzahl der ersten erhöhten Abschnitte 692A und der zweiten erhöhten Abschnitte 692B, die in jedem Schnittbereich 706 gebildet sind, können größer sein als die Anzahl der ersten erhöhten Abschnitte 692A und der zweiten erhöhten Abschnitte 692B, die in dem Bereich außerhalb des Schnittbereichs 706 gebildet sind.
  • Die erste Richtung X kann auf die [11-20] Richtung und die zweite Richtung Y auf die [1-100] Richtung ausgerichtet sein. Das heißt, die ersten erhöhten Bereichsgruppen 693A (erste erhöhte Bereichsgruppenabschnitte 696A) können im Wesentlichen parallel oder parallel zur [11-20] Richtung gebildet werden, und die zweiten erhöhten Bereichsgruppen 693B (zweite erhöhte Bereichsgruppenabschnitte 696B) können im Wesentlichen parallel oder parallel zur [1-100] Richtung gebildet werden.
  • Die erste Richtung X kann auf die [1-100] Richtung und die zweite Richtung Y auf die [11-20] Richtung ausgerichtet werden. Das heißt, die ersten erhöhten Bereichsgruppen 693A (erste erhöhte Bereichsgruppenabschnitte 696A) können im Wesentlichen parallel oder parallel zur [1-100] Richtung gebildet werden, und die zweiten erhöhten Bereichsgruppen 693B (zweite erhöhte Bereichsgruppenabschnitte 696B) können im Wesentlichen parallel oder parallel zur [11-20] Richtung gebildet werden.
  • Die ersten erhöhten Abschnitte 692A und die ersten erhöhten Bereichsgruppen 693A entsprechen den erhöhten Abschnitten 692 und den erhöhten Bereichsgruppen 693 gemäß der einunddreißigsten bevorzugten Ausführungsform. Es wird davon ausgegangen, dass die Beschreibungen der erhöhten Abschnitte 692 und der erhöhten Bereichsgruppen 693 gemäß der zweiundzwanzigsten bevorzugten Ausführungsform für Beschreibungen der ersten erhöhten Abschnitte 315A und der ersten erhöhten Bereichsgruppen 316A Anwendung finden und eine weitere spezifische Beschreibungen bezüglich der ersten erhöhten Abschnitte 315A und der ersten erhöhten Bereichsgruppen 316A entfällt.
  • Die zweiten erhöhten Abschnitte 692B und die zweiten erhöhten Bereichsgruppen 693B entsprechen den erhöhten Abschnitten 692 und den erhöhten Bereichsgruppen 693 entsprechend der einunddreißigsten bevorzugten Ausführung. Es wird davon ausgegangen, dass die Beschreibungen der erhöhten Abschnitte 692 und der erhöhten Bereichsgruppen 693 gemäß der einunddreißigsten bevorzugten Ausführungsform für Beschreibungen der zweiten erhöhten Abschnitte 692B und der zweiten erhöhten Bereichsgruppen 693B und andere spezifische Beschreibungen der zweiten erhöhten Abschnitte 692B und der zweiten erhöhten Bereichsgruppen 693B entfallen.
  • Das Drain-Pad 423 bedeckt in dieser Ausführungsform die ersten erhöhten Bereichsgruppen 693A und die zweiten erhöhten Bereichsgruppen 693B auf der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402. Das Drain-Pad 423 bedeckt in dieser Ausführungsform die ersten erhöhten Bereichsgruppen 693A und die zweiten erhöhten Bereichsgruppen 693B insgesamt.
  • Das Drain-Pad 423 ist in einer Filmform ausgebildet, die den Außenflächen der ersten erhöhten Bereichsgruppen 693A (Außenflächen der ersten erhöhten Abschnitte 692A), den Außenflächen der zweiten erhöhten Bereichsgruppe 693B (Außenflächen der zweiten erhöhten Abschnitte 692A) und den Innenflächen der Rillen 698 entspricht.
  • Obwohl nicht veranschaulicht, werden dadurch erhöhte Abschnitte 423a an Abschnitten der Außenfläche des Drain-Pads 423 gebildet, die die ersten erhöhten Bereichsgruppen 693A (erste erhöhte Abschnitte 692A) und die zweiten erhöhten Bereichsgruppen 693B (zweite erhöhte Abschnitte 692B) abdecken. Die Aussparungen 423b sind auch an den Abschnitten der Außenfläche des Drain-Pads 423 ausgebildet, das die Rillen 698 abdeckt.
  • Das Drain-Pad 423 bildet einen ohmschen Kontakt mit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402. Genauer gesagt, bildet das Drain-Pad 423 einen ohmschen Kontakt mit der ersten erhöhten Bereichsgruppe 693A und der zweiten erhöhten Bereichsgruppe 693B.
  • Genauer gesagt, bildet das Drain-Pad 423 ohmsche Kontakte zu den ersten erhöhten Bereichsgruppen 693A und zu den zweiten erhöhten Bereichsgruppen 693B. In dieser Ausführungsform bildet das Drain-Pad 423 auch mit den Abständen 697 ohmsche Kontakte.
  • Die Abschnitte des Drain-Pads 423, die die ersten erhöhten Bereichsgruppen 693A und die zweiten erhöhten Bereichsgruppen 693B abdecken, sind mit unebenen Abschnitten in Eingriff, die durch die ersten erhöhten Bereichsgruppen 693A, die zweiten erhöhten Bereichsgruppen 693B und die Rillen 698 definiert sind.
  • Das heißt, ein Kontaktbereich des Drain-Pads 423 sind in Bezug auf die zweite Hauptfläche 404 der SiC-Halbleiterschicht 402 durch die ersten erhöhten Bereichsgruppen 693A, die zweiten erhöhten Bereichsgruppen 693B und die Rillen 698 erhöht. Eine Haftkraft des Drain-Pad 423 gegenüber der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 wird dadurch erhöht.
  • Die Halbleitervorrichtungen 705 einer solchen Struktur werden durch Ausführen der folgenden Schritte bei dem vorstehend beschriebenen Laserglühschritt (Schritt S3 von 42) hergestellt.
  • Zunächst werden durch das Laserglühbehandlungsverfahren die ersten erhöhten Bereichsgruppen 693A entlang einer Richtung gebildet, die im Wesentlichen parallel oder parallel zur Orientierungsebene 335 verläuft. Anschließend werden die zweiten erhöhten Bereichsgruppen 693B entlang einer Richtung gebildet, die die Orientierungsebene 335 nach dem Laserglühbehandlungsverfahren schneidet (orthogonal hierzu ist) .
  • In diesem Schritt können die ersten erhöhten Bereichsgruppen 693A in einer Richtung gebildet werden, die die Orientierungsebene 335 schneidet (orthogonal hierzu ist), und die zweiten erhöhten Bereichsgruppen 693B können im Wesentlichen parallel oder parallel entlang der Orientierungsebene 335 gebildet werden. Danach werden die Halbleitervorrichtungen 705 durch den Schritt S4 bis Schritt S9 von 42 hergestellt.
  • Die ersten erhöhten Bereichsgruppen 693A und die zweiten erhöhten Bereichsgruppen 693BB können in beliebiger Reihenfolge gebildet werden. Daher können die ersten erhöhten Bereichsgruppen 693A gebildet werden, nachdem die zweiten erhöhten Bereichsgruppen 693B gebildet wurden. Außerdem können die ersten erhöhten Bereichsgruppen 693A und die zweiten erhöhten Bereichsgruppen 693B abwechselnd gebildet werden.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 705 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 691 beschriebenen wurden.
  • 90 ist eine Schnittansicht entsprechend 86 und ist eine Schnittansicht einer Halbleitervorrichtung 711 gemäß einer dreiunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung. 91 ist eine vergrößerte Ansicht einer Region XCI, die in 90 dargestellt ist. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 691 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Bei der Halbleitervorrichtung 711 weist das Drain-Pad 423 eine Dreischichtstruktur auf, die die Ni-Schicht 702, die Au-Schicht 703 und die Ag-Schicht 704 beinhaltet, die in dieser Reihenfolge von der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 geschichtet sind. Das heißt, das Drain-Pad 423 wird durch Weglassen des Schrittes der Bildung der Ti-Schicht 701 in Schritt S9 von 42 gebildet.
  • Die Ni-Schicht 702 ist direkt mit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 verbunden. Die Ni-Schicht 702 bedeckt die erhöhten Bereichsgruppen 693 insgesamt.
  • Die Ni-Schicht 702 bildet ohmsche Kontakte mit den erhöhten Bereichsgruppen 693 und mit den Abständen 697. Die Au-Schicht 703 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Ni-Schicht 702. Die Ag-Schicht 704 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Au-Schicht 703.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 711 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 691 beschriebenen wurden. In der Halbleitervorrichtung 711 kann das Drain-Pad 423 auch eine einschichtige Struktur aufweisen, die aus der Ni-Schicht 702 besteht.
  • Die Konfiguration der Halbleitervorrichtung 711 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis einunddreißigsten bevorzugten Ausführungsformen. Die Konfiguration der Halbleitervorrichtung 711 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 711 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 92 ist eine Schnittansicht entsprechend 86 und ist eine Schnittansicht einer Halbleitervorrichtung 721 gemäß einer vierunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung. 93 ist eine vergrößerte Ansicht eines in 92 dargestellten Bereichs XCIII. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 691 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Bei der Halbleitervorrichtung 721 beinhaltet das Drain-Pad 423 die Metallschicht 341, die Au-Schicht 703 und die Ag-Schicht 704. Die Metallschicht 341 weist die geschichtete Struktur auf, die die Kohlenstoffschicht 342, die NiSi-Schicht 343 und die Ni-Schicht 344, die in dieser Ausführungsform in dieser Reihenfolge von der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 geschichtet.
  • Die Metallschicht 341 ist mit der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 verbunden. Die Metallschicht 341 bedeckt die erhöhten Bereichsgruppen 693 insgesamt.
  • Die Metallschicht 341 bildet ohmsche Kontakte mit den erhöhten Bereichsgruppen 693 und mit den Abständen 697. Die Au-Schicht 703 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Metallschicht 341. Die Ag-Schicht 704 bedeckt im Wesentlichen eine ganze Fläche oder die gesamte Fläche der Au-Schicht 703.
  • Die Halbleitervorrichtung 721 wird gebildet, indem die in 42 dargestellten Schritte S4 bis S8 zum Entfernen der Metallschicht 341 entfallen. Bei der Halbleitervorrichtung 721 werden die Au-Schicht 703 und die Ag-Schicht 704 auf der Metallschicht 341 in Schritt S9 von 42 gebildet.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung 721 beinhaltet das Drain-Pad 423 die Kohlenstoffschicht 342 und die NiSi-Schicht 343. Bei der Halbleitervorrichtung 721 kann zwar eine Verbindungsstärke des Drain-Pads 423 nicht so hoch wie in der Halbleitervorrichtung 691 sein, aber im Wesentlichen die gleichen Effekte wie die für die Halbleitervorrichtung 691 beschriebenen Effekte können erreicht werden. Bei der Halbleitervorrichtung 721 kann das Drain-Pad 423 nur aus der Metallschicht 341 bestehen.
  • Die Konfiguration der Halbleitervorrichtung 721 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis einunddreißigsten bevorzugten Ausführungsformen. Die Konfiguration der Halbleitervorrichtung 721 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 721 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 94 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung 731 gemäß einer fünfunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 94 bezugnehmend, wird im äußeren Bereich 407 in dieser Ausführungsform in der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 eine entlang des aktiven Bereichs 406 ausgerichtete Rille 732 gebildet. Die Rille 732 wird durch Graben in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 in Richtung der zweiten Hauptflächenseite 404 gebildet.
  • Die Rille 732 ist in einem Band ausgebildet, das sich in der Draufsicht entlang des aktiven Bereichs 406 erstreckt. Die Rille 732 ist in endloser Form (qudrilaterale Ringform) ausgebildet, die den aktiven Bereich 406 in der Draufsicht in dieser Ausführungsform umgibt.
  • Die Rille 732 beinhaltet eine Innenwand 733, eine Außenwand 734 und eine Bodenwand 735. Die Innenwand 733 der Rille 732 ist auf der Seite des aktiven Bereichs 406 positioniert. Die Außenwand 734 der Rille 732 ist an der Seitenfläche 405A bis 405D der SiC-Halbleiterschicht 402 positioniert. Verbindet die Innenwand 733 mit der Außenwand 734. Die Innenwand 733 der Rille 732 bildet die aktive Seitenwand 464.
  • Die Bodenwand 735 der Rille 732 entspricht der äußeren Hauptfläche 462. Die Bodenwand 735 der Rille 732 kann auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Gate-Grabens 431 positioniert werden. Die Rille 732 kann in einer Tiefenposition gebildet werden, die im Wesentlichen gleich dem Source-Graben 441 ist. Das heißt, die Bodenwand 735 der Rille 732 kann im Wesentlichen auf der gleichen Ebene wie die Bodenwand des Source-Grabens 441 positioniert werden.
  • Ein Abstand zwischen der Bodenwand 735 der Rille 732 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 kann im Wesentlichen gleich dem Abstand zwischen der Bodenwand des Source-Grabens 441 und der zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 sein.
  • Die Bodenwand 735 der Rille 732 kann auf der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Source-Grabens 441 positioniert werden. Die Bodenwand 735 der Rille 732 kann in einem Bereich von nicht weniger als 0 µm und nicht mehr als 1 µm zur zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die Bodenwand des Source-Grabens 441 positioniert werden.
  • Die SiC-Epitaxialschicht 422 wird von der Bodenwand 735 der Rille 732 exponiert. Genauer gesagt, wird der hochkonzentrierte Bereich 422a der SiC-Epitaxialschicht 422 von der Bodenwand 735 der Rille 732 exponiert. Das heißt, die Bodenwand 735 der Rille 732 ist dem niederkonzentrierten Bereich 422b der SiC-Epitaxialschicht 422 über den hochkonzentrierten Bereich 422a der SiC-Epitaxialschicht 422 zugewandt.
  • Die Rille 732 definiert somit die aktive Mesa 463 aus dem äußeren Bereich 407. Eine äußere Mesa 736, die höher als die Bodenwand 735 der Rille 732 vorsteht, ist in einem Umfangsrandabschnitt des äußeren Bereichs 407 definiert.
  • Die äußere Mesa 736 wird durch die Rille 732 und die Seitenfläche 405A bis 405D der SiC-Halbleiterschicht 402 definiert. Die äußere Mesa 736 ist in einer endlosen Form (qudrilaterale Ringform) ausgebildet, die die Rille 732 in der Draufsicht in einer Konfiguration umgibt, in der die Rille 732 in einer endlosen Form (qudrilaterale Ringform) ausgebildet ist.
  • Die äußere Mesa 736 beinhaltet eine Mesa-Hauptfläche 737. Die Mesa-Hauptfläche 737 befindet sich im Wesentlichen auf der gleichen Ebene wie die aktive Hauptfläche 461 des aktiven Bereichs 406. Die Mesa-Hauptfläche 737 erstreckt sich parallel zur Bodenwand 735 der Rille 732.
  • In dieser Ausführungsform wird in einem Oberflächenschichtabschnitt der Mesa-Hauptfläche 737 der äußeren Mesa 736 ein p-artige Verunreinigungsbereich 738 gebildet. Der p-artige Verunreinigungsbereich 738 befindet sich im elektrisch schwebenden Zustand. Der p-artige Verunreinigungsbereich 738 kann eine p-artige Verunreinigungskonzentration aufweisen, die im Wesentlichen gleich der p-artigen Verunreinigungskonzentration des Körperbereichs 426 ist.
  • In dieser Ausführungsform wird in einem Oberflächenschichtabschnitt des p-artigen Verunreinigungsbereichs 738 in der äußeren Mesa 736 ein n-artiger Verunreinigungsbereich 739 gebildet. Der n-artig Verunreinigungsbereich 739 befindet sich im elektrisch schwebenden Zustand. Der n-artig Verunreinigungsbereich 739 kann eine n-artige Verunreinigungskonzentration aufweisen, die im Wesentlichen gleich der n-artige Verunreinigungskonzentration der Source-Bereiche 453 ist.
  • Mit Ausnahme des Punktes, entlang der Bodenwand 735 der Rille 732 ausgebildet zu ein, sind der Diodenbereich 471, der äußere Tiefbettungsbereich 472 und die vorstehend beschriebene Feldbegrenzungsstruktur 473 im Wesentlichen die gleichen wie in der Struktur der Halbleitervorrichtung 401.
  • Die äußere Isolierschicht 481 ist entlang der Innenwand der Rille 732 und der Mesa-Hauptfläche 737 der äußeren Mesa 736 in Filmform ausgebildet. Zusätzlich zur Seitenwandstruktur 482 ist in der Rille 732 eine Außenwand-Seitenwandstruktur 740 ausgebildet.
  • Mit Ausnahme des Punktes der Abdeckung der Außenwand 734 der Rille 732 weist die Außenwand-Seitenwandstruktur 740 im Wesentlichen die gleiche Struktur auf wie die Seitenwandstruktur 482. Die Beschreibungs- und Konfigurationsbeispiele der aktiven Seitenwand 464 und die Beschreibungs- und Konfigurationsbeispiele der Seitenwandstruktur 482 gelten für die Außenwand 734 der Rille 732 und die Außenwand-Seitenwandstruktur 740.
  • In der Mesa-Hauptfläche 737 der äußeren Mesa 736 wird in dieser Ausführungsform eine Ankerstruktur zur Verbesserung der Verbindungsstärke der Harzschicht 416 ausgebildet. Die Ankerstruktur beinhaltet eine ungleichmäßige Struktur, die in einem Abschnitt der Zwischenschichtisolierschicht 491 ausgebildet ist, die die Mesa-Hauptfläche 737 der äußeren Mesa 736 bedeckt. Die unebene Struktur weist das Ankerloch 495 auf, das in der Zwischenschichtisolierschicht 491 ausgebildet ist.
  • Die Harzschicht 416 ist mit dem Ankerloch 495 verbunden. Die Harzschicht 416 ist in dieser Ausführungsform über die Passivierungsschicht 503 mit dem Ankerloch 495 verbunden. Die Verbindungsstärke der Harzschicht 416 gegenüber der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 kann dadurch verbessert und damit ein Ablösen der Harzschicht 416 unterdrückt werden.
  • Die Passivierungsschicht 503 berührt die Mesa-Hauptfläche 737 der äußeren Mesa 736 im Ankerloch 495. Offensichtlich kann in der Bodenwand 735 der Rille 732 eine Ankerstruktur für die Harzschicht 416 gebildet werden.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 731 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden.
  • Die Konfiguration der Halbleitervorrichtung 731 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis vierunddreißigsten bevorzugten Ausführungsformen. Auch die Konfiguration der Halbleitervorrichtung 731 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 731 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 95 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung 751 gemäß einer sechsunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 95 bezugnehmend, werden in dieser Ausführungsform die aktive Hauptfläche 461 des aktiven Bereichs 406 und die äußere Hauptfläche 462 des äußeren Bereichs 407 bündig ausgebildet. Der aktive Bereich 406 wird in dieser Ausführungsform durch den Körperbereich 426 definiert.
  • Das heißt, der Körperbereich 426 wird durch die Einführung einer p-artigen Verunreinigung nur in die aktive Region 406 gebildet. Die p-artige Verunreinigung des Körperbereichs 426 kann in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 über eine Ionenimplantationsmaske mit einer Öffnung eingebracht werden, die den aktiven Bereich 406 selektiv exponiert.
  • Ein Abstand zwischen der äußeren Hauptfläche 462 und dem unteren Abschnitt des Diodenbereichs 471 ist in dieser Ausführungsform im Wesentlichen gleich einem Abstand zwischen der Bodenwand des Source-Grabens 441 und den unteren Abschnitten der Kontaktbereiche 454.
  • Ein Abstand zwischen der äußeren Hauptfläche 462 und dem unteren Abschnitt des äußeren Tiefbettungsbereichs 472 ist in dieser Ausführungsform im Wesentlichen gleich einem Abstand zwischen der Bodenwand des Source-Grabens 441 und den unteren Abschnitten der Tiefbettungsbereiche 455.
  • Ein Abstand zwischen der äußeren Hauptfläche 462 und einem unteren Abschnitt der Feldbegrenzungsstruktur 473 ist in dieser Ausführungsform im Wesentlichen gleich dem Abstand zwischen der äußeren Hauptfläche 462 und dem unteren Abschnitt des äußeren Tiefbettungsbereichs 472.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 751 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden.
  • Die Konfiguration der Halbleitervorrichtung 751 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis fünfunddreißigsten bevorzugten Ausführungsformen. Auch die Konfiguration der Halbleitervorrichtung 751 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 751 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 96 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung 752 gemäß einer siebenunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 96 bezugnehmend, werden in dieser Ausführungsform die aktive Hauptfläche 461 des aktiven Bereichs 406 und die äußere Hauptfläche 462 des äußeren Bereichs 407 bündig ausgebildet. Der aktive Bereich 406 wird in dieser Ausführungsform durch den Körperbereich 426 definiert.
  • Das heißt, der Körperbereich 426 wird durch die Einführung der p-artigen Verunreinigung nur in die aktive Region 406 gebildet. Die p-artige Verunreinigung des Körperbereichs 426 kann in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 über eine Ionenimplantationsmaske mit einer Öffnung eingebracht werden, die den aktiven Bereich 406 selektiv exponiert.
  • Der Abstand zwischen der äußeren Hauptfläche 462 und dem unteren Abschnitt des Diodenbereichs 471 ist in dieser Ausführungsform im Wesentlichen gleich dem Abstand zwischen der Bodenwand des Source-Grabens 441 und den unteren Abschnitten der Kontaktbereiche 454.
  • Der Abstand zwischen der äußeren Hauptfläche 462 und dem unteren Abschnitt des äußeren Tiefbettungsbereichs 472 ist in dieser Ausführungsform im Wesentlichen gleich dem Abstand zwischen der Bodenwand des Source-Grabens 441 und den unteren Abschnitten der Tiefbettungsbereiche 455.
  • Der äußere Tiefbohrbereich 472 erstreckt sich vom äußeren Bereich 407 zum aktiven Bereich 406 und ist in dieser Ausführungsform mit dem Körperbereich 426 verbunden. Der untere Abschnitt des äußeren Tiefbettungsbereichs 472 ist in dieser Ausführungsform in einem Bereich an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf den Körperbereich 426 ausgebildet.
  • Der untere Abschnitt des äußeren Tiefbettungsbereichs 472 kann in der gleichen Tiefenposition positioniert werden wie ein unterer Abschnitt des Körperbereichs 426. In diesem Fall kann der äußere Tiefbettungsbereich 472 integral zum Körperbereich 426 ausgebildet werden. Der äußere Tiefbettungsbereich 472 kann mit einem Abschnitt des Körperbereichs 426 gebildet werden.
  • In diesem Fall, in dem der Gate-Graben 431 an einem äußersten Umfang positioniert ist, ist eine Grenze zwischen dem aktiven Bereich 406 und dem äußeren Bereich 407 ein Bereich zwischen dem äußersten peripheren Gate-Graben 431 und dem Diodenbereich 471.
  • Auch in diesem Fall, in dem der Source-Graben 441 an einem äußersten Umfang positioniert ist, ist eine Grenze zwischen dem aktiven Bereich 406 und dem äußeren Bereich 407 ein Bereich zwischen dem äußersten peripheren Source-Graben 441 und dem Diodenbereich 471.
  • Der Abstand zwischen der äußeren Hauptfläche 462 und dem unteren Abschnitt der Feldbegrenzungsstruktur 473 ist in dieser Ausführungsform im Wesentlichen gleich dem Abstand zwischen der äußeren Hauptfläche 462 und dem unteren Abschnitt des äußeren Tiefbettungsbereichs 472.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 752 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden.
  • Die Konfiguration der Halbleitervorrichtung 752 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis einunddreißigsten bevorzugten Ausführungsformen. Auch die Konfiguration der Halbleitervorrichtung 752 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 752 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 97 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung 761 gemäß einer achtunddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 97 bezugnehmend, werden in dieser Ausführungsform die aktive Hauptfläche 461 des aktiven Bereichs 406 und die äußere Hauptfläche 462 des äußeren Bereichs 407 bündig ausgebildet. Der aktive Bereich 406 wird in dieser Ausführungsform durch den Körperbereich 426 definiert.
  • Das heißt, der Körperbereich 426 wird durch die Einführung der p-artigen Verunreinigung nur in die aktive Region 406 gebildet. Die p-artige Verunreinigung des Körperbereichs 426 kann in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 über eine Ionenimplantationsmaske mit einer Öffnung eingebracht werden, die den aktiven Bereich 406 selektiv exponiert.
  • Der untere Abschnitt des Diodenbereichs 471 kann im Wesentlichen in der gleichen Tiefenposition wie die unteren Abschnitte der Kontaktbereiche 454 ausgebildet sein. Das heißt, der untere Abschnitt des Diodenbereichs 471 kann auf der gleichen Ebene positioniert sein wie der untere Abschnitt des Kontaktbereichs 454.
  • Der untere Abschnitt des äußeren Tiefbohrbereichs 472 kann im Wesentlichen in der gleichen Tiefenposition wie die unteren Abschnitte der Tiefbohrbereiche 455 gebildet werden. Das heißt, der untere Abschnitt des äußeren Tiefbettungsbereichs 472 kann auf der gleichen Ebene positioniert sein wie der untere Abschnitt des Tiefbettungsbereichs 455.
  • Der untere Abschnitt der Feldbegrenzungsstruktur 473 kann in im Wesentlichen der gleichen Tiefenposition wie der untere Abschnitt des äußeren Tiefbettungsbereichs 472 ausgebildet werden. Das heißt, der untere Abschnitt der Feldbegrenzungsstruktur 473 kann auf der gleichen Ebene positioniert werden wie der untere Abschnitt des äußeren Tiefbettungsbereichs 472.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 761 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden.
  • Die Konfiguration der Halbleitervorrichtung 761 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis siebenunddreißigsten bevorzugten Ausführungsformen. Auch die Konfiguration der Halbleitervorrichtung 761 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 761 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 98 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung 762 gemäß einer neununddreißigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 98 bezugnehmend, werden in dieser Ausführungsform die aktive Hauptfläche 461 des aktiven Bereichs 406 und die äußere Hauptfläche 462 des äußeren Bereichs 407 bündig ausgebildet. Der aktive Bereich 406 wird in dieser Ausführungsform durch den Körperbereich 426 definiert.
  • Das heißt, der Körperbereich 426 wird durch die Einführung der p-artigen Verunreinigung nur in die aktive Region 406 gebildet. Die p-artige Verunreinigung des Körperbereichs 426 kann in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 über eine Ionenimplantationsmaske mit einer Öffnung eingebracht werden, die den aktiven Bereich 406 selektiv exponiert.
  • Der untere Abschnitt des Diodenbereichs 471 kann im Wesentlichen in der gleichen Tiefenposition wie die unteren Abschnitte der Kontaktbereiche 454 ausgebildet sein. Das heißt, der untere Abschnitt des Diodenbereichs 471 kann auf der gleichen Ebene positioniert sein wie der untere Abschnitt des Kontaktbereichs 454.
  • Der äußere Tiefbohrbereich 472 ist in dieser Ausführungsform mit dem Körperbereich 426 verbunden. Genauer gesagt, ist der äußere Tiefbettungsbereich 472 so gebildet, durch den Körperbereich 426 durchzudringen.
  • Der untere Abschnitt des äußeren Tiefbettungsbereichs 472 ist in einem Bereich an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf den unteren Abschnitt des Körperbereichs 426 ausgebildet. Eine Grenze zwischen dem aktiven Bereich 406 und dem äußeren Bereich 407 wird in dieser Ausführungsform auf eine Grenze zwischen dem äußeren Tiefbettungsbereich 472 und dem Körperbereich 426 gesetzt.
  • Der untere Abschnitt des äußeren Tiefbohrbereichs 472 kann im Wesentlichen in der gleichen Tiefenposition wie die unteren Abschnitte der Tiefbohrbereiche 455 gebildet werden. Das heißt, der untere Abschnitt des äußeren Tiefbettungsbereichs 472 kann auf der gleichen Ebene positioniert sein wie der untere Abschnitt des Tiefbettungsbereichs 455.
  • Der untere Abschnitt der Feldbegrenzungsstruktur 473 kann in im Wesentlichen der gleichen Tiefenposition wie der untere Abschnitt des äußeren Tiefbettungsbereichs 472 ausgebildet werden. Das heißt, der untere Abschnitt der Feldbegrenzungsstruktur 473 kann auf der gleichen Ebene positioniert werden wie der untere Abschnitt des äußeren Tiefbettungsbereichs 472.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 762 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden.
  • Die Konfiguration der Halbleitervorrichtung 762 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis achtunddreißigsten bevorzugten Ausführungsformen. Auch die Konfiguration der Halbleitervorrichtung 762 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 762 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 99 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung 771 gemäß einer vierzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 99 bezugnehmend, werden in dieser Ausführungsform die aktive Hauptfläche 461 des aktiven Bereichs 406 und die äußere Hauptfläche 462 des äußeren Bereichs 407 bündig ausgebildet. Der aktive Bereich 406 wird in dieser Ausführungsform durch den Körperbereich 426 definiert.
  • Das heißt, der Körperbereich 426 wird durch die Einführung der p-artigen Verunreinigung nur in die aktive Region 406 gebildet. Die p-artige Verunreinigung des Körperbereichs 426 kann in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 über eine Ionenimplantationsmaske mit einer Öffnung eingebracht werden, die den aktiven Bereich 406 selektiv exponiert.
  • Im äußeren Bereich 407 ist eine Dioden-Graben-Struktur 772 ausgebildet. Die Dioden-Graben-Struktur 772 beinhaltet einen Dioden-Graben 773, eine Dioden-Isolierschicht 774 und eine Dioden-Elektrodenschicht 775.
  • Der Diodenbereich 773 ist in einem Bereich des äußeren Bereichs 407 zwischen der aktiven Seitenwand 464 und den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 ausgebildet. Der Diodenbereich 773 ist mit Abständen von der aktiven Seitenwand 464 und den Seitenflächen 405A bis 405D gebildet.
  • Der Dioden-Graben 773 erstreckt sich als Bandform entlang des aktiven Bereichs 406 in der Draufsicht. Der Dioden-Graben 773 ist in dieser Ausführungsform in endloser Form (qudrilaterale Ringform) gebildet, die den aktiven Bereich 406 in der Draufsicht umgibt.
  • Eine Bodenwand des Dioden-Grabens 773 ist innerhalb der SiC-Epitaxialschicht 422 positioniert. Genauer gesagt, ist die Bodenwand des Dioden-Grabens 773 im hochkonzentrierten Bereich 422a positioniert.
  • Der Dioden-Graben 773 ist im Wesentlichen in der gleichen Tiefenposition wie der Source-Graben 441 ausgebildet. Genauer gesagt, ist die Bodenwand des Dioden-Grabens 773 im Wesentlichen auf der gleichen Ebene wie die Bodenwand des Source-Grabens 441 positioniert.
  • Die Dioden-Isolierschicht 774 und die Dioden-Elektrodenschicht 775 sind jeweils im Dioden-Graben 773 mit den gleichen Materialarten und auf gleiche Weise wie die Gate-Isolierschicht 434 und die Gate-Elektrodenschicht 435 ausgebildet. Die Dioden-Isolierschicht 774 ist durchgehend zur äußeren Isolierschicht 481 außerhalb des Dioden-Grabens 773 (auf der äußeren Hauptfläche 462).
  • Der Diodenbereich 471 und der äußere Tiefbettungsbereich 472 sind in einem Bereich des Oberflächenschichtabschnitts der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 entlang der Innenwand des Dioden-Grabens 773 ausgebildet.
  • Der Diodenbereich 471 erstreckt sich als Bandform entlang des Dioden-Grabens 773 in der Draufsicht. Der Dioden-Graben 773 ist in dieser Ausführungsform in endloser Form (qudrilaterale Ringform) gebildet, die den aktiven Bereich 406 in der Draufsicht umgibt. Der Diodenbereich 471 ist entlang des Dioden-Grabens 773 auf gleich Weise wie der Kontaktbereich 454 in dieser Ausführungsform ausgebildet.
  • Der äußere Tiefbettungsbereich 472 erstreckt sich als Bandform entlang des Dioden-Grabens 773. Der Dioden-Graben 773 ist in dieser Ausführungsform in endloser Form (qudrilaterale Ringform) gebildet, die den aktiven Bereich 406 in der Draufsicht umgibt. Der äußere Tiefbettungsbereich 472 wird entlang des Dioden-Grabens 773 in gleicher Weise wie die Tiefbettungsbereiche 455 in dieser Ausführungsform gebildet.
  • Die Dioden-Graben-Struktur 772, der Diodenbereich 471 und der äußere Tiefbettungsbereich 472 sind durch Schritte gebildet, die der Grabenquellenstruktur 452, dem Kontaktbereich 454 und dem Tiefbettungsbereich 455 gemeinsam sind.
  • Anstelle der Feldbegrenzungsstruktur 473 im äußeren Bereich 407 wird eine Grabenfeldbegrenzungsstruktur 776 gebildet. Die Grabenfeldbegrenzungsstruktur 776 ist in einem Bereich an einer dem aktiven Bereich 406 gegenüberliegenden Seite in Bezug auf die Dioden-Graben-Struktur 772 ausgebildet. Das heißt, die Grabenfeldbegrenzungsstruktur 776 wird in einem Bereich an den Seitenflächenseiten 405A bis 405D der SiC-Halbleiterschicht 402 in Bezug auf die Dioden-Graben-Struktur 772 gebildet.
  • Die Grabenfeldbegrenzungsstruktur 776 beinhaltet eine oder eine Vielzahl (in dieser Ausführungsform vier) von Feldbegrenzungsgräben 777, die in der äußeren Hauptfläche 462 ausgebildet sind. Die Feldbegrenzungsgräben 777 werden in Abständen entlang einer Richtung weg vom aktiven Bereich 406 gebildet.
  • Die Feldbegrenzungsgräben 777 erstrecken sich als Bandformen entlang der Umfangskante des aktiven Bereichs 406 in der Draufsicht. Genauer gesagt, werden die Feldbegrenzungsgräben 777 in endloser Form (qudrilaterale Ringform) um den aktiven Bereich 406 in der Draufsicht gebildet.
  • Jeder Feldbegrenzungsgraben 777 kann an einer Tiefenposition gebildet werden, die im Wesentlichen gleich den Source-Gräben 441 ist. Das heißt, eine Bodenwand jedes Feldbegrenzungsgrabens 777 kann im Wesentlichen auf der gleichen Ebene wie die Bodenwand des Source-Grabens 441 positioniert werden.
  • In jeden Feldbegrenzungsgraben 777 sind eine Feldbegrenzungsisolierschicht 778 und eine Feldbegrenzungsleiterschicht 779 eingebettet. Die Feldbegrenzungsisolierschicht 778 und die Feldbegrenzungsleiterschicht 779 werden im Feldbegrenzungsgraben 777 mit den gleichen Materialarten und auf die gleiche Weise wie die Gate-Isolierschicht 434 und die Gate-Elektrodenschicht 435 gebildet. Die Feldbegrenzungsisolierschicht 778 ist durchgehend zur äußeren Isolierschicht 481 außerhalb des Feldbegrenzungsgrabens 777 (auf der äußeren Hauptfläche 462).
  • Die Grabenfeldbegrenzungsstruktur 776 beinhaltet eine Vielzahl von Feldbegrenzungsbereichen 780A, 780B, 780C und 780D, die im Oberflächenschichtabschnitt der äußeren Hauptfläche 462 ausgebildet sind. Die Feldbegrenzungsbereiche 780A bis 780D werden in Eins-zu-Eins-Anordnung mit den Feldbegrenzungsgräben 777 gebildet.
  • Die Feldbegrenzungsbereiche 780A bis 780D werden entlang der Seitenwand und der Bodenwand des entsprechenden Feldbegrenzungsgrabens 777 gebildet. Die Feldbegrenzungsbereiche 780A bis 780D können an einer Tiefenposition gebildet werden, die im Wesentlichen gleich dem äußeren Tiefbettungsbereich 472 ist. Das heißt, der untere Abschnitt der Feldbegrenzungsbereiche 780A bis 780D kann auf der gleichen Ebene positioniert werden wie der untere Abschnitt des äußeren Tiefbettungsbereichs 472.
  • In jedem Bereich des Oberflächenschichtabschnitts der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 zwischen den aneinandergrenzenden Feldbegrenzungsbereichen 780A bis 780D wird ein p-artiger Verunreinigungsbereich 782 gebildet. Die Feldbegrenzungsbereiche 780A bis 780D sind über die Verunreinigungsbereiche 782 elektrisch verbunden.
  • Die unteren Abschnitte der Verunreinigungsbereiche 782 werden in Bereichen an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die unteren Abschnitte der Feldbegrenzungsbereiche 780A bis 780D gebildet. Die unteren Abschnitte der Verunreinigungsbereiche 782 können in derselben Tiefe positioniert werden wie der untere Abschnitt des Körperbereich 426. Die Verunreinigungsbereiche 782 können eine p-artige Verunreinigungskonzentration aufweisen, die der p-artigen Verunreinigungskonzentration des Körperbereichs 426 entspricht.
  • Ein Dioden-Untergraben 781, der mit dem Dioden-Graben 773 kommuniziert, ist in einem Bereich der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 entlang eines oberen Endabschnitts der Dioden-Elektrodenschicht 775 ausgebildet. Der Dioden-Untergraben 781 bildet einen Abschnitt der Seitenwand des Dioden-Grabens 773.
  • Der Dioden-Untergraben 781 ist in dieser Ausführungsform in endloser Form um einen oberen Endabschnitt der Dioden-Elektrodenschicht 775 in Draufsicht ausgebildet. Das heißt, der Dioden-Untergraben 781 begrenzt den oberen Endabschnitt der Dioden-Elektrodenschicht 775.
  • Der Dioden-Untergraben 781 wird durch Graben in einen Abschnitt der Dioden-Isolierschicht 774 gebildet. Genauer gesagt, wird der Dioden-Untergraben 781 durch Graben in einen oberen Endabschnitt der Dioden-Isolierschicht 774 und den oberen Endabschnitt der Dioden-Elektrodenschicht 775 von der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet.
  • Der obere Endabschnitt der Dioden-Elektrodenschicht 775 weist eine Form auf, die gegenüber einem unteren Endabschnitt der Dioden-Elektrodenschicht 775 verengt ist. Der untere Endabschnitt der Dioden-Elektrodenschicht 775 ist ein Abschnitt der Dioden-Elektrodenschicht 775, der an der Bodenwand des Dioden-Grabens 773 positioniert ist. Eine erste Richtungsbreite des oberen Endabschnitts der Dioden-Elektrodenschicht-Elektrodenschicht 775 kann kleiner sein als eine erste Richtungsbreite des unteren Endabschnitts der Dioden-Elektrodenschicht 775.
  • Der Dioden-Untergraben 781 ist in konischer Form mit einer Bodenfläche, die kleiner als ein Öffnungsbereich im Schnitt ist, ausgebildet. Eine Bodenwand des Dioden-Untergrabens 781 kann in einer Form gebildet werden, die konvex zur zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 gekrümmt ist.
  • Der Diodenbereich 471, die Dioden-Elektrodenschicht 775 und der Diodenbereich 471 werden von der Innenwand des Dioden-Untergraben 781 exponiert. Zumindest die Dioden-Isolierschicht 774 ist von der Bodenwand des Dioden-Untergrabens 781 exponiert. Der obere Endabschnitt der Dioden-Isolierschicht 774 ist niedriger positioniert als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402.
  • Ein Öffnungskantenabschnitt jedes Dioden-Untergrabens 781 beinhaltet einen Neigungsabschnitt, der sich von der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 nach unten zu einer Innenseite des Dioden-Untergrabens 781 neigt. Der Öffnungskantenabschnitt des Dioden-Untergrabens 781 ist ein Eckabschnitt, der die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 und die Seitenwand des Dioden-Untergrabens 781 verbindet. Der geneigte Abschnitt des Dioden-Untergrabens 781 wird durch den Dioden-Untergraben 781 gebildet.
  • Der geneigte Abschnitt des Dioden-Untergrabens 781 ist in dieser Ausführungsform in einer Form ausgebildet, die zur Innenseite der SiC-Halbleiterschicht 402 konkav gekrümmt ist. Der Neigungsabschnitt 781 des Dioden-Untergrabens kann in einer Form gebildet sein, die konvex zur Innenseite des Dioden-Untergrabens 781 hingebogen ist.
  • Das Diodenkontaktloch 494 kann in einer Bandform (genauer gesagt in einer endlosen Form) ausgebildet sein, die sich entlang der Dioden-Graben-Struktur 772 erstreckt. Das Diodenkontaktloch 494 exponiert die Dioden-Elektrodenschicht 775, den Diodenbereich 471 und den Dioden-Untergraben 781. Ein Öffnungskantenabschnitt des Diodenkontaktlochs 494 ist in einer Form ausgebildet, die konvex zu einem Inneren des Diodenkontaktlochs 494 hingebogen ist.
  • Die Source-Routing-Verdrahtung 414 der Hauptoberflächen-Source-Elektrode 409 tritt von oberhalb der Zwischenschichtisolierschicht 491 in das Diodenkontaktloch 494 ein. Die Source-Routing-Verdrahtung 414 ist elektrisch mit der Dioden-Elektrodenschicht 775 und dem Diodenbereich 471 innerhalb des Diodenkontaktlochs 494 und des Dioden-Untergrabens 781 verbunden.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 771 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden.
  • Die Konfiguration der Halbleitervorrichtung 771 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis neununddreißigsten bevorzugten Ausführungsformen. Auch die Konfiguration der Halbleitervorrichtung 771 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 771 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 100 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung 783gemäß einer einundvierzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 100 bezugnehmend, werden in dieser Ausführungsform die aktive Hauptfläche 461 des aktiven Bereichs 406 und die äußere Hauptfläche 462 des äußeren Bereichs 407 bündig ausgebildet. Der aktive Bereich 406 wird in dieser Ausführungsform durch den Körperbereich 426 definiert.
  • Das heißt, der Körperbereich 426 wird durch die Einführung der p-artigen Verunreinigung nur in die aktive Region 406 gebildet. Die p-artige Verunreinigung des Körperbereichs 426 kann in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 über eine Ionenimplantationsmaske mit einer Öffnung eingebracht werden, die den aktiven Bereich 406 selektiv exponiert.
  • Im äußeren Bereich 407 ist eine Dioden-Graben-Struktur 772 ausgebildet. Die Dioden-Graben-Struktur 772 beinhaltet einen Dioden-Graben 773, eine Dioden-Isolierschicht 774 und eine Dioden-Elektrodenschicht 775.
  • Der Diodenbereich 773 ist in einem Bereich des äußeren Bereichs 407 zwischen der aktiven Seitenwand 464 und den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 ausgebildet. Der Diodenbereich 773 ist mit Abständen von der aktiven Seitenwand 464 und den Seitenflächen 405A bis 405D gebildet.
  • Der Dioden-Graben 773 erstreckt sich als Bandform entlang des aktiven Bereichs 406 in der Draufsicht. Der Dioden-Graben 773 ist in dieser Ausführungsform in endloser Form (qudrilaterale Ringform) gebildet, die den aktiven Bereich 406 in der Draufsicht umgibt.
  • Die Bodenwand des Dioden-Grabens 773 ist innerhalb der SiC-Epitaxialschicht 422 positioniert. Genauer gesagt, ist die Bodenwand des Dioden-Grabens 773 im hochkonzentrierten Bereich 422a positioniert.
  • Der Dioden-Graben 773 ist im Wesentlichen in der gleichen Tiefenposition wie der Source-Graben 441 ausgebildet. Genauer gesagt, ist die Bodenwand des Dioden-Grabens 773 im Wesentlichen auf der gleichen Ebene wie die Bodenwand des Source-Grabens 441 positioniert.
  • Innerhalb des Dioden-Grabens 773, sind die Dioden-Isolierschicht 774 und die Dioden-Elektrodenschicht 775 jeweils im Dioden-Graben 773 mit den gleichen Materialarten und auf gleiche Weise wie die Gate-Isolierschicht 434 und die Gate-Elektrodenschicht 435 ausgebildet. Die Dioden-Isolierschicht 774 ist durchgehend zur äußeren Isolierschicht 481 außerhalb des Dioden-Grabens 773 (auf der äußeren Hauptfläche 462).
  • Der Diodenbereich 471 und der äußere Tiefbettungsbereich 472 sind in dem Bereich des Oberflächenschichtabschnitts der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 entlang der Innenwand des Dioden-Grabens 773 ausgebildet.
  • Der Diodenbereich 471 erstreckt sich als Bandform entlang des Dioden-Grabens 773 in der Draufsicht. Der Dioden-Graben 773 ist in dieser Ausführungsform in endloser Form (qudrilaterale Ringform) gebildet, die den aktiven Bereich 406 in der Draufsicht umgibt. Der Diodenbereich 471 ist entlang des Dioden-Grabens 773 auf gleich Weise wie der Kontaktbereich 454 in dieser Ausführungsform ausgebildet.
  • Der äußere Tiefbettungsbereich 472 erstreckt sich als Bandform entlang des Dioden-Grabens 773. Der Dioden-Graben 773 ist in dieser Ausführungsform in endloser Form (qudrilaterale Ringform) gebildet, die den aktiven Bereich 406 in der Draufsicht umgibt. Der äußere Tiefbettungsbereich 472 wird entlang des Dioden-Grabens 773 in gleicher Weise wie die Tiefbettungsbereiche 455 in dieser Ausführungsform gebildet.
  • Die Dioden-Graben-Struktur 772, der Diodenbereich 471 und der äußere Tiefbettungsbereich 472 sind durch Schritte gebildet, die der Grabenquellenstruktur 452, dem Kontaktbereich 454 und dem Tiefbettungsbereich 455 gemeinsam sind.
  • Anstelle der Feldbegrenzungsstruktur 407 im äußeren Bereich 784 wird eine Grabenfeldbegrenzungsstruktur 473 gebildet. Die Grabenfeldbegrenzungsstruktur 784 ist in dieser Ausführungsform in einem Bereich an der aktiven Bereichsseite 406 in Bezug auf die Dioden-Graben-Struktur 772 ausgebildet. Genauer gesagt, ist die Grabenfeldbegrenzungsstruktur 784 in einem Bereich zwischen dem Körperbereich 426 und der Dioden-Graben-Struktur 772 ausgebildet.
  • Die Grabenfeldbegrenzungsstruktur 784 beinhaltet eine oder eine Vielzahl (in dieser Ausführungsform vier) von Feldbegrenzungsgräben 785, die in der äußeren Hauptfläche 462 ausgebildet sind.
  • Die Vielzahl von Feldbegrenzungsgräben 785 ist in Abständen entlang einer Richtung weg vom aktiven Bereich 406 gebildet. Die Feldbegrenzungsgräben 785 erstrecken sich als Bandformen entlang der Umfangskante des aktiven Bereichs 406 in der Draufsicht. Genauer gesagt, werden die Feldbegrenzungsgräben 785 in endloser Form (qudrilaterale Ringform) um den aktiven Bereich 406 in der Draufsicht gebildet.
  • Jeder Feldbegrenzungsgraben 785 kann an einer Tiefenposition gebildet werden, die im Wesentlichen gleich den Source-Gräben 441 ist. Das heißt, eine Bodenwand jedes Feldbegrenzungsgrabens 785 kann im Wesentlichen auf der gleichen Ebene wie die Bodenwand des Source-Grabens 441 positioniert werden.
  • In jeden Feldbegrenzungsgraben 785 sind eine Feldbegrenzungsisolierschicht 786 und eine Feldbegrenzungsleiterschicht 787 eingebettet. Die Feldbegrenzungsisolierschicht 786 und die Feldbegrenzungsleiterschicht 787 werden im Feldbegrenzungsgraben 785 mit den gleichen Materialarten und auf die gleiche Weise wie die Gate-Isolierschicht 434 und die Gate-Elektrodenschicht 435 gebildet. Die Feldbegrenzungsisolierschicht 786 ist durchgehend zur äußeren Isolierschicht 481 außerhalb des Feldbegrenzungsgrabens 785 (auf der äußeren Hauptfläche 462).
  • Die Grabenfeldbegrenzungsstruktur 784 beinhaltet eine Vielzahl von Feldbegrenzungsbereichen 788A, 788B, 788C und 788D, die im Oberflächenschichtabschnitt der äußeren Hauptfläche 462 ausgebildet sind. Die Feldbegrenzungsbereiche 788A bis 788D werden in Eins-zu-Eins-Anordnung mit den Feldbegrenzungsgräben 785 gebildet.
  • Die Feldbegrenzungsbereiche 788A bis 788D werden entlang der Seitenwand und der Bodenwand des entsprechenden Feldbegrenzungsgrabens 785 gebildet. Die Feldbegrenzungsbereiche 788A bis 788D können an einer Tiefenposition gebildet werden, die im Wesentlichen gleich dem äußeren Tiefbettungsbereich 472 ist. Das heißt, der untere Abschnitt der Feldbegrenzungsbereiche 788A bis 788D kann auf der gleichen Ebene positioniert werden wie der untere Abschnitt des äußeren Tiefbettungsbereichs 472.
  • In jedem Bereich des Oberflächenschichtabschnitts der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 zwischen den aneinandergrenzenden Feldbegrenzungsbereichen 788A bis 788D wird ein p-artiger Verunreinigungsbereich 789 gebildet. Die Feldbegrenzungsbereiche 788A bis 788D sind über die Verunreinigungsbereiche 789 elektrisch verbunden.
  • Die unteren Abschnitte der Verunreinigungsbereiche 789 werden in Bereichen an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die unteren Abschnitte der Feldbegrenzungsbereiche 788A bis 788D gebildet. Die unteren Abschnitte der Verunreinigungsbereiche 789 können in derselben Tiefe positioniert werden wie der untere Abschnitt des Körperbereich 426. Die Verunreinigungsbereiche 789 können eine p-artige Verunreinigungskonzentration aufweisen, die der p-artigen Verunreinigungskonzentration des Körperbereichs 426 entspricht.
  • Ein Dioden-Untergraben 781, der mit dem Dioden-Graben 773 kommuniziert, ist in einem Bereich der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 entlang eines oberen Endabschnitts der Dioden-Elektrodenschicht 775 ausgebildet. Der Dioden-Untergraben 781 bildet einen Abschnitt der Seitenwand des Dioden-Grabens 773.
  • Der Dioden-Untergraben 781 ist in dieser Ausführungsform in endloser Form um einen oberen Endabschnitt der Dioden-Elektrodenschicht 775 in Draufsicht ausgebildet. Das heißt, der Dioden-Untergraben 781 begrenzt den oberen Endabschnitt der Dioden-Elektrodenschicht 775.
  • Der Dioden-Untergraben 781 wird durch Graben in einen Abschnitt der Dioden-Isolierschicht 774 gebildet. Genauer gesagt, wird der Dioden-Untergraben 781 durch Graben in den oberen Endabschnitt der Dioden-Isolierschicht 774 und den oberen Endabschnitt der Dioden-Elektrodenschicht 775 von der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet.
  • Der obere Endabschnitt der Dioden-Elektrodenschicht 775 weist eine Form auf, die gegenüber einem unteren Endabschnitt der Dioden-Elektrodenschicht 775 verengt ist. Der untere Endabschnitt der Dioden-Elektrodenschicht 775 ist der Abschnitt der Dioden-Elektrodenschicht 775, der an der Bodenwand des Dioden-Grabens 773 positioniert ist. Eine erste Richtungsbreite des oberen Endabschnitts der Dioden-Elektrodenschicht-Elektrodenschicht 775 kann kleiner sein als die erste Richtungsbreite des unteren Endabschnitts der Dioden-Elektrodenschicht 775.
  • Der Dioden-Untergraben 781 ist in konischer Form mit einer Bodenfläche, die kleiner als der Öffnungsbereich in der Schnittansicht ist, ausgebildet. Eine Bodenwand des Dioden-Untergrabens 781 kann in einer Form gebildet werden, die konvex zur zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 gekrümmt ist.
  • Der Diodenbereich 471, die Dioden-Elektrodenschicht 775 und der Diodenbereich 471 werden von der Innenwand des Dioden-Untergrabens 781 exponiert. Zumindest die Dioden-Isolierschicht 774 ist von der Bodenwand des Dioden-Untergrabens 781 exponiert. Der obere Endabschnitt der Dioden-Isolierschicht 774 ist niedriger positioniert als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402.
  • Ein Öffnungskantenabschnitt jedes Dioden-Untergrabens 781 beinhaltet einen Neigungsabschnitt, der sich von der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 nach unten zu einer Innenseite des Dioden-Untergrabens 781 neigt. Der Öffnungskantenabschnitt des Dioden-Untergrabens 781 ist ein Eckabschnitt, der die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 und die Seitenwand des Dioden-Untergrabens 781 verbindet. Der geneigte Abschnitt des Dioden-Untergrabens 781 wird durch den Dioden-Untergraben 781 gebildet.
  • Der geneigte Abschnitt des Dioden-Untergrabens 781 ist in dieser Ausführungsform in einer Form ausgebildet, die zur Innenseite der SiC-Halbleiterschicht 402 konkav gekrümmt ist. Der Neigungsabschnitt 781 des Dioden-Untergrabens kann in einer Form gebildet sein, die konvex zur Innenseite des Dioden-Untergrabens 781 hingebogen ist.
  • Das Diodenkontaktloch 494 kann in einer Bandform (genauer gesagt in einer endlosen Form) ausgebildet sein, die sich entlang der Dioden-Graben-Struktur 772 erstreckt. Das Diodenkontaktloch 494 exponiert die Dioden-Elektrodenschicht 775, den Diodenbereich 471 und den Dioden-Untergraben 781. Ein Öffnungskantenabschnitt des Diodenkontaktlochs 494 ist in einer Form ausgebildet, die konvex zu einem Inneren des Diodenkontaktlochs 494 hingebogen ist.
  • Die Source-Routing-Verdrahtung 414 der Hauptoberflächen-Source-Elektrode 409 tritt von oberhalb der Zwischenschichtisolierschicht 491 in das Diodenkontaktloch 494 ein. Die Source-Routing-Verdrahtung 414 ist elektrisch mit der Dioden-Elektrodenschicht 775 und dem Diodenbereich 471 innerhalb des Diodenkontaktlochs 494 und des Dioden-Untergrabens 781 verbunden.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 783 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden.
  • Die Konfiguration der Halbleitervorrichtung 783 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis vierzigsten bevorzugten Ausführungsformen. Auch die Konfiguration der Halbleitervorrichtung 783 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 783 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 101 ist eine Schnittansicht eines Bereichs, der 55 entspricht, und ist eine Schnittansicht einer Halbleitervorrichtung 790 gemäß einer zweiundvierzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 101 bezugnehmend, werden in dieser Ausführungsform die aktive Hauptfläche 461 des aktiven Bereichs 406 und die äußere Hauptfläche 462 des äußeren Bereichs 407 bündig ausgebildet. Der aktive Bereich 406 wird in dieser Ausführungsform durch den Körperbereich 426 definiert.
  • Das heißt, der Körperbereich 426 wird durch die Einführung der p-artigen Verunreinigung nur in die aktive Region 406 gebildet. Die p-artige Verunreinigung des Körperbereichs 426 kann in die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 über eine Ionenimplantationsmaske mit einer Öffnung eingebracht werden, die den aktiven Bereich 406 selektiv exponiert.
  • Im äußeren Bereich 407 ist eine Dioden-Graben-Struktur 772 ausgebildet. Die Dioden-Graben-Struktur 772 beinhaltet einen Dioden-Graben 773, eine Dioden-Isolierschicht 774 und eine Dioden-Elektrodenschicht 775.
  • Der Diodenbereich 773 ist in einem Bereich des äußeren Bereichs 407 zwischen der aktiven Seitenwand 464 und den Seitenflächen 405A bis 405D der SiC-Halbleiterschicht 402 ausgebildet. Der Diodenbereich 773 ist mit Abständen von der aktiven Seitenwand 464 und den Seitenflächen 405A bis 405D gebildet.
  • Der Dioden-Graben 773 erstreckt sich als Bandform entlang des aktiven Bereichs 406 in der Draufsicht. Der Dioden-Graben 773 ist in dieser Ausführungsform in endloser Form (qudrilaterale Ringform) gebildet, die den aktiven Bereich 406 in der Draufsicht umgibt.
  • Die Bodenwand des Dioden-Grabens 773 ist innerhalb der SiC-Epitaxialschicht 422 positioniert. Genauer gesagt, ist die Bodenwand des Dioden-Grabens 773 im hochkonzentrierten Bereich 422a positioniert.
  • Der Dioden-Graben 773 ist im Wesentlichen in der gleichen Tiefenposition wie der Source-Graben 441 ausgebildet. Genauer gesagt, ist die Bodenwand des Dioden-Grabens 773 im Wesentlichen auf der gleichen Ebene wie die Bodenwand des Source-Grabens 441 positioniert.
  • Die Dioden-Isolierschicht 774 und die Dioden-Elektrodenschicht 775 sind jeweils im Dioden-Graben 773 mit den gleichen Materialarten und auf gleiche Weise wie die Gate-Isolierschicht 434 und die Gate-Elektrodenschicht 435 ausgebildet. Die Dioden-Isolierschicht 774 ist durchgehend zur äußeren Isolierschicht 481 außerhalb des Dioden-Grabens 773 (auf der äußeren Hauptfläche 462).
  • Der Diodenbereich 471 und der äußere Tiefbettungsbereich 472 sind in dem Bereich des Oberflächenschichtabschnitts der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 entlang der Innenwand des Dioden-Grabens 773 ausgebildet.
  • Der Diodenbereich 471 erstreckt sich als Bandform entlang des Dioden-Grabens 773 in der Draufsicht. Der Dioden-Graben 773 ist in dieser Ausführungsform in endloser Form (qudrilaterale Ringform) gebildet, die den aktiven Bereich 406 in der Draufsicht umgibt. Der Diodenbereich 471 ist entlang des Dioden-Grabens 773 auf gleich Weise wie der Kontaktbereich 454 in dieser Ausführungsform ausgebildet.
  • Der äußere Tiefbettungsbereich 472 erstreckt sich als Bandform entlang des Dioden-Grabens 773. Der Dioden-Graben 773 ist in dieser Ausführungsform in endloser Form (qudrilaterale Ringform) gebildet, die den aktiven Bereich 406 in der Draufsicht umgibt. Der äußere Tiefbettungsbereich 472 wird entlang des Dioden-Grabens 773 in gleicher Weise wie die Tiefbettungsbereiche 455 in dieser Ausführungsform gebildet.
  • Die Dioden-Graben-Struktur 772, der Diodenbereich 471 und der äußere Tiefbettungsbereich 472 sind durch Schritte gebildet, die der Grabenquellenstruktur 452, dem Kontaktbereich 454 und dem Tiefbettungsbereich 455 gemeinsam sind.
  • Die Grabenfeldbegrenzungsstruktur 776 und die Grabenfeldbegrenzungsstruktur 784 sind anstelle der Feldbegrenzungsstruktur 473 im äußeren Bereich 407 ausgebildet.
  • Die Grabenfeldbegrenzungsstruktur 776 ist in dem Bereich an der dem aktiven Bereich 40 6 gegenüberliegenden Seite in Bezug auf die Dioden-Graben-Struktur 772 ausgebildet. Das heißt, die Grabenfeldbegrenzungsstruktur 776 wird in einem Bereich an den Seitenflächenseiten 405A bis 405D der SiC-Halbleiterschicht 402 in Bezug auf die Dioden-Graben-Struktur 772 gebildet.
  • Die Grabenfeldbegrenzungsstruktur 776 beinhaltet eine oder eine Vielzahl (in dieser Ausführungsform vier) von Feldbegrenzungsgräben 777, die in der äußeren Hauptfläche 462 ausgebildet sind. Die Feldbegrenzungsgräben 777 werden in Abständen entlang einer Richtung weg vom aktiven Bereich 406 gebildet.
  • Die Feldbegrenzungsgräben 777 erstrecken sich als Bandformen entlang der Umfangskante des aktiven Bereichs 406 in der Draufsicht. Genauer gesagt, werden die Feldbegrenzungsgräben 777 in endloser Form (qudrilaterale Ringform) um den aktiven Bereich 406 in der Draufsicht gebildet.
  • Jeder Feldbegrenzungsgraben 777 kann an einer Tiefenposition gebildet werden, die im Wesentlichen gleich den Source-Gräben 441 ist. Das heißt, die Bodenwand jedes Feldbegrenzungsgrabens 777 kann im Wesentlichen auf der gleichen Ebene wie die Bodenwand des Source-Grabens 441 positioniert sein.
  • In jeden Feldbegrenzungsgraben 777 sind eine Feldbegrenzungsisolierschicht 778 und eine Feldbegrenzungsleiterschicht 779 eingebettet. Die Feldbegrenzungsisolierschicht 778 und die Feldbegrenzungsleiterschicht 779 werden im Feldbegrenzungsgraben 777 mit den gleichen Materialarten und auf die gleiche Weise wie die Gate-Isolierschicht 434 und die Gate-Elektrodenschicht 435 gebildet. Die Feldbegrenzungsisolierschicht 778 ist durchgehend zur äußeren Isolierschicht 481 außerhalb des Feldbegrenzungsgrabens 777 (auf der äußeren Hauptfläche 462).
  • Die Grabenfeldbegrenzungsstruktur 776 beinhaltet eine Vielzahl von Feldbegrenzungsbereichen 780A, 780B, 780C und 780D, die im Oberflächenschichtabschnitt der äußeren Hauptfläche 462 ausgebildet sind. Die Feldbegrenzungsbereiche 780A bis 780D werden in Eins-zu-Eins-Anordnung mit den Feldbegrenzungsgräben 777 gebildet.
  • Die Feldbegrenzungsbereiche 780A bis 780D werden entlang der Seitenwand und der Bodenwand des entsprechenden Feldbegrenzungsgrabens 777 gebildet. Die Feldbegrenzungsbereiche 780A bis 780D können an einer Tiefenposition gebildet werden, die im Wesentlichen gleich dem äußeren Tiefbettungsbereich 472 ist. Das heißt, der untere Abschnitt der Feldbegrenzungsbereiche 780A bis 780D kann auf der gleichen Ebene positioniert sein wie der untere Abschnitt des äußeren Tiefbettungsbereichs 472.
  • In jedem Bereich des Oberflächenschichtabschnitts der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 zwischen den aneinandergrenzenden Feldbegrenzungsbereichen 780A bis 780D wird ein p-artiger Verunreinigungsbereich 782 gebildet. Die Feldbegrenzungsbereiche 780A bis 780D sind über die Verunreinigungsbereiche 782 elektrisch verbunden.
  • Die unteren Abschnitte der Verunreinigungsbereiche 782 werden in Bereichen an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die unteren Abschnitte der Feldbegrenzungsbereiche 780A bis 780D gebildet. Die unteren Abschnitte der Verunreinigungsbereiche 782 können in derselben Tiefe positioniert werden wie der untere Abschnitt des Körperbereich 426. Die Verunreinigungsbereiche 782 können eine p-artige Verunreinigungskonzentration aufweisen, die der p-artigen Verunreinigungskonzentration des Körperbereichs 426 entspricht.
  • Die Grabenfeldbegrenzungsstruktur 784 ist in dieser Ausführungsform in einem Bereich an der aktiven Bereichsseite 406 in Bezug auf die Dioden-Graben-Struktur 772 ausgebildet. Genauer gesagt, ist die Grabenfeldbegrenzungsstruktur 784 in einem Bereich zwischen dem Körperbereich 426 und der Dioden-Graben-Struktur 772 ausgebildet.
  • Die Grabenfeldbegrenzungsstruktur 784 beinhaltet eine oder eine Vielzahl (in dieser Ausführungsform vier) von Feldbegrenzungsgräben 785, die in der äußeren Hauptfläche 462 ausgebildet sind.
  • Die Feldbegrenzungsgräben 785 werden in Abständen entlang einer Richtung weg vom aktiven Bereich 406 gebildet. Die Feldbegrenzungsgräben 785 erstrecken sich als Bandformen entlang der Umfangskante des aktiven Bereichs 406 in der Draufsicht. Genauer gesagt, werden die Feldbegrenzungsgräben 785 in endloser Form (qudrilaterale Ringform) um den aktiven Bereich 406 in der Draufsicht gebildet.
  • Jeder Feldbegrenzungsgraben 785 kann an einer Tiefenposition gebildet werden, die im Wesentlichen gleich den Source-Gräben 441 ist. Das heißt, die Bodenwand jedes Feldbegrenzungsgrabens 785 kann im Wesentlichen auf der gleichen Ebene wie die Bodenwand des Source-Grabens 441 positioniert sein.
  • Jede Feldbegrenzungsisolierschicht 786 und die Feldbegrenzungsleiterschicht 787 sind in den Feldbegrenzungsgraben 785 eingebettet. Die Feldbegrenzungsisolierschicht 786 und die Feldbegrenzungsleiterschicht 787 werden im Feldbegrenzungsgraben 785 mit den gleichen Materialarten und auf die gleiche Weise wie die Gate-Isolierschicht 434 und die Gate-Elektrodenschicht 435 gebildet. Die Feldbegrenzungsisolierschicht 786 ist durchgehend zur äußeren Isolierschicht 481 außerhalb des Feldbegrenzungsgrabens 785 (auf der äußeren Hauptfläche 462).
  • Die Grabenfeldbegrenzungsstruktur 784 beinhaltet eine Vielzahl von Feldbegrenzungsbereichen 788A, 788B, 788C und 788D, die im Oberflächenschichtabschnitt der äußeren Hauptfläche 462 ausgebildet sind. Die Feldbegrenzungsbereiche 788A bis 788D werden in Eins-zu-Eins-Anordnung mit den Feldbegrenzungsgräben 785 gebildet.
  • Die Feldbegrenzungsbereiche 788A bis 788D werden entlang der Seitenwand und der Bodenwand des entsprechenden Feldbegrenzungsgrabens 785 gebildet. Die Feldbegrenzungsbereiche 788A bis 788D können an einer Tiefenposition gebildet werden, die im Wesentlichen gleich dem äußeren Tiefbettungsbereich 472 ist. Das heißt, der untere Abschnitt der Feldbegrenzungsbereiche 788A bis 788D kann auf der gleichen Ebene positioniert sein wie der untere Abschnitt des äußeren Tiefbettungsbereichs 472.
  • In jedem Bereich des Oberflächenschichtabschnitts der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 zwischen den aneinandergrenzenden Feldbegrenzungsbereichen 788A bis 788D wird ein p-artiger Verunreinigungsbereich 789 gebildet. Die Feldbegrenzungsbereiche 788A bis 788D sind über die Verunreinigungsbereiche 789 elektrisch verbunden.
  • Die unteren Abschnitte der Verunreinigungsbereiche 789 werden in Bereichen an der zweiten Hauptflächenseite 404 der SiC-Halbleiterschicht 402 in Bezug auf die unteren Abschnitte der Feldbegrenzungsbereiche 788A bis 788D gebildet. Die unteren Abschnitte der Verunreinigungsbereiche 789 können in derselben Tiefe positioniert werden wie der untere Abschnitt des Körperbereich 426. Die Verunreinigungsbereiche 789 können eine p-artige Verunreinigungskonzentration aufweisen, die der p-artigen Verunreinigungskonzentration des Körperbereichs 426 entspricht.
  • Ein Dioden-Untergraben 781, der mit dem Dioden-Graben 773 kommuniziert, ist in einem Bereich der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 entlang eines oberen Endabschnitts der Dioden-Elektrodenschicht 775 ausgebildet. Der Dioden-Untergraben 781 bildet einen Abschnitt der Seitenwand des Dioden-Grabens 773.
  • Der Dioden-Untergraben 781 ist in dieser Ausführungsform in endloser Form um einen oberen Endabschnitt der Dioden-Elektrodenschicht 775 in Draufsicht ausgebildet. Das heißt, der Dioden-Untergraben 781 begrenzt den oberen Endabschnitt der Dioden-Elektrodenschicht 775.
  • Der Dioden-Untergraben 781 wird durch Graben in einen Abschnitt der Dioden-Isolierschicht 774 gebildet. Genauer gesagt, wird der Dioden-Untergraben 781 durch Graben in den oberen Endabschnitt der Dioden-Isolierschicht 774 und den oberen Endabschnitt der Dioden-Elektrodenschicht 775 von der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 gebildet.
  • Der obere Endabschnitt der Dioden-Elektrodenschicht 775 weist eine Form auf, die gegenüber einem unteren Endabschnitt der Dioden-Elektrodenschicht 775 verengt ist. Der untere Endabschnitt der Dioden-Elektrodenschicht 775 ist der Abschnitt der Dioden-Elektrodenschicht 775, der an der Bodenwand des Dioden-Grabens 773 positioniert ist. Eine erste Richtungsbreite des oberen Endabschnitts der Dioden-Elektrodenschicht-Elektrodenschicht 775 kann kleiner sein als die erste Richtungsbreite des unteren Endabschnitts der Dioden-Elektrodenschicht 775.
  • Der Dioden-Untergraben 781 ist in konischer Form mit einer Bodenfläche, die kleiner als der Öffnungsbereich in der Schnittansicht ist, ausgebildet. Eine Bodenwand des Dioden-Untergrabens 781 kann in einer Form gebildet werden, die konvex zur zweiten Hauptfläche 404 der SiC-Halbleiterschicht 402 gekrümmt ist.
  • Der Diodenbereich 471, die Dioden-Elektrodenschicht 775 und der Diodenbereich 471 werden von der Innenwand des Dioden-Untergrabens 781 exponiert. Zumindest die Dioden-Isolierschicht 774 ist von der Bodenwand des Dioden-Untergrabens 781 exponiert. Der obere Endabschnitt der Dioden-Isolierschicht 774 ist niedriger positioniert als die erste Hauptfläche 403 der SiC-Halbleiterschicht 402.
  • Ein Öffnungskantenabschnitt jedes Dioden-Untergrabens 781 beinhaltet einen Neigungsabschnitt, der sich von der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 nach unten zu einer Innenseite des Dioden-Untergrabens 781 neigt. Der Öffnungskantenabschnitt des Dioden-Untergrabens 781 ist ein Eckabschnitt, der die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 und die Seitenwand des Dioden-Untergrabens 781 verbindet. Der geneigte Abschnitt des Dioden-Untergrabens 781 wird durch den Dioden-Untergraben 781 gebildet.
  • Der geneigte Abschnitt des Dioden-Untergrabens 781 ist in dieser Ausführungsform in einer Form ausgebildet, die zur Innenseite der SiC-Halbleiterschicht 402 konkav gekrümmt ist. Der Neigungsabschnitt 781 des Dioden-Untergrabens kann in einer Form gebildet sein, die konvex zur Innenseite des Dioden-Untergrabens 781 hingebogen ist.
  • Das Diodenkontaktloch 494 kann in einer Bandform (genauer gesagt in einer endlosen Form) ausgebildet sein, die sich entlang der Dioden-Graben-Struktur 772 erstreckt. Das Diodenkontaktloch 494 exponiert die Dioden-Elektrodenschicht 775, den Diodenbereich 471 und den Dioden-Untergraben 781. Ein Öffnungskantenabschnitt des Diodenkontaktlochs 494 ist in einer Form ausgebildet, die konvex zu einem Inneren des Diodenkontaktlochs 494 hingebogen ist.
  • Die Source-Routing-Verdrahtung 414 der Hauptoberflächen-Source-Elektrode 409 tritt von oberhalb der Zwischenschichtisolierschicht 491 in das Diodenkontaktloch 494 ein. Die Source-Routing-Verdrahtung 414 ist elektrisch mit der Dioden-Elektrodenschicht 775 und dem Diodenbereich 471 innerhalb des Diodenkontaktlochs 494 und des Dioden-Untergrabens 781 verbunden.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 790 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden.
  • Die Konfiguration der Halbleitervorrichtung 790 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis einundvierzigsten bevorzugten Ausführungsformen. Auch die Konfiguration der Halbleitervorrichtung 790 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 790 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 102 ist eine vergrößerte Ansicht eines Bereichs, der 51 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung 791 gemäß einer dreiundvierzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. 103 ist eine Schnittansicht entlang der in 102 dargestellten Linie CIII-CIII. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 102 und 103 bezugnehmend, beinhaltet die Halbleitervorrichtung 791 einen äußeren Gate-Graben 792, der in der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 im aktiven Bereich 406 ausgebildet ist. Der äußere Gate-Graben 792 erstreckt sich als Bandform entlang der Umfangskantenabschnitte des aktiven Bereichs 406 (aktive Seitenwand 464). Der äußere Gate-Graben 792 ist in einem Bereich der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 direkt unter dem Gate-Finger 411 (äußerer Gate-Finger 411A) ausgebildet. Der äußere Gate-Graben 792 erstreckt sich entlang des Gate-Finger 411 (äußerer Gate-Finger 411A).
  • Genauer gesagt, ist der äußere Gate-Graben 792 entlang der drei Seitenflächen 405A, 405B und 405D der SiC-Halbleiterschicht 402 so ausgebildet, dass der aktive Bereich 406 aus drei Richtungen definiert wird. Der äußere Gate-Graben 792 kann in einer endlosen Form (z.B. einer qudrilaterale Ringform) ausgebildet sein, die den inneren Bereich des aktiven Bereichs 406 umgibt.
  • Der äußere Gate-Graben 792 steht in Verbindung mit dem Kontaktgrabenabschnitt 431b jedes Gate-Grabens 431. Der äußere Gate-Graben 792 und die Gate-Gräben 431 werden dabei durch einen einzigen Graben gebildet.
  • Die Gate-Verdrahtungsschicht 436 ist in den äußeren Gate-Graben 792 eingebettet. Die Gate-Verdrahtungsschicht 436 ist mit den Gate-Elektrodenschichten 435 an den Verbindungsabschnitten der Gate-Graben 431 und des äußeren Gate-Grabens 792 verbunden.
  • Die niederohmige Elektrodenschicht 632, die den oberen Endabschnitt der Gate-Verdrahtungsschicht 436 (siehe auch 68, etc.) bedeckt, kann im äußeren Gate-Graben 792 gebildet werden. In diesem Fall sind die niederohmige Elektrodenschicht 632, die die Gate-Elektrodenschichten 435 und die niederohmige Elektrodenschicht 632, die die Gate-Verdrahtungsschicht 436 bedeckt, beide in einem einzigen Graben angeordnet.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 791 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden. Außerdem ist es bei der Halbleitervorrichtung 791 nicht erforderlich, dass die Gate-Verdrahtungsschicht 436 über die erste Hauptfläche 403 der SiC-Halbleiterschicht 402 hinausgeführt ist.
  • Die Gate-Verkabelungsschicht 436 kann dadurch gehindert werden, der SiC-Halbleiterschicht 402 über die Gate-Isolierschicht 434 an den Öffnungskantenabschnitten der Gate-Gräben 431 und des äußeren Gate-Grabens 792 zugewandt zu sein. Somit kann die Konzentration des elektrischen Feldes an den Öffnungskantenabschnitt der Gate-Gräben 431 unterdrückt werden.
  • Die Konfiguration der Halbleitervorrichtung 791 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis zweiundvierzigsten bevorzugten Ausführungsformen. Auch die Konfiguration der Halbleitervorrichtung 791 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 791 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 104 ist eine vergrößerte Ansicht eines Bereichs, der 53 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung 801 gemäß einer vierundvierzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 104 bezugnehmend, sind in dieser Ausführungsform die Gate-Gräben 431 in einer Gitterform ausgebildet, die integral eine Vielzahl von Gate-Gräben 431 beinhaltet, die sich entlang der ersten Richtung X erstrecken, und eine Vielzahl von Gate-Gräben 431, die sich entlang der zweiten Richtung Y in der Draufsicht erstrecken.
  • Eine Vielzahl von Zellbereichen 802 ist in einer Matrix durch die Gate-Gräben 431 in der ersten Hauptfläche 403 der SiC-Halbleiterschicht 402 definiert. Jeder Zellbereich 802 ist in der Draufsicht in qudrilateraler Form ausgebildet. Die Source-Gräben 441 werden jeweils in den Zellbereichen 802 gebildet. Der Source-Graben 441 kann in der Draufsicht in qudrilaterale Form ausgebildet sein.
  • Eine Schnittansicht entlang der Linie LII-LII von 104 entspricht der Schnittansicht von 52. Eine Schnittansicht entlang der Linie LIII-LIII von 104 entspricht der Schnittansicht von 53.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 801 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden.
  • Die Konfiguration der Halbleitervorrichtung 801 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis dreiundvierzigsten bevorzugten Ausführungsformen. Auch die Konfiguration der Halbleitervorrichtung 801 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 801 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • 105 ist eine vergrößerte Ansicht eines Bereichs, der 54 entspricht, und ist eine vergrößerte Ansicht einer Halbleitervorrichtung 811 gemäß einer fünfundvierzigsten bevorzugten Ausführungsform der vorliegenden Erfindung. Im Folgenden sind Strukturen, die den mit der Halbleitervorrichtung 401 beschriebenen Strukturen entsprechen, mit den gleichen Bezugssymbolen versehen und deren Beschreibung wird weglassen.
  • Auf 105 bezugnehmend, beinhaltet die SiC-Epitaxialschicht 422 in dieser Ausführungsform den hochkonzentrierten Bereich 422a, den niedrigkonzentrierten Bereich 422b und einen Konzentrationsgradientenbereich 422c, der zwischen dem hochkonzentrierten Bereich 422a und dem niedrigkonzentrierten Bereich 422b angeordnet ist.
  • In der SiC-Epitaxialschicht 422 wird der Konzentrationsgradientenbereich 422c sowohl im äußeren Bereich 407 als auch im aktiven Bereich 406 gebildet. Der Konzentrationsgradientenbereich 422c wird auf einer gesamten Fläche der SiC-Epitaxialschicht 422 gebildet.
  • Der Konzentrationsgradientenbereich 422c weist einen Konzentrationsgradienten auf, bei dem die n-artige Verunreinigungskonzentration vom hochkonzentrierten Bereich 422a zum niedrigkonzentrierten Bereich 422b allmählich abnimmt. Mit anderen Worten, der Konzentrationsgradientenbereich 422c weist einen Konzentrationsgradienten auf, mit dem die n-artige Verunreinigungskonzentration allmählich vom niederkonzentrierten Bereich 422b zum hochkonzentrierten Bereich 422a ansteigt. Der Konzentrationsgradientenbereich 422c unterdrückt eine plötzliche Änderung der n-artige Verunreinigungskonzentration in einem Bereich zwischen dem hochkonzentrierten Bereich 422a und dem niedrigkonzentrierten Bereich 422b.
  • Wenn die SiC-Epitaxialschicht 422 den Konzentrationsgradientenbereich 422c beinhaltet, ist die n-artige Verunreinigungskonzentration des hochkonzentrierten Bereichs 422a vorzugsweise nicht weniger als das 1, 5-fache und nicht mehr als das 5-fache der n-artigen Verunreinigungskonzentration des niederkonzentrierten Bereichs 422b. Die n-artige Verunreinigungskonzentration des hochkonzentrierten Bereichs 422a darf nicht weniger als das 3-fache und nicht mehr als das 5-fache der n-artige Verunreinigungskonzentration des niederkonzentrierten Bereichs 422b betragen.
  • Eine Dicke des Konzentrationsgradientenbereichs 422c sollte nicht weniger als 0,5 µm und nicht mehr als 2,0 µm betragen. Eine Dicke des Konzentrationsgradientenbereichs 422c kann nicht weniger als 0,5 µm und nicht mehr als 1,0 µm betragen. Eine Dicke des Konzentrationsgradientenbereichs 422c kann nicht weniger als 1,5 µm und nicht mehr als 1,0 µm betragen. Eine Dicke des Konzentrationsgradientenbereichs 422c kann nicht weniger als 1,0 µm und nicht mehr als 1,0 µm betragen.
  • Obwohl eine spezifische Beschreibung weggelassen werden soll, werden die Gate-Graben 431, der Source-Graben 441, der Tiefbohrbereich 455, der äußere Tiefbohrbereich 472 usw., die vorstehend beschrieben wurden, im hochkonzentrierten Bereich 422a gebildet.
  • Das heißt, der Gate-Graben 431, der Source-Graben 441, der Tiefbohrbereich 455, der äußere Tiefbohrbereich 472 usw., die vorstehend beschrieben sind, sind in Bereichen der SiC-Halbleiterschicht 402 auf der ersten Hauptflächenseite 403 eines Grenzbereichs zwischen dem hochkonzentrierten Bereich 422a und dem Konzentrationsgradientenbereich 422c ausgebildet.
  • Auch mit der vorstehend beschriebenen Halbleitervorrichtung 811 können die gleichen Effekte erzielt werden wie die Effekte, die für die Halbleitervorrichtung 401 beschriebenen wurden.
  • Die Konfiguration der Halbleitervorrichtung 811 kann nicht nur auf die verschiedenen oben beschriebenen Konfigurationsbeispiele angewendet werden, sondern auch auf die sechsundzwanzigsten bis sechsundvierzigsten bevorzugten Ausführungsformen. Auch die Konfiguration der Halbleitervorrichtung 811 ist nicht auf die vorliegende bevorzugte Ausführungsform beschränkt. Die Konfiguration der Halbleitervorrichtung 811 kann auf alle hierin offenbarten bevorzugten Ausführungsformen angewendet werden.
  • Wenn beispielsweise der Konzentrationsgradientenbereich 422c der Halbleitervorrichtung 811 in eine der vorstehend beschriebenen siebten bis fünfundzwanzig bevorzugten Ausführungsformen integriert ist, wird die SiC-Epitaxialschicht 112 (SiC-Halbleiterschicht 102) gebildet, die einen Konzentrationsgradientenbereich (422c) beinhaltet, der zwischen dem hochkonzentrierten Bereich 112a und dem niedrigkonzentrierten Bereich 112b eingefügt ist (siehe auch 11 bis 48).
  • 106 ist eine perspektivische Ansicht, wie durch einen Abdichtungskörper 1007 gesehen, eines Halbleitergehäuses, das in der Lage ist, eine der Halbleitervorrichtungen gemäß der ersten bis fünfundvierzigsten bevorzugten Ausführungsformen aufzunehmen.
  • Das Halbleitergehäuse 1001 beinhaltet einen Halbleiterchip 1002, einen Pad-Abschnitt 1003, einen Wärmeverteiler 1004, eine Vielzahl (drei in dieser Ausführungsform) von Anschlussterminals 1005, eine Vielzahl (drei in dieser Ausführungsform) von Zuleitungsdrähten 1006 und den Dichtungskörper 1007. Jede der oben beschriebenen Halbleitervorrichtungen gemäß der ersten bis fünfundvierzigsten bevorzugten Ausführungsformen kann als Halbleiterchip 1002 verwendet werden.
  • Der Pad-Abschnitt 1003 beinhaltet eine Metallplatte. Der Pad-Abschnitt 1003 kann Aluminium, Kupfer usw. beinhalten. Der Pad-Abschnitt 1003 ist in der Draufsicht viereckig ausgebildet. Der Pad-Abschnitt 1003 weist eine planare Fläche auf, die nicht kleiner als eine planare Fläche des Halbleiterchips 1002 ist. Das Drain-Pad 113 des Halbleiterchips 1002 ist durch Die-Bonding mit dem Pad-Abschnitt 1003 elektrisch verbunden.
  • Der Wärmeverteiler 1004 ist mit einer Seite des Pad-Abschnitts 1003 verbunden. Der Pad-Abschnitt 1003 und der Wärmeverteiler 1004 werden in dieser Ausführungsform durch eine einzige Metallplatte gebildet. Im Wärmeverteiler 1004 wird ein Durchdringungsloch 1004a gebildet. Das Durchdringungsloch 1004a ist kreisförmig ausgebildet.
  • Die Vielzahl der Anschlussterminals 1005 sind entlang einer Seite an einer dem Wärmeverteiler 1004 gegenüberliegenden Seite in Bezug auf den Pad-Abschnitt 1003 ausgerichtet. Die Anschlussterminals 1005 beinhalten eine Metallplatte, die sich als Band erstreckt. Das Anschlussterminal 1005 kann Aluminium oder Kupfer usw. beinhalten. Die Vielzahl der Anschlussterminals 1005 beinhaltet ein erstes Anschlussterminal 1005A, ein zweites Anschlussterminal 1005B und ein drittes Anschlussterminal 1005C.
  • Das erste Anschlussterminal 1005A, das zweite Anschlussterminal 1005B und das dritte Anschlussterminal 1005C sind in Abständen auf der dem Wärmeverteiler 1004 gegenüberliegenden Seite in Bezug auf den Pad-Abschnitt 1003 ausgerichtet.
  • Das erste Anschlussterminal 1005A, das zweite Anschlussterminal 1005B und das dritte Anschlussterminal 1005C erstrecken sich als Bänder entlang einer Richtung orthogonal zu einer Ausrichtungsrichtung derselben. Das zweite Anschlussterminal 1005B und das dritte Anschlussterminal 1005C fassen das erste Anschlussterminal 1005A von beiden Seiten ein.
  • Die Vielzahl der Zuleitungsdrähte 1006 kann Bonddrähte usw. sein. Die Vielzahl der Zuleitungsdrähte 1006 beinhaltet in dieser Ausführungsform einen Zuleitungsdraht 1006A, einen Zuleitungsdraht 1006B und einen Zuleitungsdraht 1006C.
  • Der Zuleitungsdraht 1006A ist elektrisch mit dem Gate-Pad 108 und dem ersten Anschlussterminal 1005A des Halbleiterchips 1002 verbunden. Der Zuleitungsdraht 1006B ist elektrisch mit dem Source-Pad 110 und dem zweiten Anschlussterminal 1005B des Halbleiterchips 1002 verbunden. Der Zuleitungsdraht 1006C ist elektrisch mit dem Pad-Abschnitt 1003 und dem dritten Anschlussterminal 1005C verbunden.
  • Der Dichtungskörper 1007 dichtet den Halbleiterchip 1002, den Pad-Abschnitt 1003 und die Vielzahl der Zuleitungsdrähte 1006 so ab, dass Abschnitte des Wärmeverteilers 1004 und die Vielzahl der Anschlussterminals 1005 freigelegt sind. Der Dichtungskörper 1007 enthält ein Dichtungsharz. Der Dichtungskörper 1007 ist in rechteckiger Quaderform ausgebildet.
  • Die Konfiguration des Halbleitergehäuses 1001 ist nicht auf die in 104 dargestellte Konfiguration beschränkt. Ein SOP (Small Outline Package), ein QFN (Quad for Non-Lead Package), ein DFP (Dual Flat Package), ein DIP (Dual Inline Package), ein QFP (Quad Flat Package), ein SIP (Single Inline Package), ein SOJ (Small Outline J-Leaded Package) oder eines von mehreren ähnlichen Halbleitergehäusen kann als das Halbleitergehäuse 1001 verwendet werden.
  • Obwohl die sechsundzwanzigsten bis fünfundvierzigsten bevorzugten Ausführungsformen der vorliegenden Erfindung beschrieben wurden, können die sechsundzwanzigsten bis einundvierzigsten bevorzugten Ausführungsformen der vorliegenden Erfindung in noch anderen Konfigurationen implementiert werden.
  • Bei jeder der vorstehend beschriebenen siebenundzwanzigsten bis dreißigsten bevorzugten Ausführungsformen wurde ein Beispiel beschrieben, bei dem die Gate-Elektrodenschicht 435 und die Gate-Verdrahtungsschicht 436, die das mit der p-artiger Verunreinigung dotierte p-artige Polysilizium enthalten, gebildet sind.
  • Wenn jedoch die Erhöhung der Gate-Schwellenspannung Vth nicht betont wird, können die Gate-Elektrodenschichten 435 und die Gate-Verdrahtungsschicht 436 anstelle des p-artigen Polysiliziums ein mit einer n-artigen Verunreinigung dotiertes n-artiges Polysilizium beinhalten.
  • Die niederohmige Elektrodenschicht 632 kann durch Silizidieren von Abschnitten gebildet werden, die Oberflächenschichtabschnitte der Gate-Elektrodenschichten 435 (n-artiges Polysilizium) durch ein Metallmaterial bilden. Das heißt, die niederohmige Elektrodenschicht 632 kann ein n-artiges Polyzid beinhalten. Mit einer solchen Struktur kann eine Reduzierung des Gate-Widerstands erreicht werden.
  • Bei jeder der oben beschriebenen sechsundzwanzigsten bis fünfundvierzigsten bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die Source-Isolierschichten 442 (Polysilizium) in den Source-Graben 441 über die Source-Isolierschichten 442 eingebettet sind. Die Source-Isolierschichten 442 (Polysilizium) können jedoch direkt in den Source-Graben 441 eingebettet werden, ohne Zwischenschaltung der Source-Isolierschichten 442.
  • Bei jeder der oben beschriebenen sechsundzwanzigsten bis fünfundvierzigsten bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die SiC-Halbleiterschicht 402 die geschichtete Struktur aufweist, die das SiC-Halbleitersubstrat 421 und die SiC-Epitaxialschicht 422 beinhaltet. Die SiC-Halbleiterschicht 402 kann jedoch auch eine Einschichtstruktur aufweisen, die aus dem SiC-Halbleitersubstrat 421 besteht. Die SiC-Halbleiterschicht 402 kann eine Einschichtstruktur aufweisen, die aus der SiC-Epitaxialschicht 422 besteht.
  • Bei jeder der vorstehend beschriebenen sechsundzwanzigsten bis fünfundvierzig bevorzugten Ausführungsform kann eine SiC-Halbleiterschicht (402) aus einem 2H-SiC-Einkristall oder aus einem 6H-SiC-Einkristall oder aus einem 3C-SiC-Einkristall anstelle der SiC-Halbleiterschicht 402 aus dem 4H-SiC-Einkristall eingesetzt werden.
  • Bei jeder der vorstehend beschriebenen sechsundzwanzigsten bis fünfundvierzigsten bevorzugten Ausführungsform kann eine Si-Halbleiterschicht (402) aus Si (Silizium) anstelle der SiC-Halbleiterschicht 402 aus dem 4H-SiC-Einkristall eingesetzt werden. Die Si-Halbleiterschicht (402) kann eine geschichtete Struktur aufweisen, die ein Si-Halbleitersubstrat (421) aus Si und eine Si-Epitaxialschicht (422) aus Si beinhaltet.
  • Bei jeder der vorstehend beschriebenen sechsundzwanzigsten bis fünfundvierzigsten bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem die SiC-Epitaxialschicht 422 mit dem hochkonzentrierten Bereich112a und dem niedrigkonzentrierten Bereich112b durch eine epitaktische Wachstumsmethode gebildet wurde. Die SiC-Epitaxialschicht 422 kann jedoch stattdessen durch Schritte wie die folgenden gebildet werden.
  • Zunächst wird die SiC-Epitaxialschicht 422 mit einer vergleichsweise niedrigen n-artigen Verunreinigungskonzentration durch ein Epitaxialwachstumsverfahren gebildet. Anschließend wird die n-artige Verunreinigung in einen Oberflächenschichtabschnitt der SiC-Epitaxialschicht 422 durch ein Ionenimplantationsverfahren eingebracht. Dabei wird die SiC-Epitaxialschicht 112 mit dem hochkonzentrierten Bereich112a und dem niedrigkonzentrierten Bereich 112b gebildet.
  • Bei jeder der vorstehend beschriebenen sechsundzwanzigsten bis fünfundvierzigsten bevorzugten Ausführungsform kann eine Struktur gewählt werden, mit der die Leitfähigkeitstypen der jeweiligen Halbleiterabschnitte invertiert werden. Das heißt, ein p-artiger Abschnitt kann n-artig geformt sein und ein n-artiger Abschnitt kann p-artig geformt sein.
  • Das heißt, in jeder der sechsundzwanzigsten bis fünfundvierzigsten bevorzugten Ausführungsformen kann das p+-artige SiC-Halbleitersubstrat (421) anstelle des n+-artigen SiC-Halbleitersubstrats 421 verwendet werden. Mit dieser Struktur kann anstelle eines MISFET ein IGBT (Insulated Gate Bipolar Transistor) bereitgestellt werden.
  • In diesem Fall wird „Source“ des MISFET durch „Emitter“ des IGBT ersetzt. Außerdem wird „Drain“ des MISFET durch „Kollektor“ des IGBT ersetzt. Auch wenn ein IGBT anstelle eines MISFET eingesetzt wird, können die gleichen Effekte wie die Effekte, die vorstehend für die sechsundzwanzigsten bis fünfundvierzigsten bevorzugten Ausführungsformen beschrieben wurden, erzielt werden.
  • Bei jeder der oben beschriebenen sechsundzwanzigsten bis fünfundvierzigsten bevorzugten Ausführungsform wurde ein Beispiel beschrieben, bei dem das Drain-Pad 423 die Ti-Schicht (696), die Ni-Schicht (697), die Au-Schicht (698) und/oder die Ag-Schicht (699) beinhaltet. Das Drain-Pad 423 kann jedoch auch eine Al-Schicht anstelle oder zusätzlich zu der Ti-Schicht (696), der Ni-Schicht (697), der Au-Schicht (698) und/oder der Ag-Schicht (699) beinhalten.
  • Außerdem kann das Drain-Pad 423 eine geschichtete Struktur aufweisen, bei der mindestens zwei Schichten der Ti-Schicht (696), der Ni-Schicht (697), der Au-Schicht (698), der Ag-Schicht (699) und der Al-Schicht auf irgendeine Weise geschichtet sind. Außerdem kann das Drain-Pad 423 eine einschichtige Struktur aufweisen, die die Al-Schicht beinhaltet.
  • Bei jeder der oben beschriebenen ersten bis fünfundvierzig bevorzugten Ausführungsformen wurde eine Halbleitervorrichtung mit SiC als Hauptmaterial beschrieben. Die vorstehend beschriebenen ersten bis fünfundvierzig bevorzugten Ausführungsformen können jedoch auch auf eine Halbleitervorrichtung unter Verwendung eines von SiC verschiedenen Halbleitermaterials aufgebracht werden.
  • So kann beispielsweise die vorstehend beschriebene erste bis fünfundvierzigste bevorzugte Ausführungsform auch auf eine Verbindungshalbleitervorrichtung angewendet werden, die einen vertikalen MISFET beinhaltet, der anstelle von SiC ein Verbindungshalbleitermaterial verwendet. Als Beispiele für das Verbindungshalbleitermaterial, das in die Verbindungshalbleitervorrichtung aufgenommen werden kann, können Galliumnitrid (GaN) und/oder Galliumoxid (Ga2O3) genannt werden.
  • In der Verbindungshalbleitervorrichtung kann anstelle der SiC-Halbleiterschicht 2, 102 oder 402 eine GaN-Halbleiterschicht aufgebracht werden. Auch in diesem Fall kann die siliziumoxidhaltige Gate-Isolierschicht 13, 131 oder 434 verwendet werden.
  • Als Isoliermaterial der Gate-Isolierschicht 13, 131 oder 434 kann mindestens eines der Materialien Aluminiumoxid (Al2O3), Zirkonoxid (ZrO2) oder Tantaloxid (Ta2O3) anstelle oder zusätzlich zu Siliziumoxid verwendet werden.
  • Auch beim Verbindungshalbleiter MISFET kann Magnesium als p-artige Verunreinigung (Akzeptor) eingesetzt werden. Ebenso, kann die n-artige Verunreinigung (Donor), Germanium (Ge), Sauerstoff (O) oder Silizium (Si) umfassen. Andere Anordnungen sind die gleichen wie die Anordnungen, die mit den ersten bis fünfundvierzigsten bevorzugten Ausführungsformen beschrieben sind.
  • Die vorliegende Beschreibung beschränkt keine kombinierte Konfiguration von Merkmalen, die mit den ersten bis fünfundvierzigsten bevorzugten Ausführungsformen dargestellt sind. Die ersten bis fünfundvierzigsten bevorzugten Ausführungsformen können auf jede Weise und in jeder Konfiguration miteinander kombiniert werden.
  • Das heißt, eine Konfiguration, die Merkmale kombiniert, die mit den ersten bis fünfundvierzigsten bevorzugten Ausführungsformen auf irgendeine Weise oder in jeglicher Konfiguration veranschaulicht wurden, können übernommen werden. Auch eine Konfiguration, die die in 1 bis 106 dargestellten Merkmale in jeglicher Weise oder jeglicher Konfiguration kombiniert, kann übernommen werden.
  • Eine ergänzende Beschreibung des 4H-SiC-Einkristalls, der auf die ersten bis fünfundvierzigsten bevorzugten Ausführungsformen angewendet wird, sowie der Kristallebenen und Kristallrichtungen des 4H-SiC-Einkristalls soll nun unter Bezugnahme auf 107 und 108 erfolgen. 107 ist ein Diagramm einer Einheitszelle des 4H-SiC-Einkristalls, die auf die ersten bis fünfundvierzigsten bevorzugten Ausführungsformen aufgebracht ist. 108 ist eine Draufsicht auf eine Siliziumebene der Einheitszelle des in 107 dargestellten 4H-SiC-Einkristalls (im Folgenden einfach als „Einheitszelle“ bezeichnet).
  • Unter Bezugnahme auf 107 und 108 beinhaltet die Einheitszelle tetraedrische Strukturen, in denen jeweils vier C-Atome an ein einzelnes Si-Atom in einer tetraedrischen Anordnung (regelmäßige tetraedrische Anordnung) gebunden sind. Die Einheitszelle weist eine atomare Anordnung auf, bei der die tetraedrischen Strukturen in einem Vier-Schichten-Zyklus geschichtet werden. Die Einheitszelle weist eine hexagonale Prismenstruktur mit einer regelmäßigen hexagonalen Siliziumebene, einer regelmäßigen hexagonalen Kohlenstoffebene und sechs Seitenebenen auf, die die Siliziumebene und die Kohlenstoffebene verbinden.
  • Die Siliziumebene ist eine Endebene, die durch Si-Atome abgeschlossen ist. In der Siliziumebene ist jeweils ein einzelnes Si-Atom an jedem der sechs Eckpunkte eines regelmäßigen Sechsecks und ein einzelnes Si-Atom an einem Mittelpunkt des regelmäßigen Sechsecks angeordnet.
  • Die Kohlenstoffebene ist eine Endebene, die durch C-Atome abgeschlossen ist. In der Siliziumebene ist jeweils ein einzelnes C-Atom an jedem der sechs Eckpunkte eines regelmäßigen Sechsecks und ein einzelnes C-Atom an einem Mittelpunkt des regelmäßigen Sechsecks angeordnet.
  • Die Kristallebenen der Einheitszelle sind durch vier Koordinatenachsen (a1, a2, a3 und c) definiert, die eine a1-Achse, eine a2-Achse, eine a3-Achse und eine c-Achse beinhalten. Von den vier Koordinatenachsen nimmt ein Wert von a3 einen Wert von - (a1+a2) an. Die Kristallebenen des 4H-SiC-Einkristalls sind im Folgenden anhand der Siliziumebene als Beispiel für eine Endebene eines hexagonalen Kristalls beschrieben.
  • In einer Draufsicht zur Betrachtung der Siliziumebene von der c-Achse aus sind die a1-Achse, die a2-Achse und die a3-Achse jeweils entlang der Ausrichtungsrichtungen der nächstgelegenen benachbarten Si-Atome (im Folgenden einfach als „nächstgelegene Nachbarrichtungen“ bezeichnet) basierend auf dem in der Mitte positionierten Si-Atom angeordnet. Die a1-Achse, die a2-Achse und die a3-Achse sind so ausgerichtet, dass sie entsprechend der Ausrichtung der Si-Atome um jeweils 120° verschoben sind.
  • Die c-Achse wird in eine Richtung senkrecht zur Siliziumebene eingestellt, basierend auf dem in der Mitte befindlichen Si-Atom. Die Siliziumebene ist die (0001) Ebene. Die Kohlenstoffebene ist die (000-1) Ebene.
  • Die Seitenebenen des hexagonalen Prismas beinhalten sechs Kristallebenen, die entlang der nächsten Nachbarrichtungen in der Draufsicht auf die Siliziumebene von der c-Achse aus ausgerichtet sind. Genauer gesagt, beinhalten die Seitenebenen des hexagonalen Prismas die sechs Kristallebenen, die aus den nächstgelegenen benachbarten Si-Atomen gebildet werden.
  • In der Draufsicht auf die Betrachtung der Siliziumebene von der c-Achse aus beinhalten die Seitenebenen des hexagonalen Prismas eine (10-10) Ebene, eine (01-10) Ebene, eine (-1100) Ebene, eine (-1010) Ebene, eine (0-110) Ebene und eine (1-100) Ebene im Uhrzeigersinn von einer Spitze der a1-Achse.
  • Diagonalen des hexagonalen Prismas beinhalten sechs Kristallebenen, die entlang von Schnittrichtungen orientiert sind, die die nächstgelegenen Nachbarrichtungen in der Draufsicht auf die Siliziumebene von der c-Achse aus schneiden (im Folgenden einfach als „nächste Nachbarrichtung“ bezeichnet). Genauer gesagt, beinhalten die Diagonalen des hexagonalen Prismas die sechs Kristallebenen, die aus Si-Atomen gebildet werden, die nicht die nächsten Nachbarn sind. Auf der Grundlage des Si-Atoms im Zentrum betrachtet, sind die sich kreuzenden Richtungen der nächsten Nachbarrichtung orthogonale Richtungen orthogonal zu den nächsten Nachbarrichtungen.
  • In der Draufsicht auf die Betrachtung der Siliziumebene von der c-Achse aus beinhalten die Diagonalen des hexagonalen Prismas eine (11-20) Ebene, eine (-2110) Ebene, eine (1-2-10) Ebene, eine (-1-120) Ebene, eine (2-1-10) Ebene und eine (-12-10) Ebene.
  • Die Kristallrichtungen der Einheitszelle werden durch Richtungen senkrecht zu den Kristallebenen definiert. Eine Richtung senkrecht zur (10-10) Ebene ist eine [10-10] Richtung. Eine Richtung senkrecht zur (01-10) Ebene ist eine [01-10] Richtung. Eine Richtung senkrecht zur (-1100) Ebene ist eine [-1100] Richtung. Eine Richtung senkrecht zur (-1010) Ebene ist eine [-1010] Richtung. Eine Richtung senkrecht zur (0-110) Ebene ist eine [0-110] Richtung. Eine Richtung senkrecht zur (1-100) Ebene ist eine [1-100] Richtung.
  • Eine Richtung senkrecht zur (11-20) Ebene ist eine [11-20] Richtung. Eine Richtung senkrecht zur (-2110) Ebene ist eine [-2110] Richtung. Eine Richtung senkrecht zur (1-2-10) Ebene ist eine [1-2-10] Richtung. Eine Richtung senkrecht zur (-1-120) Ebene ist eine [-1-120] Richtung. Eine Richtung senkrecht zur (2-1-10) Ebene ist eine [2-1-10] Richtung. Eine Richtung senkrecht zur (-12-10) Ebene ist eine [-12-10] Richtung.
  • Das hexagonale Prisma besteht aus sechsfach symmetrischen und äquivalenten Kristallebenen und alle 60° sind äquivalente Kristallrichtungen vorhanden. So bilden beispielsweise die (10-10) Ebene, die (01-10) Ebene, die (-1100) Ebene, die (-1010) Ebene, die (0-110) Ebene und die (1-100) Ebene äquivalente Kristallebenen.
  • Außerdem bilden die [01-10] Richtung, die [-1100] Richtung, die [-1010] Richtung, die [0-110] Richtung, die [1-100] Richtung und die [10-10] Richtung gleichwertige Kristallrichtungen. Auch die [11-20] Richtung, die [-12-10] Richtung, die [-2110] Richtung, die [-1-120] Richtung, die [1-210] Richtung und die [2-1-10] Richtung bilden gleichwertige Kristallrichtungen.
  • Die c-Achse ist eine [0001] Richtung ([000-1] Richtung). Die a1-Achse ist die [2-1-10] Richtung ([-2110] Richtung). Die a2-Achse ist die [-12-10] Richtung ([1-210] Richtung). Die a3-Achse ist die [-1-120] Richtung ([11-20] Richtung).
  • Die [0001] Richtung und die [000-1] Richtung werden manchmal einfach als c-Achse bezeichnet. Die (0001) Ebene und die (000-1) Ebene werden manchmal einfach als c-Ebenen bezeichnet. Die [11-20] Richtung und die [-1-120] Richtung werden manchmal einfach als a-Achse bezeichnet. Die [1-100] Richtung und die [-1100] Richtung werden manchmal einfach als m-Achse bezeichnet. Die (1-100) Ebene und die (-1100) Ebene werden manchmal einfach als m-Ebenen bezeichnet.
  • Beispiele für Merkmale, die aus der vorliegenden Beschreibung und den Zeichnungen entnommen wurden, sind nachfolgend aufgeführt.
  • [A1] Halbleitervorrichtung mit einer SiC-Halbleiterschicht mit einer ersten Hauptfläche und einer zweiten Hauptfläche an einer der ersten Hauptfläche gegenüberliegenden Seite, einem Halbleiterelement, das in der ersten Hauptfläche der SiC-Halbleiterschicht ausgebildet ist, eine erhöhte Bereichsgruppe, die eine Vielzahl von erhöhten Abschnitten beinhaltet, die in Abständen voneinander auf der zweiten Hauptfläche der SiC-Halbleiterschicht gebildet sind und einen ersten Abschnitt aufweisen, in dem einige erhöhte Abschnitte aus der Vielzahl von erhöhten Abschnitten sich gegenseitig in einer ersten Richtungsansicht überlappen, die aus einer ersten Richtung betrachtet wird, die eine der planaren Richtungen der zweiten Hauptfläche der SiC-Halbleiterschicht ist, und eine Elektrode, die auf der zweiten Hauptfläche der SiC-Halbleiterschicht gebildet und mit der erhöhten Bereichsgruppe verbunden ist.
  • Mit der vorliegenden Halbleitervorrichtung kann ein Anschlussbereich der Elektrode in Bezug auf die zweite Hauptfläche um die erhöhte Bereichsgruppe vergrößert werden. Dadurch können die elektrischen Eigenschaften verbessert werden.
  • [A2] Die Halbleitervorrichtung gemäß A1, wobei die erhöhte Bereichsgruppen einen zweiten Abschnitt aufweist, in dem einige erhöhte Abschnitte aus der Vielzahl der erhöhten Abschnitte getrennt vom ersten Abschnitt in der ersten Richtungsansicht gebildet werden und sich gegenseitig in der ersten Richtungsansicht überlappen.
  • [A3] Die Halbleitervorrichtung gemäß A1 oder A2, wobei die erhöhten Bereichsgruppen in Abständen entlang einer zweiten Richtung gebildet werden, die eine der planaren Richtungen der ersten Hauptfläche der SiC-Halbleiterschicht ist und die erste Richtung schneidet.
  • [A4] Die Halbleitervorrichtung gemäß A3, wobei ein Abstand zwischen den erhöhte Bereichsgruppen nicht mehr als 100 beträgt µm.
  • [A5] Die Halbleitervorrichtung gemäß A4, wobei der Abstand nicht mehr als 50 µm beträgt.
  • [A6] Halbleitervorrichtung gemäß A4 oder A5, wobei der Abstand nicht mehr als 20 µm beträgt.
  • [A7] Die Halbleitervorrichtung gemäß einer von A1 bis A6, wobei die erhöhte Bereichsgruppe in einem Bereich der zweiten Hauptfläche der SiC-Halbleiterschicht von nicht weniger als 10 µm und nicht mehr als 200 µm in Bezug auf eine Richtung orthogonal zur ersten Richtung gebildet ist.
  • [A8] Halbleitervorrichtung gemäß A7, wobei der Bereich nicht weniger als 50 µm und nicht mehr als 150 µm beträgt.
  • [A8] Halbleitervorrichtung gemäß A7 oder A8, wobei der Bereich nicht weniger als 80 µm und nicht mehr als 120 µm beträgt.
  • [A10] Die Halbleitervorrichtung gemäß einer von A1 bis A9, wobei die SiC-Halbleiterschicht 4H-SiC beinhaltet und die erste Richtung eine [11-20] Richtung des 4H-SiC ist.
  • [A11] Die Halbleitervorrichtung gemäß einer von A1 bis A9, wobei die SiC-Halbleiterschicht 4H-SiC beinhaltet und die erste Richtung eine [1-100] Richtung des 4H-SiC ist.
  • [A12] Die Halbleitervorrichtung gemäß A10 oder A11, wobei die SiC-Halbleiterschicht einen Versatzwinkel aufweist, der in einem Winkel von innerhalb von 10° in der [11-20] Richtung von einer (0001) Ebene des 4H-SiC geneigt ist.
  • [A13] Halbleitervorrichtung gemäß A12, wobei der Versatzwinkel nicht weniger als 0° und nicht mehr als 4° beträgt.
  • [A14] Die Halbleitervorrichtung gemäß A12 oder A13, wobei der Versatzwinkel 0° überschreitet und weniger als 4° beträgt.
  • [A15] Die Halbleitervorrichtung gemäß einer von A1 bis A14, wobei die Elektrode mindestens eine Art von Material Ti, Ni, Au oder Ag beinhaltet.
  • [A16] Die Halbleitervorrichtung gemäß einer von A1 bis A15, wobei die Elektrode eine Ti-Schicht in Kontakt mit der erhöhten Bereichsgruppe beinhaltet.
  • [A17] Die Halbleitervorrichtung gemäß einer von A1 bis A15, wobei die Elektrode eine Ni-Schicht in Kontakt mit der erhöhten Bereichsgruppe beinhaltet.
  • [A18] Die Halbleitervorrichtung gemäß einer von A1 bis A17, ferner mit einer Rille, die in der zweiten Hauptfläche der SiC-Halbleiterschicht ausgebildet ist.
  • [A19] Die Halbleitervorrichtung gemäß A18, wobei die Rille einen Abschnitt beinhaltet, der die erhöhte Bereichsgruppe schneidet.
  • [A20] Die Halbleitervorrichtung gemäß A18 oder A19, wobei die erhöhte Bereichsgruppe einen Abschnitt beinhaltet, in dem einige erhöhte Abschnitte aus der Vielzahl der erhöhten Abschnitte in Abständen entlang der Rille in einer Draufsicht gebildet sind, die in einer Normalenrichtung zur zweiten Hauptfläche der SiC-Halbleiterschicht betrachtet wird.
  • [A21] Die Halbleitervorrichtung gemäß einer von A1 bis A20, wobei das Halbleiterelement einen Feldeffekttransistor beinhaltet.
  • [B1] Halbleitervorrichtung mit einer SiC-Halbleiterschicht mit einer ersten Hauptfläche und einer zweiten Hauptfläche an einer der ersten Hauptfläche gegenüberliegenden Seite, einem Halbleiterelement, das in der ersten Hauptfläche der SiC-Halbleiterschicht ausgebildet ist, einer erhöhte Bereichsgruppe, die eine Vielzahl von erhöhten Abschnitten aufweist, die in Abständen voneinander auf der zweiten Hauptfläche der SiC-Halbleiterschicht ausgebildet sind, und einer Elektrode, die direkt mit der erhöhte Bereichsgruppe an der zweiten Hauptfläche der SiC-Halbleiterschicht verbunden ist.
  • Mit der vorliegenden Halbleitervorrichtung kann ein Anschlussbereich der Elektrode in Bezug auf die zweite Hauptfläche um die erhöhte Bereichsgruppe vergrößert werden. Dadurch können die elektrischen Eigenschaften verbessert werden. Außerdem kann bei der vorliegenden Halbleitervorrichtung die Erhöhung des Widerstandswertes durch Verbindungsausfälle unterdrückt werden, da die Elektrode direkt mit der erhöhten Bereichsgruppen verbunden ist.
  • [B2] Die Halbleitervorrichtung nach B1, wobei die Elektrode mit der erhöhten Bereichsgruppe ohne Zwischenschaltung einer Silizidschicht verbunden ist.
  • [B3] Die Halbleitervorrichtung gemäß B1 oder B2, wobei die Elektrode mit der erhöhten Bereichsgruppe Abschnitte verbunden ist, ohne Zwischenschaltung einer Kohlenstoffschicht.
  • [B4] Die Halbleitervorrichtung gemäß einer von B1 bis B3, wobei die Elektrode mindestens eine Art von Material Ti, Ni, Au oder Ag beinhaltet.
  • [B5] Die Halbleitervorrichtung gemäß einer von B1 bis B4, wobei die Elektrode eine Ti-Schicht in Kontakt mit der erhöhten Bereichsgruppe beinhaltet.
  • [B6] Die Halbleitervorrichtung gemäß einer von B1 bis B4, wobei die Elektrode eine Ni-Schicht in Kontakt mit der erhöhten Bereichsgruppe beinhaltet.
  • [B7] Die Halbleitervorrichtung gemäß einer von B1 bis B6, wobei die erhöhte Bereichsgruppe einen ersten Abschnitt aufweist, in dem einige der erhöhten Abschnitte aus der Vielzahl der erhöhten Abschnitte sich gegenseitig in einer ersten Richtungsansicht überlappen, die aus einer ersten Richtung betrachtet wird, die eine der planaren Richtungen der zweiten Hauptfläche der SiC-Halbleiterschicht ist.
  • [B8] Die Halbleitervorrichtung gemäß B7, wobei die erhöhten Bereichsgruppe einen zweiten Abschnitt aufweist, in dem einige erhöhte Abschnitte aus der Vielzahl der erhöhten Abschnitte getrennt vom ersten Abschnitt in der ersten Richtungsansicht gebildet werden und sich gegenseitig in der ersten Richtungsansicht überlappen.
  • [B9] Die Halbleitervorrichtung gemäß B7 oder B8, wobei die erhöhten Bereichsgruppen in Abständen entlang einer zweiten Richtung gebildet werden, die eine der planaren Richtungen der ersten Hauptfläche der SiC-Halbleiterschicht ist und die erste Richtung schneidet.
  • [B10] Die Halbleitervorrichtung gemäß B9, wobei ein Abstand zwischen den erhöhte Bereichsgruppen nicht mehr als 100 beträgt µm.
  • [B11] Die Halbleitervorrichtung gemäß B10, wobei der Abstand nicht mehr als 50 µm beträgt.
  • [B12] Halbleitervorrichtung gemäß B10 oder B11, wobei der Abstand nicht mehr als 20 µm beträgt.
  • [B13] Die Halbleitervorrichtung gemäß einer von B7 bis B12, wobei die SiC-Halbleiterschicht 4H-SiC beinhaltet und die erste Richtung eine [11-20] Richtung des 4H-SiC ist.
  • [B14] Die Halbleitervorrichtung gemäß einer von B7 bis B12, wobei die SiC-Halbleiterschicht 4H-SiC beinhaltet und die erste Richtung eine [1-100] Richtung des 4H-SiC ist.
  • [B12] Die Halbleitervorrichtung gemäß B13 oder B14, wobei die SiC-Halbleiterschicht einen Versatzwinkel aufweist, der in einem Winkel von innerhalb von 10° in der [11-20] Richtung von einer (0001) Ebene des 4H-SiC geneigt ist.
  • [B16] Halbleitervorrichtung gemäß B15, wobei der Versatzwinkel nicht weniger als 0° und nicht mehr als 4° beträgt.
  • [B17] Die Halbleitervorrichtung gemäß B15 oder B16, wobei der Versatzwinkel 0° überschreitet und weniger als 4° beträgt.
  • [B18] Die Halbleitervorrichtung gemäß einer von B7 bis B17, wobei die erhöhten Bereichsgruppe in einem Bereich der zweiten Hauptfläche der SiC-Halbleiterschicht von nicht weniger als 10 µm und nicht mehr als 200 µm in Bezug auf eine Richtung orthogonal zur ersten Richtung gebildet ist.
  • [B19] Halbleitervorrichtung gemäß B18, wobei der Bereich nicht weniger als 50 µm und nicht mehr als 150 µm beträgt.
  • [B20] Halbleitervorrichtung gemäß B18 oder B14, wobei der Bereich nicht weniger als 80 µm und nicht mehr als 120 µm beträgt.
  • [B21] Die Halbleitervorrichtung gemäß einer von B1 bis B20, ferner mit einer Rille, die in der zweiten Hauptfläche der SiC-Halbleiterschicht ausgebildet ist.
  • [B22] Die Halbleitervorrichtung gemäß B21, wobei die Rille einen Abschnitt beinhaltet, der die erhöhte Bereichsgruppe schneidet.
  • [B23] Die Halbleitervorrichtung gemäß B21 oder B22, wobei die erhöhten Bereichsgruppe einen Abschnitt beinhaltet, in dem einige erhöhte Abschnitte aus der Vielzahl der erhöhten Abschnitte in Abständen entlang der Rille in einer Draufsicht gebildet sind, die in einer Normalenrichtung zur zweiten Hauptfläche der SiC-Halbleiterschicht betrachtet wird.
  • [B24] Die Halbleitervorrichtung gemäß einer von B1 bis B23, wobei das Halbleiterelement einen Feldeffekttransistor beinhaltet.
  • [C1] SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht mit einer Hauptfläche, in der ein Gate-Graben gebildet wird, einer Gate-Isolierschicht, die entlang einer Innenwand des Gate-Grabens gebildet wird, einer Gate-Elektrodenschicht mit einem p-artigen Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist und in den Gate-Graben über die Gate-Isolierschicht eingebettet ist, und einer niederohmigen Elektrodenschicht, die ein leitfähiges Material mit einem Schichtwiderstand von weniger als einem Schichtwiderstand der Gate-Elektrodenschicht beinhaltet und die Gate-Elektrodenschicht bedeckt.
  • In einer SiC-Halbleitervorrichtung, die SiC (Siliziumkarbid) beinhaltet, kann das absichtliche Erhöhen einer Gate-Schwellenspannung als eine Technik zur Unterdrückung von Fehlfunktionen bei der Niederspannungsanwendung angesehen werden. In einer Si-Halbleitervorrichtung, die Si (Silizium) beinhaltet, kann die Gate-Schwellenspannung erhöht werden, indem beispielsweise eine p-artigen Verunreinigungskonzentration eines in einer Halbleiterschicht gebildeten p-artigen Körperbereichs erhöht wird.
  • Die SiC-Halbleitervorrichtung hat jedoch die Eigenschaft, im Vergleich zu einer Si-Halbleitervorrichtung eine geringe Kanalmobilität (auch als Trägermobilität bezeichnet) zu haben. Daher steigt in einer SiC-Halbleitervorrichtung der Kanalwiderstand signifikant an, wenn die p-artige Verunreinigungskonzentration des p-artigen Körperbereichs erhöht wird.
  • Andererseits tritt bei der SiC-Halbleitervorrichtung ein Kompromiss ein, dass die Gate-Schwellenspannung in einem Fall abnimmt, in dem die p-artige Verunreinigungskonzentration des p-artigen Körperbereichs verringert wird. Die Technik, die sich an die Si-Halbleiteranordnung anpassen kann, kann daher nicht auf die SiC-Halbleiteranordnung angewendet werden.
  • In der SiC-Halbleitervorrichtung, die eine Gate-Graben-Struktur beinhaltet, kann erwogen werden, ein Material der Gate-Elektrodenschicht von einem n-artigen Polysilizium, das von einer n-artigen Verunreinigung dotiert ist, in ein p-dotiertes p-artiges Polysilizium, das von einer p-artigen Verunreinigung dotiert ist, zu ändern. Das p-artige Polysilizium weist eine vom n-artigen Polysilizium abweichende Arbeitsfunktion auf, und die Gate-Schwellenspannung kann allein durch Einbetten des p-artigen Polysiliziums in den Gate-Graben erhöht werden.
  • Das p-artige Polysilizium weist jedoch einen Schichtwiderstand auf, der zehnmal höher ist als der Schichtwiderstand des n-artigen Polysiliziums. Wird also das p-artige Polysilizium als Material der Gate-Elektrodenschicht verwendet, steigt der Energieverlust beim Schalten mit zunehmendem parasitären Widerstand im Inneren des Gate-Grabens deutlich an (im Folgenden einfach als „Gate-Widerstand“ bezeichnet).
  • Insbesondere bei der Gate-Graben-Struktur muss die Gate-Elektrodenschicht in den Gate-Graben eingebettet sein, so dass eine Fertigungsschwierigkeit abweichend von einer planaren Gate-Konstruktion nötig ist und auch die Auswahl des Elektrodenmaterials der Gate-Elektrodenschicht eingeschränkt ist. Daher besteht kein Spielraum für die Übernahme des p-artigen Polysiliziums als Elektrodenmaterial der Gate-Elektrodenschicht und das n-artige Polysilizium muss zwangsläufig innerhalb eines begrenzten Gestaltungsspielraums der Gate-Graben-Struktur ausgewählt werden.
  • Aufgrund eines solchen Problems sind die tatsächlichen Umstände so, dass Untersuchungen nicht ausreichend durchgeführt wurden, die versuchen eine Erhöhung der Gate-Schwellenspannung und eine gleichzeitige Reduzierung des Gate-Widerstands bei einer Konfiguration zu erreichen, die die Gate-Graben-Struktur einschließlich des p-artigen Polysiliziums beinhaltet.
  • Mit der vorliegenden SiC-Halbleitervorrichtung wird die Gate-Graben-Struktur gebildet, in der die Gate-Elektrodenschicht in den Gate-Graben über die Gate-Isolierschicht eingebettet ist. Bei der vorliegenden Gate-Graben-Struktur wird die Gate-Elektrodenschicht von der niederohmigen Elektrodenschicht bedeckt.
  • Die Gate-Elektrodenschicht beinhaltet das p-artige Polysilizium. Dadurch kann die Gate-Schwellenspannung erhöht werden. Außerdem beinhaltet die niederohmige Elektrodenschicht das leitfähige Material mit einem Schichtwiderstand, der kleiner ist als der Schichtwiderstand des p-artigen Polysiliziums. Dadurch kann eine Reduzierung des Gate-Widerstands erreicht werden.
  • [C2] SiC-Halbleitervorrichtung gemäß C1, wobei die niederohmige Elektrodenschicht eine Polyzidschicht beinhaltet, in der das p-artig Polysilizium durch ein Metallmaterial silizidiert ist.
  • [C3] SiC-Halbleitervorrichtung gemäß C2, wobei die Polyzidschicht mindestens eine Art von Material TiSi, TiSi2, NiSi, CoSi, CoSi, CoSi, CoSi2, MoSi2 oder WSi2 beinhaltet.
  • [C4] SiC-Halbleitervorrichtung gemäß einer von C1 bis C3, wobei die niederohmige Elektrodenschicht in Filmform ausgebildet ist.
  • [C5] Die SiC-Halbleitervorrichtung gemäß einer von C1 bis C4, wobei eine Dicke der niederohmigen Elektrodenschicht nicht mehr als eine Dicke der Gate-Elektrodenschicht ist.
  • [C6] SiC-Halbleitervorrichtung gemäß einer von C1 bis C5, wobei die Gate-Isolierschicht einen ersten Bereich, der entlang einer Seitenwand des Gate-Grabens gebildet ist, und einen zweiten Bereich, der entlang einer Bodenwand des Gate-Grabens gebildet ist, beinhaltet, und eine Dicke des zweiten Bereichs der Gate-Isolierschicht nicht kleiner als eine Dicke des ersten Bereichs der Gate-Isolierschicht ist.
  • [C7] Die SiC-Halbleitervorrichtung nach C6, wobei die Gate-Isolierschicht einen dritten Bereich aufweist, der die Hauptfläche der SiC-Halbleiterschicht bedeckt, und eine Dicke des dritten Bereichs der Gate-Isolierschicht nicht kleiner als eine Dicke des ersten Bereichs der Gate-Isolierschicht ist.
  • [C8] Die SiC-Halbleitervorrichtung gemäß einer von C1 bis C7, wobei der Gate-Graben einen gekrümmten Abschnitt aufweist, der sich zu einer Innenseite des Gate-Grabens hin zu einem Öffnungskantenabschnitt krümmt, der die Hauptfläche der SiC-Halbleiterschicht und die Seitenwand des Gate-Grabens verbindet.
  • [C9] Die SiC-Halbleitervorrichtung gemäß einer von C1 bis C7, wobei der Gate-Graben einen Neigungsabschnitt aufweist, der von der Hauptfläche der SiC-Halbleiterschicht in Richtung der Seitenwand des Gate-Grabens an einem Öffnungskantenabschnitt nach unten geneigt ist, der die Hauptfläche der SiC-Halbleiterschicht und die Seitenwand des Gate-Grabens verbindet.
  • [C10] Die SiC-Halbleitervorrichtung gemäß einer von C1 bis C9, wobei die Gate-Isolierschicht einen sich in Richtung eines Inneren des Gate-Grabens wölbenden Abschnitt an einem Öffnungskantenabschnitt des Gate-Grabens aufweist und die niederohmige Elektrodenschicht den wölbenden Abschnitt der Gate-Isolierschicht berührt.
  • [C11] Die SiC-Halbleitervorrichtung gemäß C10, wobei sich der wölbende Abschnitt der Gate-Isolierschicht geschwungen zu einer Innenseite des Gate-Grabens hin wölbt.
  • [C12] Die SiC-Halbleitervorrichtung gemäß einem der C1 bis C11, die ferner einen Source-Bereich, einen Körperbereich und einen Drain-Bereich beinhaltet, die in dieser Reihenfolge von der Hauptfläche der SiC-Halbleiterschicht in Richtung einer Dickenrichtung gebildet sind, die entlang der Seitenwand des Gate-Grabens verläuft, und die niederohmige Elektrodenschicht dem Source-Bereich über die Gate-Isolierschicht zugewandt ist.
  • [C13] Die SiC-Halbleitervorrichtung gemäß einer von C1 bis C12, die ferner einen Emitter-Bereich, einen Körperbereich und einen Kollektorbereich beinhaltet, die in dieser Reihenfolge in Richtung einer Dickenrichtung von der Hauptfläche der SiC-Halbleiterschicht gebildet sind, so dass sie entlang der Seitenwand des Gate-Grabens verlaufen, und die niederohmige Elektrodenschicht dem Emitter-Bereich über die Gate-Isolierschicht zugewandt ist.
  • [C14] Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, umfassend einen Schritt zum Bilden eines Gate-Grabens in einer Hauptfläche einer SiC-Halbleiterschicht, einen Schritt zum Bilden einer Gate-Isolierschicht entlang einer Innenwand des Gate-Grabens, einen Schritt zum Bilden einer Gate-Elektrodenschicht durch Einbetten eines p-artigen Polysiliziums, das mit einer p-artigen Verunreinigung dotiert ist, in den Gate-Graben über die Gate-Isolierschicht und einen Schritt zum Bilden einer niederohmigen Elektrodenschicht durch Bedecken der Gate-Elektrodenschicht mit einem leitfähigen Material mit einem Flächenwiderstand, der niedriger ist als ein Flächenwiderstand der Gate-Elektrodenschicht.
  • [C15] Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß C14, wobei der Schritt zum Bilden der niederohmigen Elektrodenschicht einen Schritt zum Bilden einer Polyzidschicht beinhaltet, die die Gate-Elektrodenschicht bedeckt, indem ein Oberflächenschichtabschnitt der Gate-Elektrodenschicht mit einem Metallmaterial silizisiert wird.
  • [C16] Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß C15, wobei das Metallmaterial mindestens eine Art von Material Ti, Ni, Co, Mo oder W beinhaltet.
  • [C17] Verfahren zur Herstellung der SiC-Halbleitervorrichtung gemäß einer von C14 bis C16, wobei der Schritt zum Bilden der niederohmigen Elektrodenschicht einen Schritt zum Bilden der niederohmigen Elektrodenschicht mit einer Dicke von nicht mehr als einer Dicke der Gate-Elektrodenschicht beinhaltet.
  • [D1] Halbleitervorrichtung mit einer Halbleiterschicht mit einer Hauptfläche, in der ein Gate-Graben ausgebildet ist, einer Gate-Isolierschicht, die entlang einer Innenwand des Gate-Grabens ausgebildet ist, einer Gate-Elektrodenschicht, die aus einem Polysilizium besteht und in den Gate-Graben über der Gate-Isolierschicht eingebettet ist, und einer niederohmigen Elektrodenschicht, die ein leitfähiges Material mit einem Flächenwiderstand von weniger als einem Flächenwiderstand der Gate-Elektrodenschicht beinhaltet und die Gate-Elektrodenschicht bedeckt.
  • Bei der vorliegenden Halbleitervorrichtung kann ein Schichtwiderstand im Gate-Graben durch die niederohmige Elektrodenschicht reduziert werden. Ein in den Gate-Graben eingespeister Strom fließt durch die niederohmige Elektrodenschicht mit dem vergleichsweise geringen Schichtwiderstand und wird auf die Gesamtheit der Gate-Elektrodenschicht übertragen. Dadurch kann die Gesamtheit der Gate-Elektrodenschicht so gestaltet sein, dass sie schnell von einem Aus-Zustand in einen Ein-Zustand übergeht und somit eine Verzögerung des Schaltverhaltens unterdrückt werden kann.
  • Mit fortschreitender Verfeinerung der Zellstruktur nimmt auch die Breite, Tiefe, Querschnittsfläche usw. der Gate-Elektrodenschicht ab und es besteht daher die Sorge vor einer Verzögerung des Schaltverhaltens durch Erhöhung des elektrischen Widerstands im Gate-Graben. Die Erhöhung des elektrischen Widerstands im Gate-Graben kann jedoch entsprechend unterdrückt werden, so dass die Verzögerung des Schaltverhaltens durch Verfeinerung durch die niederohmige Elektrodenschicht unterdrückt werden kann.
  • [D2] Die Halbleitervorrichtung gemäß D1, wobei die niederohmige Elektrodenschicht die Gate-Elektrodenschicht innerhalb des Gate-Grabens bedeckt.
  • [D3] Halbleitervorrichtung nach D1 oder D2, wobei eine Länge des Gate-Grabens nicht weniger als 1 mm und nicht mehr als 10 mm beträgt.
  • Bei einem Gate-Graben mit einer Länge von Millimetern wird Zeit für die Stromübertragung benötigt. Bei der vorliegenden Halbleitervorrichtung wird jedoch die niederohmige Elektrodenschicht gebildet. Die Gesamtheit der Gate-Elektrodenschicht kann so gestaltet sein, dass sie schnell aus dem Aus-Zustand in den Ein-Zustand übergeht, so dass die Verzögerung des Schaltverhaltens durch die niederohmige Elektrodenschicht unterdrückt werden kann.
  • [D4] Die Halbleitervorrichtung gemäß einer von D1 bis D3, wobei eine Gesamtausdehnung des Gate-Grabens pro Flächeneinheit nicht weniger als 0,5 µm/µm2 und nicht mehr als 0,75 µm/µm2 in der Draufsicht beträgt.
  • [D5] Die Halbleitervorrichtung gemäß einer von D1 bis D4, einschließlich einer Vielzahl von Gate-Gräben, die in Abständen in einer Richtung gebildet sind, wobei in der Draufsicht eine Gesamtausdehnung von einem oder der Vielzahl von Gate-Gräben pro Flächeneinheit nicht weniger als 0,5 µm/µm2 und nicht mehr als 0,75 µm/µm2 beträgt.
  • [D6] Die Halbleitervorrichtung gemäß einer von D1 bis D5, wobei eine Querschnittsfläche der Gate-Elektrodenschicht nicht weniger als 0,05 µm2 und nicht mehr als 0,5 µm2 in einer Querschnittsansicht beträgt, wenn sie in einer Richtung orthogonal zu einer Richtung der Ausdehnung des Gate-Grabens geschnitten ist.
  • [D7] Die SiC-Halbleitervorrichtung gemäß einer von D1 bis D6, wobei eine Dicke der niederohmigen Elektrodenschicht nicht mehr als eine Dicke der Gate-Elektrodenschicht ist.
  • [D8] Die SiC-Halbleitervorrichtung gemäß einer von D1 bis D7, wobei eine Dicke der niederohmigen Elektrodenschicht weniger als eine Dicke der Gate-Elektrodenschicht ist.
  • [D9] Die Halbleitervorrichtung gemäß einer von D1 bis D8, wobei ein Verhältnis einer Dicke der niederohmigen Elektrodenschicht in Bezug auf eine Dicke der Gate-Elektrodenschicht nicht weniger als 0,01 und nicht mehr als 1 beträgt.
  • [D10] Die Halbleitervorrichtung gemäß einem der D1 bis D9, wobei eine Dicke der Gate-Elektrodenschicht nicht weniger als 0,5 µm und nicht mehr als 3 µm beträgt.
  • [D11] Die Halbleitervorrichtung gemäß einem der D1 bis D10, wobei eine Dicke der Gate-Elektrodenschicht nicht weniger als 0,01 µm und nicht mehr als 3 µm beträgt.
  • [D12] Die Halbleitervorrichtung gemäß einer von D1 bis D11, wobei die Gate-Elektrodenschicht aus einem n-artigen Polysilizium, das mit einer n-artigen Verunreinigung dotiert ist, oder einem p-artigen Polysilizium, das mit einer p-artigen Verunreinigung dotiert ist, besteht.
  • [D13] Die Halbleitervorrichtung gemäß einer von D1 bis D12, wobei die Gate-Elektrodenschicht aus einem p-artigen Polysilizium besteht, das mit einer p-artigen Verunreinigung dotiert ist.
  • [D14] Die Halbleitervorrichtung gemäß einem der D1 bis D13, wobei die Halbleiterschicht SiC beinhaltet.
  • [E1] Halbleitervorrichtung mit einer Halbleiterschicht, die eine erste Hauptfläche auf einer Seite und eine zweite Hauptfläche auf einer anderen Seite aufweist und einen Gate-Graben und einen Source-Graben aufweist, der mit einem Abstand in der ersten Hauptfläche gebildet ist, einem Körperbereich eines ersten Leitfähigkeitstyps, der an einer Seite des Gate-Grabens in einem Oberflächenschichtabschnitt der ersten Hauptfläche der Halbleiterschicht gebildet ist, einem Source-Bereich eines zweiten Leitfähigkeitstyps, der an einer Seite des Gate-Grabens in einem Oberflächenschichtabschnitt des Körperbereichs gebildet ist, einen Driftbereich des zweiten Leitfähigkeitstyps, der in einem Bereich der Halbleiterschicht an einer zweiten Hauptoberflächenseite in Bezug auf den Körperbereich ausgebildet und von einer Innenwand des Source-Grabens exponiert ist, eine innerhalb des Gate-Grabens dem Körperbereich, dem Source-Bereich und dem Driftbereich über eine Gate-Isolierschicht zugewandte Gate-Elektrode, und eine in den Source-Graben eingebettete Source-Elektrode, die einen Schottky-Kontakt mit dem Driftbereich bildet.
  • Mit der vorliegenden Halbleitervorrichtung wird eine Schottky-Barrierediode zwischen dem Driftbereich und der Source-Elektrode gebildet. Bei der Halbleitervorrichtung kann, wenn eine umgekehrte Bias-Spannung angelegt wird, Strom vorzugsweise in die Schottky-Barrieredioden fließen. Die Ausdehnung eines Kristalldefekts durch die umgekehrte Bias-Spannung kann dadurch in der Halbleiterschicht unterdrückt werden.
  • [E2] Die Halbleitervorrichtung nach E1, wobei der Driftbereich von einer Seitenwand des Source-Grabens exponiert ist und die Source-Elektrode den Schottky-Kontakt mit dem von der Seitenwand des Source-Grabens freigelegten Driftbereich bildet.
  • [E3] Halbleitervorrichtung nach E1 oder E2, die ferner einen Bettungsbereich des ersten Leitfähigkeitstyps beinhaltet, der in einem Bereich der Halbleiterschicht entlang einer Bodenwand des Source-Grabens ausgebildet ist, wobei die Source-Elektrode den Schottky-Kontakt mit dem Drift-Bereich in einer Tiefenposition zwischen dem Körperbereich und dem Bettungsbereich in Bezug auf eine Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht bildet.
  • [E4] Die Halbleitervorrichtung nach E3, wobei der Bettungsbereich die Bodenwand des Source-Grabens abdeckt.
  • [E5] Die Halbleitervorrichtung gemäß E3 oder E4, wobei der Bettungsbereich in einer lateralen Richtung parallel zur ersten Hauptfläche der Halbleiterschicht von der Bodenwand des Source-Grabens nach außen geführt wird.
  • [E6] Die Halbleitervorrichtung gemäß einer von E3 bis E5, wobei der Bettungsbereich dem Körperbereich über einen Teilbereich des Driftbereichs in Bezug auf die Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht zugewandt ist.
  • [E7] Die Halbleitervorrichtung nach E6, wobei die Source-Elektrode den Schottky-Kontakt mit dem Driftbereich in einem Bereich der Halbleiterschicht bildet, der zwischen dem Körperbereich und dem Bettungsbereich in Bezug auf die Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht eingeklemmt ist.
  • [E8] Die Halbleitervorrichtung gemäß einer von E1 bis E7, ferner mit einer Source-Isolierschicht, die teilweise eine Seitenwand des Source-Grabens bedeckt, um den Driftbereich von der Seitenwand des Source-Grabens zu exponieren, wobei die Source-Elektrode den Schottky-Kontakt mit dem von der Source-Isolierschicht freiliegenden Driftbereich bildet.
  • [E9] Die Halbleitervorrichtung nach E8, wobei der Körperbereich von der Seitenwand des Source-Grabens exponiert ist und die Source-Isolierschicht den Körperbereich von der Seitenwand des Source-Grabens abdeckt.
  • [E10] Die Halbleitervorrichtung nach E8 oder E9, wobei der Source-Bereich von der Seitenwand des Source-Grabens exponiert ist und die Source-Isolierschicht den Source-Bereich von der Seitenwand des Source-Grabens abdeckt.
  • [E11] Die Halbleitervorrichtung gemäß einer von E8 bis E10, wobei die Source-Isolierschicht eine Bodenwand des Source-Grabens bedeckt.
  • [E12] Die Halbleitervorrichtung gemäß einer von E8 bis E11, wobei die Source-Isolierschicht einen Eckabschnitt abdeckt, der die Seitenwand und eine Bodenwand des Source-Grabens verbindet.
  • [E13] Die Halbleitervorrichtung gemäß einem der Elemente E1 bis E12, wobei die Halbleiterschicht die in Abständen voneinander gebildeten Gate-Graben beinhaltet und der Source-Graben in einem Bereich zwischen den Gate-Gräben gebildet ist, die aneinandergrenzen.
  • [E14] Die Halbleitervorrichtung gemäß einem der Elemente E1 bis E13, wobei der Gate-Graben in verjüngter Form ausgebildet ist, die sich in ihrer Öffnungsbreite zur zweiten Hauptflächenseite der Halbleiterschicht hin verjüngt, und der Source-Graben in verjüngter Form ausgebildet ist, die sich in ihrer Öffnungsbreite zur zweiten Hauptflächenseite der Halbleiterschicht hin verjüngt.
  • [E15] Die Halbleitervorrichtung gemäß einer von E1 bis E14, wobei die Gate-Elektrode ein leitfähiges Polysilizium beinhaltet und die Source-Elektrode mindestens eine Art von Material leitfähiges Polysilizium, Titan, Nickel, Kupfer, Aluminium, Silber, Gold, Titannitrid oder Wolfram beinhaltet.
  • [E16] Die Halbleitervorrichtung gemäß einer von E1 bis E15, ferner mit einer Hauptoberflächen-Source-Elektrode, die auf der ersten Hauptfläche der Halbleiterschicht ausgebildet und elektrisch mit dem Source-Bereich und der Source-Elektrode verbunden ist.
  • [E17] Die Halbleitervorrichtung nach E16, wobei die Hauptoberflächen-Source-Elektrode das gleiche leitende Material wie die Source-Elektrode beinhaltet und integral zur Source-Elektrode ausgebildet ist.
  • [E18] Die Halbleitervorrichtung gemäß einer von E1 bis E17, wobei der Driftbereich einen hochkonzentrierten Bereich beinhaltet, der in einem Bereich der Halbleiterschicht auf der ersten Hauptflächenseite und einen niedrigkonzentrierten Bereich, der in einem Bereich der Halbleiterschicht auf der zweiten Hauptoberflächenseite in Bezug auf den hochkonzentrierten Bereich ausgebildet ist, und die Source-Elektrode den Schottky-Kontakt mit dem hochkonzentrierten Bereich des Driftbereichs bildet.
  • [E19] Die Halbleitervorrichtung gemäß einer von E1 bis E17, wobei der Driftbereich einen hochkonzentrierten Bereich beinhaltet, der in einem Bereich der Halbleiterschicht auf der ersten Hauptflächenseite und einen niedrigkonzentrierten Bereich, der in einem Bereich der Halbleiterschicht auf der zweiten Hauptoberflächenseite in Bezug auf den hochkonzentrierten Bereich ausgebildet ist, und der Source-Graben in dem hochkonzentrierten Bereich des Driftbereichs gebildet ist.
  • [E20] Die Halbleitervorrichtung nach E19, wobei der Gate-Graben im hochkonzentrierten Bereich des Driftbereichs ausgebildet ist.
  • [E21] Die Halbleitervorrichtung gemäß einer von E1 bis E17, wobei der Driftbereich einen hochkonzentrierten Bereich beinhaltet, der in einem Bereich der Halbleiterschicht auf der ersten Hauptflächenseite und einen niedrigkonzentrierten Bereich, der in einem Bereich der Halbleiterschicht auf der zweiten Hauptoberflächenseite in Bezug auf den hochkonzentrierten Bereich ausgebildet ist, und der Bettungsbereich in dem hochkonzentrierten Bereich des Driftbereichs gebildet ist.
  • [E22] Die Halbleitervorrichtung nach E19, wobei der Source-Graben im hochkonzentrierten Bereich des Driftbereichs ausgebildet ist.
  • [E23] Die Halbleitervorrichtung nach E21 oder E22, wobei der Gate-Graben im hochkonzentrierten Bereich des Driftbereichs ausgebildet ist.
  • [E24] Die Halbleitervorrichtung gemäß einem der E1 bis E23, wobei die Halbleiterschicht SiC beinhaltet.
  • [F1] Halbleitervorrichtung mit einer Halbleiterschicht, die eine erste Hauptfläche auf einer Seite und eine zweite Hauptfläche auf einer anderen Seite aufweist, einer FET-(Field Effect Transistor)-Struktur, die einen Körperbereich eines ersten Leitfähigkeitstyps aufweist, der in der ersten Hauptfläche der Halbleiterschicht ausgebildet ist, einem Source-Bereich eines zweiten Leitfähigkeitstyps, der in einem Oberflächenschichtabschnitt des Körperbereichs ausgebildet ist, einem Driftbereich des zweiten Leitfähigkeitstyps, der in einem Bereich der Halbleiterschicht an einer zweiten Hauptfläche in Bezug auf den Körperbereich ausgebildet ist, und eine Gate-Elektrode, die dem Körperbereich, dem Source-Bereich und dem Driftbereich über eine Gate-Isolierschicht zugewandt ist, und eine Source-Graben-Struktur mit einem Source-Graben, der in der ersten Hauptfläche der Halbleiterschicht an einer Seite der FET-Struktur und mit einem Abstand von der FET-Struktur gebildet ist, und eine in den Source-Graben eingebettete Source-Elektrode, die einen Schottky-Kontakt mit dem Driftbereich bildet.
  • Mit der vorliegenden Halbleitervorrichtung wird eine Schottky-Barrierediode zwischen dem Driftbereich und der Source-Elektrode gebildet. Bei der Halbleitervorrichtung kann, wenn eine umgekehrte Bias-Spannung angelegt wird, Strom vorzugsweise in die Schottky-Barrieredioden fließen. Die Ausdehnung eines Kristalldefekts durch die umgekehrte Bias-Spannung kann dadurch in der Halbleiterschicht unterdrückt werden.
  • [F2] Halbleitervorrichtung nach F1, die ferner einen Bettungsbereich des ersten Leitfähigkeitstyps beinhaltet, der in einem Bereich der Halbleiterschicht entlang einer Bodenwand des Source-Grabens ausgebildet ist, wobei die Source-Elektrode den Schottky-Kontakt mit dem Drift-Bereich in einer Tiefenposition zwischen dem Körperbereich und dem Bettungsbereich in Bezug auf eine Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht bildet.
  • [F3] Die Halbleitervorrichtung nach F2, wobei der Bettungsbereich die Bodenwand des Source-Grabens abdeckt.
  • [F4] Die Halbleitervorrichtung gemäß F2 oder F3, wobei der Bettungsbereich in einer lateralen Richtung parallel zur ersten Hauptfläche der Halbleiterschicht von der Bodenwand des Source-Grabens nach außen geführt wird.
  • [F5] Die Halbleitervorrichtung gemäß einer von F2 bis F4, wobei der Bettungsbereich dem Körperbereich über einen Teilbereich des Driftbereichs in Bezug auf die Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht zugewandt ist.
  • [F6] Die Halbleitervorrichtung nach F5, wobei die Source-Elektrode den Schottky-Kontakt mit dem Driftbereich in einem Bereich der Halbleiterschicht bildet, der zwischen dem Körperbereich und dem Bettungsbereich in Bezug auf die Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht eingeklemmt ist.
  • [F7] Die Halbleitervorrichtung gemäß einer von F1 bis F6, wobei die Source-Graben-Struktur eine Source-Isolierschicht beinhaltet, die teilweise eine Seitenwand des Source-Grabens bedeckt, um die Halbleiterschicht von der Seitenwand des Source-Grabens zu exponieren, und die Source-Elektrode bildet den Schottky-Kontakt mit dem von der Source-Isolierschicht freiliegenden Driftbereich.
  • [F8] Die Halbleitervorrichtung nach F7, wobei der Körperbereich von der Seitenwand des Source-Grabens exponiert ist und die Source-Isolierschicht den Körperbereich von der Seitenwand des Source-Grabens abdeckt.
  • [F9] Die Halbleitervorrichtung nach F7 oder F8, wobei der Source-Bereich von der Seitenwand des Source-Grabens exponiert ist und die Source-Isolierschicht den Source-Bereich von der Seitenwand des Source-Grabens abdeckt.
  • [F10] Die Halbleitervorrichtung gemäß einer von F7 bis F9, wobei die Source-Isolierschicht eine Bodenwand des Source-Grabens bedeckt.
  • [F11] Die Halbleitervorrichtung gemäß einer von F7 bis F10, wobei die Source-Isolierschicht einen Eckabschnitt abdeckt, der die Seitenwand und eine Bodenwand des Source-Grabens verbindet.
  • [F12] Die Halbleitervorrichtung gemäß einer von F1 bis F11, wobei die FET-Struktur einen Gate-Graben beinhaltet, der in der ersten Hauptfläche der Halbleiterschicht ausgebildet ist, wobei der Körperbereich, der Source-Bereich und der Driftbereich von einer Innenwand des Gate-Grabens exponiert sind und die Gate-Elektrode dem Körperbereich, dem Source-Bereich und dem Driftbereich über die Gate-Isolierschicht innerhalb des Gate-Grabens zugewandt ist.
  • [FI3] Die Halbleitervorrichtung nach F12, einschließlich der FET-Strukturen, die in Abständen voneinander gebildet sind, und die Source-Graben-Struktur, ist in einem Bereich zwischen den FET-Strukturen gebildet, die aneinandergrenzen.
  • [F14] Die Halbleitervorrichtung gemäß F12 oder F13, wobei der Gate-Graben in verjüngter Form ausgebildet ist, die sich in Öffnungsbreite zur zweiten Hauptflächenseite der Halbleiterschicht hin verjüngt, und der Source-Graben in verjüngter Form ausgebildet ist, die sich in Öffnungsbreite zur zweiten Hauptflächenseite der Halbleiterschicht hin verjüngt.
  • [F15] Die Halbleitervorrichtung gemäß einer von F1 bis F14, wobei die Gate-Elektrode ein leitfähiges Polysilizium beinhaltet und die Source-Elektrode mindestens eine Art von Material leitfähiges Polysilizium, Titan, Nickel, Kupfer, Aluminium, Silber, Gold, Titannitrid oder Wolfram beinhaltet.
  • [F16] Die Halbleitervorrichtung gemäß einer von F1 bis F15, ferner mit einer Hauptoberflächen-Source-Elektrode, die auf der ersten Hauptfläche der Halbleiterschicht ausgebildet und elektrisch mit dem Source-Bereich und der Source-Elektrode verbunden ist.
  • [F17] Die Halbleitervorrichtung nach F16, wobei die Hauptoberflächen-Source-Elektrode das gleiche leitende Material wie die Source-Elektrode beinhaltet und integral zur Source-Elektrode ausgebildet ist.
  • [F18] Die Halbleitervorrichtung gemäß einer von F1 bis F17, wobei der Driftbereich einen hochkonzentrierten Bereich, der in einem Bereich der Halbleiterschicht auf der ersten Hauptflächenseite gebildet ist, und einen niedrigkonzentrierten Bereich, der in einem Bereich der Halbleiterschicht auf der zweiten Hauptflächenseite in Bezug auf den hochkonzentrierten Bereich gebildet ist, beinhaltet, der Source-Graben in dem hochkonzentrierten Bereich des Driftbereichs gebildet ist und die Source-Elektrode den Schottky-Kontakt mit dem hochkonzentrierten Bereich des Driftbereichs bildet.
  • [F19] Die Halbleitervorrichtung gemäß einer von F2 bis F6, wobei der Driftbereich einen hochkonzentrierten Bereich beinhaltet, der in einem Bereich der Halbleiterschicht auf der ersten Hauptoberflächenseite und einen niedrigkonzentrierten Bereich, der in einem Bereich der Halbleiterschicht auf der zweiten Hauptoberflächenseite in Bezug auf den Bereich mit hoher Konzentration ausgebildet ist, umfasst, der Source-Graben in dem hochkonzentrierten Bereich des Driftbereichs ausgebildet ist und der Bettungsbereich in dem hochkonzentrierten Bereich des Driftbereichs ausgebildet ist.
  • [F20] Die Halbleitervorrichtung gemäß einem der F1 bis F19, wobei die Halbleiterschicht SiC beinhaltet.
  • [G1] Halbleitervorrichtung mit einer Halbleiterschicht, die eine erste Hauptfläche auf einer Seite und eine zweite Hauptfläche auf einer anderen Seite aufweist und einen in der ersten Hauptfläche ausgebildeten Source-Graben aufweist, einem Körperbereich eines ersten Leitfähigkeitstyps, der an einer Seite des Source-Grabens in einem Oberflächenschichtabschnitt der ersten Hauptfläche der Halbleiterschicht ausgebildet ist, einen Source-Bereich eines zweiten Leitfähigkeitstyps, der an einer Seite des Source-Grabens in einem Oberflächenschichtabschnitt des Körperbereichs ausgebildet ist, einen Driftbereich des zweiten Leitfähigkeitstyps, der in einem Bereich der Halbleiterschicht an einer zweiten Hauptflächenseite in Bezug auf den Körperbereich ausgebildet ist und von einer Innenwand des Source-Grabens freiliegt, und eine in den Source-Graben eingebettete Source-Elektrode, die einen Schottky-Kontakt mit dem Driftbereich bildet.
  • Mit der vorliegenden Halbleitervorrichtung wird eine Schottky-Barrierediode zwischen dem Driftbereich und der Source-Elektrode gebildet. Bei der Halbleitervorrichtung kann, wenn eine umgekehrte Bias-Spannung angelegt wird, Strom vorzugsweise in die Schottky-Barrieredioden fließen. Die Ausdehnung eines Kristalldefekts durch die umgekehrte Bias-Spannung kann dadurch in der Halbleiterschicht unterdrückt werden.
  • [G2] Die Halbleitervorrichtung nach G1, wobei der Driftbereich von einer Seitenwand des Source-Grabens exponiert ist und die Source-Elektrode den Schottky-Kontakt mit dem von der Seitenwand des Source-Grabens freigelegten Driftbereich bildet.
  • [G3] Halbleitervorrichtung nach G1 oder G2, die ferner einen Bettungsbereich des ersten Leitfähigkeitstyps beinhaltet, der in einem Bereich der Halbleiterschicht entlang einer Bodenwand des Source-Grabens ausgebildet ist, wobei die Source-Elektrode den Schottky-Kontakt mit dem Drift-Bereich in einer Tiefenposition zwischen dem Körperbereich und dem Bettungsbereich in Bezug auf eine Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht bildet.
  • [G4] Die Halbleitervorrichtung nach G3, wobei der Bettungsbereich die Bodenwand des Source-Grabens abdeckt.
  • [G5] Die Halbleitervorrichtung gemäß G3 oder G4, wobei der Bettungsbereich in einer lateralen Richtung parallel zur ersten Hauptfläche der Halbleiterschicht von der Bodenwand des Source-Grabens nach außen geführt wird.
  • [G6] Die Halbleitervorrichtung gemäß einer von G3 bis G5, wobei der Bettungsbereich dem Körperbereich über einen Teilbereich des Driftbereichs in Bezug auf die Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht zugewandt ist.
  • [G7] Die Halbleitervorrichtung nach G6, wobei die Source-Elektrode den Schottky-Kontakt mit dem Driftbereich in einem Bereich der Halbleiterschicht bildet, der zwischen dem Körperbereich und dem Bettungsbereich in Bezug auf die Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht eingeklemmt ist.
  • [G8] Die Halbleitervorrichtung gemäß einer von G1 bis G7, ferner mit einer Source-Isolierschicht, die teilweise eine Seitenwand des Source-Grabens bedeckt, um den Driftbereich von der Seitenwand des Source-Grabens zu exponieren, wobei die Source-Elektrode den Schottky-Kontakt mit dem von der Source-Isolierschicht freiliegenden Driftbereich bildet.
  • [G9] Die Halbleitervorrichtung nach G8, wobei der Körperbereich von der Seitenwand des Source-Grabens exponiert ist und die Source-Isolierschicht den Körperbereich von der Seitenwand des Source-Grabens abdeckt.
  • [G10] Die Halbleitervorrichtung nach G8 oder G9, wobei der Source-Bereich von der Seitenwand des Source-Grabens exponiert ist und die Source-Isolierschicht den Source-Bereich von der Seitenwand des Source-Grabens abdeckt.
  • [G11] Die Halbleitervorrichtung gemäß einer von G8 bis G10, wobei die Source-Isolierschicht eine Bodenwand des Source-Grabens bedeckt.
  • [G12] Die Halbleitervorrichtung gemäß einer von G8 bis G11, wobei die Source-Isolierschicht einen Eckabschnitt abdeckt, der die Seitenwand und eine Bodenwand des Source-Grabens verbindet.
  • [G13] Die Halbleitervorrichtung gemäß einer von G1 bis G12, wobei die Halbleiterschicht einen Gate-Graben beinhaltet, der in der ersten Hauptfläche mit Abstand vom Source-Graben gebildet ist, und eine Gate-Elektrodein den Gate-Graben eingebettet ist, die dem Körperbereich und dem Source-Bereich über eine Gate-Isolierschicht zugewandt ist.
  • [G14] Die Halbleitervorrichtung gemäß G13, wobei der Gate-Graben in verjüngter Form ausgebildet ist, die sich in Öffnungsbreite zur zweiten Hauptflächenseite der Halbleiterschicht hin verjüngt, und der Source-Graben in verjüngter Form ausgebildet ist, die sich in Öffnungsbreite zur zweiten Hauptflächenseite der Halbleiterschicht hin verjüngt.
  • [G15] Die Halbleitervorrichtung gemäß G13 oder G14, wobei die Gate-Elektrode ein leitfähiges Polysilizium beinhaltet und die Source-Elektrode mindestens eine Art von Material leitfähiges Polysilizium, Titan, Nickel, Kupfer, Aluminium, Silber, Gold, Titannitrid oder Wolfram beinhaltet.
  • [G16] Die Halbleitervorrichtung gemäß einer von G1 bis G15, ferner mit einer Hauptoberflächen-Source-Elektrode, die auf der ersten Hauptfläche der Halbleiterschicht ausgebildet und elektrisch mit dem Source-Bereich und der Source-Elektrode verbunden ist.
  • [G17] Die Halbleitervorrichtung nach G16, wobei die Hauptoberflächen-Source-Elektrode das gleiche leitende Material wie die Source-Elektrode beinhaltet und integral zur Source-Elektrode ausgebildet ist.
  • [G18] Die Halbleitervorrichtung gemäß einer von G1 bis G17, wobei der Driftbereich einen hochkonzentrierten Bereich, der in einem Bereich der Halbleiterschicht auf der ersten Hauptflächenseite gebildet ist, und einen niedrigkonzentrierten Bereich, der in einem Bereich der Halbleiterschicht auf der zweiten Hauptflächenseite in Bezug auf den hochkonzentrierten Bereich gebildet ist, beinhaltet, der Source-Graben in dem hochkonzentrierten Bereich des Driftbereichs gebildet ist und die Source-Elektrode den Schottky-Kontakt mit dem hochkonzentrierten Bereich des Driftbereichs bildet.
  • [G19] Die Halbleitervorrichtung gemäß einer von G3 bis G7, wobei der Driftbereich einen hochkonzentrierten Bereich beinhaltet, der in einem Bereich der Halbleiterschicht auf der ersten Hauptoberflächenseite und einen niedrigkonzentrierten Bereich, der in einem Bereich der Halbleiterschicht auf der zweiten Hauptoberflächenseite in Bezug auf den Bereich mit hoher Konzentration ausgebildet ist, umfasst, der Source-Graben in dem hochkonzentrierten Bereich des Driftbereichs ausgebildet ist und der Bettungsbereich in dem hochkonzentrierten Bereich des Driftbereichs ausgebildet ist.
  • [G20] Die Halbleitervorrichtung gemäß einer von G1 bis G19, wobei die Halbleiterschicht SiC beinhaltet.
  • [H1] Halbleitervorrichtung mit einer Halbleiterschicht, die eine erste Hauptfläche auf einer Seite und eine zweite Hauptfläche auf einer anderen Seite aufweist und einen in der ersten Hauptfläche ausgebildeten Source-Graben, einen Körperbereich eines ersten Leitfähigkeitstyps, der an einer Seite des Source-Grabens in einem Oberflächenschichtabschnitt der ersten Hauptfläche der Halbleiterschicht ausgebildet ist, einen Source-Bereich eines zweiten Leitfähigkeitstyps, der an einer Seite des Source-Grabens in einem Oberflächenschichtabschnitt des Körperbereichs ausgebildet ist, einen Driftbereich des zweiten Leitfähigkeitstyps, der in einem Bereich der Halbleiterschicht an einer zweiten Hauptflächenseite in Bezug auf den Körperbereich gebildet und von einer Seitenwand des Source-Grabens exponiert ist, eine Source-Isolierschicht, die die Seitenwand und eine Bodenwand des Source-Grabens bedeckt, um die Seitenwand des Source-Grabens teilweise zu exponieren, und eine in den Source-Graben eingebettete Source-Elektrode, die einen Schottky-Kontakt mit dem von der Source-Isolierschicht freigelegten Driftbereich bildet.
  • Mit der vorliegenden Halbleitervorrichtung wird eine Schottky-Barrierediode zwischen dem Driftbereich und der Source-Elektrode gebildet. Bei der Halbleitervorrichtung kann, wenn eine umgekehrte Bias-Spannung angelegt wird, Strom vorzugsweise in die Schottky-Barrieredioden fließen. Die Ausdehnung eines Kristalldefekts durch die umgekehrte Bias-Spannung kann dadurch in der Halbleiterschicht unterdrückt werden.
  • [H2] Die Halbleitervorrichtung gemäß H1, wobei die Source-Isolierschicht einen Bereich der Halbleiterschicht exponiert, der auf der zweiten Hauptflächenseite der Halbleiterschicht in Bezug auf den Körperbereich in Bezug auf eine Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht angeordnet ist.
  • [H3] Die Halbleitervorrichtung gemäß H1 oder H2, wobei die Source-Isolierschicht einen Eckabschnitt abdeckt, der die Seitenwand und die Bodenwand des Source-Grabens verbindet.
  • [H4] Die Halbleitervorrichtung gemäß einer von H1 bis H3, wobei der Körperbereich von der Seitenwand des Source-Grabens exponiert ist und die Source-Isolierschicht den Körperbereich von der Seitenwand des Source-Grabens abdeckt.
  • [H5] Die Halbleitervorrichtung gemäß einer von H1 bis H4, wobei der Source-Bereich von der Seitenwand des Source-Grabens exponiert ist und die Source-Isolierschicht den Source-Bereich von der Seitenwand des Source-Grabens abdeckt.
  • [H6] Halbleitervorrichtung gemäß einer von H1 bis H2, die ferner einen Bettungsbereich des ersten Leitfähigkeitstyps beinhaltet, der in einem Bereich der Halbleiterschicht entlang einer Bodenwand des Source-Grabens ausgebildet ist, wobei die Source-Elektrode den Schottky-Kontakt mit dem Drift-Bereich in einer Tiefenposition zwischen dem Körperbereich und dem Bettungsbereich in Bezug auf eine Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht bildet.
  • [H/] Die Halbleitervorrichtung nach H6, wobei der Bettungsbereich die Bodenwand des Source-Grabens abdeckt.
  • [H8] Die Halbleitervorrichtung gemäß H6 oder H7, wobei der Bettungsbereich in einer lateralen Richtung parallel zur ersten Hauptfläche der Halbleiterschicht von der Bodenwand des Source-Grabens nach außen geführt wird.
  • [H9] Die Halbleitervorrichtung gemäß einer von H6 bis H8, wobei der Bettungsbereich dem Körperbereich über einen Teilbereich des Driftbereichs in Bezug auf die Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht zugewandt ist.
  • [H10] Die Halbleitervorrichtung nach H9, wobei die Source-Elektrode den Schottky-Kontakt mit dem Driftbereich in einem Bereich der Halbleiterschicht bildet, der zwischen dem Körperbereich und dem Bettungsbereich in Bezug auf die Normalenrichtung zur ersten Hauptfläche der Halbleiterschicht eingeklemmt ist.
  • [H11] Die Halbleitervorrichtung gemäß einer von H1 bis H10, wobei die Halbleiterschicht einen Gate-Graben beinhaltet, der in der ersten Hauptfläche mit Abstand vom Source-Graben gebildet ist, und eine Gate-Elektrodein den Gate-Graben eingebettet ist, die dem Körperbereich und dem Source-Bereich über eine Gate-Isolierschicht zugewandt ist.
  • [H12] Die Halbleitervorrichtung gemäß H11, wobei der Gate-Graben in verjüngter Form ausgebildet ist, die sich in Öffnungsbreite zur zweiten Hauptflächenseite der Halbleiterschicht hin verjüngt, und der Source-Graben in verjüngter Form ausgebildet ist, die sich in Öffnungsbreite zur zweiten Hauptflächenseite der Halbleiterschicht hin verjüngt.
  • [H13] Die Halbleitervorrichtung gemäß H11 oder H12, wobei die Gate-Elektrode ein leitfähiges Polysilizium beinhaltet und die Source-Elektrode mindestens eine Art von Material leitfähiges Polysilizium, Titan, Nickel, Kupfer, Aluminium, Silber, Gold, Titannitrid oder Wolfram beinhaltet.
  • [H14] Die Halbleitervorrichtung gemäß einer von H1 bis H13, ferner mit einer Hauptoberflächen-Source-Elektrode, die auf der ersten Hauptfläche der Halbleiterschicht ausgebildet und elektrisch mit dem Source-Bereich und der Source-Elektrode verbunden ist.
  • [H15] Die Halbleitervorrichtung nach H14, wobei die Hauptoberflächen-Source-Elektrode das gleiche leitende Material wie die Source-Elektrode beinhaltet und integral zur Source-Elektrode ausgebildet ist.
  • [H16] Die Halbleitervorrichtung gemäß einer von H1 bis H15, wobei der Driftbereich einen hochkonzentrierten Bereich, der in einem Bereich der Halbleiterschicht auf der ersten Hauptflächenseite gebildet ist, und einen niedrigkonzentrierten Bereich, der in einem Bereich der Halbleiterschicht auf der zweiten Hauptflächenseite in Bezug auf den hochkonzentrierten Bereich gebildet ist, beinhaltet, der Source-Graben in dem hochkonzentrierten Bereich des Driftbereichs gebildet ist und die Source-Elektrode den Schottky-Kontakt mit dem hochkonzentrierten Bereich des Driftbereichs bildet.
  • [H17] Die Halbleitervorrichtung gemäß einer von H6 bis H10, wobei der Driftbereich einen hochkonzentrierten Bereich beinhaltet, der in einem Bereich der Halbleiterschicht auf der ersten Hauptoberflächenseite und einen niedrigkonzentrierten Bereich, der in einem Bereich der Halbleiterschicht auf der zweiten Hauptoberflächenseite in Bezug auf den hochkonzentrierten Bereich ausgebildet ist, umfasst, der Source-Graben in dem hochkonzentrierten Bereich des Driftbereichs ausgebildet ist und der Bettungsbereich in dem hochkonzentrierten Bereich des Driftbereichs ausgebildet ist.
  • [H18] Die Halbleitervorrichtung gemäß einer von H1 bis H17, wobei die Halbleiterschicht SiC beinhaltet.
  • [I1] Halbleitervorrichtung mit einer Halbleiterschicht mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite und mit einer aktiven Mesa in Mesa-Form mit einer aktiven Hauptfläche und einer in der ersten Hauptfläche definierten aktiven Seitenwand, einer Niveaudifferenz-Moderierungsstruktur, die eine in der ersten Hauptfläche der Halbleiterschicht durch die aktive Mesa gebildete Niveaudifferenz mildert, und einer Deckschicht, die die Niveaudifferenz-Moderierungsstruktur bedeckt und sich von oberhalb der aktiven Hauptfläche zu einem Bereich außerhalb der aktiven Mesa erstreckt.
  • [I2] Halbleitervorrichtung mit einer Halbleiterschicht mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite und mit einer aktiven Mesa in Mesa-Form mit einer aktiven Hauptfläche und einer aktiven Seitenwand an der ersten Hauptfläche und einem äußeren Bereich, der in einem Bereich auf der zweiten Hauptfläche in Bezug auf die aktive Hauptfläche ausgebildet ist, um die aktive Mesa zu definieren, eine Niveaudifferenz-Moderierungsstruktur, die im äußeren Bereich gebildet ist und eine Niveaudifferenz, die zwischen dem aktiven Mesa und dem äußeren Bereich gebildet ist, moderiert, und eine Deckschicht, die die Niveaudifferenz-Moderierungsstruktur bedeckt und sich von dem aktiven Mesa zu dem äußeren Bereich erstreckt.
  • [I3] Die Halbleitervorrichtung gemäß I1 oder I2, wobei die Niveaudifferenz-Moderierungsstruktur einen Neigungsabschnitt aufweist, der von der aktiven Hauptfläche zur zweiten Hauptflächenseite der Halbleiterschicht hingeneigt ist.
  • [I4] Die Halbleitervorrichtung gemäß einer von I1 bis 13, wobei die Niveaudifferenz-Moderierungsstruktur aus einer Seitenwandstruktur besteht, die die aktive Seitenwand bedeckt.
  • [I5] Die Halbleitervorrichtung gemäß einer von I1 bis 14, wobei ein Halbleiterelement in der aktiven Hauptfläche des aktiven Mesa gebildet ist.
  • [16] Die Halbleitervorrichtung nach 15, wobei das Halbleiterelement ein MISFET (Metal Insulator Semiconductor Field Effect Transistor) ist.
  • [I7] SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite und mit einem aktiven Mesa in Mesa-Form mit einer aktiven Hauptfläche und einer in der ersten Hauptfläche definierten aktiven Seitenwand, einer Niveaudifferenz-Moderierungsstruktur, die eine in der ersten Hauptfläche der Halbleiterschicht durch das aktive Mesa gebildete Niveaudifferenz moderiert, und einer Deckschicht, die die Niveaudifferenz-Moderierungsstruktur bedeckt und sich von oberhalb der aktiven Hauptfläche zu einem Bereich außerhalb des aktiven Mesas erstreckt.
  • [18] SiC-Halbleitervorrichtung mit einer SiC-Halbleiterschicht mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite und mit einer aktiven Mesa in Mesa-Form mit einer aktiven Hauptfläche und einer aktiven Seitenwand an der ersten Hauptfläche und einem äußeren Bereich, der in einem Bereich auf der zweiten Hauptfläche in Bezug auf die aktive Hauptfläche ausgebildet ist, um die aktive Mesa zu definieren, eine Niveaudifferenz-Moderierungsstruktur, die im äußeren Bereich gebildet ist und eine Niveaudifferenz, die zwischen dem aktiven Mesa und dem äußeren Bereich gebildet ist, moderiert, und eine Deckschicht, die die Niveaudifferenz-Moderierungsstruktur bedeckt und sich von dem aktiven Mesa zu dem äußeren Bereich erstreckt.
  • [19] Die SiC-Halbleitervorrichtung gemäß I7 oder 18, wobei die Niveaudifferenz-Moderierungsstruktur einen Neigungsabschnitt aufweist, der von der aktiven Hauptfläche zur zweiten Hauptflächenseite der Halbleiterschicht hingeneigt ist.
  • [I10] Die SiC-Halbleitervorrichtung gemäß einer von I7 bis 19, wobei die Niveaudifferenz-Moderierungsstruktur aus einer Seitenwandstruktur besteht, die die aktive Seitenwand bedeckt.
  • [I11] Die SiC-Die Halbleitervorrichtung gemäß einer von I7 bis I10, wobei ein Halbleiterelement in der aktiven Hauptfläche des aktiven Mesa gebildet ist.
  • [I12] Die SiC-Halbleitervorrichtung nach I11, wobei das Halbleiterelement ein MISFET (Metal Insulator Semiconductor Field Effect Transistor) ist.
  • [A1] bis [A21], wie vorstehend beschrieben, [B1] bis [B24], wie vorstehend beschrieben, [C1] bis [C17], wie vorstehend beschrieben, [D1] bis [D14], wie vorstehend beschrieben, [E1] bis [E24], wie vorstehend beschrieben, [F1] bis [F20], wie vorstehend beschrieben, [G1] bis [G20], wie vorstehend beschrieben, [H1] bis [H18] und [I1] bis [I12] können auf jede Weise miteinander kombiniert werden.
  • Die vorliegende Anmeldung entspricht der am 17. Mai 2017 beim Japanischen Patentamt eingereichten japanischen Patentanmeldung Nr. 2017-098423 , der am 8. März 2018 beim Japanischen Patentamt eingereichten japanischen Patentanmeldung Nr. 2018-042133 , der am 16. Mai 2018 beim Japanischen Patentamt eingereichten japanischen Patentanmeldung Nr. 2018-094956 und der am 16. Mai 2018 beim Japanischen Patentamt eingereichten japanischen Patentanmeldung Nr. 2018-094957 , und die gesamte Offenlegung dieser Anmeldungen ist hierin durch Bezugnahme enthalten.
  • Während die bevorzugten Ausführungsformen der vorliegenden Erfindung ausführlich beschrieben wurden, handelt es sich hierbei lediglich um konkrete Beispiele zur Verdeutlichung des technischen Inhalts der vorliegenden Erfindung, und die vorliegende Erfindung sollte nicht so interpretiert werden, dass sie sich auf diese spezifischen Beispiele beschränkt, und der Umfang der vorliegenden Erfindung ist nur durch die beigefügten Ansprüche zu begrenzen.
  • Bezugszeichenliste
    • 1 ....
    Halbleitervorrichtung
    2 ...
    SiC-Halbleiterschicht
    3 ...
    erste Hauptfläche der SiC-Halbleiterschicht
    4 ...
    zweite Hauptfläche der SiC-Halbleiterschicht
    7 ...
    Drain-Elektrode
    10 ...
    Gate-Graben-Struktur
    11 ...
    Source-Graben-Struktur
    12 ...
    Gate-Graben
    13 ...
    Gate-Isolierschicht
    14 ...
    Gate-Elektrodenschicht
    15 ...
    erste Seitenwand des Gate-Grabens
    16 ...
    erste Bodenwand des Gate-Grabens
    18 ...
    Source-Graben
    19 ...
    Barrierebildungsschicht
    20 ...
    Source-Elektrodenschicht
    21 ...
    Tiefbettungsbereich
    22 ...
    zweite Seitenwand des Source-Grabens
    23 ...
    zweite Bodenwand des Source-Grabens
    24 ...
    erster Wandabschnitt der zweiten Seitenwand
    25 ...
    zweiter Wandabschnitt der zweiten Seitenwand
    26 ...
    Eckabschnitt des Source-Grabens
    27 ...
    erste Bereich des Tiefbettungsbereichs
    28 ...
    zweite Bereich des Tiefbettungsbereichs
    30 ...
    Körperbereich
    31 ...
    Source-Bereich
    32 ...
    Kontaktbereich
    46 ...
    Verarmungsschicht
    51 ...
    Halbleitervorrichtung
    61 ...
    Halbleitervorrichtung
    71 ...
    Halbleitervorrichtung
    81 ...
    Halbleitervorrichtung
    91 ...
    Halbleitervorrichtung
    101 ...
    Halbleitervorrichtung
    171 ...
    Halbleitervorrichtung
    181 ...
    Halbleitervorrichtung
    191 ...
    Halbleitervorrichtung
    201 ...
    Halbleitervorrichtung
    211 ...
    Halbleitervorrichtung
    221 ...
    Halbleitervorrichtung
    231 ...
    Halbleitervorrichtung
    241 ...
    Halbleitervorrichtung
    251 ...
    Halbleitervorrichtung
    261 ...
    Halbleitervorrichtung
    271 ...
    Halbleitervorrichtung
    281 ...
    Halbleitervorrichtung
    291 ...
    Halbleitervorrichtung
    301 ...
    Halbleitervorrichtung
    311 ...
    Halbleitervorrichtung
    351 ...
    Halbleitervorrichtung
    361 ...
    Halbleitervorrichtung
    371 ...
    Halbleitervorrichtung
    401 ...
    Halbleitervorrichtung
    631 ...
    Halbleitervorrichtung
    651 ...
    Halbleitervorrichtung
    661 ...
    Halbleitervorrichtung
    671 ...
    Halbleitervorrichtung
    691 ...
    Halbleitervorrichtung
    705 ...
    Halbleitervorrichtung
    711 ...
    Halbleitervorrichtung
    721 ...
    Halbleitervorrichtung
    731 ...
    Halbleitervorrichtung
    751 ...
    Halbleitervorrichtung
    752 ...
    Halbleitervorrichtung
    761 ...
    Halbleitervorrichtung
    762 ...
    Halbleitervorrichtung
    771 ...
    Halbleitervorrichtung
    783 ...
    Halbleitervorrichtung
    790 ...
    Halbleitervorrichtung
    791 ...
    Halbleitervorrichtung
    801 ...
    Halbleitervorrichtung
    811 ...
    Halbleitervorrichtung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2014/030589 A1 [0005]
    • JP 2017098423 [2106]
    • JP 2018042133 [2106]
    • JP 2018094956 [2106]
    • JP 2018094957 [2106]

Claims (17)

  1. Halbleitervorrichtung, umfassend: eine Halbleiterschicht eines ersten Leitfähigkeitstyps mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite; eine Gate-Graben-Struktur, die einen in der ersten Hauptfläche der Halbleiterschicht ausgebildeten Gate-Graben und eine in den Gate-Graben über eine Gate-Isolierschicht eingebettete Gate-Elektrode beinhaltet; eine Source-Graben-Struktur mit einem Source-Graben, der tiefer als der Gate-Graben ausgebildet ist und in einem Abstand vom Gate-Graben in der ersten Hauptfläche der Halbleiterschicht gebildet ist, einer in den Source-Graben eingebetteten Source-Elektrode und einem Bettungsbereich eines zweiten Leitfähigkeitstyps, der in einem Bereich der Halbleiterschicht entlang des Source-Grabens ausgebildet ist, wobei ein Verhältnis einer Tiefe der Source-Graben-Struktur in Bezug auf eine Tiefe der Gate-Graben-Struktur nicht weniger als 1,5 und nicht mehr als 4,0 beträgt; einen Körperbereich des zweiten Leitfähigkeitstyps, der in einem Bereich eines Oberflächenschichtabschnitts der ersten Hauptfläche der Halbleiterschicht zwischen dem Gate-Graben und dem Source-Graben gebildet ist; einen Source-Bereich des ersten Leitfähigkeitstyps, der in einem Oberflächenschichtabschnitt des Körperbereichs gebildet ist; und eine Drain-Elektrode, die mit der zweiten Hauptfläche der Halbleiterschicht verbunden ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei ein Seitenverhältnis der Source-Graben-Struktur größer ist als ein Seitenverhältnis der Gate-Graben-Struktur.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Seitenverhältnis der Source-Graben-Struktur nicht weniger als 0,5 und nicht mehr als 18,0 beträgt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei sich eine Verarmungsschicht von einem Grenzbereich zwischen der Halbleiterschicht und dem Bettungsbereich zu einem Bereich der zweiten Hauptflächenseite hin erstreckt als zu einer Bodenwand des Gate-Grabens in der Halbleiterschicht.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die Verarmungsschicht mit der Bodenwand des Gate-Grabens überlappt.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei der Bettungsbereich in einem Bereich der Halbleiterschicht entlang einer Seitenwand des Source-Grabens ausgebildet ist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei der Bettungsbereich in einem Bereich der Halbleiterschicht entlang einer Bodenwand des Source-Grabens ausgebildet ist.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei der Bettungsbereich kontinuierlich in einem Bereich der Halbleiterschicht entlang einer Seitenwand, einer Bodenwand und eines Eckabschnitts, der die Seitenwand und die Bodenwand des Source-Grabens verbindet, ausgebildet ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei der Bettungsbereich mit dem Körperbereich verbunden ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei die Source-Graben-Struktur eine Barrierebildungsschicht beinhaltet, die in einem Bereich zwischen dem Source-Graben und der Source-Elektrode angeordnet ist und eine höhere Potentialbarriere aufweist als eine Potentialbarriere zwischen dem Bettungsbereich und der Source-Elektrode.
  11. Halbleitervorrichtung nach Anspruch 10, wobei die Barrierebildungsschicht eine isolierende Barrierebildungsschicht aus einem Isoliermaterial beinhaltet.
  12. Halbleitervorrichtung nach Anspruch 10, wobei die Barrierebildungsschicht eine leitende Barrierebildungsschicht aus einem leitenden Material beinhaltet, das sich von einem leitenden Material der Source-Elektrode unterscheidet.
  13. Halbleitervorrichtung nach Anspruch 10, wobei die Barrierebildungsschicht eine isolierende Barrierebildungsschicht aus einem Isoliermaterial und eine leitende Barrierebildungsschicht aus einem leitenden Material beinhaltet, das sich von einem leitenden Material der Source-Elektrode unterscheidet.
  14. Halbleitervorrichtung nach einem der Ansprüche 10 bis 13, wobei die Barrierebildungsschicht entlang einer Seitenwand, einer Bodenwand und eines Eckabschnitts gebildet ist, der die Seitenwand und die Bodenwand des Source-Grabens verbindet.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, ferner umfassend: einen Kontaktbereich des zweiten Leitfähigkeitstyps, der in einem Bereich der Halbleiterschicht entlang einer Seitenwand des Source-Grabens gebildet ist und eine Verunreinigungskonzentration des zweiten Leitfähigkeitstyps aufweist, die höher ist als eine Verunreinigungskonzentration des zweiten Leitfähigkeitstyps des Körperbereichs.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, ferner umfassend: einen Kontaktbereich des zweiten Leitfähigkeitstyps, der in einem Bereich der Halbleiterschicht entlang einer Bodenwand des Source-Grabens gebildet ist und eine Verunreinigungskonzentration des zweiten Leitfähigkeitstyps aufweist, die höher ist als eine Verunreinigungskonzentration des zweiten Leitfähigkeitstyps des Körperbereichs.
  17. Halbleitervorrichtung, umfassend: eine Halbleiterschicht eines ersten Leitfähigkeitstyps mit einer ersten Hauptfläche auf einer Seite und einer zweiten Hauptfläche auf einer anderen Seite; eine Gate-Graben-Struktur, die einen in der ersten Hauptfläche der Halbleiterschicht ausgebildeten Gate-Graben mit einer ersten Seitenwand und einer ersten Bodenwand, und eine Gate-Elektrode, die über eine Gate-Isolierschicht in den Gate-Graben eingebettet ist, beinhaltet; eine Source-Graben-Struktur, die einen Source-Graben mit einer zweiten Seitenwand und einer zweiten Bodenwand beinhaltet und in einem Abstand vom Gate-Graben in der ersten Hauptfläche der Halbleiterschicht gebildet ist, eine in den Source-Graben eingebettete Source-Elektrode und einen Bettungsbereich eines zweiten Leitfähigkeitstyps, der in einem Bereich der Halbleiterschicht entlang des Source-Grabens gebildet ist; einen Körperbereich des zweiten Leitfähigkeitstyps, der in einem Bereich eines Oberflächenschichtabschnitts der ersten Hauptfläche der Halbleiterschicht zwischen dem Gate-Graben und dem Source-Graben gebildet ist; einen Source-Bereich des ersten Leitfähigkeitstyps, der in einem Oberflächenschichtabschnitt des Körperbereichs gebildet ist; und eine Drain-Elektrode, die mit der zweiten Hauptfläche der Halbleiterschicht verbunden ist; wobei die zweite Seitenwand des Source-Grabens einen ersten Wandabschnitt beinhaltet, der an der ersten Hauptflächenseite der Halbleiterschicht in Bezug auf die erste Bodenwand des Gate-Grabens positioniert ist, und einen zweiten Wandabschnitt, der an der zweiten Hauptflächenseite der Halbleiterschicht in Bezug auf die erste Bodenwand des Gate-Grabens positioniert ist, und der Bettungsbereich einen ersten Bereich beinhaltet, der entlang des ersten Wandabschnitts der zweiten Seitenwand des Source-Grabens ausgebildet ist, und einen zweiten Bereich, der entlang des zweiten Wandabschnitts der zweiten Seitenwand des Source-Grabens ausgebildet ist und eine Länge aufweist, die größer als eine Länge des ersten Bereichs in Bezug auf eine Dickenrichtung der Halbleiterschicht ist.
DE212018000102.2U 2017-05-17 2018-05-17 Halbleitervorrichtung Active DE212018000102U1 (de)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2017-098423 2017-05-17
JP2017098423 2017-05-17
JP2018042133 2018-03-08
JP2018-042133 2018-03-08
JP2018-094956 2018-05-16
JP2018094956A JP7201336B2 (ja) 2017-05-17 2018-05-16 半導体装置
JP2018094957A JP7280666B2 (ja) 2017-05-17 2018-05-16 半導体装置およびその製造方法
JP2018-094957 2018-05-16
PCT/JP2018/019137 WO2018212282A1 (ja) 2017-05-17 2018-05-17 半導体装置

Publications (1)

Publication Number Publication Date
DE212018000102U1 true DE212018000102U1 (de) 2019-08-05

Family

ID=64273873

Family Applications (1)

Application Number Title Priority Date Filing Date
DE212018000102.2U Active DE212018000102U1 (de) 2017-05-17 2018-05-17 Halbleitervorrichtung

Country Status (3)

Country Link
US (1) US20230187486A1 (de)
DE (1) DE212018000102U1 (de)
WO (1) WO2018212282A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022122870A1 (de) * 2020-12-11 2022-06-16 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum herstellen desselben

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6984347B2 (ja) * 2017-11-24 2021-12-17 富士電機株式会社 半導体装置
JP6735950B1 (ja) * 2019-07-23 2020-08-05 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP7331783B2 (ja) * 2020-05-29 2023-08-23 豊田合成株式会社 半導体装置の製造方法
JP2022106161A (ja) * 2021-01-06 2022-07-19 国立研究開発法人産業技術総合研究所 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030589A1 (ja) 2012-08-20 2014-02-27 ローム株式会社 半導体装置
JP2017098423A (ja) 2015-11-25 2017-06-01 公益財団法人電磁材料研究所 透光性磁性体
JP2018042133A (ja) 2016-09-08 2018-03-15 Ｎｅｃプラットフォームズ株式会社 通信装置、情報処理装置および通信制御方法
JP2018094957A (ja) 2016-12-08 2018-06-21 公益財団法人鉄道総合技術研究所 乗降システム
JP2018094956A (ja) 2016-12-08 2018-06-21 公益財団法人鉄道総合技術研究所 移動体連結装置及び移動体連結方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008039459A1 (en) * 2006-09-27 2008-04-03 Maxpower Semiconductor, Inc. Power mosfet with recessed field plate
JP6092749B2 (ja) * 2013-10-17 2017-03-08 新電元工業株式会社 半導体装置及び半導体装置の製造方法
JP6478884B2 (ja) * 2015-09-11 2019-03-06 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014030589A1 (ja) 2012-08-20 2014-02-27 ローム株式会社 半導体装置
JP2017098423A (ja) 2015-11-25 2017-06-01 公益財団法人電磁材料研究所 透光性磁性体
JP2018042133A (ja) 2016-09-08 2018-03-15 Ｎｅｃプラットフォームズ株式会社 通信装置、情報処理装置および通信制御方法
JP2018094957A (ja) 2016-12-08 2018-06-21 公益財団法人鉄道総合技術研究所 乗降システム
JP2018094956A (ja) 2016-12-08 2018-06-21 公益財団法人鉄道総合技術研究所 移動体連結装置及び移動体連結方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022122870A1 (de) * 2020-12-11 2022-06-16 Robert Bosch Gmbh Vertikaler feldeffekttransistor und verfahren zum herstellen desselben

Also Published As

Publication number Publication date
US20230187486A1 (en) 2023-06-15
WO2018212282A1 (ja) 2018-11-22

Similar Documents

Publication Publication Date Title
DE112018003104T5 (de) Halbleitervorrichtung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE212018000102U1 (de) Halbleitervorrichtung
DE112015004374B4 (de) Halbleitervorrichtung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
JP2019161200A5 (de)
DE212019000104U1 (de) SiC-Halbleitervorrichtung
DE102015101762B4 (de) Halbleitervorrichtung, verfahren zum herstellen derselben und igbt mit einer mit einer fremdstoffzone verbundenen emitterelektrode
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE10297177T5 (de) Graben-FET mit selbstausgerichteter Source und selbstausgerichtetem Kontakt
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102012103388B4 (de) Lateraltransistor mit hoher Elektronenbeweglichkeit
DE112020005904T5 (de) Ill-NITRID-TRANSISTOR MIT MODIFIZIERTER DRAIN-ZUGRIFFSREGION
DE212020000485U1 (de) SiC-Halbleiterbauteil
DE212020000619U1 (de) Halbleiterbauteil
DE112018001442T5 (de) Halbleitervorrichtung
DE112019001691T5 (de) Halbleiterbauteil
DE212018000096U1 (de) Halbleitervorrichtung
DE212019000118U1 (de) SiC-Halbleitervorrichtung
DE112019004031T5 (de) SiC-HALBLEITERBAUTEIL
DE102019109368A1 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren
DE102014116078A1 (de) Halbleitervorrichtung und verfahren zum herstellen dieser
DE102018123164B3 (de) Halbleitervorrichtung, die eine graben-gatestruktur enthält, und herstellungsverfahren

Legal Events

Date Code Title Description
R207 Utility model specification
R150 Utility model maintained after payment of first maintenance fee after three years
R151 Utility model maintained after payment of second maintenance fee after six years