DE19913375B4 - Verfahren zur Herstellung einer MOS-Transistorstruktur - Google Patents

Verfahren zur Herstellung einer MOS-Transistorstruktur Download PDF

Info

Publication number
DE19913375B4
DE19913375B4 DE19913375A DE19913375A DE19913375B4 DE 19913375 B4 DE19913375 B4 DE 19913375B4 DE 19913375 A DE19913375 A DE 19913375A DE 19913375 A DE19913375 A DE 19913375A DE 19913375 B4 DE19913375 B4 DE 19913375B4
Authority
DE
Germany
Prior art keywords
layer
trench
drift region
region
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19913375A
Other languages
English (en)
Other versions
DE19913375A1 (de
Inventor
Franz Dr. Hirler
Wolfgang Dr. Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19913375A priority Critical patent/DE19913375B4/de
Priority to EP00920348A priority patent/EP1145324A3/de
Priority to US09/701,291 priority patent/US6465843B1/en
Priority to JP2000607274A priority patent/JP2002540603A/ja
Priority to PCT/DE2000/000621 priority patent/WO2000057481A2/de
Publication of DE19913375A1 publication Critical patent/DE19913375A1/de
Application granted granted Critical
Publication of DE19913375B4 publication Critical patent/DE19913375B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung einer MOS-Transistorstruktur, mit den Schritten
– Bereitstellen einer hochdotierten Substratschicht (2) ersten Leitungstyps,
– epitaktisches Aufwachsen einer Bodyschicht (9) zweiten Leitungstyps,
– Bilden einer Sourceregion (10) in der Bodyschicht (9),
– Strukturieren eines Grabens (14) in die Bodyschicht (9), der an die Sourceregion (10) angrenzt,
– Implantieren von Dotiermaterial ersten Leitungstyps durch den Boden des Grabens (14) in die Bodyschicht (9) vor oder nach Bildung einer Gateoxidschicht (4), die den Graben (14) auskleidet, so daß eine Driftregion (6) in lateraler Richtung benachbart zu Bodyregionen (9) entsteht, die sich vom Boden des Grabens (14) bis zur hochdotierten Substratschicht (2) erstreckt, wobei die Dotierungskonzentration der Bodyregionen (9) und der Driftregion (6) so eingestellt werden, daß das Integral der Dotierungskonzentration in der Driftregion (6) in lateraler Richtung zwischen zwei benachbarten Bodyregionen (9) kleiner oder gleich ist wie das Integral der Dotierungskonzentration der Bodyregionen (9) in...

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer MOS-Transistorstruktur mit einer Trench-Gate-Elektrode und einem verringerten Einschaltwiderstand. Es ist ein wichtiges Ziel bei der Entwicklung von MOS-Transistorstrukturen, insbesondere für Leistungstransistoren, eine Verringerung des spezifischen Einschaltwiderstandes der Transistorstruktur zu erreichen. Damit kann einerseits die statische Verlustleistung minimiert werden, andererseits lassen sich höhere Stromdichten erreichen, wodurch kleinere und billigere Halbleiterbauelemente für den gleichen Gesamtstrom verwendet werden können.
  • Eine bekannte Methode, den spezifischen Einschaltwiderstand zu verringern, besteht darin, statt einer Planaren Transistorstruktur eine Transistorstruktur zu verwenden, die eine Trench-Gate-Elektrode aufweist. Der Nachteil solcher Transistorstrukturen ist jedoch das Auftreten von elektrischen Feldspitzen in der Nähe des Gateoxides der Trench-Elektroden, welche bei zu hohen Source-Drain-Spannungen durch Avalanche im angrenzenden Silizium und Injektion von heißen Ladungsträgern das Gateoxid schädigen und zu einer Zerstörung des Bauelementes führen. Eine aus dem Stand der Technik bekannte Abhilfe für dieses Problem ist eine Ausdehnung der Bodyregion bis unter die Trench-Gate-Elektrode in die Transistorstruktur hinein. Eine solche Anordnung ist in 1 dargestellt und ist beispielsweise aus WO 98/04 004 A1 oder aus US 5 525 821 A entnehmbar. Dabei kann auch vorgesehen sein, daß, wie in 1 dargestellt, in der Bodyregion eine Tiefdiffusion 8 mit höherer Dotierungskonzentration vorgesehen ist, so daß ein Avalanchedurchbruch im Bereich dieser Tiefdiffusion 8 erfolgt. Nachteil dieser Transistorstruktur ist jedoch, daß gerade eine solche Tiefdiffusion eine große laterale Ausdehnung auf weist, die einer Verkleinerung der Transistorstrukturen zur Reduzierung des spezifischen Einschaltwiderstandes entgegenwirkt.
  • Eine weitere Möglichkeit zur Verringerung des Einschaltwiderstandes ist in US 5 216 275 A beschrieben. Dort wird ein Kompensationsprinzip angewandt, um im Sperrfall eine weitgehend intrinsische Schicht zu erzeugen, im eingeschalteten Fall jedoch eine Schicht hoher Leitfähigkeit. Dazu wird statt einer Driftregion eine Schicht lateral alternierender n- und p-Regionen vorgesehen, deren Ladungen sich im Sperrfall weitgehend aufheben.
  • Hierzu ist jedoch nötig, neben einer Substratschicht, einer Bodyregion, einer Sourceregion und einer Gate-Elektrode eine separate, speziell strukturierte Schicht als Driftregion zu schaffen, die den baulichen Aufwand der Transistoranordnung erhöht.
  • Die JP 11-26 758 A beschreibt ein Verfahren zur Herstellung eines Trench-MOSFET. Bei diesem Verfahren werden in einer p-dotierten Halbleiterschicht, die die spätere Body-Zone bildet, Gräben erzeugt. Die Gräben enden oberhalb eines Halbleitersubstrats, das die spätere Drain-Zone bildet. Über die Gräben werden n-Dotierstoffe in den durch die Halbleiterschicht und das Halbleitersubstrat gebildeten Halbleiterkörper eingebracht, wodurch stark n-dotierte Halbleiterzonen erzeugt werden. Diese Halbleiterzonen dienen dazu, diejenigen Abschnitte der Body-Zone, in denen sich bei leitend angesteuertem Bauelement ein leitender Kanal ausbildet, niederohmig an die durch das Halbleitersubstrat gebildete Drain-Zone anzuschließen.
  • Die US 5 637 898 A beschreibt einen Trenchtransistor mit einer Feldelektrode, die dielektrisch gegenüber einer Driftzone des Transistors isoliert ist und die durch einen Abschnitt der Gate-Elektrode gebildet ist.
  • Die US 5 122 474 A beschreibt ein Verfahren zur Herstellung einer CMOS-Halbleiterbauelementstruktur.
  • Die WO 97/29 518 A1 beschreibt einen vertikalen Leistungstransistor, der nach dem Kompensationsprinzip funktioniert. Dieser Leistungstransistor weist eine Driftzone auf, in der komplementär zueinander dotierte Halbleiterzonen angeordnet sind, die sich bei sperrendem Bauelement gegenseitig ausräumen.
  • Die JP 06-021 468 A beschreibt ein Verfahren zur Herstellung eines Trenchtransistors. Bei diesem Verfahren werden Gräben in einer p-dotierten Halbleiterschicht, die die spätere Body-Zone bildet, erzeugt. Diese Gräben enden noch oberhalb einer n-dotierten Halbleiterschicht, die unterhalb der p-dotierten Halbleiterschicht angeordnet ist und die die spätere Driftzone des Transistors bildet. Nach Herstellen der Gräben werden n-dotierte Dotierstoffatome über den Boden der Gräben in die p-dotierte Halbleiterschicht eingebracht, um die p-dotierte Schicht in diesem Bereich umzudotieren und dadurch die spätere Driftzone an die Gräben anzuschließen.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung einer MOS-Transistorstruktur mit einer Trench-Gate-Elektrode bereitzustellen, das einfach durchführbar ist.
  • Diese Aufgabe wird gelöst durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 und 2.
  • Die durch dieses Verfahren hergestellten MOS-Transistorstrukturen weisen jeweils eine hochdotierte Substratschicht ersten Leitungstyps auf, die eine erste Oberfläche der Transistorstruktur definiert. Auf dieser erste Oberfläche ist entweder direkt eine Drain-Metallisierung vorgesehen, oder es kann im Fall eines IGBT in diesem Bereich noch eine Anodenzone vorgesehen sein, auf der dann die entsprechende Metallisierung aufgebracht ist.
  • Von einer zweiten Oberfläche der Transistorstruktur aus erstreckt sich eine Bodyregion zweiten Leitungstyps in die Transistorstruktur. In diese Bodyregion ist eine Sourceregion ersten Leitungstyps eingebettet, die sich ebenfalls von der zweiten Oberfläche aus in die Bodyregion erstreckt.
  • Weiterhin erstreckt sich von der zweiten Oberfläche der Transistorstruktur aus eine Gate-Elektrode in die Transistorstruktur, die in einem Graben angeordnet ist, der mit einem Gateoxid ausgekleidet ist. Der Graben weist dabei eine Tiefe auf, die geringer ist als die Tiefe der Bodyregion.
  • Schließlich ist eine Driftregion ersten Leitungstyps vorgesehen, die an den Boden des Grabens angrenzt, und die sich bis zur Substratschicht erstreckt. Diese Driftregion kann dabei insbesondere im Bereich der hochdotierten Substratschicht eine laterale Ausdehnung aufweisen, die größer ist als die laterale Ausdehnung des Grabens der Gate-Elektrode.
  • Es ist vorgesehen, daß das Integral der Dotierungskonzentration der Bodyregion in lateraler Richtung zwischen zwei benachbarten Driftregionen größer oder gleich ist wie das Integral der Dotierungskonzentration in einer Driftregion in derselben lateralen Richtung. Hierdurch wird ein Avalanchedurchbruch im Bereich der Trench-Gate-Elektrode verhindert, wobei gleichzeitig eine Struktur bereitgestellt wird, deren Strukturgröße weitgehend frei variiert werden kann. Einer Verkleinerung der Transistorstrukturen stehen praktisch keine Hindernisse entgegen, wodurch eine Erhöhung der Kanalweite pro Fläche und damit eine Verringerung des spezifischen Einschaltwiderstandes erzielt werden kann. Außerdem ist eine höhere Dotierung der Bodyregion sowie der Driftregion möglich, da sich die beiden Gebiete im Sperrfall weitgehend gegenseitig ausräumen und somit ein weitgehend intrinsisches Gebiet entsteht, das effektiv Sperrspannungen aufnehmen kann.
  • Im Durchlaßfall jedoch kommt die erhöhte Dotierungskonzentration zum Tragen, die in einer höheren Leitfähigkeit resultiert. Dies gilt insbesondere, wenn das Integral der Dotierungskonzentration der Bodyregion in lateraler Richtung gleich dem Integral der Dotierungskonzentration in der angrenzenden Driftregion in derselben lateralen Richtung ist. Hierbei wird eine praktisch komplette gegenseitige Ausräumung der beiden Gebiete im Sperrfall erreicht. Wird dagegen das Integral der Dotierungskonzentration der Bodyregion größer gewählt als das Integral der Dotierungskonzentration in der Driftregion, so verbleibt im Sperrfall ein Rest an Ladungsträgern in der Bodyregion, wodurch sichergestellt werden kann, daß ein möglicher Avalanchedurchbruch im Bereich der Bodyregion und nicht im Bereich der Trench-Gate-Elektrode erfolgt.
  • Die vorliegende Transistorstruktur ist damit wesentlich einfacher aufgebaut als die Struktur aus dem Stand der Technik, speziell als die Struktur aus US 5 216 275 A , bei der noch eine zusätzliche Strukturierung der Driftregion notwendig ist. Dies wird im Fall der vorliegenden Erfindung durch eine vorteilhafte Anpassung der Bodyregion selbst vermieden.
  • In einer bevorzugten Ausführungsform wird vorgesehen, daß das Integral der Dotierungskonzentration in der Bodyregion in lateraler Richtung maximal 2 × 1012 cm–2 beträgt. Dieser Wert liegt in der Regel im Bereich knapp unterhalb der Durchbruchsladung, d. h. derjenigen Ladung in der entsprechenden Bodyregion, bei der ein Durchbruch am pn-Übergang zur angrenzenden Driftregion erfolgen würde, bevor das Gebiet komplett ausgeräumt werden kann. Um einen solchen Durchbruch zu vermeiden, wird die Dotierungskonzentration entsprechend kleiner gewählt.
  • Es kann vorgesehen sein, daß die Bodyregion durch eine Epitaxieschicht gebildet wird. Die Driftregion kann dann beispielsweise durch Implantationsschritte, Diffusionsschritte oder Auffüllen von zuvor gebildeten Gräben mit Halbleitermaterial erfolgen. Hierzu wird auf die nachfolgende Beschreibung verschiedener Herstellungsmöglichkeiten verwiesen. Die-Herstellung dotierter Gebiete mittels Auffüllen von Gräben ist prinzipiell aus US 5 216 275 A bekannt.
  • Um beispielsweise die Einsatzspannung im Kanalbereich unabhängig von der Gesamtladung der Bodyregion gestalten zu können, kann vorgesehen sein, daß die Dotierungskonzentration der Bodyregion einen Gradienten aufweist. Es kann dabei ein Gradient in lateraler Richtung und/oder ein Gradient in vertikaler Richtung in der Bodyregion vorgesehen werden.
  • Bei dem erfindungsgemäßen Verfahren zur Herstellung einer MOS-Transistorstruktur werden folgende Schritte durchgeführt:
    Bereitstellen einer hochdotierten Substratschicht ersten Leitungstyps,
    epitaktisches Aufwachsen einer Bodyschicht zweiten Leitungstyps,
    Bilden einer Sourceregion in der Bodyschicht,
    Strukturieren eines Grabens in die Bodyschicht, der an die Sourceregion angrenzt,
    Implantieren von Dotiermaterial ersten Leitungstyps durch den Boden des Grabens in die Bodyschicht vor oder nach Bildung einer Gateoxidschicht, die den Graben auskleidet,
    Auffüllen des Grabens mit einer Gate-Elektrode.
  • Es erfolgt somit ein epitaktisches Aufwachsen einer Bodyschicht direkt auf der hochdotierten Substratschicht, ohne daß zwischen diesen beiden Schichten noch eine Driftregion vorgesehen wäre. Es kann dabei in einer bevorzugten Ausführungsform während des Aufwachsens eine Variation der Dotierungskonzentration der Bodyschicht erfolgen. Die Bildung einer Driftregion erfolgt erst nach dem Strukturieren von Gate-Gräben in die Bodyschicht. Das Dotiermaterial wird dabei so in die Bodyschicht implantiert, daß eine Driftregion entsteht, die vom Boden des Gate-Grabens bis zur hochdotierten Substratschicht reicht. Dies kann durch entsprechende Wahl der Geometrie und der Implantationsparameter erfolgen, oder durch eine nach der Implantation durchgeführte Ausdiffusion des Dotiermaterials bis zur hochdotierten Substratschicht. Es können auch alternativ mehrere Implantationsschritte mit unterschiedlicher Implantationsenergie durchgeführt werden, um eine Driftregion der gewünschten Ausdehnung bis zur hochdotierten Substratschicht herzustellen.
  • Der Gate-Graben kann so in die Bodyschicht strukturiert werden, daß er unmittelbar an eine Sourceregion angrenzt. Es kann aber auch vorgesehen werden, daß der Graben durch eine Sourceregion in die Bodyschicht strukturiert wird, so daß sich automatisch ein Angrenzen des Grabens an die Sourceregion sowie die Bodyschicht ergibt.
  • Bei einem weiteren zur Veranschaulichung dienenden Verfahren wird eine MOS-Transistorstruktur in einer Aufbautechnik hergestellt. Es erfolgt dabei:
    Bereitstellen einer hochdotierten Substratschicht ersten Leitungstyps,
    Bildung von Bodyregionen und Driftregionen durch wiederholtes epitaktisches Aufwachsen einer dotierten Teilschicht ersten oder zweiten Leitungstyps, wobei jeweils nach dem Aufwachsen der Teilschicht Bereiche des entgegengesetzten Leitungstyps in der Teilschicht zur Bildung säulenförmiger Strukturen erzeugt werden,
    Bilden von Sourceregionen in den Bodyregionen,
    Strukturieren von Gräben in den Driftregionen, die an mindestens eine Bodyregion und eine Sourceregion angrenzen, Auskleiden der Gräben mit einem Gateoxid und Auffüllen der Gräben mit einer Gateelektrode.
  • Es kann dabei vorgesehen sein, daß die Bildung der beschriebenen säulenförmigen Strukturen bereits mit dem Aufwachsen der ersten Teilschicht erfolgt. Es kann jedoch auch vorgesehen sein, daß zunächst eine oder mehrere Teilschichten zur Bildung einer weiteren Driftregion auf die hochdotierte Substratschicht aufgewachsen werden. Erst bei dem Aufwachsen späterer Teilschichten erfolgt dann die Bildung der säulenförmigen Strukturen durch die Vorsehung der entsprechenden Bereiche entgegengesetzten Leitungstyps in den Teilschichten. In diesem Fall weist somit bei der kompletten Struktur die Bodyregion einen gewissen Abstand von der hochdotierten Substratschicht auf, wobei die beiden Gebiete durch eine Driftregion voneinander getrennt sind.
  • Dieses Verfahren ist zwar durch die Notwendigkeit eines wiederholten Aufwachsen von Teilschichten sowie die Einbringung von dotierten Bereichen in die Teilschichten etwas aufwendiger als das erste Verfahren. Andererseits kann eine exaktere Dotierung der unterschiedlichen Bereiche, d. h. der Bodyregion und der Driftregion, sowie deren Lage und Ausdehnung in der Transistorstruktur eingestellt werden.
  • Das erste erfindungsgemäße Verfahren weist dagegen den Vorteil auf, daß durch das epitaktische Aufwachsen die Bodyschicht mit einer relativ genau definierten Dotierungskonzentration entsprechend den gewünschten Vorgaben erzeugt werden kann, wobei die Driftregion dann durch einen einzigen, bzw. durch mehrere, direkt aufeinanderfolgende Implantationsschritte, ggf. mit nachfolgender Ausdiffusion, erzeugt werden kann.
  • Ein weiteres zur Veranschaulichung dienendes Verfahren zur Herstellung einer MOS-Transistorstruktur weist folgende Schritte auf:
    Bereitstellen einer hochdotierten Substratschicht ersten Leitungstyps,
    Bereitstellen einer Bodyschicht zweiten Leitungstyps auf der hochdotierten Substratschicht,
    Bildung von Gräben in der Bodyschicht,
    Auffüllen der Gräben mit dotiertem Halbleitermaterial ersten Leitungstyps,
    Rückätzen des dotierten Halbleitermaterials auf der Oberfläche der Transistorstruktur bis zur Bodyschicht, so daß Driftregionen ersten Leitungstyps und Bodyregionen zweiten Leitungstyps an die Oberfläche grenzen,
    Bilden von Sourceregionen in den Bodyregionen,
    Strukturieren von Gräben in die Driftregionen, wobei die Gräben an mindestens eine Bodyregion und eine Sourceregion angrenzen,
    Auskleiden der Gräben mit einer Gateoxidschicht,
    Auffüllen der Gräben mit einer Gate-Elektrode.
  • Es kann somit die Bodyregion beispielsweise dadurch erzeugt werden, daß eine Epitaxieschicht mit einer Dotierung entsprechenden Leitungstyps auf der hochdotierten Substratschicht, oder ggf. auf einer Driftregion, die auf der hochdotierten Substratschicht bereitgestellt wurde, aufgewachsen wird. Die Driftregion wird dann durch Strukturieren von Gräben sowie deren Auffüllen mit Halbleitermaterial gebildet. Anschließend kann die Bildung der Gate-Gräben beispielsweise mit derselben Maske erfolgen, mit der die Gräben für die Driftregion erzeugt wurden, soweit die Toleranzen für ein erneutes Aufbringen dieser gemeinsamen Maske dies erlauben. Es kann somit im Idealfall eine zusätzliche Maske für die Strukturierung der Gate-Gräben eingespart werden.
  • Bei jedem der beschriebenen erfindungsgemäßen Verfahren kann vorgesehen werden, daß die Dotierungskonzentration der Bodyregionen und der Driftregionen so eingestellt wird, daß das Integral der Dotierungskonzentration in einer Driftregion in lateraler Richtung zwischen zwei benachbarten Bodyregionen kleiner oder gleich ist als das Integral der Dotierungskonzentration der Bodyregion in derselben lateralen Richtung. Hierdurch kann, wie bereits beschrieben, eine gegenseitige Ausräumung der Gebiete und damit eine erhöhte Spannungsaufnahme und Leitfähigkeit der Gebiete erzielt werden, wobei gleichzeitig ein möglicher Avalanchedurchbruch auf den Bereich der Bodyregion beschränkt werden kann. Es wird dabei bevorzugt das Integral der Dotierungskonzentration in einer Bodyregion in lateraler Richtung auf maximal 2 × 1012 cm–2 beschränkt.
  • Darüber hinaus kann bei jedem der erfindungsgemäßen Verfahren vorgesehen werden, daß die Dotierungskonzentration der Bodyregionen so eingestellt wird, daß diese einen Gradienten in vertikaler und/oder lateraler Richtung aufweisen.
  • Anhand der 1 bis 7 sowie der nachfolgenden Beschreibung werden spezielle Ausführungsbeispiele erläutert.
  • Es zeigen:
  • 1: Transistoranordnung mit Tiefdiffusion in der Bodyregion nach dem Stand der Technik.
  • 2: Transistoranordnung mit einer Epitaxieschicht als Bodyschicht und implantierten Driftregionen unter den Gate-Gräben.
  • 3: Schematische Darstellung einer Transistoranordnung mit Bodyregionen, die bis zur hochdotierten Substratschicht reichen.
  • 4: Anordnung nach 3, wobei zwischen den Bodyregionen und der Substratschicht eine Driftregion vorgesehen ist.
  • 5: Darstellung der Herstellungsschritte einer Transistorstruktur mit Implantation von Dotiermaterial durch den Boden der Gate-Gräben.
  • 6: Herstellung einer MOS-Transistoranordnung durch Auffüllen von Gräben in einer Bodyschicht mit Halbleitermaterial entgegengesetzten Leitungstyps.
  • 7: Herstellung einer Transistoranordnung in Aufbautechnik durch sukzessives Aufwachsen von Teilschichten und Einbringen von Dotiermaterial entgegengesetzten Leitungstyps in die Teilschichten.
  • Wie bereits erläutert, zeigt 1 eine MOS-Transistoranordnung nach dem Stand der Technik. Dabei definiert eine hochdotierte n+-Substratschicht 2 eine erste Oberfläche 21 der Transistoranordnung. Auf diese erste Oberfläche 21 ist eine Drain-Metallisierung 1 aufgebracht. Über der hochdotierten Substratschicht 2 ist eine n–-Driftregion 6 angeordnet. An diese Driftregion 6 grenzt eine p-Bodyregion 9 an, das eine hochdotierte p+-Tiefdiffusion 8 aufweist. In die Bodyregion 9 sind n+-Sourceregionen 10 eindiffundiert. Die Bodyregion 9 und die Sourceregionen 10 erstrecken sich von einer zweiten Oberfläche 3 der MOS-Transistoranordnung in die Transistorstruktur. Ebenso erstrecken sich Gateelektroden 5, die von einem Gateoxid 4 umgeben und in einem Gate-Graben angeordnet sind, von der zweiten Oberfläche 3 aus in die Transistorstruktur. Eine Oxidschicht 12 überdeckt die Gateelektroden 5 und Teile der Sourceregionen 10. Eine Metallisierung 13 dient zur Kontaktierung der Sourceregionen 10 sowie der Bodyregion 9.
  • 2 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Transistorstruktur, wobei die Bodyregion 9 durch eine Epitaxieschicht gebildet wird. Diese kann, wie in 2 dargestellt, bezüglich ihrer Dotierungskonzentration einen Gradienten aufweisen. So wird ein unterer Bereich der Bodyschicht gebildet, der eine p–-Dotierung aufweist, sowie ein oberer Bereich 7 der Bodyschicht, der eine höhere, p-Dotierung aufweist, die dazu dient, die Einsatzspannung im Kanalbereich der Transistorstruktur einzustellen. Die Bodyschicht 9 grenzt direkt an die hochdotierte n+-Substratschicht 2 an. Die n–-Driftregion 6 wird lediglich durch implantierte Gebiete unterhalb der Gate-Elektrode 5 gebildet. Die Dotierungskonzentration der Bodyschicht 9 sowie der Driftregion 6 werden dabei so eingestellt, daß das laterale Integral der Dotierungskonzentration der Bodyschicht 9 zwischen zwei Driftregionen 6 größer oder gleich dem Integral der Dotierungskonzentration in einer Driftregion 6 in derselben lateralen Richtung ist. Das Integral der Dotierungskonzentration beträgt dabei maximal 2 × 1012 cm–2.
  • In 3 und 4 sind schematisch zwei Anordnungsmöglichkeiten für die Driftregionen 6 sowie die Bodyregionen 9 dargestellt. Wie 3 zeigt, können die Bodyregionen bis zur hochdotierten n+-Substratschicht 2 reichen und somit direkt an diese angrenzen. Es ist aber auch, wie in 4 dargestellt, möglich, daß die Bodyregionen 9 nicht ganz bis zur hochdotierten Substratschicht 2 reichen, sondern daß sich die n–-Driftregion 6 einerseits unter die Gate-Elektroden 5 erstreckt, andererseits auch zwischen den Bodyregionen 9 und der hochdotierten Substratschicht 2 angeordnet ist. Durch die gestrichelten Linien in der Driftregion 6 soll angedeutet werden, daß die Bereiche unter den Gate-Elektroden 5 sowie zwischen den Bodyregionen 9 und der hochdotierten Substratschicht 2 in der Regel ein weitgehend einheitliche Dotierung aufweisen. Es kann jedoch auch vorgesehen sein, daß zur besseren Gewährleistung einer gegenseitigen Ausräumung der Driftregion 6 und der Bodyregionen 9 in der Driftregion unter den Gate-Elektroden eine etwas andere Dotierungskonzentration gewählt wird als in demjenigen Bereich, der an die hochdotierte Substratschicht angrenzt.
  • 5 zeigt in Teilschritten a bis d die Herstellung einer Transistorstruktur, wobei die Bildung der Driftregion 6 unter den Gate-Elektroden 5 durch eine Implantation von Dotiermaterial durch den Boden der Gate-Gräben 14 erfolgt. Hierfür wird zunächst, wie 5a zeigt, auf einer hochdotierten n+-Substratschicht 2 eine p-Bodyschicht 9 bereitgestellt. Es kann dabei auch, wie 5a zeigt, vorgesehen werden, daß zwischen der Bodyschicht 9 und der Substratschicht 2 bereits eine erste Driftregion 6 angeordnet wird. Es kann auch bereits in diesem Schritt die Bildung von n+-Sourceregionen 10 im Bereich der zweiten Oberfläche 3 der Transistorstruktur erfolgen.
  • Anschließend erfolgt die Strukturierung von Gate-Gräben 14 in die p-Bodyschicht 9. Die nicht zu strukturierenden Bereiche der Bodyschicht werden dabei durch eine Maske, beispielsweise aus einer Oxidschicht 16 und einer Nitridschicht 15 abgedeckt. Anschließend erfolgt die Implantation von n-Dotiermaterial durch die Böden der Gate-Gräben 14 in die p-Bodyschicht 9. Es bilden sich, wie 5c zeigt, somit n-dotierte Bereiche 17 in der p-Bodyschicht 9. Je nach Art der Implantation können diese n-Bereiche 17 bereits bis zur Driftregion 6 reichen. Es kann jedoch auch vorgesehen werden, daß eine Ausdehnung der n-Gebiete 17 durch einen nachgeschalteten Diffusionsschritt erfolgt. Die solchermaßen vergrößerten n-Gebiete 17 gehen dann, wie 5d zeigt, in die unter der p-Bodyschicht 9 angeordnete Driftregion 6 über.
  • Anschließend kann zur Vervollständigung der Transistorstruktur ein Auffüllen der Gate-Gräben mit einem Gateoxid 4 sowie einer Gate-Elektrode 5 erfolgen. Schließlich wird die Oxidschicht 12 über der Gate-Elektrode sowie die Metallisierung 13 über den Sourceregionen 10 und der Bodyschicht 9 angeordnet.
  • Wie 5d deutlich zeigt, kann durch eine Implantation und ggf. eine nachfolgende Ausdiffusion erreicht werden, daß die zunächst durchgehende Bodyschicht 9 in einzelne, voneinander getrennte Bodyregionen 9 unterteilt wird. Hierzu ist nicht notwendig das Vorhandensein einer Driftregion 6 zwischen der Bodyschicht 9 und der hochdotierten Substratschicht 2 notwendig, wie die Darstellung in 2 zeigt. Hier wird die Trennung der Bodyschicht in einzelne Bodyregionen 9 allein durch die Implantation einer Driftregion 6 unter die Gate-Elektrode 5 erreicht.
  • 6, in der ein zur Veranschaulichung dienendes Verfahren dargestellt ist, zeigt in den Schritten a bis e die Herstellung einer Transistoranordnung durch Auffüllen von Gräben mit Halbleitermaterial. Hierzu wird, analog zur 5a, zunächst eine hochdotierte Substratschicht 2, eine Driftregion 6, sowie eine darüber angeordnete p-Bodyschicht 9, ggf. bereits Source-Regionen 10 vorgesehen. Auf die Vorsehung einer n-Driftregion 6 gemäß 6a kann jedoch auch verzichtet werden.
  • Gemäß 6b werden zunächst Gräben 18 in die p-Bodyschicht 9 strukturiert, so daß eine Unterteilung der Bodyschicht 9 in einzelne Bodyregionen 9 erfolgt. Hierzu kann eine Maske aus Siliziumoxid 16 und Siliziumnitrid 15 Anwendung finden. Anschließend erfolgt ein Auffüllen der Gräben 18 mit n-dotiertem Halbleitermaterial 19, das die Gräben 18 vollstän dig auskleidet und auch die Oberfläche 3 der – Transistorstruktur bedeckt. Das Halbleitermaterial 19 wird im Bereich der Oberfläche 3 soweit zurückgeätzt, daß die Bodyregionen 9 wieder an die Oberfläche 3 treten.
  • Anschließend erfolgt die Strukturierung von Gate-Gräben 14 in die Driftregionen 6 zwischen den Bodyregionen 9, wobei die Gate-Gräben 14 eine geringere Tiefe aufweisen als die Gräben 19, die zuvor zur Bildung der Driftregionen 6 zwischen den Bodyregionen 9 strukturiert wurden. Zur Bildung der Gate-Gräben kann idealerweise dieselbe Maske verwendet werden, die bereits zuvor zur Bildung der Gräben 19 verwendet wurde.
  • 6e zeigt die fertige Transistorstruktur nach Auffüllen der Gate-Gräben 14 mit einem Gateoxid 4 und einer Gate-Elektrode 5, sowie nach Anbringen der Oxidschicht 12 und der Metallisierung 13.
  • 7, in der ein zur Veranschaulichung dienendes Verfahren dargestellt ist, zeigt in den Schritten a bis d die Herstellung einer Transistorordnung in einer Aufbautechnik, wobei sukzessive Epitaxie-Teilschichten 20 auf eine hochdotierte Substratschicht 2 aufgewachsen werden. 7e und 7f zeigen eine Alternative zu den 7a und 7c.
  • Gemäß 7a werden auf einer hochdotierten n+-Substratschicht 2 nacheinander mehrere p-Epitaxie-Teilschichten 20 aufgewachsen. Nach dem Aufwachsen einer jeden Teilschicht 20 erfolgt die Bildung von n-dotierten Gebieten 6 in den Teilschichten 20. Dies kann beispielsweise durch Implantation oder Diffusion erfolgen. Die n-dotierten Gebiete sind dabei so angeordnet, daß sie über mehrere Teilschichten 20 hinweg als säulenartige Gebilde durchgehende Driftregionen 6 bilden. Dabei werden automatisch zwischen diesen Driftregionen 6 p-Bodyregionen 9 gebildet, die ebenfalls eine säulenartige Struktur aufweisen. Eine solche Anordnung nach dem Aufwachsen aller Teilschichten 20 ist in 7b dargestellt. Die letzte der Teilschichten bildet dabei die zweite Oberfläche 3 der Transistorstruktur.
  • Wie 7c zeigt, erfolgt anschließend die Bildung von n+-Sourceregionen 10 in den p-Bodyregionen 9, sowie die Strukturierung von Gate-Gräben 14 in die Driftregionen 6, so daß die Gate-Gräben 14 jeweils an mindestens eine Sourceregion 10 sowie eine p-Bodyregion 9 angrenzen. Die Gate-Gräben 14 erstrecken sich dabei von der zweiten Oberfläche 3 der Transistorstruktur aus in die Transistorstruktur hinein, allerdings in eine geringere Tiefe, als die p- Bodyregionen 9. Schließlich erfolgt die Bildung eines Gate-Oxids 4 sowie einer Gate-Elektrode 5 in jedem der Gate-Gräben 14. Danach kann die übliche Anbringung der Oxidschicht 12 sowie einer Metallisierung 13 auf der Transistorstruktur erfolgen.
  • Als Alternative zu dem in 7a dargestellten Verfahren kann auch vorgesehen werden, daß als Teilschichten 20 n-dotierte Epitaxieschichten aufgewachsen werden. Dabei kann vorgesehen sein, daß zunächst einige Teilschichten auf der hochdotierten Substratschicht 2 erzeugt werden, in die jedoch keine p-dotierten Gebiete eindiffundiert werden. Es erfolgt somit die Bildung einer Driftregion über der n+-dotierten Substratschicht 2. Erst nach der Bildung einer gewissen Anzahl von n-dotierten Teilschichten erfolgt die Bildung von p-dotierten Gebieten 9 in den weiteren Teilschichten 20, wie 7e zeigt. Dabei werden die p-dotierten Gebiete 9 so angeordnet, daß sich säulenartige Gebilde ergeben, die p-Bodyregionen 9 darstellen. Diese Bodyregionen 9 sind durch n-Driftregionen 6, die ebenfalls eine säulenartige Struktur aufweisen, voneinander getrennt, wie aus 7f deutlich wird. Nach Abscheidung aller Teilschichten 20 und somit der Fertigstellung der säulenartigen Struktur erfolgt die Bildung der Sourceregionen 10 sowie die Strukturierung von Gate-Gräben 14 in die säulenartigen Driftregionen 6. Anschließend werden die weiteren Verfahrensschritte durchgeführt, die bereits im Zusammenhang mit der 7d erläutert wurden.
  • Bei jedem der beschriebenen Herstellungsverfahren kann entweder vorgesehen sein, daß einheitlich dotierte Bodyregionen 9 erzeugt werden. Es kann jedoch auch in den Bodyregionen 9 ein lateraler und/oder vertikaler Gradient der Dotierungskonzentration vorgesehen sein.

Claims (5)

  1. Verfahren zur Herstellung einer MOS-Transistorstruktur, mit den Schritten – Bereitstellen einer hochdotierten Substratschicht (2) ersten Leitungstyps, – epitaktisches Aufwachsen einer Bodyschicht (9) zweiten Leitungstyps, – Bilden einer Sourceregion (10) in der Bodyschicht (9), – Strukturieren eines Grabens (14) in die Bodyschicht (9), der an die Sourceregion (10) angrenzt, – Implantieren von Dotiermaterial ersten Leitungstyps durch den Boden des Grabens (14) in die Bodyschicht (9) vor oder nach Bildung einer Gateoxidschicht (4), die den Graben (14) auskleidet, so daß eine Driftregion (6) in lateraler Richtung benachbart zu Bodyregionen (9) entsteht, die sich vom Boden des Grabens (14) bis zur hochdotierten Substratschicht (2) erstreckt, wobei die Dotierungskonzentration der Bodyregionen (9) und der Driftregion (6) so eingestellt werden, daß das Integral der Dotierungskonzentration in der Driftregion (6) in lateraler Richtung zwischen zwei benachbarten Bodyregionen (9) kleiner oder gleich ist wie das Integral der Dotierungskonzentration der Bodyregionen (9) in derselben lateralen Richtung, – Auffüllen des Grabens (14) mit einer Gate-Elektrode (5).
  2. Verfahren zur Herstellung einer MOS-Transistorstruktur, mit den Schritten – Bereitstellen einer hochdotierten Substratschicht (2) ersten Leitungstyps, – Bereitstellen einer ersten Driftregion (6) auf der Substratschicht (2), – epitaktisches Aufwachsen einer dotierten Bodyschicht (9) zweiten Leitungstyps auf der ersten Driftregion (6), – Bilden einer Sourceregion (10) in der Bodyschicht (9), – Strukturieren eines Grabens (14) in die Bodyschicht (9), der an die Sourceregion (10) angrenzt, – Implantieren von Dotiermaterial ersten Leitungstyps durch den Boden des Grabens (14) in die Bodyschicht (9) vor oder nach Bildung einer Gateoxidschicht (4), die den Graben (14) auskleidet, so daß eine zweite Driftregion (6) in lateraler Richtung benachbart zu Bodyregionen (9) entsteht, die sich vom Boden des Grabens (14) bis zu der ersten Driftregion (6) erstreckt, wobei die Dotierungskonzentration der Bodyregionen (9) und der zweiten Driftregion (6) so eingestellt werden, daß das Integral der Dotierungskonzentration in der zweiten Driftregion (6) in lateraler Richtung zwischen zwei benachbarten Bodyregionen (9) kleiner oder gleich ist wie das Integral der Dotierungskonzentration der Bodyregionen (9) in derselben lateralen Richtung, – Auffüllen des Grabens (14) mit einer Gate-Elektrode (5).
  3. Verfahren nach Anspruch 1 oder 2, wobei eine Variation der Dotierungskonzentration der Bodyschicht (9) während des epitaktischen Aufwachsens erfolgt.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Implantieren mehrere Implantationsschritte unterschiedlicher Implantationsenergie umfaßt.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Graben (14) durch die Sourceregion (10) in die Bodyschicht (9) strukturiert wird.
DE19913375A 1999-03-24 1999-03-24 Verfahren zur Herstellung einer MOS-Transistorstruktur Expired - Fee Related DE19913375B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19913375A DE19913375B4 (de) 1999-03-24 1999-03-24 Verfahren zur Herstellung einer MOS-Transistorstruktur
EP00920348A EP1145324A3 (de) 1999-03-24 2000-03-01 Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur
US09/701,291 US6465843B1 (en) 1999-03-24 2000-03-01 MOS-transistor structure with a trench-gate-electrode and a limited specific turn-on resistance and method for producing an MOS-transistor structure
JP2000607274A JP2002540603A (ja) 1999-03-24 2000-03-01 トレンチゲート電極を備えスイッチング比抵抗の低減されたｍｏｓトランジスタ構造体およびｍｏｓトランジスタ構造体の製造方法
PCT/DE2000/000621 WO2000057481A2 (de) 1999-03-24 2000-03-01 Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19913375A DE19913375B4 (de) 1999-03-24 1999-03-24 Verfahren zur Herstellung einer MOS-Transistorstruktur

Publications (2)

Publication Number Publication Date
DE19913375A1 DE19913375A1 (de) 2000-10-05
DE19913375B4 true DE19913375B4 (de) 2009-03-26

Family

ID=7902261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19913375A Expired - Fee Related DE19913375B4 (de) 1999-03-24 1999-03-24 Verfahren zur Herstellung einer MOS-Transistorstruktur

Country Status (5)

Country Link
US (1) US6465843B1 (de)
EP (1) EP1145324A3 (de)
JP (1) JP2002540603A (de)
DE (1) DE19913375B4 (de)
WO (1) WO2000057481A2 (de)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210823A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
JP4932088B2 (ja) * 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 絶縁ゲート型半導体装置の製造方法
US7009247B2 (en) 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US6569738B2 (en) * 2001-07-03 2003-05-27 Siliconix, Inc. Process for manufacturing trench gated MOSFET having drain/drift region
US6764906B2 (en) * 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
US6849898B2 (en) 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
US7033876B2 (en) 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
DE10239862B4 (de) * 2002-08-29 2007-03-15 Infineon Technologies Ag Trench-Transistorzelle, Transistoranordnung und Verfahren zur Herstellung einer Transistoranordnung
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
JP5299373B2 (ja) * 2003-01-16 2013-09-25 富士電機株式会社 半導体素子
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
KR100994719B1 (ko) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
DE102004009323B4 (de) * 2004-02-26 2017-02-16 Infineon Technologies Ag Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
US7081388B2 (en) * 2004-03-01 2006-07-25 International Rectifier Corporation Self aligned contact structure for trench device
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
TWI256676B (en) * 2004-03-26 2006-06-11 Siliconix Inc Termination for trench MIS device having implanted drain-drift region
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102005012117B4 (de) * 2005-03-16 2008-10-16 Infineon Technologies Austria Ag Transistorbauelement
JP2006269720A (ja) * 2005-03-24 2006-10-05 Toshiba Corp 半導体素子及びその製造方法
CN101185169B (zh) 2005-04-06 2010-08-18 飞兆半导体公司 沟栅场效应晶体管及其形成方法
CN103094348B (zh) 2005-06-10 2016-08-10 飞兆半导体公司 场效应晶体管
US7492003B2 (en) * 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
US8928077B2 (en) 2007-09-21 2015-01-06 Fairchild Semiconductor Corporation Superjunction structures for power devices
US9484451B2 (en) * 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
JP5298565B2 (ja) * 2008-02-22 2013-09-25 富士電機株式会社 半導体装置およびその製造方法
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5216801B2 (ja) 2010-03-24 2013-06-19 株式会社東芝 半導体装置
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
CN102468169A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 Umos晶体管及其形成方法
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP2014518017A (ja) 2011-05-18 2014-07-24 ビシャイ‐シリコニックス 半導体デバイス
CN102412266B (zh) * 2011-10-13 2014-12-10 上海华虹宏力半导体制造有限公司 提高soa能力的功率器件结构及其制造方法
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
KR102098996B1 (ko) 2014-08-19 2020-04-08 비쉐이-실리코닉스 초접합 금속 산화물 반도체 전계 효과 트랜지스터
CN105632931B (zh) 2014-11-04 2020-04-28 台湾积体电路制造股份有限公司 半导体器件的制造方法及半导体器件
JP6032337B1 (ja) * 2015-09-28 2016-11-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7543950B2 (ja) 2021-03-08 2024-09-03 富士電機株式会社 超接合炭化珪素半導体装置の製造方法
CN116666222A (zh) * 2023-07-28 2023-08-29 江西萨瑞半导体技术有限公司 一种Trench MOS器件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
JPH0621468A (ja) * 1992-06-29 1994-01-28 Toshiba Corp 絶縁ゲート型半導体装置
US5525821A (en) * 1992-07-21 1996-06-11 Mitsubishi Denki Kabushiki Kaisha PN junction trench isolation type semiconductor device
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
WO1997029518A1 (de) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
WO1998004004A1 (en) * 1996-07-19 1998-01-29 Siliconix Incorporated High density trench dmos transistor with trench bottom implant
JPH1126758A (ja) * 1997-07-03 1999-01-29 Fuji Electric Co Ltd トレンチ型ｍｏｓ半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4906588A (en) * 1988-06-23 1990-03-06 Dallas Semiconductor Corporation Enclosed buried channel transistor
US4943537A (en) * 1988-06-23 1990-07-24 Dallas Semiconductor Corporation CMOS integrated circuit with reduced susceptibility to PMOS punchthrough
US5410170A (en) * 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
US6001678A (en) * 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
KR100199997B1 (ko) * 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
JP3938964B2 (ja) * 1997-02-10 2007-06-27 三菱電機株式会社 高耐圧半導体装置およびその製造方法
DE19808182C1 (de) * 1998-02-26 1999-08-12 Siemens Ag Elektrisch programmierbare Speicherzellenanordnung und ein Verfahren zu deren Herstellung
KR100275756B1 (ko) * 1998-08-27 2000-12-15 김덕중 트렌치 절연 게이트 바이폴라 트랜지스터
DE19908809B4 (de) * 1999-03-01 2007-02-01 Infineon Technologies Ag Verfahren zur Herstellung einer MOS-Transistorstruktur mit einstellbarer Schwellspannung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
JPH0621468A (ja) * 1992-06-29 1994-01-28 Toshiba Corp 絶縁ゲート型半導体装置
US5525821A (en) * 1992-07-21 1996-06-11 Mitsubishi Denki Kabushiki Kaisha PN junction trench isolation type semiconductor device
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
WO1997029518A1 (de) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Durch feldeffekt steuerbares halbleiterbauelement
WO1998004004A1 (en) * 1996-07-19 1998-01-29 Siliconix Incorporated High density trench dmos transistor with trench bottom implant
JPH1126758A (ja) * 1997-07-03 1999-01-29 Fuji Electric Co Ltd トレンチ型ｍｏｓ半導体装置およびその製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Patent Abstracts of Japan & JP 06021468 A *
Patent Abstracts of Japan: JP 06-021 468 A

Also Published As

Publication number Publication date
JP2002540603A (ja) 2002-11-26
WO2000057481A3 (de) 2001-07-26
EP1145324A3 (de) 2001-10-24
EP1145324A2 (de) 2001-10-17
DE19913375A1 (de) 2000-10-05
US6465843B1 (en) 2002-10-15
WO2000057481A2 (de) 2000-09-28

Similar Documents

Publication Publication Date Title
DE19913375B4 (de) Verfahren zur Herstellung einer MOS-Transistorstruktur
DE102006036347B4 (de) Halbleiterbauelement mit einer platzsparenden Randstruktur
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE60125784T2 (de) Graben-mosfet-struktur mit geringer gate-ladung
DE102006025218B4 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE69628633T2 (de) Halbleiteranordnung mit isoliertem Gate und Verfahren zur Herstellung
DE102008023349B4 (de) Halbleitervorrichtung
EP1190447B1 (de) Trench-mos-transistor
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102005012217B4 (de) Lateraler MISFET und Verfahren zur Herstellung desselben
DE112006003714T5 (de) Ladungsgleichgewichts-Isolierschicht-Bipolartransistor
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE112014003489T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE112016006380T5 (de) Halbleiterbauelement
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102015109538B3 (de) Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102018103836B4 (de) Siliziumcarbid-Halbleiterbauelement und Verfahren zur Herstellung eines Siliziumcarbid-Halbleiterbauelements
DE102004009323B4 (de) Vertikaler DMOS-Transistor mit Grabenstruktur und Verfahren zu seiner Herstellung
DE102022210883A1 (de) Verfahren zum Herstellen einer vertikalen Feldeffekttransistorstruktur und entsprechende vertikale Feldeffekttransistorstruktur
DE102017220913A1 (de) Vertikaler Leistungstransistor mit Heteroübergangen
DE10361135B4 (de) Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee