KR100199997B1 - 탄화규소 반도체장치 - Google Patents
탄화규소 반도체장치 Download PDFInfo
- Publication number
- KR100199997B1 KR100199997B1 KR1019960038644A KR19960038644A KR100199997B1 KR 100199997 B1 KR100199997 B1 KR 100199997B1 KR 1019960038644 A KR1019960038644 A KR 1019960038644A KR 19960038644 A KR19960038644 A KR 19960038644A KR 100199997 B1 KR100199997 B1 KR 100199997B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor layer
- silicon carbide
- semiconductor
- trench
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 321
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 173
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 168
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000012535 impurity Substances 0.000 claims abstract description 44
- 239000010410 layer Substances 0.000 claims description 376
- 239000013078 crystal Substances 0.000 claims description 19
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 5
- JXBAVRIYDKLCOE-UHFFFAOYSA-N [C].[P] Chemical compound [C].[P] JXBAVRIYDKLCOE-UHFFFAOYSA-N 0.000 claims description 3
- 230000001965 increasing effect Effects 0.000 abstract description 12
- 239000010409 thin film Substances 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 68
- 230000015572 biosynthetic process Effects 0.000 description 17
- 230000000903 blocking effect Effects 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 238000009825 accumulation Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- 102000010029 Homer Scaffolding Proteins Human genes 0.000 description 4
- 108010077223 Homer Scaffolding Proteins Proteins 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 210000000481 breast Anatomy 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000445 field-emission scanning electron microscopy Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 고차단전압, 저손실 및 저암계 전압을 갖는 탄화규소 반도체장치를 제공하는 것이다. n+형 탄화규소 반도체기판 (1), n-형 탄화규소 반도체 기판 (2) 및 p 형 탄화규소 반도체층 (3) 이 서로 상부에 순서대로 적층되어 있다. n+ 형 소오스 영역 (6) 이 p 형 탄화규소 반도체층 (3) 의 표면의 소정의 영역에 형성되어 있고, 트랜치 (9) 가 n+ 형 소오스 영역 (6) 과, p 형 탄화규소 반도체층 (3)을 통해 n- 형 탄화규소 반도체층 (2) 에 연장하도록 형성되어 있다. 박막 반도체층 (n 형 또는 p 형) (11a) 이 n+형 소오스 영역 (6)의 표면, p 형 탄화규소 반도체층 (3) 및 트랜치 (9)의 측면의 n- 형 탄화규소 반도체층 (3) 에 연장되어 있다. 게이트 전극층 (13) 이 트랜치 (9) 내의 게이트 전설층 (12)를 통해 배설되어 있다. 소오스 전극층 (15) 이 p 형 탄화규소 반도체층 (3)의 표면과 n+ 형 소오스 영역 (6) 의 표면에 제공 되어 있고, 드레인 전극층 (16) 이 n+ 형 탄화규소 반도체기판 (1) 의 표면에 제공되어 있다. 이 반도체 장치에서 게이트 전극층 (13) 에 전압을 인가하면, 얇은 반도체층 (11a) 에 채널 (축적형 또는 반전형) 이 형성되어 소오스와 드레인 사이의 연속성을 제어한다. 박막 반도체층(11a) 과 p 형 반도체층 (3) 의 불순물 농도가 두께를 조정하므로서 p 형 탄화규소 반도체층(3) 이 고농도로 되고 저압에 대한 저항이 커지고 박막 실리콘 (11a) 의 불순물 농도가 낮아져 임계치와 손실이 작아진다.
Description
제1도는 본 발명의 제1실시예를 탄화규소 반도체장치의 구조를 도시한 단면도.
제2도-제8도는 제1도에 도시된 탄화규소 반도체장치를 생성하는 과정을 도시한 단면도.
제9도는 탄화규소 반도체재료의 열산화의 이방성을 도시한 그래프.
제10도는 탄화규소 반도체재료의 이등방 애피택셜 성장의 이등방성을 도시한 단면도.
제11도는 본 발명의 제2실시예를 따른 탄화규소 반도체장치의 구조를 도시한 단면도.
제12도는 본 발명의 제3실시예를 따른 탄화규소 반도체장치의 구조를 도시한 단면도.
제13도는 본 발명의 제4실시예를 따른 탄화규소 반도체장치를 도시한 단면도.
제14도는 본 발명의 제5실시예를 따른 탄화규소 반도체장치의 단면도.
제15도는 본 발명의 제6실시예를 따른 탄화규소 반도체장치를 도시한 단면도.
제16도는 종래의 탄화규소 반도체장치의 구조를 도시한 단면도.
제17도는 종래의 탄화규소 반도체장치의 구조를 도시한 단면도.
* 도면의 주요 부분에 대한 부호의 설명
1 : n+ 형 단결정 탄화규소 반도체기판
2 : n- 형 단결정 탄화규소 반도체기판
3 : p 형 탄화규소 반도체층 4 : 반도체기판
6 : n+ 형 소오스영역 9 : 트랜치
12 : 게이트절연층 13a, 13b : 게이트전극층
15 : 소으스전극층 16 : 드레인전극층
본 발명은 절연게이트형 전계효과 트랜지스터 특히, 고전압 수직 MOSFET 와 같은 탄화규소 반도체장치에 관한 것이다.
최근에, 탄화규소의 단결정을 이용한 수직전력 MOSFET 는 전력 트랜지스터로 이용되고 있다. 전력 트랜지스터의 손실발생을 감소시키기 위해 ON 저항을 감소시켜야 한다. 이를 위해, 제16도에 도시된 트랜치게이트형 전력 MOSFET 가 ON 저항을 효율적으로 감소시킬 수 있는 장치로 제한되었다. (예 : 일본 공개공보 제 (코카이) (4-239778 호) 제16도에 도시된 트랜치게이트형 전력 MOSFET에서 n 형 에피택셜층 (22) 이 n 형 탄화규소 반도체기판 (21) 에 제공되는 p 형 에피택설층 (23) 이 n 형 애피택셜층 (22) 에 제공되고, n 형 소오스영역 (24) 이 소정의 영역에 p 형 애피택셜층 (23) 에 제공된다. 또한, 트랜치 (25) 에 연장되어 있다. 절연층 (28) 이 게이트전극 (27)의 상면에 제공되고, 소오스전극 (29) 이 절연층 (28)의 표면을 포함하는 n 형 소오스영역(24)에 형성되어 있고 드레인전극 (30) 이 n 형 탄화규소기판 (21)의 표면에 형성되어 있다.
이 경우에, 캐리어가 소오스단자와 드레인단자 사이에 흐르는 채널이 전압을 게이트전극 (27) 에 인가하므로써 형성되어 게이트전극 (27) 과 트랜치 (25) 의 측벽부의 p 형 애피택셜층 (23) 사이에 샌드위치된 게이트절연층 (26) 에 전계를 발생시키므로서 게이트절연층 (26) 과 접촉하는 p 형 애피택셜층 (23) 의 전도성형을 반전시킨다.
제 17 도에 도시되어 있듯이, 축적모우드에 의해 채널을 유도하는 수직전력 MOSFET 는 단결정 탄화규소를 사용하여 준비되고 ON 저항을 감소시킬수 있는 장치를 개재하고 있다. 제 17도에 도시된 수직전력 MOSFET 는 다음과 같이 구성된다. n+형 드레인영역 (33) 이 탄화규소 반도체기판 (31) 이 제 1표면(32a)에 형성되고 n 형 탄화규소 반도체 드리프트영역 (34) 이 n+ 형 드레인영역(33) 보다 안쪽에 제공된다. n+형 소오스영역 (35) 이 탄화규소 반도체기판 (31) 이 제2표면 (32b)에 제공되고, n- 형 탄화규소 반도체 채널영역 (36) 에 n+ 형 소오스영역 (35) 과 n- 형 탄화규소 반도체 드리프트영역 (34) 사이에 제공 된다. 또한, N- 형 탄화규소 반도체 드리프트영역 (34) 에 연장한 트랜치 (37) 가 탄화규소 반도체기판에 제 2표면 (32b) 에 제공되어서 N+형 소오스영역 (35) 과 n- 형 탄화규소 반도체 채널영역 (36)을 포함하는 매사영역 (38)을 제공한다. 절연층(39) 이 트랜치 (37) 의 측면 (37a)과 트랜치 (37)에 저면 (37b)을 따라 제공된다. 트랜치 (37) 는 게이트전극 (40)으로 채워진다.
소오스전극 (41) 과 드레인전극 (42) 이 각각 n+ 형 드레인영역 (35) 과 n+ 형 드레인영역 (33) 에 제공된다. 이 경우에, 소오스단자와 드레인단자 사이의 캐리어전도가 양의 전압을 게이트전극 (40)에 인가하므로서 전되되어 n- 형 탄화규소 반도체 채널영역 (36)의 측면 (37a)의 부근에 n형 축적층채널 (43)을 형성하게 된다. 게이트전극 (40) 이 동작기능, n-형 탄화규소 반도체 채널 영역(36)의 불순물농도 및 매사영역 (38) 의 폭 (W)은 어떠한 전압도 게이트 전극 (40)에 인가되지 않을때 매상영역 (38)이 공핍되도록 되어있다. 따라서, 전압 또는 부의 전압이 게이트전극 (40)에 인가되지 않을때 캐리어전도가 소오스 단자와 드레인단자 사이에서 발생까지 않을 수 있다.
따라서, 제 17도에 도시된 수직전력 MOSFET에서 채널축적을 이용한 유도가 임계전압 보다 낮고, 단위셀 (44)의 크기감소 (약 2㎛ 까지의 매상영역(38) 의 폭 W 의 감소)가 집적화를 증가시켜 ON 저항을 낮춘다.
제16도에 도시된 트랜치 게이드형전력 MOSFET에서 채널이 형성된 영역의 불순물농도가 p 형 애피택셜층 (23) 의 불순물농도에 의해 특정된다. 이는 다음과 같은 문제를 야기한다. p 형 애피택셜층 (23) 의 불순물의 농도 Na와 소오스영역 (24) 과 n 형 애피택셜층 (22) 사이의 거리 (두께) a 는 제 16도에 도시된 전력 MOSFET 의 소오스가 드레인을 따른 차단전압을 결정하는 파라미터이다. 소오스와 드레인을 따른 차단전압은 p형 애피택셜층 (23) 과 n형 애피택셜층 (22) 사이의 pn 접합을 위해 애벌런지 조건 제어되고 이러한 조건하에서 p 형 애피택셜층 (23) 이 공핍되어 편리관통 (punchthrowgh)을 만든다. 이러한 이유 때문에 p형 애피택셜층 (23) 의 불순물농도 Na가 만족스럽게 높아야되고 두께 a 가 두꺼워야 한다. p 형 애피택셜층 (23) 의 불순물농도 Na을 증가시키므로서 바람직하지 않고 게이드 임계전압이 증가한다. 또한, 불순물의 산란을 증가시켜서 채널이동도를 증가시켜 ON 저항을 바람직하지 못하게 증가시킨다. 한편, 두께 a 의 증가는 채널길이를 증가시키게 되어서 ON 저항을 바람직하지 못하게 증가시킨다.
따라서, 고차단전압 작동중의 저전류손실 및 저임계전압을 갖는 전력 MOSFET를 실현하기 위해 p 형 에피택셜층의 불순물농도가 조절되어야 한다. 열확산에 의해 채널형성층의 농도를 감소시키기 위해 위의 문제를 해결하는 수단으로 단결정 실린콘을 사용하여 트랜치형 전력 MOSFET 에 이용된다.
탄화규소를 사용하는 트랜치게이트형 전력 MOSFET에서 그러나, 탄화규소의 불순물원자의 열확산의 계스가 매우 작아 열확산이 이용되지 않는 새로운 문제가 발생한다.
또한, 제17도에 도시된 수직 MOSFET에서, 장치의 항복이 트랜치의 저면의 절연중의 차단전압에 의해 결정되기 때문에 차단전압이 장치의 차단전압보다 낮고, 이 차단전압이 pn 접합의 애벌런치 항복에 의해 결정된다. 또한, 트랜지스터의 OFF 상태동안, 고온상태하에서 다수의 캐리어가 n+형 소오스영역 (35)에서 n- 형 탄화규소 반도체영역 (36) 에 공급되어 소오스와 드레인 사이에서 누출전류가 커진다.
트랜치 (25) 가 드라이에칭에 의해 형성될때, 채널형성면의 손상이 이온에칭에 의해 발생하며 MOS인터패이스 특성을 저하시켜서 MO 스위칭 특성을 저하시킨다.
본 발명의 제 1 목적은 고차단전압, 저손실, 저임계전압의 탄화규소 반도체 장치를 제공하는 것이다.
본 발명의 제 2 목적은 고차단전압, 저손실, 저임계전압 및 저누출전류의 탄화규소 반도체장치를 제공하는 것이다.
본 발명의 제 3 목적은 고차단전압, 저손실 및 저임계전압을 더 향상시키고, 이온손상과 채널형성면의 불규칙성을 감소시키므로서 MOS 인터패이스 특성을 향상 시키고 뛰어난 스위칭 특성을 하는 탄화규소 반도체장치를 제공하는 것이다.
순서대로 적층된 제 1 전도형 저저항 반도체층, 제 1전도형 고저항 반도체층 및 제 2 전도형 제 1 반도체층을 포함하고 탄화규소의 단결정으로 형성된 반도체 기판과; 제 1 반도체층의 표면중의 소정의 영역에 제공된 제 1전도형 반도체영역과; 반도체영역과 제 1 반도체층을 통해 고저항 반도체층으로 연장한 트랜치와; 반도체영역의 표면, 제 1 반도체층 및 트랜치의 측면의 고저항 반도체층에 제공되고 탄화규소의 얇은층을 포함하는 제 2 반도체층과; 트랜치의 제 2 반도체층의 표면에 형성된 게이트절연층과; 트랜치의 게이트절연층의 표면에 제공한 게이트전극과; 반도체영역의 부분의 표면과 제 1 반도체층의 표면에 힘으로 제공된 제 1전극층과; 저저항 반도체층의 표면에 제공된 제 2 전극층을 구비한 탄화규소 반도체장치를 제공하면 된다.
상기 구조에 의해 전압이 게이트절연층에 전계를 발생하기 위해 게이트전극층 (게이트단자) 에 인가될 때 채널이 제 2 반도체층에 형성되어서 캐리어가 제 1 전극층 (소오스단자) 과 제 2 전극층 ( 드레인단자) 사이에서 흐른다. 즉, 제 2 반도체층이 채널형성영역이 된다.
이 경우에, 고차단전압, 저전류손실 및 저임계전압의 탄화규소 반도체장치는 제 1 반도체층 (본체층) 의 불순물농도와 제 2 반도체층의 불순물농도를 독자적 으로 조정하므로서 제공될 수 있다. 특히, 소오스와 드레인을 통한 차단 전압이 불순물농도가 고저항 반도체층의 두께에 의해 주로 제어되기 때문에 제1반도체층의 불순물농도, 고저항 반도체층과 반도체영역 사이의 거리 (L) 가 제 1 반도체층의 불순물농도를 증가시키므로서 짧아질 수 있다. 고저항 반도체층과 반도체영역 사이의 거리 (L) 는 실질적으로 채널길이와 같다. 따라서, 채널 길이는 고차단전압을 유지하는 동안 감소할 수 있어서 고차단전압과 탄화규소를 갖는 탄화규소 반도체장치를 제공한다. 또한, 채널이 형성된 제 2 반도체층의 불순물농도는 낮아져서 캐리어 유동중 불순물의 산란영향이 감소되어 채널이동도가 증가한다. 이 때문에 고차단전압과 저전류손실의 탄화규소 반도체장치가 실현될 수 있다.
제 1 반도체층을 구성하는 탄화규소의 수정형이 채널이 형성된 제 2 반도체층을 구성하는 수정형과 다르다. 따라서, 저전류손실의 탄화규소 반도체장치는 제 2 반도체층을 구성하는 수정형을 브리징 하므로서 제공될 수 있다. 여기서 채널에 수정형으로 형성되고 케리어 유동방향의 이동도가 제 1 반도체층의 경우 보다 이동도가 크다.
제 2 반도체층의 수정형이 제 1 반도체층의 수정형과 같을 때 본 발명의 장치구조가 쉽게 제공될 수 있다.
반도체기판의 표면이 면방위가 실질적으로인 기본면을 갖을때 고차단 전압의 구조가 쉽게 제공될 수 있다.
제 2 반도체층이 제 2 전도형이고 제 1 반도체층 보다 불순물농도가 낮을 때 채널저항이 감소할 수 있다.
제 2 발명에서, 제 2 반도체층이 제 1 전도층이다. 이 경우에, MOSFET 작동모우드가 채널이 전도형을 반전하므로서 유도되는 반전모우드 MOSFET 에 비해 채널이 채널형성층의 전도형을 반전하지 않고 유도되는 축적모우드일 때, MOSFET 가 저전압에서 작동할 수 있고, 이와 동시에 채널이동도가 증가될 수 있어서 저전류 손실 및 저임계치전압의 탄화규소장치가 제공된다.
게이드전압이 인가되지 않을 때 소오스/드레인전류가 몸체층, 즉 제 1 반도체층 및 채널형성층, 즉 제 2 반도체층에 의해 형성된 pn 접할때 공립층의 폭을 넓히므로서 조정되고 OFF특성이 제 2 반도체층을 완전히 공립하므로서 성취된다. 몸체층, 즉 제 1 반도체층과 드리프트층, 즉 고저항 반도체층이 pn 접합을 형성하기 때문에 장치의 차단전압이 소오스전극에 고정된 몸체층과 드리프트층 사이의 pn 접합의 애벌런치 항복에 의해 결정되도록 되어서 항복전압이 증가한다.
소오스가 드레인간의 누설전류는 제 2 반도체층의 불순물농도를 낮추므로서 고온상태하에서 감소될 수 있고, 이 채널은 제 2 반도체층의 두께를 감소시키므로서 형성된다.
또한, 제 2 반도체층의 불순물농도가 저저항 반도체층과 반도체영역의 불순물 농도 보다 낮을 때 채널 저항이 낮아질 수 있다.
제 3 발명에서, 제 1 단계에서, 제 1 전도형 저저항 반도체층, 제 1 전도형 고저항 반도체층, 및 제 2 전도형 제 1 반도체층이 서로 상면에 순서대로 적층되어 탄화규소의 단결정의 반도체 기판을 형성하고, 제 1 전도형 반도체 영역이 제 1 반도체층의 표면층부분의 소정의 영역에 형성된다. 제 2 단계에서, 반도체영역과 제 1 반도체층을 통해 고저장 반도체층으로 연장한 트랜치가 형성되고 제 3 단계에서 단결정 탄화규소로 형성된 제 2 반도체층의 트랜치의 내벽의 측면에 형성된다. 제 4 단계에서 게이트 산화층이 트랜치의 제 2 반도체층의 표면에 형성된다. 제 5 단계에서 게이트 전극층이 트랜치의 산화층의 표면에 형성된다. 제 6 단계에서, 제 1 전극이 반도체 영역의 표면 및 제 1 반도체층의 표면에 형성되고, 제 2 전극이 저저항 반도체층의 표면에 형성된다.
따라서, 제 1 단계의 고저항 반도체층과 제 1 반도체층의 형성이 제 3 단계의 제 2 반도체층의 형성과 무관하게 수행된다. 따라서, 채널이 형성된 제 2 반도체층의 불순물농도가 설정되고, 소오스와 드레인을 따른 차단 전압의 설계에 필요한 고저항 반도체층과 제 1 반도체층의 불순물의 농도에 관계 없이 바람직한 값으로 될 수 있다. 따라서, 채널 이동도의 억압 불순물 산란과 저임계 전압에 의해 채널 부분의 저전압강하의 고전압 차단 전압과 저저압 전력 MOSFET를 제공할 수 있다.
제 2 반도체층이 제 3 단계의 트랜치내에 형성되기 때문에 이온손상이 없는 반도체층의 제 2 반도체층에 제공될 수 있다. 따라서, 채널 형성면상의 감소한 이온손상과 불규칙성의 향상된 MOS 인터패이스 특정과 뛰어난 스위칭 특성이 탄화규소 반도체 단자를 제공할 수 있다.
반도체 기판을 구성하는 탄화규소가 면방위가인 카보면을 지닌 육방정계일 때, 표면의 화학 반응온도가 기타면보다 높이 처리 온도가 낮게 됨과 동시에 처리시간이 짧아진다.
제 1 반도체층이 제 1 반도체층 및 반도체영역이 표면 및 트랜치의 측면과 바닥에 형성된후, 제 1 반도체층과, 반도체 영역에 표면상의 층과 트랜치의 바닥이 트랜치의 측면상의 제 2 반도체층보다 더 깊게 연적으로 산화되어 제 2 반도체층을 트랜치의 측면에만 남길 때, 트랜치의 측면상의 산화층이 얇게 산회되는 반면, 기판의 표면 및 트랜치의 바닥면상의 산화층이 두껍게 형성된다. 이것은 제 9도에 도시되어 있듯이 SiC 의 산화의 이등망성을 본 발명자의 실험을 토대로 발견했다. 이등방선 산화의 단계에 의해 기판이 표면 및 트랜치의 바닥면상의 불필요한 제 2 반도체층이 제거됨과 동시에 필요한 제 2 반도체층이 제거를 최소화한다. 이 효과에 의해 제 2 반도체층이 고품질로 간단한 방식으로 단인 열산화에 의해 트랜치의 측면에만 형성될 수 있다.
제 3 단계에서, 제 2 반도체층이 애피택셜 성장에 의해 형성될 때, 고특성 반도체층의 트랜치의 측면에 균일하게 형성될 수 있다. 이 방법에 의해 형성된 제 1 반도체층의 이동도는 기타층의 불순물에 의해 영향을 받지 않아 높다. 이것은 제 2 반도체층에서 발생한 채널 부분의 전압강하를 낮출수 있어서, 저손실 반도체층을 제공한다.
제 1 단계에서 반도체영역이 애피택셜 성장에 의해 형성될 때, 두꺼운 소오스 영역이 형성될 수 있다. 또한 저저항 소오스 영역이 애피택셜 성장에 의해 형성될 수 있다.
제 2 단계에서, 트랜치가 드라이 애칭에 의해 형성되고 트랜치의 내벽에서 측면상의 두께를 갖는 산화층이 바닥면에서 형성되어 제거된 두께보다 작을때 매우 얇은 산화층을 형성하기 위한 국부 비등방 열산화의 이용 및 트랜치의 내벽에 대한 이온손상이 없는 트랜치의 형성에 의해 고특성 제 2 반도체층이 트랜치의 측면에 형성되어 제 2 반도체층에 양호한 MOS 인터패이스를 제공한다. 이로인해 뛰어나 스위칭 특성에 반도체장치를 제공한다.
제 3 단계에서, 제 2 반도체층이 이등방 애피택셜 성장에 의해 트랜치의 내벽에 형성되어 측면상의 층의 두께가 바닥면상의 층의 두께보다 클 때, 즉, 제 2 반도체층이 이등방성 애피택셜층 성장에 의해 형성될 때, 호머 애피택셜 성장에 트랜칭의 측면에 성취됨과 동시에 트랜치의 측면상의 애피택셜층이 기판의 표면 및 트랜치의 바닥면상의 애피택셜층 보다 두께가 10배 이상으로 성장된다. 이것을 본 발명자의 실험에 의해 제 10도에 도시되어 있듯이 탄화규소의 애피택셜 성장 비율의 발견을 토대로 한다. 이 효과에 의해, 채널 부분의 전압강하가 감소되고 반도체장치가 고품질로 형성될 수 있다.
제 4 단계에서, 게이트 산화층이 측면상의 층의 두께가 바닥면상의 두께보다 작도록 비등방 열산화에 의해 트랜치의 내벽에 형성될 때, 열산화에 의한 게이트 산화층의 형성이 MOS 게이트 구조를 제공한다. 이 방법에서, 측면상의 산화층의 두께가 산화층의 표면 및 증가한 트랜치의 바닥면 상의 필드 산화층으로 감소한다. 따라서, 얇은 산화층의 채널이 형성된 장소에만 형성될 수 있다. 따라서, 소오스와 드레인을 따른 차단 전압이 높고 스위칭 특성이 높은 반도체 장치를 제공할 수 있다.
본 발명의 실시예를 수반한 도면을 참고로 하면서 상세히 설명할 것이다.
[실시예 1]
제 1 도는 본 발명의 일시예를 따른 트랜치 게이트형 전력 MOSFET (수직 전력 MOSFET)의 단면도이다.
저저항 반도체로 n+ 형 단결정 탄화규소 반도체기판 (1) 는 육방결정계의 실리콘 탄화물로 형성되어 있다. 고저항 반도체층으로의 n- 형 탄화규소 반도체층 (2) 과 제 1 반도체층으로의 p 형 탄화규소 반도체층 (3) 이 n+형 탄화규소 반도체기판 (1) 에 연속적으로 적층되어 있다.
따라서, 단결정 탄화규소의 반도체기판 (4) 은 n+ 형 탄화규소 반도체기판 (1), n- 형 탄화규소 반도체층 (2), 및 p 형 탄화규소 반도체층 (3)을 포함하고, 이의 상면을 실질적으로 면방위가인 탄소면을 갖는다. n+ 형 소오스 영역 (6) 이 p 형 탄화규소 반도체층 (3) 의 표면층 부분의 소정의 영역에 반도체 영역으로 제공되어 있다.
이 트랜치 (9) 는 n+ 형 소오스 영역 (6) 과 p형 탄화규소 반도체층(3)을 통해 n- 형 탄화규소 반도체층(2)으로 연장되어 있다. 트랜치 (9)는 반도체기판 (4) 의 표면에 수직인 측면 (9a)과 반도체기판 (4) 의 표면에 평행한 저면 (9b)를 지닌다.
얇은 n 형 탄화규소 반도체층 (11a) 이 n+ 형 소오스 영역 (6) 의 표면상에 형성된 제 2 반도체층 p 형 탄화규소 반도체층 (3) 및 트랜치 (9) 의 측면 (9a)에 형성된 n- 형 탄화규소 반도체층 (2) 에 제공되어 있다. 얇은 n 형 탄화규소 반도체층 (11a) 의 두께는 두께가 약 1000-5000Å의 박막이고, 이 두께는 제 17도에 도시된 장치의 메사영역(mesa region) (38) 의 폭 w = 2㎛ 보다 작다. 얇은 n 형 탄화규소 반도체층(11a)의 수정형태는 p 형 탄화규소 반도체층 (3) 의 수정 형태와 같고 예를 들면 6H-SiC이다. 이것은 4H-SiC 또는 3C-SiC 일수 있다. 얇은 n 형 탄화규소 반도체층 (7)이 불순물 농도는 n+ 형 탄화구소 반도체기판 (1) 과 n+ 형 소오스 영역 (6)의 불순물농도 보다 낮다.
또한, 트랜치 (9)에서, 게이트 절연층 (12) 이 얇은 n 형 탄화규소 반도체층 (11a)의 표면과 트랜치 (9)의 저면 (9b)에 제공되어 있다. 게이트 전극층 (13a), (13b) 는 트랜치 (9) 내의 게이트 절연층 (12) 안쪽에 채워져 있다. 게이트 전극층 (13a), (13b) 가 절연층 (14) 으로 덮여져 있다. 소오스 전극층 (15)은 제 1 전극층으로 n+형 소오스 영역의 표면과 저저항 p형 탄화규소 영역 (3)의 표면에 제공되어 있다. 드레인 전극층 (16)이 제 2 전극층으로 n+ 형 탄화규소 반도체기판 (1)의 표면 (반도체 기판 (4)의 뒤쪽) 에 제공되어 있다. 트랜치 게이트형 전극 MOSFET 의 작동에 있어서, 양의 전압을 게이트 전극층 (13a), (13b) 에 인가하게 되면, n 형 탄화규소 반도체층 (11a)에서 축적형태 채널이 유도되어서, 케리어가 소오스 전극층 (15) 과 드레인 전극층(16) 사이에 흐르게 된다. 즉, 얇은 n 형 탄화규소 반도체층 (11a) 의 채널 형성 영역으로 역할을 한다.
이 경우에 p 형 탄화규소 반도체층 (3)의 불순물 농도가 얇은 n형 탄화규소 반도체층 (11a) 의 불순물 농도와 관계 없이 조절될 때, 교차 단전압, 저전류 손실 및 저임계치의 MOSFET 가 제공될 수 있다. 특히, 채널이 형성된 얇은 n 형 탄화규소 반도체층 (11a) 의 불순물 농도가 낮을 때, 캐리어의 흐름 시간에 산란 하는 분순물의 영향이 감소하여 채널 이동도를 증가시킨다. 소오스와 드레인을 따른 차단 전압이 n- 형 탄화규소 반도체층 (2) 과 p 형 탄화규소 반도체층 (3) 의 불순물 농도오 두께에 의해 주로 조절되기 때문에 p형 탄화규소 반도체층 (3)의 불순물 농도가 고저항 반도체층과 반도체 영역 간의 거리 (L)를 짧게 하기 위해 증가될 수 있어서, 고차단전압을 유지하면서 채널 길이를 짧게 할 수 있다. 이로인해 소오스와 드레인의 채널 저항과 ON 저항이 현저히 감소한다.
대전 형태가 채널을 유도하기 위해 반전된 반전 모우드 MOSFET 와 비교해 채널이 MOSFET 작동 모우들 유도된 축적 모우드의 경우에, MOSFET 는 저게이트 전압에서 작동할 수 있음과 동시에 채널 이동도가 증가되어서 저전류손실을 함유 하면서 저임계 전압을 실현한다. 전압이 인가되지 않을대, 소오스/드레인 전류의 조정이 p 형 탄화규소 반도체 층 (11a) (채널 형성층) 에 의해 형성된 pn 정합의 공핍층의 폭을 넓히므로서 수행된다. 일반적인 OFF 특성은 얇은 n 형 탄화규소 반도체층 (3) (몸체층) 과 n-형 탄화규소 층 (2) (드리프트층) 이 pn 정합을 형성하므로서 이 장치의 차단전압이 소오스 전극에 고정된 p형 탄화규소 반도체층 (3) 과 n-형 탄화규소 반도체층 (2) 간의 pn 정합의 애벌런쉬 항복에 의해 결정되도록 되어 있어서, 항부전압이 증가하게 된다. 또한 소오스와 드레인 사이의 누출전류가 얇은 n형 탄화규소 반도체층 (11a)의 불순물 농도를 낮추므로서 고온조건하에서라도 감소될 수 있고 이 채널이 형성 되고 채널의 두께가 약 1000-5000Å 으로 감소한다.
다음, 트랜치 게이트형 MOSFET를 생성하는 공정을 제 2 도 ∼ 제 8 도를 참조로 설명할 것이다. 처음에, 제 2 도에 도시되어 있듯이, n+ 형 단결정 SiC 기판 (1) 이 저저항 반도체층으로 제공된다. n+ 형 단결정 SiC 기판 (1) 이 육방정계이고 면방위가 실질적으로인 카본면을 갖는 표면을 갖는다. 고저항 반도체층으로의 n- 형 탄화규소 반도체를 (2) 과 k제 1 반도체 층으로의 p 형 애피택셜층이 n+ 형 단결정 SiC 기판 (1) 의 표면에 적층된다. n- 형 탄화규소 반도체층 (2) 은 캐리어 밀도가 약 1×1016cm-3두께가 약 10㎛이다. 한편, p 형 탄화규소 반도체 (3)은 캐리어 밀도가 약 1×1017cm-3이고, 두께가 약 2㎛이다. 따라서, n+ 형 단결정 SiC 기판 (1), n- 형 탄화규소 반도체층 (2) 및 p 형 탄화규소 반도체층 (3) 으로 구성된 반도체기판 (4) 이 형성된다. 다음, 제 3 도에 도시되어 있듯이, n+ 소오스 영역 (6) 이 p 형 산화규소 반도체층 (3) 상의 마스크 (5)를 사용하여 이온주입시키므로서 p 형 탄화규소 반도체층 (3) 표면층 부분의 소정의 영역에 반도체 영역으로 형성된다. n+ 소오스 영역 (6)은 표면 캐리어 밀도가 약 1×1019cm-3이고 정합깊이가 약 0, 5㎛이다.
이 경우에, n+ 소오스 영역 (6) 이 이온주입에 의해 형성되기 때문에, p 형 탄화규소 반도체층 (3) 의 어떤 장소에도 형성될 수 있어서 p+ 형 산화규소 반도체층 (3) (즉, 몸체층) 및 소오스영역 (6) 의 각각의 표면의 비율 영역을 자유롭게 설계할 수 있다.
이후, 제 4도에 도시되어 있듯이, 트랜치 (9)는 반도체기판 (4)의 표면으로부터 n+형 소오스 영역 (6) 과 p 형 탄화규소 반도체층 (3)을 통해 n - 형 탄화규소 반도체층 (2) 으로 연장되어 있는데 이는 마스크재 (7) (8)을 사용하여 드라이 애칭에 의해 형성된다. 예를 들어 트랜치는 폭이 2㎛ 이고 깊이는 2㎛ 이다. 또한, 트랜치 (9) 의 내벽은 측면 (9a) 과 저면 (9b)을 지닌다.
다음, 제 5도에 도시되어 있듯이, 약 5hr 동안 1100℃ 에서의 열산화가 비산화 마스크로 마스크재 (7)를 사용하여 수행되어서 열산화에 의해 형성된 산화층 (10)를 트랜치 (9)의 내벽에 형성한다. 이 경우에, 약 100nm 의 두께의 산화층 (10a)의 트랜치 (7)의 측면 (9a)에 형성하는 반면 약 500 nm 두께의 산화층 (10b)이 트랜치 (9)의 저면 (9b)에 형성된다. 또한, 산화층 (10) 과 마스크재 (7) 가 에칭에 의해 제거된다.
다음, 제 6도에 도시되어 있듯이 제 2 반도체층으로의 애피택셜층 (얇은 n 형 탄화규소 반도체층 (11) 이 CVD를 활용한 애피택셜 성장에 의해 트랜치 (9) 의 내벽과 n+ 형 소오스 영역 이 및 p 형 탄화규소 반도체 (3) 의 표면에 형성된다. 애피택셜층 성장은 6H-SiC의 얇은층 (11) 이 6H-SiC 에 성장된 호머 애피택셜 성장일 수 있다. 애피택셜 성장에 의해 트랜치 (9)의 측면 (9a)상의 두께가 약 100nm 인 액피택셜층 (11a) ( 얇은 n 형 탄화규소 반도체층) 과 기판의 표면의 두께가 약 10nm 인 액피택셜층 (11b) 가 형성된다.
액피택셜층(11) 이 바람직한 불순물 농도가 제어된다. 특히 시동가스로 SiH4에 가스 및 C3H8를 도입하는 동안 CVD에 의한 탄화규소의 증가 성장에서, N2가스 (또는 트리매틸 알루미늄가스)의 조정에 의해 애피택셜층 (11) 불순물 농도는 1015- 1017/cm3범위내에서 조정된다. 이 경우에 불순물 농도가 낮아질 수 있다. 이와 관련하여 실험에 의하면, 두께가 다른 애피택셜층 (11) 이 형성된다는 것이 밝혀졌다. 제 10도는 트랜치의 측면과 저면을 포함하는 영역의 FE-SEM 상의 스캐치이다. 탄화규소의 애피택셜비의 차이에 의해 호머 애피택셜 성장이 트랜치의 측면에 형성되어 트랜치의 측면상의 호머 애피택셜층의 두께가 기판의 표면 및 트랜치의 저면상의 두께의 10 배 이상이다. 따라서, 장치는 애피택셜층 (11) 이 채널형성 영역 역할을 할지라도, 채널의 전압강하를 적게하고 손실이 적은 고품질로 생성될 수 있다.
위에서 설명 했듯이, 산화층 (10) 의 형성과 제거 (국부 이방성 열산화에 의한 매우 얇은 산화층 (10) 의 형성과 제거)에 의해 트랜지 (9) 내벽에 대한 이온 손상이 제거된다. 따라서, 트랜치이 측면에 형성된 애피택셜층이 고특성을 하고, 애피택셜층 (11) 에 형성된 MOS 인터페이스가 양호하여 뛰어나 스위칭 특성의 장치를 생성할 수 있다.
다음, 제 7도에 도시되어 있듯이, 예를 들어, 약 5hr 도안 1100℃ 에서의 비등망 열산화가 수행되어서 게이트 산화층 (12)을 애피택셜층 (11)의 표면에 형성된다. 이 경우에, 약 100nm 두께의 게이트 산화층 (12a)이 트랜치 (9)의 측면 (9a) 에 위치한 애피택셜층 (11a) 의 표면에 형성된다. 한편, 트랜치 (9)의 저면 (9b)의 애피택셜층 (11b) 이 산화되고 산화막으로 변환되어 약 500 nm 두께의 게이트 산화층 (12b)을 형성한다. 또한, n+ 소오스 영역 (6) 과 p 형 탄화규소 반도체층 (3) 의 애피택셜층 (11c) 의 산화층으로 변환되어 약 500 nm 두께의 게이트 산화층 (12c)을 형성한다. 이 경우에, 실험에 의하면, 두께가 다른 산화층 (12) 이 형성된다. 특히, 제 9도에 도시되어 있듯이, 열산화에 의해 형성된 산화층이 두께는 면방위가 0001인 카본면과 경사각이 θ 인 경사면을 지닌 탄화규소를 이용하여 측정된다. 따라서, θ=90。 {(112 bar 0) 면 } 의 면이 총두께가 면방위가 0001 인 카보면의 두께 보다 작다. 이 이등방성 산화는 필요한 애피택셜층 (11) 이 제거를 최소화할 수있고,기판의 표면 및 트랜치의 저면에서 불필요한 애피택셜(11)이 제거를 최소화할 수 있다. 따라서, 애피택셜층 (11) 이 고품질의 간단한 방식으로 단일 열산화에 의해 측면에만 형성되어 장치가 저렴하고고품질화한다.
다음, 제 8 도에 도시되어 있듯이 트랜치 (9)의 내부는 게이트 전극층으로 제 1 폴리실리콘층 (13a) 와 제 2 폴리실리콘층 (13b) 순서로 채워진다. 이 경우에, 제 1 및 제 2 폴리실리콘 층 (13a) 와 (13b) 가 트랜치 (9) 내의 게이트 산화층 (12) 내부에 배설되어 있다. 이 경우에 제 1 및 제 2 폴리실리콘층 (13a) 및 (13b) 가 n+ 소오스영역 (6) 상의 게이트 산화층 (12c) 에 형성될 수 있다.
이후, 제 1 도에 도시되어 있듯이, 층절연층 (14) 이 CVP에 의해 제 1 및 제 2 폴리 실리콘층 (13a) (13b)의 표면을 포함하는 게이트 산화층 (12c) 에 형성된다. n+ 형 소오스 영역 (6) 과 p 형 탄화규소 반도체층 (3)에 위치한 게이트 산화층 (12c) 과 층절연층 (14) 의 표면접촉이 제공되는 소정의 위치에서 제거된다. 이후, 소오스 전극층 (15) 이 n+ 형 소오스 영역의 제 1전극으로 p형 탄화규소 반도체층 (3) 및 층절연층 (14) 에 형성되었고, 드레인 전극층 (16) 이 제 2 전극으로 반도체 기판의 후면 (n+형 단결정 SiC 기판 (1)의 저면) 에 형성되어 전력 MOSFET를 완성한다. 따라서, 본 실시예에 따라, 채널이 탄화규소의 반도체기판 (4)를 이용하여 형성된 애피택셜층 (11a)이 불순물 농다가 n-형 탄화규소 반도체층 (2) 과 p형 탄화규소 반도체층 (3)의 불순물 농도가 관계 없이 바람직하게 될 수 있다. 따라서, 고차단 전압과 전손실 전력 MOSFET를 제공될 수 있고, 이 MOSFET 채널 이동도와 저임계치의 억압된 불순물 상단에 의해 채널부분에서 전압강하가 적다.
에피택셜층 (11a)이 트랜치 (9) 내에 형성되기 때문에 이온 손상이 없는 반도체 층이 애피택셜층 (11a)에 제공될 수 있다. 따라서, 채널 형성면상의 감소한 손상 및 불규칙성은 향상된 인터페이스 특성과 뛰어나 스위칭 특성을 하는 탄화규소 반도체 장치를 제공한다.
반도체기판(4)을 구성한 탄화규소는 면방위가 0001인 카보면을 지닌 표면을 갖는 유방정계이고, 표면의 화학적인 재반응은 기타면의 화확적인 재방응보다 커서 공정 온도가 낮아짐과 동시에 공정 시간도 짧아진다. 따라서, 저렴한 장치가 제공될 수 있다. 채널을 형성하는 제 2 반도체층 (애피택셜층 (11a) ) 이 애피택셜 성장에 의해 형성되기 때문에 고특성 제 2 반도체 층 (애피택셜층 (11a) ) 이 트랜치 (9) 이 측면에 일정하게 형성될 수 있다.
이 방법에 의해 형성된 제 2 반도체층 (애피택셜층 (11a) )은 이동도가 기타층의 불순물에 의해 형향을 받지 않아 높다는 특성을 지닌다. 따라서, 애피택셜층 (11a) 에 형성된 채널이 전압 강하가 낮아질 수 있어서, 저 손실장치가 생성될 수 있다. 또한, 저불순물 농도에서의 이등방성 성장에 의해 고 이동도의 채널이 형성되어서 채널 부분에서 전압강하가 감소된다. 따라서, 탄화규소의 고차단 전압과 저손실전력 MOSFET 가 고품질의 손실을 감소하도록 생산될 수 있다.
또한 드라이 에칭에 의한 트랜치(9)의 형성에 의해 트랜치 (9)가 정밀하고 깊고 실질적으로 수직으로 형성되어서 트랜치 (9)의 측면 (9a)에 형성된 에피택셜층(11a)의 표면적의 증가는 단위 영역당 전체 채널측을 증가시키시고 채널 부분의 전압 강화를 감소시킨다. 따라서, 손실이 더 감소한 장치가 생성될 수 있다. 게이트 전극층이 폴리 실리콘막이기 때문에 게이트 전극층이 고품질이 트랜치에 내벽에 형성될 수 있다.
육방정계의 탄화규소만이 본 실시예에서 설명했을지라도, 기타 수정계 (예를 들어, 등방정계) 는 같은 효과를 제공할 수 있다.
또한, p/n/n+ 기판을 지닌 기판만이 본 실시예에서 설명했을지라도, 반도체 형의 n 형 p 형과 대체되는 구조가 같은 효과를 얻을 수 있다고 할 수 없다.
또한, 제 7도에 도시되어 있듯이, 애피택셜층 (11)의 형성후, 산화층 열산화에 의해 형성되어 애피택셜층 (11)을 트랜치 (9)의 측면에만 남기고 산화층을 트랜치 (9)의 내부에 배설한다. 트랜치 (9)의 측면 (9a) 상의 두께는 저면 (9b) 상의 두께보다 작다. 또한, 열산화가 실행될 수 있다. 즉 애피택셜층 (11)의 형성후 산화층을 형성하여 애피택셜층 (11)을 트랜치(9)의 측면에만 남게하는 단계와, 제1 산화층을 형성한후, 측면 (9a)의 두께가 저면 (9b)의 두께 내벽에 형성하는 단계를 포함한다. 또한, 제 2 산화층을 형성하는 단계에서 기판의 표면상의 불필요한 제 2 반도체가 단일 산화에 의해 제거될 수 있다. 또한, 제 2 산화층을 형성하는 단계에서, 측면상의 산화층이 비방정계 열산화에 의해 얇게 선택적으로 형성되어 있고, 기판의 표면상의 필드 산화층과 트랜치의 저면상의 두께가 크다. 따라서, 얇은 산화층이 채널이 형성된 장소에만 형성될 수 있다.
n+ 소오스 영역 (6)은 p형 탄화규소 반도체층 (3) 이 형성의 성장이 불순물을 함유하는 가스를 도입하므로서 이온주입을 하지 않고, p 형 탄화규소 반도체층 (3) 의 표면에 형성될 수 있다. 이로인해 두꺼운 소오스 영역이 형성되고 저저항 소오스 영역이 소오스 영역에서 전압강하를 참조시키기 위해 애피택셜 성장에 의해 생성될 수 있다. n+ 소오스 영역 (6)의 표면상의 소오스 전극측 (1도)의 형성은 본 발명의 목적을 만족한다.
제 6도에 도시된 애피택셜층 (11)은 6H-SiC 의 애피택셜 성장에 의해 6H-SiC 에 형성된다. 또한 4H-SiC 또는 3C-SiC 가 6H-SiC에서 애피택셜적으로 성장될 수 있다.
본 발명에서 면방위가인 카본면은 결정학적인 대칭면인 면방위가 0001 인 카본면을 포함한다.
[실시예 2]
제 11도는 본 발명의 제 2 실시예를 따른 탄화규소의 전력 MOSFET의 단면도를 도시한다. 본 실시예에 따라, 트랜치 (9)는 단일 단계로 게이트 전극층 (13)으로 채워진다. 또한, 소오스 전극층 (15)과의 접촉을 향상시키는 저저항 p 형 탄화규소 영역 (17)이 예를 들면 알루미늄의 이온 주입에 의해 p형 탄화규소 반도체층 (3) 의 표면층부의 다른 소정의 영역에 형성된다.
상기 구조외에 예를 들어, n+ 형 소오스 영역 (6)의 재료는 저저항 P형 탄화규소 영역 (17)에 형성된 소오스 전극층 (15)의 재료와 다르다. 또한, 제 11도에 도시되어 있듯이, 저저항 p 형 탄화규소 영역 (17)이 생략될 수 있다. 이 경우에, 소오스 전극층 (15)은 n+ 형 소오스 영역 (6)과 p형 실리콘 반도체층 (3) 과 접촉하도록 형성될 수 있다. n+ 형 소오스 영역 (6)이 표면에 전극층 (15)의 형성은 본 발명의 목적에 충분하다. 또한, n 채널 수직 MOSFET에 대한 적용이 위에서 설명했을지라도 제 1 도에서 p 형과 n 형의 서로의 대치 즉 p 채널형수직 MOSFET 는 같은 효과를 또한 제공할 수 있다.
[실시예 3]
제 11 도에서, 기판의 표면에 대한 트랜치 (9) 의 측면 (9a) 의 각이 90。이다. 그러나, 제 12 도에 도시되어 있듯이, 기판의 표면에 대한 트랜치 (9)의 측면 (9a) 의 각이 반듯이 90。일 필요는 없다.
기판 (4)의 표면에 대한 트랜치 (9) 의 측면의 각이 고채널 이동도를 제공 하도록 될 때 더 나은 효과가 얻어질 수 있다.
[실시예 4]
제 13 도에 도시되어 있듯이 게이트 전극층 (13) 의 윗쪽 부분은 n+ 형 소오스 영역 (6) 에 연장하도록 형성될 수 있다. 이 구조는 n+ 형 소오스 영역 (6) 과 얇은 n 형 탄화규소 반도체형 (11a)에서 유도된 채널 사이의 접속 저항을 감소할 수 있다.
[실시예 5]
제 14 도에 도시되어 있듯이, 게이트 절연층 (12) 의 두께는 채널이 형성된 n 형 탄화규소 반도체층 (11a)의 아래끝에서 실질적으로 같도록 장치의 구조가 되어 있고, 게이트 전극층 (13)은 얇은 n 형 탄화규소 반도체층 (11a) 의 아래끝보다 낮은 위치쪽으로 연장되어 있다. 이 구조는 n 형 탄화규소 반도체층 (11a)에서 유도된 채널과 드레인 영역 사이의 접속 저항을 감소시킬 수 있다.
[실시예 6]
이 장치의 구조가 제 15도에 도시되어 있다. 특히, 제 3도에 도시되어 있듯이, 게이트 전극층 (13) 은 n+ 형 소오스 영역 (6)으로 연장하도록 형성되어 있고, 제 14 도에 도시되어 있듯이 게이트 전극층 (13)은 얇은 n 형 탄화규소 반도체층 (11a) 의 아래끝 보다 낮은 위치쪽으로 연장되어 있다.
또한, 얇은 n 형 탄화규소 반도체층 (11a) 와 p 형 반도체 카바이드 반도체층이 수정형가 서로 다르다. 예를 들어, p 형 탄화규소 반도체층이 캐리어 유도 방향의 이동도를 증가시키기 위해 얇은 n 형 탄화규소 반도체층 (11a) 이 4H-SiC로 형성된 6H-SiC 로 형성될 수가 있어서 저전류 손실의 MOSFET를 제공한다.
또한, 상기 실시예에서, 축적형 채널 역할을 하는 반도체층이 제 2 반도체 층으로 이용된다. 이것이 제 1 도를 참조로 설명될 것이다. p 형 탄화규소 반도체층 (3) 보다 낮은 농도 (예를 들어, 1015- 1016cm-3)를 지닌 얇은 p 형 탄화규소 반도체층 (11a) 이 형성된다. 이 경우에 축적형 채널에 얻어진 것과 같은 효과가 얻어질 수 있다. 이러한 구조를 하는 장치는 위에서 설명한 방식으로 생성될 수 있다. 이 경우에 게이트 전극층 (13a, 13b) 에 대한 전압인가에 의해 게이트 절연층 (12) 와 접촉하는 표면에 근접한 부분의 얇은 p 형 탄화규소 반도체층 (11a) 이 n 형으로 반전되어 n+ 형 소오스 영역과 n- 형 탄화규소 반도체층(2) 사이의 부분이 전기적으로 전도되게 하여 소오스와 드레인(소오스 전극층 (15) 과 드레인 전극층 (16) 사이에 전류가 흐르게 된다.
반전형채널의 형성에서, 예를 들어 제 15 도에 도시되어 있듯이, 게이트 전극층 (13) 이 n+ 형 소오스영역 (6) 및 n- 형 탄화규소층 (2) 에 연장하도록 형성되어서 n+ 형 소오스영역(6) 이 반전형 채널에 의해 n- 형 탄화규소 반도체에 만족스럽게 접속되어 있다.
얇은 p 형 탄화규소의 수정형은 p 형 탄화규소 반도체 (3) 의 수정형 (예를 들어 6H-SiC)와 같다.
또한, 상기 실시예에서 n 채널 수직 MOSFET 의 응용이 설명되었다.
제 1 도에서 p 형과 n 형이 대치 즉, p 채널 수직 MOSFET 는 같은 효과를 제공 한다.
수정과 변경이 본 발명의 요지에서 벗어나지 않으면 청구범위내에서 가능하다.
Claims (15)
- 순서대로 적층된 제 1 전도형 저저항 반도체층 제 1 전도형 고저항 반도체층 및 제 2 전도형 제 1 반도체층을 포함하고 탄화규소의 단결정으로 형성된 반도체기판과; 제 1 반도체의 표면층의 소정의 영역에 제공된 제 1 전도형 반도체 영역과; 반도체영역과 제 1 반도체층을 통해 고저항 반도체층으로 연장한 트랜치와; 반도체영역이 표면, 제 1 반도체층 및 트랜치의 측면이 고저항 반도체층에 제공되고 탄화규소의 얇은층을 포함하는 제 2 반도체층과; 트랜치의 제 2 반도체의 표면에 형성된 게이트 절연층과; 트랜치내의 게이트 절연층의 표면에 제공된 게이트 전극과; 층의 표면에 임으로 제공된 제 1 전극층과; 저저항 반도체층의 표면에 제공된 제 2 전극층을 구비한 탄화규소 반도체장치.
- 제 1 항에 있어서, 제 2 반도체층은 제 1 반도체형과 같은 수정형을 갖는 탄화규소 반도체장치.
- 제 2 항에 있어서, 반도체기판과 제 2 반도체층이 육방정계에 탄화규소로 형성된 탄화규소 반도체 장치.
- 제 2 항에 있어서, 반도체영역이 제공된 반도체기판의 표면은 면방위가인 카본면을 지닌 탄화규소 반도체장치.
- 제 1 항에 있어서, 제 2 반도체층은 제 2 전도층을 지니고, 이의 농도는 제 1 반도체층이 불순물 농도 보다 낮은 탄화규소 반도체장치.
- 제 1 항에 있어서, 제 1 도 반도체층은 제 1 전도형을 지닌 반도체장치.
- 제 6 항에 있어서, 제 2 반도체층이 불순물의 농도는 저저항 반도체층 및 반도체 영역의 불순물 농도 보다 적은 탄화규소 반도체장치.
- 순서대로 제 1 전도형 저저항 반도체층, 제 1 전도형 고저항 반도체층 및 제 2 전도형 제 1 반도체층을 적층하여 단결정 탄화규소의 반도체기판을 형성하여 제 1 반도체층의 표면부분이 소정의 영역에 제 1 전도형 반도체 영역을 형성 하는 제 1 단계와; 반도체 영역 및 제 1 반도체층을 통해 고정항 반도체층에 트랜치를 형성하는 제 2 단계와; 단결정 탄화규소로 형성된 제 2 반도체층을 트랜지의 내벽의 측면에 형성하는 제 3 단계와; 게이트 산화층을 트랜치의 제 2 반도체층의 표면에 형성하는 제 4 단계와; 트랜치의 게이트 산화막의 표면에 게이트 전극을 형성하는 제 5 단계와; 반도체영역의 표면 및 제 1 반도체층의 표면에 임으로 제 1 전극을 형성하고 제 2 전극을 저저항 반도체층에 형성하는 제 6 단계를 구비하는 탄화규소 반도체장치를 생성하는 공정.
- 제 8 항에 있어서, 반도체기판을 구성하는 탄화규소는 육방정계이고 반도체 기판의 표면은 면방위가 실질적으로인 카본면을 지닌 탄화규소 반도체 장치를 생성하는 공정.
- 제 8 항에 있어서, 제 3 단계에서 제 2 반도체 좋은 제 1 반도체층의 표면과 반도체 영역에 형성되어 있고, 트랜치의 측면 및 저부 및 이후 제 1 반도체층과 반도체영역 상의 제 2 반도체층 및 트랜치의 저부가 트랜치의 측면상의 제 2 반도체층 보다 열적으로 더 깊이 산화되어서 제 2 반도체층을 트랜치의 측면에만 남기는 탄화규소 반도체 장치를 생성하는 공정.
- 제 8 항에 있어서, 제 3 단계에서 제 2 반도체층은 에피택셜 성장에 의해 형성되는 탄화규소 반도체장치를 생성하는 공정.
- 제 8 항에 있어서, 제 1 단계에서 반도체 영역은 애피택셜 성장에 의해 형성되는 탄화규소 반도체장치를 생성하는 공정.
- 제 8 항에 있어서, 제 2 단계는 드라이 에칭에 의한 트랜치 형성 이 트랜치의 내벽에의 산화층 형성 및 제거에 관련하고, 측면상의 산화층의 두께는 저부상의 산화층의 두께보다 작은 탄화규소 반도체장치를 생성하는 공정.
- 제 9 항에 있어서, 제 3 단계에서, 제 2 반도체층은 트랜치의 내벽상에 이등방성 에피택셜 성장에 의해 트랜치의 내벽에 형성되어 측면상의 제 2 반도체층의 두께가 저부착의 제 2 반도체층의 두께보다 큰 탄화규소 반도체장치를 생성하는 공정.
- 제 14 항에 있어서, 제 4 단계에서, 게이트 산화층은 이등방성 열산화에 의해 트랜치의 내벽에 형성되어 측면상의 게이트 산화층의 두께는 저면의 게이트 산화층의 두께보다 작은 탄화규소 반도체 장치를 생성하는 공정.
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP95-229486 | 1995-09-06 | ||
| JP95-229485 | 1995-09-06 | ||
| JP22948795A JP3307184B2 (ja) | 1995-09-06 | 1995-09-06 | 炭化珪素半導体装置 |
| JP22948695A JP3415340B2 (ja) | 1995-09-06 | 1995-09-06 | 炭化珪素半導体装置 |
| JP22948595A JP3419163B2 (ja) | 1995-09-06 | 1995-09-06 | 炭化珪素半導体装置の製造方法 |
| JP95-229487 | 1995-09-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970018686A KR970018686A (ko) | 1997-04-30 |
| KR100199997B1 true KR100199997B1 (ko) | 1999-07-01 |
Family
ID=27331526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960038644A KR100199997B1 (ko) | 1995-09-06 | 1996-09-06 | 탄화규소 반도체장치 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5976936A (ko) |
| KR (1) | KR100199997B1 (ko) |
| DE (1) | DE19636302C2 (ko) |
| FR (1) | FR2738394B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101223284B1 (ko) | 2006-11-29 | 2013-01-16 | 스미토모덴키고교가부시키가이샤 | 탄화규소 반도체 장치의 제조 방법 |
| KR101339271B1 (ko) | 2012-12-18 | 2013-12-09 | 현대자동차 주식회사 | 반도체 소자의 제조 방법 |
| KR20220030588A (ko) * | 2020-09-03 | 2022-03-11 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
Families Citing this family (163)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573534B1 (en) * | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| US6057558A (en) * | 1997-03-05 | 2000-05-02 | Denson Corporation | Silicon carbide semiconductor device and manufacturing method thereof |
| JP3976374B2 (ja) * | 1997-07-11 | 2007-09-19 | 三菱電機株式会社 | トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法 |
| KR100259078B1 (ko) * | 1997-08-14 | 2000-06-15 | 김영환 | 박막트랜지스터 및 이의 제조방법 |
| JPH11251592A (ja) | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| JPH11204782A (ja) * | 1998-01-08 | 1999-07-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6384428B1 (en) * | 1998-03-19 | 2002-05-07 | Hitachi, Ltd. | Silicon carbide semiconductor switching device |
| JPH11274485A (ja) * | 1998-03-25 | 1999-10-08 | Nec Kansai Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
| US6225659B1 (en) * | 1998-03-30 | 2001-05-01 | Advanced Micro Devices, Inc. | Trenched gate semiconductor device and method for low power applications |
| JP2884085B1 (ja) * | 1998-04-13 | 1999-04-19 | 日本ピラー工業株式会社 | 単結晶ＳｉＣおよびその製造方法 |
| US6303410B1 (en) | 1998-06-01 | 2001-10-16 | North Carolina State University | Methods of forming power semiconductor devices having T-shaped gate electrodes |
| EP0973203A3 (de) * | 1998-07-17 | 2001-02-14 | Infineon Technologies AG | Halbleiterschicht mit lateral veränderlicher Dotierung und Verfahren zu dessen Herstellung |
| US6194741B1 (en) * | 1998-11-03 | 2001-02-27 | International Rectifier Corp. | MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance |
| US6228720B1 (en) | 1999-02-23 | 2001-05-08 | Matsushita Electric Industrial Co., Ltd. | Method for making insulated-gate semiconductor element |
| DE19913375B4 (de) * | 1999-03-24 | 2009-03-26 | Infineon Technologies Ag | Verfahren zur Herstellung einer MOS-Transistorstruktur |
| US6291298B1 (en) * | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
| US6191447B1 (en) | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
| JP3551909B2 (ja) | 1999-11-18 | 2004-08-11 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US7229872B2 (en) * | 2000-04-04 | 2007-06-12 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
| US6580123B2 (en) * | 2000-04-04 | 2003-06-17 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
| US7892974B2 (en) | 2000-04-11 | 2011-02-22 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US6475889B1 (en) * | 2000-04-11 | 2002-11-05 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US7125786B2 (en) * | 2000-04-11 | 2006-10-24 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| DE10026924A1 (de) * | 2000-05-30 | 2001-12-20 | Infineon Technologies Ag | Kompensationsbauelement |
| KR100510997B1 (ko) * | 2000-06-29 | 2005-08-31 | 주식회사 하이닉스반도체 | 복합 반도체소자의 접합전극 형성방법 |
| US6429041B1 (en) * | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
| US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| US6396090B1 (en) * | 2000-09-22 | 2002-05-28 | Industrial Technology Research Institute | Trench MOS device and termination structure |
| US6956238B2 (en) * | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| JP4635333B2 (ja) * | 2000-12-14 | 2011-02-23 | ソニー株式会社 | 半導体装置の製造方法 |
| US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US6455382B1 (en) * | 2001-05-03 | 2002-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-step method for forming sacrificial silicon oxide layer |
| US7009247B2 (en) * | 2001-07-03 | 2006-03-07 | Siliconix Incorporated | Trench MIS device with thick oxide layer in bottom of gate contact trench |
| US7291884B2 (en) * | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
| US6764906B2 (en) * | 2001-07-03 | 2004-07-20 | Siliconix Incorporated | Method for making trench mosfet having implanted drain-drift region |
| US7033876B2 (en) * | 2001-07-03 | 2006-04-25 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
| US6849898B2 (en) * | 2001-08-10 | 2005-02-01 | Siliconix Incorporated | Trench MIS device with active trench corners and thick bottom oxide |
| US20060038223A1 (en) * | 2001-07-03 | 2006-02-23 | Siliconix Incorporated | Trench MOSFET having drain-drift region comprising stack of implanted regions |
| US7183193B2 (en) * | 2001-12-28 | 2007-02-27 | Micrel, Inc. | Integrated device technology using a buried power buss for major device and circuit advantages |
| US6894393B1 (en) | 2001-12-28 | 2005-05-17 | Micrel, Inc. | Buried power bus utilized as a sinker for high current, high power semiconductor devices and a method for providing the same |
| US6882053B1 (en) * | 2001-12-28 | 2005-04-19 | Micrel, Inc. | Buried power buss utilized as a ground strap for high current, high power semiconductor devices and a method for providing the same |
| US6869480B1 (en) * | 2002-07-17 | 2005-03-22 | The United States Of America As Represented By The United States National Aeronautics And Space Administration | Method for the production of nanometer scale step height reference specimens |
| US6713814B1 (en) * | 2002-08-05 | 2004-03-30 | National Semiconductor Corporation | DMOS transistor structure with gate electrode trench for high density integration and method of fabricating the structure |
| US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| JP3715971B2 (ja) * | 2003-04-02 | 2005-11-16 | ローム株式会社 | 半導体装置 |
| US7074643B2 (en) * | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US6979863B2 (en) * | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
| US7652326B2 (en) | 2003-05-20 | 2010-01-26 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| JP2005005580A (ja) * | 2003-06-13 | 2005-01-06 | Renesas Technology Corp | 半導体装置 |
| KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| DE112005003893B3 (de) * | 2004-02-27 | 2021-04-15 | Rohm Co. Ltd. | Halbleiterbauelement und Verfahren zur Herstellung desselben |
| DE102005017814B4 (de) * | 2004-04-19 | 2016-08-11 | Denso Corporation | Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US7118970B2 (en) * | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| JP2008516454A (ja) * | 2004-10-07 | 2008-05-15 | フェアチャイルド・セミコンダクター・コーポレーション | バンドギャップが改善されたｍｏｓゲートパワートランジスタ |
| US7504691B2 (en) * | 2004-10-07 | 2009-03-17 | Fairchild Semiconductor Corporation | Power trench MOSFETs having SiGe/Si channel structure |
| CN102867825B (zh) | 2005-04-06 | 2016-04-06 | 飞兆半导体公司 | 沟栅场效应晶体管结构及其形成方法 |
| US7615801B2 (en) * | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US7414268B2 (en) | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| US20060261346A1 (en) * | 2005-05-18 | 2006-11-23 | Sei-Hyung Ryu | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same |
| US7391057B2 (en) * | 2005-05-18 | 2008-06-24 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US7528040B2 (en) | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
| US7553740B2 (en) * | 2005-05-26 | 2009-06-30 | Fairchild Semiconductor Corporation | Structure and method for forming a minimum pitch trench-gate FET with heavy body region |
| CN103094348B (zh) | 2005-06-10 | 2016-08-10 | 飞兆半导体公司 | 场效应晶体管 |
| JP2007013058A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | 半導体装置 |
| JP2007096263A (ja) * | 2005-08-31 | 2007-04-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法。 |
| KR100731141B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 반도체소자 및 그의 제조방법 |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| JP5228291B2 (ja) * | 2006-07-06 | 2013-07-03 | 日産自動車株式会社 | 半導体装置の製造方法 |
| US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US20080038890A1 (en) * | 2006-08-10 | 2008-02-14 | General Electric Company | Method for improved trench protection in vertical umosfet devices |
| EP2631951B1 (en) | 2006-08-17 | 2017-10-11 | Cree, Inc. | High power insulated gate bipolar transistors |
| KR100761354B1 (ko) * | 2006-10-02 | 2007-09-27 | 주식회사 하이닉스반도체 | 다면채널을 갖는 반도체소자의 듀얼폴리게이트 및 그의형성 방법 |
| CN101542739B (zh) * | 2006-11-21 | 2011-03-23 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
| US7564096B2 (en) * | 2007-02-09 | 2009-07-21 | Fairchild Semiconductor Corporation | Scalable power field effect transistor with improved heavy body structure and method of manufacture |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| JP2008244455A (ja) * | 2007-02-28 | 2008-10-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2008244456A (ja) * | 2007-02-28 | 2008-10-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2009016601A (ja) * | 2007-07-05 | 2009-01-22 | Denso Corp | 炭化珪素半導体装置 |
| JP2010541212A (ja) | 2007-09-21 | 2010-12-24 | フェアチャイルド・セミコンダクター・コーポレーション | 電力デバイスのための超接合構造及び製造方法 |
| JP2009094203A (ja) * | 2007-10-05 | 2009-04-30 | Denso Corp | 炭化珪素半導体装置 |
| US8022472B2 (en) * | 2007-12-04 | 2011-09-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US7989882B2 (en) | 2007-12-07 | 2011-08-02 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
| US7825465B2 (en) * | 2007-12-13 | 2010-11-02 | Fairchild Semiconductor Corporation | Structure and method for forming field effect transistor with low resistance channel region |
| US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8288220B2 (en) * | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
| CN104617145B (zh) * | 2009-04-13 | 2019-11-19 | 罗姆股份有限公司 | 半导体装置 |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| CN102203925B (zh) * | 2009-07-28 | 2013-06-19 | 松下电器产业株式会社 | 半导体元件的制造方法 |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| WO2011027523A1 (ja) * | 2009-09-03 | 2011-03-10 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US9312343B2 (en) * | 2009-10-13 | 2016-04-12 | Cree, Inc. | Transistors with semiconductor interconnection layers and semiconductor channel layers of different semiconductor materials |
| WO2011048800A1 (ja) | 2009-10-23 | 2011-04-28 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP5511308B2 (ja) * | 2009-10-26 | 2014-06-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| WO2011061918A1 (ja) | 2009-11-17 | 2011-05-26 | パナソニック株式会社 | 半導体素子及びその製造方法 |
| JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| CN102971853B (zh) * | 2010-08-03 | 2016-06-29 | 住友电气工业株式会社 | 半导体器件及其制造方法 |
| JP5500002B2 (ja) * | 2010-08-31 | 2014-05-21 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| CN103477439B (zh) | 2010-09-06 | 2014-12-10 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP5498431B2 (ja) | 2011-02-02 | 2014-05-21 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP5668576B2 (ja) * | 2011-04-01 | 2015-02-12 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| JP5592997B2 (ja) | 2011-05-30 | 2014-09-17 | パナソニック株式会社 | 半導体素子およびその製造方法 |
| JP5749580B2 (ja) * | 2011-06-16 | 2015-07-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| WO2013001782A1 (ja) | 2011-06-27 | 2013-01-03 | パナソニック株式会社 | 炭化珪素半導体素子及びその製造方法 |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| EP2754177A1 (en) | 2011-09-11 | 2014-07-16 | Cree, Inc. | High current density power module comprising transistors with improved layout |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| JP2013062397A (ja) * | 2011-09-14 | 2013-04-04 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP5699878B2 (ja) * | 2011-09-14 | 2015-04-15 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP5209152B1 (ja) * | 2011-09-22 | 2013-06-12 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
| JP2013069964A (ja) | 2011-09-26 | 2013-04-18 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| JP5764046B2 (ja) | 2011-11-21 | 2015-08-12 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5751146B2 (ja) * | 2011-11-24 | 2015-07-22 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP2013131512A (ja) | 2011-12-20 | 2013-07-04 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2013145770A (ja) | 2012-01-13 | 2013-07-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| US9087894B2 (en) | 2012-02-10 | 2015-07-21 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method of manufacturing the device |
| JP2014056913A (ja) | 2012-09-12 | 2014-03-27 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| JP5811973B2 (ja) * | 2012-09-12 | 2015-11-11 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6056292B2 (ja) * | 2012-09-12 | 2017-01-11 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| WO2014073127A1 (ja) | 2012-11-09 | 2014-05-15 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US9006748B2 (en) | 2012-12-03 | 2015-04-14 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing same |
| US9240476B2 (en) | 2013-03-13 | 2016-01-19 | Cree, Inc. | Field effect transistor devices with buried well regions and epitaxial layers |
| US9012984B2 (en) * | 2013-03-13 | 2015-04-21 | Cree, Inc. | Field effect transistor devices with regrown p-layers |
| US9142668B2 (en) | 2013-03-13 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with buried well protection regions |
| US9306061B2 (en) | 2013-03-13 | 2016-04-05 | Cree, Inc. | Field effect transistor devices with protective regions |
| JP6098474B2 (ja) * | 2013-10-24 | 2017-03-22 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6179409B2 (ja) | 2014-01-24 | 2017-08-16 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP6335089B2 (ja) * | 2014-10-03 | 2018-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9893176B2 (en) | 2014-12-26 | 2018-02-13 | Fairchild Semiconductor Corporation | Silicon-carbide trench gate MOSFETs |
| JP6613610B2 (ja) | 2015-05-14 | 2019-12-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6367760B2 (ja) * | 2015-06-11 | 2018-08-01 | トヨタ自動車株式会社 | 絶縁ゲート型スイッチング装置とその製造方法 |
| CN105047542B (zh) * | 2015-09-06 | 2019-05-14 | 国网智能电网研究院 | 一种沟槽型碳化硅mosfet功率器件的制造方法 |
| JP6115678B1 (ja) * | 2016-02-01 | 2017-04-19 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US10872918B2 (en) * | 2017-03-28 | 2020-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical isolation structure for reducing crosstalk between pixels and fabrication method thereof |
| JP6937496B2 (ja) | 2018-02-16 | 2021-09-22 | ローム株式会社 | 交流電源装置 |
| DE102019109368B4 (de) | 2018-05-15 | 2024-07-04 | Infineon Technologies Ag | Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren |
| CN108766887B (zh) * | 2018-05-25 | 2019-07-30 | 中国科学院微电子研究所 | 基于两步微波等离子体氧化的凹槽mosfet器件的制造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4859621A (en) * | 1988-02-01 | 1989-08-22 | General Instrument Corp. | Method for setting the threshold voltage of a vertical power MOSFET |
| JPH0291976A (ja) * | 1988-09-29 | 1990-03-30 | Oki Electric Ind Co Ltd | 縦型溝型ｍｏｓ ｆｅｔの製造方法 |
| JPH036060A (ja) * | 1989-06-01 | 1991-01-11 | Sony Corp | Ｍｉｓ型半導体装置 |
| JP2542448B2 (ja) * | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| JP2917532B2 (ja) * | 1991-01-24 | 1999-07-12 | 富士電機株式会社 | 電界効果トランジスタ |
| JP3321189B2 (ja) * | 1991-10-04 | 2002-09-03 | 株式会社東芝 | 電力用半導体素子 |
| JP3471823B2 (ja) * | 1992-01-16 | 2003-12-02 | 富士電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| US5233215A (en) * | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
| US5389799A (en) * | 1992-06-12 | 1995-02-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US5506421A (en) * | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
| US5397717A (en) * | 1993-07-12 | 1995-03-14 | Motorola, Inc. | Method of fabricating a silicon carbide vertical MOSFET |
| US5399515A (en) * | 1993-07-12 | 1995-03-21 | Motorola, Inc. | Method of fabricating a silicon carbide vertical MOSFET and device |
| JP2910573B2 (ja) * | 1993-09-10 | 1999-06-23 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
| US5323040A (en) * | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
| JP3334290B2 (ja) * | 1993-11-12 | 2002-10-15 | 株式会社デンソー | 半導体装置 |
| JP3223671B2 (ja) * | 1993-12-07 | 2001-10-29 | 株式会社デンソー | 車両用交流発電機の三相全波整流器 |
| EP0657992B1 (en) * | 1993-12-07 | 1998-04-15 | Denso Corporation | Alternating current generator for motor vehicles |
| US5514604A (en) * | 1993-12-08 | 1996-05-07 | General Electric Company | Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making |
| US5396085A (en) * | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
| DE69534888T2 (de) * | 1994-04-06 | 2006-11-02 | Denso Corp., Kariya | Herstellungsverfahren für Halbleiterbauelement mit Graben |
| US5723376A (en) * | 1994-06-23 | 1998-03-03 | Nippondenso Co., Ltd. | Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects |
| JPH08204179A (ja) * | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチｍｏｓｆｅｔ |
| US5574295A (en) * | 1995-08-09 | 1996-11-12 | Kulite Semiconductor Products | Dielectrically isolated SiC mosfet |
| JP3471509B2 (ja) * | 1996-01-23 | 2003-12-02 | 株式会社デンソー | 炭化珪素半導体装置 |
-
1996
- 1996-09-06 FR FR9610880A patent/FR2738394B1/fr not_active Expired - Lifetime
- 1996-09-06 KR KR1019960038644A patent/KR100199997B1/ko not_active IP Right Cessation
- 1996-09-06 DE DE19636302A patent/DE19636302C2/de not_active Expired - Lifetime
-
1997
- 1997-07-15 US US08/893,221 patent/US5976936A/en not_active Expired - Lifetime
- 1997-09-26 US US08/938,805 patent/US6020600A/en not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101223284B1 (ko) | 2006-11-29 | 2013-01-16 | 스미토모덴키고교가부시키가이샤 | 탄화규소 반도체 장치의 제조 방법 |
| KR101339271B1 (ko) | 2012-12-18 | 2013-12-09 | 현대자동차 주식회사 | 반도체 소자의 제조 방법 |
| KR20220030588A (ko) * | 2020-09-03 | 2022-03-11 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| KR102379156B1 (ko) * | 2020-09-03 | 2022-03-25 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970018686A (ko) | 1997-04-30 |
| DE19636302A1 (de) | 1997-03-13 |
| FR2738394B1 (fr) | 1998-06-26 |
| US5976936A (en) | 1999-11-02 |
| DE19636302C2 (de) | 1998-08-20 |
| FR2738394A1 (fr) | 1997-03-07 |
| US6020600A (en) | 2000-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100199997B1 (ko) | 탄화규소 반도체장치 | |
| US20220028980A1 (en) | Method of Manufacturing Silicon Carbide Semiconductor Devices | |
| TWI390637B (zh) | 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法 | |
| JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
| JP3385938B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP4744958B2 (ja) | 半導体素子及びその製造方法 | |
| JP3719323B2 (ja) | 炭化珪素半導体装置 | |
| JP3620513B2 (ja) | 炭化珪素半導体装置 | |
| JP4669191B2 (ja) | 横形超接合半導体デバイス | |
| WO1994013017A1 (en) | Power mosfet in silicon carbide | |
| US11245016B2 (en) | Silicon carbide trench semiconductor device | |
| JP3307184B2 (ja) | 炭化珪素半導体装置 | |
| JP4965756B2 (ja) | 半導体装置 | |
| JP3610721B2 (ja) | 炭化珪素半導体装置 | |
| JP3496509B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN109314142B (zh) | 短沟道沟槽功率mosfet | |
| JP3709688B2 (ja) | 炭化珪素半導体装置 | |
| EP4016645A1 (en) | Silicon carbide power device and method for manufacturing the same | |
| JP3415340B2 (ja) | 炭化珪素半導体装置 | |
| JP2004111614A (ja) | 炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置 | |
| JPH11266012A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN118486734A (zh) | 碳化硅沟槽栅金属氧化物半导体场效应晶体管及制备方法 | |
| JPH10229190A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| KR20060136356A (ko) | 반도체소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20130220 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20150227 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20160302 Year of fee payment: 18 |
|
| EXPY | Expiration of term |