FR2738394A1 - Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication - Google Patents
Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication Download PDFInfo
- Publication number
- FR2738394A1 FR2738394A1 FR9610880A FR9610880A FR2738394A1 FR 2738394 A1 FR2738394 A1 FR 2738394A1 FR 9610880 A FR9610880 A FR 9610880A FR 9610880 A FR9610880 A FR 9610880A FR 2738394 A1 FR2738394 A1 FR 2738394A1
- Authority
- FR
- France
- Prior art keywords
- layer
- semiconductor
- trench
- silicon carbide
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 258
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 139
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 128
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000012535 impurity Substances 0.000 claims abstract description 46
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 29
- 238000009413 insulation Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 393
- 239000004020 conductor Substances 0.000 claims description 41
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 11
- 229910052799 carbon Inorganic materials 0.000 claims description 11
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000002344 surface layer Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 230000000903 blocking effect Effects 0.000 abstract description 26
- 238000009825 accumulation Methods 0.000 abstract description 9
- 230000033228 biological regulation Effects 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 69
- 230000000694 effects Effects 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 239000000969 carrier Substances 0.000 description 6
- 238000010276 construction Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000001105 regulatory effect Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001311 chemical methods and process Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000012791 sliding layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Abstract
Le dispositif de l'invention présente une tension de blocage élevée, une faible perte, et une faible tension de seuil. Un substrat (1) de semi-conducteur en carbure de silicium n**+, un substrat (2) de semi-conducteur en carbure de silicium n**-, et une couche (3) de semi-conducteur en carbure de silicium p sont laminées l'une sur l'autre. Une région de source n**+ (6) est formée dans une zone donnée de la surface dans la couche (3), et une tranchée (9) est réalisée en s'étendant à travers la région (6) et la couche (3) jusque dans la couche (2). Une fine couche de semi-conducteur (n ou p) (11a) s'étend sur la surface de la région (6), la couche (3), et la couche (2) dans la face latérale de la tranchée (9). Une couche d'électrode de grille (13) est disposée à travers une couche d'isolation de grille (12) dans la tranchée (9). Une couche d'électrode de source (15) est prévue sur la surface de la couche (3) et de la région (6), et une couche d'électrode de drain (16) est fournie sur la surface du substrat (1). L'application d'une tension à la couche (13) se traduit par la formation d'un canal (de type accumulation ou du type inversion) dans la couche (11a) pour contrôler la continuité entre source et drain. Une régulation indépendante de la concentration en impuretés et de l'épaisseur des couches (11a) et (3) permet de porter la couche (3) à une concentration élevée et d'avoir une résistance élevée à la tension et d'abaisser la concentration en impuretés de la couche (11a) afin d'atteindre une faible valeur du seuil et une faible perte.
Description
1 2738394
La présente invention concerne un dispositif à semi- conducteur en carbure de silicium tel que, par exemple, un transistor à effet de champ du type à grille isolée, plus particulièrement un transistor à effet de champ à grille isolée par oxyde métallique
(MOSFET).
Ces dernières années, on a utilisé comme transistors de puissance des MOSFETS de puissance verticaux préparés en utilisant un monocristal de carbure de silicium. Dans le but de réduire l'apparition de pertes dans le transistor de puissance, il est nécessaire de réduire la résistance à l'état passant. A cet effet, un MOSFET de puissance du type à grille à tranchée, comme représenté en figure 16, été proposé comme dispositif permettant de réduire effectivement la résistance à l'état passant (par exemple, publication du brevet japonais non examinée (Kokai) N 4-239778). Dans le MOSFET de puissance du type à grille à tranchée représenté en figure 16, une couche épitaxiale 22 de type n est fournie sur un substrat 21 de semi-conducteur en carbure de silicium du type n, une couche épitaxiale 23 du type p est prévue sur la couche épitaxiale 22 et une région de source 24 de type n est fournie sur la couche épitaxiale 23 de type p dans une région prédéterminée. En outre, une tranchée 25 est fournie qui s'étend à travers la région de source 24 du type n et la couche épitaxiale 23 du type p jusqu'à la couche épitaxiale 22 du type n. Une électrode de grille 27 est fournie dans la tranchée 25 par l'intermédiaire de la couche d'isolation de grille 26. Une couche d'isolation 23 est fournie sur la surface supérieure de l'électrode de grille 27, une électrode de source 29 est formée sur la région de source 24 du type n comprenant la surface de la couche d'isolation 28, et une électrode de drain
30 est formée sur la surface du substrat de semi-
conducteur 21 en carbure de silicium du type n.
Dans ce cas, un canal que peut traverser un porteur entre la borne de source et la borne de drain a
2 - 2738394
été formé en appliquant une tension à l'électrode de grille 27 afin de produire un champ électrique dans la couche d'isolation de grille 26 placée entre l'électrode de grille 27 et la couche épitaxiale 23 de type p dans la paroi latérale de la tranchée 25, d'o l'inversion du type de conductivité de la couche épitaxiale 23 du type
p en contact avec la couche d'isolation de grille 26.
Un MOSFET de puissance vertical, comme représenté en figure 17, qui induit un canal par un mode d'accumulation a été proposé comme dispositif qu'on peut préparer en utilisant du carbure de silicium monocristallin et est capable de réduire la résistance à l'état passant (brevet des Etats-Unis d'Amérique N 5 323 040). On construit le MOSFET de puissance
vertical représenté en figure 17 de la manière suivante.
Une région de drain 33 du type n+ est formée sur une première surface 32a d'un substrat 31 de semi-conducteur en carbure de silicium, et une région de glissement 34 à semi-conducteur en carbure de silicium du type n est fournie plus à l'intérieur que la région de drain 33 du type n+. Une région de source 35 du type n+ est fournie
sur une seconde surface 32b du substrat de semi-
conducteur 31 en carbure de silicium, et une région de canal 36 à semiconducteur en carbure de silicium du type n- est fournie entre la région de source 35 et la région de glissement 34. En outre, une tranchée 37 qui s'étend jusque dans la région de glissement 34 est fournie sur la seconde surface 32b du substrat 31, fournissant ainsi une région mésa 38 comprenant la région de source 35 du type n+ et la région de canal 36 à semi-conducteur en carbure de silicium. Une couche d'isolation 39 est fournie le long de la face latérale 37a de la tranchée 37 et de la face inférieure 37b de la tranchée 37. La tranchée 37 est remplie d'une électrode de grille 40. Une électrode de source 41 et une électrode de drain 42 sont fournies, respectivement, sur la région de source 35 du type n+ et la région de drain
33 du type n+.
3 - 2738394
Dans ce cas, la conduction des porteurs entre la borne de source et la borne de drain est effectuée en appliquant une tension positive à l'électrode de grille 40 afin de créer un canal 43 de couche d'accumulation du type n dans le voisinage de la
face latérale 37a de la région de canal 36 à semi-
conducteur en carbure de silicium du type n-. La fonction de travail de l'électrode de grille 40, la concentration en impuretés de la région de canal 36 à semi-conducteur en carbure de silicium du type n-, et la largeur W de la région mésa 38 sont conçues pour que la région mésa 38 soit épuisée lorsqu'aucune tension n'est appliquée à l'électrode de grille 40. Par conséquent, lorsqu'aucune tension ou qu'une tension négative est appliquée à l'électrode de grille 40, la conduction des porteurs est moins à même de se produire entre la borne
de source et la borne de drain.
Ainsi, dans le MOSFET de puissance vertical représenté en figure 17, l'induction utilisant un mode d'accumulation de canal abaisse la tension de seuil, et la réduction des dimensions de la cellule unitaire 44 (réduction de la largeur W de la région mésa 38 à environ 2 Mm) augmente l'intégration pour abaisser la
résistance à l'état passant.
Dans le MOSFET de puissance du type à grille à tranchée de la figure 16, la concentration en impuretés de la région o le canal est formé a été spécifiée par la concentration en impuretés de la couche épitaxiale 23 du type p. Cela pose les problèmes suivants. La concentration NA des impuretés dans la couche épitaxiale 23 du type p et la distance (épaisseur) a entre la région de source 24 et la couche épitaxiale 22 du type n constituent des paramètres parmi ceux qui déterminent la tension de blocage entre la source et le drain du MOSFET de puissance représenté en figure 16. La tension de blocage entre la source et le drain est dictée par les conditions d'avalanche pour la jonction pn entre la couche épitaxiale 23 du type p et
4 - 2738394
la couche épitaxiale 22 du type n et les conditions dans lesquelles la couche épitaxiale 23 du type p est épuisée pour créer un perçage. Pour cette raison, la concentration en impuretés NA de la couche épitaxiale 23 du type p doit être suffisamment élevée, et l'épaisseur
a doit être également suffisamment grande.
L'augmentation de la concentration en impuretés NA de la couche épitaxiale 23 du type p se traduit fâcheusement
par l'augmentation de la tension de seuil de la grille.
En outre, cela augmente la diffusion des impuretés et, par conséquent, abaisse la mobilité du canal, augmentant fâcheusement la résistance à l'état passant. D'autre part, l'augmentation de l'épaisseur a provoque l'augmentation de la longueur du canal, d'o l'augmentation fâcheuse de la résistance à l'état passant. Ainsi, dans le but de réaliser un MOSFET de puissance ayant une tension de blocage élevée, une faible perte du courant pendant le fonctionnement, et une tension de seuil de faible valeur, la concentration en impuretés de la couche épitaxiale du type p doit être régulée indépendamment de la concentration en impuretés de la région o le canal est formé. Cependant, il est difficile d'y parvenir avec la structure et le procédé
de fabrication classiques.
On a utilisé l'abaissement de la concentration de la couche formant le canal par diffusion thermique, dans le MOSFET de puissance du type à grille à tranchée en utilisant du silicium monocristallin, comme moyen permettant de résoudre le problème exposé ci-dessus. Cependant, dans le MOSFET de puissance du type à grille à tranchée utilisant du carbure de silicium, le coefficient de diffusion thermique des atomes des impuretés dans le carbure de silicium est très faible, soulevant un nouveau problème en ce sens que la diffusion thermique ne peut être utilisée.
-' 2738394
En outre, dans le MOSFET vertical représenté en figure 17, étant donné que la rupture du dispositif est déterminée par la tension de blocage de la couche isolante dans la face inférieure de la tranchée, la tension de blocage est inférieure à celle des dispositifs dans lesquels cette dernière est déterminée par la rupture par avalanche de la jonction pn. En outre, pendant l'état non-passant du transistor, dans des conditions de températures élevées, un grand nombre des porteurs sont fournis par la région de source 35 du type n+ à la région 36 à semi-conducteur en carbure de silicium du type n-, créant fâcheusement un courant de
fuite élevé entre la source et le drain.
Lorsque la tranchée 25 est formée par attaque à l'état sec, il se produit un endommagement de la face formée du canal par l'attaque ionique, détériorant les propriétés de l'interface MOS et, par
conséquent, les propriétés de commutation du MOS.
La présente invention a pour premier objet de fournir un dispositif à semi-conducteur en carbure de silicium ayant une tension de blocage élevée, une faible
perte, et une tension de seuil de faible valeur.
La présente invention a pour second objet de fournir un dispositif à semi-conducteur en carbure de silicium ayant une tension de blocage élevée, une faible perte, une tension de seuil de faible valeur, et un
courant de fuite de faible valeur.
La présente invention a pour troisième objet d'améliorer encore la tension de blocage élevée et la faible perte et la tension de seuil de faible valeur, et en outre d'améliorer les propriétés de l'interface MOS en réduisant l'endommagement ionique et les irrégularités de la face formée du canal et de fournir un dispositif à semi-conducteur en carbure de silicium
ayant d'excellentes propriétés de commutation.
La première invention fournit un dispositif à semi-conducteur en carbure de silicium comprenant:
6 - 2738394
- un substrat de semi-conducteur comportant une couche de semi- conducteur de faible résistance d'un premier type de conductivité, une couche de semi-conducteur de résistance élevée du premier type de conductivité, et une première couche de semi- conduccteur du second type de conductivité laminées dans
cet ordre les unes sur les autres, le substrat de semi-
conducteur étant constitué de carbure de silicium monocristallin; - une région de semi-conducteur d'un premier type de conductivité prévue dans une région prédéterminée de la partie surface de la première couche de semi-conducteur; - une tranchée s'étendant à travers la
région de semi-conducteur et la première couche de semi-
conducteur jusque dans la couche de semi-conducteur de résistance élevée; - une seconde couche de semi-conducteur
s'étendant sur la surface de la région à semi-
conducteur, la première couche de semi-conducteur, et la couche de semiconducteur de résistance élevée dans la
face latérale de la tranchée, la seconde couche de semi-
conducteur comportant une fine couche de carbure de silicium; - une couche d'isolation de grille
fournie sur la surface de la seconde couche de semi-
conducteur dans la tranchée; - une couche d'électrode de grille fournie sur la surface de la couche d'isolation de grille à l'intérieur de la tranchée; - une première couche d'électrode fournie sur la surface d'une partie de la région de semi-conducteur et en option sur la surface de la première couche de semi-conducteur; et - une seconde électrode formée sur la surface de la couche de semi-conducteur de faible résistance.
7 2738394
Grâce à la construction ci-dessus, lorsqu'une tension est appliquée à la couche d'électrode de grille (borne de grille) afin de produire un champ électrique dans la couche d'isolation de grille, un canal est formé dans la seconde couche de semi- conducteur, permettant à un porteur de circuler entre la première couche d'électrode (borne de source) et la
seconde couche d'électrode (borne de drain). C'est-à-
dire que la seconde couche de semi-conducteur devient un
région formant un canal.
Dans ce cas, un dispositif à semi-conducteur en carbure de silicium ayant une tension de blocage élevée, une faible perte du courant, et une tension de seuil de faible valeur peut être fourni en régulant indépendamment la concentration en impuretés de la première couche de semi-conducteur (couche de corps) et la concentration en impuretés de la seconde couche de semi-conducteur. Plus spécialement, étant donné que la tension de blocage entre la source et le drain est principalement dictée par la concentration en impuretés et l'épaisseur de la couche de semi-conducteur de résistance élevée, la concentration en impuretés de la première couche de semi-conducteur, et la distance L entre la couche de semi-conducteur de résistance élevée et la région de semi- conducteur, et la distance L entre la couche de semi-conducteur de résistance élevée et la région de semi-conducteur peuvent être raccourcies en augmentant la concentration en impuretés de la première couche de semi-conducteur. La distance L entre la couche de semi- conducteur de résistance élevée et la région de semi-conducteur est sensiblement égale à la longueur du canal. Ainsi, la longueur du canal peut être diminuée tout en maintenant la tension de blocage à une valeur élevée, fournissant un dispositif à semi-conducteur en carbure de silicium ayant une haute tension de blocage et une faible perte en courant. En outre, la
concentration en impuretés de la seconde couche de semi-
conducteur, dans laquelle le canal est formé, peut être
8 - 2738394
abaissée, permettant à l'influence de la diffusion des impuretés pendant la circulation du porteur d'être réduite et, par conséquent, permettant l'augmentation de la mobilité du canal. Grâce à cela, un dispositif à semi-conducteur en carbure de silicium ayant une haute tension de blocage et une faible perte du courant peut
être réalisé.
La forme cristalline du carbure de silicium constituant la première couche de semi-conducteur peut être différente de celle du carbure de silicium constituant la seconde couche de semi-conducteur o le
canal est formé. Par conséquent, un dispositif à semi-
conducteur en carbure de silicium ayant une faible perte en courant peut être fourni en amenant la forme
cristalline qui constitue la seconde couche de semi-
conducteur, o le canal est formé, à une forme cristalline telle que la mobilité dans le sens de circulation des porteurs est supérieure à celle du cas
de la première couche de semi-conducteur.
Lorsque la forme cristalline de la seconde couche de semi-conducteur est identique à celle de la première couche de semi-conducteur, la structure du dispositif qui est envisagée dans la présente invention
peut être facilement obtenue.
Lorsque la surface du substrat de semi-
conducteur a une face en carbone avec une orientation sensiblement (0001), on peut facilement obtenir une
structure ayant une tension de blocage élevée.
Lorsque la seconde couche de semi-conducteur est du second type de conductivité et a une concentration en impuretés inférieure à celle de la première couche de semi-conducteur, la résistance du
canal peut être diminuée.
Dans la seconde invention, la seconde couche
de semi-conducteur est du premier type de conductivité.
Dans ce cas, lorsque le mode de fonctionnement MOSFET est un mode à accumulation dans lequel le canal est induit sans inverser le type de conductivité de la
9 - 2738394
couche formant le canal, par rapport au mode d'inversion MOSFET dans lequel le canal est induit en inversant le type de conductivité, le MOSFET peut fonctionner avec une tension plus faible de la grille et, en même temps, la mobilité du canal peut être accrue, permettant l'obtention d'un dispositif à semi-conducteur en carbure de silicium ayant une faible perte du courant et une
tension de seuil de faible valeur.
Lorsque la tension de la grille n'est pas appliquée, le courant source/drain est régulé en élargissant la couche d'épuisement de la jonction pn formée par la couche du corps, c'est-à-dire la première couche de semi-conducteur, et la couche formant le
canal, c'est-à-dire la seconde couche de semi-
conducteur, et les propriétés normales à l'état non-
passant sont obtenues en épuisant complètement la
seconde couche de semi-conducteur.
Etant donné que la couche du corps, c'est-à-
dire la première couche de semi-conducteur, et la couche de glissement, c'est-à-dire la couche de semi-conducteur à résistant élevée, forment une jonction pn, la tension de blocage du dispositif peut être conçue pour être déterminée par la rupture par avalanche de la jonction pn entre la couche du corps fixée à l'électrode de source et la couche de glissement, permettant
d'augmenter la tension de rupture.
Le courant de fuite entre la source et le drain peut être diminué dans des conditions de haute température en abaissant la concentration.en impuretés de la seconde couche de semi-conducteur, o le canal est formé et, en outre, en réduisant l'épaisseur de la
seconde couche de semi-conducteur.
En outre, lorsque la concentration en impuretés de la seconde couche de semi-conducteur est inférieure à la concentration en impuretés de la couche de semi-conducteur à faible résistance et de la région de semiconducteur, la résistance du canal peut être abaissée.
2738394
Dans la troisième invention, au cours de la première étape, une couche de semi-conducteur à faible résistance d'un premier type de conductivité, une couche de semi-conducteur de résistance élevée du premier type de conductivité, et une première couche de semi- conducteur du second type de conductivité sont laminées dans cet ordre les unes sur les autres pour former un substrat de semi-conducteur en carbure de silicium monocristallin, et une région de semi-conducteur du premier type de conductivité est formée dans une zone prédéterminée de la partie de la couche de surface dans la première couche de semi- conducteur. Dans la seconde étape, une tranchée s'étendant à travers la région de semi-conducteur et la première couche de semi-conducteur jusque dans la couche de semi-conducteur de résistance élevée est formée, et dans la troisième étape, une seconde couche de semi-conducteur, constituée d'un carbure de silicium monocristallin, est formée sur au moins la face latérale de la paroi intérieure de la tranchée. Dans la quatrième étape, une couche d'oxyde de grille est formée sur la surface de la seconde couche de semi-conducteur dans la tranchée. Dans la cinquième étape, une couche d'électrode de grille est formée sur
la surface du film d'oxyde de grille dans la tranchée.
Dans la sixième étape, une première électrode est formée sur la surface de la région de semi-conducteur et en
option sur la surface de la première couche de semi-
conducteur, et une seconde électrode est formée sur la surface de la couche de semi-conducteur de faible
résistance.
Ainsi, la formation de la couche de semi-
conducteur de résistance élevée et de la première couche de semiconducteur dans la première étape est exécutée indépendamment de la formation de la seconde couche de semi-conducteur dans la troisième étape. Par conséquent, la concentration en impuretés de la seconde couche de semi-conducteur o le canal est formé peut être étudiée et peut être portée à la valeur désirée, indépendamment il 2738394 de la concentration d'une impureté dans la couche de semi-conducteur de résistance élevée et la première couche de semi- conducteur nécessaire pour l'obtention de la tension de blocage entre la source et le drain. Il en résulte qu'il est possible d'obtenir un MOSFET de puissance ayant une tension de blocage élevée et une faible perte qui a une chute de tension abaissée dans la partie canal grâce à la suppression de la diffusion des impuretés dans le canal et à une faible tension de
seuil.
Etant donné que la seconde couche de semi-
conducteur est formée à l'intérieur de la tranchée lors de la troisième étape, une couche de semi-conducteur exempte de l'endommagement ionique peut être fournie dans la seconde couche de semi-conducteur. Ainsi, un endommagement réduit dû aux ions et des irrégularités sur la face formée du canal peuvent fournir un dispositif à semi-conducteur en carbure de silicium ayant de meilleures propriétés de l'interface MOS et
d'excellentes propriétés de commutation.
Lorsque le carbure de silicium constituant le substrat de semi- conducteur est d'un système hexagonal avec sa surface ayant une face de carbone ayant une orientation sensiblement (OOO1), la réactivité chimique de la surface est supérieure à celle des autres faces, permettant d'abaisser la température du traitement et, en même temps de raccourcir le temps de traitement. Dans la troisième étape, lorsque la seconde couche de semi-conducteur est formée sur la surface de la première couche de semi-conducteur et la région de semi- conducteur et la face latérale et le fond de la
tranchée et, ensuite, la seconde couche de semi-
conducteur sur la surface de la première couche de semi-
conducteur et la région de semi-conducteur et le fond de la tranchée est oxydé thermiquement d'une manière plus profonde que la seconde couche de semi-conducteur sur la surface latérale de la tranchée pour laisser la seconde
12 -2738394
couche de semi-conducteur sur la seule face latérale de la tranchée, la couche d'oxyde de la face latérale de la tranchée peut être fine alors que la couche d'oxyde sur la surface du substrat et sur la face inférieure de la tranchée peuvent être épaisses. Cela est basé sur la découverte, grâce à des expériences effectuées par la demanderesse, de l'anisotropie dans l'oxydation de SiC comme représenté en figure 9. L'étape de l'oxydation anisotropique permet à la seconde couche inutile de semi-conducteur sur la surface du substrat et sur la face inférieure de la tranchée d'être enlevée tout en rendant minimal l'enlèvement de la seconde couche nécessaire de semi-conducteur. Grâce à cet effet, la seconde couche de semi-conducteur peut être formée sur la seule face latérale de la tranchée par une simple oxydation thermique et selon une manière simple et avec
un rendement élevé.
Dans la troisième étape, lorsque la seconde couche de semi-conducteur est formée par croissance épitaxiale, une couche de semi- conducteur de haute qualité peut être formée de manière uniforme sur la face latérale de la tranchée. La mobilité de la seconde couche de semi- conducteur formée par ce procédé n'est pas influencée par les impuretés des autres couches et, par conséquent, est élevée. Cela peut abaisser la chute de tension dans la partie canal créée dans la seconde couche de semi-conducteur, ce qui se traduit par la fourniture d'un dispositif à semi-conducteur de faible perte. Dans la première étape, lorsque la région de semi-conducteur est formée par croissance épitaxiale, une région de source épaisse peut être formée. En outre, une région de source de faible résistance peut être
formée par croissance épitaxiale.
Dans la seconde étape, lorsque la tranchée est formée par attaque à l'état sec et, dans la paroi intérieure de la tranchée, la couche d'oxyde avec son épaisseur sur la face latérale inférieure à celle de la
13 -2738394
face inférieure est formée et enlevée, l'utilisation de l'oxydation thermique anisotropique locale pour former une couche d'oxyde relativement fine et la formation d'une tranchée exempte de l'endommagement ionique de la paroi intérieure de la tranchée permet de former une seconfde couche de semi-conducteur de haute qualité sur la face latérale de la tranchée, offrant la création d'une bonne interface MOS dans la seconde couche de semi-conducteur. Cela permet la production d'un dispositif à semi-conducteur ayant d'excellentes
propriétés de commutation.
Dans la troisième étape, lorsqu'une seconde couche de semi-conducteur est formée sur la paroi intérieure de la tranchée par croissance épitaxiale anisotropique de façon que l'épaisseur de la couche sur la face latérale soit supérieure à celle de la couche sur la face inférieure, c'est-à-dire lorsque la seconde couche de semi-conducteur est formée par croissance épitaxiale anisotropique, la croissance homoépitaxiale peut être obtenue sur la face latérale de la tranchée et, en même temps, la couche épitaxiale sur la face latérale de la tranchée croît jusqu'à une épaisseur supérieure de 10 fois à celle de la couche épitaxiale sur la surface du substrat et sur la face inférieure de la tranchée. Cela est basé sur la découverte, obtenue par des expériences effectuées par la demanderesse, de la vitesse de croissance épitaxiale du carbure de silicium comme représenté en figure 10. Grâce à cet effet, la chute de tension dans la partie canal peut
être réduite, et, en outre, le dispositif à semi-
conducteur peut être fabriqué avec un rendement élevé.
Dans la quatrième étape, lorsqu'une couche d'oxyde de grille est formée sur la paroi intérieure de la tranchée par oxydation thermique anisotropique de façon que l'épaisseur de la couche sur la face latérale soit inférieure à celle de la couche sur la face inférieure, la formation de la couche d'oxyde de grille par oxydation thermique peut offrir une structure de
14 2738394
grille MOS. Dans ce procédé, l'épaisseur de la couche d'oxyde sur la face latérale peut être sélectivement réduite, l'épaisseur de la couche d'oxyde de champ sur la surface du substrat et sur la face inférieure de la tranchée étant accrue. Ainsi, une fine couche d'oxyde peut être formée sur seulement un site o le canal est créé. Par conséquent, il est possible de fournir un dispositif à semi-conducteur qui présente une tension de blocage élevée entre la source et le drain et une haute
vitesse de commutation.
La présente invention sera bien comprise
lors de la description suivante faite en liaison avec
les dessins ci-joints dans lesquels: La figure 1 est une vue en coupe de la structure d'un dispositif à semi-conducteur en carbure de silicium selon un premier mode de réalisation de la présente invention; Les figures 2 à 8 sont des vues en coupe
d'un procédé pour fabriquer un dispositif à semi-
conducteur en carbure de silicium représenté en figure 1; La figure 9 est un graphique de l'anisotropie de l'oxydation thermique d'une matière semi-conductrice en carbure de silicium; La figure 10 est une vue schématique de l'anisotropie de la croissance épitaxiale d'une matière semi-conductrice en carbure de silicium; La figure 11 est une vue en coupe de la structure d'un dispositif à semi-conducteur en carbure de silicium selon un second mode de réalisation de la présente invention; La figure 12 est une vue en coupe de la structure d'un dispositif à semi-conducteur en carbure de silicium selon un troisième mode de réalisation de la présente invention; La figure 13 est une vue en coupe de la structure d'un dispositif à semi- conducteur en carbure
-2738394
de silicium selon un quatrième mode de réalisation de la présente invention; La figure 14 est une vue en coupe de la structure d'un dispositif à semi-conducteur en carbure de silicium selon un cinquième mode de réalisation de la présente invention; La figure 15 est une vue en coupe de la structure d'un dispositif à semi-conducteur en carbure desilicium selon un sixième mode de réalisation de la présente invention; La figure 16 est une vue en coupe de la structure d'un dispositif classique à semi-conducteur en carbure de silicium; et La figure 17 est une vue en coupe de la structure d'un dispositif classique à semi-conducteur en
carbure de silicium.
On décrira plus en détail des modes de réalisation de la présente invention en liaison avec les
dessins annexes.
Exemple 1.
La figure 1 est une vue en coupe d'un MOSFET de puissance du type à grille à tranchée, du type à canal n (MOSFET de puissance vertical) selon un mode de
réalisation de la présente invention.
Un substrat 1 de semi-conducteur en carbure de silicium monocristallin du type n+ comme couche de semi-conducteur à faible résistance est constitué d'un carbure de silicium d'un système hexagonal. Une couche 2
de semi-conducteur en carbure de silicium du type n-
comme couche de semi-conducteur à haute résistance et une couche 3 de semi-conducteur en carbure de silicium du type p comme première couche de semi-conducteur sont
successivement laminées sur le substrat 1.
Ainsi, un substrat de semi-conducteur 4 en carbure de silicium monocristallin comprend un substrat de semi-conducteur 1 en carbure de silicium du type n+,
16 - 2738394
une couche 2 de semi-conducteur en carbure de silicium du type n- et une couche de semi-conducteur 3 en carbure de silicium du type p, et sa surface supérieure a une face en carbone ayant sensiblement l'orientation (OOO1). Une résion de source 6 du type n+ est fournie comme région de semi-conducteur dans une zone prédéterminée dans la partie couche superficielle de la couche de semi-conducteur 3. En outre, une tranchée 9 est créée dans une position prédéterminée de la région de source 6 du type n+. Cette tranchée 9 s'étend à
travers la région de source 6 et la couche de semi-
conducteur 3 jusque dans la couche de semi-conducteur 2 en carbure de silicium du type n-. La tranchée 9 a une face latérale 9a perpendiculaire à la surface du substrat de semi-conducteur 4 et une face inférieure 9b
parallèle à la surface du substrat de semi-conducteur 4.
Une fine couche lla de semi-conducteur en carbure de silicium du type n s'étend comme seconde couche de semi-conducteur sur la surface de la région de source 6 du type n+, la couche de semi-conducteur 3 en
carbure de silicium du type p. et la couche de semi-
conducteur 2 en carbure de silicium du type n- dans la face latérale 9a de la tranchée 9. L'épaisseur de la fine couche de semi-conducteur lla en carbure de silicium du type n est un film de faible épaisseur d'environ 1000 à 5000 A qui est inférieure à la largeur W = 2 rm d'une région mésa 38 dans le dispositif représenté en figure 17. La forme cristalline de la fine couche de semi-conducteur lla est identique à celle de la couche de semi-conducteur 3 en carbure de silicium du type p et est, par exemple, 6H-SiC. Elle peut être 4H-SiC ou 3C-SiC. La concentration en impuretés de la fine couche de semi- conducteur 7 en carbure de silicium
du type n est inférieure à celle du substrat de semi-
conducteur 1 en carbure de silicium du type n+ et de la
région de source 6 du type n+.
En outre, dans la tranchée 9, une couche d'isolation de grille 12 est prévue sur la surface de la
17 2738394
fine couche de semi-conducteur lla en carbure de silicium du type n et sur la face inférieure 9b de la tranchée 9. Les couches 13a, 13b de l'électrode de grille sont remplies à l'intérieur de la couche d'isolation de grille 12 dans la tranchée 9. Les couches 13a, 13b de l'électrode de grille sont recouvertes d'une couche isolante 14. Une couche 15 d'électrode de source est fournie comme première couche d'électrode sur la surface de la région de source 6 de type n+ et sur la surface de la région 3 de carbure en silicium du type n de faible résistance. Une couche 16 d'électrode de drain est fournie comme seconde couche d'électrode sur la surface (côté arrière du substrat de semi- conducteur 4) du substrat de semi-conducteur 1 en carbure de silicium
du type n+.
Dans le fonctionnement du MOSFET de puissance du type grille à tranchée, l'application d'une tension positive aux couches 13a, 13b de l'électrode de grille induit un canal du type à accumulation dans la fine couche lla de semi-conducteur en carbure de silicium du type n, permettant à un porteur de circuler entre la couche 15 de l'électrode de source et la couche 16 de l'électrode de drain. Plus précisément, la fine de couche de semi-conducteur lla en carbure de silicium du
type n sert de région de formation du canal.
Dans ce cas, lorsque la concentration en impuretés de la couche de semiconducteur 3 en carbure de silicium du type p est régulée indépendamment de la
concentration en impuretés de la fine couche de semi-
conducteur lla en carbure de silicium du type n, on obtient un MOSFET ayant une tension de blocage élevée, une faible perte du courant et une faible valeur du seuil. En particulier, lorsque la concentration en impuretés de la fine couche de semi-conducteur lla en carbure de silicium du type n dans laquelle le canal est formé est faible, l'influence de la diffusion des impuretés au moment de la circulation du porteur est réduite, augmentant la mobilité du canal. Etant donné
18 - 2738394
que la tension de blocage entre la source et le drain est dictée principalement par la concentration en
impuretés et l'épaisseur de la couche 2 de semi-
conducteur en carbure de silicium du type n- et de la couche 3 de semi-conducteur en carbure de silicium du type p; la concentration en impuretés de la couche de semi-conducteur 3 peut être accrue pour raccourcir la distance L entre la couche de semi-conducteur de haute résistance et la région de semi-conducteur, ce qui permet de raccourcir la longueur du canal tout en maintenant la tension de blocage élevée. Cela se traduit à son tour par un abaissement notable de la résistance du canal et de la résistance à l'état passant à travers
la source et le drain.
Dans le cas du mode d'accumulation o le canal est induit comme dans le mode de fonctionnement MOSFET, par rapport au mode MOSFET à inversion o le type de conductivité est inversé pour induire le canal, le MOSFET peut fonctionner avec une tension plus faible de la grille et, en même temps, la mobilité du canal peut être augmentée, obtenant une faible tension du seuil tout en ayant une faible perte en courant. Lorsque la tension n'est pas appliquée, la régulation du courant source- drain est effectuée en élargissant la couche d'épuisement de la jonction pn formée par la couche de semi-conducteur 3 en carbure de silicium du type p (couche de corps) et la fine couche de semi- conducteur lla en carbure de silicium du type n (couche de formation de canal). Les propriétés normales à l'état non-passant peuvent être obtenues en épuisant complètement la fine couche de semi- conducteur lla. En outre, comme la couche de semi-conducteur 3 (couche de corps) et la couche de semi-conducteur 2 en carbure de silicium du type n- (couche de glissement) forment une jonction pn, la tension de blocage du dispositif peut être conçue de manière à être déterminée par la rupture
par avalanche de la jonction pn entre la couche de semi-
conducteur 3 fixée à l'électrode de source et la couche
19 2738394
de semi-conducteur 2, permettant l'augmentation de la tension de rupture. En outre, le courant de fuite entre la source et le drain peut être diminué même dans des conditions de haute température en abaissant la concentration en impuretés de la fine couche de semi- conducteur lla en carbure de silicium du type n, o le canal est formé et, en outre, en réduisant son épaisseur à environ 10O à 5000 A. On décrira maintenant un procédé pour fabriquer un MOSFET du type à grille à tranchée en
liaison avec les figures 2 à 8.
Au départ, comme représenté en figure 2, un substrat 1 en SiC monocristallin du type n+ est fourni comme couche de semi-conducteur à faible résistance. Le substrat 1 est d'un système hexagonal et présente une surface ayant une face en carbone avec une orientation sensiblement (0001). Une couche 2 de semi-conducteur en carbure de silicium du type ncomme couche de silicium à haute résistance et une couche épitaxiale 3 du type p comme première couche de semi- conducteur sont laminées
sur la surface du substrat 1. La couche de semi-
conducteur 2 a une densité des porteurs d'environ 1 x 1016 cm-3 et une épaisseur d'environ 10 pm. D'autre part, la couche de semi- conducteur 3 a une densité des porteurs d'environ 1 x 1017 cm-3 et une épaisseur
d'environ 2 pm.
Ainsi, un substrat de semi-conducteur 4 constitué d'un substrat 1 en SiC monocristallin du type n+, d'un couche 2 de semi-conducteur en carbure-de silicium du type n- et d'une couche 3 de semi-conducteur
en carbure de silicium du type p est formé.
Ensuite, comme représenté en figure 3, une
région de source n+ 6 est formée comme région de semi-
conducteur dans une région prédéterminée dans la partie couche de surface de la couche 3 de semi-conducteur en carbure de silicium du type p, par exemple, par implantation ionique en utilisant un masque 5 sur la couche de semi-conducteur 3. La région de source n+ 6 a
'2738394
une densité des porteurs de surface d'environ 1 x 1019 cm-3 et une profondeur de jonction d'environ
0,5 pm.
Dans ce cas, étant donné que la région de source n+ 6 est formée par implantation d'ions, elle peut -l'être dans n'importe quel site de la couche de semi-conducteur 3, permettant à l'aire en pourcentage de
chaque surface de la couche de semi-conducteur 3 (c'est-
à-dire la couche de corps) et de la région de source 6
d'être conçue librement.
Ensuite, comme représenté en figure 4, une tranchée 9 qui s'étend, à partir de la surface du substrat de semi-conducteur 4, à travers la région 6 de source du type n+ et la couche 3 de semi-conducteur en carbure de silicium du type p jusque dans la couche de semi-conducteur 2 en carbure de silicium du type n-, est formée par attaque à sec en utilisant des matériaux de masquage 7, 8. La tranchée 9 a une largeur, par exemple, de 2 pm, et une profondeur, par exemple, de 2.m. En outre, la paroi intérieure de la tranchée 9 a une face
latérale 9a et une face inférieure 9b.
Ensuite, comme représenté en figure 5, par exemple, une oxydation thermique à 1100 C pendant, par exemple, 5 heures environ, est exécutée en utilisant un matériau de masque 7 comme masque non-oxydable, d'o la formation d'une couche d'oxyde 10, obtenue par oxydation
thermique, sur la paroi intérieure de la tranchée 9.
Dans ce cas, une couche d'oxyde lOa d'une épaisseur d'environ 100 nm est formée sur la face latérale 9a de la tranchée 9, alors qu'une couche d'oxyde lob d'une épaisseur d'environ 500 nm est formée sur la face inférieure 9b de la tranchée 9. En outre, la couche d'oxyde 10 et la matière de masquage 7 sont enlevées par gravure. Ensuite, comme représenté en figure 6, une couche épitaxiale 11 (fine couche de semi-conducteur en carbure de silicium du type n) comme seconde couche de semi-conducteur est formée sur la paroi intérieure de la
21 2738394
tranchée 9 et la surface de la région de source 6 du type n+ et la couche 3 de semi-conducteur en carbure de silicium du type p par croissance épitaxiale en utilisant un procédé de déposition en phase gazeuse par procédé chimique (CVD). La croissance épitaxiale peut être,--par exemple, une croissance homoépitaxiale dans laquelle une fine couche 11 de 6H-SiC est amenée à croître sur du 6H-SiC. La croissance épitaxiale se traduit par la formation d'une couche épitaxiale (lla) (fine couche de semi-conducteur en carbure de silicium du type n) ayant une épaisseur, par exemple, d'environ nm sur la face latérale 9a de la tranchée 9 et d'une couche épitaxiale llb ayant une épaisseur, par exemple, d'environ 10 nm sur la face inférieure 9b de la tranchée 9, et d'une couche épitaxiale llc ayant une épaisseur
d'environ 10 nm sur la surface du substrat.
On contrôle la couche épitaxiale 11 pour qu'elle ait la concentration désirée en impuretés. Plus spécialement, dans la croissance en phase vapeur du carbure de silicium par le procédé CVD, alors qu'il y a introduction de SiH4 gazeux et de C3H8 comme gaz de départ, la régulation du débit du N2 gazeux (ou de triméthylaluminium gazeux) permet d'ajuster la concentration en impuretés de la couche épitaxiale 11 dans la gamme allant de 1015 à 1017/cm3. Dans ce cas, la
concentration en impuretés peut être abaissée.
A cet égard, une expérience a révélé qu'il y a formation de couches épitaxiales 11 ayant des épaisseurs différentes. Cela est représenté en figure 10. La figure 10 est un croquis d'une image d'un microscope électronique à balayage de surface et caractères de présentation dans une zone comprenant la face latérale et la face inférieure de la tranchée. Une différence de vitesse de la croissance épitaxiale du carbure de silicium permet d'exécuter une croissance homoépitaxiale sur la face latérale de la tranchée de sorte que l'épaisseur de la couche homoépitaxiale sur la face latérale de la tranchée est 10 fois ou plus
22 -2738394
supérieure à celle de la couche épitaxiale sur la surface du substrat et sur la face inférieure de la tranchée. Par conséquent, on peut fabriquer un dispositif, avec un rendement élevé, qui, bien que la couche épitaxiale 11 serve de région de formation de canal, puisse abaisser la chute de tension du canal et
ait une faible perte.
Comme on l'a décrit ci-dessus, la formation et l'enlèvement d'une couche d'oxyde 10 (la formation et l'enlèvement d'une couche d'oxyde relativement fine 10 par oxydation thermique anisotropique locale) donne une tranchée, exempte d'endommagement par les ions, sur la paroi intérieure de la tranchée 9. Par conséquent, la couche épitaxiale lla formée sur la face latérale de la tranchée présente une haute qualité, et l'interface MOS formée sur la couche épitaxiale 11 est bonne, permettant la fabrication d'un dispositif ayant d'excellentes
propriétés de commutation.
Alors, comme représenté en figure 7, par exemple, une oxydation thermique anisotropique à 1100 C pendant, par exemple, environ 5 heures est exécutée pour former une couche d'oxyde de grille 12 sur la surface de la couche épitaxiale 11. Dans ce cas, une fine couche d'oxyde de grille 12a d'une épaisseur d'environ 100 nm est formée sur la surface de la couche épitaxiale lla située sur la face latérale 9a de la tranchée 9. D'autre part, la couche épitaxiale llb dans la face inférieure 9b de la tranchée 9 est oxydée et convertie en un film d'oxyde, d'o la formation d'une épaisse couche d'oxyde de grille 12b d'une épaisseur d'environ 500 nm. En outre, la couche épitaxiale 11c sur la région de source n+ 6 et sur la couche 3 de semi-conducteur en carbure de silicium du type p est convertie en une couche d'oxyde, d'o la formation d'une épaisse couche d'oxyde
de grille 12c d'une épaisseur d'environ 500 nm.
Dans ce cas, une expérience a révélé qu'il y a formation de couches d'oxyde 12 ayant des épaisseurs différentes. Plus spécialement, comme représenté en
23 - 2738394
figure 9, on a mesuré l'épaisseur de la couche d'oxyde formée par oxydation thermique en utilisant du carbure de silicium ayant une face de carbone avec une orientation de la face (0001) et une face inclinée d'un angle 0. Comme résultat, l'épaisseur de la couche dans la face 8 = 90 {face 1120} est inférieure à celle de la
face de carbone avec une orientation de la face (0001).
Cette oxydation anisotropique peeut rendre -minimal l'enlèvement de la couche épitaxiale nécessaire 11 et peut enlever la couche épitaxiale inutile 11 sur la surface du substrat et la face inférieure de la tranchée. Par conséquent, la couche épitaxiale 11 peut être formée sur la seule face latérale par une simple oxydation thermique et suivant une manière simple avec un rendement élevé, permettant de fabriquer un
dispositif de faible coût et avec un rendement élevé.
Ensuite, comme représenté en figure 8, l'intérieur de la tranchée 9 est rempli successivement avec une première couche de polysilicium 13a et avec une seconde couche de polysilicium 13b comme couche d'électrode de grille. Ainsi, les première et seconde couches de polysilicium 13a, 13b sont disposées à l'intérieur de la couche 12 d'oxyde de grille dans la tranchée 9. Dans ce cas, les première et seconde couches de polysilicium 13a, 13b peuvent être formées sur la couche 12c d'oxyde de grille dans la région de source
n+ 6.
Ensuite, comme représenté en figure 1, une couche d'isolation de grille 14 est formée, par CVD, sur la couche d'oxyde de grille 12c, incluant la surface des première et seconde couches de polysilicium 13a, 13b. La couche 12c d'oxyde de grille et la couche 14 d'isolation de grille qui sont situées sur la surface de la région de source du type n+ 6 et la couche 3 de semi-conducteur en carbure de silicium du type p. sont enlevées dans une position prédéterminée o un contact de source doit être fourni. Ensuite, une couche d'électrode de source 15 est
24 - 2738394
formée comme première électrode sur la région de source 6, la couche 3 de semi-conducteur en carbure de silicium du type p. et la couche 14 d'isolation de couche et, en outre, une couche 16 d'électrode et de drain est formée comme seconde électrode sur la surface arrière du substrat de semi-conducteur 4 (surface inférieure du substrat 1 en SiC monocristallin du type n+), d'o
l'obtention d'un MOSFET de puissance.
Ainsi, selon le premier mode de réalisation, la concentration en impuretés de la couche épitaxiale lla, dans laquelle un canal est formé en utilisant un substrat 4 de semi-conducteur en carbure de silicium, peut être effectuée de façon souhaitable indépendamment de la concentration d'une impureté dans la couche 2 de semi-conducteur en carbure de silicium du type n-, et la couche 3 de semi-conducteur en carbure de silicium du type p. Il en résulte qu'il est possible de fournir un MOSFET de puissance à tension de blocage élevé et perte faible qui présente une chute de tension abaissée dans la partie canal grâce à la suppression de la diffusion des impuretés dans la mobilité du canal, et une tension
de seuil de faible valeur.
Etant donné que la couche épitaxiale lla est formée à l'intérieur de la tranchée 9, une couche de semi-conducteur exempte d'endommagement par les ions peut être prévue sur la couche épitaxiale lla. Ainsi, un endommagement réduit par les ions et moins d'irrégularités sur la face formée du canal peuvent fournir un dispositif à semi-conducteur en carbure de silicium ayant de meilleures propriétés de l'interface
MOS et d'excellentes propriétés de commutation.
Etant donné que le carbure de silicium constituant le substrat de semiconducteur 4 est d'un système hexagonal avec sa surface ayant une face de carbone à l'orientation sensiblement (0001), la réactivité chimique de la surface est supérieure à celle des autres faces, permettant d'abaisser la température de traitement et, en même temps, de raccourcir la durée
- 2738394
du traitement. Ainsi, on peut fournir un dispositif peu coûteux.
Etant donné que la seconde couche de semi-
conducteur (couche épitaxiale lia) pour la formation d'un canal a été réalisée par croissance épitaxiale, une seconde couche de semi- conducteur de grande qualité (couche épitaxiale lia) peut être formée uniformément sur la face latérale de la tranchée 9. La seconde couche de semi-conducteur (couche épitaxiale lia) formée par ce procédé a la caractéristique que la mobilité n'est pas influencée par les impuretés des autres couches et, par conséquent, est élevée. Par conséquent, la chute de tension du canal formé dans la couche épitaxiale lla peut être abaissée, permettant de fabriquer un dispositif à faible perte. En outre, une croissance épitaxiale anisotrope dans une faible concentration en impuretés se traduit par la formation d'un canal ayant une mobilité élevée, par la réduction de la chute de tension dans la partie canal. Ainsi, un MOSFET de puissance en carbure de silicium ayant une tension de blocage élevée et une faible perte peut être fabriqué de
façon à réduire encore la perte du rendement élevé.
En outre, la formation de la tranchée 9 par attaque à l'état sec permet à la tranchée 9 d'être formée finement, profondément et sensiblement perpendiculairement, et l'augmentation de l'aire de la surface de la couche épitaxiale lla formée sur la face latérale 9a de la tranchée 9 peut augmenter la largeur totale du canal par unité de surface et- abaisser la chute de tension de la partie canal. Ainsi, un dispositif ayant une perte encore réduite peut être obtenu. Comme la couche de l'électrode de grille est un film de polysilicium, cette couche peut être formée sur la paroi intérieure de la tranchée avec un rendement élevé. Ainsi, on peut produire avec un rendement élevé un dispositif ayant une tension de blocage élevée et une
*faible perte.
26 - 2738394
Bien qu'on ait seulement décrit dans cet exemple du carbure de silicium d'un système hexagonal, d'autres systèmes cristallins (par exemple, un système
cubique) peuvent également offrir le même effet.
En outre, bien qu'on ait seulement décrit dans cet exemple le substrat ayant une structure p/n/n+, il va sans dire qu'on peut obtenir le même effet avec
une structure dans laquelle le type n du type de semi-
conducteur a été remplacé par le type p. En outre, comme représenté en figure 7, après la formation d'une couche épitaxiale 11, une couche d'oxyde est formée par oxydation thermique pour laisser la couche épitaxiale 11 sur seulement la face latérale de la tranchée 9 et pour disposer la couche d'oxyde, sur la paroi intérieure de la tranchée 9, avec son épaisseur sur la surface latérale 9a de la tranchée 9 plus petite que celle sur la face inférieure 9b. En variante, l'oxydation thermique peut être effectuée en deux étapes, c'est-à-dire une étape pour former une première couche d'oxyde qui comprend, après la formation de la couche épitaxiale 11, la formation d'une couche d'oxyde, le maintien de la couche épitaxiale 11 sur seulement la face latérale de la tranchée 9 et l'enlèvement de la couche d'oxyde, et une étape de formation d'une seconde couche d'oxyde qui comprend, après la formation de la première couche d'oxyde, la formation d'une couche d'oxyde sur la paroi intérieure de la tranchée 9 avec son épaisseur sur la face latérale 9a inférieure à celle de la surface inférieure 9b. Dans l'étape de formation de la première couche d'oxyde, le second semi-conducteur inutile sur la surface du substrat peut être enlevé par une simple oxydation. En outre, dans l'étape de formation de la seconde couche d'oxyde, la couche d'oxyde présente sur la face latérale peut être sélectivement formée suivant une faible épaisseur par oxydation thermique anisotrope, l'épaisseur de la couche d'oxyde de champ sur la surface du substrat et sur la face inférieure de la tranche
27 - 2738394
ayant une valeur élevée. Ainsi, une fine couche d'oxyde peut être formée à seulement un site o le canal est créé. La région 6 de source du type n+ peut être formée sur la surface de la couche 3 de semi- conducteur en carbure de silicium du type p, sans tabler sur l'implantation ionique, en introduisant, au cours de la
croissance lors de la formation de la couche 3 de semi-
conducteur, un gaz contenant une impureté. Cela permet la formation d'une épaisse région de source, et la région de source de faible résistance peut être formée par croissance épitaxiale pour abaisser la chute de tension dans cette région. Ainsi, on peut obtenir un
dispositif ayant une perte encore abaissée.
La formation de la couche d'électrode de source 15 sur au moins la surface de la région de source
n+ 6 suffit pour l'objet de la présente invention.
La couche épitaxiale 11 représentée en figure 6 a été formée par croissance épitaxiale de 6H-SiC sur 6H-SiC. En variante, 4H-SiC ou 3C-SiC peuvent
être l'objet d'une croissance épitaxiale sur 6H-SiC.
Dans la présente invention, la face de carbone avec l'orientation (OOO1) comprend une face de carbone avec une orientation (0001) qui est une face
cristallographiquement symétrique.
Exemple 2.
La figure 11 est une vue en coupe d'un MOSFET de puissance en carbure de silicium selon le
second mode de réalisation de la présente invention.
Selon ce mode de réalisation, la tranchée 9 est remplie de la couche d'électrode de grille 13 lors d'une seule étape. En outre, une région 17 de carbure de silicium du type p de faible résistance afin d'améliorer le contact avec la couche 15 d'électrode de source est formée dans une zone prédéterminée différente de la partie couche superficielle de la couche 3 de semi-conducteur en
28 - 2738394
carbure de silicium du type p, par exemple, par
implantation ionique d'aluminium.
En dehors des constructions ci-dessus, par exemple, la matière pour la région 6 de la source du type n+ peut être différente de celle de la couche 15 d'électrode de source formée dans la région 17 de carbure de silicium du type p de faible résistance. En outre, comme représenté en figure 1, la région 17 en carbure de silicium du type p de faible résistance peut être omise. Dans ce cas, la couche 15 d'électrode de source peut être formée de manière à venir en contact avec la région 6 de source du type n+ et la couche 3 de semi-conducteur en carbure de silicium du type p. La formation de la couche 15 d'électrode de source sur au moins la surface de la région de source 6 du type n+
suffit à satisfaire l'objet de la présente invention.
En outre, bien qu'on ait décrit ci-dessus l'application à un MOSFET vertical à canal n, le
remplacement du type p par le type n en figure 1, c'est-
à-dire un MOSFET vertical du type à canal p. peut
également offrir le même effet.
ExemDle 3.
En figure 1, l'angle de la face latérale 9a dans la tranchée 9 par rapport à la surface du substrat est de 90 . Cependant, comme représenté en figure 12, l'angle de la face latérale 9a de la tranchée 9 par rapport à la surface du substrat peut.ne pas être forcément de 900. En outre, la tranchée 9 peut avoir la
forme d'un V ne comportant pas de face inférieure.
On peut obtenir un effet meilleur lorsque l'angle de la face latérale de la tranchée 9 par rapport à la surface du substrat 4 est conçu pour fournir une
haute mobilité du canal.
29 2738394
Exemple 4.
Comme représenté en figure 13, la partie supérieure de la couche 13 de l'électrode de grille peut être formée de manière à s'étendre sur la région 6 de source de type n+. Cette construction permet de réduire la résistance de la connexion entre la région de source
6 et le canal induit dans la fine couche lla de semi-
conducteur en carbure de silicium du type n.
Exemple 5.
Comme représenté en figure 14, la construction du dispositif peut être telle que l'épaisseur de la couche d'isolation de grille 12 est sensiblement identique dans la partie centrale et
l'extrémité inférieure de la fine couche lla de semi-
conducteur en carbure de silicium du type n dans laquelle le canal estformé, et la couche 13 de l'électrode de grille s'étend vers une position plus basse que l'extrémité inférieure de la couche lla. Cette construction permet de réduire la résistance de la connexion entre le canal induit dans la fine couche lla
et la région du drain.
Exemple 6.
La construction du dispositif peut être telle que représentée en figure 15. Plus spécialement, comme représenté en figure 13, la partie supérieure de la couche 13 d'électrode de grille est formée de manière à s' étendre sur la région de source 6 du type n+, et, comme représenté en figure 14, la couche 13 de l'électrode de grille s'étend vers une position plus basse que l'extrémité inférieure de la fine couche lla
de semi-conducteur en carbure de silicium du type n.
En outre, la fine couche lla de semi-
conducteur en carbure de silicium du type n et la couche
- 2738394
3 de semi-conducteur en carbure de silicium de type p sont différentes l'une de l'autre en ce qui concerne la forme cristalline. Par exemple, la couche 3 peut être formée de 6H-SiC avec la couche lla constituée de 4H-SiC dans le but d'augmenter la mobilité dans le sens de circulation des porteurs, ce qui offre un MOSFET ayant
une faible perte du courant.
En outre, dans les modes de réalisation ci-
dessus, une couche de semi-conducteur qui sert de canal du type à accumulation a été utilisée comme couche de
semi-conducteur. En variante, une couche de semi-
conducteur qui sert de canal du type à inversion peut
être employée comme la seconde couche de semi-
conducteur. On décrira cela en liaison avec la figure 1.
Une fine couche lla de semi-conducteur en carbure de silicium du type p ayant une concentration plus faible
(par exemple, 1015-1016 cm-3) que la couche 3 de semi-
conducteur en carbure de silicium du type p est formée.
Dans ce cas également, on peut obtenir le même effet avec le canal du type à accumulation. On peut fabriquer le dispositif ayant cette structure de la même manière
que celle décrite ci-dessus.
Dans ce cas, l'application d'une tension aux couches 13a, 13b de l'électrode de grille a pour effet que la fine couche lla de semiconducteur en carbure de silicium du type p dans la partie proche de la surface en contact avec la couche d'isolation de grille 12 est inversée pour prendre le type n afin de permettre à la partie entre la région de source du type n+. et la couche
2 de semi-conducteur en carbure de silicium du type n-
de devenir électriquement conductrice, ce qui se traduit par la circulation d'un courant entre la source et le drain (entre la couche 15 de l'électrode de source et la
couche 16 de l'électrode de drain).
Dans la formation d'un canal du type à inversion, par exemple, comme représenté en figure 15, la couche d'électrode de grille 13 est de préférence formée de manière à s'étendre sur la région 6 de source
31 2738394
du type n+ et la couche 2 de carbure de silicium du type n- de sorte que la région 6 est connectée de manière satisfaisante à la couche 2 de semiconducteur en carbure de silicium du type n- par le canal du type à inversion. -' La forme cristalline de la fine couche lla de semiconducteur en carbure de silicium du type p peut être identique à celle du semi-conducteur 3 en carbure de silicium du type p (par exemple, 6H- SiC). De plus, la
forme cristalline peut être 4H-SiC ou 3C-SiC.
En outre, dans les modes de réalisation ci-
dessus, on a décrit l'application à un MOSFET vertical à canal n. Le remplacement du type n par le type p en figure 1, c'est-à-dire un MOSFET vertical à canal p.
offre le même effet.
La présente invention n'est pas limitée aux exemples de réalisation qui viennent d'être décrits, elle est au contraire susceptible de modifications et de
variantes qui apparaîtront à l'homme de l'art.
32 -2738394
Claims (9)
1 - Dispositif à semi-conducteur en carbure de silicium, caractérisé en ce qu'il comprend: - un substrat de semi- conducteur (1) comprenant une couche de semi-conducteur de faible résistance d'un premier type de conductivité, une couche de semi- conducteur de haute résistance du premier type
de conductivité (2), et une première couche de semi-
conducteur du second type de conductivité (3) laminées dans cet ordre l'une sur l'autre, le substrat étant constitué de carbure de silicium monocristallin; - une région de semi-conducteur du premier type de conductivité fournie dans une zone prédéterminée de la partie couche de surface dans la première couche de semi-conducteur; - une tranchée (9) s'étendant à travers la région de semi-conducteur et la première couche de semi-conducteur jusque dans la couche de semi- conducteur de haute résistance; - une seconde couche de semi- conducteur
s'étendant sur la surface de la région de semi-
conducteur, la première couche de semi-conducteur, et la couche de semiconducteur de haute résistance dans la
face latérale de la tranchée, la seconde couche de semi-
conducteur comprenant une fine couche de carbure de silicium; - une couche d'isolation de grille formée au moins sur la surface de la seconde couche de semi-conducteur dans la tranchée; - une couche d'électrode de grille fournie sur la surface de la couche d'isolation de grille à l'intérieur de la tranchée; - une première couche d'électrode fournie sur la surface d'une partie de la région de semi-conducteur et en option sur la surface de la première couche de semi-conducteur; et - une seconde électrode formée sur la surface de la couche de semi- conducteur de faible résistance. 2 - Dispositif à semi-conducteur en carbure de silicium selon la revendication 1, caractérisé en ce que la- seconde couche de semi-conducteur présente la
même forme cristalline que la première couche de semi-
conducteur. 3 - Dispositif à semi-conducteur en carbure de silicium selon la revendication 2, caractérisé en ce que le substrat de semi-conducteur et la seconde couche de semi-conducteur sont constitués d'un carbure de
silicium du système hexagonal.
4 - Dispositif à semi-conducteur en carbure de silicium selon la revendication 2, caractérisé en ce que la surface du substrat de semiconducteur dans lequel la région de semi-conducteur est fournie a une face de carbone ayant une orientation sensiblement
(OOO1).
- Dispositif à semi-conducteur en carbure de silicium selon la revendication 1, caractérisé en ce que la seconde couche de semiconducteur est du second type de conductivité et sa concentration est inférieure
à celle d'une impureté dans la première couche de semi-
conducteur. 6 - Dispositif à semi-conducteur en carbure de silicium selon la revendication 1, caractérisé en ce que la seconde couche de semi-conducteur est du premier
type de conductivité.
7 - Dispositif à semi-conducteur en carbure de silicium selon la revendication 6, caractérisé en ce que la concentration d'une impureté dans la seconde couche de semi-conducteur est inférieure à celle de la couche de semi-conducteur de faible résistance et de la
région de semi-conducteur.
8 - Procédé pour fabriquer un dispositif à semi-conducteur en carbure de silicium, caractérisé en ce qu'il comprend: - une première étape consistant à laminer une couche de semi-conducteur à faible résistance d'un premier type de conductivité, une couche de semi-conducteur à haute résistance du premier type de conductivité, et une première couche de semi-conducteur d'un -second type de conductivité dans cet ordre, l'une
sur l'autre, afin de former un substrat de semi-
conducteur en carbure de silicium monocristallin, et à former une région de semi-conducteur d'un premier type de conductivité dans une région prédéterminée de la
partie surface dans la première couche de semi-
conducteur; - une seconde étape consistant à former
une tranchée s'étendant à travers la région de semi-
conducteur et la première couche de semi-conducteur jusque dans la couche de semi-conducteur de haute résistance; - une troisième étape consistant à former une seconde couche de semi-conducteur, constituée d'un carbure de silicium monocristallin, sur au moins la face latérale de la paroi intérieure de la tranchée; - une quatrième étape consistant à former une couche d'oxyde de grille sur la surface de la seconde couche de semi-conducteur dans la tranchée; - une cinquième étape consistant à former une électrode de grille sur la surface du film d'oxyde de grille dans la tranchée; et - une sixième étape consistant à former une première électrode sur la surface de la région de semi-conducteur et en option sur la surface de la première couche de semi-conducteur, et à former une
seconde électrode sur la surface de la couche de semi-
conducteur de faible résistance.
9 - Procédé selon la revendication 8, caractérisé en ce que le carbure de silicium constituant le substrat de semi-conducteur est du système hexagonal et la surface du substrat de semi-conducteur a une face
en carbone avec une orientation sensiblement (OOO1).
- Procédé selon la revendication 8, caractérisé en ce que, lors de la troisième étape, la seconde couche de semi-conducteur est formée sur la surface de la première couche de semi-conducteur et la région de semi-conducteur et de la face latérale et du fond -de la tranchée et, ensuite, la seconde couche de semi-conducteur sur la surface de la première couche de semi-conducteur et de la région de semi-conducteur et du fond de la tranchée est oxydée thermiquement d'une façon plus profonde que la seconde couche de semi-conducteur sur la face latérale de la tranchée pour laisser la seconde couche de semi-conducteur sur seulement la face
latérale de la tranchée.
11 - Procédé selon la revendication 8, caractérisé en ce que, au cours de la troisième étape, la seconde couche de semi-conducteur est formée par
croissance épitaxiale.
12 - Procédé selon la revendication 8, caractérisé en ce que, dans la première étape, la région
de semi-conducteur est formée par croissance épitaxiale.
13 - Procédé selon la revendication 8, caractérisé en ce que la seconde étape implique la formation de la tranchée par gravure à l'état sec et la formation et l'enlèvement d'une couche d'oxyde sur la paroi intérieure de la tranchée, l'épaisseur de la couche d'oxyde sur la face latérale étant inférieure à
celle de la couche d'oxyde sur le fond.
14 - Procédé selon la revendication 9, caractérisé en ce que, au cours de la troisième étape, la seconde couche de semi-conducteur est formée sur la paroi intérieure de la tranchée par croissance épitaxiale anisotrope sur la paroi intérieure de la tranchée de sorte que l'épaisseur de la seconde couche de semi-conducteur sur la face latérale est supérieure à celle de la seconde couche de semi-conducteur sur le fond. - Procédé selon la revendication 14, caractérisé en ce que, au cours de la quatrième étape, la couche d'oxyde de grille est formée sur la paroi intérieure de la tranchée par oxydation thermique anisotrope de façon que l'épaisseur de la couche d'oxyde de grille sur la face latérale soit inférieure à celle de la couche d'oxyde de grille sur la face inférieure.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22948595A JP3419163B2 (ja) | 1995-09-06 | 1995-09-06 | 炭化珪素半導体装置の製造方法 |
| JP22948795A JP3307184B2 (ja) | 1995-09-06 | 1995-09-06 | 炭化珪素半導体装置 |
| JP22948695A JP3415340B2 (ja) | 1995-09-06 | 1995-09-06 | 炭化珪素半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2738394A1 true FR2738394A1 (fr) | 1997-03-07 |
| FR2738394B1 FR2738394B1 (fr) | 1998-06-26 |
Family
ID=27331526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9610880A Expired - Lifetime FR2738394B1 (fr) | 1995-09-06 | 1996-09-06 | Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5976936A (fr) |
| KR (1) | KR100199997B1 (fr) |
| DE (1) | DE19636302C2 (fr) |
| FR (1) | FR2738394B1 (fr) |
Families Citing this family (166)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6573534B1 (en) * | 1995-09-06 | 2003-06-03 | Denso Corporation | Silicon carbide semiconductor device |
| US6057558A (en) * | 1997-03-05 | 2000-05-02 | Denson Corporation | Silicon carbide semiconductor device and manufacturing method thereof |
| JP3976374B2 (ja) * | 1997-07-11 | 2007-09-19 | 三菱電機株式会社 | トレンチｍｏｓゲート構造を有する半導体装置及びその製造方法 |
| KR100259078B1 (ko) * | 1997-08-14 | 2000-06-15 | 김영환 | 박막트랜지스터 및 이의 제조방법 |
| JPH11251592A (ja) | 1998-01-05 | 1999-09-07 | Denso Corp | 炭化珪素半導体装置 |
| JPH11204782A (ja) * | 1998-01-08 | 1999-07-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| EP1065726B1 (fr) * | 1998-03-19 | 2010-01-13 | Hitachi, Ltd. | Transistor à effet de champ à jonction en carbure de silicium |
| JPH11274485A (ja) * | 1998-03-25 | 1999-10-08 | Nec Kansai Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
| US6225659B1 (en) * | 1998-03-30 | 2001-05-01 | Advanced Micro Devices, Inc. | Trenched gate semiconductor device and method for low power applications |
| JP2884085B1 (ja) * | 1998-04-13 | 1999-04-19 | 日本ピラー工業株式会社 | 単結晶ＳｉＣおよびその製造方法 |
| US6303410B1 (en) | 1998-06-01 | 2001-10-16 | North Carolina State University | Methods of forming power semiconductor devices having T-shaped gate electrodes |
| EP0973203A3 (fr) * | 1998-07-17 | 2001-02-14 | Infineon Technologies AG | Couche semiconductrice avec dopage latéral variable et sa methode de fabrication |
| US6194741B1 (en) * | 1998-11-03 | 2001-02-27 | International Rectifier Corp. | MOSgated trench type power semiconductor with silicon carbide substrate and increased gate breakdown voltage and reduced on-resistance |
| US6228720B1 (en) * | 1999-02-23 | 2001-05-08 | Matsushita Electric Industrial Co., Ltd. | Method for making insulated-gate semiconductor element |
| DE19913375B4 (de) * | 1999-03-24 | 2009-03-26 | Infineon Technologies Ag | Verfahren zur Herstellung einer MOS-Transistorstruktur |
| US6291298B1 (en) * | 1999-05-25 | 2001-09-18 | Advanced Analogic Technologies, Inc. | Process of manufacturing Trench gate semiconductor device having gate oxide layer with multiple thicknesses |
| US6191447B1 (en) | 1999-05-28 | 2001-02-20 | Micro-Ohm Corporation | Power semiconductor devices that utilize tapered trench-based insulating regions to improve electric field profiles in highly doped drift region mesas and methods of forming same |
| JP3551909B2 (ja) | 1999-11-18 | 2004-08-11 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US6580123B2 (en) * | 2000-04-04 | 2003-06-17 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
| US7229872B2 (en) * | 2000-04-04 | 2007-06-12 | International Rectifier Corporation | Low voltage power MOSFET device and process for its manufacture |
| US7125786B2 (en) * | 2000-04-11 | 2006-10-24 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US7892974B2 (en) | 2000-04-11 | 2011-02-22 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| US6475889B1 (en) * | 2000-04-11 | 2002-11-05 | Cree, Inc. | Method of forming vias in silicon carbide and resulting devices and circuits |
| DE10026924A1 (de) * | 2000-05-30 | 2001-12-20 | Infineon Technologies Ag | Kompensationsbauelement |
| KR100510997B1 (ko) * | 2000-06-29 | 2005-08-31 | 주식회사 하이닉스반도체 | 복합 반도체소자의 접합전극 형성방법 |
| US6429041B1 (en) * | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
| US7745289B2 (en) | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| US6396090B1 (en) * | 2000-09-22 | 2002-05-28 | Industrial Technology Research Institute | Trench MOS device and termination structure |
| US6956238B2 (en) * | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| JP4635333B2 (ja) * | 2000-12-14 | 2011-02-23 | ソニー株式会社 | 半導体装置の製造方法 |
| US6803626B2 (en) | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
| US6916745B2 (en) | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6710403B2 (en) | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US6818513B2 (en) | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
| US6455382B1 (en) * | 2001-05-03 | 2002-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-step method for forming sacrificial silicon oxide layer |
| US6764906B2 (en) | 2001-07-03 | 2004-07-20 | Siliconix Incorporated | Method for making trench mosfet having implanted drain-drift region |
| US7291884B2 (en) * | 2001-07-03 | 2007-11-06 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide |
| US7033876B2 (en) * | 2001-07-03 | 2006-04-25 | Siliconix Incorporated | Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same |
| US7009247B2 (en) * | 2001-07-03 | 2006-03-07 | Siliconix Incorporated | Trench MIS device with thick oxide layer in bottom of gate contact trench |
| US20060038223A1 (en) * | 2001-07-03 | 2006-02-23 | Siliconix Incorporated | Trench MOSFET having drain-drift region comprising stack of implanted regions |
| US6849898B2 (en) * | 2001-08-10 | 2005-02-01 | Siliconix Incorporated | Trench MIS device with active trench corners and thick bottom oxide |
| US6882053B1 (en) | 2001-12-28 | 2005-04-19 | Micrel, Inc. | Buried power buss utilized as a ground strap for high current, high power semiconductor devices and a method for providing the same |
| US7183193B2 (en) * | 2001-12-28 | 2007-02-27 | Micrel, Inc. | Integrated device technology using a buried power buss for major device and circuit advantages |
| US6894393B1 (en) | 2001-12-28 | 2005-05-17 | Micrel, Inc. | Buried power bus utilized as a sinker for high current, high power semiconductor devices and a method for providing the same |
| US6869480B1 (en) * | 2002-07-17 | 2005-03-22 | The United States Of America As Represented By The United States National Aeronautics And Space Administration | Method for the production of nanometer scale step height reference specimens |
| US6713814B1 (en) | 2002-08-05 | 2004-03-30 | National Semiconductor Corporation | DMOS transistor structure with gate electrode trench for high density integration and method of fabricating the structure |
| US7576388B1 (en) | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
| US6710418B1 (en) | 2002-10-11 | 2004-03-23 | Fairchild Semiconductor Corporation | Schottky rectifier with insulation-filled trenches and method of forming the same |
| US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
| JP3715971B2 (ja) * | 2003-04-02 | 2005-11-16 | ローム株式会社 | 半導体装置 |
| US6979863B2 (en) * | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
| US7074643B2 (en) * | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
| JP2005005580A (ja) * | 2003-06-13 | 2005-01-06 | Renesas Technology Corp | 半導体装置 |
| KR100994719B1 (ko) | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
| US7368777B2 (en) | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
| WO2005083796A1 (fr) * | 2004-02-27 | 2005-09-09 | Rohm Co., Ltd. | Dispositif semi-conducteur et procede de fabrication dudit dispositif |
| DE102005017814B4 (de) | 2004-04-19 | 2016-08-11 | Denso Corporation | Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US7118970B2 (en) * | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
| US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
| US7504691B2 (en) * | 2004-10-07 | 2009-03-17 | Fairchild Semiconductor Corporation | Power trench MOSFETs having SiGe/Si channel structure |
| DE112005002418B4 (de) * | 2004-10-07 | 2017-01-05 | Fairchild Semiconductor Corporation | Leistungstransistoren mit MOS-Gate und konstruierter Bandlücke |
| US7504306B2 (en) | 2005-04-06 | 2009-03-17 | Fairchild Semiconductor Corporation | Method of forming trench gate field effect transistor with recessed mesas |
| US20060261346A1 (en) * | 2005-05-18 | 2006-11-23 | Sei-Hyung Ryu | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same |
| US7414268B2 (en) | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
| US7391057B2 (en) * | 2005-05-18 | 2008-06-24 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US7615801B2 (en) * | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
| US7528040B2 (en) | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
| US7553740B2 (en) * | 2005-05-26 | 2009-06-30 | Fairchild Semiconductor Corporation | Structure and method for forming a minimum pitch trench-gate FET with heavy body region |
| CN103094348B (zh) | 2005-06-10 | 2016-08-10 | 飞兆半导体公司 | 场效应晶体管 |
| JP2007013058A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | 半導体装置 |
| JP2007096263A (ja) * | 2005-08-31 | 2007-04-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法。 |
| KR100731141B1 (ko) * | 2005-12-29 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 반도체소자 및 그의 제조방법 |
| US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
| JP5228291B2 (ja) * | 2006-07-06 | 2013-07-03 | 日産自動車株式会社 | 半導体装置の製造方法 |
| US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
| US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
| US20080038890A1 (en) * | 2006-08-10 | 2008-02-14 | General Electric Company | Method for improved trench protection in vertical umosfet devices |
| JP5645404B2 (ja) | 2006-08-17 | 2014-12-24 | クリー インコーポレイテッドＣｒｅｅ Ｉｎｃ． | 高電力絶縁ゲート・バイポーラ・トランジスタ |
| KR100761354B1 (ko) | 2006-10-02 | 2007-09-27 | 주식회사 하이닉스반도체 | 다면채널을 갖는 반도체소자의 듀얼폴리게이트 및 그의형성 방법 |
| JPWO2008062729A1 (ja) * | 2006-11-21 | 2010-03-04 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP4046140B1 (ja) * | 2006-11-29 | 2008-02-13 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| US7564096B2 (en) * | 2007-02-09 | 2009-07-21 | Fairchild Semiconductor Corporation | Scalable power field effect transistor with improved heavy body structure and method of manufacture |
| US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
| JP2008244456A (ja) * | 2007-02-28 | 2008-10-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2008244455A (ja) | 2007-02-28 | 2008-10-09 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2009016601A (ja) * | 2007-07-05 | 2009-01-22 | Denso Corp | 炭化珪素半導体装置 |
| WO2009039441A1 (fr) | 2007-09-21 | 2009-03-26 | Fairchild Semiconductor Corporation | Structures à superjonction pour dispositifs de puissance et procédés de fabrication |
| JP2009094203A (ja) * | 2007-10-05 | 2009-04-30 | Denso Corp | 炭化珪素半導体装置 |
| US8022472B2 (en) * | 2007-12-04 | 2011-09-20 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| US7989882B2 (en) | 2007-12-07 | 2011-08-02 | Cree, Inc. | Transistor with A-face conductive channel and trench protecting well region |
| US7825465B2 (en) * | 2007-12-13 | 2010-11-02 | Fairchild Semiconductor Corporation | Structure and method for forming field effect transistor with low resistance channel region |
| US20100013009A1 (en) * | 2007-12-14 | 2010-01-21 | James Pan | Structure and Method for Forming Trench Gate Transistors with Low Gate Resistance |
| US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
| US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
| US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
| US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
| US8288220B2 (en) | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
| CN102396070A (zh) * | 2009-04-13 | 2012-03-28 | 罗姆股份有限公司 | 半导体装置及半导体装置的制造方法 |
| US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
| US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
| US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
| US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
| JPWO2011013364A1 (ja) * | 2009-07-28 | 2013-01-07 | パナソニック株式会社 | 半導体素子の製造方法 |
| US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
| WO2011027523A1 (fr) * | 2009-09-03 | 2011-03-10 | パナソニック株式会社 | Dispositif à semi-conducteurs, et son procédé de production |
| US9312343B2 (en) * | 2009-10-13 | 2016-04-12 | Cree, Inc. | Transistors with semiconductor interconnection layers and semiconductor channel layers of different semiconductor materials |
| JP5075280B2 (ja) | 2009-10-23 | 2012-11-21 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP5511308B2 (ja) * | 2009-10-26 | 2014-06-04 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| WO2011061918A1 (fr) | 2009-11-17 | 2011-05-26 | パナソニック株式会社 | Élément semi-conducteur et procédé de fabrication de celui-ci |
| JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
| US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
| US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
| US8319290B2 (en) | 2010-06-18 | 2012-11-27 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
| US8981384B2 (en) * | 2010-08-03 | 2015-03-17 | Sumitomo Electric Industries, Ltd. | Semiconductor device and method for manufacturing same |
| JP5500002B2 (ja) * | 2010-08-31 | 2014-05-21 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US8653535B2 (en) | 2010-09-06 | 2014-02-18 | Panasonic Corporation | Silicon carbide semiconductor device having a contact region that includes a first region and a second region, and process for production thereof |
| JP5498431B2 (ja) * | 2011-02-02 | 2014-05-21 | ローム株式会社 | 半導体装置およびその製造方法 |
| JP5668576B2 (ja) * | 2011-04-01 | 2015-02-12 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| US9673283B2 (en) | 2011-05-06 | 2017-06-06 | Cree, Inc. | Power module for supporting high current densities |
| US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
| US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
| WO2012164817A1 (fr) | 2011-05-30 | 2012-12-06 | パナソニック株式会社 | Élément semi-conducteur et son procédé de fabrication |
| JP5749580B2 (ja) * | 2011-06-16 | 2015-07-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8686439B2 (en) | 2011-06-27 | 2014-04-01 | Panasonic Corporation | Silicon carbide semiconductor element |
| US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
| US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
| US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
| US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
| US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
| JP2013062397A (ja) * | 2011-09-14 | 2013-04-04 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP5699878B2 (ja) * | 2011-09-14 | 2015-04-15 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP5209152B1 (ja) * | 2011-09-22 | 2013-06-12 | パナソニック株式会社 | 炭化珪素半導体素子およびその製造方法 |
| JP2013069964A (ja) | 2011-09-26 | 2013-04-18 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| JP5764046B2 (ja) | 2011-11-21 | 2015-08-12 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5751146B2 (ja) * | 2011-11-24 | 2015-07-22 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP2013131512A (ja) | 2011-12-20 | 2013-07-04 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2013145770A (ja) | 2012-01-13 | 2013-07-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| WO2013118203A1 (fr) | 2012-02-10 | 2013-08-15 | パナソニック株式会社 | Dispositif semi-conducteur et son procédé de fabrication |
| JP2014056913A (ja) | 2012-09-12 | 2014-03-27 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| JP5811973B2 (ja) * | 2012-09-12 | 2015-11-11 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6056292B2 (ja) * | 2012-09-12 | 2017-01-11 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| US8847238B2 (en) | 2012-11-09 | 2014-09-30 | Panasonic Corporation | Semiconductor device which can withstand high voltage or high current and method for fabricating the same |
| US9006748B2 (en) | 2012-12-03 | 2015-04-14 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and method for manufacturing same |
| KR101339271B1 (ko) | 2012-12-18 | 2013-12-09 | 현대자동차 주식회사 | 반도체 소자의 제조 방법 |
| US9306061B2 (en) * | 2013-03-13 | 2016-04-05 | Cree, Inc. | Field effect transistor devices with protective regions |
| US9240476B2 (en) | 2013-03-13 | 2016-01-19 | Cree, Inc. | Field effect transistor devices with buried well regions and epitaxial layers |
| US9012984B2 (en) * | 2013-03-13 | 2015-04-21 | Cree, Inc. | Field effect transistor devices with regrown p-layers |
| US9142668B2 (en) | 2013-03-13 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with buried well protection regions |
| JP6098474B2 (ja) * | 2013-10-24 | 2017-03-22 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP6179409B2 (ja) | 2014-01-24 | 2017-08-16 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP6335089B2 (ja) | 2014-10-03 | 2018-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9893176B2 (en) | 2014-12-26 | 2018-02-13 | Fairchild Semiconductor Corporation | Silicon-carbide trench gate MOSFETs |
| JP6613610B2 (ja) | 2015-05-14 | 2019-12-04 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6367760B2 (ja) * | 2015-06-11 | 2018-08-01 | トヨタ自動車株式会社 | 絶縁ゲート型スイッチング装置とその製造方法 |
| CN105047542B (zh) * | 2015-09-06 | 2019-05-14 | 国网智能电网研究院 | 一种沟槽型碳化硅mosfet功率器件的制造方法 |
| JP6472776B2 (ja) | 2016-02-01 | 2019-02-20 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| US10872918B2 (en) * | 2017-03-28 | 2020-12-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optical isolation structure for reducing crosstalk between pixels and fabrication method thereof |
| JP6937496B2 (ja) | 2018-02-16 | 2021-09-22 | ローム株式会社 | 交流電源装置 |
| DE102019109368A1 (de) | 2018-05-15 | 2019-11-21 | Infineon Technologies Ag | Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren |
| CN108766887B (zh) * | 2018-05-25 | 2019-07-30 | 中国科学院微电子研究所 | 基于两步微波等离子体氧化的凹槽mosfet器件的制造方法 |
| KR102379156B1 (ko) * | 2020-09-03 | 2022-03-25 | 현대모비스 주식회사 | 전력 반도체 소자 및 그 제조 방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4859621A (en) * | 1988-02-01 | 1989-08-22 | General Instrument Corp. | Method for setting the threshold voltage of a vertical power MOSFET |
| JPH0291976A (ja) * | 1988-09-29 | 1990-03-30 | Oki Electric Ind Co Ltd | 縦型溝型ｍｏｓ ｆｅｔの製造方法 |
| JPH04239778A (ja) * | 1991-01-24 | 1992-08-27 | Fuji Electric Co Ltd | 電界効果トランジスタ |
| US5233215A (en) * | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
| EP0676814A2 (fr) * | 1994-04-06 | 1995-10-11 | Nippondenso Co., Ltd. | Dispositif semi-conducteur avec un sillon et procédé de fabrication |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH036060A (ja) * | 1989-06-01 | 1991-01-11 | Sony Corp | Ｍｉｓ型半導体装置 |
| JP2542448B2 (ja) * | 1990-05-24 | 1996-10-09 | シャープ株式会社 | 電界効果トランジスタおよびその製造方法 |
| JP3321189B2 (ja) * | 1991-10-04 | 2002-09-03 | 株式会社東芝 | 電力用半導体素子 |
| JP3471823B2 (ja) * | 1992-01-16 | 2003-12-02 | 富士電機株式会社 | 絶縁ゲート型半導体装置およびその製造方法 |
| US5389799A (en) * | 1992-06-12 | 1995-02-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
| US5506421A (en) * | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
| US5399515A (en) * | 1993-07-12 | 1995-03-21 | Motorola, Inc. | Method of fabricating a silicon carbide vertical MOSFET and device |
| US5397717A (en) * | 1993-07-12 | 1995-03-14 | Motorola, Inc. | Method of fabricating a silicon carbide vertical MOSFET |
| JP2910573B2 (ja) * | 1993-09-10 | 1999-06-23 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
| US5323040A (en) * | 1993-09-27 | 1994-06-21 | North Carolina State University At Raleigh | Silicon carbide field effect device |
| JP3334290B2 (ja) * | 1993-11-12 | 2002-10-15 | 株式会社デンソー | 半導体装置 |
| EP0778663B1 (fr) * | 1993-12-07 | 2000-04-12 | Denso Corporation | Générateur de courant alternatif pour véhicules à moteur |
| JP3223671B2 (ja) * | 1993-12-07 | 2001-10-29 | 株式会社デンソー | 車両用交流発電機の三相全波整流器 |
| US5514604A (en) * | 1993-12-08 | 1996-05-07 | General Electric Company | Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making |
| US5396085A (en) * | 1993-12-28 | 1995-03-07 | North Carolina State University | Silicon carbide switching device with rectifying-gate |
| US5723376A (en) * | 1994-06-23 | 1998-03-03 | Nippondenso Co., Ltd. | Method of manufacturing SiC semiconductor device having double oxide film formation to reduce film defects |
| JPH08204179A (ja) * | 1995-01-26 | 1996-08-09 | Fuji Electric Co Ltd | 炭化ケイ素トレンチｍｏｓｆｅｔ |
| US5574295A (en) * | 1995-08-09 | 1996-11-12 | Kulite Semiconductor Products | Dielectrically isolated SiC mosfet |
| JP3471509B2 (ja) * | 1996-01-23 | 2003-12-02 | 株式会社デンソー | 炭化珪素半導体装置 |
-
1996
- 1996-09-06 FR FR9610880A patent/FR2738394B1/fr not_active Expired - Lifetime
- 1996-09-06 DE DE19636302A patent/DE19636302C2/de not_active Expired - Lifetime
- 1996-09-06 KR KR1019960038644A patent/KR100199997B1/ko not_active IP Right Cessation
-
1997
- 1997-07-15 US US08/893,221 patent/US5976936A/en not_active Expired - Lifetime
- 1997-09-26 US US08/938,805 patent/US6020600A/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4859621A (en) * | 1988-02-01 | 1989-08-22 | General Instrument Corp. | Method for setting the threshold voltage of a vertical power MOSFET |
| JPH0291976A (ja) * | 1988-09-29 | 1990-03-30 | Oki Electric Ind Co Ltd | 縦型溝型ｍｏｓ ｆｅｔの製造方法 |
| JPH04239778A (ja) * | 1991-01-24 | 1992-08-27 | Fuji Electric Co Ltd | 電界効果トランジスタ |
| US5233215A (en) * | 1992-06-08 | 1993-08-03 | North Carolina State University At Raleigh | Silicon carbide power MOSFET with floating field ring and floating field plate |
| EP0676814A2 (fr) * | 1994-04-06 | 1995-10-11 | Nippondenso Co., Ltd. | Dispositif semi-conducteur avec un sillon et procédé de fabrication |
Non-Patent Citations (3)
| Title |
|---|
| JAYANT BALIGA B: "CRITICAL NATURE OF OXIDE/INTERFACE QUALITY FOR SIC POWER DEVICES", MICROELECTRONIC ENGINEERING, vol. 28, no. 1/04, 1 June 1995 (1995-06-01), pages 177 - 184, XP000513457 * |
| PATENT ABSTRACTS OF JAPAN vol. 014, no. 288 (E - 0943) 21 June 1990 (1990-06-21) * |
| PATENT ABSTRACTS OF JAPAN vol. 017, no. 006 (E - 1302) 7 January 1993 (1993-01-07) * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19636302C2 (de) | 1998-08-20 |
| KR970018686A (ko) | 1997-04-30 |
| US5976936A (en) | 1999-11-02 |
| US6020600A (en) | 2000-02-01 |
| DE19636302A1 (de) | 1997-03-13 |
| KR100199997B1 (ko) | 1999-07-01 |
| FR2738394B1 (fr) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2738394A1 (fr) | Dispositif a semi-conducteur en carbure de silicium, et son procede de fabrication | |
| FR2744837A1 (fr) | Dispositif a semi-conducteur en carbure de silicium et son procede de fabrication | |
| EP1837916B1 (fr) | Procédé de réalisation d'un transistor à canal comprenant du germanium | |
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| KR100708028B1 (ko) | 엠아이에스에프이티 | |
| US20110006310A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
| CN1750273A (zh) | 半导体器件及其制造方法 | |
| JP3784393B2 (ja) | 半導体装置及びその製造方法 | |
| EP0064829B1 (fr) | Dispositif à haute mobilité électronique et procédé pour sa fabrication | |
| CN111341839B (zh) | 一种p型氮掺杂氧化镓薄膜及其制备方法 | |
| FR2723260A1 (fr) | Thyristor a trois bornes avec caracteristiques commandees par une seule gachette mos | |
| WO2018100262A1 (fr) | Transistor à hétérojonction à structure verticale | |
| EP3079168A1 (fr) | Procédé de dopage des régions de source et de drain d'un transistor à l'aide d'une amorphisation sélective | |
| US8053784B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
| FR2474763A1 (fr) | Transistor a film mince | |
| EP1483793B1 (fr) | Diode schottky de puissance a substrat sicoi, et procede de realisation d'une telle diode | |
| FR2488049A1 (fr) | Source lumineuse a jonction semiconductrice, notamment source-laser, utilisant des diodes schottky, et procede de fabrication | |
| JP2008004726A (ja) | 半導体素子およびその製造方法 | |
| JP4857698B2 (ja) | 炭化珪素半導体装置 | |
| FR2481005A1 (fr) | Procede de fabrication de transistors a effet de champ a canal court | |
| US20090026497A1 (en) | Method for Producing Semiconductor Device | |
| EP1496549A1 (fr) | Diode de redressement et de protection | |
| EP3561880A1 (fr) | Transistor hemt et procedes de fabrication favorisant une longueur et des fuites de grille reduites | |
| FR2536587A1 (fr) | Procede pour la production d'un transistor a effet de champ | |
| FR2487128A1 (fr) | Transistor de puissance comportant une configuration d'electrodes perfectionnee |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PLFP | Fee payment |
Year of fee payment: 20 |