DE112005002418B4 - Leistungstransistoren mit MOS-Gate und konstruierter Bandlücke - Google Patents

Leistungstransistoren mit MOS-Gate und konstruierter Bandlücke Download PDF

Info

Publication number
DE112005002418B4
DE112005002418B4 DE112005002418.0T DE112005002418T DE112005002418B4 DE 112005002418 B4 DE112005002418 B4 DE 112005002418B4 DE 112005002418 T DE112005002418 T DE 112005002418T DE 112005002418 B4 DE112005002418 B4 DE 112005002418B4
Authority
DE
Germany
Prior art keywords
gate
trench
region
layer
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112005002418.0T
Other languages
English (en)
Other versions
DE112005002418T5 (de
Inventor
Gary Dolny
Qi Wang
Ihsiu Ho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE112005002418T5 publication Critical patent/DE112005002418T5/de
Application granted granted Critical
Publication of DE112005002418B4 publication Critical patent/DE112005002418B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Transistor mit MOS-Gate (1540), umfassend:
einen Body-Bereich (1520), welcher an einen Trench angrenzt;
einen Source-Bereich (1510), welcher an den Trench angrenzt und einen ersten pn-Übergang mit dem Body-Bereich (1520) festlegt; einen Drain-Bereich (1530), der an den Trench angrenzt und einen zweiten pn-Übergang mit dem Body-Bereich (1520) festlegt;
eine Schicht von leitfähigem Material (1534), welche vertikal entlang einer Seitenwand des Trench angebracht ist und welche an zumindest einen Teil des Body-Bereichs (1520) angrenzt, wobei die Schicht (1534) eine niedrigere Energielücke als der Drain-Bereich (1530) aufweist und wobei sich die Schicht (1534) auch durch den Source-Bereich (1510) erstreckt;
einen Kanalbereich, welcher zumindest einen Teil der Schicht (1534) beinhaltet; und
ein Gate (1540), das im Trench zwischen dem Source-Bereich (1510) und dem Drain-Bereich (1530) angebracht ist,
wobei der Kanalbereich gegen das Gate (1540) durch ein Gate-Dielektrikum (1570) isoliert ist, und
wobei der Kanalbereich ferner eine Siliziumdeckschicht (1532) beinhaltet, welche zwischen der Schicht (1534) und dem Gate-Dielektrikum (1570) angebracht ist.

Description

  • HINTERGRUND
  • Die vorliegende Erfindung betrifft im Allgemeinen Leistungstransistoren und im Besonderen Leistungstransistoren mit Metalloxid-Halbleiter-Gate (MOS-Gate) und Sourcen, Wannen und Kanälen aus Silizium-Germanium (SiGe) und Gates aus Polysilizium-Germanium oder eine Kombination davon.
  • US 6 255 692 B1 offenbart einen MOSFET mit Halbleiter-Body, welcher eine Vielzahl von parallel angeordneten, an Trench-Gates angrenzende Leitungskanälen aufweist. Diese Kanäle sind dabei zwischen zwei Elektroden parallelgeschaltet. Die erste Elektrode umfasst einen Sourcebereich, welcher wiederum ein Halbleiter-Material mit niedriger Bandlücke umfasst. Das Halbleiter-Material mit niedriger Bandlücke ist an der Oberseite des Body-Bereichs angebracht und legt dort einen pn-Übergang mit dem Body-Bereich fest. Das Halbleiter-Material mit niedriger Bandlücke, vorzugsweise Silizium-Germanium, dient dabei der Vermeidung des zweiten Durchbruchs.
  • US 5 451 800 A offenbart einen MOSHFET und eine Methode zu dessen Herstellung. Insbesondere wird der MOSHFET mittels eines vielschichtigen Wavers hergestellt, welcher in aufeinanderfolgenden Beschichtungsschritten mit dotiertem Silizium und dotiertem Silizium-Germanium entsteht. Anschließend werden in die Halbleiter-Heterostruktur Trenches geätzt, in denen im Anschluss vertikal orientierte Gates gewachsen werden.
  • US 6 709 912 B1 offenbart eine Methode zur Herstellung von dualen Silizium-Germanium Poly-Gates mit unterschiedlichen Germanium-Konzentrationen. Die Methode umfasst dabei das Aufdampfen einer polykristallinen SiGe-Schicht mit einer ersten Germanium Konzentration. Mittels darauf folgender Zyklen von lokalem Germanium-Plasma Dotieren und Laser-Annealing wird in einer gewünschten Fläche eine zweite Germanium-Konzentration erzielt, die höher als die erste Germanium-Konzentration ist.
  • Eine weitere spezielle MOSFET-Vorrichtung mit Trench-Gates wird in DE 10 2004 039 981 A1 beschrieben.
  • Leistungs-MOSFET-Vorrichtungen mit Trench-Gate sind für die Verwendung in einigen anspruchsvollen Anwendungen, wie etwa bei DC/DC-Wandlern, eine beliebte Wahl. Diese Anwendungen können sehr grob sein, wobei eine beträchtliche Spannung auf diese Transistoren aufgebracht wird. Beispielsweise können große in eine induktive Last gelieferte und aus dieser gezogene Ströme zu einem großen Spannungstransienten an einem oder mehreren der Anschlüsse der Vorrichtung führen. Genauer kann eine große Spannungsauslenkung, die von einem Leistungs-MOSFET mit Trench-Gate gesehen wird, einen parasitären npn-Transistor aktivieren, was zu einem destruktiven Versagen führt. Ein weniger katastrophales aber dennoch das Leistungsvermögen schädigendes Ereignis kann auftreten, wenn ein großer Transient die Body-Diode der Vorrichtung in Durchlassrichtung vorspannt, was die Erholung des Transistors in Sperrrichtung verlangsamt.
  • Diese induktiven Einflüsse können den Wirkungsgrad eines DC/DC-Wandlers begrenzen, wodurch Energie vergeudet wird. Andere Beschränkungen des Wirkungsgrades umfassen physikalische Grenzen der Leistungs-MOSFETs mit Trench-Gate selbst. Beispielsweise können parasitäre Impedanzen eine Energiedissipation und eine Erwärmung der Vorrichtungen hervorrufen. Unter diesen parasitären Impedanzen befindet sich der Reihenwiderstand der Gates der Vorrichtungen. Obwohl dieser Reihenwiderstand unter Verwendung eines Silizids gemildert werden kann, ist die Wirksamkeit dieser Prozedur aufgrund der physikalischen Struktur dieser Transistoren begrenzt. Der Kanalwiderstand, oder Ron, begrenzt ebenfalls das Leistungsvermögen der Vorrichtung, wodurch der Wirkungsgrad des Wandlers begrenzt wird. Größere Vorrichtungen können den Ron vermindern, aber dies führt zu einer teureren Vorrichtung.
  • Dementsprechend werden Vorrichtungen, Verfahren und Prozesse benötigt, die Transistoren mit einer verbesserten Immunität gegenüber den Auswirkungen von großen transienten Spannungen bereitstellen, und die ein verbessertes Leistungsvermögen durch Verminderung parasitärer Impedanzen bereitstellen.
  • ZUSAMMENFASSUNG
  • Dementsprechend stellen Ausführungsformen der vorliegenden Erfindung Vorrichtungen, Verfahren und Prozesse bereit, die die Immunität gegenüber transienten Spannungen verbessern und parasitäre Impedanzen vermindern.
  • Ausführungsformen der vorliegenden Erfindung stellen Transistoren mit einer verbesserten Immunität gegenüber ungeklemmtem induktivem Schalten und anderen transienten Spannungsereignissen bereit. Beispielsweise stellt eine beispielhafte Ausführungsform der vorliegenden Erfindung eine Leistungs-MOSFET-Vorrichtung mit Trench-Gate bereit, die eine SiGe-Source aufweist. Eine SiGe-Source vermindert die Verstärkung eines parasitären npn-Transistors, indem der Löcherstrom in dem Body- oder Wannenbereich verringert wird, wodurch die Wahrscheinlichkeit eines Sperrzustandes im Anschluss an ein ungeklemmtes induktives Schaltereignis herabgesetzt wird. Die Body-Anbindung an diese Vorrichtung kann ebenfalls beseitigt werden, um die Zellengröße des Transistors zu vermindern.
  • Eine andere beispielhafte Ausführungsform der Erfindung stellt eine Leistungs-MOSFET-Vorrichtung mit Trench-Gate bereit, der einen SiGe-Body oder Wannenbereich aufweist. Ein SiGe-Body vermindert den Löcherstrom, wenn die Body-Diode eingeschaltet wird, wodurch der Leistungsverlust während ihrer Erholung in Sperrrichtung vermindert wird.
  • Ausführungsformen der vorliegenden Erfindung können auch die Vorrichtungskennlinien verbessern. Beispielsweise vermindert eine beispielhafte Ausführungsform der vorliegenden Erfindung eine parasitäre Gate-Impedanz, indem ein Poly-SiGe-Gate eingearbeitet ist. Eine andere Ausführungsform stellt einen Kanal bereit, der durch die Verwendung einer SiGe-Schicht in der Nähe des Gates der Vorrichtung einen verminderten Kanalwiderstand aufweist.
  • Verbesserungen, die die Immunität gegenüber Spannungstransienten verstärken und jene, die das Leistungsvermögen der Vorrichtung verbessern, sind nicht ausschließlich. Beispielsweise verringert die Verwendung eines SiGe-Bodys die Kanalimpedanz, während eine SiGe-Schicht in dem Body-Bereich die Erholung der Body-Diode in Sperrrichtung verbessert. Diese Ausführungsformen können dazu verwendet werden, n-Kanal- oder p-Kanal-Vorrichtungen zu verbessern. Ausführungsformen der vorliegenden Erfindung können eines oder mehrere der hierin beschriebenen Merkmale oder weitere Merkmale enthalten.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist ein Querschnitt eines n-Kanal-Leistungs-MOSFETs mit Trench-Gate gemäß einem erläuternden Beispiel zum Verständnis des technischen Hintergrundes, der zusammen mit der Erfindung angewandt werden kann;
  • 2 veranschaulicht einen Querschnitt eines n-Kanal-Leistungs-MOSFETs mit Trench-Gate, der eine SiGe-Source gemäß einem erläuternden Beispiel zum Verständnis des technischen Hintergrundes aufweist, der zusammen mit der Erfindung angewandt werden kann;
  • 3 veranschaulicht die Energieband-Struktur durch den Source-Wannen-Bereich der in 2 veranschaulichten Vorrichtung;
  • 4 ist ein Flussdiagramm eines Verfahrens zum Herstellen eines Leistungs-MOSFETs mit Trench-Gate, der eine SiGe-Source gemäß einem erläuternden Beispiel zum Verständnis des technischen Hintergrundes aufweist, der zusammen mit der Erfindung angewandt werden kann;
  • 5 ist ein Querschnitt eines n-Kanal-Leistungs-MOSFETs mit Trench-Gate gemäß einem erläuternden Beispiel zum Verständnis des technischen Hintergrundes, der zusammen mit der Erfindung angewandt werden kann;
  • 6 ist ein Querschnitt eines n-Kanal-Leistungs-MOSFETs mit Trench-Gate, der eine SiGe-Wanne gemäß einem erläuternden Beispiel zum Verständnis des technischen Hintergrundes aufweist, der zusammen mit der Erfindung angewandt werden kann;
  • 7 veranschaulicht den Netto-Dotierungs- und Germanium-Molenbruch des in 6 gezeigten MOSFETs;
  • 8 ist ein Flussdiagramm eines Verfahrens zum Herstellen eines Leistungs-MOSFETs mit Trench-Gate, der einen SiGe-Wannenbereich gemäß einem erläuternden Beispiel zum Verständnis des technischen Hintergrundes aufweist, der zusammen mit der Erfindung angewandt werden
  • 9 ist ein Querschnitt eines n-Kanal-Leistungs-MOSFETs mit Trench-Gate gemäß einem erläuternden Beispiel zum Verständnis des technischen Hintergrundes, der zusammen mit der Erfindung angewandt werden kann;
  • 10 ist ein Querschnitt eines n-Kanal-Leistungs-MOSFETs mit Trench-Gate, der ein Poly-SiGe-Gate gemäß einem erläuternden Beispiel zum Verständnis des technischen Hintergrundes aufweist, der zusammen mit der Erfindung angewandt werden kann;
  • 11 veranschaulicht den spezifischen Materialwiderstand als eine Funktion der Borkonzentration für verschiedene Materialien;
  • 12 veranschaulicht einen DC/DC-Wandler-Ausgang, der eine highseitige p-Kanal-Leistungs-MOSFET-Vorrichtung und eine lowseitige n-Kanal-Leistungs-MOSFET-Vorrichtung umfasst;
  • 13 veranschaulicht die Zunahme des Wirkungsgrades gemäß einem erläuternden Beispiel zum Verständnis des technischen Hintergrundes, der zusammen mit der Erfindung angewandt werden kann;
  • 14 ist ein Flussdiagramm eines Verfahrens zum Herstellen eines Leistungs-MOSFETs mit Trench-Gate, der ein Poly-SiGe-Gate gemäß einem erläuternden Beispiel zum Verständnis des technischen Hintergrundes, der zusammen mit der Erfindung angewandt werden kann;
  • 15 ist ein Querschnitt eines p-Kanal-Leistungs-MOSFETs mit Trench-Gate, der einen SiGe-Kanalbereich gemäß einer Ausführungsform der vorliegenden Erfindung aufweist;
  • 16 zeigt die Löcherbeweglichkeit, die von zwei unterschiedlichen Si1-xGEx-Filmen gemessen wird, die auf einem entspannten Si1-xGex Virtual Substrate aufgewachsen sind;
  • 17 veranschaulicht eine Änderung der Beweglichkeit als eine Funktion der Germaniumkonzentration in einem Kanalbereich;
  • 18 veranschaulicht eine Valenzbandverschiebung für einen p-Kanal-Leistungs-MOSFET mit Trench-Gate, der einen SiGe-Kanalbereich gemäß einer Ausführungsform der vorliegenden Erfindung aufweist;
  • 19A–19C veranschaulichen ein Verfahren zum Herstellen eines p-Kanal-Leistungs-MOSFETs mit Trench-Gate, der einen SiGe-Kanalbereich gemäß einer Ausführungsform der vorliegenden Erfindung aufweist; und
  • 20 ist ein Flussdiagramm eines Verfahrens zum Herstellen eines p-Kanal-Leistungs-MOSFETs mit Trench-Gate, der einen SiGe-Kanalbereich gemäß einer Ausführungsform der vorliegenden Erfindung aufweist.
  • BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • 1 ist ein Querschnitt eines n-Kanal-Leistungs-MOSFETs mit Trench-Gate gemäß einem erläuternden Beispiel zum Verständnis des technischen Hintergrundes der Erfindung. Diese Vorrichtung umfasst Source-Bereiche 110 vom n-Typ, einen Body, der durch eine p-Wanne 120 gebildet ist, einen Drain-Bereich 130 vom n-Typ, ein Substrat 160, Gates 140 und einen Metallkontakt 150.
  • Dieser Struktur ist ein parasitärer npn-Bipolar-Transistor eigen. Genauer ist der Emitter der parasitären Vorrichtung der Source-Bereich 110, dessen Basis ist der Body- oder Wannenbereich 120, während der Kollektor der parasitären Vorrichtung dem Epi-Bereich 130 entspricht. Ein destruktives Versagen kann auftreten, wenn dieser parasitäre Transistor in seine aktive Betriebsart in Durchlassrichtung vorgespannt wird. Dies kann beispielsweise während eines Lawinendurchbruchs auftreten, der durch ein ungeklemmtes induktives Schaltereignis (UIS-Ereignis von unclamped inductive switching event) induziert wird. Löcher, die durch Aufprallionisation erzeugt werden, können durch die durch die P-Wanne 120 gebildete Basis fließen, was einen ohmschen Spannungsabfall hervorruft. Wenn dieser Spannungsabfall etwa 0,6 V übersteigt, kann die Einschaltspannung für die Diode des Wannen-Source-Übergangs in Durchlassrichtung vorgespannt werden und Elektronen über die Potentialbarriere injizieren, wodurch ein aktiver Betrieb in Durchlassrichtung und ein potentielles Versagen eingeleitet werden.
  • Im Besonderen kann, wie es in 1 gezeigt ist, ein ungeklemmtes induktives Schaltereignis die Source auf low ziehen (1). Dies bewirkt, dass Löcher in den Body oder die Wanne 120 fließen (2). Die Wannen laden sich auf oder deren Spannung nimmt zu im Vergleich mit der Source 110, wobei der Übergang der p-Wanne 120 zu der Source 110 eingeschaltet wird (3). Das Ergebnis ist, dass ein Elektronenstrom in die Source 110 fließt (4). Dies bewirkt, dass der parasitäre npn einschaltet (5), was zu einem Vorrichtungsversagen führen kann.
  • Diese Neigung, dass diese Reihe von Ereignissen auftritt, kann minimiert werden, indem ein Weg mit niedrigem Widerstand für die Beseitigung von Löchern aus der parasitären Basis bereitgestellt wird, und indem die Stromverstärkung des parasitären npn 160 vermindert wird. Dies kann erreicht werden, indem ein Kontakt zwischen dem Body oder der p-Wanne und der Source-Verbindung 150 hergestellt wird.
  • Dieser Body-Kontakt erhöht aber die Größe des n-Kanal-MOSFET. Somit gibt es einen Zielkonflikt zwischen Vorrichtungsgröße und Immunität gegenüber diesem Versagensmechanismus. Eine Lösung für dieses Problem ist, Bandlückenkonstruktionstechniken anzuwenden, um die Energielücke des Source-Bereichs in Bezug auf den Wannenbereich schmäler zu machen. Dies kann erreicht werden, indem ein Source-Bereich unter Verwendung einer Legierung von Si1-xGex gebildet wird, wobei x der Molenbruch von Germanium in der Legierung ist, wobei typische Werte 0,1 < x < 0,3 sind. In anderen. Beispielen können andere Konzentrationen verwendet werden, beispielsweise kann die Konzentration von Germanium geringer sein als 10% oder größer sein als 30%. Der SiGe-Source-Bereich kann durch Standardtechniken, wie epitaktisches Wachstum oder durch Ionenimplantation, gefertigt werden.
  • 2 veranschaulicht einen Querschnitt eines n-Kanal-Leistungs-MOSFETs mit Trench-Gate, der eine SiGe-Source gemäß einem erläuternden Beispiel aufweist. Diese Vorrichtung umfasst einen Source-Bereich 210 vom n-Typ, der aus Silizium-Germanium gebildet ist, einen Body, der durch die p-Wanne 220 gebildet ist, einen Drain-Bereich 230 vom n-Typ, Gates 240, einen Metallkontakt 250 und ein n-Substrat 260. Wie es in dieser Figur zu sehen ist, lässt die Beseitigung des p-Wannen-Kontakts eine signifikante Verminderung des Zellenteilungsabstandes zu. Dies hat den zusätzlichen Vorteil, dass der Widerstand im Ein-Zustand vermindert wird und die Stromleitungsfähigkeit erhöht wird, indem die Größe des Source-Bereiches relativ zu der der Vorrichtung von 1 erhöht wird. Diese Figur ist, wie die anderen eingeschlossenen Figuren, zu Veranschaulichungszwecken gezeigt und schränkt weder die möglichen Ausführungsformen der vorliegenden Erfindung noch die Ansprüche ein. Obgleich in dieser und den anderen Figuren ein n-Kanal-Transistor gezeigt ist, können die Ausführungsformen der vorliegenden Erfindung auch ähnlich dazu verwendet werden, p-Kanal-Vorrichtungen zu verbessern. Merkmale, die in anderen Figuren gezeigt sind, können auch in dieser Figur enthalten sein. Beispielsweise kann auch die p-Wanne 220 SiGe sein, während das Gate Poly-SiGe sein kann.
  • Die Verwendung von SiGe in der Source 210 lässt zu, dass Löcher zu der Source fließen, was den Löcherstrom in dem Body oder der p-Wanne 220 vermindert. Genauer schafft die Anwesenheit von Germanium in der Legierung eine Verschmälerung in der Energielücke (Eg), die grob proportional zu dem Germaniummolenbruch ist. Der größte Teil dieser Bandverschiebung tritt in dem Valenzband auf. Dies lässt zu, dass Löcher leicht in den Source-Bereich fließen, wobei ein Weg für eine Löcherentfernung bereitgestellt ist, der die npn-Verstärkung verringert. Wenn nun ein ungeklemmtes induktives Ereignis die Source of low zieht (1) fließen die Löcher zu der Source 210 und die Wanne lädt sich nicht auf (2).
  • 3 veranschaulicht die Energiebandstruktur durch den Source-Wannen-Bereich der in 2 veranschaulichten Vorrichtung. 3 wurde für einen Germaniummolenbruch von 30% berechnet. Die Daten zeigen eine Verringerung von etwa 0,21 eV der Energielücke der Source in Bezug auf die Wanne, d. h. 0,9 eV in der Source im Vergleich mit 1,1 eV in dem Wannen- oder Body-Bereich. In der Theorie führt dies zu einer Zunahme des Löcherstroms, der den Übergang überquert, um einen Faktor ~exp(Eg/kT). In der Praxis ist die Verbesserung etwas geringer als diese, da nicht die gesamte Energiebandverschiebung in dem Valenzband auftritt.
  • In einer speziellen Ausführungsform der vorliegenden Erfindung weist die Source 210 einen Germaniumgehalt von 30 Prozent bezogen auf den Molenbruch auf. Ein Vergleich zwischen Vorrichtungen mit einer Silizium-Source und dieser SiGe-Source zeigt eine Zunahme des Löcherstromes und eine Verminderung in der npn-Stromverstärkung für eine Vorrichtung, die einen SiGe-Source-Bereich verwendet. Genauer wird bei einer typischen Vorspannung von 0,75 V der Löcherstrom um etwa 100× erhöht, und die parasitäre Stromverstärkung um einen Faktor von etwa 500 vermindert. Die Daten sollten als der schlechteste Fall angesehen werden, da in der Praxis der Wannenbereich nicht vollständig floating gelassen würde, sondern fern in der dritten Dimension (senkrecht zu dem in 2 veranschaulichten Querschnitt) kontaktiert sein würde. Diese Verminderung der parasitären Stromverstärkung macht es weniger wahrscheinlich, dass der parasitäre Transistor 160 Strom leiten würde, was zu einem katastrophalen Versagen während eines UIS-Ereignisses führen würde.
  • 4 ist ein Flussdiagramm eines Verfahrens zum Herstellen eines Leistungs-MOSFETs mit Trench-Gate, der eine SiGe-Source gemäß einem erläuternden Beispiel aufweist. In dieser Ausführungsform wird eine SiGe-Source gebildet, um eine größere Immunität gegenüber einem Versagen zu erreichen, das durch ein ungeklemmtes induktives Schaltereignis hervorgerufen wird.
  • Im Besonderen wird in Vorgang 410 eine Epitaxieschicht gebildet. In Vorgang 420 wird in der Epitaxieschicht eine SiGe-Schicht gebildet. In Vorgang 430 wird in der Epitaxieschicht ein Trench oder Graben gebildet, während in Vorgang 440 in dem Trench ein Gate gebildet wird. In Vorgängen 450 und 460 wird das Gate mit Metall kontaktiert und die SiGe-Schicht wird kontaktiert, um einen Source-Bereich zu bilden.
  • Diese Leistungs-MOSFET mit Trench-Gate sind in Niederspannungs-DC/DC-Wandler-Anwendungen aufgrund ihrer niedrigen Leistungsverluste und schnellen Schaltzeit besonders nützlich. Jedoch ist das Herunterziehen der Source of low nicht der einzige induktive Effekt, dem diese Vorrichtungen ausgesetzt sind. Während des normalen Betriebes kann die MOSFET-Source in Bezug auf die Drain positiv vorgespannt werden, was zu einem Einschalten der parasitären Body-Drain-Diode (die üblicherweise auch als die Body-Diode bezeichnet wird) führt. Es ist auch anzumerken, dass obgleich diese und andere Beispiele ebenso wie Ausführungsformen der vorliegenden Erfindung für DC/DC-Leistungswandler gut geeignet sind, andere Arten von Systemen Vorrichtungen enthalten können, die durch die Einarbeitung von Ausführungsformen der vorliegenden Erfindung verbessert werden.
  • 5 veranschaulicht diesen Mechanismus. Diese Vorrichtung umfasst Source-Bereiche 510 vom n-Typ, einen Body-Bereich 520 vom p-Typ, einen Drain-Bereich 530 vom n-Typ, Gates 540 und einen Metallkontakt 550. Im Besonderen kann die Source auf high gezogen werden (1). Dies bewirkt, dass die Body- oder Wannen-Diode einschaltet (2). Wenn die Source auf low zurückkehrt (3), werden weiterhin Löcher in die Epi 530 oder Drain injiziert. Dieser Löcherstrom verlangsamt die Erholung in Sperrrichtung (4). Dies führt zu Energieverlusten aufgrund sowohl einer Leitung der Diode in Durchlassrichtung als auch der Erholung der Diode in Sperrrichtung. Die dissipierte Leistung kann grob wie folgt angenähert werden: PLeit = Vf × IAus × ITotzeit × FSchalt PSchalt = VEin × trr × Irr / 2 × IAus × FSchalt wobei Vf die Spannung der Body-Diode in Durchlassrichtung ist, IAus der Strom der Diode in Durchlassrichtung ist, FSchalt die Schaltfrequenz ist, trr die Erholungszeit in Sperrrichtung ist und Irr der Erholungsstrom in Sperrrichtung ist. Für einen typischen n-Kanal-MOSFET wird die Kennlinie der Erholung in Sperrrichtung vorwiegend durch Löcher gesteuert, die von dem Body-Bereich (p-Typ) in den Drain-Bereich (n-Typ) injiziert werden.
  • Diese Analyse zeigt, dass Diodenenergieverluste verringert werden können, indem die Spannung in Durchlassrichtung, der Erholungsstrom in Sperrrichtung und die Erholungszeit in Sperrrichtung der Diode gleichzeitig vermindert werden. Leider gibt es für die herkömmliche Siliziumtechnologie einen umgekehrten Zusammenhang zwischen den Erholungsparametern in Sperrrichtung und der Spannung in Durchlassrichtung. Techniken, die die Spannung in Durchlassrichtung verbessern, verschlechtern typischerweise die Erholung in Sperrrichtung, während jene, die die Erholung in Sperrrichtung verbessern, die Spannung in Durchlassrichtung verschlechtern. Dies macht deren gleichzeitige Verminderung unter Verwendung herkömmlicher Siliziumtechniken praktisch undurchführbar.
  • Ausführungsformen der vorliegenden Erfindung wenden Bandlückenkonstruktionstechniken an, um die Energielücke des Body-Bereiches in Bezug auf den epitaktischen Drain-Bereich zu verschmälern. Dies kann erreicht werden, indem der Transistor-Body-Bereich derart gebildet wird, dass er eine Legierung von Si1-xGex umfasst, wobei x der Molenbruch von Germanium in der Legierung ist, wobei typische Werte 0,1 < x < 0,3 sind. In anderen Ausführungsformen können andere Konzentrationen verwendet werden, beispielsweise kann die Konzentration von Germanium kleiner sein als 10 Prozent oder größer sein als 30 Prozent. Der Body-Bereich, der Si1-xGex umfasst, kann durch Standardtechniken, wie epitaktisches Aufwachsen oder durch Ionenimplantation gefertigt werden.
  • 6 ist ein Querschnitt eines n-Kanal-Leistungs-MOSFETs mit Trench-Gate, der eine SiGe-Wanne gemäß einem erläuternden Beispiel aufweist. Diese Vorrichtung umfasst Source-Bereiche 210 vom n-Typ und einen Body-Bereich 220 vom p-Typ, der Silizium-Germanium umfasst, einen Drain-Bereich 230 vom n-Typ und Gates 240. Es ist anzumerken, dass die Kontaktfläche von dem Body-Bereich 220 vom p-Typ zu dem Metall 250 weggelassen werden kann, wie es in 2 oben gemacht wurde. Ebenso kann das Gate Polysilizium-Germanium oder Poly-SiGe sein.
  • Die Anwesenheit von Germanium in der Legierung schafft eine Verschmälerung der Energielücke (Eg), die grob proportional zu dem Germaniummolenbruch ist. Der Effekt der kleineren Bandlücke in dem Body-Bereich ist, dass die Elektroneninjektion bei einer gegebenen Vorspannung in Durchlassrichtung erhöht wird. Dies bedeutet wiederum eine verminderte Löcherinjektion für eine gegebene Stromdichte.
  • 7 veranschaulicht die Nettodotierung und den Germaniummolenbruch des in 6 gezeigten MOSFETs. Die Nettodotierung 710 und der Germaniummolenbruch 720 sind über die Y-Achse als eine Funktion der Tiefe entlang der X-Achse aufgetragen. Die Nettodotierung ist typischerweise die in den Body- und Drain-Bereichen des MOSFETs mit Trench-Gate. Das Germaniumprofil weist einen Spitzenmolenbruch von 0,15 und eine Breite von 100 nm an seiner Spitze auf.
  • 8 ist ein Flussdiagramm eines Verfahrens zum Herstellen eines Leistungs-MOSFETs mit Trench-Gate, der einen SiGe-Wannenbereich gemäß einem erläuternden Beispiel aufweist. In diesem Beispiel wird ein Leistungstransistor mit Trench-Gate, der einen SiGe-Body-Bereich aufweist, gebildet.
  • Im Besonderen wird in Vorgang 810 eine Epitaxieschicht gebildet. In Vorgang 820 wird eine SiGe-Wanne gebildet. Diese Schicht kann auf der in Vorgang 810 gebildeten Epitaxieschicht aufgewachsen werden, oder sie kann in die in Vorgang 810 gebildete Epitaxieschicht implantiert werden. In Vorgang 830 wird in der Wanne eine Source gebildet.
  • In Vorgang 840 wird ein Trench in der Epitaxieschicht gebildet oder geschnitten, und in Vorgang 850 wird ein Gate in dem Trench gebildet. In den Vorgängen 860 und 870 wird das Gate kontaktiert und die Source wird kontaktiert.
  • In einer speziellen Ausführungsform der vorliegenden Erfindung führt die Verwendung von Silizium-Germanium zu einer signifikanten Verringerung des Löcherstromes sowie zu einer geringen Verminderung der Spannung in Durchlassrichtung. In dieser Ausführungsform wird der Löcherstrom bei einer typischen Vorspannung von 0,75 V um einen Faktor von etwa 5 im Vergleich mit einer Silizium-Wannenstruktur verringert. Dies führt zu einer signifikanten Verbesserung der Kennlinie der Erholung des Transistors in Sperrrichtung. Ferner wird anders als herkömmliche Techniken, bei denen eine verbesserte Erholung in Sperrrichtung auf Kosten einer erhöhten Spannung in Durchlassrichtung erhalten wird, die Verbesserung der Erholung in Sperrrichtung gemeinsam mit einer Verminderung der Spannung in Durchlassrichtung erreicht.
  • Diese Leistungs-MOSFET mit Trench-Gate können in DC/DC-Wandlerschaltkreisen verwendet werden, um eine Spannungsumwandlung mit einem hohen Wirkungsgrad, d. h. mit einem minimalen Verlust an Leistung, zu erreichen. Es können einige Verbesserungen an diesen Vorrichtungen vorgenommen werden, um dieses Ziel einschließlich einer Verringerung des Ein-Widerstandes der Vorrichtung (Rdson), der Eingangskapazität (Ciss), der Gate-Ladung (Qg und Qgd), der Gate-Impedanz (ESR oder Rg), der Erholung der Body-Diode (Trr) in Sperrrichtung oder einer Kombination der obigen zu erreichen.
  • Herkömmlich wird eine Gate-Impedanzverminderung üblicherweise durch sättigendes Gate-Dotieren oder durch Hinzufügen eines Silizids erreicht. Aufgrund der großen thermischen Belastung (hohen Temperaturen) in MOSFET-Vorrichtungen mit Trench-Gate können leider große Konzentrationen von Dotiermittel in dem Gate die Dotiermitteleindringung in den Kanal (oder die Wanne oder den Bulk) steigern, insbesondere wenn das Gate-Oxid dünn ist. Diese Dotiermitteleindringung führt zu einer Verschiebung in der Schwellenspannung (Vth) der Vorrichtung. Wie es in der nächsten Figur zu sehen ist, ist die Effektivität des Hinzufügens einer Silizidschicht ebenfalls begrenzt.
  • 9 ist ein Querschnitt eines n-Kanal-Leistungs-MOSFETs mit Trench-Gate gemäß einem erläuternden Beispiel, das zusammen mit der Erfindung angewandt werden kann. Dieser Querschnitt umfasst eine Vorrichtung mit einem Gate 940, einer Source 910, einem Body- oder Wannenbereich 920 und einem Drain- oder Epi-Bereich 930. Das Gate 940 umfasst eine Silizidschicht 942. In einer Leistungs-MOSFET-Vorrichtung mit Trench-Gate ist der niedrigen Spannung, des niedrigen Rdson und der niedrigen Kosten wegen eine kleine Gate-Abmessung erwünscht. Die schmale Gate-Abmessung begrenzt aber die Effektivität der Silizidschicht 942. Das heißt der Abschnitt des Gates 940 unter der Silizidschicht 942 behält die Eigenschaften des Polysiliziums: er zieht keinen Nutzen aus der Anwesenheit der Silizidschicht 942.
  • Dementsprechend bieten Ausführungsformen einen niedrigeren Gate-Widerstand, um schnellere Schaltgeschwindigkeiten für Leistungstransistoren mit MOS-Gate ohne die obigen Nachteile und Begrenzungen zu ermöglichen. Genauer bieten Ausführungsformen der vorliegenden Erfindung einen niedrigeren Gate-Widerstand, indem ein Polysilizium-Germanium-Si1-xGex)-Gate für Leistungstransistoren mit MOS-Gate, wie Leistungs-MOSFET-Transistoren mit Trench-Gate, verwendet werden. Das Einarbeiten von einem Poly-Si1-xGex-Gate bietet ein verbessertes Leistungsvermögen im Vergleich mit Vorrichtungen, die ein herkömmliches Polysilizium- und siliziertes Gate benutzen.
  • Beispielsweise führt die kleinere Bandlücke von Si1-xGex zu einer größeren Anzahl von Trägern bei einer gegebenen Temperatur und Dotierungskonzentration. Dies wiederum vermindert die Gate-Abreicherung, die die Schwellenspannung Vth verschiebt und auch die Gate-Impedanz absenkt. Darüber hinaus ist die Trägerbeweglichkeit in Poly-Si1-xGex um das 3-fache höher als die von Polysilizium. Dies senkt die Gate-Impedanz weiter um 67% und lässt zu, dass der Transistor schneller schalten kann.
  • 10 ist ein Querschnitt eines n-Kanal-Leistungs-MOSFETs mit Trench-Gate, der ein Poly-SiGe-Gate gemäß einem erläuternden Beispiel aufweist. Dieser Querschnitt umfasst eine Vorrichtung mit einem Gate 1040, einer Source 1010, einem Body- oder Wannenbereich 1020 und einem Drain- oder Epi-Bereich 1030. In diesem Beispiel zieht die Gesamtheit des Gates 1040 Nutzen aus dem niedrigeren Widerstand des Poly-SiGe, im Gegensatz zu der schmäleren Verbesserung, die durch die Silizidschicht 942 in 9 bereitgestellt wird. Es ist anzumerken, dass die Kontaktfläche von dem Body-Bereich 1020 vom p-Typ zu Metall 1050 weggelassen werden kann, wie es oben in 2 gemacht wurde. Auch können die Source 1010, die p-Wanne 1020 oder beide unter Verwendung von SiGe gebildet sein.
  • Poly-SiGe-Gates können auch verwendet werden, um Vorrichtungen mit elektrostatischer Entladung zu verbessern. Beispielsweise ist eine Zener-Vorrichtung (n+p), die unter Verwendung eines Si1-xGex-Poly-Gates aufgebaut ist, in der Lage, einer höheren elektrostatischen Entladungsleistung als eine herkömmliche Vorrichtung mit Polysilizium-Gate standzuhalten. Die hohe Trägerbeweglichkeit von Poly-Si1-xGex vermindert den Reihenwiderstand, insbesondere in den niedrig dotierten Bereichen vom p-Typ der Zener, was zu weniger ohmschem Verlust und zu einem kälteren Betrieb führt. Wie bei den anderen gezeigten Ausführungsformen können auch p-Kanal-Vorrichtungen verbessert werden. In p-Kanal-Vorrichtungen wird die Boreindringung von einem Si1-xGex-Poly-Gate zu Body oder Wanne über das Gate-Oxid vermindert. Dies lässt die Verwendung eines dünneren Oxids ohne eine Schwellenspannungsinstabilität zu.
  • Der Gate-Reihenwiderstand wird unter Verwendung eines SiGe-Poly-Gates stark vermindert. Zu Vergleichszwecken senkt ein siliziertes Gate den Gate-Widerstand in einer herkömmlichen Vorrichtung mit Trench-Gate nur um einen Faktor von Zwei. Diese begrenzte Abnahme erfolgt wegen der kleinen Geometrie, die für die Silizidbildung über dem Gate-Material in einem schmalen Trench oder Graben verfügbar ist. Die Verwendung von Poly-Si1-xGex als Gate-Material vermindert die Gate-Impedanz um mehr als 67% unter dem gleichen Gate-Querschnitt, wodurch ein noch besseres Leistungsvermögen ohne zusätzliche Ausgaben und Schwierigkeiten der Verwendung eines Silizidprozesses geboten wird. Darüber hinaus bleibt Poly-SiGe bei 1000°C stabil, während die Verwendung eines silizierten Gates die Temperatur der anschließenden Prozesse auf weniger als 850°C aufgrund einer möglichen Agglomeration begrenzt. Neben anderen Vorteilen und Merkmalen beseitigt die Verwendung des Poly-SiGe-Gates 1040 die Notwendigkeit für eine Silizidschicht 942 auf dem Gate.
  • 11 veranschaulicht den spezifischen Materialwiderstand als eine Funktion der Borkonzentration für verschiedene Materialien. Wie es zu sehen ist, ist der spezifische Widerstand von SiGe-Poly viel niedriger als der von herkömmlichem Polysilizium. Bei diesem Beispiel beträgt die Konzentration von Germanium 35 Prozent bezogen auf den Molenbruch bei einer Borkonzentration von 2 × 10^^19, wobei ^^ ein Symbol für ”die Potenz von” ist. In anderen Ausführungsformen kann die Konzentration höher sein als 35 Prozent oder niedriger sein als 35 Prozent.
  • Insgesamt kann die Verwendung eines Poly-Si1-xGex-Gates die Gate-Impedanz vermindern, ohne das existierende Layout zu verändern, und der Prozess ist mit vorhandenen Siliziumtechnologien verträglich. Der Vorteil einer Verringerung um 67% in der Gate-Impedanz wird offensichtlich, wenn der Wirkungsgrad eines DC/DC-Wandlers betrachtet wird, der einen highseitigen p-Kanal-MOSFET und einen mit n-Kanal auf der Low-Seite aufweist, wie es in 12 gezeigt ist.
  • 13 veranschaulicht die Zunahme des Wirkungsgrades gemäß einem erläuternden Beispiel, das zusammen mit der Erfindung angewandt werden kann. Die Ergebnisse in 13 zeigen, dass der Spitzenwirkungsgrad von 83% auf 88% zunimmt. Dies gleicht einer Einsparung von 30% Leistung, die sonst verloren wäre. Im Speziellen ist der Spitzenwirkungsgrad für ein herkömmliches Poly-Gate 1310 niedriger als der Spitzenwirkungsgrad für eine Vorrichtung 1320 mit SiGe-Gate. Die Daten in 13 legen auch nahe, dass dieser Wandlerwirkungsgrad sich dem von n-Kanal-MOSFET sowohl auf der High-Seite als auch auf der Low-Seite annähert (Kurve 1330). Dies vermindert den Energieverbrauch des Gate-Treibers signifikant und wird es den Konstrukteuren ermöglichen, Treiberschaltkreise zu vereinfachen, aber auf Kosten eines 1–2%-igen Wirkungsgradverlustes bei hohem Ausgangsstrom.
  • Tabelle 1 listet elektrische Eigenschaften für verschiedene Materialien auf, die bei der Bildung eines MOSFET-Gates verwendet werden könnten. Wieder weist der SiGe-Poly einen niedrigeren spezifischen Widerstand als herkömmliches Polysilizium auf. Die Verwendung dieses Materials als ein Gate vermindert den Gate-Reihenwiderstand und erhöht den Schaltkreiswirkungsgrad. Tabelle 1: Elektrische Eigenschaften von verschiedenen Gate-Materialien
    Gate-Material (Konzentration = 2 × 1018 cm–3) Beweglichkeit (cm2/V/s) Spezifischer Widerstand mΩ-cm
    kristallines Silizium vom p-Typ 78 30
    Polysilizium vom p-Typ NA 100 [8]
    Si0,9Ge0,1 vom p-Typ 275 [3] 12
    Polysilizium vom p-Typ (2 × 1019) NA 7,5 [9]
    Si0,65Ge0,35 vom p-Typ (2 × 1019) NA 2,0 [9]
  • 14 ist ein Flussdiagramm eines Verfahrens zum Herstellen eines Leistungs-MOSFETs mit Trench-Gate, der ein Poly-SiGe-Gate gemäß einem erläuternden Beispiel aufweist. In diesem Beispiel ist ein Poly-SiGe-Gate in eine Leistungs-MOSFET-Vorrichtung mit Trench-Gate eingearbeitet.
  • Genauer wird in Vorgang 1410 eine Epitaxieschicht gebildet. In Vorgang 1420 wird eine Wannenschicht in der Epitaxieschicht gebildet. In Vorgang 1430 wird in der Wanne eine Source gebildet.
  • In Vorgang 1430 wird in der Epitaxieschicht ein Trench gebildet. In Vorgang 1440 wird in dem Trench ein Poly-SiGe-Gate gebildet. In den Vorgängen 1450 und 1460 werden das Poly-SiGe-Gate und die Source kontaktiert.
  • Auch mit einem Poly-SiGe-Gate oder einer SiGe-Source begrenzt die Kanalimpedanz das Leistungsvermögen der Leistungs-MOSFET-Vorrichtungen mit Trench-Gate. Das heißt es ist erwünscht, den Ein-Widerstand (Rdson) von Leistungstransistoren mit MOS-Gate, wie etwa n-Kanal- und p-Kanal-Leistungs-MOSFET-Vorrichtungen mit Trench-Gate, insbesondere bei Niederspannungsanwendungen, zu vermindern. Beispielsweise bei der Anwendung eines synchronen DC/DC-Wandlers verbraucht der Gate-Treiber für einen p-Kanal-MOSFET weniger Energie als ein Treiber für eine n-Kanal-Vorrichtung. Somit ist es sehr erwünscht, p-Kanal-Vorrichtungen für den highseitigen Treiber anstelle von n-Kanal-Vorrichtungen zu verwenden, wie es in 12 gezeigt ist.
  • Der Rdson für eine p-Kanal-Vorrichtung ist aber viel höher als der eines ähnlichen n-Kanal-MOSFETs, und dies begrenzt ihre Anwendung auf nur einen kleinen Strombereich. Bei Niederspannungsanwendungen dominiert der Kanalwiderstand den Rdson der Vorrichtung. Der Kanalwiderstand (Rch) ist:
    Figure DE112005002418B4_0002
    wobei L die Kanallänge ist, Z die Kanalbreite ist, Cox die Kapazität des Gate-Oxids pro Flächeneinheit ist, VG die Gate-Spannung ist und VT die Schwellenspannung ist. Um den Kanalwiderstand zu vermindern, ist es erwünscht, die Kanallänge und die Gate-Oxid-Dicke zu schrumpfen und die Schwellenspannung abzusenken. Aufgrund der Prozessbegrenzung oder des Subschwellenwertproblems sind diese Ansätze beschränkt.
  • In Transistoren, wie etwa dem Transistor von 1, wird der Reihen-Ein-Widerstand durch den spezifischen Widerstand des Wannenbereichs 120, insbesondere den spezifischen Widerstand des Abschnittes des Wannenbereiches 120 in der Nähe der Gates 140, dominiert. Wenn dieser spezifische Widerstand vermindert wird, wird der Reihen-Ein-Widerstand der Vorrichtung vermindert. Eine Möglichkeit, diesen spezifischen Widerstand zu vermindern, ist die Verwendung eines Materials mit einer höheren Beweglichkeit. Genauer kann der Reihen-Ein-Widerstand vermindert werden, wenn der Abschnitt des Kanals, der zuerst zu leiten beginnt, d. h. der Abschnitt in der Nähe der Gates 140, aus einem Material mit höherer Beweglichkeit hergestellt wird. Dementsprechend wenden Ausführungsformen der vorliegenden Erfindung in der Kanalfläche verspanntes Si1-xGex an, um den Kanalwiderstand zu vermindern.
  • 15 ist ein Querschnitt eines p-Kanal-Leistungs-MOSFETs mit Trench-Gate, der einen SiGe-Kanalbereich gemäß einer Ausführungsform der vorliegenden Erfindung aufweist. Diese Vorrichtung umfasst Source-Bereiche 1530 vom p-Typ, eine n-Wanne oder einen n-Body 1520, einen Drain-Bereich 1530 vom p-Typ, Gates 1540 und eine SiGe-Schicht 1534. Die SiGe-Schicht 1534 ist von den Gates 1540 durch eine Siliziumschicht 1532 isoliert. Diese Siliziumschicht 1532 stellt eine geeignete Grenzfläche zu dem Polysilizium-Gate bereit. Es ist anzumerken, dass die Kontaktfläche von dem Body-Bereich vom n-Typ 1520 zu Metall 1550 weggelassen werden kann, wie der Kontakt des Body-Bereichs vom p-Typ in 2 oben entfernt wurde. Die Source 1510 kann auch unter Verwendung von SiGe gebildet werden, während das Gate 1540 Poly-SiGe sein kann.
  • Eine Schicht aus Si1-xGex 1534 wird von gleichem Ausmaß entlang der Seitenwand eines Silizium-Trenches aufgewachsen. Da die Gitterkonstante von Si1-xGex größer ist als die von Silizium, wird die Si1-xGex-Schicht abhängig von dem Germaniummolenbruch unter biaxialer Druckspannung in [100]/[010]-Richtungen stehen. Eine planare verspannte Si1-xGex-Schicht weist eine erhöhte Löcherbeweglichkeit im Vergleich mit der von Bulk-Silizium unter biaxialen Druck- oder Zugspannungen auf. Diese erhöhte Beweglichkeit führt zu einem verminderten spezifischen Widerstand in der SiGe-Schicht 1534.
  • 16 zeigt die Löcherbeweglichkeit, die von zwei unterschiedlichen Si1-xGex-Filmen gemessen wird, die auf einem entspannten Si1-xGex Virtual Substrate aufgewachsen sind. Die Kurve der universellen Beweglichkeit des Bulk-Siliziums 1630 ist als Vergleichsbasis mit eingeschlossen. Die Löcherbeweglichkeit in der Si1-xGex-Kanalschicht ist aufgrund der Valenzbandaufteilung und Formänderung des Valenzbandes stark erweitert. Diese Erweiterung hängt auch von der Germaniumkonzentration relativ zu der in dem Si1-xGex Virtual Substrate ab; was ein mit Spannung in Beziehung stehendes Phänomen anzeigt. Es ist die verbesserte Löcherbeweglichkeit mit 20 at-% Ge 1640 und 84 at-% Ge 1650 gezeigt.
  • 17 veranschaulicht eine Änderung der Beweglichkeit als eine Funktion der Germaniumkonzentration in einem Kanalbereich. Beispielsweise kann eine Beweglichkeitserweiterung von einem Faktor Zwei in einem Si1-xGex-Film mit einer Germaniumkonzentration von 50 at-% beobachtet werden. Somit besitzt die Vorrichtung unter Verwendung von Si50Ge50 als Kanal einen spezifischen Kanalwiderstand von nur der Hälfte von dem der gleichen Vorrichtung unter Verwendung von Bulk-Silizium. Diese Beweglichkeitserweiterung verbessert auch die Subschwellenwert-Kennlinie signifikant, was für Niederspannungsanwendungen wichtig ist.
  • 18 veranschaulicht eine Valenzbandverschiebung für einen p-Kanal-Leistungs-MOSFET mit Trench-Gate, der einen SiGe-Kanalbereich gemäß einer Ausführungsform der vorliegenden Erfindung aufweist. Diese Verschiebung ist gleich: ΔEv ≅ 0,65x – 0,22x2 wobei x der Germaniumgehalt in dem Film ist. Diese Verschiebung hilft, die Löcher in dem verspannten Si1-xGex-Kanal zu beschränken. Der parasitäre Kanalwiderstand von der Siliziumdeckschicht ist dann minimiert.
  • Die 19A–19C veranschaulichen ein Verfahren zum Herstellen eines p-Kanal-Leistungs-MOSFETs mit Trench-Gate, der einen SiGe-Kanalbereich gemäß einer Ausführungsform der vorliegenden Erfindung aufweist. In 19A wird eine Siliziumepitaxieschicht 1930 auf einem Siliziumsubstrat 1960 abgeschieden oder aufgewachsen. Anschließend wird ein Trench gebildet. An irgendeinem Punkt wird eine Wanne 1920 implantiert oder als Teil der Epi-Schicht 1930 aufgewachsen.
  • In 19B wird eine epitaktische Si1-xGex-Schicht 1934 entlang der Seitenwand des Trenches abgeschieden, aufgewachsen oder implantiert. Die Dicke der Si1-xGex-Schicht liegt abhängig von der Germaniumkonzentration in einem Bereich von 1 nm bis 100 nm. In einer Ausführungsform liegt die Germaniumkonzentration in einem Bereich von 10 at-% bis 80 at-%. In anderen Ausführungsformen kann die Germaniumkonzentration unterschiedlich sein, beispielsweise kann sie kleiner als 10 Prozent bezogen auf den Molenbruch oder größer als 80 Prozent bezogen auf den Molenbruch sein. In anderen Ausführungsformen kann der Bereich der Germaniumkonzentration kleiner sein.
  • In 19C wird eine Siliziumdeckschicht 1932 als eine Epitaxieschicht auf die Oberseite der Si1-xGex-Schicht 1934 aufgewachsen. In einer Ausführungsform liegt die Dicke der Siliziumdeckschicht 640 in einem Bereich von 1 nm bis 10 nm, obwohl sie in anderen Ausführungsformen dünner oder dicker als dieser Bereich sein kann. Alternativ kann die Siliziumschicht 1932 verbleiben, nachdem die SiGe-Schicht 1934 durch diese hindurch implantiert worden ist.
  • 20 ist ein Flussdiagramm eines Verfahrens zum Herstellen eines p-Kanal-Leistungs-MOSFETs mit Trench-Gate, der einen SiGe-Kanalbereich gemäß einer Ausführungsform der vorliegenden Erfindung aufweist. In dieser Ausführungsform wird eine SiGe-Schicht in dem Kanalbereich einer Leistungs-MOSFET-Vorrichtung mit Trench-Gate aufgewachsen.
  • Genauer wird in Vorgang 2010 eine Epitaxieschicht gebildet. In Vorgang 2020 wird eine Wannenschicht gebildet. Dann wird in Vorgang 2030 in die Epi-Schicht ein Trench geätzt. In Vorgang 2040 wird eine SiGe-Schicht aufgewachsen, und in Vorgang 2050 wird eine Siliziumdecke aufgewachsen. In den Vorgänge 2060 und 2070 werden Gate- und Source-Bereiche gebildet und kontaktiert.
  • Fachleute auf dem Gebiet werden feststellen, dass diese und andere eingeschlossene Flussdiagramme stark vereinfacht sind und nur einige wenige fundamentale Vorgänge in dem Herstellungsprozess veranschaulichen. Abweichungen der Prozesse, die durch Einarbeitung einer Ausführungsform der vorliegenden Erfindung verbessert werden können, sind unzählig und für ein Verständnis der vorliegenden Erfindung nicht erforderlich.
  • Es ist beispielsweise zu verstehen, dass die Dotierungspolaritäten der gezeigten und beschriebenen Strukturen umgekehrt werden könnten, und/oder dass die Dotierungskonzentrationen der verschiedenen Elemente verändert werden könnten, ohne von der Erfindung abzuweichen. Als ein anderes Beispiel ist die vorliegende Erfindung im Kontext mit einer Ausführungsform eines vertikalen MOSFET gezeigt und beschrieben worden, aber verschiedene Ausführungsformen der vorliegenden Erfindung können ähnlich in anderen Strukturen mit Trench-Gate implementiert werden, wie etwa in IGBT mit Trench-Gate, MOSFET mit lateralem Trench-Gate, sowie MOSFET und IGBT mit vertikalem und lateralem planarem Gate. Ebenso können die verschiedenen Transistorausführungsformen unter Verwendung allgemein bekannter offenzelliger oder geschlossenzelliger Ausgestaltungen ausgelegt werden.

Claims (15)

  1. Transistor mit MOS-Gate (1540), umfassend: einen Body-Bereich (1520), welcher an einen Trench angrenzt; einen Source-Bereich (1510), welcher an den Trench angrenzt und einen ersten pn-Übergang mit dem Body-Bereich (1520) festlegt; einen Drain-Bereich (1530), der an den Trench angrenzt und einen zweiten pn-Übergang mit dem Body-Bereich (1520) festlegt; eine Schicht von leitfähigem Material (1534), welche vertikal entlang einer Seitenwand des Trench angebracht ist und welche an zumindest einen Teil des Body-Bereichs (1520) angrenzt, wobei die Schicht (1534) eine niedrigere Energielücke als der Drain-Bereich (1530) aufweist und wobei sich die Schicht (1534) auch durch den Source-Bereich (1510) erstreckt; einen Kanalbereich, welcher zumindest einen Teil der Schicht (1534) beinhaltet; und ein Gate (1540), das im Trench zwischen dem Source-Bereich (1510) und dem Drain-Bereich (1530) angebracht ist, wobei der Kanalbereich gegen das Gate (1540) durch ein Gate-Dielektrikum (1570) isoliert ist, und wobei der Kanalbereich ferner eine Siliziumdeckschicht (1532) beinhaltet, welche zwischen der Schicht (1534) und dem Gate-Dielektrikum (1570) angebracht ist.
  2. Transistor mit MOS-Gate (1540) nach Anspruch 1, wobei die Schicht (1534) eine Silizium-Germanium-Schicht beinhaltet.
  3. Transistor mit MOS-Gate (1540) nach Anspruch 1, wobei der Kanalbereich eine Schicht (1534) aus Si1-xGex beinhaltet, wobei 0,1 < x < 0,8.
  4. Transistor mit MOS-Gate (1540) nach Anspruch 2, wobei die Silizium-Germanium-Schicht (1534) etwa zwischen 10 und 80 Prozent Germanium bezogen auf den Molenbruchbeinhaltet.
  5. MOS Transistor, umfassend: einen Trench; einen Source-Bereich (1510), welcher an den Trench angrenzt und einen ersten pn-Übergang mit einem Body-Bereich (1520) festlegt; einen Drain-Bereich (1530), welcher an den Trench angrenzt und einen zweiten pn-Übergang mit dem Body-Bereich (1520) festlegt; ein Gate (1540), das im Trench zwischen dem Source-Bereich (1510) und dem Drain-Bereich (1530) angebracht ist; und eine Silizium-Germanium-Schicht (1534), welche entlang einer Seitenwand des Trench angebracht ist und welche zumindest an einen Teil des Body-Bereichs (1520) angrenzt, wobei sich die Silizium-Germanium-Schicht (1534) auch durch den Source-Bereich (1510) erstreckt, und wobei zumindest ein Teil der Silizium-Germanium-Schicht (1532) einen Kanalbereich des MOS Transistors festlegt, wobei der Kanalbereich gegen das Gate (1540) durch ein Gate-Dielektrikum (1570) isoliert ist, und wobei der Kanalbereich ferner eine Siliziumdeckschicht (1532) beinhaltet, welche zwischen der Silizium-Germanium-Schicht (1534) und dem Gate-Dielektrikum (1570) angebracht ist.
  6. Transistor nach Anspruch 5, wobei der Kanalbereich eine Schicht (1534) aus Si1-xGex beinhaltet, wobei 0,1 < x < 0,8.
  7. Transistor nach Anspruch 5, wobei die Silizium-Germanium-Schicht (1534) etwa zwischen 10 und 80 Prozent Germanium bezogen auf den Molenbruch beinhaltet.
  8. Transistor nach Anspruch 5, wobei der Body-Bereich (1520) einen Silizium-Bereich beinhaltet.
  9. Transistor, umfassend: einen Trench; einen Source-Bereich (1510), welcher an den Trench angrenzt und einen ersten pn-Übergang mit einem Body-Bereich (1520) festlegt; einen Drain-Bereich (1530), der an den Trench angrenzt und einen zweiten pn-Übergang mit dem Body-Bereich (1520) festlegt; eine Silizium-Germanium-Schicht (1534), welche entlang einer Seitenwand des Trench angebracht ist und welche sich auch durch den Source-Bereich (1510) erstreckt; einen Kanalbereich, welcher entlang einer Seitenwand des Trench angebracht ist und welcher an den Body-Bereich (1520) angrenzt, wobei der Kanalbereich einen Teil der Silizium-Germanium-Schicht (1534) beinhaltet; ein Gate (1540), das im Trench zwischen dem Source-Bereich (1510) und dem Drain-Bereich (1530) angebracht ist; ein Gate-Dielektrikum (1570), welches zwischen dem Gate (1540) und dem Kanalbereich angebracht ist; und eine Siliziumdeckschicht (1532), welche zwischen der Silizium-Germanium-Schicht (1534) und dem Gate-Dielektrikum (1570) angebracht ist.
  10. Transistor nach Anspruch 9, wobei der Body-Bereich (1520) einen Silizium-Bereich beinhaltet.
  11. Transistor nach Anspruch 9, wobei der Kanalbereich eine Schicht (1534) aus Si1-xGex beinhaltet, wobei 0,1 < x < 0,8.
  12. Transistor nach Anspruch 9, wobei die Silizium-Germanium-Schicht (1534) etwa zwischen 10 und 80 Prozent Germanium bezogen auf den Molenbruch beinhaltet.
  13. Transistor, umfassend: einen Body-Bereich (1520), welcher an einen Trench angrenzt; einen Source-Bereich (1510), welcher an den Trench angrenzt und einen ersten pn-Übergang mit den Body-Bereich (1520) festlegt; einen Drain-Bereich (1530), der an den Trench angrenzt und einen zweiten pn-Übergang mit dem Body-Bereich (1520) festlegt; eine Schicht (1534) von leitfähigem Material, welche entlang einer Seitenwand des Trench angebracht ist und welche an zumindest einen Teil des Drain-Bereichs (1530) angrenzt, wobei die Schicht (1534) eine niedrigere Energielücke als der Body-Bereich (1520) aufweist und wobei sich die Schicht durch zumindest einen Teil eines Bodens des Trench erstreckt; einen Kanalbereich, welcher zumindest einen Teil der Schicht (1534) beinhaltet; und ein Gate (1540), das im Trench zwischen dem Source-Bereich (1510) und dem Drain-Bereich (1530) angebracht ist, wobei der Kanalbereich gegen das Gate (1540) durch ein Gate-Dielektrikum (1570) isoliert ist, und wobei der Kanalbereich ferner eine Siliziumdeckschicht (1532) beinhaltet, welche zwischen der Schicht (1534) und dem Gate-Dielektrikum (1570) angebracht ist.
  14. Transistor nach Anspruch 13, wobei der Body-Bereich (1520) einen Silizium-Bereich umfasst.
  15. Transistor nach Anspruch 13, wobei die Schicht (1534) eine Silizium-Germanium-Schicht beinhaltet.
DE112005002418.0T 2004-10-07 2005-10-07 Leistungstransistoren mit MOS-Gate und konstruierter Bandlücke Expired - Fee Related DE112005002418B4 (de)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
US61746304P 2004-10-07 2004-10-07
US61746404P 2004-10-07 2004-10-07
US61716704P 2004-10-07 2004-10-07
US61716804P 2004-10-07 2004-10-07
US60/617,464 2004-10-07
US60/617,168 2004-10-07
US60/617,167 2004-10-07
US60/617,463 2004-10-07
PCT/US2005/036036 WO2006042040A2 (en) 2004-10-07 2005-10-07 Bandgap engineered mos-gated power transistors

Publications (2)

Publication Number Publication Date
DE112005002418T5 DE112005002418T5 (de) 2007-09-06
DE112005002418B4 true DE112005002418B4 (de) 2017-01-05

Family

ID=36148917

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005002418.0T Expired - Fee Related DE112005002418B4 (de) 2004-10-07 2005-10-07 Leistungstransistoren mit MOS-Gate und konstruierter Bandlücke

Country Status (6)

Country Link
US (2) US7755137B2 (de)
JP (1) JP2008516454A (de)
CN (2) CN101036235B (de)
DE (1) DE112005002418B4 (de)
TW (1) TWI431771B (de)
WO (1) WO2006042040A2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504691B2 (en) 2004-10-07 2009-03-17 Fairchild Semiconductor Corporation Power trench MOSFETs having SiGe/Si channel structure
DE112005002418B4 (de) * 2004-10-07 2017-01-05 Fairchild Semiconductor Corporation Leistungstransistoren mit MOS-Gate und konstruierter Bandlücke
JP2006344759A (ja) * 2005-06-08 2006-12-21 Sharp Corp トレンチ型ｍｏｓｆｅｔ及びその製造方法
US7564096B2 (en) 2007-02-09 2009-07-21 Fairchild Semiconductor Corporation Scalable power field effect transistor with improved heavy body structure and method of manufacture
US7808040B2 (en) * 2007-04-26 2010-10-05 Infineon Technologies Ag Semiconductor device and a method for manufacturing a semiconductor device
US8039892B2 (en) * 2007-04-26 2011-10-18 Infineon Technologies Ag Semiconductor device and a method for manufacturing a semiconductor device
JP2009088440A (ja) * 2007-10-03 2009-04-23 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
US7825465B2 (en) 2007-12-13 2010-11-02 Fairchild Semiconductor Corporation Structure and method for forming field effect transistor with low resistance channel region
US8098536B2 (en) 2008-01-24 2012-01-17 International Business Machines Corporation Self-repair integrated circuit and repair method
US7859051B2 (en) 2008-08-19 2010-12-28 Infineon Technologies Austria Ag Semiconductor device with a reduced band gap and process
US8587059B2 (en) 2011-04-22 2013-11-19 Infineon Technologies Austria Ag Transistor arrangement with a MOSFET
CN102760752B (zh) * 2011-04-29 2015-07-22 比亚迪股份有限公司 一种半导体功率器件
US8816429B2 (en) 2011-07-07 2014-08-26 Fairchild Semiconductor Corporation Charge balance semiconductor devices with increased mobility structures
CN102323529B (zh) * 2011-08-08 2016-04-20 上海华虹宏力半导体制造有限公司 Mos晶体管的寄生双极型晶体管的特性表征方法
KR101994728B1 (ko) 2013-12-27 2019-07-01 삼성전기주식회사 전력 반도체 소자
US9673221B2 (en) 2015-03-03 2017-06-06 International Business Machines Corporation Semiconductor device with low band-to-band tunneling
DE102015213630B4 (de) 2015-07-20 2018-10-25 Infineon Technologies Ag Halbleitervorrichtung, welche eine Zone mit einer verkleinerten Bandlücke aufweist
JP7178950B2 (ja) * 2019-04-18 2022-11-28 三菱電機株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451800A (en) * 1992-12-02 1995-09-19 International Business Machines Corporation Metal oxide semiconductor heterojunction field effect transistor (MOSHFET)
US6255692B1 (en) * 1998-08-14 2001-07-03 U.S. Philips Corporation Trench-gate semiconductor device
US6709912B1 (en) * 2002-10-08 2004-03-23 Chartered Semiconductor Manufacturing Ltd. Dual Si-Ge polysilicon gate with different Ge concentrations for CMOS device optimization
DE102004039981A1 (de) * 2003-08-13 2005-11-10 International Rectifier Corp., El Segundo MOS-Gatterverknüpfte Vorrichtung vom Grabentyp mit einer verspannten Schicht an der Grabenseitenwand

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5317218A (en) * 1991-01-04 1994-05-31 United Microelectronics Corp. Current sense circuit with fast response
JPH05267678A (ja) * 1992-03-17 1993-10-15 Rohm Co Ltd 半導体装置およびその製造方法
JP3211529B2 (ja) * 1993-12-27 2001-09-25 日産自動車株式会社 縦型ｍｉｓトランジスタ
US5534713A (en) 1994-05-20 1996-07-09 International Business Machines Corporation Complementary metal-oxide semiconductor transistor logic using strained SI/SIGE heterostructure layers
US6008520A (en) * 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
KR100199997B1 (ko) 1995-09-06 1999-07-01 오카메 히로무 탄화규소 반도체장치
JP3493860B2 (ja) * 1995-12-26 2004-02-03 松下電器産業株式会社 縦型電界効果トランジスタ
US5714777A (en) * 1997-02-19 1998-02-03 International Business Machines Corporation Si/SiGe vertical junction field effect transistor
US6200866B1 (en) 1998-02-23 2001-03-13 Sharp Laboratories Of America, Inc. Use of silicon germanium and other alloys as the replacement gate for the fabrication of MOSFET
JP2000077658A (ja) * 1998-08-28 2000-03-14 Toshiba Corp 半導体装置の製造方法
US6350993B1 (en) 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6373122B1 (en) * 1999-04-12 2002-04-16 Tanner Research, Inc. Method of fabricating various-sized passivated integrated circuit chips from a borderless gate array
US6274905B1 (en) * 1999-06-30 2001-08-14 Fairchild Semiconductor Corporation Trench structure substantially filled with high-conductivity material
US6373112B1 (en) 1999-12-02 2002-04-16 Intel Corporation Polysilicon-germanium MOSFET gate electrodes
DE10023115A1 (de) 2000-05-11 2001-11-29 Infineon Technologies Ag Halbleiter-Leistungsbauelement mit reduziertem parasitärem Bipolartransistor
FR2823009B1 (fr) * 2001-04-02 2004-07-09 St Microelectronics Sa Procede de fabrication d'un transistor vertical a grille isolee a faible recouvrement de la grille sur la source et sur le drain, et circuit integre comportant un tel transistor
WO2002084744A1 (fr) * 2001-04-12 2002-10-24 Matsushita Electric Industrial Co., Ltd. Dispositif semi-conducteur et son procede de fabrication
TW541699B (en) * 2001-04-18 2003-07-11 Matsushita Electric Ind Co Ltd Semiconductor device
US6765247B2 (en) 2001-10-12 2004-07-20 Intersil Americas, Inc. Integrated circuit with a MOS structure having reduced parasitic bipolar transistor action
JP4097417B2 (ja) 2001-10-26 2008-06-11 株式会社ルネサステクノロジ 半導体装置
US6621131B2 (en) 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
GB0129066D0 (en) 2001-12-05 2002-01-23 Koninkl Philips Electronics Nv Rectifying diode
ITVA20020005A1 (it) 2002-01-25 2003-07-25 St Microelectronics Srl Flusso di processo per la realizzazione di un transitore mos di potenza a trench di gate con canale di dimensioni scalate
US6620664B2 (en) 2002-02-07 2003-09-16 Sharp Laboratories Of America, Inc. Silicon-germanium MOSFET with deposited gate dielectric and metal gate electrode and method for making the same
US6900521B2 (en) * 2002-06-10 2005-05-31 Micron Technology, Inc. Vertical transistors and output prediction logic circuits containing same
JP3954928B2 (ja) * 2002-08-20 2007-08-08 本田技研工業株式会社 車両の動力伝達装置
US6943407B2 (en) 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
DE112005002418B4 (de) 2004-10-07 2017-01-05 Fairchild Semiconductor Corporation Leistungstransistoren mit MOS-Gate und konstruierter Bandlücke
US7504691B2 (en) 2004-10-07 2009-03-17 Fairchild Semiconductor Corporation Power trench MOSFETs having SiGe/Si channel structure
DE102005046711B4 (de) 2005-09-29 2007-12-27 Infineon Technologies Austria Ag Verfahren zur Herstellung eines vertikalen MOS-Halbleiterbauelementes mit dünner Dielektrikumsschicht und tiefreichenden vertikalen Abschnitten
US7825465B2 (en) * 2007-12-13 2010-11-02 Fairchild Semiconductor Corporation Structure and method for forming field effect transistor with low resistance channel region

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451800A (en) * 1992-12-02 1995-09-19 International Business Machines Corporation Metal oxide semiconductor heterojunction field effect transistor (MOSHFET)
US6255692B1 (en) * 1998-08-14 2001-07-03 U.S. Philips Corporation Trench-gate semiconductor device
US6709912B1 (en) * 2002-10-08 2004-03-23 Chartered Semiconductor Manufacturing Ltd. Dual Si-Ge polysilicon gate with different Ge concentrations for CMOS device optimization
DE102004039981A1 (de) * 2003-08-13 2005-11-10 International Rectifier Corp., El Segundo MOS-Gatterverknüpfte Vorrichtung vom Grabentyp mit einer verspannten Schicht an der Grabenseitenwand

Also Published As

Publication number Publication date
WO2006042040A2 (en) 2006-04-20
US20060118863A1 (en) 2006-06-08
WO2006042040A3 (en) 2007-02-22
JP2008516454A (ja) 2008-05-15
US20100244127A1 (en) 2010-09-30
DE112005002418T5 (de) 2007-09-06
TWI431771B (zh) 2014-03-21
TW200620667A (en) 2006-06-16
CN101036235A (zh) 2007-09-12
CN101036235B (zh) 2012-07-04
CN102709323A (zh) 2012-10-03
US7755137B2 (en) 2010-07-13

Similar Documents

Publication Publication Date Title
DE112005002418B4 (de) Leistungstransistoren mit MOS-Gate und konstruierter Bandlücke
DE112007002028T5 (de) Trench-Leistungs-Mosfets mit SiGe/Si-Kanalaufbau
DE69938562T3 (de) Leistungshalbleiterbauelemente mit verbesserten Hochfrequenzschaltung- und Durchbruch-Eigenschaften
DE69821105T2 (de) Bipolar mos-leistungstransistor ohne latch-up
DE19649686B4 (de) Struktur und Herstellungsverfahren eines Hochspannungs-Metalloxid-Silizium-Feldeffekttransistors (MOSFET)
DE102009042391B4 (de) Halbleitervorrichtung
DE60319899T2 (de) Doppeldiffundierter MOSFET
DE112009002330T5 (de) Leistungs-Mosfet mit einem verspannten Kanal in einer Halbleiter-Heterostruktur auf Metallsubstrat
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102019214213A1 (de) Halbleitervorrichtung
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE102019004795A1 (de) Kurzschlussleistung für siliciumcarbid-halbleitervorrichtung
DE4112905A1 (de) Leitfaehigkeitsmodulations-mosfet und verfahren zu seiner herstellung
DE4041050C2 (de) Integrierter Schaltkreis und Verfahren zur Bildung eines Halbleiterbauelements
DE3689931T2 (de) Schnell schaltende laterale Transistoren mit isoliertem Gate.
DE69028161T2 (de) Halbleiteranordnung mit isoliertem Gate
DE102005047054B4 (de) Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors
DE4026121B4 (de) Leitfähigkeitsmodulations-MOSFET
DE3834223A1 (de) Fuer den tieftemperaturbetrieb geeigneter homouebergangs-bipolartransistor mit hoher basiskonzentration
DE102014118664B4 (de) Leistungshalbleitervorrichtung mit verbesserter Stabilität und Verfahren zur Herstellung derselben
DE19521751A1 (de) MOS-gesteuerter Thyristor
DE69937665T2 (de) Halbleiterbauelement mit isoliertem Gate und dessen Betriebsverfahren
DE102020202635A1 (de) Halbleitervorrichtung
DE102006058228B4 (de) Halbleitervorrichtung
DE19943390A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20121004

R082 Change of representative

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE, EUROPEA, DE

Representative=s name: MUELLER-BORE & PARTNER PATENTANWAELTE PARTG MB, DE

R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029760000

Ipc: H01L0029780000

R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee