DE102005047054B4 - Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors - Google Patents

Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors Download PDF

Info

Publication number
DE102005047054B4
DE102005047054B4 DE102005047054A DE102005047054A DE102005047054B4 DE 102005047054 B4 DE102005047054 B4 DE 102005047054B4 DE 102005047054 A DE102005047054 A DE 102005047054A DE 102005047054 A DE102005047054 A DE 102005047054A DE 102005047054 B4 DE102005047054 B4 DE 102005047054B4
Authority
DE
Germany
Prior art keywords
zone
semiconductor layer
semiconductor
sections
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005047054A
Other languages
English (en)
Other versions
DE102005047054A1 (de
Inventor
Michael Dr. Rüb
Michael Dr. Treu
Johannes Dr. Baumgartl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Priority to DE102005047054A priority Critical patent/DE102005047054B4/de
Publication of DE102005047054A1 publication Critical patent/DE102005047054A1/de
Application granted granted Critical
Publication of DE102005047054B4 publication Critical patent/DE102005047054B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Abstract

Leistungs-MOS-Transistor, der aufweist:
– einen Halbleiterkörper (100) mit einer Driftzone (11) eines ersten Leitungstyps, einer Source-Zone (14) des ersten Leitungstyps und einer zwischen der Source-Zone (14) und der Driftzone (11) angeordnete Body-Zone (13) eines zweiten, zu dem ersten Leitungstyp komplementären Leitungstyps,
– eine Gate-Elektrode (23), die benachbart zu der Body-Zone (13) angeordnet und dielektrisch gegenüber der Body-Zone (13), der Source-Zone (14) und der Driftzone (11) isoliert ist,
– der Halbleiterkörper (100) eine erste Halbleiterschicht (110) aus Siliziumcarbid (SiC) und eine zweite Halbleiterschicht (120) aus einem Halbleitermaterial mit einem anderen Bandabstand als Siliziumcarbid aufweist, und
– dass die Body-Zone (13) und die Source-Zone (14) wenigstens abschnittsweise in der zweiten Halbleiterschicht (120) angeordnet sind und die Driftzone (11) wenigstens abschnittsweise in der ersten Halbleiterschicht (110) angeordnet ist,
wobei
die zweite Halbleiterschicht (120) inselartig aufgebaut ist und mehrere jeweils in lateraler Richtung beabstandet zueinander angeordnete Schichtabschnitte...

Description

  • Die vorliegende Erfindung betrifft einen Leistungs-MOS-Transistor und ein Verfahren zur Herstellung eines Leistungs-MOS-Transistor.
  • Leistungs-MOS-Transistoren, d. h. Leistungs-MOSFET und Leistungs-IGBT, weisen in bekannter Weise eine Driftzone auf, die zwischen einer Drain-Zone und einer Body-Zone angeordnet ist und die schwächer als die Drain-Zone dotiert ist. Die Dotierungskonzentration und die Abmessungen dieser Driftzone bestimmen dabei maßgeblich den Einschaltwiderstand und die Spannungsfestigkeit des Bauelements.
  • Eines der wesentlichen Ziele bei der Herstellung von Leistungstransistoren besteht darin, einen möglichst geringen Einschaltwiderstand bei einer möglichst hohen Spannungsfestigkeit zu erreichen. Ein Halbleitermaterial, das aufgrund seines hohen Bandabstandes besonders geeignet für die Herstellung von Bauelementen mit einer hohen Sperrspannung ist, ist Siliziumcarbid (SiC).
  • Die Verwendung von SiC zur Realisierung von Halbleiterbauelementen ist grundsätzlich bekannt. In der US 2004 0 007 715 A1 ist beispielsweise eine integrierte Schaltung mit lateralen MOSFETs beschrieben, die jeweils eine schichtartig aufgebaute Kanalzone aus SiC aufweisen. Die SiC-Kanalzonen sind hierbei oberhalb eines Siliziumsubstrats angeordnet, wobei eine Pufferschicht aus Silizium-Germanium (SiGe) zwischen dem Substrat und der Kanalzone angeordnet ist. Gate-Elektroden der MOSFET sind oberhalb der Kanalzonen angeordnet und durch ein Gate-Dielektrikum aus Siliziumoxid (SiO2) gegenüber den Kanalzonen isoliert.
  • Die JP 2003249652 A (Patent Abstracts of Japan) beschreibt einen vertikalen selbstleitenden Transistor, der als Kombination aus einem MOSFET und einem Sperrschicht-FET realisiert ist. Dieses Bauelement weist einen ersten Graben mit einer darin angeordneten Gate-Elektrode, die gegenüber einer SiC-Driftzone durch ein Dielektrikum isoliert ist, und einen in lateraler Richtung beabstandet zu dem ersten Graben angeordneten zweiten Graben auf. Dieser zweite Graben ist mit einem Halbleitermaterial aufgefüllt, das einen anderen Bandabstand als SiC besitzt und das mit den Bauelementbereichen aus SiC, die den zweiten Graben umgeben, einen heterogenen Halbleiterübergang (Heterojunction) bildet.
  • Aus P. H. Yih et al.: "SiC/Si Heterojunction Diodes Fabricated by Self-Selective and by Blanket Rapid Thermal Chemical Vapor Deposition", IEEE Transactions an Electron Devices, Vol. 41, No. 3, March 1994, ist eine Diode bekannt, bei der eine der beiden Bauelementzonen, die den pn-Übergang der Diode bilden, aus Silizium (Si) und die andere der beiden Bauelementzonen aus SiC besteht. Die Herstellung dieser Diode erfolgt dadurch, dass SiC abschnittsweise auf eine Halbleiterschicht aus Si abgeschieden wird.
  • Problematisch bei der Verwendung von SiC als Halbleitermaterial für die Realisierung eines Leistungs-MOSFET ist die niedrige Kanalbeweglichkeit, also die geringe Beweglichkeit der Ladungsträger in der Inversionszone, die sich bei leitend angesteuertem Bauelement in der Body-Zone gesteuert durch die Gate-Elektrode ausbildet. Diese niedrige Ladungsträgerbeweglichkeit eines SiC-Kanals führt dazu, dass der Widerstand dieses Kanals bis zu 50% des Gesamtwiderstandes des Bauelements ausmachen kann.
  • Die DE 196 41 839 A1 beschreibt einen vertikalen MOSFET, der in einem Halbleiterkörper mit einem Siliziumsubstrat, einer auf das Substrat aufgebrachten Siliziumcarbidschicht und einer auf die Siliziumcarbidschicht aufgebrachten Silizium schicht realisiert ist. Die Body- und Sourcezonen dieses MOS-FET sind hierbei in der Siliziumschicht angeordnet.
  • Die DE 101 30 158 A1 beschreibt ein als MOSFET realisiertes Kompensationsbauelement mit einer Driftzone, in der benachbart zueinander komplementär zueinander dotierte Halbleiterzonen angeordnet sind.
  • Aufgabe der vorliegenden Erfindung ist es, einen Leistungs-MOS-Transistor auf Basis von SiC zur Verfügung zu stellen, der einen geringen Kanalwiderstand besitzt und ein Verfahren zur Herstellung eines solchen Leistungs-MOS-Transistors zur Verfügung zu stellen.
  • Diese Aufgabe wird durch einen Leistungs-MOS-Transistor nach Anspruch 1 und durch ein Verfahren zur Herstellung eines Leistungs-MOS-Transistors nach Anspruch 6 gelöst.
  • Der erfindungsgemäße Leistungs-MOS-Transistor weist einen Halbleiterkörper mit einer Driftzone eines ersten Leitungstyps, eine Source-Zone des ersten Leitungstyps und einer zwischen der Source-Zone und der Driftzone angeordneten Body-Zone eines zweiten, zu dem ersten Leitungstyp komplementären Leitungstyps auf. Eine Gate-Elektrode ist benachbart zu der Body-Zone angeordnet und dielektrisch gegenüber der Body-Zone, der Source-Zone und der Driftzone isoliert.
  • Erfindungsgemäß ist vorgesehen, dass der Halbleiterkörper eine erste Halbleiterschicht aus Siliziumcarbid (SiC) und eine zweite Halbleiterschicht aus einem Halbleitermaterial mit einem anderen Bandabstand als SiC, vorzugsweise aus Silizium, aufweist. Außerdem ist vorgesehen, dass die Body-Zone und die Source-Zone wenigstens abschnittsweise, d. h. teilweise oder vollständig, in der zweiten Halbleiterschicht angeordnet sind und dass die Driftzone wenigstens abschnittsweise in der ersten Halbleiterschicht, d. h. teilweise oder vollständig, in der ersten Halbleiterschicht angeordnet ist.
  • Der Abschnitt der Body-Zone, in dem sich bei geeigneter Ansteuerung der Gate-Elektrode ein Inversionskanal ausbildet, und der nachfolgend als Kanalzone bezeichnet wird, ist bei dem erfindungsgemäßen Leistungs-MOS-Transistor in der zweiten Halbleiterschicht angeordnet, die vorzugsweise aus Silizium besteht. Die Kanalbeweglichkeit, also die Beweglichkeit der Ladungsträger in der Kanalzone ist bei Silizium deutlich höher als bei Siliziumcarbid, so dass bei dem erfindungsgemäßen Leistungs-MOS-Transistor der Kanalwiderstand gegenüber einem Leistungstransistor mit einer Kanalzone aus SiC deutlich re duziert ist. Der erfindungsgemäße Leistungstransistor besitzt die Kanalbeweglichkeit eines Siliziumtransistors, aufgrund der Realisierung der Driftzone in SiC jedoch die Spannungsfestigkeit eines SiC-Transistors, so dass in vorteilhafter Weise die günstigen Kanaleigenschaften eines Siliziumtransistors mit den günstigen Spannungsfestigkeitseigenschaften eines SiC-Transistors kombiniert sind.
  • Vorteilhafter Weise ist der pn-Übergang zwischen der Body-Zone und der Driftzone, ausgehend von dem sich bei sperrend angesteuertem Bauelement eine Raumladungszone ausbildet, sowohl abschnittsweise in der ersten Halbleiterschicht aus SiC als auch der zweiten Halbleiterschicht aus Silizium realisiert. Dies wird dadurch erreicht, dass die Body-Zone und die Driftzone jeweils abschnittsweise in der ersten und der zweiten Halbleiterschicht angeordnet sind.
  • Bei einer Ausführungsform der Erfindung ist vorgesehen, dass die zweite Halbleiterschicht mehrere jeweils in lateraler Richtung beabstandet zueinander angeordnete Schichtabschnitte aufweist, in denen jeweils ein Abschnitt der Body-Zone und ein Abschnitt der Source-Zone angeordnet ist, und benachbart zu denen jeweils ein Abschnitt der Gate-Elektrode angeordnet ist. Die Realisierung der zweiten Halbleiterschicht in mehreren, beabstandet zueinander angeordneten Schichtabschnitten ist vorteilhaft im Hinblick auf eine Minimierung von Kristalldefekten im Bereich der Grenzfläche zwischen der ersten und der zweiten Halbleiterschicht. Aufgrund der unterschiedlichen "Gitterweite" von Silizium und SiC kommt es bei der Abscheidung von Silizium auf SiC zu Gitterdefekten im Bereich der Grenzfläche, sogenannten Grenzflächendefekten. Die Häufigkeit solcher Grenzflächendefekte ist dabei umso kleiner, je geringer die Abmessungen der auf die erste Halbleiterschicht aus SiC aufgebrachten "Inseln" der zweiten Halbleiterschicht aus Silizium sind. Darüber hinaus sind Zug- und Druckbelastungen auf die erste Halbleiterschicht aus SiC reduziert, wenn die zweite Halbleiterschicht nicht ganzflächig sondern nur inselhaft auf die erste Halbleiterschicht aufgebracht ist.
  • Das erfindungsgemäße Verfahren zur Herstellung eines Leistungs-MOS-Transistors sieht vor, einen Halbleiterkörper aus SiC mit einer ersten und einer zweiten Seite bereitzustellen, und eine mit Dotierstoffatomen eines ersten Leitungstyps dotierte Halbleiterschicht aus einem Halbleitermaterial mit einem anderen Bandabstand als SiC, vorzugsweise aus Silizium, auf eine der Seiten des Halbleiterkörpers abzuscheiden. Die Abscheidung der zweiten Halbleiterschicht erfolgt dabei vorzugsweise inselhaft, d. h. es werden mehrere beabstandet zueinander angeordnete Schichtabschnitte auf die erste Halbleiterschicht abgeschieden.
  • In der zweiten Halbleiterschicht wird anschließend wenigstens ein erster Abschnitt einer Body-Zone eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps hergestellt, und in der Body-Zone wird in der zweiten Halbleiterschicht eine Source-Zone des ersten Leitungstyps hergestellt. Außerdem wird eine benachbart zu der Body-Zone angeordnete und mittels eines Dielektrikums gegenüber der Body-Zone isolierte Gate-Elektrode hergestellt.
  • Diese Gate-Elektrode kann bereits vor Herstellen der Body-Zone und der Source-Zone hergestellt werden, wobei diese Gate-Elektrode dann als Maske für die Herstellung der Body-Zone und der Source-Zone in der zweiten Halbleiterschicht dient, wie dies für die Herstellung von DMOS-Transistoren (DMOS = Double Diffused Metal Oxid Semiconductor) grundsätzlich bekannt ist.
  • Die vorliegende Erfindung wird nachfolgend anhand von Figuren näher erläutert.
  • 1 zeigt in Seitenansicht im Querschnitt ein erstes Ausführungsbeispiel eines Leistungs-MOS-Transistors mit einer abschnittsweise in einer ersten Halbleiterschicht aus SiC realisierten Driftzone und einer abschnittsweise in einer zweiten Halbleiterschicht aus einem anderen Halbleitermaterial als SiC realisierten Body-Zone.
  • 2 zeigt in Seitenansicht im Querschnitt einen erfindungsgemäßen Leistungs-MOS-Transistor, bei dem die zweite Halbleiterschicht mehrere beabstandet zueinander angeordnete Schichtabschnitte aufweist.
  • 3 veranschaulicht ein Verfahren zur Herstellung eines erfindungsgemäßen Leistungs-MOS-Transistor anhand von Querschnitten durch das Bauelement während verschiedener Verfahrensschritte.
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauelementbereiche mit gleicher Bedeutung.
  • 1 zeigt in Seitenansicht einen Querschnitt durch einen erfindungsgemäßen Leistungs-MOS-Transistor gemäß einem ersten Ausführungsbeispiel. Der Transistor ist als vertikaler Transistor realisiert und weist einen Halbleiterkörper 100 auf, in dem eine Driftzone 11, eine Drain-Zone 12, eine Body-Zone 13 sowie eine Source-Zone 14 des Transistors angeordnet sind.
  • Die grundsätzliche Bauelementstruktur des in 1 dargestellten vertikalen Leistungstransistors entspricht der eines DMOS-Transistors. Die Drain-Zone 12 ist hierbei im Bereich einer Rückseite 102 des Halbleiterkörpers 100 angeordnet. Die Driftzone 11 schließt sich in Richtung einer Vorderseite 101 des Halbleiterkörpers 100 an die Drain-Zone 12 an und reicht abschnittsweise bis an die Vorderseite 101. Im Bereich der Vorderseite 101 des Halbleiterkörpers ist eine Zellenstruktur mit einer Anzahl gleichartig aufgebauter Transistorzellen vorhanden. Jede der Transistorzellen weist eine Body-Zone 13 eines zu der Driftzone 11 komplementären Leitungstyps auf, in die jeweils eine Source-Zone 14, die wiederum komplementär zu der Body-Zone 13 dotiert ist, eingebettet ist. Oberhalb der Vorderseite 101 des Halbleiterkörpers ist eine Gate-Elektrode 21 vorhanden, die benachbart zu einem sich bis an die Vorderseite 101 erstreckenden Abschnitt 15 der Body-Zone 13 angeordnet ist und die sich in lateraler Richtung von der Source-Zone 14 bis zu dem an die Vorderseite 101 reichenden Abschnitt der Driftzone 11 erstreckt. Die Source-Zonen 14 der einzelnen Transistorzellen sind durch eine Source-Elektrode 24 kontaktiert, die gleichzeitig diese Source-Zonen 14 der einzelnen Zellen und die jeweiligen Body-Zonen 13 der einzelnen Transistorzellen kurzschließt.
  • Erfindungsgemäß ist vorgesehen, dass der Halbleiterkörper 100 eine erste Halbleiterschicht 110 aus SiC und eine auf die erste Halbleiterschicht 110 aufgebrachte zweite Halbleiterschicht 120 aus einem Halbleitermaterial mit einem anderen Bandabstand als SiC aufweist. Dieses andere Halbleitermaterial ist vorzugsweise Silizium, wovon für die nachfolgende Erläuterung ausgegangen wird.
  • Ein heterogener Übergang (Heterojunction) zwischen der ersten Halbleiterschicht 110 aus SiC und der zweiten Halbleiterschicht 120 aus Silizium ist in 1 mit dem Bezugszeichen 16 bezeichnet.
  • Bei dem erfindungsgemäßen Bauelement ist ein pn-Übergang zwischen der Driftzone 11 und den komplementär dotierten Body-Zonen 13 der einzelnen Transistorzellen abschnittsweise in der ersten Halbleiterschicht 110 und abschnittsweise in der zweiten Halbleiterschicht 120 angeordnet. Dies wird dadurch erreicht, dass die Body-Zonen 13 jeweils einen ersten Abschnitt 131 aufweisen, der in der ersten Halbleiterschicht 110 angeordnet ist, und einen sich an den ersten Abschnitt 131 anschließenden zweiten Abschnitt 132 aufweisen, der in der zweiten Halbleiterschicht 120 angeordnet ist. Die Source- Zone 14 einer Transistorzelle ist dabei vollständig in dem zweiten Abschnitt 132 der Body-Zone und damit vollständig in der zweiten Halbleiterschicht 120 aus Silizium angeordnet.
  • Die Driftzone 11 ist überwiegend in der ersten Halbleiterschicht 110 angeordnet, wobei in 1 der Abschnitt der Driftzone 11, die in der ersten Halbleiterschicht 110 angeordnet ist, mit dem Bezugszeichen 111 bezeichnet sind. Die Driftzone 11 weist zudem Abschnitte 112 auf, die sich an den ersten Abschnitt 111 anschließen und die in der zweiten Halbleiterschicht 120 angeordnet sind. Diese Abschnitte 112 der Driftzone sind jeweils zwischen zwei Body-Zonen 13 angeordnet und erstrecken sich bis an die Vorderseite 101 des Halbleiterkörpers 100. Eine Kanalzone 15, also der Bereich der Body-Zone 13, in dem sich bei Anlegen eines geeigneten Ansteuerpotentials an die Gate-Elektrode ein Inversionskanal ausbildet, befindet sich in der zweiten Halbleiterschicht 120 zwischen der Source-Zone 14 und dem sich bis an die Vorderseite 101 erstreckenden Abschnitt der Driftzone 112.
  • Bei dem erfindungsgemäßen Leistungs-MOS-Transistor sind in vorteilhafter Weise die hohe Kanalbeweglichkeit, und damit der geringe Kanalwiderstand, der sich bei Realisierung des Kanals 15 in Silizium ergibt, und die hohe Spannungsfestigkeit, die sich bei Realisierung der Driftzone 11 in SiC ergibt, kombiniert.
  • Das erfindungsgemäße Konzept, die Driftzone des Bauelements abschnittsweise in SiC und die Kanalzonen des Bauelements in Silizium zu realisieren, ist sowohl auf n-Kanal-Leistungs-MOSFET als auch auf p-Kanal-Leistungs-MOSFET anwendbar. Bekannter Weise sind bei einem n-MOSFET die Drain-Zone 12, die Driftzone 11 und die Source-Zone 14 n-dotiert, während die Body-Zone 13 p-dotiert ist. Bei einem p-MOSFET sind diese Dotierungstypen jeweils vertauscht. Das erfindungsgemäße Konzept ist auch auf Leistungs-IGBT anwendbar. Bei einem Leistungs-IGBT sind die Drain-Zone 12 und die Body-Zone 13 üblicherweise p-dotiert, während die Driftzone 11 und die Source-Zone 14 üblicherweise n-dotiert sind. Optional kann bei einem Leistungs-IGBT zwischen der Driftzone 11 und der Drain-Zone 12 in nicht näher dargestellter Weise eine hochdotierte n-Feldstoppzone vorgesehen werden.
  • Die in der vorangehenden Erläuterung als erste Halbleiterschicht 110 bezeichnete Struktur kann ein SiC-Halbleitersubstrat sein, auf welches die zweite Halbleiterschicht 120 mittels eines Epitaxieverfahrens aufgebracht ist. Geeignete Epitaxieverfahren sind beispielsweise CVD-Verfahren (CVD = Chemical Vapour Deposition) oder MBE-Verfahren (MBE = Molecular Beam Epitaxy). Die Drain-Zone 12 und die ersten Abschnitte 131 der Body-Zone 13 können jeweils durch ein Implantationsverfahren hergestellt werden. Darüber hinaus besteht die Möglichkeit, ein hochdotiertes SiC-Substrat vorzusehen, welches der späteren Drain-Zone 12 entspricht, und auf dieses hochdotierte SiC-Substrat mittels eines Epitaxieverfahrens eine schwächer dotierte Halbleiterschicht aufzubringen, die dem späteren ersten Driftzonenabschnitt 111 entspricht. Die ersten Body-Zonenabschnitte 131 können hierbei mittels Implantationsverfahren in dieser schwächer dotierten Epitaxieschicht hergestellt werden.
  • Optional besteht die Möglichkeit, in dem ersten Driftzonenabschnitt 111 komplementär dotierte Halbleiterzonen 17 vorzusehen, die sich vorzugsweise an die Body-Zone 13 anschließen. Durch Vorsehen dieser komplementär dotierten Halbleiterzonen 17 wird ein Kompensationsbauelement realisiert, bei dem sich im Sperrfall der erste Driftzonenabschnitt 111 und die komplementär dazu dotierten Halbleiterzonen 17 gegenseitig an Ladungsträgern ausräumen, wodurch eine hohe Spannungsfestigkeit des Bauelements im Sperrfall erreicht wird.
  • Die Transistorzellen des in 1 dargestellten vertikalen Leistungstransistors können eine beliebige, von vertikalen Leistungstransistoren bekannte Geometrie aufweisen. So können die Zellen insbesondere als Streifenzellen realisiert sein, wobei in diesem Fall die Body-Zonen 13 in einer senkrecht zu der in 1 dargestellten Zeichenebene verlaufenden Richtung als langgestreckte Streifen ausgebildet sind. Darüber hinaus besteht die Möglichkeit, die Body-Zonen 13 beispielsweise quadratisch oder sechseckförmig auszubilden, um quadratische Transistorzellen oder sechseckförmige Transistorzellen zu erhalten.
  • 2 zeigt eine Abwandlung des in 1 dargestellten vertikalen Leistungs-MOS-Transistors. Gleiche Bauelementzonen sind bei den Bauelementen gemäß der 1 und 2 jeweils mit den gleichen Bezugszeichen bezeichnet.
  • Das Bauelement gemäß 2 unterscheidet sich von dem in 1 dargestellten Bauelement dadurch, dass die zweite Halbleiterschicht 120 inselartig aufgebaut ist und eine Anzahl in lateraler Richtung beabstandet zueinander angeordneter Schichtabschnitte 121 aufweist. Zwischen den einzelnen Schichtabschnitten 121 sind dabei Isolationsschichtabschnitte 31 vorhanden, die in lateraler Richtung an zwei Halbleiterschichtabschnitte 121 angrenzen und die in vertikaler Richtung an die erste Halbleiterschicht 110 angrenzen. Die Bauelementstruktur innerhalb dieser Schichtabschnitte 121 entspricht der Bauelementstruktur innerhalb der Halbleiterschicht 120 bei dem Bauelement gemäß 1. Jeder Schichtabschnitt 121 weist in dem Beispiel zwei zweite Body-Zonenabschnitte 132 auf, zwischen denen ein zweiter Driftzonenabschnitt 112 angeordnet ist.
  • Die Abmessungen der Isolationsschichtabschnitte 31 in vertikaler Richtung sind geringer als die Abmessungen der Schichtabschnitte 121, so dass die Source-Zone 14 und der zweite Schichtzonenabschnitt 132 einer Transistorzelle am Rand des Schichtabschnitts 121 frei liegen und dort durch die Source-Elektrode 24 kontaktiert und kurzgeschlossen werden. In vertikaler Richtung erstreckt sich diese Source-Elektrode 24 bis an den Isolationsschichtabschnitt 31. Der erste Body-Zonenabschnitt 131 in der ersten Halbleiterschicht 110 erstreckt sich in lateraler Richtung von einem der Body-Zonenabschnitte 132 eines Schichtabschnitts 121 zu einem der Body-Zonenabschnitte 132. eines weiteren Schichtabschnitts 121, so dass der erste Body-Zonenabschnitt 131 in der ersten Halbleiterschicht 110 auch unterhalb der Isolationsschicht 31 angeordnet ist.
  • Optional können auch bei dem Bauelement gemäß 2 komplementär zu der Driftzone dotierte Kompensationszonen 17 vorgesehen werden, die sich vorzugsweise unmittelbar an die Body-Zone 13 anschließen.
  • Ein Verfahren zur Herstellung des Halbleiterbauelements gemäß 2 wird nachfolgend anhand der 3a bis 3e erläutert.
  • Bezug nehmend auf 3a wird bei diesem Verfahren zunächst ein Halbleiterkörper 110 zur Verfügung gestellt, der der späteren ersten Halbleiterschicht des Bauelements in 2 entspricht. Dieser Halbleiterkörper 110 besteht aus SiC und bildet einen ersten Driftzonenabschnitt 111 des späteren Leistungs-MOS-Transistors. Im Bereich einer Rückseite 102 ist eine hochdotierte Drain-Zone 12 vorhanden, die bei einem MOS-FET vom gleichen Leitungstyp wie der Driftzonenabschnitt 111 und bei einem IGBT komplementär zu diesem Driftzonenabschnitt 111 dotiert ist. Im Bereich einer Vorderseite 101' dieses Halbleiterkörpers 110 sind komplementär zu dem ersten Driftzonenabschnitt 111 dotierte Halbleiterzonen 131 vorhanden, die die ersten Body-Zonenabschnitte des späteren Leistungstransistors bilden. Optional schließen sich an diese ersten Body-Zonenabschnitte 131 Kompensationszonen 17 des gleichen Leitungstyps an.
  • Der Halbleiterkörper 110 mit der Drain-Zone 12 und den ersten Body-Zonenabschnitten 131 kann beispielsweise dadurch reali siert werden, dass zunächst ein Halbleiterkörper bereitgestellt wird, der eine Grunddotierung aufweist, die der Dotierung des ersten Driftzonenabschnitts 111 entspricht. In diesen Halbleiterkörper werden über die Rückseite 102 Dotierstoffatome implantiert, um die Drain-Zone 12 zu bilden, und über die Vorderseite 101' werden unter Verwendung einer Maske Dotierstoffatome eines zu der Grunddotierung des Halbleiterkörpers komplementären Leitungstyps implantiert, um die ersten Body-Zonenabschnitte 131 zu realisieren.
  • Alternativ besteht die Möglichkeit, ein hochdotiertes SiC-Halbleitersubstrat zur Verfügung zu stellen, das die spätere Drain-Zone 12 bildet und auf dieses Halbleitersubstrat mittels eines Epitaxieverfahrens eine schwächer dotierte Halbleiterschicht aufzubringen, die den ersten Driftzonenabschnitt 111 bildet. In dieser schwächer dotierten Halbleiterschicht können dann mittels eines Implantationsverfahrens die ersten Body-Zonenabschnitte 131 hergestellt werden. Die Kompensationszonen 17 können während des Epitaxieverfahrens hergestellt werden, indem mehrmals jeweils dann, wenn die Epitaxieschicht abschnittsweise bis zu einer vorgegebenen Dicke aufgewachsen ist, Dotierstoffatome implantiert werden, u, inselartig komplementär zu der Epitaxieschicht dotierte Zonen zu erzeugen. Die Herstellung dieser Zonen erfolgt so, dass sie nach Fertigstellung des Epitaxieverfahrens in vertikaler Richtung aneinander anschließen, wodurch die Kompensationssäulen entstehen. Dieses Vorgehen zur Herstellung von Kompensationssäulen ist grundsätzlich bekannt, so dass hierzu keine weiteren Erläuterungen erforderlich sind.
  • Bezug nehmend auf 3b werden oberhalb der ersten Body-Zonenabschnitte 131 Isolationsschichtabschnitte 31 erzeugt, deren Abmessungen in lateralen Richtung geringer sind als die Abmessungen der ersten Body-Zonenabschnitte 131. Diese Isolationsschichtabschnitte 31 werden beispielsweise dadurch hergestellt, dass zunächst eine Isolationsschicht 31', die gestrichelt dargestellt ist, ganzflächig auf die Vorderseite 101' abgeschieden wird. Diese Isolationsschicht 31' wird nachfolgend mittels eines Ätzverfahrens unter Verwendung einer Maske, die in 3b gestrichelt dargestellt und mit dem Bezugszeichen 201 bezeichnet ist, strukturiert, so dass die Isolationsschichtabschnitte 31 oberhalb der ersten Body-Zonenabschnitte 131 entstehen.
  • Die Isolationsschichtabschnitte 31 dienen als Maske für nachfolgende Abscheideschritte, deren Ergebnis in 3c dargestellt ist. Durch diese Abscheideschritte wird Silizium mittels eines Epitaxieverfahrens oder mittels eines MBE-Verfahrens auf die Vorderseite 101' des Halbleiterkörpers 110 abgeschieden, um eine mehrere Schichtabschnitte 121 aufweisende Halbleiterschicht 120 aus Silizium auf dem Halbleiterkörper 110 zu erzeugen. Durch Abscheiden von Silizium auf SiC entsteht ein heterogener Halbleiterübergang 16.
  • Hierbei ist zu beachten, dass SiC und Silizium unterschiedliche "Gitterweiten" aufweisen, so dass bei einem epitaktischen Abscheiden von Silizium auf SiC eine Gitterfehlanpassung von etwa 20% vorliegt. Diese Gitterfehlanpassung kann dadurch reduziert werden, dass während des Epitaxieverfahrens dem Reaktionsgas, beispielsweise einem Silan, ein isoelektrisches Element, beispielsweise Kohlenstoff (C) beigefügt wird. Dieses isoelektrische Element kann während der gesamten Siliziumepitaxie mit konstanter Konzentration beigegeben werden, die Konzentration dieses isoelektrischen Elements kann während der Epitaxie jedoch auch variieren und insbesondere zu Beginn des Epitaxieverfahrens wenn die sich unmittelbar an die SiC-Schicht 110 anschließenden Schichtbereiche der Siliziumschicht 120 hergestellt werden, höher sein als gegen Ende des Epitaxieverfahrens.
  • Eine weitere Möglichkeit, die Gitterfehlanpassung zu reduzieren besteht darin, den Halbleiterkörper 110 so zu realisieren, dass die Kristallebene, die die Vorderseite 101' bildet, eine andere Ebene als die <100>-Ebene ist. Man macht sich hierbei zu Nutze, dass unter einem flachen Winkel die effektive "Gitterweite" in Siliziumcarbid vergrößert und damit der Gitterweite von Silizium weiter angenähert ist.
  • Die Isolationsschicht 31, die als Maske für die Abscheidung der Siliziumschicht 120 verwendet wird, ist beispielsweise eine Oxidhartmaske.
  • Während nachfolgender Verfahrensschritte, deren Ergebnis in 3d dargestellt ist, werden die Gate-Isolationsschicht 22, die die Gate-Elektrode 21 gegenüber dem Halbleiterkörper dielektrisch isoliert, und die Gate-Elektrode 21 hergestellt. Die Herstellung der Gate-Isolationsschicht 22, die auch als Gate-Dielektrikum bezeichnet wird, und der Gate-Elektrode 21 erfolgt beispielsweise dadurch, dass zunächst ganzflächig eine Dielektrikumsschicht mit der Dicke der späteren Gate-Isolationsschicht 22 auf die Schichtabschnitte 121 der Halbleiterschicht 120 sowie die Isolationsschichtabschnitte 31 abgeschieden wird. Auf diese Isolationsschicht wird ganzflächig eine Elektrodenschicht abgeschieden, die die spätere Gate-Elektrode bildet. Der durch diese Abscheideschritte entstehende Schichtaufbau mit zwei Schichten wird anschließend in hinlänglich bekannter Weise unter Anwendung einer Maske und eines Ätzverfahrens strukturiert, so dass oberhalb der Schichtabschnitte 121 der Siliziumschicht 120 jeweils Abschnitte der Gate-Isolationsschicht 22 und der Gate-Elektrode 21 entstehen. Die Strukturierung der Isolationsschicht und der Elektrodenschicht erfolgt dabei derart, dass die Gate-Isolationsschicht 22 und die Gate-Elektrode 21 in lateraler Richtung nicht bis an die Ränder der Schichtabschnitte 121 reicht.
  • Anschließend werden die zweiten Body-Zonenabschnitte 132 hergestellt. Hierzu werden Dotierstoffatome eines zur Grunddotierung der Halbleiterschicht 120 komplementären Leitungstyps in die Schichtabschnitte 121 implantiert, was im linken Teil der 3d schematisch dargestellt ist. Die Gate-Elektrode 21 dient während dieses Implantationsverfahrens wie bei grundsätzlich bekannten DMOS-Prozessen als Maske. An das Implantieren der Dotierstoffatome schließt sich ein Temperaturschritt an, bei dem zumindest die Halbleiterschicht 120 für eine vorgegebene Zeitdauer auf eine geeignete Temperatur aufgeheizt wird, die eine Eindiffusion der implantierten Dotierstoffatome in den Schichtabschnitt 121 sowie die Ausheilung von Bestrahlungsschäden ermöglicht. Die Dauer dieses Diffusionsprozesses ist dabei so gewählt, dass die Dotierstoffatome in lateraler Richtung unter die Gate-Elektrode 21 diffundieren.
  • Während nächster Verfahrensschritte, deren Ergebnis in 3e dargestellt ist, werden die Source-Zonen 14 hergestellt. Hierzu werden ebenfalls unter Verwendung der Gate-Elektrode 21 als Maske Dotierstoffatome in freiliegende Abschnitte der Schichtabschnitte 121 implantiert. Die Dauer eines sich anschließenden Diffusionsverfahrens ist hierbei so gewählt, dass die Dotierstoffatome zur Herstellung der Source-Zone 24 in vertikaler Richtung und in lateraler Richtung nicht so weit in die Schichtabschnitte 121 eindiffundieren, wie die Dotierstoffatome zur Herstellung der zweiten Body-Zonenabschnitte 132. Hierdurch entsteht unterhalb der Gate-Elektrode 21 die Kanalzone 15 in den zweiten Body-Zonenabschnitten 132 zwischen der Source-Zone 14 und einem die Grunddotierung der zweiten Halbleiterschicht 120 aufweisenden Abschnitt, der den zweiten Driftzonenabschnitt 112 bildet.
  • An die anhand von 3e erläuterten Verfahrensschritte schließen sich weitere Verfahrensschritte zur Herstellung der oberhalb der Gate-Elektrode 21 angeordneten Isolationsschicht 23 und der Source-Elektrode 24 an, um zu dem Bauelement gemäß 2 zu gelangen. Die Herstellung der Isolationsschicht 23 kann durch Abscheiden einer Isolationsschicht und selektives Entfernen dieser Isolationsschicht oberhalb der Isolationsschichtabschnitte 31 und abschnittsweise oberhalb der Source-Zone 14 erfolgen. Die Herstellung der Source-Elektrode 24 er folgt beispielsweise durch ganzflächiges Abscheiden eines Elektrodenmaterials.
    • 11
    Driftzone
    12
    Drain-Zone
    13
    Body-Zone
    14
    Source-Zone
    15
    Kanalzone
    16
    heterogener Halbleiterübergang
    17
    Kompensationszone
    21
    Gate-Elektrode
    22
    Gate-Isolationsschicht
    23
    Isolationsschicht
    24
    Source-Elektrode
    31
    Isolationsschichtabschnitt
    100
    Halbleiterkörper
    101, 101'
    Vorderseite
    102
    Rückseite
    110
    erste Halbleiterschicht
    111
    erster Driftzonenabschnitt
    112
    zweiter Driftzonenabschnitt
    120
    zweite Halbleiterschicht
    121
    Schichtabschnitte der zweiten Halbleiterschicht
    131
    erster Body-Zonenabschnitt
    132
    zweiter Body-Zonenabschnitt
    201
    Maske

Claims (11)

  1. Leistungs-MOS-Transistor, der aufweist: – einen Halbleiterkörper (100) mit einer Driftzone (11) eines ersten Leitungstyps, einer Source-Zone (14) des ersten Leitungstyps und einer zwischen der Source-Zone (14) und der Driftzone (11) angeordnete Body-Zone (13) eines zweiten, zu dem ersten Leitungstyp komplementären Leitungstyps, – eine Gate-Elektrode (23), die benachbart zu der Body-Zone (13) angeordnet und dielektrisch gegenüber der Body-Zone (13), der Source-Zone (14) und der Driftzone (11) isoliert ist, – der Halbleiterkörper (100) eine erste Halbleiterschicht (110) aus Siliziumcarbid (SiC) und eine zweite Halbleiterschicht (120) aus einem Halbleitermaterial mit einem anderen Bandabstand als Siliziumcarbid aufweist, und – dass die Body-Zone (13) und die Source-Zone (14) wenigstens abschnittsweise in der zweiten Halbleiterschicht (120) angeordnet sind und die Driftzone (11) wenigstens abschnittsweise in der ersten Halbleiterschicht (110) angeordnet ist, wobei die zweite Halbleiterschicht (120) inselartig aufgebaut ist und mehrere jeweils in lateraler Richtung beabstandet zueinander angeordnete Schichtabschnitte (121) aufweist, in denen jeweils ein Abschnitt der Body-Zone (13) und ein Abschnitt der Source-Zone (14) angeordnet ist und benachbart zu denen jeweils ein Abschnitt der Gate-Elektrode (23) angeordnet ist, dass die zweite Halbleiterschicht (120) oberhalb der ersten Halbleiterschicht (110) angeordnet ist und dass die Gate-Elektrode (23) oberhalb der zweiten Halbleiterschicht (120) angeordnet ist.
  2. Leistungs-MOS-Transistor nach Anspruch 1, bei dem die Body-Zone (13) und die Driftzone (11) jeweils abschnittsweise in der ersten Halbleiterschicht und der zweiten Halbleiterschicht angeordnet sind.
  3. Leistungs-MOS-Transistor nach einem der vorangehenden Ansprüche, bei dem das Halbleitermaterial der zweiten Halbleiterschicht (120) Silizium ist.
  4. Leistungs-MOS-Transistor nach einem der vorangehenden Ansprüche, bei dem wenigstens eine Kompensationszone (17) in der Driftzone (11) angeordnet ist, die komplementär zu der Driftzone (11) dotiert ist.
  5. Leistungs-MOS-Transistor nach Anspruch 4, bei dem sich die Kompensationszone (17) an die Body-Zone (13) anschließt.
  6. Verfahren zur Herstellung eines Leistungs-MOS-Transistors, das die Verfahrensschritte umfasst: – Bereitstellen eines Halbleiterkörpers (110) aus SiC mit einer ersten und einer zweiten Seite (101', 102), – Abscheiden einer mit Dotierstoffatomen eines ersten Leitungstyps dotierten Halbleiterschicht (120), die aus einem Halbleitermaterial mit einem anderen Bandabstand als SiC besteht, auf eine der Seiten (101') des Halbleiterkörpers (110), wobei vor Abscheiden der Halbleiterschicht (120) eine strukturierte Maske (31) derart auf die eine Seite (101') des Halbleiterkörpers (110) aufgebracht wird, dass die eine Seite (101') des Halbleiterkörpers (110) abschnittsweise freiliegt, wobei die Halbleiterschicht (120) abschnittsweise auf den freiliegenden Bereichen der einen Seite (101') des Halbleiterkörpers (110) hergestellt wird, – Herstellen wenigstens eines ersten Abschnitts einer Body-Zone (132) eines zu dem ersten Leitungstyp komplementären zweiten Leitungstyps in der Halbleiterschicht (120), – Herstellen einer Source-Zone (14) des ersten Leitungstyps in dem Abschnitt (132) der Body-Zone (13), – Herstellen einer benachbart zu der Body-Zone angeordneten und mittels eines Dielektrikums gegenüber der Body-Zone isolierten Gate-Elektrode (23) auf der Halbleiterschicht (120).
  7. Verfahren nach Anspruch 6, bei dem in dem Halbleiterkörper (110) im Bereich der einen Seite (101') vor Abscheiden der Halbleiterschicht (120) ein zweiter Abschnitt (131) der Body-Zone (13) hergestellt wird und bei dem der erste Abschnitt (132) der Body-Zone (13) in der Halbleiterschicht (120) derart hergestellt wird, dass der erste und zweite Abschnitt (132, 131) der Body-Zone (13) aneinander anschließen.
  8. Verfahren nach einem der Ansprüche 6 bis 7, bei dem die Halbleiterschicht (120) aus Silizium besteht.
  9. Verfahren nach einem der Ansprüche 6 bis 8, bei dem die Halbleiterschicht (120) mittels eines Epitaxieverfahrens abgeschieden wird.
  10. Verfahren nach Anspruch 9, bei dem einem Reaktionsgas während des Epitaxieverfahrens wenigstens zeitweise ein isoelektrisches Element beigefügt wird.
  11. Verfahren nach Anspruch 10, bei dem das isoelektrische Element Kohlenstoff ist.
DE102005047054A 2005-09-30 2005-09-30 Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors Expired - Fee Related DE102005047054B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005047054A DE102005047054B4 (de) 2005-09-30 2005-09-30 Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005047054A DE102005047054B4 (de) 2005-09-30 2005-09-30 Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors

Publications (2)

Publication Number Publication Date
DE102005047054A1 DE102005047054A1 (de) 2007-04-12
DE102005047054B4 true DE102005047054B4 (de) 2008-04-03

Family

ID=37886844

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005047054A Expired - Fee Related DE102005047054B4 (de) 2005-09-30 2005-09-30 Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors

Country Status (1)

Country Link
DE (1) DE102005047054B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492771B2 (en) 2007-09-27 2013-07-23 Infineon Technologies Austria Ag Heterojunction semiconductor device and method
US7582922B2 (en) 2007-11-26 2009-09-01 Infineon Technologies Austria Ag Semiconductor device
DE102011053641A1 (de) * 2011-09-15 2013-03-21 Infineon Technologies Ag SiC-MOSFET mit hoher Kanalbeweglichkeit
CN116646401B (zh) * 2023-07-19 2024-01-23 成都蓉矽半导体有限公司 一种碳化硅异质结的共源共栅mosfet器件
CN117438446A (zh) * 2023-12-18 2024-01-23 深圳天狼芯半导体有限公司 一种具有异质结的平面vdmos及制备方法
CN117423730A (zh) * 2023-12-18 2024-01-19 深圳天狼芯半导体有限公司 一种具有分裂栅的SJ SiC VDMOS及制备方法
CN117423731A (zh) * 2023-12-18 2024-01-19 深圳天狼芯半导体有限公司 一种具有异质结的SJ SiC VDMOS及制备方法
CN117423729A (zh) * 2023-12-18 2024-01-19 深圳天狼芯半导体有限公司 一种具有异质结的沟槽栅vdmos及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19641839A1 (de) * 1995-10-10 1997-05-15 Int Rectifier Corp Halbleiter-Bauteil
US6307232B1 (en) * 1997-06-06 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having lateral high breakdown voltage element
DE10130158A1 (de) * 2001-06-22 2003-01-09 Infineon Technologies Ag Kompensationsbauelement
JP2003249652A (ja) * 2002-02-22 2003-09-05 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
US20040007715A1 (en) * 2002-07-09 2004-01-15 Webb Douglas A. Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19641839A1 (de) * 1995-10-10 1997-05-15 Int Rectifier Corp Halbleiter-Bauteil
US6307232B1 (en) * 1997-06-06 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having lateral high breakdown voltage element
DE10130158A1 (de) * 2001-06-22 2003-01-09 Infineon Technologies Ag Kompensationsbauelement
JP2003249652A (ja) * 2002-02-22 2003-09-05 Nissan Motor Co Ltd 炭化珪素半導体装置及びその製造方法
US20040007715A1 (en) * 2002-07-09 2004-01-15 Webb Douglas A. Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Patent Abstract of Japan & JP 2003249652 A *
Patent Abstract of Japan: JP 2003-249 652 A
Yih, P.H. u.a.: SiC/Si Heterojunction Diodes Fab- ricated by Self-Selective and by Blanket Rapid Thermal Chemical Vapor Deposition. In: IEEE Trans- action on Electron Devices, Vol. 41, No. 3, 1994, S. 281-287
Yih, P.H. u.a.: SiC/Si Heterojunction Diodes Fabricated by Self-Selective and by Blanket Rapid Thermal Chemical Vapor Deposition. In: IEEE Transaction on Electron Devices, Vol. 41, No. 3, 1994, S. 281-287 *

Also Published As

Publication number Publication date
DE102005047054A1 (de) 2007-04-12

Similar Documents

Publication Publication Date Title
EP0879481B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102005047054B4 (de) Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102006045441B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einer Trenchtransistorstruktur
DE102006019835B4 (de) Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist
DE112016004718B4 (de) Halbleitereinheit
DE102013007685A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102006019937A1 (de) SOI-Transistor mit eingebetteter Verformungsschicht und einem reduzierten Effekt des potentialfreien Körpers und ein Verfahren zur Herstellung des Transistors
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19702110A1 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE112015003483T5 (de) Halbleitervorrichtung-herstellungsverfahren und halbleitervorrichtung
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102009029643B4 (de) MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
WO2015106863A1 (de) Sic-trench-transistor und verfahren zu dessen herstellung
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee