CN117438446A - 一种具有异质结的平面vdmos及制备方法 - Google Patents

一种具有异质结的平面vdmos及制备方法 Download PDF

Info

Publication number
CN117438446A
CN117438446A CN202311738943.XA CN202311738943A CN117438446A CN 117438446 A CN117438446 A CN 117438446A CN 202311738943 A CN202311738943 A CN 202311738943A CN 117438446 A CN117438446 A CN 117438446A
Authority
CN
China
Prior art keywords
layer
silicon
silicon carbide
body region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311738943.XA
Other languages
English (en)
Inventor
张婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Sirius Semiconductor Co ltd
Original Assignee
Shenzhen Sirius Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Sirius Semiconductor Co ltd filed Critical Shenzhen Sirius Semiconductor Co ltd
Priority to CN202311738943.XA priority Critical patent/CN117438446A/zh
Publication of CN117438446A publication Critical patent/CN117438446A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种具有异质结的平面VDMOS及制备方法，该VDMOS包括：硅层；所述硅层包括：第一体区，N+区、P+区和第一漂移层；所述硅层位于碳化硅层与源极、栅极氧化层之间，并与源极和栅极氧化层邻接。本发明在碳化硅材料制成的漂移层上方沉积硅材料，让沟道制备在硅材料中，由于硅的沟道迁移率比碳化硅高，所以沟道在硅材料中具有较高的沟道迁移率，并且VDMOS器件还同时拥有碳化硅材料带来的高击穿电压。

Description

一种具有异质结的平面VDMOS及制备方法
技术领域
本发明涉及半导体技术领域。具体涉及一种具有异质结的平面VDMOS及制备方法。
背景技术
第三代半导体材料碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频，大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件，碳化硅器件的耐压程度约为硅材料的10倍。
沟道迁移率是SiC MOSFET的重要参数之一，沟道迁移率是指沟道中电子或空穴在电场作用下的迁移速度。在MOSFET中，沟道迁移率决定了电流的传输效率和速度。沟道迁移率越高，电子或空穴在沟道中的迁移速度越快，器件的导电性能也越好。影响沟道迁移率的因素有：硅碳化物材料的特性，硅碳化物材料具有较高的电子迁移率和饱和漂移速度，这使得SiC MOSFET具有更高的沟道迁移率。相比之下，传统的硅基材料的迁移率较低，限制了器件的性能。沟道结构和尺寸，沟道结构和尺寸对沟道迁移率也有重要影响。较短的沟道长度和较小的沟道宽度可以减小电流在沟道中的散射，从而提高沟道迁移率。表面态和界面态，表面态和界面态是指沟道表面和沟道与绝缘层之间的电荷态。这些电荷态会影响电子或空穴在沟道中的迁移速度，从而影响沟道迁移率。通过优化材料和工艺，可以减少表面态和界面态的影响，提高沟道迁移率。
目前优化沟道迁移率的方法有以下几种：优化材料，选择具有较高沟道迁移率的硅碳化物材料，如4H-SiC或6H-SiC,可以提高器件的性能。优化结构和尺寸，通过减小沟道长度和沟道宽度，可以减少电流在沟道中的散射，提高沟道迁移率。优化工艺，通过优化工艺，减少表面态和界面态的影响，可以提高沟道迁移率。降低温度，在高温环境下使用SiCMOSFET时，可以采取散热措施或降低工作温度，以减小温度对沟道迁移率的影响。但是以上几种方法对沟道迁移率的改善仍旧达不到目前工业生产需求。
发明内容
本发明的目的是提供一种具有异质结的平面VDMOS及制备方法，该VDMOS在碳化硅材料制成的漂移层上方沉积硅材料，让沟道制备在硅材料中，由于硅的沟道迁移率比碳化硅高，所以沟道在硅材料中具有较高的沟道迁移率，并且VDMOS器件还同时拥有碳化硅材料带来的高击穿电压。
一种具有异质结的平面VDMOS，包括：硅层；
所述硅层包括：第一体区，N+区、P+区和第一漂移层；
所述硅层位于碳化硅层与源极、栅极氧化层之间，并与源极和栅极氧化层邻接。
优选地，还包括：碳化硅层；
所述碳化硅层包括：第二体区、第二漂移层和衬底；
所述碳化硅层位于漏极与所述硅层之间，并与所述硅层和所述漏极邻接。
优选地，还包括：电子隧穿层；
所述电子隧穿层位于所述硅层下方并与硅层邻接。
优选地，所述第一体区包括位于源极下方并与源极邻接的第一延伸部和位于N+区和P+区下方并与N+区和P+区邻接的第二延伸部。
优选地，所述第二体区位于第一体区和第二漂移层之间并与第一体区和第二漂移层邻接。
优选地，所述第一漂移层的厚度与硅层的厚度相等；
所述第一漂移层的厚度为0.1um。
优选地，所述碳化硅层的厚度为12um。
优选地，所述第二体区的厚度为0.9um。
一种具有异质结的平面VDMOS制备方法，包括：
在衬底上方外延形成碳化硅层；
在所述碳化硅层上方外延形成硅层；
在所述碳化硅层中离子注入形成第二体区、在所述硅层中离子注入形成N+区、P+区和第一体区；
沉积源极、漏极和栅极。
优选地，所述在衬底上方外延形成碳化硅层之后，还包括：
在碳化硅层上层注入电子隧穿层。
本发明利用硅材料具有比碳化硅材料更高的沟道迁移率的特性，将平面SiCVDMOS的部分碳化硅层替换为硅层，使得沟道落入硅材料中，从而提高平面SiC VDMOS的沟道迁移率，由于Si/SiC异质结存在较高的势垒，电子不易穿越势垒，所以本发明又在硅层与碳化硅层之间增加了电子隧穿层，使得电子能够较容易的通过Si/SiC界面，从而降低异质结电阻，增大导通电流，显著提高了平面SiC VDMOS的电气性能。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，标示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的VDMOS结构示意图；
图2为本发明的VDMOS制备流程方法示意图；
图3为本发明的VDMOS制备流程结构示意图。
附图标记说明：
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
目前优化碳化硅基沟道迁移率的方法有以下几种：优化材料，选择具有较高沟道迁移率的硅碳化物材料，如4H-SiC或6H-SiC,可以提高器件的性能。优化结构和尺寸，通过减小沟道长度和沟道宽度，可以减少电流在沟道中的散射，提高沟道迁移率。优化工艺，通过优化工艺，减少表面态和界面态的影响，可以提高沟道迁移率。降低温度，在高温环境下使用SiC MOSFET时，可以采取散热措施或降低工作温度，以减小温度对沟道迁移率的影响。但是以上几种方法成本较高，并且对沟道迁移率的改善仍旧达不到目前工业生产需求。
本发明利用硅材料具有比碳化硅材料更高的沟道迁移率的特性，将SiC VDMOS的部分碳化硅层替换为硅层，使得沟道落入硅材料中，从而提高SiC VDMOS的沟道迁移率，由于Si/SiC异质结存在较高的势垒，电子不易穿越势垒，所以本发明又在硅层与碳化硅层之间增加了电子隧穿层，使得电子能够较容易的通过Si/SiC界面，从而降低异质结电阻，增大导通电流，显著提高了SiC VDMOS的电气性能。
实施例1
一种具有异质结的平面VDMOS，参考图1，包括：硅层；
传统的平面MOSFET的栅极5和沟道区域位于半导体表面。平面 MOSFET结构简单，易于制造且相当可靠和稳定，易于集成，适用于大规模生产。平面栅有较好的栅氧化层质量,栅电容较小,不会在栅极下方造成电场集中而影响耐压,经过优化也可改善器件工作特性,如降低开关损耗等。
硅层包括：第一体区11，N+区6、P+区3和第一漂移层1；
MOSFET的制作材料通常有硅或者碳化硅，硅材料具有较高的热稳定性和电学性能，使得硅MOSFET器件在工作过程中具有较高的可靠性和长期稳定性，硅MOSFET适用于模拟电路，数字电路和混合信号等各种应用领域，第三代半导体材料碳化硅具有较大的带隙，能够承受较高的温度和较高的电压，适用于高温、高频、高压、高功率电路，但是碳化硅MOSFET的沟道迁移率比硅MOSFET的沟道迁移率低一个数量级，为了提高碳化硅MOSFET的沟道迁移率，本发明在传统碳化硅MOSFET中增加了硅层，并且将沟道制备在硅层中，使得碳化硅MOSFET也具有硅MOSFET的高迁移率，并且由于漂移层1的部分材料为碳化硅，所以同时具备了碳化硅MOSFET的高击穿电压的特性。
硅层位于碳化硅层与源极10、栅极5氧化层4之间，并与源极10和栅极5氧化层4邻接。
为了将沟道制备在硅层中，本发明将硅层设置在由碳化硅制成的第一漂移层1的上方，并在硅层中离子注入形成了第一体区11、N+区6以及P+区3，将沟道完全放在硅层中，以提升碳化硅VDMOS的沟道迁移率。
优选地，还包括：碳化硅层；
在本发明中，漂移层和部分体区的材料为碳化硅，衬底8的材料也为碳化硅，因为碳化硅具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频，大功率和极端环境。碳化硅具有更大的禁带宽度和更高的临界击穿场强。相比同等条件下的硅功率器件，碳化硅器件的耐压程度约为硅材料的10倍。所以本发明在具有高沟道迁移率的同时又具有碳化硅MOSFET的各项优点。
碳化硅层包括：第二体区2、第二漂移层12和衬底8；
漂移层的电场分布对MOSFET的导通特性和电流控制起着关键的作用。当栅极5电压施加在MOSFET上时，漂移区中的电场分布会受到栅极5电压的调制，从而控制源极10和漏极9之间的电流流动。在MOSFET工作时，源极10和漏极9之间的电流主要通过漂移层进行传输。漂移层的掺杂类型和浓度决定了电流的导通类型（N型或P型）和大小。漂移层的结构和特性直接影响MOSFET的电流控制能力。通过调整漂移层的形状、尺寸和掺杂浓度，可以实现对电流的精确控制，从而满足不同应用的要求。
碳化硅层位于漏极9与硅层之间，并与硅层和漏极9邻接。
衬底8是MOSFET中用于支撑晶体生成的材料，衬底8有着机械支撑的作用。在本发明中，衬底8由碳化硅材料制成，碳化硅的机械强度和稳定性可以有效地支撑晶体生长过程中的各种应力和扭曲。衬底材料的选择至关重要，碳化硅能够保证晶体生长的均匀性和完整性。此外，衬底8还能防止晶体生长过程中的杂质和缺陷，从而提高MOSFET的质量。其次，衬底8在MOSFET的电性能上起着重要作用。在制备MOSFET时，衬底8的电性能决定了器件的性能和稳定性。例如，衬底8的电导率直接影响电流传输的效率和速度。此外，衬底8的电子亲和能和禁带宽度对于调节MOSFET的阈值电压和电子迁移率也至关重要。另外，衬底8还对MOSFET的绝缘层起着重要的隔离作用。在MOSFET制备过程中，衬底8的绝缘层通常由二氧化硅构成。绝缘层的质量和特性直接影响着MOSFET的绝缘性能，如电气绝缘和电容特性。良好的绝缘层能够有效隔离MOSFET结构中的不同电极，并减少漏电流和电容耦合效应。
优选地，还包括：电子隧穿层7；
电子隧穿层7位于硅层下方并与硅层邻接。
电子隧穿层7为重掺杂的N型碳化硅层，碳化硅的掺杂类型分为P型和N型，重掺杂（掺杂浓度高）的离子浓度一般在1018cm-3以上，轻掺杂（掺杂浓度低）的离子浓度一般小于1018cm-3，P型掺杂为IIIA族元素，例如：硼、铝、镓、铟、铊。N型掺杂为VA族元素，例如氮、磷、砷、锑、铋和镆。
本发明将电子隧穿层7设置在碳化硅层与硅层的界面处，当栅极5电压为正时，能够吸引硅层中体区的电子，使得第一体区11靠近栅极氧化层4的部分变为反型层，又因为电子隧穿层7与硅层和碳化硅层相连，使得电子能够更容易通过Si/SiC异质结，降低了Si/SiC异质结电阻，提高了导通电流。
电子隧穿层7的厚度以及掺杂浓度影响了Si/SiC异质结电阻的大小，电子隧穿层7的厚度越大，Si/SiC异质结电阻越小，电子隧穿层7的厚度越小，Si/SiC异质结电阻越大，如果电子隧穿层7的厚度过大。会导致电子隧穿层7所在位置的场强过大，导致VDMOS提前击穿的问题，电子隧穿层7的掺杂浓度越大，Si/SiC异质结电阻越小，电子隧穿层7的掺杂浓度越小，Si/SiC异质结电阻越大，如果电子隧穿层7的掺杂浓度过大，会导致电子隧穿层7所在位置的部分漏电，导致VDMOS失效的问题，作为一个优选地实施例，本发明将电子隧穿层7的厚度设置为0.5um，电子隧穿层7的离子浓度设置为1019cm-3。
优选地，第一体区11包括位于源极10下方并与源极10邻接的第一延伸部和位于N+区6和P+区3下方并与N+区6和P+区3邻接的第二延伸部。
第一体区11的第一延伸部和第二延伸部均为长方形，第一体区11的第一延伸部为位于源极10与第二体区2之间并与源极10与第二体区2邻接的长方形，第一体区11的第二延伸部为位于N+区6和P+区3下方并与N+区6和P+区3邻接的长方形。
第一体区11完全位于硅层中，并包覆N+区6和P+区3，在硅层中的N+区6和P+区3分别与源极10邻接，N+区6与源极10形成欧姆接触，P+区3与源极10形成肖特基接触，金属与半导体的接触面分为肖特基接触和欧姆接触两种类型。欧姆接触是当半导体掺杂浓度很高时，掺杂浓度高的半导体与金属接触时，形成低势垒层，电子可借隧道效应穿过势垒，从而形成低阻值的欧姆接触，欧姆接触的特点是接触面的电流-电压特性是线性的，并且接触电阻相对于半导体的体电阻可以忽略不计，当有电流通过时产生的电压降比器件上的电压降要小。
在VDMOS正常工作时，栅极5开启位于硅层中体区的反型层，电流能够从N+区6流向源极10形成回路，N+区6为重掺杂，更容易与源极10形成欧姆接触，P+也为重掺杂，更容易与源极10形成肖特基接触，作为一个优选地实施例，本发明将N+区6的掺杂浓度设置为1020cm-3，P+区3的掺杂浓度设置为1019cm-3。
优选地，第二体区2位于第一体区11和第二漂移层12之间并与第一体区11和第二漂移层12邻接。
体区由两种材料制成，一种是由硅材料制作的第一体区11，还有一种是由碳化硅材料制作的第二体区2，第一体区11完全位于硅层中，第二体区2完全位于碳化硅层中，在VDMOS的制备过程中，首先在衬底8上方先后外延出碳化硅层和硅层，然后进行离子注入形成各个区域，第二体区2和第一体区11在制作时是通过离子注入一并形成的，第二体区2的作用是由于第一体区11位于N+区6和P+区3下方的第一体区11较薄，可能会导致VDMOS漏电，所以在第一体区11下方设置有第二体区2，防止VDMOS漏电，显著提高了VDMOS的可靠性。
优选地，第一漂移层1的厚度与硅层的厚度相等；
硅层的厚度不宜过宽，如果硅层厚度过宽会降低VDMOS的各方面性能，例如高温特性、高频特性、开关特性、导通损耗等，尤其是导致耐压性能大幅下降，所以硅层只需要保证沟槽完全在其中的前提下厚度最小即可，作为一个优选地实施例，本发明将硅层的厚度设置为0.1um，能够使得沟道完全在硅层中的同时厚度最小。
第一漂移层1的厚度与第一体区11的厚度也是相等的。
第一漂移层1的厚度为0.1um。
在VDMOS处于关断状态时，体区呈现高阻状态，可以防止VDMOS漏电，电流无法从MOSFET中通过，当VDMOS处于导通状态时，栅极5开启了在体区的电流通道，使得电流能够从漏极9流向源极10，体区的掺杂浓度决定了VDMOS的开启电压，体区的掺杂浓度越大，VDMOS的开启电压越大，体区的厚度也同样影响了VDMOS的开启电压，体区的厚度越大，VDMOS的开启电压越大，如果体区的掺杂浓度或者厚度过小，则会导致VDMOS出现漏电的情况，作为一个优选地实施例，本发明将体区的掺杂浓度设置为1018cm-3，第一体区11的厚度设置为0.1um。
优选地，碳化硅层的厚度为12um。
碳化硅层的厚度包括了第二漂移层12的厚度和衬底8的厚度，在VDMOS外延层中，包括有硅层和碳化硅层，碳化硅层的厚度影响了VDMOS的耐压性能以及芯片面积，碳化硅层越厚，漂移区的区域就越大，VDMOS的耐压性能就越好，但是会增大芯片面积，所以碳化硅层的厚度不宜过大，在外延层中硅层的厚度为0.1um，根据VDMOS所需的电气性能，作为一个优选地实施例，本发明将碳化硅层的厚度设置为12um。
优选地，第二体区2的厚度为0.9um。
第二体区2完全由碳化硅制成，第二体区2呈现为长方形，第二体区2的宽度与第一体区11的宽度相等，第二体区2的厚度以及掺杂浓度影响了VDMOS的开启电压以及饱和电流，第二体区2的掺杂浓度与第一体区11相等，如何设置第二体区2的厚度是一个关键的技术问题，作为一个优选地实施例，本发明将第二体区2的厚度设置为0.9um。
实施例2
一种具有异质结的平面VDMOS制备方法，参考图2，图3，包括：
S100，在衬底8上方外延形成碳化硅层；
外延工艺是指在衬底8上生长完全排列有序的单晶体层的工艺，外延工艺是在单晶衬底上生长一层与原衬底相同晶格取向的晶体层。外延工艺广泛用于半导体制造，如集成电路工业的外延硅片。根据生长源物相状态的不同，外延生长方式分为固相外延、液相外延、气相外延。在集成电路制造中，常用的外延方式是固相外延和气相外延。
固相外延，是指固体源在衬底上生长一层单晶层，如离子注入后的热退火实际上就是一种固相外延过程。离子注入加工时，硅片的硅原子受到高能注入离子的轰击，脱离原有晶格位置，发生非晶化，形成一层表面非晶硅层；再经过高温热退火，非晶原子重新回到晶格位置，并与衬底8内部原子晶向保持一致。
气相外延的生长方法包括化学气相外延生长（CVE）、分子束外延（MBD)、原子层外延（ALE）等。在本发明实施例中，采用的是化学气相外延 (CVE)来形成N-漂移层。化学气相外延与化学气相沉积（CVD）的原理基本相同，都是利用气体混合后在晶片表面发生化学反应，沉积薄膜的工艺；不同的是，因为化学气相外延生长的是单晶层，所以对设备内的杂质含量和硅片表面的洁净度要求都更高。在集成电路制造中，CVE 还能够用于外延硅片工艺和 MOS 晶体管嵌入式源漏外延工艺。外延硅片工艺是在硅片表面外延一层单晶硅，与原来的硅衬底相比，外延硅层的纯度更高，晶格缺陷更少，从而提高了半导体制造的成品率。另外，硅片上生长的外延硅层的生长厚度和掺杂浓度可以灵活设计，这给器件的设计带来了灵活性，如可以用于减小衬底8电阻，增强衬底8隔离等。 嵌入式源漏外延工艺是指在晶体管的源漏区域外延生长掺杂的锗硅或硅的工艺。引入嵌入式源漏外延工艺的主要优点包括：可以生长因晶格适配而包含应力的赝晶层，提升沟道载流子迁移率；可以原位掺杂源漏，降低源漏结寄生电阻，减少高能离子注入的缺陷。
S200，在碳化硅层上方外延形成硅层；
外延硅层的具体步骤包括：将基片置于反应室中，使用三氯硅烷和二甲基硅烷等化学物质作为反应源，反应源被分解成硅原子，在基片表面上沉积形成薄膜。在反应室中，通过控制气氛的温度和压力，以及气体流量的控制，确保反应的稳定性和薄膜的质量。反应源在基片表面附近分解，生成硅原子。硅原子沉积在基底表面，并成为新的晶格点，扩展基底的晶体结构。通过连续的沉积过程，薄膜的厚度逐渐增加。可以通过控制沉积速率、温度和气氛参数，可以调节硅外延薄膜的厚度、晶体质量和杂质浓度等特性。
S300，在碳化硅层中离子注入形成第二体区2、在硅层中离子注入形成N+区6、P+区3和第一体区11；
本发明采用离子注入的方式在碳化硅层中离子注入形成第二体区2、在硅层中离子注入形成N+区6、P+区3和第一体区11。离子注入就是在真空中发射一束离子束射向固体材料，离子束射到固体材料以后，受到固体材料的抵抗而速度慢慢减低下来，并最终停留在固体材料中。使一种元素的离子被加速进入固体靶标，从而改变靶标的物理，化学或电学性质。离子注入常被用于半导体器件的制造，金属表面处理以及材料科学研究中。如果离子停止并保留在靶中，则离子会改变靶的元素组成（如果离子与靶的组成不同）。离子注入束线设计都包含通用的功能组件组。离子束线的主要部分包括一个称为离子源的设备，用于产生离子种类。该源与偏置电极紧密耦合，以将离子提取到束线中，并且最常见的是与选择特定离子种类以传输到主加速器部分中的某种方式耦合。质量选择伴随着所提取的离子束通过磁场区域，其出口路径受阻塞孔或狭缝的限制，这些狭缝仅允许离子具有质量和速度/电荷以继续沿着光束线。如果目标表面大于离子束直径，并且在目标表面上均匀分布注入剂量，则可以使用束扫描和晶圆运动的某种组合。最后，将注入的表面与用于收集注入的离子的累积电荷的某种方法相结合，以便可以连续方式测量所输送的剂量，并且将注入过程停止在所需的剂量水平。
用硼、磷或砷掺杂半导体是离子注入的常见应用。当注入半导体中时，每个掺杂原子可以在退火后在半导体中产生电荷载流子。可以为P型掺杂剂创建一个空穴，为N型掺杂剂创建一个电子。改变了掺杂区域附近的半导体的电导率。
S400，沉积源极10、漏极9和栅极5。
沉积栅极5分为两步，一步是栅极氧化层4的形成，另一步是多晶硅沉积，栅极氧化层4用于隔离栅极5电极和衬底8，起到保护和控制电流的作用，栅氧化层一般是采用热氧化来制备的，良好氧化层的漏电流基本上为0,并且具有较高的击穿电场强度（击穿电场强度约为10MV/cm)。采用湿氧氧化的方法生成氧化层，湿式氧化在高温(120~320℃)和高压(0.5~20MPa)的条件下，利用气态的氧气(通常为空气)作氧化剂，将水中有机物氧化成小分子有机物或无机物。高温可以提高氧气在液相中的溶解性能，高压的目的是抑制水的蒸发以维持液相，而液相的水可以作为催化剂，使氧化反应在较低温度下进行。
多晶硅沉积即在硅化物叠在第一层多晶硅（Poly1）上形成栅电极和局部连线，第二层多晶硅（Poly2）形成源极10/漏极9和单元连线之间的接触栓塞。硅化物叠在第三层多晶硅（Poly3）上形成单元连线，第四层多晶硅（Poly4）和第五层多晶硅（Poly5）则形成储存电容器的两个电极，中间所夹的是高介电系数的电介质。为了维持所需的电容值，可以通过使用高介电系数的电介质减少电容的尺寸。多晶硅沉积是一种低压化学气相沉积（LPCVD)，通过在反应室内（即炉管中）将三氢化砷（AH3）、三氢化磷（PH3）或二硼烷（B2H6）的掺杂气体直接输入硅烷或DCS的硅材料气体中，就可以进行临场低压化学气相沉积的多晶硅掺杂过程。多晶硅沉积是在0.2-1.0Torr的低压条件及600、650℃之间的沉积温度下进行，使用纯硅烷或以氮气稀释后纯度为20％到30％的硅烷。这两种沉积过程的沉积速率都在100-200Å/min之间，主要由沉积时的温度决定。
金属电极沉积工艺分为化学气相沉积（CVD）和物理气相沉积（PVD）。CVD是指通过化学方法在晶圆表面沉积涂层的方法，一般是通过给混合气体施加能量来进行。假设在晶圆表面沉积物质（A），则先向沉积设备输入可生成物质（A）的两种气体（B和C），然后给气体施加能量，促使气体B和C发生化学反应。
PVD(物理气相沉积)镀膜技术主要分为三类：真空蒸发镀膜、真空溅射镀膜和真空离子镀膜。物理气相沉积的主要方法有：真空蒸镀、溅射镀膜、电弧等离子体镀膜、离子镀膜和分子束外延等。相应的真空镀膜设备包括真空蒸发镀膜机、真空溅射镀膜机和真空离子镀膜机。
化学气相沉积（CVD）和物理气相沉积（PVD）都可以作为沉积金属电极的技术手段。在本发明实施例中，采用化学气相沉积方法沉积金属电极，化学气相沉积过程分为三个阶段：反应气体向基体表面扩散、反应气体吸附于基体表面、在基体表面上发生化学反应形成固态沉积物及产生的气相副产物脱离基体表面。最常见的化学气相沉积反应有:热分解反应、化学合成反应和化学传输反应等。
优选地，S100，在衬底8上方外延形成碳化硅层之后，还包括：
在碳化硅层上层注入电子隧穿层7。
电子隧穿层7存在于漂移层的上层，在制备电子隧穿层7时，需要控制离子注入的剂量，能量以及发射次数以控制最终形成的电子隧穿层7的厚度、宽度和掺杂浓度。
本发明利用硅材料具有比碳化硅材料更高的沟道迁移率的特性，将平面SiCVDMOS的部分碳化硅层替换为硅层，使得沟道落入硅材料中，从而提高平面SiC VDMOS的沟道迁移率，由于Si/SiC异质结存在较高的势垒，电子不易穿越势垒，所以本发明又在硅层与碳化硅层之间增加了电子隧穿层7，使得电子能够较容易的通过Si/SiC界面，从而降低异质结电阻，增大导通电流，显著提高了平面SiC VDMOS的电气性能。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种具有异质结的平面VDMOS，其特征在于，包括：硅层；
所述硅层包括：第一体区，N+区、P+区和第一漂移层；
所述硅层位于碳化硅层与源极、栅极氧化层之间，并与源极和栅极氧化层邻接。
2.根据权利要求1所述的一种具有异质结的平面VDMOS，其特征在于，还包括：碳化硅层；
所述碳化硅层包括：第二体区、第二漂移层和衬底；
所述碳化硅层位于漏极与所述硅层之间，并与所述硅层和所述漏极邻接。
3.根据权利要求1所述的一种具有异质结的平面VDMOS，其特征在于，还包括：电子隧穿层；
所述电子隧穿层位于所述硅层下方并与所述硅层邻接。
4.根据权利要求1所述的一种具有异质结的平面VDMOS，其特征在于，所述第一体区包括位于源极下方并与源极邻接的第一延伸部和位于N+区和P+区下方并与N+区和P+区邻接的第二延伸部。
5.根据权利要求2所述的一种具有异质结的平面VDMOS，其特征在于，所述第二体区位于所述第一体区和所述第二漂移层之间并与所述第一体区和所述第二漂移层邻接。
6.根据权利要求1所述的一种具有异质结的平面VDMOS，其特征在于，所述第一漂移层的厚度与所述硅层的厚度相等；
所述第一漂移层的厚度为0.1um。
7.根据权利要求2所述的一种具有异质结的平面VDMOS，其特征在于，所述碳化硅层的厚度为12um。
8.根据权利要求2所述的一种具有异质结的平面VDMOS，其特征在于，所述第二体区的厚度为0.9um。
9.一种具有异质结的平面VDMOS制备方法，其特征在于，包括：
在衬底上方外延形成碳化硅层；
在所述碳化硅层上方外延形成硅层；
在所述碳化硅层中离子注入形成第二体区、在所述硅层中离子注入形成N+区、P+区和第一体区；
沉积源极、漏极和栅极。
10.根据权利要求9所述的一种具有异质结的平面VDMOS制备方法，其特征在于，所述在衬底上方外延形成碳化硅层之后，还包括：
在碳化硅层上层注入电子隧穿层。
CN202311738943.XA 2023-12-18 2023-12-18 一种具有异质结的平面vdmos及制备方法 Pending CN117438446A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311738943.XA CN117438446A (zh) 2023-12-18 2023-12-18 一种具有异质结的平面vdmos及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311738943.XA CN117438446A (zh) 2023-12-18 2023-12-18 一种具有异质结的平面vdmos及制备方法

Publications (1)

Publication Number Publication Date
CN117438446A true CN117438446A (zh) 2024-01-23

Family

ID=89551908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311738943.XA Pending CN117438446A (zh) 2023-12-18 2023-12-18 一种具有异质结的平面vdmos及制备方法

Country Status (1)

Country Link
CN (1) CN117438446A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877515A (en) * 1995-10-10 1999-03-02 International Rectifier Corporation SiC semiconductor device
DE102005047054A1 (de) * 2005-09-30 2007-04-12 Infineon Technologies Austria Ag Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors
US20090085064A1 (en) * 2007-09-27 2009-04-02 Infineon Technologies Austria Ag Heterojunction semiconductor device and method
US20120049902A1 (en) * 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Integrated electronic device and method for manufacturing thereof
US20120049940A1 (en) * 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Vertical-conduction integrated electronic device and method for manufacturing thereof
CN108538909A (zh) * 2018-04-08 2018-09-14 西安电子科技大学 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法
CN116646401A (zh) * 2023-07-19 2023-08-25 成都蓉矽半导体有限公司 一种碳化硅异质结的共源共栅mosfet器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877515A (en) * 1995-10-10 1999-03-02 International Rectifier Corporation SiC semiconductor device
DE102005047054A1 (de) * 2005-09-30 2007-04-12 Infineon Technologies Austria Ag Leistungs-MOS-Transistor mit einer SiC-Driftzone und Verfahren zur Herstellung eines Leistungs-MOS-Transistors
US20090085064A1 (en) * 2007-09-27 2009-04-02 Infineon Technologies Austria Ag Heterojunction semiconductor device and method
US20120049902A1 (en) * 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Integrated electronic device and method for manufacturing thereof
US20120049940A1 (en) * 2010-08-30 2012-03-01 Stmicroelectronics S.R.L. Vertical-conduction integrated electronic device and method for manufacturing thereof
CN108538909A (zh) * 2018-04-08 2018-09-14 西安电子科技大学 具有电荷补偿块的异质结垂直双扩散金属氧化物半导体场效应管及其制作方法
CN116646401A (zh) * 2023-07-19 2023-08-25 成都蓉矽半导体有限公司 一种碳化硅异质结的共源共栅mosfet器件

Similar Documents

Publication Publication Date Title
CN117253905A (zh) 一种具有浮岛结构的SiC器件及制备方法
CN117334746A (zh) 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法
CN117423730A (zh) 一种具有分裂栅的SJ SiC VDMOS及制备方法
CN117253924A (zh) 一种碳化硅ldmos及制备方法
CN117334745A (zh) 一种源极沟槽集成SBD超结SiC MOS及制备方法
CN117438469A (zh) 一种具有同型异质结续流通道的SiC超结MOS及制备方法
CN117334747A (zh) 一种源极沟槽集成SBD的SiC平面MOS及制备方法
CN117525140A (zh) 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法
CN117438446A (zh) 一种具有异质结的平面vdmos及制备方法
CN117457748B (zh) 一种栅极下方具有P型空间层的SiC超结MOS及制备方法
CN117423731A (zh) 一种具有异质结的SJ SiC VDMOS及制备方法
CN117457749B (zh) 一种栅极下方具有P型空间层的SiC LMOS及制备方法
CN117727756B (zh) 一种适用于高频应用的耐高压GaN HEMT及制备方法
CN117423729A (zh) 一种具有异质结的沟槽栅vdmos及制备方法
CN117457732B (zh) 一种栅极下方具有P型空间层的SiC LIGBT及制备方法
CN117476773B (zh) 一种具有低漏电的ldmos及制备方法
CN117410322B (zh) 一种沟槽型超结硅mosfet及制备方法
CN117334748B (zh) 一种源极沟槽集成SBD与HK介质SiC UMOS及制备方法
CN117525136A (zh) 一种具有N埋层的SiC UMOS及制备方法
CN117457731B (zh) 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法
CN117317007A (zh) 一种具有阶梯状CSL层的SiC UMOS及制备方法
CN117476763B (zh) 一种具有低漏电的e-hemt及制备方法
CN117238914A (zh) 一种集成SBD的SiC器件及制备方法
CN117457748A (zh) 一种栅极下方具有P型空间层的SiC超结MOS及制备方法
CN117276342A (zh) 一种内置沟道二极管的沟槽SiC MOSFET及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination