DE19806838A1

DE19806838A1 - Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben

Info

Publication number: DE19806838A1
Application number: DE19806838A
Authority: DE
Inventors: Katsunori Ueno
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 1997-02-20
Filing date: 1998-02-18
Publication date: 1998-08-27
Also published as: US6465807B1; JP3206727B2; JPH10233503A; US6054352A

Description

Gebiet der Erfindung

Die Erfindung betrifft Leistungs-Halbleitervorrichtungen, besonders vertikale MOSFETs mit einem Gate vom MOS-Typ, welche Siliciumcarbid als ein Halb leitermaterial verwenden, und ein Verfahren zur Herstellung solcher Halblei tervorrichtungen.

Hintergrund der Erfindung

Siliciumcarbid (im folgenden als SiC bezeichnet) hat eine breite Bandlücke und seine schmales elektrisches Durchschlagsfeld ist um eine Größenordnung hö her als das von Silicium (hiernach als Si bezeichnet). So hat man SiC als ein Material angesehen, das mit Vorteil für Leistungs-Halbleitervorrichtungen der nächsten Generation Verwendung finden könnte. Solche Vorrichtungen, wie Schottky-Diode, vertikaler MOSFET und Thyristor, die SiC als ein Halbleiter material verwenden, sind vorgeschlagen worden, und es wurde bestätigt, daß diese Vorrichtungen bei weitem bessere Charakteristika als die bekannten Vorrichtungen zeigen, die Si verwenden. Die vorliegende Erfindung betrifft besonders vertikale SiC-MOSFETs unter den oben angegebenen Vorrichtun gen.

Fig. 7 ist ein Querschnitt einer Einheitszelle eines vertikalen MOSFETs vom Planar-Typ, welches der am meisten verbreitete Typ von Leistungs- Halbleitervorrichtungen unter Verwendung von Si ist. Wenn eine Spannung an eine Gate-Elektrodenschicht 6 auf einem Gate-Isolationsfilm 5 angelegt wird, wird in einem Oberflächenabschnitt einer p-Basiszone 3 gleich unter der Gate- Elektrodenschicht 6 ein Kanal 10 induziert, und eine n-Source-Zone und eine n-Driftschicht 2 werden elektrisch kurzgeschlossen. Als Ergebnis kann ein Strom von einer Drain-Elektrode 8, die auf der Rückfläche eines n⁺-Silicium- Substrats 1 unter der n-Driftschicht 2 gebildet ist, zu einer auf der Oberfläche der n-Source-Zone 4 gebildeten Source-Elektrode fließen. Wenn die an die Gate-Elektrodenschicht 6 angelegte Spannung entfernt wird, werden die Drain-Elektrode 8 und Source-Elektrode 7 elektrisch voneinander getrennt. So arbeitet der vertikale MOSFET der Fig. 7 als ein Schalter, in dem Spannung an die Gate-Elektrodenschicht 6 angelegt und davon entfernt wird.

Die Fig. 9(a) bis 9(f) sind Querschnittansichten, welche den Verfahrens gang bei der Herstellung der oben beschriebenen Struktur zeigen. Das in die sen Figuren gezeigte Verfahren ist nur ein Teil des Gesamtverfahrens zur Her stellung der Halbleitervorrichtung, besonders des Verfahrens zur Bildung von Übergängen, das die vorliegende Erfindung betrifft.

Anfangs wird die n-Driftschicht 2 mit hohem Widerstand epitaktisch auf das n⁺-Siliciumsubstrat 1 aufgewachsen und der Gate-Isolationsfilm 5 in Form eines Siliciumdioxidfilms (hiernach bezeichnet als SiO₂-Film) wird durch ther mische Oxidation auf der Oberfläche der n-Driftschicht 2 gebildet. Dann wird auf dem Gate-Isolationsfilm 5 eine polykristalline Siliciumschicht 6a abge schieden, wie in Fig. 9(a) gezeigt. Die polykristalline Siliciumschicht 6a wird dann durch Fotolithografie in einem bestimmten Muster gebildet, um die in Fig. 9(b) gezeigte Gate-Elektrodenschicht 6 zu liefern.

Anschließend werden p-Verunreinigungen wie Bor-Ionen 3a implantiert, wie in Fig. 9(c) gezeigt, und die implantierten Bor-Atome 3b werden aktiviert und durch Wärmebehandlung diffundiert, um die p-Basiszone 3 zu bilden, wie in Fig. 9(d) gezeigt. Weiter werden n-Verunreinigungen, wie Phosphor-Ionen 4a implantiert, wie in Fig. 9(e) gezeigt, und die implantierten Phosphor-Atome 4b werden aktiviert und durch Wärmebehandlung diffundiert, um die n-Source- Zone 4 zu bilden, wie in Fig. 9(f) gezeigt.

In den folgenden nicht gezeigten Schritten wird Phosphorglas durch CVD bei verringertem Druck abgeschieden, um einen Isolationsfilm zu liefern, und durch den Isolationsfilm wird eine Öffnung oder ein Fenster gebildet, so daß die Source-Elektrode 7 in Kontakt mit der n-Source-Zone 4 gebildet wird. Gleichzeitig wird eine Gate-Elektrode in Kontakt mit der Gate- Elektrodenschicht 6 gebildet und auf der Rückseite des n⁺-Siliciumsubstrats 1 eine Drainelektrode gebildet.

Bei dem oben beschriebenen Verfahren ist das wichtigste wie folgt:
Im Verfahren des Implantierens der p-Bor-Ionen 3a und n-Phosphor-Ionen 4a dient die im vorangehenden Schritt gebildete Gate-Elektrodenschicht 6 als Maske während der Ionenimplantierung und beide Typen von Ionen werden in die n-Driftschicht 2 unter Verwendung der gleichen Maske eingeführt und dann thermisch diffundiert. Die so gebildete Struktur wird als Doppel- Diffusion MOS (D-MOS)-Struktur bezeichnet. Auf diese Weise kann die Länge der Kanalzone 10, welche die Eigenschaften des MOSFETs stark beeinflußt, mit erheblicher Genauigkeit gesteuert werden, um so eine hohe Ausbeute bei der Herstellung des MOSFETs zu gewährleisten.

Das oben beschriebene Verfahren ist besonders weitgehend verwendet wor den, um MOSFETs unter Verwendung von Si als ein Halbleitermaterial herzu stellen, kann jedoch nicht angewandt werden, wenn ein MOSFET unter Ver wendung von SiC hergestellt wird. Das liegt daran, daß SiC kaum fähig ist, durch Ionenimplantierung eingeführte Verunreinigungen zu aktivieren, und um diese Fähigkeit zu verbessern, muß die Ionenimplantierung bei 1000°C oder höher und die Wärmeaktivierung bei 1600°C oder höher erfolgen. Außerdem diffundieren die durch Ionenimplantierung eingeführten Verunreinigungen kaum in das SiC-Substrat.

Während ein SiO₂-Film normalerweise als ein Gate-Isolationsfilm und polykri stallines Silicium als eine Gate-Elektrode verwendet wird, erweicht der SiO₂- Film bei 1300°C oder höher, und polykristallines Silicium hat einen Schmelz punkt von 1412°C. Dementsprechend kann die Wärmebehandlung bei so ho hen Temperaturen wie oben angegeben nicht nach Bildung des Gate- Isolationsfilms 5 und der Gate-Elektrode 6 vorgenommen werden, wie im Ver fahren der Fig. 9(a) bis 9(f).

Im Hinblick auf das obige Problem sind Graben-MOSFETS vorgeschlagen wor den, welche SiC-Substrate verwenden. Fig. 10 ist ein Querschnitt einer Ein heits-Zelle eines bekannten Beispiels eines Graben-MOSFETS.

In der in Fig. 10 gezeigten Struktur wird eine p-Basisschicht 13 durch epitakti sches Aufwachsen statt durch Eindiffundieren von Verunreinigungen gebildet.

Nachdem eine n-Source-Zone 14 beispielsweise durch Implantieren von Phos phorionen gebildet wurde, wird ein Graben 19 gebildet, der sich von der Oberfläche der n-Source-Zone 14 hinunter bis zu einer n-Driftschicht 12 er streckt. Auf der inneren Wand des Grabens 19 wird ein Gate-Isolationsfilm 15 gebildet, und eine Gate-Elektrodenschicht 16 wird gebildet, um den Innen raum des Grabens 19 auszufüllen. Die so aufgebaute Struktur kann auch mit Vorteil als eine Si-Vorrichtung verwendet werden. Das liegt daran, daß in die ser Struktur Kanalzonen 20 in der vertikalen Richtung gebildet werden, so daß Einheitszellen mit hohem Flächen-Wirkungsgrad eng beieinander ange ordnet werden können und die erhaltene Vorrichtung aufgrund ihrer Geome trie verbesserte Eigenschaften zeigt.

Wenn jedoch die obige Struktur in SiC-Vorrichtungen verwendet wird, ent steht ein anderes Problem wie folgt: Die Grenzbedingungen der elektrischen Feldstärke an der Grenzfläche zwischen dem Halbleiter und dem Gate- Isolatorfilm beim Anlegen von Spannung wird wiedergegeben durch:

εiEi = εsEs (1)

worin, jeweils dielektrische Konstanten des Gate-Isolatorfilms und des Halblei ters sind und Ei, Es jeweils die elektrischen Feldstärken des Gate-Isolatorfilms und Halbleiters sind. Dementsprechend wird das elektrische Feld des Gate- Isolatorfilms durch die folgende Gleichung wiedergegeben.

Da εs von Si gleich 11,7 und εi von SiO₂ 3,8 ist, wird ein etwa 3-fach höhe res elektrisches Feld als im Fall des Si-Substrats an den Gate-Isolatorfilm an gelegt, selbst im Fall, wo an das Si-Substrat eine elektrische Durchschlags spannung angelegt wird. Dieses elektrische Feld ist äquivalent zu etwa 30% des elektrischen Durchschlagsfeldes des Gate-Isolatorfilms. Andererseits ist εs von SiC 10,2, was nicht so verschieden von dem des Si ist, jedoch ist das elektrische Feld beim Durchschlag um etwa eine Größenordnung höher als das von Si, wie oben erwähnt. In der SiC-Vorrichtung wird daher ein 10-fach höheres elektrisches Feld als im Fall der Si-Vorrichtung an dem Gate- Isolatorfilm angelegt.

Weiterhin enthält die Grabenstruktur wie in Fig. 10 gezeigt Eckabschnitte 15a. Das Vorhandensein der Eckabschnitte 15a verhindert, daß die SiC- Vorrichtung von ihrem hohen elektrischen Feld beim Durchschlag profitiert, da ein elektrisches Feld an diesem Eckabschnitt konzentriert ist. Wenn nämlich die an die Vorrichtung angelegte Spannung gesteigert wird, erreicht der Gate- Isolatorfilm den Durchschlag des elektrischen Feldes bevor der Halbleiter sei nen Durchschlag des elektrischen Feldes erreicht und verursacht so den Durchschlag der Vorrichtung.

Kürzlich haben Shenoy, J.N. et al. auf der 54^th Device Research Conference, Santa Barbara (1996) über einen Prototyp eines vertikalen SiC-MOSFETs mit einer hohen Stehspannung berichtet. Fig. 11 ist ein Querschnitt, der einen Teil des vertikalen SiC-MOSFETs zeigt. Der Bericht stellt fest, daß diese Halblei tervorrichtung durch doppelte Ionen-Implantierung herstellt wird, obgleich keine Beschreibung von Einzelheiten der Herstellungsmethode gegeben wird. In Fig. 11 werden die p-Basiszone 23 und n-Sourcezone 24 gebildet, indem man bei der Ionenimplanierung höhere Beschleunigungsspannung anlegt, um jeweils Verunreinigungen bis in eine große Tiefe einzuführen, um so das oben erwähnte Problem der Diffusion von Verunreinigungen zu lösen. Dieser verti kale SiC-MOSFET hat die Form einer planaren Struktur und weist daher nicht das oben beschriebene Problem der Stehspannung des Oxidfilms in der Gra benstruktur auf.

Die oben beschriebene doppelte Ionenimplantierungsmethode hat jedoch das folgende Problem. Die Ionenimplantierung (oder der Grad der Einführung von Ionen) ist sehr verschieden in verschiedenen Richtungen, während die Diffu sion von Verunreinigungen im wesentlichen in allen Richtungen in gleicher Weise erfolgt. Wenn daher Ionen in einer ausgewählten Zone des Substrats unter Verwendung einer Maske implantiert werden, ist die Menge der seitlich von der Kante der Maske eingeführten Verunreinigungen verringert. So ist in Fig. 11 die seitliche Abmessung der p-Basiszone 23, d. h. die Länge der Kanal zone 30 im Verhältnis zur Dicke der Zone 23 in der Tiefenrichtung verringert. Wenn die Länge der Kanalzone 30 so verringert ist, steigt die Wahrscheinlich keit eines Durchschlags, und die Stehspannung kann nicht erhöht werden.

Zusammenfassende Beschreibung der Erfindung

Zur Lösung der obigen Probleme schafft die vorliegende Erfindung einen verti kalen Siliciumcarbid-MOSFET mit folgendem Aufbau: Ein Siliciumcarbid- Substrat von einem ersten Leitfähigkeitstyp, eine darauf gebildete Driftschicht vom ersten Leitfähigkeitstyp, eine Basiszone von einem zweiten Leitfähig keitstyp, die in einem ausgewählten Bereich einer Oberflächenschicht der Driftschicht vom ersten Leitfähigkeitstyp gebildet ist; eine Source-Zone vom ersten Leitfähigkeitstyp, die in einem ausgewählten Bereich der Basiszone vom zweiten Leitfähigkeitstyp gebildet ist; eine Gate-Elektrodenschicht, die auf einem Gate-Isolatorfilm über wenigstens einem Teil eines exponierten Oberflächenbereichs der Basiszone vom zweiten Leitfähigkeitstyp gebildet ist, der zwischen der Source-Zone vom ersten Leitfähigkeitstyp und der Drift schicht vom ersten Leitfähigkeitstyp liegt; eine in Kontakt mit Oberflächen der Source-Zone vom ersten Leitfähigkeitstyp und der Basiszone vom zweiten Leitfähigkeitstyp gebildete Source-Elektrode; und eine auf einer rückseitigen Fläche des Siliciumcarbidsubstrats gebildeten Drain-Elektrode, wobei die Io nenimplantierung von Verunreinigungen des ersten Leitfähigkeitstyps zur Bil dung der Source-Zone des ersten Leitfähigkeitstyps unter Verwendung einer ersten Maske und eine Ionenimplantierung von Verunreinigungen des zweiten Leitfähigkeitstyps zur Bildung der Basiszone vom zweiten Leitfähigkeitstyp unter Verwendung einer zweiten Maske, die eine größere Breite als die erste Maske hat, durchgeführt wird.

Im oben beschriebenen vertikalen MOSFET können die Länge der Kanalzone und die Dicke der Basiszone vom zweiten Leitfähigkeitstyp unabhängig auf die gewünschten Werte gesteuert werden.

Im einzelnen ist die Breite des exponierten Oberflächenbereichs der Basiszone vom zweiten Leitfähigkeitstyp, der zwischen der Source-Zone vom ersten Leitfähigkeitstyp und der Driftschicht vom ersten Leitfähigkeitstyp liegt, vor zugsweise größer als die Abmessung der Basiszone vom zweiten Leitfähig keitstyp gemessen in einer Dickenrichtung der Driftschicht vom ersten Leitfä higkeitstyp. Bei dieser Anordnung kann ein Durchschlag in der Kanalzone ver hindert werden und die Stehspannung des so aufgebauten MOSFETs kann erhöht werden.

In einer Form des erfindungsgemäßen vertikalen MOSFETs wie oben be schrieben steht ein Teil von wenigstens der Basiszone vom zweiten Leitfähig keitstyp von einer Oberfläche der Source-Zone des ersten Leitfähigkeitstyps vor. Bei dieser Anordnung kann die Breite der Basiszone des zweiten Leitfä higkeitstyps zwischen dem exponierten Oberflächenbereich der Driftschicht vom ersten Leitfähigkeitstyp und der Source-Zone des ersten Leitfähig keitstyps auf einen genügend großen Wert eingestellt werden.

Die Erfindung stellt auch ein Verfahren zur Herstellung des oben beschriebe nen vertikalen Siliciumcarbid-MOSFETS bereit, wobei Ionen in ausgewählte Zonen der Driftschicht vom ersten Leitfähigkeitstyp implantiert werden unter Verwendung von je verschiedenen Masken zur Bildung der Basiszone vom zweiten Leitfähigkeitstyp und der Source-Zone vom ersten Leitfähigkeitstyp und der Gate-Isolatorfilm nach Entfernung der Masken und Durchführung ei ner Wärmebehandlung gebildet wird. Gemäß dem obigen Verfahren werden der Gate-Isolatorfilm und die Gate-Elektrodenschicht nach der Ionenimplantie rung und Aktivierung der implantierten Ionen gebildet, wodurch ein vertikaler MOSFET vom planaren Typ hergestellt werden kann.

Beim erfindungsgemäßen Verfahren wird die Ionenimplantierung von Verun reinigungen des zweiten Leitfähigkeitstyps zur Bildung der Basiszone vom zweiten Leitfähigkeitstyp vorzugsweise mehrfach bei veränderter Beschleuni gerspannung durchgeführt. In diesem Fall kann die Dicke der Basiszone vom zweiten Leitfähigkeitstyp nach Wunsch vergrößert werden.

Bei dem oben beschriebenen Verfahren kann die erste Maske, die während der Ionenimplantierung der Verunreinigungen des ersten Leitfähigkeitstyps zur Bildung der Source-Zone vom ersten Leitfähigkeitstyp verwendet wird, aus der zweiten Maske, die während der Ionenimplantierung der Verunreinigungen vom zweiten Leitfähigkeitstyp zur Bildung der Basiszone vom zweiten Leitfä higkeitstyp verwendet wird, und einem auf den Seitenflächen der ersten Mas ke gebildeten Abstandsteil bestehen. In diesem Fall kann die Länge der Kanal zone auf einen gewünschten Wert eingestellt werden, indem man die Breite des Abstandsteils geeignet wählt, und daher kann die Vorrichtung leicht frei er entworfen werden.

Die Erfindung stellt auch ein anderes Verfahren zur Bildung eines vertikalen Siliciumcarbid-MOSFETS bereit, welches folgende Schritte einschließt: Auf einem Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp wird eine er ste, Siliciumcarbid enthaltende Driftschicht vom ersten Leitfähigkeitstyp ge bildet; ein Teil der Driftschicht vom ersten Leitfähigkeitstyp wird mit einer Maske abgedeckt, und die Driftschicht vom ersten Leitfähigkeitstyp wird bis zu einer bestimmten Tiefe geätzt, um einen vorstehenden Abschnitt zu bilden; in einem ausgewählten Bereich der Driftschicht des ersten Leitfähigkeitstyps werden Ionen zur Ausbildung einer Basiszone von einem zweiten Leitfähig keitstyp implantiert; auf Seitenflächen des vorstehenden Abschnitts, der als Ergebnis der Ätzung der Driftschicht vom ersten Leitfähigkeitstyp gebildet wurde, wird ein Abstandsteil gebildet; in einem ausgewählten Bereich der Ba siszone vom zweiten Leitfähigkeitstyp werden Ionen implantiert, um eine Source-Zone vom ersten Leitfähigkeitstyp zu bilden, und die Höhe des vorste henden Teils der Driftschicht des ersten Leitfähigkeitstyps wird verringert, um eine flache Fläche zu erhalten.

Gemäß dem oben beschriebenen Verfahren dient der vorstehende Teil der Driftschicht vom ersten Leitfähigkeitstyp als eine Maske und beseitigt so die Notwendigkeit, eine dicke Maske aus einem anderen Material zu formen, das ausgewählt wird, um eine Ionenimplantation von Verunreinigungen mit höhe rer Beschleunigungsspannung zu gestatten.

Die Erfindung liefert ferner einen vertikalen Siliciumcarbid-MOSFET, der fol gende Merkmale aufweist: Ein Siliciumcarbidsubstrat von einem ersten Leitfä higkeitstyp; eine Siliciumcarbid enthaltende Driftschicht vom ersten Leitfähig keitstyp, die auf dem Siliciumcarbidsubstrat vom ersten Leitfähigkeitstyp ge bildet ist; eine Basisschicht von einem zweiten Leitfähigkeitstyp, die auf der Driftschicht vom ersten Leitfähigkeitstyp gebildet ist; eine Source-Zone vom ersten Leitfähigkeitstyp, die in einem ausgewählten Bereich einer Oberflä chenschicht der Basisschicht vom zweiten Leitfähigkeitstyp geformt ist; eine Wannenzone (well region) vom ersten Leitfähigkeitstyp, die durch die Basis schicht vom zweiten Leitfähigkeitstyp hindurch geformt wird, so daß sich von einer Oberfläche der Basisschicht zur Driftschicht des ersten Leitfähig keitstyps erstreckt; eine Gate-Elektrodenschicht, die auf einem Gate- Isolatorfilm über wenigstens einem Teil eines exponierten Oberflächenab schnitts der Basisschicht vom zweiten Leitfähigkeitstyp gebildet ist, der zwi schen der Source-Zone vom ersten Leitfähigkeitstyp und der Wannenzone vom ersten Leitfähigkeitstyp liegt; eine Source-Elektrode, die in Kontakt mit Oberflächen der Source-Zone des ersten Leitfähigkeitstyps und der Basis schicht vom zweiten Leitfähigkeitstyp geformt ist; und eine auf einer Rücksei te des Siliciumcarbidsubstrats gebildete Drainelektrode. Bei dieser Anordnung brauchen keine Ionen der Verunreinigungen vom zweiten Leitfähigkeitstyp implantiert zu werden, um die Basisschicht des zweiten Leitfähigkeitstyps zu bilden, und daher kann der MOSFET leichter hergestellt werden.

In dem oben beschriebenen vertikalen MOSFET kann der erste Leitfähig keitstyp n-Typ und der zweite Leitfähigkeitstyp p-Typ sein. In diesem Fall kann der vertikale MOSFET leicht hergestellt werden, da die Basisschicht vom zweiten Leitfähigkeitstyp durch epitaktisches Wachstum gebildet wird, ohne daß Ionenimplantation von p-Typ Verunreinigungen erforderlich ist, die schwierig zu aktivieren sind.

Die Erfindung liefert auch ein Verfahren zur Herstellung des vertikalen Silici umcarbid-MOSFETS wie gerade beschrieben, welches folgende Schritte um faßt: Es wird auf einem Siliciumcarbidsubstrat von einem ersten Leitfähig keitstyp eine Siliciumcarbid enthaltende Driftschicht des ersten Leitfähig keitstyps und eine Basisschicht von einem zweiten Leitfähigkeitstyp epitak tisch aufgewachsen, um ein Substrat zu liefern; auf einer Oberfläche der Ba sisschicht vom zweiten Leitfähigkeitstyp wird eine erste Maske gebildet; auf der Oberfläche der Basiszone wird eine die erste Maske überlappende zweite Maske geformt; in einem ausgewählten Bereich einer Oberflächenschicht der Basisschicht vom zweiten Leitfähigkeitstyp werden Ionen implantiert, um eine Source-Zone vom ersten Leitfähigkeitstyp zu bilden, wobei die erste Maske und die zweite Maske verwendet werden; auf der Oberfläche der Basisschicht vom zweiten Leitfähigkeitstyp wird eine dritte Maske geformt, so daß die drit te Maske die erste Maske überlappt; in einem ausgewählten Bereich der Ober flächenschicht der Basisschicht vom zweiten Leitfähigkeitstyp werden Ionen implantiert, um eine Wannenzone vom ersten Leitfähigkeitstyp zu bilden, wo bei die erste und dritte Maske verwendet werden, so daß die Wannenzone sich von der Oberfläche der Basisschicht des zweiten Leitfähigkeitstyps durch die Basisschicht zur Driftschicht des ersten Leitfähigkeitstyp erstreckt.

Beschreibung der Figuren und Ausführungsformen

Die Erfindung wird mit weiteren Einzelheiten beschrieben mit Bezug auf be vorzugte Ausführungsformen und die beigefügten Zeichnungen. Hierin zeigen:

Fig. 1 einen Querschnitt eines vertikalen Siliciumcarbid-MOSFETS gemäß einer ersten Ausführungsform der Erfindung;

Fig. 2(a) bis Fig. 2(f) Querschnitte von Verfahrensschritten in einem Ver fahren zur Herstellung des vertikalen Siliciumcarbid-MOSFETS der ersten Aus führungsform der Erfindung;

Fig. 3(a) bis Fig. 3(g) Querschnitte von Verfahrensschritten in einem Ver fahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs gemäß der zweiten Ausführungsform der Erfindung;

Fig. 4(a) bis Fig. 4(f) Querschnitte von Verfahrensschritten in einem Ver fahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs gemäß der dritten Ausführungsform der Erfindung;

Fig. 5(a) bis Fig. 5(d) Querschnitte von Verfahrensschritten, die auf den Schritt der Fig. 4(f) folgen;

Fig. 6 einen Querschnitt eines vertikalen Siliciumcarbid-MOSFETs ge mäß der vierten Ausführungsform der Erfindung;

Fig. 7 einen Querschnitt eines bekannten vertikalen MOSFETs mit Silici umsubstrat;

Fig. 8(a) bis Fig. 8(g) Querschnitte von Verfahrensschritten in einem Ver fahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs gemäß der vierten Ausführungsform der Erfindung;

Fig. 9(a) bis Fig. 9(f) Querschnitte von Verfahrensschritten zur Herstellung des vertikalen Siliciumcarbid-MOSFETs der Fig. 7;

Fig. 10 einen Querschnitt eines Siliciumcarbid-MOSFETs vom Graben- Typ; und

Fig. 11 einen Querschnitt eines bekannten Siliciumcarbid-MOSFETs vom planaren Typ.

Im folgenden werden einige Ausführungsformen der Erfindung im einzelnen beschrieben. Es sei jedoch bemerkt, daß Verfahrensschritte, die ähnlich denen des bekannten Verfahrens der Fig. 9 sind, und solche die keine Beziehung zur Erfindung haben, nicht im einzelnen beschrieben werden.

Erste Ausführungsform

Fig. 1 ist ein Querschnitt, der einen gemäß der ersten Ausführungsform der Erfindung aufgebauten Siliciumcarbid-MOSFET zeigt.

Die Grundstruktur dieser Ausführungsform ist im wesentlichen identisch mit der des MOSFETs vom Planar-Typ der Fig. 11. Genauer ist eine n-Driftschicht 32 durch epitaktisches Aufwachsen auf einem n⁺-Siliciumcarbidsubstrat 31 abgeschieden, und eine p-Basiszone 33 ist in einer Oberflächenschicht der n- Driftschicht 32 durch Implantieren von Bor-Ionen gebildet, während eine n- Source-Zone 34 innerhalb der p-Basiszone 33 durch Implantieren von Phos phor-Ionen gebildet ist. Eine aus polykristallinem Silicium bestehende Gate- Elektrodenschicht 36 wird auf einem Gate-Isolatorfilm 35 über exponierten Oberflächenbereichen der p-Basiszonen 33 und der n-Driftschicht 32 gebildet, die zwischen zwei n-Source-Zonen 34 liegen. Eine Source-Elektrode 37 wird in Kontakt mit sowohl der n-Source-Zone 34 als auch der p-Basiszone 33 ge bildet, und eine Drainelektrode 38 wird in Kontakt mit der rückseitigen Fläche des n⁺-Siliciumcarbid-Substrats gebildet.

Der Siliciumcarbid-MOSFET der Fig. 1 unterscheidet sich vom Planar-Typ MOSFET der Fig. 11 darin, daß die n-Source-Zone 34 und p-Basiszone 33 nicht unter Verwendung der gleichen Maske in jeweils ausgewählten Berei chen gebildet sind. Besonders hat ein Muster einer Maske, die zum Bilden der p-Basiszone 33 verwendet wird, eine kleinere Breite als das Muster einer Maske, die zum Bilden der n-Source-Zone 34 verwendet wird. Infolgedessen wird die Länge einer Kanalzone 40, das ist ein exponierter Oberflächenbereich der p-Basiszone 33, der zwischen der n-Source-Zone 34 und der n- Driftschicht 32 liegt, größer als der des MOSFETs, in welchem die Zonen 33, 34 durch Ionenimplantierung unter Verwendung der gleichen Maske gebildet wurden.

Fig. 2(a) bis Fig. 2(f) sind Querschnitte, welche das Verfahren der Herstellung des Siliciumcarbid-MOSFET der in Fig. 1 gezeigten ersten Ausführungsform darstellen, besonders das Verfahren zur Bildung der Übergangsstruktur, wie in den Fig. 9(a) bis 9(f).

Zu Anfang wird die n-Driftschicht 32 durch epitaktisches Aufwachsen auf das n⁺-Siliciumcarbidsubstrat 31 laminiert, und auf der n-Driftschicht 32 wird eine polykristalline Siliciumschicht 36a durch CVD bei verringertem Druck abge schieden und durch Fotolithografie zu einem bestimmten Muster geformt, um eine Maske für Ionenimplantierung zu liefern, wie in Fig. 2(a) gezeigt. Die Dicke der polykristallinen Siliciumschicht 36a beträgt 5 µm. Die Maske muß aus einem Material, wie polykristallinem Silicium gebildet werden, welches hohen Temperaturen während der Ionenimplantierung widerstehen kann.

Unter Verwendung der Maske wie oben beschrieben werden Phosphorionen implantiert, um die n-Source-Zone zu bilden. Die Implantierungsbedingungen sind wie folgt: Die Beschleunigungs-Spannungen sind 20 keV und 140 keV, die Dosismenge ist 3 × 10¹⁵cm^-2 und die Implantierungstemperatur ist 1000°C.

Dann wird eine polykristalline Siliciumschicht 36b in einem anderen Muster wiederum durch Fotolithografie gebildet, und Bor-Ionen 33a werden implan tiert, um die p-Basiszone zu bilden, wie in Fig. 2(c) gezeigt. Die Implantie rungsbedingungen sind wie folgt: Die Beschleunigungsspannungen sind 40 keV, 120 keV, 400 keV und 1 MeV, die Dosismenge ist 3 × 10¹³cm^-2 und die Implantierungstemperatur ist 1000°C.

Nach Entfernen der polykristallinen Siliciumschicht 36b als ein Maskierungs material durch trockenes Ätzen unter Verwendung eines Gasgemisches von Kohlenstofftetrafluorid (CF₄) und Sauerstoff (O₂) wird die Wärmebehandlung zwei Stunden lang bei 1600°C durchgeführt, um die so implantierten Verun reinigungen zu aktivieren und die p-Basiszone 33 und n-Source-Zone 34 zu bilden, wie in Fig. 2(d) gezeigt. Obgleich unter normalen Bedingungen eine Diffusion der Verunreinigungen in das SiC-Substrat kaum erfolgt, werden die Verunreinigungen in diesem Fall wegen der hohen Beschleunigungsspannun gen aktiviert und diffundiert, so daß die Übergangstiefe der p-Basiszone 33 etwa 2 µm ist und die Übergangstiefe der n-Source-Zone 34 etwa 0,2 µm ist.

Anschließend wird der Gate-Isolatorfilm 35a mit eine Dicke von 50 nm gebil det, indem man eine thermische Oxidation zwei Stunden lang bei 1200°C durchführt, und eine etwa 1 µm dicke polykristalline Siliciumschicht 36c, wel che die Gate-Elektrodenschicht liefert, wird auf dem Gate-Isolatorfilm 35a durch CVD bei verringertem Druck abgeschieden, wie in Fig. 2(e) gezeigt. Die polykristalline Siliciumschicht 36c wird dann in einem gegebenen Muster durch Fotolithografie gebildet, um so die Gate-Elektrodenschicht 36 zu liefern, wie in Fig. 2(f) gezeigt.

Nach Abdecken der Gate-Elektrodenschicht 36 mit einem isolierenden Schutz film wie Phosphorglas, wird durch den isolierenden Schutzfilm eine Öffnung gebildet und eine Aluminiumlegierung aus der Dampfphase abgeschieden und mit einem Muster versehen, um die Source-Elektrode und Gate-Elektrode zu bilden (nicht gezeigt). In der Zwischenzeit wird die Drain-Elektrode auf der rückseitigen Fläche des n⁺-Siliciumcarbidsubstrats gebildet. So wird das Ver fahren zur Herstellung des vertikalen MOSFETs zu Ende geführt.

Mit Bezug wiederum auf Fig. 1, welche den Siliciumcarbid-MOSFET zeigt: An die auf der Gate-Isolatorschicht 35 liegende Gate-Elektrode 36 wird eine Spannung angelegt, so daß ein Kanal 40 in einem Oberflächenabschnitt der p- Basisregion 33 induziert wird, und die n-Source-Zone 34 und n-Driftschicht 32 werden elektrisch kurzgeschlossen. Als Ergebnis fließt ein Strom von der Drain-Elektrode 38 zur Source-Elektrode 37 in ähnlicher Weise wie der be kannte MOSFET der Fig. 11 arbeitet.

Der vertikale Siliciumcarbid-MOSFET der ersten Ausführungsform ist dadurch gekennzeichnet, daß die Tiefe der p-Basiszone 33 nach Wunsch auf entweder einen großen oder kleinen Wert eingestellt werden kann und damit größere Freiheit für den Entwurf der Übergangsstruktur besteht. Beispielsweise wird die Länge der Kanalzone 0,3 µm, wenn die p-Basiszone und die n-Source- Zone durch Ionenimplantieren unter Verwendung der gleichen Maske im be kannten Verfahren gebildet werden. In der vorliegenden Ausführungsform werden dagegen verschiedene Masken zur Bildung dieser Zonen verwendet, so daß die Kanallänge gleich etwa 1,0 µm wird. Die erhaltene Halbleitervor richtung hat eine hohe Stehspannung von etwa 1000 V und ein Durchschlag bei der Kanalzone dieser Vorrichtung kann mit Vorteil vermieden werden.

Ferner ist der durch das oben beschriebene Verfahren gebildete Siliciumcar bid-MOSFET vom planaren Typ und daher frei vom oben beschriebenen Pro blem, das beim bekannten Siliciumcarbid-MOSFET vom Grabentyp auftritt, nämlich das Problem von zu hohem elektrischem Feld, das an den Gate- Isolatorfilm angelegt wird. So ist die nach dem Verfahren der vorliegenden Ausführungsform hergestellte Vorrichtung weniger anfällig für Durchschlag.

Das Verfahren zur Herstellung des Siliciumcarbid-MOSFETs wie in den Fig. 2(a) bis 2(f) gezeigt unterscheidet sich von dem in den Fig. 9(a) bis 9(f) gezeigten darin, daß die Gate-Elektrodenschicht nicht in Selbstausrichtung mit der n-Sourceschicht oder p-Basiszone gebildet wird. Das verursacht keine Probleme bei der Herstellung von Hochspannungsvorrichtungen, welche keine Hochfrequenzarbeitsgänge erfordern. Das Verfahren der vorliegenden Ausfüh rungsform ist dadurch vorteilhaft, daß die n-Source-Zone und p-Basiszone mit größerer Freiheit entworfen werden können und daß die Länge der Kanalzone mit hoher Genauigkeit gesteuert wird, was stabile Charakteristika und eine hohe Ausbeute gewährleistet.

Da die zur Implantierung von Bor-Ionen verwendete Maske kleiner ist als die zur Implantierung von Phosphor-Ionen verwendete Maske, ist nur eine Bildung des Maskenmaterials erforderlich, wenn Phosphor-Ionen früher als Bor-Ionen implantiert werden, wie in der vorliegenden Ausführungsform. Wenn das Maskenmaterial zweimal gebildet wird, können die Bor-Ionen zur Bildung der p-Basiszone zuerst implantiert werden, gefolgt von Ionenimplantierung zur Bildung der n-Source-Zone.

Zweite Ausführungsform

Die Fig. 3(a) bis 3(g) sind Querschnittsansichten, welche Verfahrens schritte in einem anderen Verfahren zur Herstellung eines erfindungsgemäßen vertikalen Siliciumcarbid-MOSFETs zeigen. Das Verfahren wird im folgenden Schritt für Schritt beschrieben.

Zu Anfang wird eine n-Driftschicht 42 auf einem Siliciumcarbidsubstrat 41 durch epitaktisches Aufwachsen laminiert und eine polykristalline Silicium schicht 46a auf der Oberfläche der n-Driftschicht 42 durch CVD bei verringer tem Druck abgeschieden und durch Fotolithografie mit einem Muster verse hen, um eine Maske für Ionenimplantierung zu bilden, wie in Fig. 3(a) gezeigt. Die Dicke der polykristallinen Siliciumschicht 46a beträgt 5 µm.

Anschließend werden Bor-Ionen 43a implantiert, wie in Fig. 3(b) gezeigt. Die Implantierungsbedingungen sind wie folgt: Die Beschleunigungsspannungen sind 40 keV, 120 keV, 400 keV und 1 MeV, die Gesamt-Dosismenge ist 3 × 10³cm^-2 und die Implantierungstemperatur ist 1000°C. In Fig. 3(b) bezeichnet die Referenz 43b die so implantierten Bor-Atome.

Anschließend wird ein Siliciumdioxidfilm 45a durch CVD bei Normaldruck ab geschieden, wie in Fig. 3(c) gezeigt, und dieser Film 45a wird dann mit reakti ven Ionen geätzt unter Verwendung eines Gasgemisches von Kohlenstoff tetrafluorid und Wasserstoff. Als Ergebnis des Ätzens mit reaktiven Ionen, welches eine Art von anisotropem Ionenätzen ist, wird ein Abstandsteil 45b mit einer Dicke von etwa 0,5 µm auf Seitenflächen der durch die polykristalli ne Siliciumschicht 46a gebildeten Maske gebildet. Dann werden Phosphor- Ionen 44a implantiert, wobei dieser Abstandsteil 45b und die polykristalline Siliciumschicht 46a als eine Maske benutzt werden. Die Beschleunigungs spannungen sind 20 keV und 140 keV, und die Gesamtdosismenge sind 3 × 10¹⁵cm^-2. In Fig. 3(d) bezeichnet die Referenz 44b die so implantierten Phos phoratome.

Nachdem die polykristalline Siliciumschicht 46a und der Abstandsteil 45b als ein Maskierungsmaterial durch trockenes Ätzen unter Verwendung eines Gas gemisches von Kohlenstofftetrafluorid und Wasserstoff entfernt sind, wird eine Wärmebehandlung zwei Stunden lang bei 1600°C durchgeführt, um die Verunreinigungen zu aktivieren und die p-Basiszone 43 und n-Source-Zone 44 zu bilden, wie in Fig. 3(e) gezeigt. Die Tiefe des Übergangs zwischen der p- Basiszone 43 und der n-Driftschicht 42 beträgt etwa 2 µm und die Tiefe des Übergangs zwischen der n-Source-Zone 44 und der p-Basiszone 43 ist etwa 0,2 µm. Da der an den Seitenflächen der polykristallinen Siliciumschicht 46a gebildete Abstandsteil 45b Unterschiede in den Abmessungen der p- Basiszone 43 und der n-Source-Zone 44 bestimmt, kann die Länge der Kanal zone 40 mit hoher Genauigkeit gleichmäßig eingestellt werden, was stabile Charakteristika der erhaltenen Vorrichtung und eine höhere Ausbeute bei de ren Herstellung gewährleistet.

Das den obigen Schritten folgende Verfahren ist ähnlich dem der ersten Aus führungsform der Fig. 2, und zwar wird ein Gate-Oxidfilm 45c durch thermi sche Oxidation gebildet und auf diesem eine polykristalline Siliciumschicht 46b mit einer Dicke von etwa 1 µm durch CVD bei verringertem Druck abge schieden, wie in Fig. 3(f) gezeigt. Die polykristalline Siliciumschicht 46b wird dann durch Fotolithografie mit einem Muster versehen, um eine Gate- Elektrodenschicht 46 zu bilden, wie in Fig. 3(g) gezeigt.

Obgleich das Herstellungsverfahren des vertikalen Siliciumcarbid-MOSFETs gemäß der zweiten Ausführungsform etwas verschieden ist von dem der er sten Ausführungsform sind die erhaltene Struktur und die Arbeitsweise dieser Ausführungsform fast die gleichen wie die der ersten Ausführungsform.

Ähnlich wie bei der ersten Ausführungsform ist der nach dem Verfahren der zweiten Ausführungsform erzeugte vertikale Siliciumcarbid-MOSFET dadurch gekennzeichnet, daß die Tiefen der p-Basiszone 43 und n-Source-Zone 44 und die Länge der Kanalzone auf die gewünschten Werte eingestellt werden können, und die Übergangsstruktur kann mit größerer Freiheit entworfen werden. Beispielsweise ist die Länge der Kanalzone gleich etwa 0,3 µm, wenn die Ionen unter Verwendung der gleichen Maske zur Bildung der p-Basiszone und der n-Source-Zone implantiert werden, während die Länge der Kanalzone 40 gleich etwa 1,0 µm in der vorliegenden Ausführungsform ist, worin der Abstandsteil 45b verwendet wird, um einen Unterschied in der Tiefe zwi schen der p-Basiszone 43 und der n-Source-Zone 44 zu definieren. Bei der so vergrößerten Länge der Kanalzone erhält die resultierende Vorrichtung eine hohe Stehspannung von etwa 1000 V und Durchschlag in der Kanalzone der Vorrichtung kann vermieden werden.

Als ein alternatives Verfahren können zuerst Phosphor-Ionen implantiert wer den, um die n-Source-Zone 44 zu bilden, wobei die polykristalline Silicium schicht 46a und der Abstandsteil 45b als eine Maske verwendet werden, und nach Entfernung des Abstandsteils 45b können Bor-Ionen unter Verwendung nur der polykristallinen Siliciumschicht 46a als eine Maske implantiert werden, um die p-Basiszone 43 zu bilden.

Dritte Ausführungsform

Die Fig. 4(a) bis 4(f) und die Fig. 5(a) bis 5(d) sind Querschnittsansich ten, welche das Verfahren der Herstellung eines Siliciumcarbid-MOSFETs ge mäß der dritten Ausführungsform der Erfindung zeigen.

Zu Anfang wird eine n-Driftschicht 52 auf einem n⁺-Siliciumcarbidsubstrat 51 durch epitaktisches Aufwachsen laminiert und auf der Oberfläche der n- Driftschicht 52 wird ein Siliciumnitridfilm 56a durch Plasma-CVD abgeschie den und erhält durch Fotolithografie ein Muster, um eine Maske zum Ätzen zu bilden, wie in Fig. 4(a) gezeigt.

Unter Verwendung des Siliciumnitridfilms 56a als Maske wird die Oberflä chenschicht der Driftschicht bis auf eine Tiefe von etwa 5 µm geätzt durch reaktives Ionenätzen unter Verwendung eines Gasgemisches von Kohlenstoff tetrafluorid und Sauerstoff, um einen vorspringenden Abschnitt 52a zu bilden.

In dem in Fig. 4(c) gezeigten nächsten Schritt werden Bor-Ionen 53a implan tiert, wobei der mit Muster versehene Siliciumnitridfilm 56a auf dem vorsprin genden Bereich 52a verbleibt. Die Beschleunigungsspannungen und Dosis mengen können so eingestellt werden, daß sie im wesentlichen auf der glei chen Höhe sind wie diejenigen der ersten Ausführungsform. In Fig. 4(c) be zeichnet die Referenz 53b die so implantierten Bor-Atome. Einige Bor-Ionen 53a können in den vorspringenden Bereich 52a eingeführt werden. Dann wird nach dem Entfernen des Siliciumnitridfilms 56a ein Siliciumdioxidfilm 55a durch CVD bei Normaldruck abgeschieden, wie in Fig. 4(d) gezeigt.

Anschließend wird die Gesamtoberfläche des so abgeschiedenen Siliciumdi oxidfilms 55a einem Ätzen mit reaktiven Ionen unter Verwendung eines Gas gemisches von Kohlenstofftetrafluorid und Wasserstoff unterworfen, um ei nen 0,5 µm dicken Abstandsteil 55b auf Seitenflächen des vorspringenden Bereichs 52a zu bilden. Dann werden Phosphor-Ionen 54a implantiert, wobei der Abstandsteil 55b und der vorspringende Bereich 52a als eine Maske be nutzt werden, wie in Fig. 4(e) gezeigt. Die Beschleunigungsspannung und Do sismenge können so eingestellt werden, daß sie im wesentlichen die gleiche Höhe wie diejenigen der ersten Ausführungsform haben. In Fig. 4(e) bezeich net die Referenz 54b die so implantierten Phosphoratome. Einige Phosphor- Ionen können in die Oberflächenschicht des vorspringenden Bereichs 52a ein geführt werden.

Danach wird der Abstandsteil 55b entfernt und die Oberfläche mit einem Fo toresist 55c beschichtet, wie in Fig. 4(f) gezeigt, so daß ein Teil des Fotore sist 55c auf dem vorspringenden Bereich 52a eine verhältnismäßig geringe Dicke und der andere Bereich eine verhältnismäßig große Dicke hat.

Im nächsten Schritt wird ein reaktives Ionenätzen unter Verwendung eines Gasgemisches von Kohlenstofftetrafluorid und Sauerstoff unter solchen Ätz bedingungen durchgeführt, daß der Fotoresist 55c und der vorspringende Be reich 52a mit fast der gleichen Geschwindigkeit geätzt werden, um eine im wesentlichen flache Oberfläche zu liefern, wie in Fig. 5(a) gezeigt. Vorsprünge und Rücksprünge auf dieser Oberfläche werden so klein wie möglich gehal ten, beispielsweise in einem Bereich von 0,1 bis 0,2 µm eingestellt. Statt Ät zen kann diese flache Oberfläche durch mechanisches Schleifen gebildet wer den.

Im nächsten in Fig. 5(b) gezeigten Schritt wird der auf der Oberfläche verblie bene Fotoresist 55c entfernt und eine Wärmebehandlung zwei Stunden lang bei 1600°C durchgeführt. Das auf diesen Schritt folgende Verfahren ist ähn lich dem der ersten Ausführungsform, nämlich es wird durch thermische Oxi dation ein Gate-Oxidfilm 55d gebildet, und auf diesem wird durch CVD bei reduziertem Druck eine polykristalline Siliciumschicht 56b abgeschieden, wel sche eine Gate-Elektrodenschicht 56 liefert, wie in Fig. 5(c) gezeigt. Die Gate- Elektrodenschicht 56 wird dann in einem bestimmten Muster gebildet, wie in Fig. 5(d) gezeigt.

Ähnlich der ersten und zweiten Ausführungsform ist die dritte Ausführungs form dadurch gekennzeichnet, daß die Tiefen und anderen Abmessungen der p-Basiszone 53 und n-Source-Zone 54 auf gewünschte Werte frei eingestellt werden können, so daß die Übergangsstruktur mit größerer Freiheit entworfen werden kann.

Weiterhin ist die dritte Ausführungsform dadurch gekennzeichnet, daß die n- Driftschicht 52 selbst als eine Maske zur Bildung der p-Basiszone in einem ausgewählten Bereich des Substrats verwendet wird. In der ersten und zwei ten Ausführungsform ist es schwierig, ein geeignetes Material zur Verwen dung als ein Maskenmaterial zu finden, und Ionen können nicht so tief einge führt werden, daß sie durch das Maskenmaterial hindurchdringen. Wenn die n-Driftschicht 52 selbst als das Maskenmaterial verwendet wird, wie in der vorliegenden Ausführungsform, treten keine Probleme hinsichtlich Stabilität und Begrenzung der Dicke auf.

Vierte Ausführungsform

Fig. 6 ist eine Querschnittsansicht eines Siliciumcarbid-MOSFETs gemäß der vierten Ausführungsform der Erfindung.

In diesem Siliciumcarbid-MOSFET sind eine n-Driftschicht 62 und eine p- Basiszone 63 durch epitaktisches Aufwachsen auf ein n⁺-Substrat 61 lami niert, und eine n-Source-Zone 64 wird in einer Oberflächenschicht des Silici umcarbidsubstrats durch Implantieren von Phosphor-Ionen gebildet. In einem Teil der Oberflächenschicht des Substrats, wo die n-Source-Zone 64 nicht gebildet wird, wird eine n-Wannenzone 71 durch die p-Basisschicht 63 gebil det, um die n-Driftschicht 62 zu erreichen. Eine Gate-Elektrodenschicht 66 aus polykristallinem Silicium wird auf einem Gate-Isolatorfilm 65 über einer Oberfläche der p-Basisschicht 63 gebildet, die zwischen der n-Wannenzone 71 und einer n-Source-Zone 64 liegt. Weiter wird eine Source-Elektrode 67 in Kontakt mit Oberflächen sowohl der n-Source-Zone 64 als auch der p- Basisschicht 63 gebildet und eine Drainelektrode 68 wird im Kontakt mit der rückseitigen Oberfläche des n⁺-Substrats 61 gebildet.

Fig. 8(a) bis Fig. 8(g) sind Querschnittsansichten, welche das Verfahren der Herstellung des Siliciumcarbid-MOSFETs der vierten Ausführungsform zeigen.

Zu Anfang wird die n-Driftschicht 62, die eine Dicke von 10 µm hat, durch epitaktisches Aufwachsen auf das n⁺-Siliciumcarbidsubstrat 61 laminiert, und dann wird auf der n-Driftschicht 62 durch epitaktisches Aufwachsen die p- Basisschicht 63 mit einer Dicke von 2 µm gebildet, wie in Fig. 8(a) gezeigt. Im nächsten, in Fig. 8(b) gezeigten Schritt wird eine polykristalline Siliciumschicht mit einer Dicke von 4 µm auf der Oberfläche der p-Basisschicht 63 durch CVD bei verringertem Druck abgeschieden und dann mit einem Muster verse hen, um eine erste Maske 66a zu bilden. Diese Maske wird während der Io nenimplantierung benutzt, um sowohl die n-Source-Zone 64 als auch die n- Wannenzone 71 zu bilden, wie im folgenden beschrieben.

Während die Maske 66a auf der p-Basisschicht 63 verbleibt, wird ein Oxidfilm durch ein CVD-Verfahren auf dem Substrat abgeschieden und durch Fotoli thografie mit einem Muster versehen, um eine zweite Maske 65a zu bilden, und Phosphor-Ionen 64a werden in die p-Basisschicht 63 implantiert, um dann die n-Source-Zone 64 zu bilden, wie in Fig. 8(c) gezeigt. Da die Kante der Maske durch die der ersten Maske 66a definiert ist, kann das Muster der zweiten Maske 65a mit geringerer Genauigkeit gebildet werden. Die Bedin gungen der Ionenimplantierung können ähnlich denen sein, unter welchen die n-Source-Zone der ersten Ausführungsform gebildet wird. In Fig. 8 bezeichnet die Referenz 64b so implantierte Phosphor-Atome.

Nach dem Implantieren von Phosphor-Ionen wird die zweite Maske 65a ent fernt und polykristallines Silicium wiederum durch CVD bei verringertem Druck abgeschieden und durch Fotolithografie mit einem Muster versehen, um eine dritte Maske 66b zu bilden. Unter Verwendung der ersten Maske 66a und der dritten so gebildeten Maske 66b werden Phosphor-Ionen 71a in die p- Basisschicht 63 implantiert, wie in Fig. 8(d) gezeigt, um die n-Wannenzone 71 zu bilden, die sich durch die p-Basisschicht 63 erstreckt. Da die Kante der erhaltenen Maske durch die der ersten Maske 66a definiert ist, kann die dritte Maske 66b mit einer geringeren Genauigkeit gebildet werden. Die Bedingun gen der Ionen-Implantierung sind wie folgt: Die Beschleunigungsspannungen sind 40 keV, 120 keV, 400 keV und 1 MeV. Die Gesamtdosismenge ist 3 × 10¹³cm^-2 und die Implantierungstemperatur ist 1000°C. In Fig. 8(d) bezeichnet die Referenz 71b so implantierte Phosphoratome.

Nach Entfernen der ersten und dritten Maske 66a und 66b durch trockenes Ätzen unter Verwendung eines Gasgemisches von Kohlenstofftetrafluorid (CF₄) und Sauerstoff (O₂) wird eine Wärmebehandlung zwei Stunden lang bei 1600°C durchgeführt, um die Verunreinigungen zu aktivieren und so die n- Source-Zone 64 und n-Wannenzone 71 zu bilden, wie in Fig. 8(e) gezeigt. Die Tiefe des Übergangs zwischen der p-Basisschicht 63 und der n-Source-Zone 64 beträgt etwa 0,2 µm.

Danach wird der Gate-Isolatorfilm 65 mit einer Dicke von 60 nm durch ther mische Oxidation gebildet und auf dem Gate-Isolatorfilm 65 wird eine polykri stalline Siliciumschicht 66c durch CVD bei verringertem Druck abgeschieden und durch Fotolithografie mit einem Muster versehen, um die Gate- Elektrodenschicht 66 zu bilden, wie in Fig. 8(f) und (g) gezeigt.

Im nächsten nicht gezeigten Schritt wird Phosphorglas durch CVD bei verrin gertem Druck abgeschieden, um einen Isolatorfilm zu bilden, und eine Öff nung wird durch den Isolatorfilm gebildet, so daß die Source-Elektrode 67 in Kontakt mit der n-Source-Zone 64 gebildet wird. Gleichzeitig wird eine Gate- Elektrode in Kontakt mit der Gate-Elektrodenschicht 66 gebildet, und die Drain-Elektrode 68 wird auf der rückseitigen Fläche des n⁺- Siliciumcarbidsubstrats 61 gebildet.

Im Siliciumcarbid-MOSFET der vierten Ausführungsform kann die Breite der p- Basisschicht, die zwischen der n-Source-Zone 64 und der n-Wannenzone 71 liegt, mit hoher Genauigkeit gleichmäßig auf einen gewünschten Wert einge stellt werden, indem die Breite der ersten Maske 66a geeignet eingestellt wird. So wird das oben beschriebene Verfahren mit Vorteil verwendet, um einen Hochspannungs-Siliciumcarbid-MOSFET herzustellen, worin die Diffusi on von Verunreinigungen weniger wahrscheinlich ist im Vergleich mit dem bekannten Verfahren, worin die n-Source-Zone und p-Basiszone durch Selbst ausrichtung unter Verwendung der Kante der gleichen Maske gebildet wer den.

Der Siliciumcarbid-MOSFET der in Fig. 6 gezeigten vierten Ausführungsform unterscheidet sich von dem der in Fig. 1 gezeigten ersten Ausführungsform darin, daß die p-Basisschicht 63 durch epitaktisches Aufwachsen gebildet ist und daß sich die n-Wannenzone 71, die sich durch die p-Basisschicht 63 er streckt, durch Ionenimplantierung gebildet ist. Dieses Verfahren erfordert kein Implantieren von Ionen als p-Typ-Verunreinigungen, die normalerweise im SiC-Substrat nur schwierig zu implantieren und aktivieren sind, und daher kann der Siliciumcarbid-MOSFET nach diesem Verfahren mit erheblich verbes sertem Wirkungsgrad hergestellt werden.

Obgleich die Siliciumcarbid-MOSFETs der dargestellten Ausführungsformen vom n-Kanaltyp sind, kann die Erfindung in gleicher Weise auf MOSFETs an gewandt werden, worin die Leitfähigkeitstypen bezüglich der der gezeigten Ausführungsformen umgekehrt sind.

Während Phosphor und Bor in den gezeigten Ausführungsformen jeweils als n-Typ- und p-Typ-Verunreinigungen verwendet werden, können auch Stick stoff oder Arsen als n-Typ-Verunreinigungen und Aluminium als p-Typ- Verunreinigung verwendet werden.

Gemäß der Erfindung, wie oben erläutert, wird die Source-Zone vom ersten Leitfähigkeitstyp des vertikalen Siliciumcarbid-MOSFETs durch Ionenimplantie rung von Verunreinigungen des ersten Leitfähigkeitstyps in einem ausgewähl ten Bereich der Driftschicht vom ersten Leitfähigkeitstyp gebildet, wobei eine Maske mit größerer Breite verwendet wird als eine Maske, die während der Ionenimplantierung von Verunreinigungen des zweiten Leitfähigkeitstyps in einem ausgewählten Bereich der Driftschicht verwendet wird. So können die Länge des Kanals und die Dicke der Basiszone vom zweiten Leitfähigkeitstyp unabhängig von einander auf gewünschte Werte eingestellt werden, wodurch eine Struktur gebildet wird, die eine hohe Stehspannung hat und keinen Durchschlag in der Kanalzone.

Der obige vertikale MOSFET wird hergestellt durch Implantieren von Ionen in ausgewählten Bereichen der Driftschicht vom ersten Leitfähigkeitstyp unter Verwendung verschiedener Masken zur Bildung der Basiszone vom zweiten Leitfähigkeitstyp und der Source-Zone vom ersten Leitfähigkeitstyp, und ein Gate-Isolatorfilm wird nach Entfernen der Masken und Durchführung einer Wärmebehandlung gebildet. Der nach diesem Verfahren hergestellte vertikale Siliciumcarbid-MOSFET hat verringerte Beanspruchungen infolge eines an den Gate-Isolatorfilm angelegten elektrischen Feldes und kann daher einer genü gend hohen elektrischen Spannung widerstehen.

Wenn ein Abstandsteil verwendet wird, um eine der obigen Masken zu bilden, kann die Länge der Kanalzone mit hoher Genauigkeit eingestellt werden, wo durch stabile Charakteristika des MOSFETs und eine größere Ausbeute bei dessen Herstellung gewährleistet werden.

Bei einem anderen Herstellungsverfahren wird die Wannenzone vom ersten Leitfähigkeitstyp durch Ionenimplantierung so hergestellt, daß sich diese Wannenzone von der Oberfläche der Basiszone des zweiten Leitfähigkeitstyps zur Driftschicht des ersten Leitfähigkeitstyps erstreckt, und die Source-Zone vom ersten Leitfähigkeitstyp wird durch Ionenimplantierung in einem ausge wählten Bereich der Oberflächenschicht der Basisschicht vom zweiten Leitfä higkeitstyp gebildet. Da dieses Verfahren keine Ionenimplantierung von Ver unreinigungen des zweiten Leitfähigkeitstyps zur Bildung der Basisschicht des zweiten Leitfähigkeitstyps erfordert, kann der vertikale Siliciumcarbid- MOSFET mit verbessertem Wirkungsgrad hergestellt werden.

Bezugszeichenliste

Fig.

1

31

n⁺-Substrat

32

n-Driftschicht

33

p-Basiszone

34

n-Source-Zone

35

Gate-Isolationsfilm

36

Gate-Elektrodenschicht

37

Source-Elektrode

38

Drain-Elektrode

39

Isolationsfilm

40

Kanalzone

Claims

1. Ein vertikaler Siliciumcarbid-MOSFET mit:

- einem Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp;
- eine Siliciumcarbid enthaltende Driftschicht vom ersten Leitfähigkeitstyp, die auf dem Siliciumcarbidsubstrat vom ersten Leitfähigkeitstyp gebildet ist;
- eine Basiszone von einem zweiten Leitfähigkeitstyp, die in einem ausge wählten Bereich einer Oberflächenschicht der Driftschicht vom ersten Leit fähigkeitstyp gebildet ist;
- eine Source-Zone vom ersten Leitfähigkeitstyp, die in einem ausgewählten Bereich der Basiszone vom zweiten Leitfähigkeitstyp gebildet ist;
- eine Gate-Elektrodenschicht, die auf einem Gate-Isolatorfilm über wenig stens einen Teil eines exponierten Oberflächenabschnitts der Basiszone vom zweiten Leitfähigkeitstyp, die zwischen der Source-Zone vom ersten Leitfähigkeitstyp und der Driftschicht vom ersten Leitfähigkeitstyp liegt, gebildet ist;
- eine Source-Elektrode, die in Kontakt mit Oberflächen der Source-Zone des ersten Leitfähigkeitstyps und der Basiszone des zweiten Leitfähigkeitstyps gebildet ist; und
- eine Drain-Elektrode, die auf einer rückseitigen Fläche des Siliciumcarbid substrats gebildet ist,

worin die Source-Zone vom ersten Leitfähigkeitstyp durch Ionenimplantierung von Verunreinigungen des ersten Leitfähigkeitstyps unter Verwendung einer ersten Maske gebildet wird und die Basiszone vom zweiten Leitfähigkeitstyp durch Ionenimplantierung von Verunreinigungen des zweiten Leitfähigkeitstyps unter Verwendung einer zweiten Maske gebildet wird, wobei die erste Maske eine größere Breite als die zweite Maske hat.

2. Vertikaler Siliciumcarbid-MOSFET nach Anspruch 1, dadurch gekennzeich net, daß eine Breite des exponierten Oberflächenbereichs der Basiszone vom zweiten Leitfähigkeitstyp, der zwischen der Source-Zone vom ersten Leitfähigkeitstyp der Driftschicht vom ersten Leitfähigkeitstyp liegt, breiter ist als eine Abmessung der Basiszone vom zweiten Leitfähigkeitstyp ge messen in einer Dickenrichtung der Driftschicht vom ersten Leitfähig keitstyp.

3. Vertikaler Siliciumcarbid-MOSFET nach Anspruch 1, dadurch gekennzeich net, daß wenigstens ein Teil der Basiszone vom zweiten Leitfähigkeitstyp von einer Oberfläche der Source-Zone vom ersten Leitfähigkeitstyp vor steht.

4. Verfahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs, ge kennzeichnet durch folgende Schritte:

- auf einem Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp wird eine Siliciumcarbid enthaltene Driftschicht vom ersten Leitfähigkeitstyp ge bildet;
- auf der Driftschicht vom ersten Leitfähigkeitstyp wird eine erste Maske ge bildet;
- eine Source-Zone vom ersten Leitfähigkeitstyp wird in einem ausgewählten Bereich einer Oberflächenschicht der Driftschicht vom ersten Leitfähig keitstyp gebildet durch Ionen-Implantierung von Verunreinigungen des er sten Leitfähigkeitstyp unter Verwendung der ersten Maske;
- eine zweite Maske wird durch Reduzieren einer Breite der ersten Maske gebildet;
- eine Basiszone von einem zweiten Leitfähigkeitstyp wird in einem ausge wählten Bereich der Driftschicht vom ersten Leitfähigkeitstyp gebildet durch Ionenimplantierung von Verunreinigungen des zweiten Leitfähig keitstyp unter Verwendung der zweiten Maske;
- wenigstens eine der ersten und zweiten Maske, die auf der Driftschicht vom ersten Leitfähigkeitstyp verbleibt, wird entfernt und eine Wärmebe handlung wird durchgeführt;
- eine Gate-Elektrodenschicht wird auf einem Gate-Isolationsfilm über wenig stens einen Teil eines exponierten Oberflächenbereichs der Basiszone vom zweiten Leitfähigkeitstyp gebildet, der zwischen der Source-Zone vom er sten Leitfähigkeitstyp und der Driftschicht vom ersten Leitfähigkeitstyp liegt;
- eine Source-Elektrode wird in Kontakt mit Oberflächen der Source-Zone vom ersten Leitfähigkeitstyp und der Basiszone vom zweiten Leitfähig keitstyp gebildet; und
- eine Drain-Elektrode wird auf einer rückseitigen Fläche des Siliciumcarbid substrats gebildet.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß wenigstens eine der Ionenimplantierungen mehrfach mit veränderter Beschleunigungs spannung durchgeführt wird.

6. Verfahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs ge kennzeichnet durch die folgenden Schritte:

- auf einem Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp wird eine Siliciumcarbid enthaltende Driftschicht vom ersten Leitfähigkeitstyp gebildet;
- Eine Maske wird auf der Driftschicht vom ersten Leitfähigkeitstyp gebildet;
- eine Basiszone von einem zweiten Leitfähigkeitstyp wird in einem ausge wählten Bereich einer Oberflächenschicht der Driftschicht vom ersten Leit fähigkeitstyp durch Ionenimplantierung von Verunreinigungen des zweiten Leitfähigkeitstyp unter Verwendung der Maske gebildet;
- ein Abstandsteil wird auf Seitenflächen der Maske gebildet;
- eine Source-Zone vom ersten Leitfähigkeitstyp wird in einem ausgewählten Bereich der Driftschicht vom ersten Leitfähigkeitstyp durch Ionenimplantie rung von Verunreinigungen des ersten Leitfähigkeitstyp unter Verwendung der mit dem Abstandsteil versehenen Maske gebildet;
- die mit dem Abstandsteil versehene Maske wird entfernt und eine Wärme behandlung wird durchgeführt;
- eine Gate-Elektrodenschicht wird auf einem Gate-Isolatorfilm über wenig stens einen Teil eines exponierten Oberflächenabschnitts der Basiszone vom zweiten Leitfähigkeitstyp und in der Driftschicht vom ersten Leitfähig keitstyp gebildet;
- eine Source-Elektrode wird in Kontakt mit Oberflächen der Source-Zone vom ersten Leitfähigkeitstyp und der Basiszone vom zweiten Leitfähig keitstyp gebildet; und
- eine Drain-Elektrode wird auf einer rückseitigen Fläche des Siliciumcarbid substrats gebildet ist.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß wenigstens eine der Ionenimplantierungen mehrfach mit einer veränderten Beschleunigungs spannung durchgeführt wird.

8. Verfahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs, ge kennzeichnet durch die folgenden Schritte:

- auf einem Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp wird eine Siliciumcarbid enthaltende Driftschicht vom ersten Leitfähigkeitstyp gebildet;
- ein Teil der Driftschicht vom ersten Leitfähigkeitstyp wird mit einer Maske abgedeckt, und die Leitfähigkeitsschicht vom ersten Leitfähigkeitstyp wird bis auf eine bestimmte Tiefe geätzt, um einen vorspringenden Teil zu bil den;
- zur Bildung einer Basiszone von einem zweiten Leitfähigkeitstyp werden in einem ausgewählten Bereich einer Oberflächenschicht der Driftschicht vom ersten Leitfähigkeitstyp Ionen implantiert;
- ein Abstandsteil wird auf Seitenflächen des vorspringenden Abschnitts ge bildet, der durch das Ätzen der Driftschicht vom ersten Leitfähigkeitstyp gebildet wurde;
- zur Bildung einer Source-Zone vom ersten Leitfähigkeitstyp werden Ionen in einem ausgewählten Bereich der Driftschicht des ersten Leitfähigkeitstyps implantiert;
- der Abstandsteil wird entfernt und die Höhe des durch Ätzen gebildeten vorspringenden Bereichs der Driftschicht vom ersten Leitfähigkeitstyp wird verringert;
- eine Gate-Elektrodenschicht wird auf einen Gate-Isolationsfilm über wenig stens einen Teil eines exponierten Oberflächenbereichs der Basiszone vom zweiten Leitfähigkeitstyp gebildet, der zwischen der Source-Zone vom er sten Leitfähigkeitstyp und der Driftschicht vom ersten Leitfähigkeitstyp liegt;
- eine Source-Elektrode wird in Kontakt mit Oberflächen der Source-Zone vom ersten Leitfähigkeitstyp und der Basiszone vom zweiten Leitfähig keitstyp gebildet; und
- eine Drain-Elektrode wird auf einer rückseitigen Fläche des Siliciumcarbid- Substrats gebildet.

9. Vertikaler Siliciumcarbid-MOSFET, gekennzeichnet durch:

- ein Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp;
- eine Siliciumcarbid enthaltende Driftschicht vom ersten Leitfähigkeitstyp, die auf dem Siliciumcarbidsubstrat vom ersten Leitfähigkeitstyp gebildet ist;
- eine Basisschicht von einem zweiten Leitfähigkeitstyp, die auf der Drift schicht vom ersten Leitfähigkeitstyp gebildet ist;
- eine Source-Zone vom ersten Leitfähigkeitstyp, die in einem ausgewählten Bereich der Oberflächenschicht der Basiszone vom zweiten Leitfähig keitstyp gebildet ist;
- eine Wannenzone vom ersten Leitfähigkeitstyp, die durch die Basiszone vom zweiten Leitfähigkeitstyp gebildet ist und sich von einer Oberfläche der Basisschicht zur Driftschicht vom ersten Leitfähigkeitstyp erstreckt;
- eine Gate-Elektrode, die über einem Gate-Isolationsfilm über wenigstens einen Teil eines exponierten Oberflächenbereichs der Basiszone vom zwei ten Leitfähigkeitstyp gebildet ist, der zwischen der Source-Zone vom ersten Leitfähigkeitstyp und der Wannenzone vom ersten Leitfähigkeitstyp liegt;
- eine Source-Elektrode, die in Kontakt mit Oberflächen der Source-Zone vom ersten Leitfähigkeitstyp und der Basiszone vom zweiten Leitfähigkeitstyp gebildet ist; und
- eine Drain-Elektrode, die auf einer rückseitigen Fläche des Siliciumcarbid- Substrats gebildet ist.

10. Vertikaler Siliciumcarbid-MOSFET nach Anspruch 8, dadurch gekenn zeichnet, daß der erste Leitfähigkeitstyp n-Typ und der zweite Leitfähig keitstyp p-Typ ist.

11. Verfahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs, ge kennzeichnet durch die folgenden Schritte:

- eine Driftschicht von einem ersten Leitfähigkeitstyp wird durch epitakti sches Aufwachsen auf einem Siliciumcarbidsubstrat vom ersten Leitfähig keitstyp gebildet und eine Basisschicht von einem zweiten Leitfähigkeitstyp wird durch epitaktisches Aufwachsen auf der Driftschicht vom ersten Leit fähigkeitstyp gebildet;
- wenigstens zwei erste Masken werden auf einer Oberfläche der Basis schicht vom zweiten Leitfähigkeitstyp gebildet;
- eine zweite Maske wird auf der Oberfläche der Basisschicht vom zweiten Leitfähigkeitstyp derart gebildet, daß die zweite Maske die ersten Masken überlappt;
- Ionen zur Bildung einer Source-Zone vom ersten Leitfähigkeitstyp werden in einem ausgewählten Bereich einer Oberflächenschicht der Basisschicht vom zweiten Leitfähigkeitstyp unter Verwendung der ersten Masken und der zweiten Maske implantiert;
- wenigstens zwei dritte Masken werden auf der Oberfläche der Basisschicht vom zweiten Leitfähigkeitstyp so gebildet, daß jede der dritten Masken die ersten Masken an äußeren Bereichen der ersten Masken überlappt;
- Ionen zur Bildung einer Wannenzone vom ersten Leitfähigkeitstyp werden in einem ausgewählten Bereich der Oberflächenschicht der Basisschicht vom zweiten Leitfähigkeitstyp unter Verwendung der ersten Masken und der dritten Masken implantiert, so daß sich die Wannenzone vom ersten Leitfähigkeitstyp von einer Oberfläche der Basisschicht vom zweiten Leitfä higkeitstyp durch die Basisschicht zur Driftschicht vom ersten Leitfähig keitstyp erstreckt;
- eine Gate-Elektrodenschicht wird auf einen Gate-Isolationsfilm über wenig stens einem Teil eines exponierten Oberflächenbereichs der Basisschicht vom zweiten Leitfähigkeitstyp gebildet, der zwischen der Source-Zone vom ersten Leitfähigkeitstyp und der Wannenzone vom ersten Leitfähigkeitstyp liegt;
- eine Source-Elektrode wird in Kontakt mit Oberflächen der Source-Zone vom ersten Leitfähigkeitstyp und der Basisschicht vom zweiten Leitfähig keitstyp gebildet; und
- eine Drain-Elektrode wird auf einer rückseitigen Fläche des Siliciumcarbid- Substrats vom ersten Leitfähigkeitstyp gebildet.