DE19806838A1 - Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben - Google Patents
Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselbenInfo
- Publication number
- DE19806838A1 DE19806838A1 DE19806838A DE19806838A DE19806838A1 DE 19806838 A1 DE19806838 A1 DE 19806838A1 DE 19806838 A DE19806838 A DE 19806838A DE 19806838 A DE19806838 A DE 19806838A DE 19806838 A1 DE19806838 A1 DE 19806838A1
- Authority
- DE
- Germany
- Prior art keywords
- conductivity type
- silicon carbide
- zone
- layer
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 101
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims abstract description 43
- 238000005468 ion implantation Methods 0.000 claims abstract description 40
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 238000009413 insulation Methods 0.000 claims abstract description 12
- 239000010410 layer Substances 0.000 claims description 172
- 239000012212 insulator Substances 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 19
- 125000006850 spacer group Chemical group 0.000 claims description 16
- 239000002344 surface layer Substances 0.000 claims description 16
- 230000001133 acceleration Effects 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 27
- -1 boron ions Chemical class 0.000 description 25
- 229910052698 phosphorus Inorganic materials 0.000 description 15
- 239000011574 phosphorus Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- 230000015556 catabolic process Effects 0.000 description 13
- 230000005684 electric field Effects 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 238000002513 implantation Methods 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical class O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 7
- 239000000356 contaminant Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 125000004437 phosphorous atom Chemical group 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 108090000623 proteins and genes Proteins 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/931—Silicon carbide semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft Leistungs-Halbleitervorrichtungen, besonders vertikale
MOSFETs mit einem Gate vom MOS-Typ, welche Siliciumcarbid als ein Halb
leitermaterial verwenden, und ein Verfahren zur Herstellung solcher Halblei
tervorrichtungen.
Siliciumcarbid (im folgenden als SiC bezeichnet) hat eine breite Bandlücke und
seine schmales elektrisches Durchschlagsfeld ist um eine Größenordnung hö
her als das von Silicium (hiernach als Si bezeichnet). So hat man SiC als ein
Material angesehen, das mit Vorteil für Leistungs-Halbleitervorrichtungen der
nächsten Generation Verwendung finden könnte. Solche Vorrichtungen, wie
Schottky-Diode, vertikaler MOSFET und Thyristor, die SiC als ein Halbleiter
material verwenden, sind vorgeschlagen worden, und es wurde bestätigt, daß
diese Vorrichtungen bei weitem bessere Charakteristika als die bekannten
Vorrichtungen zeigen, die Si verwenden. Die vorliegende Erfindung betrifft
besonders vertikale SiC-MOSFETs unter den oben angegebenen Vorrichtun
gen.
Fig. 7 ist ein Querschnitt einer Einheitszelle eines vertikalen MOSFETs vom
Planar-Typ, welches der am meisten verbreitete Typ von Leistungs-
Halbleitervorrichtungen unter Verwendung von Si ist. Wenn eine Spannung an
eine Gate-Elektrodenschicht 6 auf einem Gate-Isolationsfilm 5 angelegt wird,
wird in einem Oberflächenabschnitt einer p-Basiszone 3 gleich unter der Gate-
Elektrodenschicht 6 ein Kanal 10 induziert, und eine n-Source-Zone und eine
n-Driftschicht 2 werden elektrisch kurzgeschlossen. Als Ergebnis kann ein
Strom von einer Drain-Elektrode 8, die auf der Rückfläche eines n⁺-Silicium-
Substrats 1 unter der n-Driftschicht 2 gebildet ist, zu einer auf der Oberfläche
der n-Source-Zone 4 gebildeten Source-Elektrode fließen. Wenn die an die
Gate-Elektrodenschicht 6 angelegte Spannung entfernt wird, werden die
Drain-Elektrode 8 und Source-Elektrode 7 elektrisch voneinander getrennt. So
arbeitet der vertikale MOSFET der Fig. 7 als ein Schalter, in dem Spannung an
die Gate-Elektrodenschicht 6 angelegt und davon entfernt wird.
Die Fig. 9(a) bis 9(f) sind Querschnittansichten, welche den Verfahrens
gang bei der Herstellung der oben beschriebenen Struktur zeigen. Das in die
sen Figuren gezeigte Verfahren ist nur ein Teil des Gesamtverfahrens zur Her
stellung der Halbleitervorrichtung, besonders des Verfahrens zur Bildung von
Übergängen, das die vorliegende Erfindung betrifft.
Anfangs wird die n-Driftschicht 2 mit hohem Widerstand epitaktisch auf das
n⁺-Siliciumsubstrat 1 aufgewachsen und der Gate-Isolationsfilm 5 in Form
eines Siliciumdioxidfilms (hiernach bezeichnet als SiO2-Film) wird durch ther
mische Oxidation auf der Oberfläche der n-Driftschicht 2 gebildet. Dann wird
auf dem Gate-Isolationsfilm 5 eine polykristalline Siliciumschicht 6a abge
schieden, wie in Fig. 9(a) gezeigt. Die polykristalline Siliciumschicht 6a wird
dann durch Fotolithografie in einem bestimmten Muster gebildet, um die in
Fig. 9(b) gezeigte Gate-Elektrodenschicht 6 zu liefern.
Anschließend werden p-Verunreinigungen wie Bor-Ionen 3a implantiert, wie in
Fig. 9(c) gezeigt, und die implantierten Bor-Atome 3b werden aktiviert und
durch Wärmebehandlung diffundiert, um die p-Basiszone 3 zu bilden, wie in
Fig. 9(d) gezeigt. Weiter werden n-Verunreinigungen, wie Phosphor-Ionen 4a
implantiert, wie in Fig. 9(e) gezeigt, und die implantierten Phosphor-Atome 4b
werden aktiviert und durch Wärmebehandlung diffundiert, um die n-Source-
Zone 4 zu bilden, wie in Fig. 9(f) gezeigt.
In den folgenden nicht gezeigten Schritten wird Phosphorglas durch CVD bei
verringertem Druck abgeschieden, um einen Isolationsfilm zu liefern, und
durch den Isolationsfilm wird eine Öffnung oder ein Fenster gebildet, so daß
die Source-Elektrode 7 in Kontakt mit der n-Source-Zone 4 gebildet wird.
Gleichzeitig wird eine Gate-Elektrode in Kontakt mit der Gate-
Elektrodenschicht 6 gebildet und auf der Rückseite des n⁺-Siliciumsubstrats 1
eine Drainelektrode gebildet.
Bei dem oben beschriebenen Verfahren ist das wichtigste wie folgt:
Im Verfahren des Implantierens der p-Bor-Ionen 3a und n-Phosphor-Ionen 4a dient die im vorangehenden Schritt gebildete Gate-Elektrodenschicht 6 als Maske während der Ionenimplantierung und beide Typen von Ionen werden in die n-Driftschicht 2 unter Verwendung der gleichen Maske eingeführt und dann thermisch diffundiert. Die so gebildete Struktur wird als Doppel- Diffusion MOS (D-MOS)-Struktur bezeichnet. Auf diese Weise kann die Länge der Kanalzone 10, welche die Eigenschaften des MOSFETs stark beeinflußt, mit erheblicher Genauigkeit gesteuert werden, um so eine hohe Ausbeute bei der Herstellung des MOSFETs zu gewährleisten.
Im Verfahren des Implantierens der p-Bor-Ionen 3a und n-Phosphor-Ionen 4a dient die im vorangehenden Schritt gebildete Gate-Elektrodenschicht 6 als Maske während der Ionenimplantierung und beide Typen von Ionen werden in die n-Driftschicht 2 unter Verwendung der gleichen Maske eingeführt und dann thermisch diffundiert. Die so gebildete Struktur wird als Doppel- Diffusion MOS (D-MOS)-Struktur bezeichnet. Auf diese Weise kann die Länge der Kanalzone 10, welche die Eigenschaften des MOSFETs stark beeinflußt, mit erheblicher Genauigkeit gesteuert werden, um so eine hohe Ausbeute bei der Herstellung des MOSFETs zu gewährleisten.
Das oben beschriebene Verfahren ist besonders weitgehend verwendet wor
den, um MOSFETs unter Verwendung von Si als ein Halbleitermaterial herzu
stellen, kann jedoch nicht angewandt werden, wenn ein MOSFET unter Ver
wendung von SiC hergestellt wird. Das liegt daran, daß SiC kaum fähig ist,
durch Ionenimplantierung eingeführte Verunreinigungen zu aktivieren, und um
diese Fähigkeit zu verbessern, muß die Ionenimplantierung bei 1000°C oder
höher und die Wärmeaktivierung bei 1600°C oder höher erfolgen. Außerdem
diffundieren die durch Ionenimplantierung eingeführten Verunreinigungen
kaum in das SiC-Substrat.
Während ein SiO2-Film normalerweise als ein Gate-Isolationsfilm und polykri
stallines Silicium als eine Gate-Elektrode verwendet wird, erweicht der SiO2-
Film bei 1300°C oder höher, und polykristallines Silicium hat einen Schmelz
punkt von 1412°C. Dementsprechend kann die Wärmebehandlung bei so ho
hen Temperaturen wie oben angegeben nicht nach Bildung des Gate-
Isolationsfilms 5 und der Gate-Elektrode 6 vorgenommen werden, wie im Ver
fahren der Fig. 9(a) bis 9(f).
Im Hinblick auf das obige Problem sind Graben-MOSFETS vorgeschlagen wor
den, welche SiC-Substrate verwenden. Fig. 10 ist ein Querschnitt einer Ein
heits-Zelle eines bekannten Beispiels eines Graben-MOSFETS.
In der in Fig. 10 gezeigten Struktur wird eine p-Basisschicht 13 durch epitakti
sches Aufwachsen statt durch Eindiffundieren von Verunreinigungen gebildet.
Nachdem eine n-Source-Zone 14 beispielsweise durch Implantieren von Phos
phorionen gebildet wurde, wird ein Graben 19 gebildet, der sich von der
Oberfläche der n-Source-Zone 14 hinunter bis zu einer n-Driftschicht 12 er
streckt. Auf der inneren Wand des Grabens 19 wird ein Gate-Isolationsfilm 15
gebildet, und eine Gate-Elektrodenschicht 16 wird gebildet, um den Innen
raum des Grabens 19 auszufüllen. Die so aufgebaute Struktur kann auch mit
Vorteil als eine Si-Vorrichtung verwendet werden. Das liegt daran, daß in die
ser Struktur Kanalzonen 20 in der vertikalen Richtung gebildet werden, so
daß Einheitszellen mit hohem Flächen-Wirkungsgrad eng beieinander ange
ordnet werden können und die erhaltene Vorrichtung aufgrund ihrer Geome
trie verbesserte Eigenschaften zeigt.
Wenn jedoch die obige Struktur in SiC-Vorrichtungen verwendet wird, ent
steht ein anderes Problem wie folgt: Die Grenzbedingungen der elektrischen
Feldstärke an der Grenzfläche zwischen dem Halbleiter und dem Gate-
Isolatorfilm beim Anlegen von Spannung wird wiedergegeben durch:
εiEi = εsEs (1)
worin, jeweils dielektrische Konstanten des Gate-Isolatorfilms und des Halblei
ters sind und Ei, Es jeweils die elektrischen Feldstärken des Gate-Isolatorfilms
und Halbleiters sind. Dementsprechend wird das elektrische Feld des Gate-
Isolatorfilms durch die folgende Gleichung wiedergegeben.
Da εs von Si gleich 11,7 und εi von SiO2 3,8 ist, wird ein etwa 3-fach höhe
res elektrisches Feld als im Fall des Si-Substrats an den Gate-Isolatorfilm an
gelegt, selbst im Fall, wo an das Si-Substrat eine elektrische Durchschlags
spannung angelegt wird. Dieses elektrische Feld ist äquivalent zu etwa 30%
des elektrischen Durchschlagsfeldes des Gate-Isolatorfilms. Andererseits ist εs
von SiC 10,2, was nicht so verschieden von dem des Si ist, jedoch ist das
elektrische Feld beim Durchschlag um etwa eine Größenordnung höher als
das von Si, wie oben erwähnt. In der SiC-Vorrichtung wird daher ein 10-fach
höheres elektrisches Feld als im Fall der Si-Vorrichtung an dem Gate-
Isolatorfilm angelegt.
Weiterhin enthält die Grabenstruktur wie in Fig. 10 gezeigt Eckabschnitte 15a.
Das Vorhandensein der Eckabschnitte 15a verhindert, daß die SiC-
Vorrichtung von ihrem hohen elektrischen Feld beim Durchschlag profitiert, da
ein elektrisches Feld an diesem Eckabschnitt konzentriert ist. Wenn nämlich
die an die Vorrichtung angelegte Spannung gesteigert wird, erreicht der Gate-
Isolatorfilm den Durchschlag des elektrischen Feldes bevor der Halbleiter sei
nen Durchschlag des elektrischen Feldes erreicht und verursacht so den
Durchschlag der Vorrichtung.
Kürzlich haben Shenoy, J.N. et al. auf der 54th Device Research Conference,
Santa Barbara (1996) über einen Prototyp eines vertikalen SiC-MOSFETs mit
einer hohen Stehspannung berichtet. Fig. 11 ist ein Querschnitt, der einen Teil
des vertikalen SiC-MOSFETs zeigt. Der Bericht stellt fest, daß diese Halblei
tervorrichtung durch doppelte Ionen-Implantierung herstellt wird, obgleich
keine Beschreibung von Einzelheiten der Herstellungsmethode gegeben wird.
In Fig. 11 werden die p-Basiszone 23 und n-Sourcezone 24 gebildet, indem
man bei der Ionenimplanierung höhere Beschleunigungsspannung anlegt, um
jeweils Verunreinigungen bis in eine große Tiefe einzuführen, um so das oben
erwähnte Problem der Diffusion von Verunreinigungen zu lösen. Dieser verti
kale SiC-MOSFET hat die Form einer planaren Struktur und weist daher nicht
das oben beschriebene Problem der Stehspannung des Oxidfilms in der Gra
benstruktur auf.
Die oben beschriebene doppelte Ionenimplantierungsmethode hat jedoch das
folgende Problem. Die Ionenimplantierung (oder der Grad der Einführung von
Ionen) ist sehr verschieden in verschiedenen Richtungen, während die Diffu
sion von Verunreinigungen im wesentlichen in allen Richtungen in gleicher
Weise erfolgt. Wenn daher Ionen in einer ausgewählten Zone des Substrats
unter Verwendung einer Maske implantiert werden, ist die Menge der seitlich
von der Kante der Maske eingeführten Verunreinigungen verringert. So ist in
Fig. 11 die seitliche Abmessung der p-Basiszone 23, d. h. die Länge der Kanal
zone 30 im Verhältnis zur Dicke der Zone 23 in der Tiefenrichtung verringert.
Wenn die Länge der Kanalzone 30 so verringert ist, steigt die Wahrscheinlich
keit eines Durchschlags, und die Stehspannung kann nicht erhöht werden.
Zur Lösung der obigen Probleme schafft die vorliegende Erfindung einen verti
kalen Siliciumcarbid-MOSFET mit folgendem Aufbau: Ein Siliciumcarbid-
Substrat von einem ersten Leitfähigkeitstyp, eine darauf gebildete Driftschicht
vom ersten Leitfähigkeitstyp, eine Basiszone von einem zweiten Leitfähig
keitstyp, die in einem ausgewählten Bereich einer Oberflächenschicht der
Driftschicht vom ersten Leitfähigkeitstyp gebildet ist; eine Source-Zone vom
ersten Leitfähigkeitstyp, die in einem ausgewählten Bereich der Basiszone
vom zweiten Leitfähigkeitstyp gebildet ist; eine Gate-Elektrodenschicht, die
auf einem Gate-Isolatorfilm über wenigstens einem Teil eines exponierten
Oberflächenbereichs der Basiszone vom zweiten Leitfähigkeitstyp gebildet ist,
der zwischen der Source-Zone vom ersten Leitfähigkeitstyp und der Drift
schicht vom ersten Leitfähigkeitstyp liegt; eine in Kontakt mit Oberflächen der
Source-Zone vom ersten Leitfähigkeitstyp und der Basiszone vom zweiten
Leitfähigkeitstyp gebildete Source-Elektrode; und eine auf einer rückseitigen
Fläche des Siliciumcarbidsubstrats gebildeten Drain-Elektrode, wobei die Io
nenimplantierung von Verunreinigungen des ersten Leitfähigkeitstyps zur Bil
dung der Source-Zone des ersten Leitfähigkeitstyps unter Verwendung einer
ersten Maske und eine Ionenimplantierung von Verunreinigungen des zweiten
Leitfähigkeitstyps zur Bildung der Basiszone vom zweiten Leitfähigkeitstyp
unter Verwendung einer zweiten Maske, die eine größere Breite als die erste
Maske hat, durchgeführt wird.
Im oben beschriebenen vertikalen MOSFET können die Länge der Kanalzone
und die Dicke der Basiszone vom zweiten Leitfähigkeitstyp unabhängig auf die
gewünschten Werte gesteuert werden.
Im einzelnen ist die Breite des exponierten Oberflächenbereichs der Basiszone
vom zweiten Leitfähigkeitstyp, der zwischen der Source-Zone vom ersten
Leitfähigkeitstyp und der Driftschicht vom ersten Leitfähigkeitstyp liegt, vor
zugsweise größer als die Abmessung der Basiszone vom zweiten Leitfähig
keitstyp gemessen in einer Dickenrichtung der Driftschicht vom ersten Leitfä
higkeitstyp. Bei dieser Anordnung kann ein Durchschlag in der Kanalzone ver
hindert werden und die Stehspannung des so aufgebauten MOSFETs kann
erhöht werden.
In einer Form des erfindungsgemäßen vertikalen MOSFETs wie oben be
schrieben steht ein Teil von wenigstens der Basiszone vom zweiten Leitfähig
keitstyp von einer Oberfläche der Source-Zone des ersten Leitfähigkeitstyps
vor. Bei dieser Anordnung kann die Breite der Basiszone des zweiten Leitfä
higkeitstyps zwischen dem exponierten Oberflächenbereich der Driftschicht
vom ersten Leitfähigkeitstyp und der Source-Zone des ersten Leitfähig
keitstyps auf einen genügend großen Wert eingestellt werden.
Die Erfindung stellt auch ein Verfahren zur Herstellung des oben beschriebe
nen vertikalen Siliciumcarbid-MOSFETS bereit, wobei Ionen in ausgewählte
Zonen der Driftschicht vom ersten Leitfähigkeitstyp implantiert werden unter
Verwendung von je verschiedenen Masken zur Bildung der Basiszone vom
zweiten Leitfähigkeitstyp und der Source-Zone vom ersten Leitfähigkeitstyp
und der Gate-Isolatorfilm nach Entfernung der Masken und Durchführung ei
ner Wärmebehandlung gebildet wird. Gemäß dem obigen Verfahren werden
der Gate-Isolatorfilm und die Gate-Elektrodenschicht nach der Ionenimplantie
rung und Aktivierung der implantierten Ionen gebildet, wodurch ein vertikaler
MOSFET vom planaren Typ hergestellt werden kann.
Beim erfindungsgemäßen Verfahren wird die Ionenimplantierung von Verun
reinigungen des zweiten Leitfähigkeitstyps zur Bildung der Basiszone vom
zweiten Leitfähigkeitstyp vorzugsweise mehrfach bei veränderter Beschleuni
gerspannung durchgeführt. In diesem Fall kann die Dicke der Basiszone vom
zweiten Leitfähigkeitstyp nach Wunsch vergrößert werden.
Bei dem oben beschriebenen Verfahren kann die erste Maske, die während
der Ionenimplantierung der Verunreinigungen des ersten Leitfähigkeitstyps zur
Bildung der Source-Zone vom ersten Leitfähigkeitstyp verwendet wird, aus
der zweiten Maske, die während der Ionenimplantierung der Verunreinigungen
vom zweiten Leitfähigkeitstyp zur Bildung der Basiszone vom zweiten Leitfä
higkeitstyp verwendet wird, und einem auf den Seitenflächen der ersten Mas
ke gebildeten Abstandsteil bestehen. In diesem Fall kann die Länge der Kanal
zone auf einen gewünschten Wert eingestellt werden, indem man die Breite
des Abstandsteils geeignet wählt, und daher kann die Vorrichtung leicht frei
er entworfen werden.
Die Erfindung stellt auch ein anderes Verfahren zur Bildung eines vertikalen
Siliciumcarbid-MOSFETS bereit, welches folgende Schritte einschließt: Auf
einem Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp wird eine er
ste, Siliciumcarbid enthaltende Driftschicht vom ersten Leitfähigkeitstyp ge
bildet; ein Teil der Driftschicht vom ersten Leitfähigkeitstyp wird mit einer
Maske abgedeckt, und die Driftschicht vom ersten Leitfähigkeitstyp wird bis
zu einer bestimmten Tiefe geätzt, um einen vorstehenden Abschnitt zu bilden;
in einem ausgewählten Bereich der Driftschicht des ersten Leitfähigkeitstyps
werden Ionen zur Ausbildung einer Basiszone von einem zweiten Leitfähig
keitstyp implantiert; auf Seitenflächen des vorstehenden Abschnitts, der als
Ergebnis der Ätzung der Driftschicht vom ersten Leitfähigkeitstyp gebildet
wurde, wird ein Abstandsteil gebildet; in einem ausgewählten Bereich der Ba
siszone vom zweiten Leitfähigkeitstyp werden Ionen implantiert, um eine
Source-Zone vom ersten Leitfähigkeitstyp zu bilden, und die Höhe des vorste
henden Teils der Driftschicht des ersten Leitfähigkeitstyps wird verringert, um
eine flache Fläche zu erhalten.
Gemäß dem oben beschriebenen Verfahren dient der vorstehende Teil der
Driftschicht vom ersten Leitfähigkeitstyp als eine Maske und beseitigt so die
Notwendigkeit, eine dicke Maske aus einem anderen Material zu formen, das
ausgewählt wird, um eine Ionenimplantation von Verunreinigungen mit höhe
rer Beschleunigungsspannung zu gestatten.
Die Erfindung liefert ferner einen vertikalen Siliciumcarbid-MOSFET, der fol
gende Merkmale aufweist: Ein Siliciumcarbidsubstrat von einem ersten Leitfä
higkeitstyp; eine Siliciumcarbid enthaltende Driftschicht vom ersten Leitfähig
keitstyp, die auf dem Siliciumcarbidsubstrat vom ersten Leitfähigkeitstyp ge
bildet ist; eine Basisschicht von einem zweiten Leitfähigkeitstyp, die auf der
Driftschicht vom ersten Leitfähigkeitstyp gebildet ist; eine Source-Zone vom
ersten Leitfähigkeitstyp, die in einem ausgewählten Bereich einer Oberflä
chenschicht der Basisschicht vom zweiten Leitfähigkeitstyp geformt ist; eine
Wannenzone (well region) vom ersten Leitfähigkeitstyp, die durch die Basis
schicht vom zweiten Leitfähigkeitstyp hindurch geformt wird, so daß sich von
einer Oberfläche der Basisschicht zur Driftschicht des ersten Leitfähig
keitstyps erstreckt; eine Gate-Elektrodenschicht, die auf einem Gate-
Isolatorfilm über wenigstens einem Teil eines exponierten Oberflächenab
schnitts der Basisschicht vom zweiten Leitfähigkeitstyp gebildet ist, der zwi
schen der Source-Zone vom ersten Leitfähigkeitstyp und der Wannenzone
vom ersten Leitfähigkeitstyp liegt; eine Source-Elektrode, die in Kontakt mit
Oberflächen der Source-Zone des ersten Leitfähigkeitstyps und der Basis
schicht vom zweiten Leitfähigkeitstyp geformt ist; und eine auf einer Rücksei
te des Siliciumcarbidsubstrats gebildete Drainelektrode. Bei dieser Anordnung
brauchen keine Ionen der Verunreinigungen vom zweiten Leitfähigkeitstyp
implantiert zu werden, um die Basisschicht des zweiten Leitfähigkeitstyps zu
bilden, und daher kann der MOSFET leichter hergestellt werden.
In dem oben beschriebenen vertikalen MOSFET kann der erste Leitfähig
keitstyp n-Typ und der zweite Leitfähigkeitstyp p-Typ sein. In diesem Fall
kann der vertikale MOSFET leicht hergestellt werden, da die Basisschicht vom
zweiten Leitfähigkeitstyp durch epitaktisches Wachstum gebildet wird, ohne
daß Ionenimplantation von p-Typ Verunreinigungen erforderlich ist, die
schwierig zu aktivieren sind.
Die Erfindung liefert auch ein Verfahren zur Herstellung des vertikalen Silici
umcarbid-MOSFETS wie gerade beschrieben, welches folgende Schritte um
faßt: Es wird auf einem Siliciumcarbidsubstrat von einem ersten Leitfähig
keitstyp eine Siliciumcarbid enthaltende Driftschicht des ersten Leitfähig
keitstyps und eine Basisschicht von einem zweiten Leitfähigkeitstyp epitak
tisch aufgewachsen, um ein Substrat zu liefern; auf einer Oberfläche der Ba
sisschicht vom zweiten Leitfähigkeitstyp wird eine erste Maske gebildet; auf
der Oberfläche der Basiszone wird eine die erste Maske überlappende zweite
Maske geformt; in einem ausgewählten Bereich einer Oberflächenschicht der
Basisschicht vom zweiten Leitfähigkeitstyp werden Ionen implantiert, um eine
Source-Zone vom ersten Leitfähigkeitstyp zu bilden, wobei die erste Maske
und die zweite Maske verwendet werden; auf der Oberfläche der Basisschicht
vom zweiten Leitfähigkeitstyp wird eine dritte Maske geformt, so daß die drit
te Maske die erste Maske überlappt; in einem ausgewählten Bereich der Ober
flächenschicht der Basisschicht vom zweiten Leitfähigkeitstyp werden Ionen
implantiert, um eine Wannenzone vom ersten Leitfähigkeitstyp zu bilden, wo
bei die erste und dritte Maske verwendet werden, so daß die Wannenzone
sich von der Oberfläche der Basisschicht des zweiten Leitfähigkeitstyps durch
die Basisschicht zur Driftschicht des ersten Leitfähigkeitstyp erstreckt.
Die Erfindung wird mit weiteren Einzelheiten beschrieben mit Bezug auf be
vorzugte Ausführungsformen und die beigefügten Zeichnungen. Hierin zeigen:
Fig. 1 einen Querschnitt eines vertikalen Siliciumcarbid-MOSFETS gemäß
einer ersten Ausführungsform der Erfindung;
Fig. 2(a) bis Fig. 2(f) Querschnitte von Verfahrensschritten in einem Ver
fahren zur Herstellung des vertikalen Siliciumcarbid-MOSFETS der ersten Aus
führungsform der Erfindung;
Fig. 3(a) bis Fig. 3(g) Querschnitte von Verfahrensschritten in einem Ver
fahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs gemäß der
zweiten Ausführungsform der Erfindung;
Fig. 4(a) bis Fig. 4(f) Querschnitte von Verfahrensschritten in einem Ver
fahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs gemäß der
dritten Ausführungsform der Erfindung;
Fig. 5(a) bis Fig. 5(d) Querschnitte von Verfahrensschritten, die auf den
Schritt der Fig. 4(f) folgen;
Fig. 6 einen Querschnitt eines vertikalen Siliciumcarbid-MOSFETs ge
mäß der vierten Ausführungsform der Erfindung;
Fig. 7 einen Querschnitt eines bekannten vertikalen MOSFETs mit Silici
umsubstrat;
Fig. 8(a) bis Fig. 8(g) Querschnitte von Verfahrensschritten in einem Ver
fahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs gemäß der
vierten Ausführungsform der Erfindung;
Fig. 9(a) bis Fig. 9(f) Querschnitte von Verfahrensschritten zur Herstellung
des vertikalen Siliciumcarbid-MOSFETs der Fig. 7;
Fig. 10 einen Querschnitt eines Siliciumcarbid-MOSFETs vom Graben-
Typ; und
Fig. 11 einen Querschnitt eines bekannten Siliciumcarbid-MOSFETs vom
planaren Typ.
Im folgenden werden einige Ausführungsformen der Erfindung im einzelnen
beschrieben. Es sei jedoch bemerkt, daß Verfahrensschritte, die ähnlich denen
des bekannten Verfahrens der Fig. 9 sind, und solche die keine Beziehung zur
Erfindung haben, nicht im einzelnen beschrieben werden.
Fig. 1 ist ein Querschnitt, der einen gemäß der ersten Ausführungsform der
Erfindung aufgebauten Siliciumcarbid-MOSFET zeigt.
Die Grundstruktur dieser Ausführungsform ist im wesentlichen identisch mit
der des MOSFETs vom Planar-Typ der Fig. 11. Genauer ist eine n-Driftschicht
32 durch epitaktisches Aufwachsen auf einem n⁺-Siliciumcarbidsubstrat 31
abgeschieden, und eine p-Basiszone 33 ist in einer Oberflächenschicht der n-
Driftschicht 32 durch Implantieren von Bor-Ionen gebildet, während eine n-
Source-Zone 34 innerhalb der p-Basiszone 33 durch Implantieren von Phos
phor-Ionen gebildet ist. Eine aus polykristallinem Silicium bestehende Gate-
Elektrodenschicht 36 wird auf einem Gate-Isolatorfilm 35 über exponierten
Oberflächenbereichen der p-Basiszonen 33 und der n-Driftschicht 32 gebildet,
die zwischen zwei n-Source-Zonen 34 liegen. Eine Source-Elektrode 37 wird
in Kontakt mit sowohl der n-Source-Zone 34 als auch der p-Basiszone 33 ge
bildet, und eine Drainelektrode 38 wird in Kontakt mit der rückseitigen Fläche
des n⁺-Siliciumcarbid-Substrats gebildet.
Der Siliciumcarbid-MOSFET der Fig. 1 unterscheidet sich vom Planar-Typ
MOSFET der Fig. 11 darin, daß die n-Source-Zone 34 und p-Basiszone 33
nicht unter Verwendung der gleichen Maske in jeweils ausgewählten Berei
chen gebildet sind. Besonders hat ein Muster einer Maske, die zum Bilden der
p-Basiszone 33 verwendet wird, eine kleinere Breite als das Muster einer
Maske, die zum Bilden der n-Source-Zone 34 verwendet wird. Infolgedessen
wird die Länge einer Kanalzone 40, das ist ein exponierter Oberflächenbereich
der p-Basiszone 33, der zwischen der n-Source-Zone 34 und der n-
Driftschicht 32 liegt, größer als der des MOSFETs, in welchem die Zonen 33,
34 durch Ionenimplantierung unter Verwendung der gleichen Maske gebildet
wurden.
Fig. 2(a) bis Fig. 2(f) sind Querschnitte, welche das Verfahren der Herstellung
des Siliciumcarbid-MOSFET der in Fig. 1 gezeigten ersten Ausführungsform
darstellen, besonders das Verfahren zur Bildung der Übergangsstruktur, wie in
den Fig. 9(a) bis 9(f).
Zu Anfang wird die n-Driftschicht 32 durch epitaktisches Aufwachsen auf das
n⁺-Siliciumcarbidsubstrat 31 laminiert, und auf der n-Driftschicht 32 wird eine
polykristalline Siliciumschicht 36a durch CVD bei verringertem Druck abge
schieden und durch Fotolithografie zu einem bestimmten Muster geformt, um
eine Maske für Ionenimplantierung zu liefern, wie in Fig. 2(a) gezeigt. Die Dicke
der polykristallinen Siliciumschicht 36a beträgt 5 µm. Die Maske muß aus
einem Material, wie polykristallinem Silicium gebildet werden, welches hohen
Temperaturen während der Ionenimplantierung widerstehen kann.
Unter Verwendung der Maske wie oben beschrieben werden Phosphorionen
implantiert, um die n-Source-Zone zu bilden. Die Implantierungsbedingungen
sind wie folgt: Die Beschleunigungs-Spannungen sind 20 keV und 140 keV,
die Dosismenge ist 3 × 1015cm-2 und die Implantierungstemperatur ist
1000°C.
Dann wird eine polykristalline Siliciumschicht 36b in einem anderen Muster
wiederum durch Fotolithografie gebildet, und Bor-Ionen 33a werden implan
tiert, um die p-Basiszone zu bilden, wie in Fig. 2(c) gezeigt. Die Implantie
rungsbedingungen sind wie folgt: Die Beschleunigungsspannungen sind
40 keV, 120 keV, 400 keV und 1 MeV, die Dosismenge ist 3 × 1013cm-2 und
die Implantierungstemperatur ist 1000°C.
Nach Entfernen der polykristallinen Siliciumschicht 36b als ein Maskierungs
material durch trockenes Ätzen unter Verwendung eines Gasgemisches von
Kohlenstofftetrafluorid (CF4) und Sauerstoff (O2) wird die Wärmebehandlung
zwei Stunden lang bei 1600°C durchgeführt, um die so implantierten Verun
reinigungen zu aktivieren und die p-Basiszone 33 und n-Source-Zone 34 zu
bilden, wie in Fig. 2(d) gezeigt. Obgleich unter normalen Bedingungen eine
Diffusion der Verunreinigungen in das SiC-Substrat kaum erfolgt, werden die
Verunreinigungen in diesem Fall wegen der hohen Beschleunigungsspannun
gen aktiviert und diffundiert, so daß die Übergangstiefe der p-Basiszone 33
etwa 2 µm ist und die Übergangstiefe der n-Source-Zone 34 etwa 0,2 µm ist.
Anschließend wird der Gate-Isolatorfilm 35a mit eine Dicke von 50 nm gebil
det, indem man eine thermische Oxidation zwei Stunden lang bei 1200°C
durchführt, und eine etwa 1 µm dicke polykristalline Siliciumschicht 36c, wel
che die Gate-Elektrodenschicht liefert, wird auf dem Gate-Isolatorfilm 35a
durch CVD bei verringertem Druck abgeschieden, wie in Fig. 2(e) gezeigt. Die
polykristalline Siliciumschicht 36c wird dann in einem gegebenen Muster
durch Fotolithografie gebildet, um so die Gate-Elektrodenschicht 36 zu liefern,
wie in Fig. 2(f) gezeigt.
Nach Abdecken der Gate-Elektrodenschicht 36 mit einem isolierenden Schutz
film wie Phosphorglas, wird durch den isolierenden Schutzfilm eine Öffnung
gebildet und eine Aluminiumlegierung aus der Dampfphase abgeschieden und
mit einem Muster versehen, um die Source-Elektrode und Gate-Elektrode zu
bilden (nicht gezeigt). In der Zwischenzeit wird die Drain-Elektrode auf der
rückseitigen Fläche des n⁺-Siliciumcarbidsubstrats gebildet. So wird das Ver
fahren zur Herstellung des vertikalen MOSFETs zu Ende geführt.
Mit Bezug wiederum auf Fig. 1, welche den Siliciumcarbid-MOSFET zeigt: An
die auf der Gate-Isolatorschicht 35 liegende Gate-Elektrode 36 wird eine
Spannung angelegt, so daß ein Kanal 40 in einem Oberflächenabschnitt der p-
Basisregion 33 induziert wird, und die n-Source-Zone 34 und n-Driftschicht
32 werden elektrisch kurzgeschlossen. Als Ergebnis fließt ein Strom von der
Drain-Elektrode 38 zur Source-Elektrode 37 in ähnlicher Weise wie der be
kannte MOSFET der Fig. 11 arbeitet.
Der vertikale Siliciumcarbid-MOSFET der ersten Ausführungsform ist dadurch
gekennzeichnet, daß die Tiefe der p-Basiszone 33 nach Wunsch auf entweder
einen großen oder kleinen Wert eingestellt werden kann und damit größere
Freiheit für den Entwurf der Übergangsstruktur besteht. Beispielsweise wird
die Länge der Kanalzone 0,3 µm, wenn die p-Basiszone und die n-Source-
Zone durch Ionenimplantieren unter Verwendung der gleichen Maske im be
kannten Verfahren gebildet werden. In der vorliegenden Ausführungsform
werden dagegen verschiedene Masken zur Bildung dieser Zonen verwendet,
so daß die Kanallänge gleich etwa 1,0 µm wird. Die erhaltene Halbleitervor
richtung hat eine hohe Stehspannung von etwa 1000 V und ein Durchschlag
bei der Kanalzone dieser Vorrichtung kann mit Vorteil vermieden werden.
Ferner ist der durch das oben beschriebene Verfahren gebildete Siliciumcar
bid-MOSFET vom planaren Typ und daher frei vom oben beschriebenen Pro
blem, das beim bekannten Siliciumcarbid-MOSFET vom Grabentyp auftritt,
nämlich das Problem von zu hohem elektrischem Feld, das an den Gate-
Isolatorfilm angelegt wird. So ist die nach dem Verfahren der vorliegenden
Ausführungsform hergestellte Vorrichtung weniger anfällig für Durchschlag.
Das Verfahren zur Herstellung des Siliciumcarbid-MOSFETs wie in den Fig.
2(a) bis 2(f) gezeigt unterscheidet sich von dem in den Fig. 9(a) bis 9(f)
gezeigten darin, daß die Gate-Elektrodenschicht nicht in Selbstausrichtung mit
der n-Sourceschicht oder p-Basiszone gebildet wird. Das verursacht keine
Probleme bei der Herstellung von Hochspannungsvorrichtungen, welche keine
Hochfrequenzarbeitsgänge erfordern. Das Verfahren der vorliegenden Ausfüh
rungsform ist dadurch vorteilhaft, daß die n-Source-Zone und p-Basiszone mit
größerer Freiheit entworfen werden können und daß die Länge der Kanalzone
mit hoher Genauigkeit gesteuert wird, was stabile Charakteristika und eine
hohe Ausbeute gewährleistet.
Da die zur Implantierung von Bor-Ionen verwendete Maske kleiner ist als die
zur Implantierung von Phosphor-Ionen verwendete Maske, ist nur eine Bildung
des Maskenmaterials erforderlich, wenn Phosphor-Ionen früher als Bor-Ionen
implantiert werden, wie in der vorliegenden Ausführungsform. Wenn das
Maskenmaterial zweimal gebildet wird, können die Bor-Ionen zur Bildung der
p-Basiszone zuerst implantiert werden, gefolgt von Ionenimplantierung zur
Bildung der n-Source-Zone.
Die Fig. 3(a) bis 3(g) sind Querschnittsansichten, welche Verfahrens
schritte in einem anderen Verfahren zur Herstellung eines erfindungsgemäßen
vertikalen Siliciumcarbid-MOSFETs zeigen. Das Verfahren wird im folgenden
Schritt für Schritt beschrieben.
Zu Anfang wird eine n-Driftschicht 42 auf einem Siliciumcarbidsubstrat 41
durch epitaktisches Aufwachsen laminiert und eine polykristalline Silicium
schicht 46a auf der Oberfläche der n-Driftschicht 42 durch CVD bei verringer
tem Druck abgeschieden und durch Fotolithografie mit einem Muster verse
hen, um eine Maske für Ionenimplantierung zu bilden, wie in Fig. 3(a) gezeigt.
Die Dicke der polykristallinen Siliciumschicht 46a beträgt 5 µm.
Anschließend werden Bor-Ionen 43a implantiert, wie in Fig. 3(b) gezeigt. Die
Implantierungsbedingungen sind wie folgt: Die Beschleunigungsspannungen
sind 40 keV, 120 keV, 400 keV und 1 MeV, die Gesamt-Dosismenge ist 3 ×
103cm-2 und die Implantierungstemperatur ist 1000°C. In Fig. 3(b) bezeichnet
die Referenz 43b die so implantierten Bor-Atome.
Anschließend wird ein Siliciumdioxidfilm 45a durch CVD bei Normaldruck ab
geschieden, wie in Fig. 3(c) gezeigt, und dieser Film 45a wird dann mit reakti
ven Ionen geätzt unter Verwendung eines Gasgemisches von Kohlenstoff
tetrafluorid und Wasserstoff. Als Ergebnis des Ätzens mit reaktiven Ionen,
welches eine Art von anisotropem Ionenätzen ist, wird ein Abstandsteil 45b
mit einer Dicke von etwa 0,5 µm auf Seitenflächen der durch die polykristalli
ne Siliciumschicht 46a gebildeten Maske gebildet. Dann werden Phosphor-
Ionen 44a implantiert, wobei dieser Abstandsteil 45b und die polykristalline
Siliciumschicht 46a als eine Maske benutzt werden. Die Beschleunigungs
spannungen sind 20 keV und 140 keV, und die Gesamtdosismenge sind 3 ×
1015cm-2. In Fig. 3(d) bezeichnet die Referenz 44b die so implantierten Phos
phoratome.
Nachdem die polykristalline Siliciumschicht 46a und der Abstandsteil 45b als
ein Maskierungsmaterial durch trockenes Ätzen unter Verwendung eines Gas
gemisches von Kohlenstofftetrafluorid und Wasserstoff entfernt sind, wird
eine Wärmebehandlung zwei Stunden lang bei 1600°C durchgeführt, um die
Verunreinigungen zu aktivieren und die p-Basiszone 43 und n-Source-Zone 44
zu bilden, wie in Fig. 3(e) gezeigt. Die Tiefe des Übergangs zwischen der p-
Basiszone 43 und der n-Driftschicht 42 beträgt etwa 2 µm und die Tiefe des
Übergangs zwischen der n-Source-Zone 44 und der p-Basiszone 43 ist etwa
0,2 µm. Da der an den Seitenflächen der polykristallinen Siliciumschicht 46a
gebildete Abstandsteil 45b Unterschiede in den Abmessungen der p-
Basiszone 43 und der n-Source-Zone 44 bestimmt, kann die Länge der Kanal
zone 40 mit hoher Genauigkeit gleichmäßig eingestellt werden, was stabile
Charakteristika der erhaltenen Vorrichtung und eine höhere Ausbeute bei de
ren Herstellung gewährleistet.
Das den obigen Schritten folgende Verfahren ist ähnlich dem der ersten Aus
führungsform der Fig. 2, und zwar wird ein Gate-Oxidfilm 45c durch thermi
sche Oxidation gebildet und auf diesem eine polykristalline Siliciumschicht
46b mit einer Dicke von etwa 1 µm durch CVD bei verringertem Druck abge
schieden, wie in Fig. 3(f) gezeigt. Die polykristalline Siliciumschicht 46b wird
dann durch Fotolithografie mit einem Muster versehen, um eine Gate-
Elektrodenschicht 46 zu bilden, wie in Fig. 3(g) gezeigt.
Obgleich das Herstellungsverfahren des vertikalen Siliciumcarbid-MOSFETs
gemäß der zweiten Ausführungsform etwas verschieden ist von dem der er
sten Ausführungsform sind die erhaltene Struktur und die Arbeitsweise dieser
Ausführungsform fast die gleichen wie die der ersten Ausführungsform.
Ähnlich wie bei der ersten Ausführungsform ist der nach dem Verfahren der
zweiten Ausführungsform erzeugte vertikale Siliciumcarbid-MOSFET dadurch
gekennzeichnet, daß die Tiefen der p-Basiszone 43 und n-Source-Zone 44
und die Länge der Kanalzone auf die gewünschten Werte eingestellt werden
können, und die Übergangsstruktur kann mit größerer Freiheit entworfen
werden. Beispielsweise ist die Länge der Kanalzone gleich etwa 0,3 µm, wenn
die Ionen unter Verwendung der gleichen Maske zur Bildung der p-Basiszone
und der n-Source-Zone implantiert werden, während die Länge der Kanalzone
40 gleich etwa 1,0 µm in der vorliegenden Ausführungsform ist, worin der
Abstandsteil 45b verwendet wird, um einen Unterschied in der Tiefe zwi
schen der p-Basiszone 43 und der n-Source-Zone 44 zu definieren. Bei der so
vergrößerten Länge der Kanalzone erhält die resultierende Vorrichtung eine
hohe Stehspannung von etwa 1000 V und Durchschlag in der Kanalzone der
Vorrichtung kann vermieden werden.
Als ein alternatives Verfahren können zuerst Phosphor-Ionen implantiert wer
den, um die n-Source-Zone 44 zu bilden, wobei die polykristalline Silicium
schicht 46a und der Abstandsteil 45b als eine Maske verwendet werden, und
nach Entfernung des Abstandsteils 45b können Bor-Ionen unter Verwendung
nur der polykristallinen Siliciumschicht 46a als eine Maske implantiert werden,
um die p-Basiszone 43 zu bilden.
Die Fig. 4(a) bis 4(f) und die Fig. 5(a) bis 5(d) sind Querschnittsansich
ten, welche das Verfahren der Herstellung eines Siliciumcarbid-MOSFETs ge
mäß der dritten Ausführungsform der Erfindung zeigen.
Zu Anfang wird eine n-Driftschicht 52 auf einem n⁺-Siliciumcarbidsubstrat 51
durch epitaktisches Aufwachsen laminiert und auf der Oberfläche der n-
Driftschicht 52 wird ein Siliciumnitridfilm 56a durch Plasma-CVD abgeschie
den und erhält durch Fotolithografie ein Muster, um eine Maske zum Ätzen zu
bilden, wie in Fig. 4(a) gezeigt.
Unter Verwendung des Siliciumnitridfilms 56a als Maske wird die Oberflä
chenschicht der Driftschicht bis auf eine Tiefe von etwa 5 µm geätzt durch
reaktives Ionenätzen unter Verwendung eines Gasgemisches von Kohlenstoff
tetrafluorid und Sauerstoff, um einen vorspringenden Abschnitt 52a zu bilden.
In dem in Fig. 4(c) gezeigten nächsten Schritt werden Bor-Ionen 53a implan
tiert, wobei der mit Muster versehene Siliciumnitridfilm 56a auf dem vorsprin
genden Bereich 52a verbleibt. Die Beschleunigungsspannungen und Dosis
mengen können so eingestellt werden, daß sie im wesentlichen auf der glei
chen Höhe sind wie diejenigen der ersten Ausführungsform. In Fig. 4(c) be
zeichnet die Referenz 53b die so implantierten Bor-Atome. Einige Bor-Ionen
53a können in den vorspringenden Bereich 52a eingeführt werden. Dann wird
nach dem Entfernen des Siliciumnitridfilms 56a ein Siliciumdioxidfilm 55a
durch CVD bei Normaldruck abgeschieden, wie in Fig. 4(d) gezeigt.
Anschließend wird die Gesamtoberfläche des so abgeschiedenen Siliciumdi
oxidfilms 55a einem Ätzen mit reaktiven Ionen unter Verwendung eines Gas
gemisches von Kohlenstofftetrafluorid und Wasserstoff unterworfen, um ei
nen 0,5 µm dicken Abstandsteil 55b auf Seitenflächen des vorspringenden
Bereichs 52a zu bilden. Dann werden Phosphor-Ionen 54a implantiert, wobei
der Abstandsteil 55b und der vorspringende Bereich 52a als eine Maske be
nutzt werden, wie in Fig. 4(e) gezeigt. Die Beschleunigungsspannung und Do
sismenge können so eingestellt werden, daß sie im wesentlichen die gleiche
Höhe wie diejenigen der ersten Ausführungsform haben. In Fig. 4(e) bezeich
net die Referenz 54b die so implantierten Phosphoratome. Einige Phosphor-
Ionen können in die Oberflächenschicht des vorspringenden Bereichs 52a ein
geführt werden.
Danach wird der Abstandsteil 55b entfernt und die Oberfläche mit einem Fo
toresist 55c beschichtet, wie in Fig. 4(f) gezeigt, so daß ein Teil des Fotore
sist 55c auf dem vorspringenden Bereich 52a eine verhältnismäßig geringe
Dicke und der andere Bereich eine verhältnismäßig große Dicke hat.
Im nächsten Schritt wird ein reaktives Ionenätzen unter Verwendung eines
Gasgemisches von Kohlenstofftetrafluorid und Sauerstoff unter solchen Ätz
bedingungen durchgeführt, daß der Fotoresist 55c und der vorspringende Be
reich 52a mit fast der gleichen Geschwindigkeit geätzt werden, um eine im
wesentlichen flache Oberfläche zu liefern, wie in Fig. 5(a) gezeigt. Vorsprünge
und Rücksprünge auf dieser Oberfläche werden so klein wie möglich gehal
ten, beispielsweise in einem Bereich von 0,1 bis 0,2 µm eingestellt. Statt Ät
zen kann diese flache Oberfläche durch mechanisches Schleifen gebildet wer
den.
Im nächsten in Fig. 5(b) gezeigten Schritt wird der auf der Oberfläche verblie
bene Fotoresist 55c entfernt und eine Wärmebehandlung zwei Stunden lang
bei 1600°C durchgeführt. Das auf diesen Schritt folgende Verfahren ist ähn
lich dem der ersten Ausführungsform, nämlich es wird durch thermische Oxi
dation ein Gate-Oxidfilm 55d gebildet, und auf diesem wird durch CVD bei
reduziertem Druck eine polykristalline Siliciumschicht 56b abgeschieden, wel
sche eine Gate-Elektrodenschicht 56 liefert, wie in Fig. 5(c) gezeigt. Die Gate-
Elektrodenschicht 56 wird dann in einem bestimmten Muster gebildet, wie in
Fig. 5(d) gezeigt.
Ähnlich der ersten und zweiten Ausführungsform ist die dritte Ausführungs
form dadurch gekennzeichnet, daß die Tiefen und anderen Abmessungen der
p-Basiszone 53 und n-Source-Zone 54 auf gewünschte Werte frei eingestellt
werden können, so daß die Übergangsstruktur mit größerer Freiheit entworfen
werden kann.
Weiterhin ist die dritte Ausführungsform dadurch gekennzeichnet, daß die n-
Driftschicht 52 selbst als eine Maske zur Bildung der p-Basiszone in einem
ausgewählten Bereich des Substrats verwendet wird. In der ersten und zwei
ten Ausführungsform ist es schwierig, ein geeignetes Material zur Verwen
dung als ein Maskenmaterial zu finden, und Ionen können nicht so tief einge
führt werden, daß sie durch das Maskenmaterial hindurchdringen. Wenn die
n-Driftschicht 52 selbst als das Maskenmaterial verwendet wird, wie in der
vorliegenden Ausführungsform, treten keine Probleme hinsichtlich Stabilität
und Begrenzung der Dicke auf.
Fig. 6 ist eine Querschnittsansicht eines Siliciumcarbid-MOSFETs gemäß der
vierten Ausführungsform der Erfindung.
In diesem Siliciumcarbid-MOSFET sind eine n-Driftschicht 62 und eine p-
Basiszone 63 durch epitaktisches Aufwachsen auf ein n⁺-Substrat 61 lami
niert, und eine n-Source-Zone 64 wird in einer Oberflächenschicht des Silici
umcarbidsubstrats durch Implantieren von Phosphor-Ionen gebildet. In einem
Teil der Oberflächenschicht des Substrats, wo die n-Source-Zone 64 nicht
gebildet wird, wird eine n-Wannenzone 71 durch die p-Basisschicht 63 gebil
det, um die n-Driftschicht 62 zu erreichen. Eine Gate-Elektrodenschicht 66
aus polykristallinem Silicium wird auf einem Gate-Isolatorfilm 65 über einer
Oberfläche der p-Basisschicht 63 gebildet, die zwischen der n-Wannenzone
71 und einer n-Source-Zone 64 liegt. Weiter wird eine Source-Elektrode 67 in
Kontakt mit Oberflächen sowohl der n-Source-Zone 64 als auch der p-
Basisschicht 63 gebildet und eine Drainelektrode 68 wird im Kontakt mit der
rückseitigen Oberfläche des n⁺-Substrats 61 gebildet.
Fig. 8(a) bis Fig. 8(g) sind Querschnittsansichten, welche das Verfahren der
Herstellung des Siliciumcarbid-MOSFETs der vierten Ausführungsform zeigen.
Zu Anfang wird die n-Driftschicht 62, die eine Dicke von 10 µm hat, durch
epitaktisches Aufwachsen auf das n⁺-Siliciumcarbidsubstrat 61 laminiert, und
dann wird auf der n-Driftschicht 62 durch epitaktisches Aufwachsen die p-
Basisschicht 63 mit einer Dicke von 2 µm gebildet, wie in Fig. 8(a) gezeigt. Im
nächsten, in Fig. 8(b) gezeigten Schritt wird eine polykristalline Siliciumschicht
mit einer Dicke von 4 µm auf der Oberfläche der p-Basisschicht 63 durch
CVD bei verringertem Druck abgeschieden und dann mit einem Muster verse
hen, um eine erste Maske 66a zu bilden. Diese Maske wird während der Io
nenimplantierung benutzt, um sowohl die n-Source-Zone 64 als auch die n-
Wannenzone 71 zu bilden, wie im folgenden beschrieben.
Während die Maske 66a auf der p-Basisschicht 63 verbleibt, wird ein Oxidfilm
durch ein CVD-Verfahren auf dem Substrat abgeschieden und durch Fotoli
thografie mit einem Muster versehen, um eine zweite Maske 65a zu bilden,
und Phosphor-Ionen 64a werden in die p-Basisschicht 63 implantiert, um
dann die n-Source-Zone 64 zu bilden, wie in Fig. 8(c) gezeigt. Da die Kante
der Maske durch die der ersten Maske 66a definiert ist, kann das Muster der
zweiten Maske 65a mit geringerer Genauigkeit gebildet werden. Die Bedin
gungen der Ionenimplantierung können ähnlich denen sein, unter welchen die
n-Source-Zone der ersten Ausführungsform gebildet wird. In Fig. 8 bezeichnet
die Referenz 64b so implantierte Phosphor-Atome.
Nach dem Implantieren von Phosphor-Ionen wird die zweite Maske 65a ent
fernt und polykristallines Silicium wiederum durch CVD bei verringertem
Druck abgeschieden und durch Fotolithografie mit einem Muster versehen,
um eine dritte Maske 66b zu bilden. Unter Verwendung der ersten Maske 66a
und der dritten so gebildeten Maske 66b werden Phosphor-Ionen 71a in die p-
Basisschicht 63 implantiert, wie in Fig. 8(d) gezeigt, um die n-Wannenzone 71
zu bilden, die sich durch die p-Basisschicht 63 erstreckt. Da die Kante der
erhaltenen Maske durch die der ersten Maske 66a definiert ist, kann die dritte
Maske 66b mit einer geringeren Genauigkeit gebildet werden. Die Bedingun
gen der Ionen-Implantierung sind wie folgt: Die Beschleunigungsspannungen
sind 40 keV, 120 keV, 400 keV und 1 MeV. Die Gesamtdosismenge ist 3 ×
1013cm-2 und die Implantierungstemperatur ist 1000°C. In Fig. 8(d) bezeichnet
die Referenz 71b so implantierte Phosphoratome.
Nach Entfernen der ersten und dritten Maske 66a und 66b durch trockenes
Ätzen unter Verwendung eines Gasgemisches von Kohlenstofftetrafluorid
(CF4) und Sauerstoff (O2) wird eine Wärmebehandlung zwei Stunden lang bei
1600°C durchgeführt, um die Verunreinigungen zu aktivieren und so die n-
Source-Zone 64 und n-Wannenzone 71 zu bilden, wie in Fig. 8(e) gezeigt. Die
Tiefe des Übergangs zwischen der p-Basisschicht 63 und der n-Source-Zone
64 beträgt etwa 0,2 µm.
Danach wird der Gate-Isolatorfilm 65 mit einer Dicke von 60 nm durch ther
mische Oxidation gebildet und auf dem Gate-Isolatorfilm 65 wird eine polykri
stalline Siliciumschicht 66c durch CVD bei verringertem Druck abgeschieden
und durch Fotolithografie mit einem Muster versehen, um die Gate-
Elektrodenschicht 66 zu bilden, wie in Fig. 8(f) und (g) gezeigt.
Im nächsten nicht gezeigten Schritt wird Phosphorglas durch CVD bei verrin
gertem Druck abgeschieden, um einen Isolatorfilm zu bilden, und eine Öff
nung wird durch den Isolatorfilm gebildet, so daß die Source-Elektrode 67 in
Kontakt mit der n-Source-Zone 64 gebildet wird. Gleichzeitig wird eine Gate-
Elektrode in Kontakt mit der Gate-Elektrodenschicht 66 gebildet, und die
Drain-Elektrode 68 wird auf der rückseitigen Fläche des n⁺-
Siliciumcarbidsubstrats 61 gebildet.
Im Siliciumcarbid-MOSFET der vierten Ausführungsform kann die Breite der p-
Basisschicht, die zwischen der n-Source-Zone 64 und der n-Wannenzone 71
liegt, mit hoher Genauigkeit gleichmäßig auf einen gewünschten Wert einge
stellt werden, indem die Breite der ersten Maske 66a geeignet eingestellt
wird. So wird das oben beschriebene Verfahren mit Vorteil verwendet, um
einen Hochspannungs-Siliciumcarbid-MOSFET herzustellen, worin die Diffusi
on von Verunreinigungen weniger wahrscheinlich ist im Vergleich mit dem
bekannten Verfahren, worin die n-Source-Zone und p-Basiszone durch Selbst
ausrichtung unter Verwendung der Kante der gleichen Maske gebildet wer
den.
Der Siliciumcarbid-MOSFET der in Fig. 6 gezeigten vierten Ausführungsform
unterscheidet sich von dem der in Fig. 1 gezeigten ersten Ausführungsform
darin, daß die p-Basisschicht 63 durch epitaktisches Aufwachsen gebildet ist
und daß sich die n-Wannenzone 71, die sich durch die p-Basisschicht 63 er
streckt, durch Ionenimplantierung gebildet ist. Dieses Verfahren erfordert kein
Implantieren von Ionen als p-Typ-Verunreinigungen, die normalerweise im
SiC-Substrat nur schwierig zu implantieren und aktivieren sind, und daher
kann der Siliciumcarbid-MOSFET nach diesem Verfahren mit erheblich verbes
sertem Wirkungsgrad hergestellt werden.
Obgleich die Siliciumcarbid-MOSFETs der dargestellten Ausführungsformen
vom n-Kanaltyp sind, kann die Erfindung in gleicher Weise auf MOSFETs an
gewandt werden, worin die Leitfähigkeitstypen bezüglich der der gezeigten
Ausführungsformen umgekehrt sind.
Während Phosphor und Bor in den gezeigten Ausführungsformen jeweils als
n-Typ- und p-Typ-Verunreinigungen verwendet werden, können auch Stick
stoff oder Arsen als n-Typ-Verunreinigungen und Aluminium als p-Typ-
Verunreinigung verwendet werden.
Gemäß der Erfindung, wie oben erläutert, wird die Source-Zone vom ersten
Leitfähigkeitstyp des vertikalen Siliciumcarbid-MOSFETs durch Ionenimplantie
rung von Verunreinigungen des ersten Leitfähigkeitstyps in einem ausgewähl
ten Bereich der Driftschicht vom ersten Leitfähigkeitstyp gebildet, wobei eine
Maske mit größerer Breite verwendet wird als eine Maske, die während der
Ionenimplantierung von Verunreinigungen des zweiten Leitfähigkeitstyps in
einem ausgewählten Bereich der Driftschicht verwendet wird. So können die
Länge des Kanals und die Dicke der Basiszone vom zweiten Leitfähigkeitstyp
unabhängig von einander auf gewünschte Werte eingestellt werden, wodurch
eine Struktur gebildet wird, die eine hohe Stehspannung hat und keinen
Durchschlag in der Kanalzone.
Der obige vertikale MOSFET wird hergestellt durch Implantieren von Ionen in
ausgewählten Bereichen der Driftschicht vom ersten Leitfähigkeitstyp unter
Verwendung verschiedener Masken zur Bildung der Basiszone vom zweiten
Leitfähigkeitstyp und der Source-Zone vom ersten Leitfähigkeitstyp, und ein
Gate-Isolatorfilm wird nach Entfernen der Masken und Durchführung einer
Wärmebehandlung gebildet. Der nach diesem Verfahren hergestellte vertikale
Siliciumcarbid-MOSFET hat verringerte Beanspruchungen infolge eines an den
Gate-Isolatorfilm angelegten elektrischen Feldes und kann daher einer genü
gend hohen elektrischen Spannung widerstehen.
Wenn ein Abstandsteil verwendet wird, um eine der obigen Masken zu bilden,
kann die Länge der Kanalzone mit hoher Genauigkeit eingestellt werden, wo
durch stabile Charakteristika des MOSFETs und eine größere Ausbeute bei
dessen Herstellung gewährleistet werden.
Bei einem anderen Herstellungsverfahren wird die Wannenzone vom ersten
Leitfähigkeitstyp durch Ionenimplantierung so hergestellt, daß sich diese
Wannenzone von der Oberfläche der Basiszone des zweiten Leitfähigkeitstyps
zur Driftschicht des ersten Leitfähigkeitstyps erstreckt, und die Source-Zone
vom ersten Leitfähigkeitstyp wird durch Ionenimplantierung in einem ausge
wählten Bereich der Oberflächenschicht der Basisschicht vom zweiten Leitfä
higkeitstyp gebildet. Da dieses Verfahren keine Ionenimplantierung von Ver
unreinigungen des zweiten Leitfähigkeitstyps zur Bildung der Basisschicht des
zweiten Leitfähigkeitstyps erfordert, kann der vertikale Siliciumcarbid-
MOSFET mit verbessertem Wirkungsgrad hergestellt werden.
Fig.
1
31
n⁺-Substrat
32
n-Driftschicht
33
p-Basiszone
34
n-Source-Zone
35
Gate-Isolationsfilm
36
Gate-Elektrodenschicht
37
Source-Elektrode
38
Drain-Elektrode
39
Isolationsfilm
40
Kanalzone
Claims (11)
1. Ein vertikaler Siliciumcarbid-MOSFET mit:
- - einem Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp;
- - eine Siliciumcarbid enthaltende Driftschicht vom ersten Leitfähigkeitstyp, die auf dem Siliciumcarbidsubstrat vom ersten Leitfähigkeitstyp gebildet ist;
- - eine Basiszone von einem zweiten Leitfähigkeitstyp, die in einem ausge wählten Bereich einer Oberflächenschicht der Driftschicht vom ersten Leit fähigkeitstyp gebildet ist;
- - eine Source-Zone vom ersten Leitfähigkeitstyp, die in einem ausgewählten Bereich der Basiszone vom zweiten Leitfähigkeitstyp gebildet ist;
- - eine Gate-Elektrodenschicht, die auf einem Gate-Isolatorfilm über wenig stens einen Teil eines exponierten Oberflächenabschnitts der Basiszone vom zweiten Leitfähigkeitstyp, die zwischen der Source-Zone vom ersten Leitfähigkeitstyp und der Driftschicht vom ersten Leitfähigkeitstyp liegt, gebildet ist;
- - eine Source-Elektrode, die in Kontakt mit Oberflächen der Source-Zone des ersten Leitfähigkeitstyps und der Basiszone des zweiten Leitfähigkeitstyps gebildet ist; und
- - eine Drain-Elektrode, die auf einer rückseitigen Fläche des Siliciumcarbid substrats gebildet ist,
2. Vertikaler Siliciumcarbid-MOSFET nach Anspruch 1, dadurch gekennzeich
net, daß eine Breite des exponierten Oberflächenbereichs der Basiszone
vom zweiten Leitfähigkeitstyp, der zwischen der Source-Zone vom ersten
Leitfähigkeitstyp der Driftschicht vom ersten Leitfähigkeitstyp liegt, breiter
ist als eine Abmessung der Basiszone vom zweiten Leitfähigkeitstyp ge
messen in einer Dickenrichtung der Driftschicht vom ersten Leitfähig
keitstyp.
3. Vertikaler Siliciumcarbid-MOSFET nach Anspruch 1, dadurch gekennzeich
net, daß wenigstens ein Teil der Basiszone vom zweiten Leitfähigkeitstyp
von einer Oberfläche der Source-Zone vom ersten Leitfähigkeitstyp vor
steht.
4. Verfahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs, ge
kennzeichnet durch folgende Schritte:
- - auf einem Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp wird eine Siliciumcarbid enthaltene Driftschicht vom ersten Leitfähigkeitstyp ge bildet;
- - auf der Driftschicht vom ersten Leitfähigkeitstyp wird eine erste Maske ge bildet;
- - eine Source-Zone vom ersten Leitfähigkeitstyp wird in einem ausgewählten Bereich einer Oberflächenschicht der Driftschicht vom ersten Leitfähig keitstyp gebildet durch Ionen-Implantierung von Verunreinigungen des er sten Leitfähigkeitstyp unter Verwendung der ersten Maske;
- - eine zweite Maske wird durch Reduzieren einer Breite der ersten Maske gebildet;
- - eine Basiszone von einem zweiten Leitfähigkeitstyp wird in einem ausge wählten Bereich der Driftschicht vom ersten Leitfähigkeitstyp gebildet durch Ionenimplantierung von Verunreinigungen des zweiten Leitfähig keitstyp unter Verwendung der zweiten Maske;
- - wenigstens eine der ersten und zweiten Maske, die auf der Driftschicht vom ersten Leitfähigkeitstyp verbleibt, wird entfernt und eine Wärmebe handlung wird durchgeführt;
- - eine Gate-Elektrodenschicht wird auf einem Gate-Isolationsfilm über wenig stens einen Teil eines exponierten Oberflächenbereichs der Basiszone vom zweiten Leitfähigkeitstyp gebildet, der zwischen der Source-Zone vom er sten Leitfähigkeitstyp und der Driftschicht vom ersten Leitfähigkeitstyp liegt;
- - eine Source-Elektrode wird in Kontakt mit Oberflächen der Source-Zone vom ersten Leitfähigkeitstyp und der Basiszone vom zweiten Leitfähig keitstyp gebildet; und
- - eine Drain-Elektrode wird auf einer rückseitigen Fläche des Siliciumcarbid substrats gebildet.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß wenigstens
eine der Ionenimplantierungen mehrfach mit veränderter Beschleunigungs
spannung durchgeführt wird.
6. Verfahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs ge
kennzeichnet durch die folgenden Schritte:
- - auf einem Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp wird eine Siliciumcarbid enthaltende Driftschicht vom ersten Leitfähigkeitstyp gebildet;
- - Eine Maske wird auf der Driftschicht vom ersten Leitfähigkeitstyp gebildet;
- - eine Basiszone von einem zweiten Leitfähigkeitstyp wird in einem ausge wählten Bereich einer Oberflächenschicht der Driftschicht vom ersten Leit fähigkeitstyp durch Ionenimplantierung von Verunreinigungen des zweiten Leitfähigkeitstyp unter Verwendung der Maske gebildet;
- - ein Abstandsteil wird auf Seitenflächen der Maske gebildet;
- - eine Source-Zone vom ersten Leitfähigkeitstyp wird in einem ausgewählten Bereich der Driftschicht vom ersten Leitfähigkeitstyp durch Ionenimplantie rung von Verunreinigungen des ersten Leitfähigkeitstyp unter Verwendung der mit dem Abstandsteil versehenen Maske gebildet;
- - die mit dem Abstandsteil versehene Maske wird entfernt und eine Wärme behandlung wird durchgeführt;
- - eine Gate-Elektrodenschicht wird auf einem Gate-Isolatorfilm über wenig stens einen Teil eines exponierten Oberflächenabschnitts der Basiszone vom zweiten Leitfähigkeitstyp und in der Driftschicht vom ersten Leitfähig keitstyp gebildet;
- - eine Source-Elektrode wird in Kontakt mit Oberflächen der Source-Zone vom ersten Leitfähigkeitstyp und der Basiszone vom zweiten Leitfähig keitstyp gebildet; und
- - eine Drain-Elektrode wird auf einer rückseitigen Fläche des Siliciumcarbid substrats gebildet ist.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß wenigstens eine
der Ionenimplantierungen mehrfach mit einer veränderten Beschleunigungs
spannung durchgeführt wird.
8. Verfahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs, ge
kennzeichnet durch die folgenden Schritte:
- - auf einem Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp wird eine Siliciumcarbid enthaltende Driftschicht vom ersten Leitfähigkeitstyp gebildet;
- - ein Teil der Driftschicht vom ersten Leitfähigkeitstyp wird mit einer Maske abgedeckt, und die Leitfähigkeitsschicht vom ersten Leitfähigkeitstyp wird bis auf eine bestimmte Tiefe geätzt, um einen vorspringenden Teil zu bil den;
- - zur Bildung einer Basiszone von einem zweiten Leitfähigkeitstyp werden in einem ausgewählten Bereich einer Oberflächenschicht der Driftschicht vom ersten Leitfähigkeitstyp Ionen implantiert;
- - ein Abstandsteil wird auf Seitenflächen des vorspringenden Abschnitts ge bildet, der durch das Ätzen der Driftschicht vom ersten Leitfähigkeitstyp gebildet wurde;
- - zur Bildung einer Source-Zone vom ersten Leitfähigkeitstyp werden Ionen in einem ausgewählten Bereich der Driftschicht des ersten Leitfähigkeitstyps implantiert;
- - der Abstandsteil wird entfernt und die Höhe des durch Ätzen gebildeten vorspringenden Bereichs der Driftschicht vom ersten Leitfähigkeitstyp wird verringert;
- - eine Gate-Elektrodenschicht wird auf einen Gate-Isolationsfilm über wenig stens einen Teil eines exponierten Oberflächenbereichs der Basiszone vom zweiten Leitfähigkeitstyp gebildet, der zwischen der Source-Zone vom er sten Leitfähigkeitstyp und der Driftschicht vom ersten Leitfähigkeitstyp liegt;
- - eine Source-Elektrode wird in Kontakt mit Oberflächen der Source-Zone vom ersten Leitfähigkeitstyp und der Basiszone vom zweiten Leitfähig keitstyp gebildet; und
- - eine Drain-Elektrode wird auf einer rückseitigen Fläche des Siliciumcarbid- Substrats gebildet.
9. Vertikaler Siliciumcarbid-MOSFET, gekennzeichnet durch:
- - ein Siliciumcarbidsubstrat von einem ersten Leitfähigkeitstyp;
- - eine Siliciumcarbid enthaltende Driftschicht vom ersten Leitfähigkeitstyp, die auf dem Siliciumcarbidsubstrat vom ersten Leitfähigkeitstyp gebildet ist;
- - eine Basisschicht von einem zweiten Leitfähigkeitstyp, die auf der Drift schicht vom ersten Leitfähigkeitstyp gebildet ist;
- - eine Source-Zone vom ersten Leitfähigkeitstyp, die in einem ausgewählten Bereich der Oberflächenschicht der Basiszone vom zweiten Leitfähig keitstyp gebildet ist;
- - eine Wannenzone vom ersten Leitfähigkeitstyp, die durch die Basiszone vom zweiten Leitfähigkeitstyp gebildet ist und sich von einer Oberfläche der Basisschicht zur Driftschicht vom ersten Leitfähigkeitstyp erstreckt;
- - eine Gate-Elektrode, die über einem Gate-Isolationsfilm über wenigstens einen Teil eines exponierten Oberflächenbereichs der Basiszone vom zwei ten Leitfähigkeitstyp gebildet ist, der zwischen der Source-Zone vom ersten Leitfähigkeitstyp und der Wannenzone vom ersten Leitfähigkeitstyp liegt;
- - eine Source-Elektrode, die in Kontakt mit Oberflächen der Source-Zone vom ersten Leitfähigkeitstyp und der Basiszone vom zweiten Leitfähigkeitstyp gebildet ist; und
- - eine Drain-Elektrode, die auf einer rückseitigen Fläche des Siliciumcarbid- Substrats gebildet ist.
10. Vertikaler Siliciumcarbid-MOSFET nach Anspruch 8, dadurch gekenn
zeichnet, daß der erste Leitfähigkeitstyp n-Typ und der zweite Leitfähig
keitstyp p-Typ ist.
11. Verfahren zur Herstellung eines vertikalen Siliciumcarbid-MOSFETs, ge
kennzeichnet durch die folgenden Schritte:
- - eine Driftschicht von einem ersten Leitfähigkeitstyp wird durch epitakti sches Aufwachsen auf einem Siliciumcarbidsubstrat vom ersten Leitfähig keitstyp gebildet und eine Basisschicht von einem zweiten Leitfähigkeitstyp wird durch epitaktisches Aufwachsen auf der Driftschicht vom ersten Leit fähigkeitstyp gebildet;
- - wenigstens zwei erste Masken werden auf einer Oberfläche der Basis schicht vom zweiten Leitfähigkeitstyp gebildet;
- - eine zweite Maske wird auf der Oberfläche der Basisschicht vom zweiten Leitfähigkeitstyp derart gebildet, daß die zweite Maske die ersten Masken überlappt;
- - Ionen zur Bildung einer Source-Zone vom ersten Leitfähigkeitstyp werden in einem ausgewählten Bereich einer Oberflächenschicht der Basisschicht vom zweiten Leitfähigkeitstyp unter Verwendung der ersten Masken und der zweiten Maske implantiert;
- - wenigstens zwei dritte Masken werden auf der Oberfläche der Basisschicht vom zweiten Leitfähigkeitstyp so gebildet, daß jede der dritten Masken die ersten Masken an äußeren Bereichen der ersten Masken überlappt;
- - Ionen zur Bildung einer Wannenzone vom ersten Leitfähigkeitstyp werden in einem ausgewählten Bereich der Oberflächenschicht der Basisschicht vom zweiten Leitfähigkeitstyp unter Verwendung der ersten Masken und der dritten Masken implantiert, so daß sich die Wannenzone vom ersten Leitfähigkeitstyp von einer Oberfläche der Basisschicht vom zweiten Leitfä higkeitstyp durch die Basisschicht zur Driftschicht vom ersten Leitfähig keitstyp erstreckt;
- - eine Gate-Elektrodenschicht wird auf einen Gate-Isolationsfilm über wenig stens einem Teil eines exponierten Oberflächenbereichs der Basisschicht vom zweiten Leitfähigkeitstyp gebildet, der zwischen der Source-Zone vom ersten Leitfähigkeitstyp und der Wannenzone vom ersten Leitfähigkeitstyp liegt;
- - eine Source-Elektrode wird in Kontakt mit Oberflächen der Source-Zone vom ersten Leitfähigkeitstyp und der Basisschicht vom zweiten Leitfähig keitstyp gebildet; und
- - eine Drain-Elektrode wird auf einer rückseitigen Fläche des Siliciumcarbid- Substrats vom ersten Leitfähigkeitstyp gebildet.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03608097A JP3206727B2 (ja) | 1997-02-20 | 1997-02-20 | 炭化けい素縦型mosfetおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19806838A1 true DE19806838A1 (de) | 1998-08-27 |
Family
ID=12459770
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19806838A Withdrawn DE19806838A1 (de) | 1997-02-20 | 1998-02-18 | Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben |
Country Status (3)
Country | Link |
---|---|
US (2) | US6054352A (de) |
JP (1) | JP3206727B2 (de) |
DE (1) | DE19806838A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19931324B4 (de) * | 1998-07-07 | 2009-03-26 | Fuji Electric Co., Ltd., Kawasaki | Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung |
US8933394B2 (en) | 2010-06-03 | 2015-01-13 | Panasonic Corporation | Semiconductor device having at least a transistor cell with a second conductive type region surrounding a wall region and being insulated from both gate electrode and source electrode and solid state relay using same |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3216804B2 (ja) * | 1998-01-06 | 2001-10-09 | 富士電機株式会社 | 炭化けい素縦形fetの製造方法および炭化けい素縦形fet |
JP3344562B2 (ja) * | 1998-07-21 | 2002-11-11 | 富士電機株式会社 | 炭化けい素半導体装置の製造方法 |
US6972436B2 (en) * | 1998-08-28 | 2005-12-06 | Cree, Inc. | High voltage, high temperature capacitor and interconnection structures |
JP4595139B2 (ja) * | 1998-10-29 | 2010-12-08 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP4250822B2 (ja) * | 1999-09-14 | 2009-04-08 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US6429041B1 (en) * | 2000-07-13 | 2002-08-06 | Cree, Inc. | Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation |
US6956238B2 (en) | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
US7067176B2 (en) | 2000-10-03 | 2006-06-27 | Cree, Inc. | Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment |
US6767843B2 (en) | 2000-10-03 | 2004-07-27 | Cree, Inc. | Method of N2O growth of an oxide layer on a silicon carbide layer |
US6610366B2 (en) | 2000-10-03 | 2003-08-26 | Cree, Inc. | Method of N2O annealing an oxide layer on a silicon carbide layer |
JP4876321B2 (ja) * | 2001-03-30 | 2012-02-15 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
JP4830213B2 (ja) * | 2001-05-08 | 2011-12-07 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP2003100657A (ja) * | 2001-09-20 | 2003-04-04 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
JP3559971B2 (ja) * | 2001-12-11 | 2004-09-02 | 日産自動車株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP3939583B2 (ja) * | 2002-04-24 | 2007-07-04 | 日産自動車株式会社 | 電界効果トランジスタの製造方法 |
US7282739B2 (en) | 2002-04-26 | 2007-10-16 | Nissan Motor Co., Ltd. | Silicon carbide semiconductor device |
US7022378B2 (en) * | 2002-08-30 | 2006-04-04 | Cree, Inc. | Nitrogen passivation of interface states in SiO2/SiC structures |
US7217950B2 (en) | 2002-10-11 | 2007-05-15 | Nissan Motor Co., Ltd. | Insulated gate tunnel-injection device having heterojunction and method for manufacturing the same |
US8952391B2 (en) * | 2002-10-18 | 2015-02-10 | National Institute Of Advanced Industrial Science And Technology | Silicon carbide semiconductor device and its manufacturing method |
US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
JP3931138B2 (ja) * | 2002-12-25 | 2007-06-13 | 三菱電機株式会社 | 電力用半導体装置及び電力用半導体装置の製造方法 |
JP5368140B2 (ja) * | 2003-03-28 | 2013-12-18 | 三菱電機株式会社 | SiCを用いた縦型MOSFETの製造方法 |
JP2004319964A (ja) * | 2003-03-28 | 2004-11-11 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US8133789B1 (en) | 2003-04-11 | 2012-03-13 | Purdue Research Foundation | Short-channel silicon carbide power mosfet |
US7074643B2 (en) * | 2003-04-24 | 2006-07-11 | Cree, Inc. | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
US6979863B2 (en) * | 2003-04-24 | 2005-12-27 | Cree, Inc. | Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same |
JP2005011846A (ja) | 2003-06-16 | 2005-01-13 | Nissan Motor Co Ltd | 半導体装置 |
EP1519419B1 (de) | 2003-09-24 | 2018-02-21 | Nissan Motor Co., Ltd. | Halbleitervorrichtung und Verfahren zu deren Herstellung |
DE10355587B4 (de) * | 2003-11-28 | 2007-05-24 | Infineon Technologies Ag | Verfahren zur Herstellung eines vertikalen Leistungs-Halbleitertransistors |
CN100490077C (zh) * | 2004-02-06 | 2009-05-20 | 松下电器产业株式会社 | 碳化硅半导体元件及其制造方法 |
US7622741B2 (en) * | 2004-02-27 | 2009-11-24 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing same |
US7118970B2 (en) * | 2004-06-22 | 2006-10-10 | Cree, Inc. | Methods of fabricating silicon carbide devices with hybrid well regions |
JP4802542B2 (ja) | 2005-04-19 | 2011-10-26 | 株式会社デンソー | 炭化珪素半導体装置 |
US20060261346A1 (en) * | 2005-05-18 | 2006-11-23 | Sei-Hyung Ryu | High voltage silicon carbide devices having bi-directional blocking capabilities and methods of fabricating the same |
US7615801B2 (en) * | 2005-05-18 | 2009-11-10 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
US7391057B2 (en) * | 2005-05-18 | 2008-06-24 | Cree, Inc. | High voltage silicon carbide devices having bi-directional blocking capabilities |
US7414268B2 (en) | 2005-05-18 | 2008-08-19 | Cree, Inc. | High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities |
US7528040B2 (en) | 2005-05-24 | 2009-05-05 | Cree, Inc. | Methods of fabricating silicon carbide devices having smooth channels |
US7727904B2 (en) * | 2005-09-16 | 2010-06-01 | Cree, Inc. | Methods of forming SiC MOSFETs with high inversion layer mobility |
JP4984467B2 (ja) * | 2005-09-22 | 2012-07-25 | 住友電気工業株式会社 | 窒化ガリウム系misトランジスタ |
US20080014693A1 (en) * | 2006-07-12 | 2008-01-17 | General Electric Company | Silicon carbide vertical mosfet design for fast switching applications |
US7728402B2 (en) | 2006-08-01 | 2010-06-01 | Cree, Inc. | Semiconductor devices including schottky diodes with controlled breakdown |
US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
WO2008020911A2 (en) | 2006-08-17 | 2008-02-21 | Cree, Inc. | High power insulated gate bipolar transistors |
JP5071763B2 (ja) | 2006-10-16 | 2012-11-14 | 独立行政法人産業技術総合研究所 | 炭化ケイ素半導体装置およびその製造方法 |
CN101584029B (zh) * | 2007-01-16 | 2011-05-04 | 松下电器产业株式会社 | 半导体装置的制造方法 |
US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
JP4786621B2 (ja) * | 2007-09-20 | 2011-10-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
US8492771B2 (en) * | 2007-09-27 | 2013-07-23 | Infineon Technologies Austria Ag | Heterojunction semiconductor device and method |
US8035112B1 (en) | 2008-04-23 | 2011-10-11 | Purdue Research Foundation | SIC power DMOSFET with self-aligned source contact |
IT1392577B1 (it) | 2008-12-30 | 2012-03-09 | St Microelectronics Rousset | Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi' ottenuto |
US7829402B2 (en) * | 2009-02-10 | 2010-11-09 | General Electric Company | MOSFET devices and methods of making |
SG183740A1 (en) | 2009-02-20 | 2012-09-27 | Semiconductor Energy Lab | Semiconductor device and manufacturing method of the same |
US8288220B2 (en) * | 2009-03-27 | 2012-10-16 | Cree, Inc. | Methods of forming semiconductor devices including epitaxial layers and related structures |
US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
US8629509B2 (en) * | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
US8541787B2 (en) * | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
US8367536B2 (en) | 2009-07-24 | 2013-02-05 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor device |
US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
JP5433352B2 (ja) * | 2009-09-09 | 2014-03-05 | 株式会社東芝 | 半導体装置の製造方法 |
US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
JP5002693B2 (ja) * | 2010-09-06 | 2012-08-15 | 株式会社東芝 | 半導体装置 |
US8815721B2 (en) * | 2010-12-17 | 2014-08-26 | General Electric Company | Semiconductor device and method of manufacturing the same |
WO2012086257A1 (ja) | 2010-12-22 | 2012-06-28 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP5883563B2 (ja) * | 2011-01-31 | 2016-03-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
JP5687127B2 (ja) * | 2011-05-06 | 2015-03-18 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP5454518B2 (ja) * | 2011-06-23 | 2014-03-26 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US9984894B2 (en) | 2011-08-03 | 2018-05-29 | Cree, Inc. | Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions |
KR101870873B1 (ko) * | 2011-08-04 | 2018-07-20 | 에스케이하이닉스 주식회사 | 반도체 소자의 제조방법 |
US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
EP2754177A1 (de) | 2011-09-11 | 2014-07-16 | Cree, Inc. | Strommodul mit hoher stromdichte und transistoren mit verbesserter konzeption |
US9123798B2 (en) | 2012-12-12 | 2015-09-01 | General Electric Company | Insulating gate field effect transistor device and method for providing the same |
KR101920717B1 (ko) * | 2013-01-14 | 2018-11-21 | 삼성전자주식회사 | 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법 |
JP5802231B2 (ja) | 2013-03-22 | 2015-10-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6285668B2 (ja) | 2013-09-03 | 2018-02-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP6335089B2 (ja) * | 2014-10-03 | 2018-05-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
CN105590855A (zh) * | 2014-10-23 | 2016-05-18 | 北大方正集团有限公司 | 一种结型场效应管的制作方法 |
JP6616280B2 (ja) * | 2016-12-27 | 2019-12-04 | トヨタ自動車株式会社 | スイッチング素子 |
US10937869B2 (en) * | 2018-09-28 | 2021-03-02 | General Electric Company | Systems and methods of masking during high-energy implantation when fabricating wide band gap semiconductor devices |
JP7294036B2 (ja) * | 2019-09-30 | 2023-06-20 | 三菱電機株式会社 | 半導体試験装置、半導体装置の試験方法および半導体装置の製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4561168A (en) * | 1982-11-22 | 1985-12-31 | Siliconix Incorporated | Method of making shadow isolated metal DMOS FET device |
US5322802A (en) * | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
US5448081A (en) * | 1993-02-22 | 1995-09-05 | Texas Instruments Incorporated | Lateral power MOSFET structure using silicon carbide |
JPH0799312A (ja) * | 1993-02-22 | 1995-04-11 | Texas Instr Inc <Ti> | 半導体装置とその製法 |
US5510281A (en) * | 1995-03-20 | 1996-04-23 | General Electric Company | Method of fabricating a self-aligned DMOS transistor device using SiC and spacers |
US5877515A (en) * | 1995-10-10 | 1999-03-02 | International Rectifier Corporation | SiC semiconductor device |
US5877041A (en) * | 1997-06-30 | 1999-03-02 | Harris Corporation | Self-aligned power field effect transistor in silicon carbide |
-
1997
- 1997-02-20 JP JP03608097A patent/JP3206727B2/ja not_active Expired - Lifetime
-
1998
- 1998-02-18 DE DE19806838A patent/DE19806838A1/de not_active Withdrawn
- 1998-02-20 US US09/027,305 patent/US6054352A/en not_active Expired - Lifetime
-
2000
- 2000-01-12 US US09/482,391 patent/US6465807B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19931324B4 (de) * | 1998-07-07 | 2009-03-26 | Fuji Electric Co., Ltd., Kawasaki | Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung |
US8933394B2 (en) | 2010-06-03 | 2015-01-13 | Panasonic Corporation | Semiconductor device having at least a transistor cell with a second conductive type region surrounding a wall region and being insulated from both gate electrode and source electrode and solid state relay using same |
Also Published As
Publication number | Publication date |
---|---|
JP3206727B2 (ja) | 2001-09-10 |
US6054352A (en) | 2000-04-25 |
JPH10233503A (ja) | 1998-09-02 |
US6465807B1 (en) | 2002-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19806838A1 (de) | Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben | |
DE69309565T2 (de) | Feldeffekttransistor mit Graben mit niedrig dotiertem epitaktischen Gebiet an dessen Oberflächenbereich | |
DE2455730C3 (de) | Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell | |
DE19931324B4 (de) | Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung | |
DE60132994T2 (de) | Verfahren zur herstellung eines leistungs-mosfets | |
DE4219319B4 (de) | MOS-FET und Herstellungsverfahren dafür | |
DE10214066B4 (de) | Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben | |
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE4406849C2 (de) | Verfahren zur Herstellung eines MOS-Transistors mit einem einen flachen Übergang aufweisenden Source/Drain-Bereich und einer Silicidschicht | |
DE3019850C2 (de) | ||
DE4423068C1 (de) | Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung | |
DE68911715T2 (de) | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. | |
EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE10296953T5 (de) | Doppelgatetransistor und Herstellungsverfahren | |
DE3932621A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
DE19900169A1 (de) | Vertikaler Siliciumcarbid-Feldeffekttransistor und Verfahren zu seiner Herstellung | |
EP0010624A1 (de) | Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen | |
DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
DE3242736A1 (de) | Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren | |
DE102017115412A1 (de) | Verfahren zur Herstellung eines Supberjunctionbauelements | |
DE212019000027U1 (de) | Halbleitervorrichtung | |
EP0029900B1 (de) | Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung | |
EP1138085B1 (de) | Feldeffektgesteuerter transistor und verfahren zu dessen herstellung | |
DE69924338T2 (de) | Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate | |
DE2824419A1 (de) | Halbleitervorrichtung und verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8139 | Disposal/non-payment of the annual fee |