DE3242736A1 - Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren - Google Patents

Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren

Info

Publication number
DE3242736A1
DE3242736A1 DE19823242736 DE3242736A DE3242736A1 DE 3242736 A1 DE3242736 A1 DE 3242736A1 DE 19823242736 DE19823242736 DE 19823242736 DE 3242736 A DE3242736 A DE 3242736A DE 3242736 A1 DE3242736 A1 DE 3242736A1
Authority
DE
Germany
Prior art keywords
conductivity type
grids
grooves
base region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823242736
Other languages
English (en)
Inventor
Bantval Jayant 12065 Clifton Park N.Y. Baliga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of DE3242736A1 publication Critical patent/DE3242736A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H01L29/7392—Gated diode structures with PN junction gate, e.g. field controlled thyristors (FCTh), static induction thyristors (SITh)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Description

9O2O-RD-1O119
Verfahren zum Herstellen feldgesteuerter Elemente mit in vertikalen Kanälen versenkten Gittern
Die Erfindung bezieht sich allgemein auf Halbleiterelemente, die vertikale Kanäle aufweisen und durch ein elektrisches Feld gesteuert sind, wie Feldeffekttransistoren und feldgesteuerte Thyristoren und sie bezieht sich mehr im besonderen auf Verfahren zum Herstellen versenkter Gitter für solche Elemente.
Es sind verschiedene Formen feldgesteuerter Halbleiterelemente mit vertikalen Kanälen bekannt. Diese schließen feldgesteuerte Thyristoren (FCTs), eine Variation,die manchmal als Diode mit Feldanschluß (im Englischen "field terminated diode" genannt - abgekürzt FTD bezeichnet wird) sowie Feldeffekttransistoren (FETs) ein. Diese Elemente sind potentiell in der Lage, Spannungen in der Größenordnung von 50 bis 1000 Volt mit Strömen von 1 bis 100 Ampere bei Frequenzen von mehr als 15 kHz zu schalten, was die Möglichkeiten der üblichen bipolaren Elemente übersteigt.
Solche Elemente sind in der Literatur beschrieben, z.B. von D. E. Houston, S. Krishna, D. E. Piccone, R. J. Finke und Y. S. Sun in dem Artikel "A Field Terminated Diode" in IEEE Trans. Electron Devices, Bd. ED-23, Nr. 8, S. 905 - 911 (August 1976). Zusätzlich zu diesem Artikel sind verschiedene Formen solcher Elemente in den folgenden US-PS offenbart: 4 037 245, 4 060 821, 4 132 996 und 4 170 019. Eine weitere diesbezügliche Offenbarung findet sich in der DE-OS 28 55 546.
Kurz gesagt gibt es in einem Thyristor oder der Diodenform eines feldgesteuerten Elementes eine p+-Anode, n~-Basis,
sowie eine η -Kathode, wobei der η -Basisbereich ein ρ -Gitter
oder Gatt aus mehreren vertikalen Kanälen enthält. Im allgemeinen arbeitet ein solches Element als Leistungsgleichrichter mit der Fähigkeit, in Durchlaßrichtung zu sperren und mit dem Gatt abzuschalten. Es können auch Feldeffekttransistoren ähnlicher Struktur geschaffen werden, bei denen es anstelle eines ρ -Anodenbereiches einen η - Abfluß oder Drain-Bereich gibt.
In der Draufsicht kann das Gitter eine Vielfalt geometrischer Formen haben. In der vorliegenden Anmeldung werden Gitter aus mehreren parallel verlaufenden langgestreckten Elementen beschrieben, obwohl die Erfindung darauf nicht beschränkt ist.
Es gibt zwei allgemeine Strukturen für diese Elementes Planarstrukturen, bei denen sich das Gitter auf der Oberfläche des Elementes befindet sowie versenkte Gitterstrukturen, bei denen das Gitter in die Basisregion versenkt ist. Die Elemente mit versenktem Gitter haben den Vorteil eines größeren Kathoden- (oder Quellen-) bereiches verglichen mit den Planarelementen, weil bei letzteren der Kathoden- (oder Quellen-) bereich zwischen den Gittern angeordnet und von diesen ausreichend getrennt werden muß, um eine annehmbar hohe Durchbruchspannung zwischen Gitter und Kathode (oder Gitter und Quelle) zu erhalten. Versenkte Gitterstrukturen vermeiden dieses Problem und gestatten einen höheren Sperrverstärkungsfaktor. Da man andererseits ein versenktes Gatt nicht über seine gesarate Länge metallisieren kann, erhält man einen höheren Gitterwiderstand und begrenzt, so das Frequenzansprechyerhalten der FETs und FCTs mit versenktem Gitter.
Ein Mittelweg ist in der US-PS 4 060 821 offenbart, bei dem das Gitter unterteilt ist in Abschnitte, die an der Oberfläche liegen und Abschnitte, die versenkt sind, wobei der versenkte Gitterteil eine größere seitliche Ausdehnung hat.
An der Oberfläche des Elementes ist die Oberfläche der Kathodenstruktur beträchtlich größer als die der Gitterstruktur .
In der zuletzt genannten US-PS und der oben genannten Veröffentlichung sind sowohl Elemente mit planarem als auch mit versenktem Gitter und deren Herstellung durch Diffusionstechniken beschrieben. Um ein versenktes Gitter herzustellen, wird im einzelnen ein geeignetes Maskenmuster auf die Oberfläche eines n~-leitenden Basissubstrates aufgebracht und ρ -Gitterbereiche werden in die Oberfläche der Basis diffundiert. Danach bedeckt bzw. versenkt man das Gitter mit einer n~-leitenden Schicht, die epitaxial aus der Dampfphase aufgewachsen wird. Diese Schicht hat eine Leitfähigkeit, die im wesentlichen identisch der des Basissubstrates ist. Das Basissubstrat und die epitaxial aufgewachsene Schicht bilden zusammen den gesamten Basisbereich. Danach diffundiert den Kathoden- oder Quellen-(im Englischen "source" genannt) bereich in die oberen Ober fläche der epitaxial aufgewachsenen Schicht und bringt eine Metallisierung auf, um das Element zu vervollständigen.
Weitere Beschreibungen der Herstellungstechnik finden sich in der Literatur, z.B. in "Silicon Integrated Device Technology", Bd. 1, herausgegeben von R. M. Burger und R. P. Donovan, dem Artikel von B. M. Berry, "Epitaxy", in Section III, S. 347 - 470, Verlag Prentice-Hall Inc. (1967) und dem Artikel von J. I. Nishizawa, R. Terasaki und J. Shibata, "Field-Effect Transistor Versus Analog Transistor (Static Induction Transistor)" in IEEE Trans. Electron Devices, Bd. ED-22, S. 185 - 197, (1975).
Obwohl in der vorliegenden Anmeldung die Herstellung von versenkten Gittern hauptsächlich im Zusammenhang mit
Feldeffekt-Elementen beschrieben wird, ist —
klar, daß ähnliche versenkte Bereiche in anderen Elementen und integrierten Schaltungen gefunden werden, und daß die
in der vorliegenden Anmeldung beschriebenen Techniken auch auf einige solcher anderen Elemente und Schaltungen anwendbar sind.
Ein besonderes und potentiell ernstes Problem, das sich bei der Herstellung versenkter Gitterstrukturen durch epitaxiales Aufwachsen aus der Dampfphase ergibt, ist das Autodotieren. Dieses Autodotieren wird durch das ρ -Dotierungsmittel des Gitterbereiches verursacht, das während der anfänglichen Stadien des epitaxialen Aufwachsens in die Gasphase eintritt. Dies kann zu einer ernsten Verzerrung der Gestalt des versenkten Gitterbereiches -Qd er) noch schlimmer, zu einem Kurzschluß in Form einer verbindenden Schicht zwischen den Gitterbereichen führen, was die Herstellung der versenkten Gitterstruktur verhindert.
Ein Verfahren^ um die Auswirkungen des Äutodotierens zu verhindern, das bei der Herstellung eng benachbarter versenkter Gitterbereiche und bei der Entwicklung feldgesteuerter Thyristoren mit versenktem Gitter erfolgreich angewendet worden ist, besteht darin, die epitaxialen Schichten aus der flüssigen Phase aufwachsen zu lassen. Die entsprechende Beschrei bung findet sich in "Appl. Phys. Lett.", Bd. 34, dem Artikel von B. J. Baliga, "Buried Grid Fabrication by Silicon Liquid Phase Epitaxy", auf den S. 789 und 790 (1979), dem Bd. 35 der gleichen Zeitschrift auf S. 647 (1979) sowie dem Artikel von B. J. Baliga "Power Field Controlled Thyristors Fabricated Using Silicon Liquid Phase Epitaxy", Device Research Conference, Paper WP-B7 (1979), siehe IEEE Trans. Electron Devices, Bd. ED-26, S. 1858, (1979). Ähnliche Ausführungen finden sich in den US-PS 4 128 440 und 4 251 299.
Die vorliegende Erfindung betrifft jedoch Verfahren zur Anwendung der Darapfphasenepitaxie zum Abdecken von versenkten Strukturen.
Ein anderes Problem, das bei der Herstellung versenkter Gitter auftritt, besteht darin, daß die Gestalt der durch
Diffusion erhaltenen Gitter etwas halbzylindrisch ist und dies führt zu einem schlechten Verhältnis von Kanallänge zu Kanalbreite. Das Ergebnis ist ein relativ geringer Sperrverstärkungsfaktor, der dicht benachbarte Gitter erfordert und dadurch den Leitungsbereich des Elementes vermindert.
Vergleiche von feldgesteuerten Elementen mit Oberflächen-(planar)gitter, die zylindrisch geformte Wände aufweisen und durch Planardiffusion erhalten sind, wie in dem oben genannten Artikel von Houston et al,"A Field Terminated Diode" beschrieben, mit feldgesteuerten Elementen mit Planargittern mit vertikalen Wänden, die durch epitaxiales Wiederauffüllen erhalten wurden, haben gezeigt, daß ein beträchtlich höherer Sperrverstärkungsfaktor bei den planaren Elementen mit den Gattbereichen mit vertikalen Wänden erhalten wird. Es ist kürzlich erkannt worden, daß eine ähnliche Verbesserung im Sperrverstärkungsfaktor von Elementen mit versenktem Gitter erwartet werden kann, wenn man die üblichen mit zylindrischen Wänden versehenen Gitterbereiche, die durch planare Diffusion erhalten werden, durch mit. vertikalen Wänden versehene Gitterbereiche ersetzt.
Die versenkte Gitterstruktur mit rechteckigem Querschnitt vergleicht man vorteilhaft mit der diffundierten Gitterstruktur des obigen Artikels von Houston et al, da der Gitterabstand aufgrund des verbesserten Verhältnisses von Kanallänge zu Breite größer sein kann, was zu einem vergrößerten aktiven Bereich und einem kleineren Spannungsabfall in Durchlaßrichtung.führt.
Es war daher Aufgabe der vorliegenden Erfindung, Verfahren zum Herstellen von feldgesteuerten Elementen mit in vertikalen Kanälen angeordnetem, versenkten Gitter, wie Feldeffekttransistoren und feldgesteuerten Thyristoren, anzugeben, die die durch Autodotierung verursachten Probleme vermeiden, die beim epitaxialen Aufwachsen aus der Dampf-
phase zum Abdecken der versenkten Bereiche auftreten.
Gemäß einem Gesamtkonzept der vorliegenden Erfindung werden feldgesteuerte Elemente mit in rechteckförmigen Kanälen angeordnetem, versenkten Gitter dadurch hergestellt, daß man eine in bevorzugter Weise ausgeführte Ätzung vornimmt und anschließend die geätzten Rillen wieder auffüllt-,, gefolgt von einem epitaxialen Aufwachsen, um die Gitterstruktur abzudecken. .
Gemäß einem mehr besonderen Aspekt der vorliegenden Erfindung wurde ein Verfahren zum Herstellen einer versenkten Gitterstruktur für ein Feldeffektelement mit vertikalen Kanälen, wie einem feldgesteuerten Thyristor oder einem Feldeffekttransistor, von der Art geschaffen, bei dem das Element einen Halbleiter-Basisbereich eines Leitfähigkeitstyps (z.B. den n~-Typ) und eine Gitterstruktur entgegengesetzten Leitfähigkeitstyps (z.B., vom p+*-Typ) umfaßt, die in dem Basisbereich versenkt ist, sowie einen im wesentlichen gleichförmigen Elektrodenbereich des einen Leitfähigkeit styps aber mit höherer Leitfähigkeit (z.B. η ) als dem Basisbereich auf einer Oberfläche des Basisbereiches. Im Falle eines feldgesteuerten Thyristors ist dieser Elektrodenbereich ein Kathodenbereich und im Falle eines Feldeffekttransistors ist dieser Elektrodenbereich ein Quellen- oder Sourcebereich.
Gemäß der vorliegenden Erfindung wird ein Halbleitersubstrat geeigneten Leitfähigkeitstyps und geeigneter Leitfähigkeit für den Basisbereich geschaffen. Vorzugsweise hat dieses Halbleitersubstrat eine solche kristallographische Orientierung, daß das in bevorzugter Weise ausgeführte Ätzen erleichtert wird.
Es werden mehrere Gitter des entgegengesetzten Leitfähigkeitstyps in einer Oberfläche des Substrates gebildet, wobei diese Gitter im wesentlichen vertikale Wände und eine gut definierte
Grenzfläche zwischen den Gittern und dem umgebenden Substrat aufweisen. Vorzugsweise sind diese Gitter langgestreckt und sie werden dadurch gebildet, daß man eine Ätzsperre mit parallel verlaufenden langgestreckten Fenstern auf der einen Oberfläche des Substrates schafft, dann das Substrat selektiv ätzt, um im wesentlichen mit vertikalen Wänden versehene Rillen unter den langgestreckten Fenstern zu bilden, man danach die Rillen mittels epitaxialem Aufwachsen aus der Dampfphase wieder mit Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps füllt und danach die Ätzsperre entfernt.
Als nächstes wird eine Halbleiterschicht des einen Leitfähigkeitstyps und einer Leitfähigkeit, die der des Basisbereiches entspricht, epitaxial auf die Substratoberfläche und das Gitter aufgewachsen, um die Gitter abzudecken. Die epitaxial aufgewachsene Schicht und das Substrat, die die Gitter umgeben, bilden zusammen den Basisbereich.
Schließlich wird ein im wesentlichen gleichförmiger Bereich des einen Leitfähigkeitstyps aber mit höherer Leitfähigkeit als der Basisbereich durch Diffundieren in die Oberfläche der epitaxial aufgewachsenen Schicht geschaffen, um den Elektrodenbereich zu bilden. Diese Elektrodenschicht kann außer durch Diffusion auch durch epitaxiales Aufwachsen gebildet werden.
Danach bringt man die Kontakte an das versenkte Gitter an.
Alternativ können die langgestreckten Gitter mit den im wesentlichen vertikalen Wänden auch unter Anwendung eines Verfahrens gebildet werden, das als Zonenschmelzen mit Temperaturgradienten bekannt ist und das in den folgenden US-PS beschrieben ist: 3 899 362, 3 904 442, 3 998,661, 3 998 772, 3 982 268, 3 979 230, 3 979 820, 3 998 662 und 4 006 040.
Als weitere Alternative können die langgestreckten Gitter mit vertikalen Seitenwänden auch durch Ionenimplantation gebildet werden, wie sie von D.P. Lecrosnier et al in dem Artikel "Ionimplanted FET for Power Applications" in IEEE Transactions on
**-- -"3 242738
Electron Devices, Band ED-21, Seiten 112 bis 118 (1974) beschrieben ist.
Gemäß einem anderen Gesamtkonzept der vorliegenden Erfindung wird ein Verfahren zum Herstellen von versenkten Gitterstrukturen mit rechteckigem Querschnitt für ein Feldeffektelement mit vertikalen Kanälen sowie für andere Elemente geschaffen, ohne daß dabei die durch Autodotieren verursachten Probleme auftreten.
Gemäß diesem Konzept der vorliegenden Erfindung wird äi©"versenkte Gitterstruktur unter Anwendung eines mehrstufigen epitaxialen Wiederauf füllverf ahrens hergestellt. Vertiefungen,, wie Rillen oder langgestreckte Rillen, werden in einer bevorzugten Weise in ein geeignetes Substrat geätzt, um steile vertikale Seitenwände zu erhalten, wozu man eine Ä'tzmaskierungsschicht, wie aus Siliziumdioxid, zwischen den Rillen benutzt. Danach werden die Rillen entweder teilweise oder vollständig mit ρ -Silizium für die Gitterstruktur gefüllt, wobei im letzteren Falle ein nochmaliges in bevorzugter Weise ausgeführtes Ätzen erfolge, um einen vorbestimmten Teil des Halbleitergittermaterials zu entfernen. Nach diesem zweiten Ätzen erfolgt ein zweites epitaxiales Wiederauffüllen, um den Rest der Rillen mit einem η -Silizium wieder aufzufüllen, wie es auch im Basisbereich vorhanden ist.
Während des zweiten epitaxialen Wiederauffüllens kann ein Autodotieren stattfinden. Da das epitaxiale Wiederauffüllen jedoch auf den Bereich oberhalb des ρ -Gitters beschränkt ist und weil der Oberflächenbereich zwischen den Rillen durch die Maskierungsschicht geschützt ist, erstreckt sich das Autodotieren nur um wenige μπι über den Gitterbereich hinaus und kann ein Kurzschließen wischen benachbarten Gittern nicht verursachen.
Gemäß einem spezielleren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer versenkten Gitterstruktur
für ein Feldeffektelement mit versenkter Gitterstruktur
bei minimaler Autodotierungsauswirkung geschaffen. Dazu geht man aus von einem Substrat geeigneten Leitfähigkeitstyps und geeig-
neter Leitfähigkeit für den Basisbereich und mit einer kristallographischen Orientierung, die das in bevorzugter Weise ausgeführte fitzen erleichtert. Als Nächstes wird eine Ätzsperre mit geeigneten Fenstern auf einer Oberfläche des Substrates gebildet und das Substrat in bevorzugter Weise geätzt, u» mit im wesentlichen vertikalen Wänden versehene Rillen unterhalb der Fenster zu bilden.Vorzugsweise sind die Fenster langgestreckt und verlaufen parallel und die gebildeten Rillen sind in entsprechender Weise langgestreckt. Die Rillen werden dann mittels epitaxialem Aufwachsen aus der Dampfphase mit Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps wieder aufgefüllt, um Gitter zu bilden. Die wiederaufgefüllten Gitter werden selektiv geätzt, um einen vorbestimmten Teil des Halbleitermaterials entgegengesetzten Leitfähigkeitstyps wieder zu entfernen, um die Dicke des Gitters zu bestimmen. Die dadurch entstehenden Rillen werden nochmals mit Halbleitermaterial wieder aufgefüllt, das den einen Leitfähigkeitstyp und eine Leitfähigkeit hat, die für den Basisbereich geeignet ist. Dieses zweite Wiederauffüllen erfolgt durch epitaxiales Aufwachsen aus dem Dampfphase und es deckt die Gitter ab. Das Wiederauffüllmaterial des einen Leitfähigkeitstyps und das Substrat, die die Rillen umgeben, bilden zusammen den Basisbereich. Schließlich wird die Ätzsperre entfernt und ein im wesentlichen gleichförmiger Bereich des einen Leitfähigkeitstyps an der Oberfläche des Basisbereiches gebildet, um den Elektrodenbereich zu schaffen. Als Letztes werden die Kontakte zu den versenkten Gittern hergestellt.
Gemäß einem weiteren besonderen Aspekt der vorliegenden Erfindung ersetzt man das vollständige Wiederauffüllen der Rillen mit Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps.und das selektive Ätzen der wieder aufgefüllten Rillen durch ein von vornherein nur teilweises Wiederauffüllen der Rillen.
- yo -
Im folgenden wird die Erfindung unter Bezugnahme auf die Zeichnung näher erläutert. Im einzelnen zeigen:
Figur 1 eine isometrische Querschnittsansicht einer der ersten Stufen bei der Herstellung eines feldgesteuerten Elementes nach einem Aspekt der vorliegenden Erfindung, wobei ein eine Oxidschicht tragendes Substrat mit einer Maske versehen worden ist,
Figur 2 das Element der Figur 1 nach dem in bevorzugter Weise ausgeführten Ätzen,
Figur 3 das Element nach Figur 2 nach dem epitaxialen Wiederauffüllen,
Figur 4 das Element nach Figur 3 nach dem Aufwachsen der Epitaxialschicht zum Versenken bzw. Abdecken des Gitterbereiches, gefolgt von der Diffusion -des Kathoden- oder Quellenbereiches,
Figur 5 eine Querschnitts-Seitenansicht eines der ersten Stufen gemäß einem anderen Aspekt der vorliegenden Erfindung,
Figur 6 das Element nach Figur 5 nach dem in bevorzugter Weise ausgeführten Ätzen tiefer Rillen,
Figur 7 das Element nach Figur 6 nach dem vollständigen Wiederauffüllen der Rillen mit ρ -Silizium für die Gitterbereiche
Figur 8 eine zweite in bevorzugter Weise ausgeführte Ätzstufe, um das wieder aufgefüllte Silizium der Figur 7 teilweise zu entfernen,
Figur 9 ein zweites planares epitaxiales Wiederauffüllen, um die Gitter abzudecken bzw. zu versenken und
Figur 10 eine Stufe gemäß einem weiteren Aspekt der vorliegenden Erfindung, die alternativ anstelle der Stufen 7 und 8 nach der Stufe 6 folgt.
-M-
In den Figuren 1 bis 4 ist ein Verfahren gemäß einem Aspekt der vorliegenden Erfindung zum Herstellen von vertikale Kanäle aufweisenden feldgesteuerten Elementen sowie versenkten Gitterstrukturen für solche Elemente gezeigt.
Zuerst wird ein Halbleitersubstrat 20 aus Silizium geschaffen, das leicht mit Phosphor dotiert ist, um ein Halbleitermaterial vom η-Typ geeigneter Leitfähigkeit für den Basisbereich 22 des Elementes zu sein. Um das nachfolgend in bevorzugter Weise ausgeführte Ätzen zu erleichtern, hat das Substrat 20 eine bestimmte kristallographische Orientierung. So ist das Substrat 20 z.B. ein nach dem Schwebezonenverfahren erhaltenes Silizium mit einer kristallographischen <110> -Orientierung, die eine Reihe von <111> -Ebenen im Siliziumgitter im rechten Winkel zu der <110> -Oberfläche aufweist.
Auf der unteren Oberfläche 24 des Substrates 20 befindet sich eine untere Elektrodenschicht 26, die durch Diffusion entweder vor, nach oder während der Stufen gebildet werden kann, die gemäß der Erfindung ausgeführt und im folgenden näher beschrieben werden, Die untere Elektrodenschicht 26 kann aber auch bei der Herstellung des Elementes zuerst gebildet und dann der Basisbereich 22 epitaxial auf die Schicht 26 aufgewachsen werden, während man die erwünschte kristallographische Orientierung aufrecht erhält. Wenn das hergestellte Element ein Feldeffekttransistor mit einem η-Kanal ist, dann ist die untere Schicht 26 eine' Abflußelektrode bzw. ein Kollektorbereich mit η -Leitfähigkeit. Ist das Element dagegen ein feldgesteuerter Thyristor mit gleichrichtenden Eigenschaften, dann ist die Schicht 26 ein Anodenbereich mit ρ -Leitfähigkeit. Die übliche Metallisierung, die im Ohmschen Kontakt mit der Schicht 26 vorhanden ist, um den tatsächlichen Kollektoroder Anodenanschluß zu bilden, ist nicht dargestellt.
Um mehrere langgestreckte Gitter mit im wesentlichen senkrechten Wänden zu bilden, wird zuerst eine Ätzmittelsperre 28 geschaffen, die, wie in Figur 2 gezeigt, parallele langgestreckte Fenster
BAD ORIGINAL
- V2 -
aufweist. Während verschiedene Formen von Ätzmittelsperren mögich sind, wird bei der bevorzugten Ausführungsform die obere Oberfläche der Siliziumscheibe bzw. des Siliziumsubstrates 20 thermisch oxidiert, um eine Siliziumdioxid-Schicht 28 (vgl.Fig.1) zu bilden, auf die eine übliche Photoresist-Maske 22 mit Fenstern 34 aufgebracht wird. Danach benutzt man ein geeignetes Ätzmittel, um die Oxidschicht 28 unter den Fenstern 34 aufzulösen^ und dann entfernt man die Maske 32. Wie in Figur 2 gezeigt, bilden die verbleibenden Abschnitte der Oxidschicht 28 die tatsächliche Ätzmittelsperre.' Om das in bevorzugter Weise ausgeführte Ätzen zu erleichtern, sind die sich ergebenden Fenster 30 in der Oxidschicht 28 kristallographisch.längs der <211> -Richtung orientiert.
unter Anwendung bekannter bevorzugter Ätztechniken wird das Substrat 20 unter Bildung im wesentlichen vertikale Wände aufweisender Rillen 38 unter den Fenstern 30 geätzt, wobei nur ein sehr geringes Unterschneiden unter dem Oxid 28 stattfindet. So ätzt z.B. eine Ätzmischung aus Kaliumhydroxid und Isopropanol in einem Verhältnis von etwa 3 : 1 Silizium mit einer Geschwindigkeit von etwa 5 μΐη/h, wenn man die Mischung bei etwa 6O0C hält. Es können auch andere orientierungsabhängige Ätzungen bei der Ausführung der Erfindung vorgenommen werden, wie sie z.B. in einem Artikel von D.L. Kendali mit dem Titel "On Etching Very Narrow Grooves in Silicon" in "Appl. Phys. Lett." Band 26, Seiten 195 - 198 (1975) beschrieben sind. In diesem Artikel sind im einzelnen spezifische iMaskierungs- und Ätzstufen sowie Temperatur und Geschwindigkeit des Ätzens beschriebeni
Während das bevorzugte Verfahren des Bildens langgestreckter Gitter mit im wesentlichen vertikalen Wänden im selektiven Ätzen und Wiederauffüllen besteht, wie sie gerade beschrieben worden sind, können auch andere Techniken benutzt werden. So können z.B. langgestreckte Gitter mit im wesentlichen vertikalen Wänden mit Hilfe des Verfahrens des Zonenschmelzens mit Temperaturgradienten gebildet werden, wie es in den folgenden US-PS beschrieben ist: 3 899 362, 3 998 662, 3 904 442, 3 998 661, 3 998 772, 3 982 268, 3 979 230,.3 979 820 und 4 006 040.
BAD ORIGINAL
«22-
-Vi-
Ein weiteres Verfahren, mit dem mehrere langgestreckte Gitter mit vertikalen Seitenwänden gebildet werden können, ist das mittels Ionenimplantation, wie es in dem oben genannten Artikel in "IEEE Transactions on Electron Devices", Band ED-21, Seiten 112 bis 118 (1974) beschrieben ist.
Als Nächstes werden, wie in Figur 3 gezeigt, die Rillen 38 selektiv wieder mit Halbleitermaterial 40 des entgegengesetzten Leitfähigkeitstyps, z.B. ρ -Silizium mittels epitaxialem Dampfphasenaufwachsen gefüllt, um die Gitter zu bilden. Es kann beispielsweise eine Mischung aus Dichlorsilan und Chlorwasserstoff in Gegenwart von Diboran zum p-Dotieren verwendet werden, uin ein planares epitaxiales Wiederauffüllen der Rillen 38 unter Bedingungen zu erhalten, die das Auftreten von Hohlräumen vermeiden.
Dann entfernt man die die Ätzsperre bildenden verbleibenden Oxidteile 28.
Als Nächstes wird eine η-leitende Halbleiterschicht 42 auf der Oberfläche des Substrates und über den Gittern 40 epitaxial aufgewachsen, um diese Gitter abzudecken bzw. zu versenken. Die epitaxial aufgewachsene Schicht 42 und das Substrat 20, die die Gitter 40 umgeben, bilden zusammen den vollständigen Basisbereich des Elementes. Leitfähigkeitstyp und Leitfähigkeit der Schicht sind daher so ausgewählt, daß sie zu denen des Substrates 20 passen.
Um einen Elektrodenbereich zu bilden, wird als Nächstes eine n-Schicht 44 auf die obere Oberfläche der Schicht 42 aufgebracht. Vorzugsweise ist diese Schicht 44 eine diffundierte Schicht, doch kann diese Schicht 44 ebensogut durch weiteres epitaxiales Aufwachsen mit dem geeigneten Dotierungsmittel gebildet werden. Diese Schicht 44 ist eine Kathode im Falle eines feldgesteuerten Thyristors und eine Source (Quellen)-Elektrode im Falle eines Feldeffekttransistors.
33.
Schließlich werden Kontakte an die versenkten Gitter 40 angebracht^ was in einer Reihe von Weisen erfolgen kann, z.B. durch Metallisierung der Peripherie des Substrates 20 durch im Abstand angeordnete Fenster, die durch die Schichten 44 und 42 geöffnet werden, und zwar während eines separaten Maskierungs- und Ätzver-r fahrens oder durch Diffusion, um einen stark leitenden Kanal durch die Schicht 42 hindurch zu bilden«,
Bei dem erfindungsgemäßen Element können die durch versenkte Gitter feldgesteuerten Elemente einen aktiven Bereich von etwa 2,5 χ etwa 2,5 mm haben. Die versenkten Gitterfinger 20 können für eine 20 μΐη-Wiederholungsdistanz eine Breite von 10 μιη mit einer Trennung von 10 um haben. Ein geeigneter Kanal zwischen den Gittern hat eine Länge {von oben bis zum Boden) von 7 μΐη und eine Breite ebenfalls von 7 um.
Beim Betrieb eines typischen feldgesteuerten Thyristors p bei dem der Elektrodenbereich 44 eine η -Kathode und der Elektrodenbereich 26 eine ρ -Anode ist, sind die Gitter 40 durch Anlegen einer negativen Spannung mit Bezug auf die Kathode 44 in Sperrrichtung geschaltet, wodurch ein Sperrbereich verursacht wird, der die Leitung vertikal durch das Element hindert oder vollständig blockiert. Die Größe des Sperrbereiches variiert mit der Größe der an die Gitter 40 gelegten Spannung.
Ein solches Element ist daher normalerweise angeschaltet und erfordert eine Steuer- bzw. Gatt-Spannung, um es im ausgeschalteten Zustande zu halten. Für die Entwicklung von Hochspannungs-Leistungselementen ist der Sperrverstärkungsgrad ("blocking gain") ein wichtiger Parameter. Für diese Elemente ist der Sperrverstärkungsfaktor als das Verhältnis der Anoden- oder Drain-Spannung zur Steuerspannung bei einem spezifischen Leckstrom definiert. Ein hoher Sperrverstärkungsfaktor ist daher wichtig, um die Anforderungen an die Steuerantriebsschaltung möglichst gering zu halten. Es können Sperrverstärkungsfaktoren von mehr als 200 erhalten werden.
- V5 -
Bei dem obigen Verfahren zur Herstellung des Elementes gemäß Figur 1-4 ergeben sich jedoch mögliche Autodotierungsprobleme während des AufWachsens der epitaxialen Schicht 42, die in Fig. gezeigt ist. Im besonderen tritt p-Dotierungsmittel aus den Gitterfingern 40 während der anfänglichen Stadien des epitaxialen AufWachsens in die Gasphase über, und dies führt zu der Möglichkeit, daß zwischen den Gitterfingern 40 ein Kurzschluß gebildet wird.
Dieses Problem oder zumindest seine Auswirkungen werden durch das Verfahren beseitigt, das in den Figuren 5 bis 9 gezeigt ist, und das auf einer Technik beruht, die ein in bevorzugter Weise ausgeführtes Ätzen und ein planares epitaxiales Wiederauffüllen umfaßt.
Obwohl das erfindungsgemäße Verfahren für das epitaxiale Aufwachsen aus der Dampfphase unter Vermeiden des Autodotierens unter Bezugnahme auf die Herstellung eines versenkten Gitterbereiches in einem feldgesteuerten Element mit einem vertikalen Kanal beschrieben ist, ist die Anwendbarkeit dieses Verfahrens darauf nicht beschränkt. Das erfindungsgemäße Verfahren kann vielmehr auch für die Herstellung ähnlicher versenkter Strukturen in anderen Elementen benutzt werden.
In Figur 5 ist ein Halbleitersubstrat 50 gezeigt, das dem Basisbereich entspricht. Wie in der Ausführungsform des erfindungsgemäßen Verfahrens, das oben unter Bezugnahme auf die Figuren 1 bis 4 beschrieben ist, ist das Substrat SO vorzugsweise ein Phosphor-dotiertes mit dem Schwebzonenverfahren erhaltenes Siliziumsubstrat mit einer kristallographischen ^110 >-Orientierung, um das in bevorzugter Weise ausgeführte zitzen zu erleichtern. Es wird eine Ätzsperre in Form einer Oxidschicht 52 auf einer Oberfläche des Substrates mit parallelen, langgestreckten Fenstern in der Weise gebildet, die der im Zusammenhang mit den Figuren 1 und 2 beschriebenen identisch sein sein, um die Oxidstreifen 28 bzw. 52 zu bilden. Wie oben ausgeführt, sind die Fenster 54
BAD ORfGIWAL
- V6 -längs der kristallographischen <211> -Richtung orientiert.
Wie in Figur 6 gezeigt, wird das Siliziumsubstrat 50 mit einem stark orientierungsabhängigen Ätzmittel, wie einer Mischung aus Kaliumhydroxid und Isopropanol geätzt. Man erhält dabei tiefe Rillen 56 mit vertikalen Wänden, die ähnlich den Rillen 38 der Figur 2, aber tiefer sind.
Als Nächstes erfolgt das in Figur 7 gezeigte planare epitaxiale Wiederauffüllen der Rillen 56 mittels ρ -Silizium unter Bedingungen, die das Auftreten von Hohlräumen vermeiden, wozu man z.B. eine Mischung aus Dichlorsilan und Chlorwasserstoff in Gegenwart von Diboran zur p-Dotierung benutzt.
Schließlich werden, wie in Figur 8 gezeigt, die wiederaufgefüllten Rillen 56 mit der gleichen bevorzugten Ätzlösung nochmals geätzt, wobei jedoch sorgfältig darauf geachtet wird, daß nur ein gewünschter Teil des ρ -dotierten Halbleitermaterials entfernt wird, während der verbleibende Abschnitt 58* die tatsächlichen Gitter bildet.
Schließlich wird, wie in Figur 9 gezeigt, ein zweites selektives epitaxiales Aufwachsen unter Anwendung der gleichen, oben beschriebenen, Technik durchgeführt, wobei das Diboran jedoch durch Phosphin ersetzt ist, um die n~-leitenden Bereiche 60 zu erhalten. Als Ergebnis sind rechteckförmige versenkte Gitter gebildet.
Dann wird das Oxid 52 entfernt und ein Elektrodenbereich ähnlich dem der Figur 4 gebildet.
Während des epitaxialen Wiederauffüllens gemäß Figur 9 kann ein Autodotieren stattfinden. Da das epitaxiale Aufwachsen jedoch auf den unmittelbaren Bereich oberhalb des p+-Gitters 58 be-· grenzt ist, erstreckt sich das Autodotieren nur um einige um
- Yl -
von dem Gitterbereich aus nach oben und kann daher ein Kurzschließen zwischen benachbarten Gittern nicht verursachen. Weiter wird die Oxidmaske 52 während des gesamten Verfahrens zum Herstellen der versenkten Gitter zwischen den Gitterbereichen beibehalten., und dies beseitigt jede Möglichkeit der Bildung einer p-leitenden Verbindungsschicht zwischen den Gittern aufgrund von Autodotierungswirkungen.
Die mögliche Isolation der η-dotierten Wiederauffüllung 60 nach Figur 9 aufgrund des p-Dotierens der Seitenwände 56 während des ersten Wiederauffüllens nach Figur 7 wird dadurch verhindert, daß eine mögliche p-dotierte Seitenwand während des zweiten bevorzugten Ätzens gemäß Figur 8 weggeätzt wird.
Bei diesem Verfahren zum Herstellen versenkter Gitter kann die Länge des versenkten Gitterbereiches 58 ebenso wie seine Tiefe von der Oberfläche der Scheibe aus genau gesteuert werden, weil diese Abmessungen durch die Ätzgeschwindigkeit des Siliziums bei der bevorzugten Ätzung, die etwa 5 μΐη pro Stunde beträgt, bestimmt werden.
Bei dem Entwurf spezifischer Elemente, die nach den erfindungsgemäßen Verfahren hergestellt werden sollen, muß die Auswirkung der Festkörperdiffusion des Bors während der bei hoher Temperatur stattfindenden Stufen des epitaxialen Aufwachsens jedoch berücksichtigt werden.
Schließlich zeigt die Figur \ο eine Modifikation des Verfahrens nach Figur 5 bis 9, bei dem statt eines vollständigen Wiederauffüllens und nachfolgenden teilweisen Ätzens, wie in den Figuren 7 und 8 dargestellt, die Rillen 56 überhaupt nur teilweise wiederaufgefüllt werden, wie in Figur 10 gezeigt. Danach füllt man die Rillen 56 vollständig wieder auf, wie in Figur 8 gezeigt. Diese besondere Alternative ist jedoch einem p-Dotieren der Seitenwände der Kanäle etwas zugänglich, wobei nachfolgend eine
Isolation der η-dotierten Wiederauffüllung 60 stattfinden kann. Um dies zu vermeiden, ist es ratsam, die Rille vor der Wiederauffüllung mit η-Material etwas zu ätzen.
Die durch die erfindungsgemäßen Verfahren erhaltenen versenkten Gitter mit rechteckiger Form sind ideal geeignet für die Entwicklung von feldgesteuerten Elementen für hohe Spannung. Die erfindungsgemäß hergestellten feldgesteuerten Elemente weisen einen sehr hohen Sperrverstärkungsfaktor auf.

Claims (28)

1 River Road Schenectady, N. Y./U. S.A.Verfahren zum Herstellen feldgesteuerter Elemente mit in vertikalen Kanälen versenkten Gittern Patentansprüche
1.) Verfahren zum Herstellen einer versenkten Gitterstruktur für ein Element mit einem elektrischen Feld und vertikalen Kanälen,
wobei das Element einen Halbleiter-Basisbereich eines Leitfähigkeitstyps,
eine Gitterstruktur entgegengesetzten Leitfähigkeitstyps, versenkt in dem Basisbereich und
einen im wesentlichen gleichförmigen Elektrodenbereich des einen Leitfähigkeitstyps aber mit höherer Leitfähigkeit als der Basisbereich auf einer Oberfläche des Basisbereiches aufweist,
gekennzeichnet durch die folgenden Stufen:
Schaffen eines Halbleitersubstrates des einen Leitfähigkeitstyps und geeigneter Leitfähigkeit für den Basisbereich,
ORIGINAL
Bilden mehrerer Gitter des entgegengesetzten Leitfähigkeitstyps in einer Oberfläche des Substrates, wobei diese Gitter im wesentlichen senkrechte Wände aufweisen, epitaxiales Aufwachsen einer Halbleiterschicht des einen Leitfähigkeitstyps und geeigneter Leitfähigkeit für den Basisbereich über einer Substratoberfläche und über den Gittern, um die Gitter abzudecken, wobei die epitaxial aufgewachsene Schicht und das Substrat die Gitter umgeben und zusammen den Basisbereich bilden, Bilden eines im wesentlichen gleichförmigen Bereiches eines Leitfähigkeitstyps aber von höherer Leitfähigkeit als der Basisbereich auf der Oberfläche der epitaxial aufgewachsenen Schicht, um den Elektrodenbereich zu bilden und Herstellen von Kontakten zu den versenkten Gittern.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die Gitter mit langgestreckter Gestalt gebildet werden.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet, daß die Gitter im wesentlichen parallel zueinander gebildet werden.
4. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß das hergestellte Element ein feldgesteuerter Thyristor und der gebildete Elektrodenbereich ein Kathodenbereich ist.
5. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß das hergestellte Element ein Feldeffekttransistor und der gebildete Elektrodenbereich ein Source (Quellen)-Bereich ist.
6. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die Stufe des Bildens mehrerer Gitter die folgenden Stufen
BAD ORIGINAL ''
umfaßt:
Schaffen eines Halbleitersubstrats mit einer kristallographischen Orientierung, die das bevorzugte Ätzen erleichtert, Bilden einer Ätzsperre mit Fenstern auf einer Oberfläche des Substrates,
selektives Ätzen des Substrates unter Bildung im wesentlichen mit vertikalen Wänden versehener Rillen unterhalb der Fenster,
epitaxiales Wiederauffüllen der Rillen mit Halbleitermaterial entgegengesetzten Leitfähigkeitstyps und Entfernen der Ätzsperre.
7. Verfahren nach Anspruch 1 und 2,
dadurch gekennzeichnet, daß die Stufe des Bildens mehrerer langgestreckter Gitter die folgenden Stufen umfaßt:
Schaffen eines Halbleitersubstrates mit einer kristallographischen Orientierung, die das bevorzugte Ätzen erleichtert, Bilden einer Ätzsperre mit langgestreckten Fenstern auf einer Oberfläche des Substrates,
selektives Ätzen des Substrates unter Bildung mit vertikalen Wänden versehener Rillen langgestreckter Gestalt unterhalb der langgestreckten Fenster,
Wiederauffüllen der Rillen mit Halbleitermaterial entgegengesetzten Leitfähigkeitstyps mittels epitaxialem Aufwachsen auf der Dampfphase und
Entfernen der Ätzsperre.
8. Verfahren nach Anspruch 1 bis 3; . dadurch gekennzeichnet, daß die Stufe des Bildens mehrerer parallel zueinander angeordneter langgestreckter Gitter folgende Stufen umfaßt:
Schaffen eines Halbleitersubstrates einer kristallographischen Orientierung, die das bevorzugte Ätzen erleichtert, Bilden einer Ätzsperre mit parallel verlaufenden langgestreckten
Fenstern auf einer Oberfläche des Substrates, selektives Ätzen des Substrates unter Bildung vertikale Wände aufweisender Rillen langgestreckter Form unterhalb der langgestreckten Fenster,
Wiederauffüllen der Rillen mit Halbleitermaterial entgegengesetzten Leitfähigkeitstyps mittels epitaxialem Aufwachsen aus der Dampfphase und
Entfernen der Ätzsperre.
9. Verfahren gemäß Anspruch 1,
dadurch gekennzeichnet, daß die Stufe des Bildens mehrerer Gitter unter Anwendung des Zonenschmelzens mit Temperaturgradienten erfolgt.
10. Verfahren nach Anspruch 1,
dadurch gekennzeichnet, daß die Stufe des Bildens mehrerer Gitter unter Anwendung der Ionenimplantation erfolgt.
11. Verfahren zum Herstellen einer versenkten Gitterstruktur für ein Element mit elektrischem Feld und vertikalen Kanälen unter minimaler Autodotierung,
wobei das Element einen Halbleiter-Basisbereich eines Leitfähigkeitstyps ,
eine Gitterstruktur entgegengesetzten Leitfähigkeitstyps, die in dem Basisbereich versenkt ist und einen im wesentlichen gleichförmigen Elektrodenbereich des einen Leitfähigkeitstyps aber höherer Leitfähigkeit als der Basisbereich auf einer Oberfläche des Basisbereiches aufweist, gekennzei.chnet durch die folgenden Stufen:
Schaffen eines Halbleitersubstrates mit einem Leitfähigkeitstyp, geeigneter Leitfähigkeit für den Basisbereich und einer kristallographischen Orientierung, die das bevorzugte Ätzen erleichtert,
Bilden einer Ätzsperre mit ""Fenstern auf einer Oberfläche des
Substrates,
Ätzen des Substrates in bevorzugter Weise, um im wesentlichen mit vertikalen Wänden versehene Rillen unterhalb der Fenster zu bilden,
epitaxiales Wiederauffüllen der Rillen mit Halbleitermaterial entgegengesetzten Leitfähigkeitstyps, um Gitter zu bilden, Ätzen der wiederaufgefüllten Rillen in bevorzugter Weise, um einen vorbestimmten Abschnitt des Halbleitermaterials entgegengesetzten Leitfähigkeitstyps zu entfernen, und die Dicke der Gitter zu bestimmen,
Wiederauffüllen der Rillen mit Halbleitermaterial des einen Leitfähigkeitstyps und geeigneter Leitfähigkeit für den Basisbereich mittels epitaxialem Aufwachsen aus der Dampfphase, um die Gitter abzudecken,
wobei das zum Wiederauffüllen benutzte Material des einen Leitfähigkeitstyps und das Substrat, die die Rillen umgeben, zusammen den Basisbereich bilden,
Entfernen der Ätzsperre,
Bilden eines im wesentlichen gleichförmigen Bereiches des einen Leitfähigkeitstyps aber höherer Leitfähigkeit als der Basisbereich in der Oberfläche des Basisbereiches, um den Elektrodenbereich zu bilden und
Herstellen von Kontakten zu den versenkten Gittern.
12. Verfahren nach Anspruch 11,
dadurch gekennzeichnet, daß die Fenster, die Rillen und die Gitter eine langgestreckte Gestalt haben.
13. Verfahren nach Anspruch 12,
dadurch gekennzeichnet, daß die langgestreckten Fenster, Rillen und Gitter im allgemeinen parallel zueinander ausgerichtet sind.
14. Verfahren nach Anspruch 11,
dadurch gekennzeichnet, daß das hergestellte Element ein feldgesteuerter Thyristor und der
BAD ORIGINAL
- 6 gebildete Elektrodenbereich ein Kathodenbereich ist.
15. Verfahren nach Anspruch 11,
dadurch gekennzeichnet, daß das hergestellte Element ein Feldeffekttransistor und der hergestellte Elektrodenbereich ein Source (Quellen)-Bereich ist.
16. Verfahren nach Anspruch 13, .
dadurch gekennzeichnet , daß das Halbleitersubstrat Silizium mit einer kristallographischen <110> Oberflächenorientierung und mit einem Satz von <111) -Ebenen in rechten Winkeln zu der <110> -Oberfläche ist, wobei die langgestreckten Fenster entlang der <f2i1> -Richtung verlaufen.
17. Verfahren zum Herstellen einer versenkten Gitterstruktur für ein Element mit einem elektrischen Feld und vertikalen Kanälen mit minimaler Autodotierung,
wobei das Element einen Halbleiter-Basisbereich einen Leitfähigkeitstyps,
eine Gitterstruktur entgegengesetzten Leitfähigkeitstyps, versenkt in dem Basisbereich und
einen im wesentlichen gleichförmigen Elektrodenbereich des einen Leitfähigkeitstyps aber mit höherer Leitfähigkeit als der Basisbereich auf einer Oberfläche des Basisbereiches aufweist,
gekennzeichnet durch folgende Stufen: Schaffen eines Halbleitersubstrates eines Leitfähigkeitstyps geeigneter Leitfähigkeit für den Basisbereich und einer kristallographischen Orientierung, die das bevorzugte Ätzen erleichtert,
Bilden einer Ätzsperre mit Fenstern auf einer Oberfläche des Substrates,
Ätzen des Substrates in bevorzugter Weise, um im wesentlichen vertikale Wände aufweisende Rillen unter den Fenstern zu bilden,
partielles Wiederauffüllen der Rillen mit Halbleitermaterial
entgegengesetzten Leitfähigkeitstyps mittels epitaxialem Aufwachsen, um Gitter zu bilden,
Vervollständigen des Wiederauffüllens der Rillen mit Halbleitermaterial des einen Leitfähigkeitstyps und geeigneter Leitfähigkeit für den Basisbereich mittels epitaxialem Aufwachsen aus der Dampfphase, um die Gitter abzudecken, wobei das Wiederauffüllungsmaterial des einen Leitfähigkeitstyps und das Substrat die Rillen umgeben und gemeinsam den Basisbereich bilden.
Entfernen der Ätzsperre,
Bilden eines im wesentlichen gleichförmigen Bereiches des einen Leitfähigkeitstyps aber höherer Leitfähigkeit als der Basisbereich in der Oberfläche des Basisbereiches,, um den Elektrodenbereich zu bilden und
Herstellen von Kontakten zu den versenkten Gittern=
18. Verfahren nach Anspruch 17,
dadurch gekennzeichnet, daß die Fenster, die Rillen und die Gitter von langgestreckter Gestalt sind.
19. Verfahren nach Anspruch 18,
dadurch gekennzeichnet, daß die langgestreckten Fenster, Rillen und Gitter im allgemeinen parallel zueinander angeordnet sind.
20. Verfahren nach Anspruch 17,
dadurch gekennzeichnet, daß das hergestellte Element ein feldgesteuerter Thyristor und der gebildete Elektrodenbereich ein Kathodenbereich ist.
21. Verfahren nach Anspruch 17,
dadurch gekennzeichnet, daß das hergestellte Element ein Feldeffekttransistor und der gebildete Elektrodenbereich ein Source (Quellen)-Bereich ist.
BAD ORIGINAL
22. Verfahren nach Anspruch 19,
dadurch gekennzeichnet, daß das Halbleitersubstrat Silizium mit einer kristallographisch <110 > orientierten Oberfläche und mit einem Satz von <111> -Ebenen in rechten Winkeln zu der O10) -Oberfläche umfaßt, wobei die langgestreckten Fenster entlang der <211> -Richtung verlaufen.
23. Verfahren zum Herstellen eines versenkten Bereiches entgegengesetzten Leitfähigkeitstyps in einer Schicht eines Leitfähigkeitstyps in einem Halbleiterelement unter minimalem Autodotieren,
gekennzeichnet durch die folgenden Stufen:
Schaffen der Halbleiterschicht des einen Leitfähigkeitstyps, Bilden einer Ätzsperre mit mindestens einem Fenster auf einer Oberfläche der Schicht,
Ätzen der Schicht unter Bildung einer mit im wesentlichen vertikalen Wänden versehenen Vertiefung unterhalb des Fensters, partiellem Wiederauffüllen der Vertiefung mit Halbleitermaterial entgegengesetzten Leitfähigkeitstyps, um den zu versenkenden Bereich zu bilden und
Wiederauffüllen der Vertiefung mit Halbleitermaterial des einen Leitfähigkeitstyps mittels epitaxialem Aufwachsen aus der Dampfphase, um das Halbleitermaterial des entgegengesetzten Leitfähigkeitstyps abzudecken.
24. Verfahren nach Anspruch 23,
dadurch gekennzeichnet', daß die Halbleiterschicht eine kristallographische Orientierung aufweist, die das bevorzugte Ätzen erleichtert und die mit im wesentlichen vertikalen Wänden versehene Vertiefung durch bevorzugtes Ätzen unterhalb des Fensters gebildet wird.
25. Verfahren nach Anspruch 24,
dadurch gekennzeichnet, daß die Stufe des partiellen Wiederauffüllens der Vertiefung folgende
BAD ORIGINAL
Stufen umfaßt:
epitaxiales Wiederauffüllen der Vertiefung mit Halbleitermaterial entgegengesetzten Leitfähigkeitstyps und Ätzen der wiederaufgefüllten Vertiefung in bevorzugter Weise, um einen vorbestimmten Abschnitt des Halbleitermaterials entgegengesetzten·Leitfähigkeitstyps zu entfernen=
26. Verfahren nach Anspruch 23,
dadurch gekennzeichnet, daß die Stufe des partiellen Wiederauffüllens der Vertiefung das partielle epitaxiale Wiederauffüllen der Vertiefung mit Halbleitermaterial entgegengesetzten Leitfähigkeitstyps umfaßt.
27. Verfahren nach Anspruch 23,
dadurch gekennzeichnet, daß das gebildete Fenster, die gebildete Vertiefung und der versenkte Bereich jeweils eine langgestreckte Gestalt haben.
28. Verfahren nach Anspruch 27,
dadurch gekennzeichnet, daß die Halbleiterschicht Silizium mit einer kristallographisch orientierten <110 > -Oberfläche und mit einem Satz von <111> -Ebenen in rechten Winkeln zu der C110> -Oberfläche umfaßt, und das langgestreckte Fenster länge der <211^ Richtung gebildet ist.
DE19823242736 1981-11-23 1982-11-19 Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren Withdrawn DE3242736A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/324,328 US4466173A (en) 1981-11-23 1981-11-23 Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques

Publications (1)

Publication Number Publication Date
DE3242736A1 true DE3242736A1 (de) 1983-05-26

Family

ID=23263117

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823242736 Withdrawn DE3242736A1 (de) 1981-11-23 1982-11-19 Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren

Country Status (3)

Country Link
US (1) US4466173A (de)
JP (1) JPS58108775A (de)
DE (1) DE3242736A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0687015A3 (de) * 1994-06-09 1998-05-13 Ngk Insulators, Ltd. Halbleiterbauteil und Verfahren zu seiner Herstellung
DE19820223C1 (de) * 1998-05-06 1999-11-04 Siemens Ag Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710992A (en) * 1980-06-24 1982-01-20 Sumitomo Electric Ind Ltd Semiconductor device and manufacture therefor
US4546375A (en) * 1982-06-24 1985-10-08 Rca Corporation Vertical IGFET with internal gate and method for making same
US4554570A (en) * 1982-06-24 1985-11-19 Rca Corporation Vertically integrated IGFET device
US4528745A (en) * 1982-07-13 1985-07-16 Toyo Denki Seizo Kabushiki Kaisha Method for the formation of buried gates of a semiconductor device utilizing etch and refill techniques
GB2163002B (en) * 1984-08-08 1989-01-05 Japan Res Dev Corp Tunnel injection static induction transistor and its integrated circuit
US4735918A (en) * 1985-05-24 1988-04-05 Hughes Aircraft Company Vertical channel field effect transistor
US4713358A (en) * 1986-05-02 1987-12-15 Gte Laboratories Incorporated Method of fabricating recessed gate static induction transistors
US4757029A (en) * 1987-05-04 1988-07-12 Motorola Inc. Method of making vertical field effect transistor with plurality of gate input cnnections
US5317171A (en) * 1992-04-29 1994-05-31 North Carolina State University MOS gated thyristor with remote turn-off electrode
US5319222A (en) * 1992-04-29 1994-06-07 North Carolina State University MOS gated thyristor having on-state current saturation capability
SE9601172D0 (sv) * 1996-03-27 1996-03-27 Abb Research Ltd Insulated gate bipolar transistor having a trench and a method for procuction thereof
US5909039A (en) * 1996-04-24 1999-06-01 Abb Research Ltd. Insulated gate bipolar transistor having a trench
US6011279A (en) * 1997-04-30 2000-01-04 Cree Research, Inc. Silicon carbide field controlled bipolar switch
US6137129A (en) 1998-01-05 2000-10-24 International Business Machines Corporation High performance direct coupled FET memory cell
US6297531B2 (en) 1998-01-05 2001-10-02 International Business Machines Corporation High performance, low power vertical integrated CMOS devices
JP3485081B2 (ja) 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
SE9904785D0 (sv) * 1999-12-27 1999-12-27 Abb Research Ltd "A semiconductor device"
US6406982B2 (en) 2000-06-05 2002-06-18 Denso Corporation Method of improving epitaxially-filled trench by smoothing trench prior to filling
JP2004047967A (ja) * 2002-05-22 2004-02-12 Denso Corp 半導体装置及びその製造方法
JP3743395B2 (ja) * 2002-06-03 2006-02-08 株式会社デンソー 半導体装置の製造方法及び半導体装置
JP4773716B2 (ja) * 2004-03-31 2011-09-14 株式会社デンソー 半導体基板の製造方法
US20090273102A1 (en) * 2005-10-06 2009-11-05 Syouji Nogami Semiconductor Substrate and Method for Manufacturing the Same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381189A (en) * 1964-08-18 1968-04-30 Hughes Aircraft Co Mesa multi-channel field-effect triode

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1497548A (fr) * 1966-07-22 1967-10-13 Jeumont Schneider Dispositif semi-conducteur bistable pour courants forts
US3579055A (en) * 1968-08-05 1971-05-18 Bell & Howell Co Semiconductor laser device and method for it{3 s fabrication
US3716422A (en) * 1970-03-30 1973-02-13 Ibm Method of growing an epitaxial layer by controlling autodoping
US3938241A (en) * 1972-10-24 1976-02-17 Motorola, Inc. Vertical channel junction field-effect transistors and method of manufacture
JPS5626147B2 (de) * 1973-04-12 1981-06-17
US3979230A (en) * 1973-10-30 1976-09-07 General Electric Company Method of making isolation grids in bodies of semiconductor material
US3899362A (en) * 1973-10-30 1975-08-12 Gen Electric Thermomigration of metal-rich liquid wires through semiconductor materials
US3904442A (en) * 1973-10-30 1975-09-09 Gen Electric Method of making isolation grids in bodies of semiconductor material
US3982268A (en) * 1973-10-30 1976-09-21 General Electric Company Deep diode lead throughs
US3969746A (en) * 1973-12-10 1976-07-13 Texas Instruments Incorporated Vertical multijunction solar cell
JPS50117373A (de) * 1974-02-28 1975-09-13
US4106044A (en) * 1974-03-16 1978-08-08 Nippon Gakki Seizo Kabushiki Kaisha Field effect transistor having unsaturated characteristics
US3988772A (en) * 1974-05-28 1976-10-26 General Electric Company Current isolation means for integrated power devices
US3979820A (en) * 1974-10-30 1976-09-14 General Electric Company Deep diode lead throughs
JPS5194776A (en) * 1975-02-19 1976-08-19 Handotaisochino kozo
US4171995A (en) * 1975-10-20 1979-10-23 Semiconductor Research Foundation Epitaxial deposition process for producing an electrostatic induction type thyristor
US4037245A (en) * 1975-11-28 1977-07-19 General Electric Company Electric field controlled diode with a current controlling surface grid
US3998662A (en) * 1975-12-31 1976-12-21 General Electric Company Migration of fine lines for bodies of semiconductor materials having a (100) planar orientation of a major surface
US3998661A (en) * 1975-12-31 1976-12-21 General Electric Company Uniform migration of an annular shaped molten zone through a solid body
US4006040A (en) * 1975-12-31 1977-02-01 General Electric Company Semiconductor device manufacture
US4060821A (en) * 1976-06-21 1977-11-29 General Electric Co. Field controlled thyristor with buried grid
US4132996A (en) * 1976-11-08 1979-01-02 General Electric Company Electric field-controlled semiconductor device
JPS5368178A (en) * 1976-11-30 1978-06-17 Handotai Kenkyu Shinkokai Fet transistor
US4170019A (en) * 1977-08-05 1979-10-02 General Electric Company Semiconductor device with variable grid openings for controlling turn-off pattern
GB1587540A (en) * 1977-12-20 1981-04-08 Philips Electronic Associated Gate turn-off diodes and arrangements including such diodes
SE7813285L (sv) * 1977-12-23 1979-06-24 Gen Electric Feltstyrd, sleckbar tyristor och felteffekttransistor av sperrskikttyp samt sett for tillverkning derav
US4128440A (en) * 1978-04-24 1978-12-05 General Electric Company Liquid phase epitaxial method of covering buried regions for devices
US4251299A (en) * 1979-08-17 1981-02-17 General Electric Company Planar epitaxial refill using liquid phase epitaxy
US4328611A (en) * 1980-04-28 1982-05-11 Trw Inc. Method for manufacture of an interdigitated collector structure utilizing etch and refill techniques

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381189A (en) * 1964-08-18 1968-04-30 Hughes Aircraft Co Mesa multi-channel field-effect triode

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: IEEE Transactions on Electron Devices, Vol. ED-27, 1980, S. 368-373 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0687015A3 (de) * 1994-06-09 1998-05-13 Ngk Insulators, Ltd. Halbleiterbauteil und Verfahren zu seiner Herstellung
US5894140A (en) * 1994-06-09 1999-04-13 Ngk Insulators, Ltd. Semiconductor device having recessed gate structures and method of manufacturing the same
US5946572A (en) * 1994-06-09 1999-08-31 Ngk Insulators, Ltd. Method of manufacturing a semiconductor device having recessed gate structures
DE19820223C1 (de) * 1998-05-06 1999-11-04 Siemens Ag Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
US6171935B1 (en) 1998-05-06 2001-01-09 Siemens Aktiengesellschaft Process for producing an epitaxial layer with laterally varying doping

Also Published As

Publication number Publication date
JPS58108775A (ja) 1983-06-28
US4466173A (en) 1984-08-21

Similar Documents

Publication Publication Date Title
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE102007023885B4 (de) Siliziumcarbid-Halbleitervorrichtung vom Graben-MOS-Typ und Verfahren zur Herstellung derselben
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE102006025218B4 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE60118217T2 (de) Schottky-gleichrichter mit graben
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE10216633B4 (de) Halbleiteranordnung und Verfahren zur Herstellung der Halbleiteranordnung
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102014107325A1 (de) Halbleiterbauelement
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE19901386A1 (de) Busarchitektur eines feldgekoppelten Leistungs-MOSFET unter Verwendung der Graben-Technologie
DE112006000522T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19507146C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE10207522A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015101692B4 (de) Verfahren zum erzeugen eines grabens unter verwendung von epitaktischem lateralem überwachsen und tiefe vertikale grabenstruktur
DE102016124207A1 (de) Vergrabene isolierungsgebiete und verfahren zu deren bildung
DE19632077A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE69924338T2 (de) Verfahren zur herstellung von halbleiterbauelementen mit einem graben-gate
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE19722441A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19900610B4 (de) Herstellungsverfahren für ein Leistungshalbleiterbauelement mit halbisolierendem polykristallinem Silicium
DE3015782C2 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 21/04

8125 Change of the main classification

Ipc: H01L 29/80

8130 Withdrawal