DE19820223C1 - Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung - Google Patents

Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung

Info

Publication number
DE19820223C1
DE19820223C1 DE19820223A DE19820223A DE19820223C1 DE 19820223 C1 DE19820223 C1 DE 19820223C1 DE 19820223 A DE19820223 A DE 19820223A DE 19820223 A DE19820223 A DE 19820223A DE 19820223 C1 DE19820223 C1 DE 19820223C1
Authority
DE
Germany
Prior art keywords
epitaxial layer
semiconductor body
layer
areas
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19820223A
Other languages
English (en)
Inventor
Paul Nance
Wolfgang Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19820223A priority Critical patent/DE19820223C1/de
Priority to US09/317,694 priority patent/US6171935B1/en
Application granted granted Critical
Publication of DE19820223C1 publication Critical patent/DE19820223C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/969—Simultaneous formation of monocrystalline and polycrystalline regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zum Herstellen einer Epitaxieschicht (5, 7) mit lateral veränderlicher Dotierung, umfassend die folgenden Schritte: DOLLAR A (a) Auftragen einer strukturierten Isolierschicht (3) auf einen Halbleiterkörper (1, 2), DOLLAR A (b) Aufwachsen einer ersten epitaktischen Schicht (4) auf dem Halbleiterkörper (1, 2) und der strukturierten Isolierschicht (3), so daß monokristalline Bereiche (5) über dem Halbleiterkörper (1, 2) und polykristalline Bereiche (6) über der strukturierten Isolierschicht entstehen, wobei der Neigungswinkel (alpha) der Grenzfläche zwischen den monokristallinen Bereichen (5) und den polykristallinen Bereichen (6) von der Korngröße des polykristallinen Siliziums der polykristallinen Bereiche (6) abhängt, DOLLAR A (c) Abtragen der polykristallinen Bereiche (6) und der Isolierschicht (3) und DOLLAR A (d) Aufwachsen einer zweiten epitaktischen Schicht (7), die zusammen mit den monokristallinen Bereichen (5) der ersten epitaktischen Schicht (4) die Epitaxieschicht bildet.

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Herstel­ len einer Epitaxieschicht mit lateral veränderlicher Dotie­ rung. Bei der lateral veränderlichen Dotierung kann es sich dabei beispielsweise um eine lateral veränderliche Dotie­ rungskonzentration oder aber auch um einen lateral veränder­ lichen Dotierungstyp handeln, so daß in der Epitaxieschicht n-dotierte Bereiche und p-dotierte Bereiche einander abwech­ seln. Zum Stand der Technik wird beispielhaft auf DE 32 42 736 A1 verwiesen, die ein Verfahren zum Ätzen von Grä­ ben und Auffüllen der Gräben durch epitaktisches Aufwachsen offenbart, wobei in diesem Dokument das Verfahren zur Her­ stellung versenkter Gitter Anwendung findet.
Sollen Epitaxieschichten mit veränderlicher Dotierung ge­ schaffen werden, so wird bisher die Trench- bzw. Graben­ technologie angewandt. Diese ist aber mit zwangsläufigen Nachteilen behaftet, da Gräben wirtschaftlich nur bis zu ei­ ner Tiefe von einigen wenigen µm eingebracht werden können, was auf relativ niedrigen Ätzraten für das Ätzen der Gräben beruht. Auch haben geätzte Gräben sehr steile Seitenflächen, die überdies bei einer hohen lateralen Ätzrate eine gekrümmte Form annehmen können. Dies führt gegebenenfalls zu Leerstel­ len in der Epitaxieschicht. Insgesamt sind so beidem her­ kömmlichen Verfahren die Herstellungskosten relativ hoch, und auch die Ausbeute läßt zu wünschen übrig.
Epitaxieschichten mit lateral veränderlicher Dotierung werden beispielsweise für die Herstellung von Hochspannungs-MOSFETs benötigt, wie diese in der DE 43 09 764 C2 beschrieben sind. Bei diesem bekannten Hochspannungs-MOSFET sind in einer In­ nenzone innerhalb einer sich bei Sperrspannung aufspannenden Raumladungszone zusätzliche Zonen des zur Innenzone entgegen­ gesetzten Leitungstyps angeordnet, so daß in lateraler Rich­ tung Bereiche jeweils entgegengesetzten Leitungstyps einander abwechseln. Durch diese zusätzlichen Zonen ist es möglich, den MOSFET im Durchlaßbereich mit einem niedrigen Bahnwider­ stand zu versehen, obwohl er eine hohe Sperrspannung hat.
Eine befriedigende Realisierung einer Epitaxieschicht mit la­ teral veränderlicher Dotierung, also einer Epitaxieschicht, in der lateral beispielsweise p-leitende Bereiche und n- leitende Bereiche einander abwechseln, ist bisher noch nicht in befriedigender Weise gelungen.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfah­ ren zum Herstellen einer Epitaxieschicht mit lateral verän­ derlicher Dotierung zu schaffen, bei dem insbesondere die Neigung der Grenzflächen zwischen den unterschiedlich dotier­ ten Bereichen steuerbar ist.
Diese Aufgabe wird bei einem Verfahren der eingangs genannten Art erfindungsgemäß durch die folgenden Schritte gelöst:
  • a) Auftragen einer strukturierten Isolierschicht auf einen Halbleiterkörper des einen Leitungstyps,
  • b) Aufwachsen einer ersten epitaktischen Schicht des einen oder des anderen, zum einen Leitungstyp entgegengesetz­ ten Leitungstyps auf dem Halbleiterkörper und der struk­ turierten Isolierschicht, so daß monokristalline Berei­ che über dem Halbleiterkörper und polykristalline Berei­ che über der strukturierten Isolierschicht entstehen, wobei der Neigungswinkel der im wesentlichen senkrecht zu der Oberfläche des Halbleiterkörpers verlaufenden Grenzfläche zwischen den monokristallinen Bereichen und den polykristallinen Bereichen durch die Korngröße des polykristallinen Siliziums der polykristallinen Bereiche gesteuert wird,
  • c) Abtragen der polykristallinen Bereiche und der Isolier­ schicht und
  • d) Aufwachsen einer zweiten epitaktischen Schicht mit einem zum Leitungstyp der ersten epitaktischen Schicht entge­ gengesetzten Leitungstyp oder mit dem gleichen Leitungs­ typ, jedoch unterschiedlicher Dotierungskonzentration, auf dem Halbleiterkörper in den abgetragenen polykri­ stallinen Bereichen, um so zusammen mit den monokristal­ linen Bereichen der ersten epitaktischen Schicht die Epitaxieschicht zu bilden.
Das erfindungsgemäße Verfahren nutzt also zunächst die Tatsa­ che aus, daß sich auf einer Isolierschicht, also beispiels­ weise einer Siliziumdioxidschicht, eine polykristalline Sili­ ziumschicht bildet, wenn die Epitaxie in entsprechender Weise vorgenommen wird. Gleichzeitig entsteht aber eine monokri­ stalline Schicht über den von der Isolierschicht befreiten Bereichen des Halbleiterkörpers, da hier die epitaktische Schicht auf dem monokristallinen Material des Halbleiterkör­ pers aufwachsen kann.
Ein solches gleichzeitiges Aufwachsen einer polykristallinen Siliziumschicht auf einer Isolierschicht sowie einer monokri­ stallinen Schicht auf dem Halbleiterkörper ist prinzipiell aus EP 0 267 082 A1 bekannt.
Die polykristalline Siliziumschicht wächst dabei abhängig von der ursprünglichen Kristallorientierung weiter oder schmäler auf, wobei gleichzeitig ihre Dicke zunimmt. Damit ist es also möglich, die Neigung der Grenzflächen zwischen den verschie­ denen Bereichen der ersten epitaktischen Schicht mittels der Korngröße des polykristallinen Materials einzustellen. Diese Korngröße wird in üblicher Weise durch die Abscheidetechnik festgelegt.
Gegebenenfalls ist es auch möglich, die Isolierschicht noch als Maske auszunutzen, um mit deren Hilfe beispielsweise durch Ionenimplantation an gezielten Stellen Fremdstoff in den Halbleiterkörper einzubringen.
Im Anschluß an die epitaktische Abscheidung der ersten epi­ taktischen Schicht werden die polykristallinen Siliziumberei­ che beispielsweise durch selektives Ätzen entfernt. Alterna­ tiv kann das Abtragen des polykristallinen Siliziums auch durch Ätzen längs eines erwarteten Drucksaumes herab bis zu der Isolierschicht vorgenommen werden, wobei die Isolier­ schicht dann als Ätzstopp wirkt. Für das Ätzen der polykri­ stallinen Bereiche kann die Tatsache ausgenutzt werden, daß das Dotieren von polykristallinem Silizium wesentlich rascher erfolgt als das Dotieren von monokristallinem Silizium.
Nach dem Abtragen der polykristallinen Bereiche und der da­ runterliegenden strukturierten Isolierschicht wird eine zwei­ te epitaktische Schicht aufgetragen, die nunmehr ebenfalls monokristallin auf dem darunterliegenden Halbleiterkörper aufwächst. Diese zweite epitaktische Schicht kann den glei­ chen Leitfähigkeitstyp in die erste epitaktische Schicht oder aber auch einen hierzu entgegengesetzten Leitfähigkeitstyp haben. Auch ist vorzugsweise wenigstens eine der beiden epi­ taktischen Schichten entgegengesetzt zu dem darunterliegenden Halbleiterkörper dotiert. Es ist aber auch möglich, beide epitaktischen Schichten mit dem gleichen Leitungstyp zu ver­ sehen, so daß sich die erste epitaktische Schicht von der zweiten epitaktischen Schicht lediglich durch eine andere Do­ tierungskonzentration bzw. eine andere Leitfähigkeit unter­ scheidet.
Zur Herstellung des in der DE 43 09 764 C2 beschriebenen Hochspannungs-MOSFETs wird beispielsweise zunächst auf einen n-dotierten Wafer eine p-leitende epitaktische Schicht aufge­ tragen. Es schließt sich sodann die Erzeugung einer struktu­ rierten Isolierschicht aus beispielsweise Siliziumdioxid auf dieser p-leitenden epitaktischen Schicht an.
Es wird anschließend in der Terminologie des Patentanspruches 1 die erste epitaktische Schicht aufgetragen, die auf dem Halbleiterkörper selbst monokristallin und auf der Isolier­ schicht polykristallin aufwächst. Die so gebildeten polykri­ stallinen Bereiche und die darunterliegenden Teile der Iso­ lierschicht werden sodann entfernt. Damit liegt eine Struktur vor, bei der auf den n+-dotierten Wafer zunächst eine p- leitende epitaktische Schicht vorgesehen ist, auf der wieder­ um p-leitende Bereiche der ersten epitaktischen Schicht ange­ ordnet sind. Es schließt sich sodann eine weitere Epitaxie an, bei der - in der Terminologie des Patentanspruches 1 - eine zweite n-leitende epitaktische Schicht in den Bereichen auf den Halbleiterkörper aufgetragen wird, die zuvor von der polykristallinen Schicht und der Isolierschicht befreit wur­ den. Damit wächst diese zweite epitaktische Schicht in den genannten Bereichen monokristallin auf, so daß insgesamt eine Epitaxieschicht erhalten wird, bei der p-leitende Bereiche und n-leitende Bereiche einander in lateraler Richtung ab­ wechseln. Die zweite epitaktische Schicht kann dabei mit ei­ ner solchen Schichtdicke aufgewachsen sein, daß sie die ein­ kristallinen Bereiche der ersten epitaktischen Schicht über­ deckt. Dies bedeutet dann, daß bei einem unterschiedlichen Leitungstyp der ersten und der zweiten epitaktischen Schicht beispielsweise alle n-leitenden Bereiche, die durch die erste epitaktische Schicht gebildet sind, von der Rückseite des Wa­ fers aus dotiert sind, während alle p-leitenden Bereiche der zweiten epitaktischen Schicht auf der Vorderseite des Wafers miteinander verbunden sind. In diesem Fall ist das darunter­ liegende Muster noch sichtbar und kann für Justierzwecke ver­ wendet werden. Die Kontaktierung der ersten und der zweiten epitaktischen Schicht, die zusammen die Epitaxieschicht bil­ den, kann in üblicher Weise, wie beispielsweise bei einem DMOS-Transistor, vorgenommen werden.
Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 bis 6 jeweils Schnittdarstellungen zur Erläuterung des erfindungsgemäßen Verfahrens und
Fig. 7 und 8 Draufsichten auf mögliche Anordnungen von p- leitenden Strukturen und n-leitenden Struktu­ ren, die mit dem erfindungsgemäßen Verfahren erzeugt sind.
Fig. 1 zeigt ein n+-leitendes Silizium-Substrat 1, das mit Arsen dotiert ist, eine Schichtdicke von etwa 525 µm hat und einen spezifischen Widerstand von 5 mΩcm aufweist. Auf diesem Substrat 1 kann gegebenen­ falls eine n--leitende epitaktische Schicht 2 vorgesehen sein, die mit Phosphor dotiert sein kann.
Auf den so gebildeten Halbleiterkörper aus dem Substrat 1 und der epitaktischen Schicht 2 wird in üblicher Weise eine strukturierte Isolierschicht 3 aus Siliziumdioxid aufge­ bracht, was durch die übliche Photolack- und Ätztechnik ge­ schehen kann. Es ist nun möglich, mit Hilfe der durch die strukturierte Isolierschicht 3 gebildeten Maske in dem Halb­ leiterkörper aus der epitaktischen Schicht 2 und dem Substrat 1 Dotierungen vorzunehmen, wofür beispielsweise eine Ionenim­ plantation geeignet ist. In den Figuren ist dieser Schritt aber nicht dargestellt, da er für das erfindungsgemäße Ver­ fahren nicht notwendig ist.
Anschließend wird, wie in Fig. 3 gezeigt ist, auf die struk­ turierte Isolierschicht 3 und den Halbleiterkörper eine erste epitaktische Schicht aufgetragen, wobei sich auf dem mono­ kristallinen Halbleiterkörper 1 p--dotierte monokristalline Bereiche 5 und auf der Isolierschicht 3 polykristalline Be­ reiche 6 bilden. Die Neigung der Grenzfläche zwischen den Be­ reichen 5 und 6 hängt dabei von der Korngröße des polykri­ stallinen Siliziums der Bereiche 6 ab. Mit anderen Worten, der Winkel α dieser Grenzfläche kann durch entsprechende Ein­ stellung der Korngröße des polykristallinen Siliziums gesteu­ ert werden. Diese Einstellung kann in üblicher Weise vorge­ nommen werden.
Anschließend werden, wie in Fig. 4 gezeigt ist, die polykri­ stallinen Bereiche 6 und die darunterliegende Oxidschicht 3 durch selektives Ätzen entfernt. Alternativ kann das polykri­ stalline Silizium der Bereiche 6 auch durch Ätzen längs des erwarteten Kompressionssaumes hinunter bis zu der Isolier­ schicht 3 abgetragen werden. Dies geschieht etwa jeweils aus­ gehend von der Mitte der einzelnen Bereiche 6, da hier der Druck am höchsten ist.
Das Entfernen des polykristallinen Siliziums in den Bereichen 6 wird auch dadurch erleichtert, daß die darunterliegende Isolierschicht 3 aus Siliziumdioxid als Ätzstopp wirkt. Die Isolierschicht 3 wird dann schließlich durch Strippen abge­ tragen.
Für das Entfernen des polykristallinen Siliziums der Bereiche 6 kann auch die Tatsache ausgenutzt werden, daß ein Dotieren von polykristallinem Silizium wesentlich rascher erfolgt als dasjenige in monokristallinem Silizium. Mit anderen Worten, die Ätzrate dieser beiden Arten von Silizium kann durch Do­ tieren des polykristallinen Siliziums gesteuert werden.
Wie in Fig. 5 gezeigt ist, wird sodann auf die Anordnung von Fig. 4 eine zweite epitaktische Schicht 7 ganzflächig aufge­ tragen, so daß diese Schicht 7 auf der monokristallinen epi­ taktischen Schicht 2 monokristallin aufwächst und schließlich die monokristallinen Bereiche 5 überwächst. Diese Schicht 7 ist beispielsweise mit Phosphor n- dotiert. Nach Planarisie­ ren der Schicht 7 wird so die in Fig. 5 gezeigte Struktur er­ halten.
Schließlich werden, wie in Fig. 6 gezeigt ist, in den Ober­ flächenbereich der zweiten epitaktischen Schicht 7 oberhalb der p--leitenden Bereiche 5 ein p-dotierter Wannenbereich 8, ein p+-dotierter Kontaktbereich 9 und n+-dotierte Sourcebe­ reiche 10 eingebracht. Außerdem sind eine Gate-Isolierschicht und Gate-Elektroden 12 gezeigt.
Mit dem erfindungsgemäßen Verfahren ist es somit möglich, p--leitende Bereiche 5 und n--leitende Bereiche 7 lateral ne­ beneinander in einer Epitaxieschicht auszubilden, wobei die Schichtdicke dieser Epitaxieschicht praktisch keinen Ein­ schränkungen unterworfen ist. Damit ist es möglich, in einer Epitaxieschicht lateral nebeneinander unterschiedlich dotier­ te Bereiche oder aber auch Bereiche mit unterschiedlicher Do­ tierungskonzentration zu erzeugen. Solche unterschiedlich do­ tierten Bereiche werden benötigt, um beispielsweise einen Hochspannungs-MOSFET herzustellen, wie dieser in der bereits genannten DE 43 09 764 C2 beschrieben ist.
Bei dem obigen Ausführungsbeispiel sind selbstverständlich zahlreiche Abwandlungen möglich: beispielsweise kann die Schicht 2 auch p-dotiert werden, und die Schichten 5 und 7 können den gleichen Leitungstyp haben, wobei sie sich vonein­ ander lediglich in der Dotierungskonzentration unterscheiden.
Nachteile, die beim Stand der Technik auftreten, wie bei­ spielsweise Leerstellen, können mit dem erfindungsgemäßen Verfahren zuverlässig vermieden werden. Auch ist es möglich, ohne weiteres den Winkel α der Grenzfläche zwischen den Be­ reichen 5 und 7 in gewünschter Weise einzustellen, so daß beispielsweise die Bereiche 5 zu ihrer Oberseite - wie in den Zeichnungen angedeutet - kegelförmig zulaufen, was die Bil­ dung der Bereiche 7 mittels der zweiten epitaktischen Schicht ohne Leerstellen begünstigt.
Die Fig. 7 und 8 zeigen Draufsichten auf durch das erfin­ dungsgemäße Verfahren hergestellte Strukturen und mögliche Gestaltungen der Bereiche 5 bzw. 7. In Fig. 7 sind die Berei­ che 5, 7 ringförmig vorgesehen, während Fig. 8 ein Ausfüh­ rungsbeispiel zeigt, in welchem die Bereiche 5 als Säulen mit quadratischem Querschnitt im Bereich 7 ausgestaltet sind.

Claims (5)

1. Verfahren zum Herstellen einer Epitaxieschicht (5, 7) mit lateral veränderlicher Dotierung, umfassend die fol­ genden Schritte:
  • a) Auftragen einer strukturierten Isolierschicht (3) auf einen Halbleiterkörper (1, 2) des einen Lei­ tungstyps,
  • b) Aufwachsen einer ersten epitaktischen Schicht des einen oder des anderen, zum einen Leitungstyp entgegengesetzten Leitungstyps auf dem Halbleiter­ körper (1, 2) und der strukturierten Isolierschicht (3), so daß monokristalline Bereiche (5) über dem Halbleiterkörper (1, 2) und polykristalline Berei­ che (6) über der strukturierten Isolierschicht (3) entstehen, wobei der Neigungswinkel (α) der im we­ sentlichen senkrecht zu der Oberfläche des Halblei­ terkörpers (1, 2) verlaufenden Grenzfläche zwischen den monokristallinen Bereichen (5) und den polykri­ stallinen Bereichen (6) durch die Korngröße des po­ lykristallinen Siliziums der polykristallinen Be­ reiche (6) gesteuert wird,
  • c) Abtragen der polykristallinen Bereiche (6) und der Isolierschicht (3) und
  • d) Aufwachsen einer zweiten epitaktischen Schicht (7) mit einem zum Leitungstyp der ersten epitaktischen Schicht entgegengesetzten Leitungstyp oder mit dem gleichen Leitungstyp, jedoch unterschiedlicher Dotierungskonzentration, auf dem Halbleiterkörper (1, 2) in den abgetragenen polykristallinen Berei­ chen, um so zusammen mit den monokristallinen Be­ reichen (5) der ersten epitaktischen Schicht (4) die Epitaxieschicht (5, 7) zu bilden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf einem Halbleitersubstrat (1) eine zusätzliche epitaktische Schicht (2) zur Bildung des Halbleiterkör­ pers (1, 2) aufgewachsen wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nach dem Schritt (a) und vor dem Schritt (b) mittels der strukturierten Isolierschicht (3) eine maskierte Do­ tierung vorgenommen wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die maskierte Dotierung mittels Ionenimplantation vorgenommen wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß ein Graben in die polykristallinen Bereiche (6) ein­ gebracht wird.
DE19820223A 1998-05-06 1998-05-06 Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung Expired - Fee Related DE19820223C1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19820223A DE19820223C1 (de) 1998-05-06 1998-05-06 Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
US09/317,694 US6171935B1 (en) 1998-05-06 1999-05-24 Process for producing an epitaxial layer with laterally varying doping

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19820223A DE19820223C1 (de) 1998-05-06 1998-05-06 Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung

Publications (1)

Publication Number Publication Date
DE19820223C1 true DE19820223C1 (de) 1999-11-04

Family

ID=7866848

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19820223A Expired - Fee Related DE19820223C1 (de) 1998-05-06 1998-05-06 Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung

Country Status (2)

Country Link
US (1) US6171935B1 (de)
DE (1) DE19820223C1 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
GB2369575A (en) * 2000-04-20 2002-06-05 Salviac Ltd An embolic protection system
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US7745289B2 (en) * 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6713813B2 (en) 2001-01-30 2004-03-30 Fairchild Semiconductor Corporation Field effect transistor having a lateral depletion structure
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US7132712B2 (en) * 2002-11-05 2006-11-07 Fairchild Semiconductor Corporation Trench structure having one or more diodes embedded therein adjacent a PN junction
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
FI120310B (fi) * 2001-02-13 2009-09-15 Valtion Teknillinen Parannettu menetelmä erittyvien proteiinien tuottamiseksi sienissä
US7061066B2 (en) * 2001-10-17 2006-06-13 Fairchild Semiconductor Corporation Schottky diode using charge balance structure
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7033891B2 (en) * 2002-10-03 2006-04-25 Fairchild Semiconductor Corporation Trench gate laterally diffused MOSFET devices and methods for making such devices
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) * 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
US20050199918A1 (en) * 2004-03-15 2005-09-15 Daniel Calafut Optimized trench power MOSFET with integrated schottky diode
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
US7393710B2 (en) * 2004-10-26 2008-07-01 Samsung Electro-Mechanics Co., Ltd Fabrication method of multi-wavelength semiconductor laser device
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
US7807523B2 (en) * 2005-07-01 2010-10-05 Synopsys, Inc. Sequential selective epitaxial growth
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
KR101279574B1 (ko) * 2006-11-15 2013-06-27 페어차일드코리아반도체 주식회사 고전압 반도체 소자 및 그 제조 방법
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8174067B2 (en) 2008-12-08 2012-05-08 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3242736A1 (de) * 1981-11-23 1983-05-26 General Electric Co., New York, N.Y. Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
EP0267082A1 (de) * 1986-10-08 1988-05-11 Fujitsu Limited Verfahren zur Herstellung einer Halbleitereinrichtung, mit gleichzeitigem Aufwachsen epitaktischer und polykristallinischer Si-Schichten auf einem selektiv oxydierten Si-Substrat mittels Gasphasenabscheidung
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3791882A (en) * 1966-08-31 1974-02-12 K Ogiue Method of manufacturing semiconductor devices utilizing simultaneous deposition of monocrystalline and polycrystalline regions
US3947299A (en) * 1971-05-22 1976-03-30 U.S. Philips Corporation Method of manufacturing semiconductor devices
JPS51132779A (en) * 1975-05-14 1976-11-18 Hitachi Ltd Production method of vertical-junction type field-effect transistor
GB2089119A (en) 1980-12-10 1982-06-16 Philips Electronic Associated High voltage semiconductor devices
US4619033A (en) * 1985-05-10 1986-10-28 Rca Corporation Fabricating of a CMOS FET with reduced latchup susceptibility
US4994871A (en) 1988-12-02 1991-02-19 General Electric Company Insulated gate bipolar transistor with improved latch-up current level and safe operating area
CN1019720B (zh) 1991-03-19 1992-12-30 电子科技大学 半导体功率器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3242736A1 (de) * 1981-11-23 1983-05-26 General Electric Co., New York, N.Y. Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
EP0267082A1 (de) * 1986-10-08 1988-05-11 Fujitsu Limited Verfahren zur Herstellung einer Halbleitereinrichtung, mit gleichzeitigem Aufwachsen epitaktischer und polykristallinischer Si-Schichten auf einem selektiv oxydierten Si-Substrat mittels Gasphasenabscheidung
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET

Also Published As

Publication number Publication date
US6171935B1 (en) 2001-01-09

Similar Documents

Publication Publication Date Title
DE19820223C1 (de) Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE102006025218B4 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE10101568B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE19806838A1 (de) Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben
DE102005046711A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE19931324A1 (de) Siliciumcarbid-Mos-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
WO1996001500A1 (de) FELDEFFEKT-TRANSISTOREN AUS SiC UND VERFAHREN ZU IHRER HERSTELLUNG
DE102017115412A1 (de) Verfahren zur Herstellung eines Supberjunctionbauelements
DE2238450C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE4001350A1 (de) Halbleitereinrichtung
DE102007027519A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3940674C2 (de)
DE102017113864A1 (de) Verfahren zum Herstellen einer Justiermarke
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE2328090A1 (de) Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102011010112A1 (de) Struktur und Verfahren zur Formgebung eines Grabenbodens in Silizium nach der Oxidation
DE60028816T2 (de) Herstellung von unipolaren Komponenten
DE102006004627B3 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
EP0243684B1 (de) Abschaltbares Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203