DE60028816T2 - Herstellung von unipolaren Komponenten - Google Patents

Herstellung von unipolaren Komponenten Download PDF

Info

Publication number
DE60028816T2
DE60028816T2 DE60028816T DE60028816T DE60028816T2 DE 60028816 T2 DE60028816 T2 DE 60028816T2 DE 60028816 T DE60028816 T DE 60028816T DE 60028816 T DE60028816 T DE 60028816T DE 60028816 T2 DE60028816 T2 DE 60028816T2
Authority
DE
Germany
Prior art keywords
openings
layer
conductivity type
substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60028816T
Other languages
English (en)
Other versions
DE60028816D1 (de
Inventor
Frederic Lanois
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Application granted granted Critical
Publication of DE60028816D1 publication Critical patent/DE60028816D1/de
Publication of DE60028816T2 publication Critical patent/DE60028816T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • HERSTELLUNG UNIPOLARER KOMPONENTEN
  • Die vorliegende Erfindung betrifft die Herstellung von unipolaren Komponenten in vertikaler monolithischer Form. Die folgende Beschreibung betrifft insbesondere Komponenten des Schottky-Diodentyps, die in vertikaler Form in Siliziumsubstraten hergestellt werden.
  • 1 veranschaulicht eine herkömmliche Schottky-Diodenstruktur. Eine solche Struktur umfaßt ein Halbleitersubstrat 1, das typischerweise aus einem hochdotierten monokristallinen Silizium eines ersten Leitungstyps, allgemein n-leitend, hergestellt ist. Eine Kathodenschicht 2 überdeckt das Substrat 1. Sie ist n-leitend, aber weniger stark als das Substrat 1 dotiert. Eine Metallschicht 3 bildet einen Schottky-Kontakt mit der n-leitenden Kathode 2.
  • Die Dicke der Schicht 2 ist gewählt, um die Durchbruchspannung der Schottky-Diode zu bestimmen.
  • 2 veranschaulicht die Variation des elektrischen Felds E quer durch die Dicke der Struktur, die in 1 gezeigt wird, entlang einer Achse A-A'. Der Klarheit halber wurden die unterschiedlichen Teile der Kurve 10 von 2 durch die punktierten Linien zu den entsprechenden Bereichen von 1 verbunden.
  • In einer solchen homogenen Struktur ist die Feldvariation pro Dickeneinheit proportional zum Dotierungsgrad. Mit anderen Worten, je höher die Dotierung, desto schneller verkleinert sich das Feld. Daher fällt es im Substrat 1 sehr schnell auf einen Nullwert. Da die Durchbruchspannung der Fläche entspricht, die zwischen den Achsen und der Kurve 10 eingeschlossen ist, muß zum Erhalten einer hohen Durchbruchspannung die Dotierung der Schicht 2 minimiert und ihre Dicke maximiert werden.
  • Bei der Herstellung von unipolaren Komponenten müssen entgegengesetzte Einschränkungen in Erwägung gezogen werden. Unipolare Komponenten, wie beispielsweise die Diode, die in 1 gezeigt wird, müssen tatsächlich einen kleinstmöglichen Widerstand (Ron) haben, während sie bei einer Vorspannung in Sperrichtung eine höchstmögliche Durchbruchspannung haben müssen.
  • Durch das Minimieren des Durchlaßwiderstands einer unipolaren Komponente wird das Minimieren der Dicke der am geringsten dotierten Schicht (Schicht 2) und das Maximieren der Dotierung dieser Schicht auferlegt.
  • Zur Optimierung der Durchbruchspannung ohne Veränderung des Widerstands Ron wurden Strukturen des in 3 gezeigten Typs bereitgestellt. In 3 umfaßt eine vertikale Schottky-Diode ein monokristallines Silizium-Halbleitersubstrat 31, das hoch bzw. stark von einem ersten Leitungstyp, zum Beispiel n-leitend, dotiert und mit einer Schicht 32 ausgekleidet ist. Die Schicht 32 ist aus dem gleichen Halbleitermaterial gebildet wie das Substrat 31 und ist vom gleichen Dotierungstyp, aber tiefer bzw. geringer dotiert. Die Schicht 32 ist zum Bilden der Kathode der Schottky-Diode bestimmt. Eine Metallschicht 33 überdeckt die Schicht 32. Die metallbildende Schicht 33 wird ausgewählt, um einen Schottky-Kontakt mit n-leitendem Silizium 32 zu bilden.
  • Die Schicht 32 umfaßt sehr hochdotierte Bereiche oder „Inseln" 34 aus p-leitendem Silizium. Die Inseln 34 sind über mindestens eine horizontale Ebene (oder im Beispiel von 3 zwei Ebenen) verteilt.
  • Die Inseln 34 sind getrennt und in die Schicht 32 eingebettet. Die Inseln von unterschiedlichen horizontalen Ebenen sind im Wesentlichen auf gleichen vertikalen Linien verteilt.
  • 4 veranschaulicht das Variationsprofil des elektrischen Felds E quer durch die Dicke einer Struktur, die derjenigen von 3 ähnlich ist. Insbesondere wird das Profil von 4 entlang der Achse A-A' von 3 beobachtet.
  • Wie aus dem Vergleich von 2 und 4 deutlich wird, verändert das Einfügen von hoch dotierten p-leitenden „Inseln" 34 in die Struktur von 3 die Variation des Felds E pro Dickeneinheit. Da die Inseln 34 viel höher dotiert sind als die n-leitende Schicht 32, werden in den Inseln 34 mehr negative Ladungen erzeugt als es positive Ladungen in Schicht 2 gibt. Das Feld vergrößert sich somit in jedem der horizontalen Bereiche, die die Inseln 34 umfassen, erneut. Durch Einstellen der Dotierung und der Anzahl von Inseln 34 kann der Raumladungsbereich nahezu unendlich ausgedehnt werden. Bei Vorspannung in Sperrichtung verhält sich die Kathode, die durch die Schicht 32 und die Inseln 34 gebildet wird, daher allgemein wie eine quasi-eigenleitende Sperrschicht. Im Durchschnitt nimmt die elektrische Feldvariation pro Dickeneinheit daher stark ab. Daher wird für einen vorgegebenen Dotierungsgrad der Schicht 32 die Durchbruchspannung vergrößert, wie durch die Vergrößerung der Fläche, die durch die Achsen und die Kurve von 4 begrenzt wird, im Vergleich zur entsprechenden Fläche von 2 veranschaulicht ist.
  • Dementsprechend ermöglicht die Struktur von 3 das Erhalten unipolarer Komponenten einer vorgegebenen Durchbruchspannung mit einem Widerstand Ron, der kleiner ist, als derjenige einer herkömmlichen Struktur.
  • Die praktische Ausführung einer solchen Struktur mit Inseln wird zum Beispiel im deutschen Patent 19,815,907, herausgegeben am 27. Mai 1999 (das dem Oberbegriff von Anspruch 1 entspricht), in den Patentanmeldungen DE 19,631,872 und WO 99/26296, und im französischen Patent 2,361,750, erteilt am 10. März 1978, beschrieben. Diese unterschiedlichen Schriften geben das Erhalten einer Struktur an, die derjenigen von 3 ähnlich ist, indem während eines Epitaxiewachstums von Schicht 32 Implantierungen/Diffusionen ausgeführt werden.
  • Die wiederholten Unterbrechungen des Epitaxiewachstums sind ein Nachteil einer solchen Ausführung. Tatsächlich hat die dicke Schicht 32, die so erhalten wird, eine unregelmäßige Struktur. Solche Strukturunregelmäßigkeiten verändern die Leistungen der Endkomponente.
  • Eine Aufgabe der vorliegenden Erfindung ist das Schaffen eines neuen Verfahrens zur Herstellung unipolarer Komponenten des vertikalen Typs, die eine vorgegebene Durchbruchspannung und einen verringerten Durchlaßwiderstand haben. Die vorliegende Erfindung zielt auch auf die erhaltenen Komponenten ab.
  • Um diese Aufgaben zu lösen, stellt die vorliegende Erfindung eine unipolare Komponente des vertikalen Typs gemäß Anspruch 1 bereit.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfaßt die Komponente mindestens zwei Ebenen, wobei die unabhängigen Bereiche aufeinanderfolgender Ebenen im wesentlichen vertikal ausgerichtet sind.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung sind die unabhängigen Bereiche Ringe.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfaßt die unterste Ebene nicht-ringförmige Bereiche.
  • Die vorliegende Erfindung stellt auch ein Verfahren zur Herstellung einer unipolaren Komponente des vertikalen Typs in einem Siliziumsubstrat eines vorgegebenen Leitungstyps bereit, welches die folgenden Schritte umfaßt:
    • a) Ausbilden von Öffnungen in einer dicken Siliziumschicht, welche das Substrat überdeckt, und die mit dem gleichen vorgegebenen Leitungstyp, jedoch in geringerem Maße, dotiert ist;
    • b) Auskleiden der Wände und der Böden der Öffnungen einer Siliziumoxidschicht;
    • c) Ausbilden von Bereichen mit einem Leitungstyp, der dem des Substrats entgegengesetzt ist, mittels Implantierung/Diffusion durch die Böden der Öffnungen hindurch; und
    • d) Auffüllen der Öffnungen mit einem isolierenden Material.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung werden vor dem Schritt d) des Ausfüllens der Öffnungen die Schritte a) bis c) mindestens einmal wiederholt, wobei die anfänglichen Öffnungen in die dicke Siliziumschicht hinein verlängert werden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist die Siliziumschicht, die den gleichen vorgegebenen Leitungstyp wie das Substrat aufweist, dazu bestimmt, die Kathode einer Schottky-Diode zu bilden.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung ist die Siliziumschicht, die den gleichen Leitungstyp wie das Substrat aufweist, dazu bestimmt, den Drain eines MOS-Transistors zu bilden.
  • Die vorhergehenden und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden in der folgenden, nicht beschränkenden Beschreibung spezifischer Ausführungsformen in Verbindung mit den beigefügten Zeichnungen erläutert, in denen:
  • 1 eine Schottky-Diodenstruktur in einer teilweise vereinfachten Ansicht eines Querschnitts veranschaulicht;
  • 2 die Variation des elektrischen Felds quer durch die Dicke der Struktur von 1 veranschaulicht;
  • 3 die Struktur einer Schottky-Diode, die eine vorgegebene Durchbruchspannung und einen verringerten Durchlaßwiderstand hat, in einer teilweise vereinfachten Ansicht eines Querschnitts veranschaulicht;
  • 4 die Variation des elektrischen Felds quer durch die Dicke der Struktur von 3 veranschaulicht; und
  • 5A bis 5D teilweise vereinfachte Ansichten von Querschnitten einer Schottky-Diode bei unterschiedlichen Schritten eines Herstellungsverfahrens gemäß der vorliegenden Erfindung sind.
  • Der Klarheit halber wurden gleiche Bestandteile in unterschiedlichen Zeichnungen mit den gleichen Bezugszeichen bezeichnet. Ferner sind die Zeichnungen, wie bei der Darstellung von integrierten Schaltungen üblich, nicht maßstabsgetreu.
  • 5A bis 5D veranschaulichen Schritte eines Herstellungsverfahrens einer vertikalen monolithischen Schottky-Diode gemäß der vorliegenden Erfindung.
  • Wie in 5A gezeigt, wird ein Substrat 61 anfänglich mit einer monokristallinen Siliziumschicht 62 des gleichen Dotierungstyps wie das Substrat 61, zum Beispiel n-leitend, überdeckt. Die Schicht 62, die für das Bilden der Kathode der Schottky-Diode vorgesehen ist, ist tiefer bzw. geringer dotiert als das Substrat 61. Die Schicht 62 wird mittels einer Maske 65 geätzt, um die Öffnungen 66 zu bilden. Das Substrat 61 und die Schicht 62 werden durch irgendein zweckdienliches Verfahren erhalten. Die Schicht 62 kann zum Beispiel aus einem Epitaxiewachstum auf dem Substrat 61 resultieren, oder das Substrat 61 und die Schicht 62 können anfänglich durch denselben Halbleiterbereich gebildet sein, wobei die Dotierungsunterschiede dann aus Implantierungs-/Diffusions-Verfahren resultieren.
  • Bei den nächsten Schritten, die in 5B gezeigt werden, wird eine isolierende Schicht 67, zum Beispiel eine Siliziumoxidschicht (SiO 2 ), auf den Wänden und auf den Böden der Öffnungen 66 gebildet. Dann wird ein p-leitender Dotierstoff, der am Boden der Öffnungen 66 in das Silizium eindringt, implantiert, wonach eine Erhitzung ausgeführt wird, um hochdotierte p-leitende Bereiche 641 zu erhalten.
  • Bei den nächsten Schritten, die in 5C gezeigt sind, werden die Schicht 67, die Bereiche 641 und die Schicht 62 anisotrop geätzt, um die Öffnungen 68, die die Öffnungen 66 fortsetzen, zu bilden. Der obere Teil von jeder Öffnung 68 ist somit von einem Diffusionsring 641 umgeben. Dann werden die Wände und die Böden der Öffnungen 68 mit einer dünnen isolierenden Schicht 69, zum Beispiel Siliziumoxid überdeckt.
  • Die vorhergehend in Verbindung mit 5B beschriebenen Implantierungsverfahren werden dann wiederholt, um hochdotierte p-leitende Bereiche 642 zu bilden.
  • Bei den nächsten Schritten, die in 5D gezeigt sind, werden die Öffnungen 66–68 mit einem isolierenden Material 70 gefüllt. Dann wird die Maske 65 entfernt und die so erhaltene Struktur wird planarisiert. Schließlich wird eine Metallschicht 63, die zum Gewährleisten eines Schottky-Kontakts mit der Schicht 62 angepaßt ist, über der gesamten Struktur aufgebracht.
  • Vor dem Ende könnten gemäß den Schritten, die in Verbindung mit 5D beschrieben wurden, die Strukturbildung durch Entfernen der Maske 65, das Ausfüllen der Öffnungen 66–68 mit Material 70 und das Aufbringen einer Metallschicht 63, die Schritte, die in Verbindung mit 5C beschrieben wurden, mehrere Male wiederholt werden, um mehrere horizontale Ebenen von hochdotierten p-leitenden Ringen zu bilden, die den Ringen 641 ähnlich sind.
  • Es sollte darauf hingewiesen werden, daß die Zwischenringe und die darunterliegenden Bereiche Inseln gemäß der vorhergehenden Definition bilden. Sie stellen somit die entsprechenden Vorteile bereit, die vorhergehend in Verbindung mit 3 und 4 erläutert wurden.
  • Ein Vorteil des Verfahrens gemäß der vorliegenden Erfindung und der daraus resultierenden Struktur, die vorhergehend in Verbindung mit 5D beschrieben wurde, ist das Bilden eines homogenen Kathodenbereichs 62.
  • Fachleute werden wissen, wie die Anzahl, die Abmessungen, die Positionen und die Dotierung der unterschiedlichen Ringe 641, 642 an die erwünschten Leistungen angepaßt werden können. Als ein Beispiel kann gemäß dem bisherigen Stand der Technik zum Erhalten einer Durchbruchspannung von ungefähr 600 Volt eine Kathodenschicht (2, 1) von einer Dicke von ungefähr 40 μm und von einem Dotierungsgrad in der Größenordnung von 2.2·1014 Atomen/cm3 verwendet werden, was einen Durchlaßwiderstand von ungefähr 6.7 Ω·mm2 ergibt. Gemäß der vorliegenden Erfindung könnte durch Verwendung von Gruppen von drei p-leitenden Ringen, die bei ungefähr 3.5·1017 Atomen/cm3 dotiert sind, die vertikal in Abständen von 10 μm um Siliziumoxidsäulen mit einer Breite von 1 μm angeordnet sind, für eine gleiche Durchbruchspannung von 600 V mit einer epitaxierten Schicht (62, 5D) der gleichen Dicke in einer Größenordnung von 40 μm, die Kathodendotierung auf einen Wert in der Größenordnung von etwa 1015 Atomen/cm3 gesteigert werden, was einen Durchlaßwiderstand von ungefähr 3 Ω·mm2 ergibt.
  • Es sollte darauf hingewiesen werden, daß die Beschreibung eines nicht beschränkenden Beispiels der vorliegenden Erfindung in Verbindung mit 6 gewählt wurde, das auf das Bilden von Siliziuminseln in der Kathode einer Schottky-Diode angewandt wird. Es wäre indes möglich, ein Verfahren auszuführen, das auf die gleiche Weise wie in dem vorhergehend in Verbindung mit 5A–D beschriebenen Verfahren, auf das Bilden von sehr hochdotierten p-leitendenden Siliziumringen im Drain eines MOS-Transistors, die vertikale Säulen eines isolierenden Materials umgeben, abzielt.
  • Selbstverständlich ist es wahrscheinlich, daß die vorliegende Erfindung verschiedene Abänderungen, Abwandlungen und Verbesserungen umfaßt, die Fachleuten ohne weiteres einfallen werden. Insbesondere können die Verfahren, die in Verbindung mit 5D beschrieben wurden, gemäß einer geeigneten Folge ausgeführt werden. So kann die Schicht 65 nach dem Ausfüllen der Öffnungen 66–68 entfernt werden und die Struktur kann in einem einzigen Schritt mittels eines chemisch-mechanischen Polierverfahrens (CMP) planarisiert werden.
  • Des weiteren betrifft die vorliegende Erfindung das Bilden von irgendeinem Typ von unipolarer Komponente in vertikaler Form, sei es zur Verringerung ihres Durchlaßwiderstands für eine vorgegebene Durchbruchspannung oder zur Verbesserung ihrer Durchbruchspannung ohne Vergrößerung ihres Durchlaßwiderstands.

Claims (8)

  1. Unipolare Komponente des vertikalen Typs, mit Bereichen (641, 642) eines ersten Leitungstyps (P), die in einer dicken Schicht (62) eines zweiten Leitungstyps (N) eingebettet sind, wobei die Bereiche auf zumindest einer gemeinsamen horizontalen Ebene verteilt und voneinander unabhängig sind, dadurch gekennzeichnet, daß die unabhängigen eingebetteten Bereiche unterhalb von Säulen vorgesehen sind oder diese umgeben, wobei diese zumindest mit einem isolierenden Material (70) gefüllt sind.
  2. Komponente nach Anspruch 1, wobei diese mindestens zwei Ebenen umfaßt, wobei die unabhängigen Bereiche (641, 642) aufeinanderfolgender Ebenen im wesentlichen vertikal ausgerichtet sind.
  3. Komponente nach Anspruch 2, wobei die unabhängigen Bereiche (641) Ringe sind, welche die Säulen umgeben.
  4. Komponente nach Anspruch 3, wobei die unterste Ebene nicht-kreisförmige Bereiche (642) umfaßt.
  5. Verfahren zur Herstellung einer unipolaren Komponente des vertikalen Typs in einem Siliziumsubstrat (61) eines vorgegebenen Leitungstyps (N), welches die folgenden Schritte umfaßt: a) Ausbilden von Öffnungen (66) in einer dicken Siliziumschicht (62), welche das Substrat überdeckt, und die mit dem gleichen vorgegebenen Leitungstyp, jedoch in geringerem Maße, dotiert ist; b) Auskleiden der Wände und der Böden der Öffnungen mit einer Siliziumoxidschicht (67); c) Ausbilden von Bereichen (641) mit einem Leitungstyp (P), der dem des Substrats entgegengesetzt ist, mittels Implantierung/Diffusion durch die Böden der Öffnungen hindurch; und d) Ausfüllen der Öffnungen mit einem isolierenden Material (70).
  6. Verfahren nach Anspruch 5, wobei vor dem Schritt d) des Ausfüllens der Öffnungen (66, 68) die Schritte a) bis c) mindestens einmal wiederholt werden, und die anfänglichen Öffnungen in die dicke Siliziumschicht (62) hinein verlängert werden.
  7. Verfahren nach Anspruch 5 oder 6, wobei die Siliziumschicht (62), die den gleichen vorgegebenen Leitungstyp (N) wie das Substrat (61) aufweist, vorgesehen ist, die Kathode einer Schottky-Diode zu bilden.
  8. Verfahren nach Anspruch 5 oder 6, wobei die Siliziumschicht, die den gleichen Leitungstyp (N) wie das Substrat aufweist, vorgesehen ist, den Drain eines MOS-Transistors zu bilden.
DE60028816T 1999-12-22 2000-12-21 Herstellung von unipolaren Komponenten Expired - Fee Related DE60028816T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR9916291A FR2803094B1 (fr) 1999-12-22 1999-12-22 Fabrication de composants unipolaires
FR9916291 1999-12-22
PCT/FR2000/003655 WO2001047028A1 (fr) 1999-12-22 2000-12-21 Fabrication de composants unipolaires

Publications (2)

Publication Number Publication Date
DE60028816D1 DE60028816D1 (de) 2006-07-27
DE60028816T2 true DE60028816T2 (de) 2007-01-18

Family

ID=9553668

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60028816T Expired - Fee Related DE60028816T2 (de) 1999-12-22 2000-12-21 Herstellung von unipolaren Komponenten

Country Status (6)

Country Link
US (2) US6903413B2 (de)
EP (1) EP1240672B1 (de)
JP (1) JP2003535455A (de)
DE (1) DE60028816T2 (de)
FR (1) FR2803094B1 (de)
WO (1) WO2001047028A1 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351009B1 (en) * 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
US20060157745A1 (en) * 2005-01-18 2006-07-20 Stmicroelectronics S.A. Vertical unipolar component with a low leakage current
JP5351519B2 (ja) * 2005-12-27 2013-11-27 パワー・インテグレーションズ・インコーポレーテッド 高速回復整流器構造体の装置および方法
US8080848B2 (en) * 2006-05-11 2011-12-20 Fairchild Semiconductor Corporation High voltage semiconductor device with lateral series capacitive structure
US20080296636A1 (en) * 2007-05-31 2008-12-04 Darwish Mohamed N Devices and integrated circuits including lateral floating capacitively coupled structures
JP2007311822A (ja) * 2007-07-23 2007-11-29 Toshiba Corp ショットキーバリヤダイオード
US8193565B2 (en) 2008-04-18 2012-06-05 Fairchild Semiconductor Corporation Multi-level lateral floating coupled capacitor transistor structures
US7943989B2 (en) * 2008-12-31 2011-05-17 Alpha And Omega Semiconductor Incorporated Nano-tube MOSFET technology and devices
US8624302B2 (en) * 2010-02-05 2014-01-07 Fairchild Semiconductor Corporation Structure and method for post oxidation silicon trench bottom shaping
US8704296B2 (en) 2012-02-29 2014-04-22 Fairchild Semiconductor Corporation Trench junction field-effect transistor
CN108063166A (zh) * 2016-11-09 2018-05-22 朱江 一种沟槽结构肖特基半导体装置及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1558506A (en) * 1976-08-09 1980-01-03 Mullard Ltd Semiconductor devices having a rectifying metalto-semicondductor junction
JPS57181172A (en) * 1981-04-30 1982-11-08 Toshiba Corp Schottky barrier diode and manufacture thereof
CA2064146C (en) * 1991-03-28 1997-08-12 Hisashi Ariyoshi Schottky barrier diode and a method of manufacturing thereof
JP2809253B2 (ja) * 1992-10-02 1998-10-08 富士電機株式会社 注入制御型ショットキーバリア整流素子
JP3272242B2 (ja) * 1995-06-09 2002-04-08 三洋電機株式会社 半導体装置
US5895951A (en) * 1996-04-05 1999-04-20 Megamos Corporation MOSFET structure and fabrication process implemented by forming deep and narrow doping regions through doping trenches
DE19631872C2 (de) * 1996-08-07 2003-04-17 Daimler Chrysler Ag Vertikales Halbleiterbauelement
SE9704149D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
DE19815907C1 (de) * 1998-04-08 1999-05-27 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
KR100794811B1 (ko) * 2000-05-13 2008-01-15 엔엑스피 비 브이 트렌치 게이트 반도체 장치 및 그 제조 방법
US6656797B2 (en) * 2001-12-31 2003-12-02 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation

Also Published As

Publication number Publication date
EP1240672A1 (de) 2002-09-18
US6903413B2 (en) 2005-06-07
US20030057442A1 (en) 2003-03-27
FR2803094B1 (fr) 2003-07-25
FR2803094A1 (fr) 2001-06-29
EP1240672B1 (de) 2006-06-14
WO2001047028A1 (fr) 2001-06-28
US7220644B2 (en) 2007-05-22
DE60028816D1 (de) 2006-07-27
US20050202636A1 (en) 2005-09-15
JP2003535455A (ja) 2003-11-25

Similar Documents

Publication Publication Date Title
DE19820223C1 (de) Verfahren zum Herstellen einer Epitaxieschicht mit lateral veränderlicher Dotierung
DE4324481C2 (de) Transistor-Halbleitervorrichtung und Herstellungsverfahren
DE2737073C3 (de) Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors für eine Ein-Transistor-Speicherzelle
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE102005046711A1 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
WO2000057481A2 (de) Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur
DE19731495A1 (de) Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
DE3530773A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE60028816T2 (de) Herstellung von unipolaren Komponenten
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE2454705A1 (de) Ladungskopplungsanordnung
WO2000033383A1 (de) Dram-zellenanordnung und verfahren zur deren herstellung
DE2453279C3 (de) Halbleiteranordnung
DE3109074C2 (de)
DE2328090A1 (de) Halbleiterkondensator mit grosser kapazitaet und verfahren zu seiner herstellung
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE2133976B2 (de) Monolithisch integrierte Halbleiteranordnung
DE102006004627B3 (de) Leistungshalbleiterbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE3842749A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE10147120B4 (de) Grabenkondensator und Verfahren zur Herstellung desselben
WO2000049654A1 (de) Verfahren zum herstellen einer dram-zelle mit einem grabenkondensator
DE2842334A1 (de) Halbleiteranordnung
DE1274243B (de) Verfahren zur herstellung einer tunneldiode
DE4116271C2 (de)
DE2737503A1 (de) Feldeffekttransistor mit interdigitalstruktur und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee