DE1274243B - Verfahren zur herstellung einer tunneldiode - Google Patents

Verfahren zur herstellung einer tunneldiode

Info

Publication number
DE1274243B
DE1274243B DE19631274243 DE1274243A DE1274243B DE 1274243 B DE1274243 B DE 1274243B DE 19631274243 DE19631274243 DE 19631274243 DE 1274243 A DE1274243 A DE 1274243A DE 1274243 B DE1274243 B DE 1274243B
Authority
DE
Germany
Prior art keywords
semiconductor
layer
hole
semiconductor material
intermediate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19631274243
Other languages
English (en)
Other versions
DE1274243C2 (de
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Application granted granted Critical
Publication of DE1274243C2 publication Critical patent/DE1274243C2/de
Publication of DE1274243B publication Critical patent/DE1274243B/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/979—Tunnel diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
HOIl
Deutsche KL: 21g-11/02
Nummer: 1 274 243
Aktenzeichen: P 12 74 243.7-33 (J 23962)
Anmeldetag: 27. Juni 1963
Auslegetag: !.August 1968
Die Erfindung bezieht sich auf ein Halbleiterbauelement mit mindestens einem im Halbleiterkörper eingebetteten PN-Übergang. Sie bezieht sich insbesondere auf eine Tunnel-Diode bzw. Esaki-Diode.
Bei der Fabrikation von Tunnel-Dioden kommt es sehr darauf an, einen PN-Übergang von äußerst kleiner Fläche zu erhalten, um die Möglichkeit zu haben, extrem kleine Spitzenströme zu gewinnen. Die Anwendung der bisher in der Halbleitertechnik entwickelten üblichen Verfahren hat gezeigt, daß man auf größte Schwierigkeiten stößt, wenn man das Erfordernis der kleinen PN-Ubergangsfläche mit dem Erfordernis der mechanischen Stabilität, welche das Endprodukt aufweisen soll, miteinander in Einklang bringen will.
Die gegenwärtig weitverbreiteten Methoden zur Herstellung von Tunnel-Dioden erfordern einen Ätzprozeß bei der Oberflächenreinigung und bei der Kontrolle der PN-Übergangsfläche bzw. des Spitzenstromes, was eine sehr schmale, mechanisch unstabile Halterung des Halbleitermaterials zwischen der Legierungspille und dem Kristallplättchen bedingt.
Eine weitere Schwierigkeit bietet sich in den Oberflächen-Leckeffekten dar, die dann nicht mehr zu vernachlässigen sind, wenn Toleranzen in der Größenordnung weniger Prozente erforderlich werden, was z. B. bei der Fabrikation von Tunnel-Dioden, die für Schaltungen in Rechenanlagen gebraucht werden, der Fall ist.
Zum Herstellen mechanisch fester Tunnel-Dioden-Einheiten kann man epitaktisch gezüchtete Hetero-Kristallstrukturen verwenden, d. h., man bildet aus einem Stück bestehende kristalline Strukturen, welche die Vereinigung verschiedener Halbleitermateralien in sich einschließen, wobei diese Materialien so ausgewählt sind, daß ihre Kristallgitter miteinander verträglich sind. Diejenige Kristallfläche, auf die man epitaktisch die gleiche Substanz oder sogar einen anderen Halbleiter aufwachsen läßt, bezeichnet man in der Halbleitertechnologie als »Substrat« oder als »Unterlage«.
Diese epitaktisch gezüchteten Kristallstrukturen mit einem Hetero-PN-Übergang haben sich zur Bildung sehr kleiner Flächen von PN-Übergängen geeignet. Jedoch bleibt damit noch das Problem der Oberflächen-Leckeffekte, die auf ein Minimum reduziert sein müssen, ungelöst.
Es ist von äußerster Wichtigkeit, das Ausmaß der PN-Übergangsfläche, welche an einer Oberfläche des Halbleiterkristalls, in dem der PN-Übergang gebildet ist, frei bleibt, zu verringern.
Wenn auch in der folgenden Beschreibung der Er-Halbleiterbauelement mit mindestens einem im
Halbleiterkörper eingebetteten PN-Übergang,
insbesondere Tunnel-Diode beziehungsweise
Esaki-Diode, und Verfahren zu seiner Herstellung
Anmelder:
Internationale Business Machines Corporation,
Armonk,N.Y. (V.St.A.)
Vertreter:
Dr.-Ing. R. Schiering, Patentanwalt,
7030 Böblingen, Westerwaldweg 4
Als Erfinder benannt:
John Carter Marinace,
Yorktown Heights, Westchester, N. Y. (V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 27. Juni 1962 (205 725) - -
findung nur auf PN-Ubergänge von Tunnel-Dioden bzw. von Esaki-Dioden Bezug genommen ist, so ist doch der Erfindungsgedanke auch auf PN-Ubergänge in anderen Dioden und Transistoren anwendbar.
Die Erfindung ermöglicht die Herstellung von Halbleiterbauelementen mit im Halbleiterkörper eingebetteten PN-Übergängen von extrem schmalen Abmessungen, welche gegen Oberflächen-Leckeffekte geschützt sind. Zur Herstellung von Halbleiterbauelementen nach der Erfindung kann die Kristallzüchtung nach dem Dampfphasenverfahren und die gleichzeitige Fertigung einer Reihe von Halbleiterbauelementen angewandt werden. Halbleiterbauelemente nach der Erfindung, deren PN-Übergänge gegen Oberflächen-Leckeffekte geschützt sind, können so hergestellt werden, daß sie gleichzeitig niedrige Kapazitätswerte aufweisen.
Die Erfindung besteht darin, daß zwischen einer Halbleiterzone vom einen Leitfähigkeitstyp und einer Halbleiterzone vom entgegengesetzten Leitfähigkeitstyp eine dünne Zwischenschicht aus Halbleitermaterial hohen spezifischen Widerstandes, insbesondere eine eigenleitende Halbleiterschicht, angebracht ist und daß diese Zwischenschicht mindestens ein enges Loch enthält, das mit dem Halbleitermaterial des einen Leitfähigkeitstyps ausgefüllt ist, so daß die
809 588/327
3 4
Lochfüllung einen kleinflächigen PN-Übergang mit sonderen Eigenschaften hervorbringt, von denen der der darunter angrenzenden Halbleiterschicht des an- negative Widerstand, insbesondere bei diesem Konderen Leitfähigkeitstyps bildet. struktionstyp, bemerkenswert ist. Wegen weiterer
Bei einem bekannten PJN-Halbleiterbauelement Einzelheiten sei auf die Arbeit von Leo Esaki in ist es bereits bekannt, der J-Schicht eine einzige 5 der Zeitschrift »Physical Review«, Januar 1958, zylindrische Öffnung zu geben, über deren Ränder S. 603 und 604, verwiesen.
die eine der beiden Halbleiterzonen herabgezogen ist. Der zugehörige Grundkörper und der obere Teil
Diese J-Schicht, welche die zylindrische Öffnung auf- der Oberflächen der Struktur nach der F i g. 1 sind weist, ist keine dünne Zwischenschicht. Außerdem ist mit Metallkontakten 6 und 7 versehen. Diese Kondiese Zwischenschicht auch nicht mit mindestens io takte sind vom ohmschen Charakter. Entsprechend einen »engen« Loch versehen, dessen »Füllung« einen der normalen Praxis sind noch elektrische Zuleitunschmalen PN-Übergang mit der darunter angrenzen- gen 8 und 9 durch Verschweißen mit den zugehöriden Halbleiterschicht des anderen Leitfähigkeitstyps gen ohmschen Kontakten 6 und 7 angebracht, bildet. Die F i g. 1A bis 1E zeigen die verschiedenen Her-
Eine Ausgestaltung der Erfindung betrifft ein Ver- 15 Stellungsphasen für das Halbleiterbauelement nach fahren zum Herstellen von Halbleiterbauelementen der Erfindung. In der F ig. IA ist die aus Germanium nach der Erfindung, welches darin besteht, daß die bestehende Unterlage wiedergegeben. In der F i g. 1B dünne Zwischenschicht aus Halbleitermaterial hohen sind die verschiedenen Schichten, welche auf dem spezifischen Widerstandes durch epitaktisches Auf- oberen Teil der Oberfläche der Unterlage gebildet wachsen auf einer Unterlage aus halbleitenden Mate- ao sind, dargestellt. Die gebildete Aufwachsschicht ist rial vorgegebenen Leitfähigkeitstyps hergestellt wird, aus Gallium-Arsenid hohen spezifischen Widerstandaß mindestens ein kleines Loch in die aufgewachsene des. Diese Schicht ist vorzugsweise durch Züchtung Schicht gemacht wird und daß danach zusätzliches nach dem Dampfphasenverfahren gebildet, bei dem Halbleitermaterial auf die Zwischenschicht hohen ein Ausgangsprodukt aus Gallium-Arsenid-Material, spezifischen Widerstandes in das in dieser Schicht 25 welches aus der Dampfphase niedergeschlagen werden gebildete Loch durch Niederschlag eingebracht wird, soll, mit einem Transportelement aus einem Halogen, so daß innerhalb des Loches durch den Kontakt z. B. Jod, in einem Teil des Reaktionsgefäßes zur zwischen der Unterlage und dem zusätzlichen Mate- Reaktion gebracht wird. Im Bereich einer tieferen rial ein PN-Übergang entsteht. Temperatur befindet sich in diesem Reaktionsgefäß
Die Erfindung sei nachstehend an Hand der sehe- 30 ein Substrat, auf das sich das aus der Dampfphase matischen Zeichnungen für eine beispielsweise Aus- durch einen Disproportionierungsprozeß losgelöste führungsform näher erläutert. Material ablagert. Dabei baut sich langsam eine
Fig. 1 zeigt eine Seitenansicht im Schnitt eines dünne Schicht auf dem oberen Teil des Substrates kompletten Halbleiterbauelements nach der Er- auf. Beim Niederschlagen finden Orientierungen statt, findung; 35 wenn bestimmte Bedingungen zwischen dem Nieder-
Fig. IA bis IE enthalten verschiedene Schnitt- schlag und der Unterlage und in der Herstellung erzeichnungen der Halbleiterstruktur in den verschie- füllt sind. Dieses orientierte Überwachsen nennt man denen Stufen der Fabrikation, welche mit einem Epitaxie.
Halbleiterbauelement endet, wie es in der Fig. 1 Nach der Bildung der aus Gallium-Arsenid bedargestellt ist. 40 stehenden Schicht 2 bis zu einer Dicke von etwa
In den Figuren bezeichnen die gleichen Bezugs- 25 Mikron wird auf dem oberen Teil der Schicht 2 zeichen die gleichen Teilelemente. eine dünne Schicht 10 aus geeignetem widerstands-
Das Halbleiterbauelement nach der F i g. 1 enthält fähigem Material, z. B. aus Apiezonwachs W aufgeeine Zone 1 als Unterlage, die aus Germanium vom bracht. Der Zweck dieses Wachses besteht darin, die Leitungstyp P+ gebildet ist, wenn das herzustellende 45 Bildung äußerst kleiner Öffnungen in der Gallium-Halbleiterbauelement eine Tunnel-Diode sein soll. Arsenid-Schicht 2 zu erleichtern. Die Apiezonwachs-Eine dünne Schicht 2 aus Gallium-Arsenid von schicht hat eine Dicke in der Größenordnung von 25 hohem spezifischem Widerstand, deren Dicke die bis 75 Mikron. Die gegen Ätzen widerstandsfähige Größenordnung von 25 Mikron hat, ist auf dem obe- Eigenschaft des Materials, das auf dem oberen Teil ren Teil der Oberfläche der Unterlage 1 angebracht. 50 der Schicht 2 abgelagert wird, ist sehr wichtig. Die Der Widerstand der Schicht 2 ist derart hoch, daß sie anderen wichtigen Eigenschaften sind leichtes Aufwie ein Isolator wirkt. Bemerkt sei noch, daß die bringen und Haftfähigkeit, niedrige dielektrische Schicht 2 von solcher Dicke sein kann, daß die Er- Widerstandsfähigkeit, leichte Verdampfbarkeit, hohe zielung äußerst niedriger Kapazitätswerte beim End- Viskosität bei Zimmertemperatur und Lösbarkeit in produkt in der Fabrikation möglich ist. 55 gewöhnlichen Lösungsmitteln.
Auf dem oberen Teil der Schicht 2 ist eine Nachdem die Schicht aus Apiezon-W-Wachs aufSchicht 3 aus Germanium vom Leitfähigkeitstyp N+ getragen ist, was vorzugsweise durch Aufsprühen angeordnet, welche, wie die Zone 1, mit in der Grö- einer Lösung des Wachses in einem Lösungsmittel ßenordnung von 1019 Atomen pro Kubikzentimeter wie Trichloräthylen geschehen kann, um eine nahezu entartet dotiert ist. Das Germaniummaterial vom 60 gleichmäßige Dicke zu erhalten, kann man sie trock-Leitfähigkeitstyp N+ ist auch in dem Loch 4 der nen und aushärten lassen. Dazu braucht man etwa Schicht 2, welche aus Gallium-Arsenid hohen spezi- 1 Stunde bei Zimmertemperatur. Als nächstes wird fischen Widerstandes besteht, angeordnet, wodurch das System beispielsweise in einer Metallzwinge ein PN-Übergang 5 mit dem Germanium vom Leit- straff gehalten. Die aus Germanium bestehende Zone 1 fähigkeitstyp P+ gebildet wird. 65 ist geerdet, wie F i g. 1C zeigt.
Dieser PN-Übergang ist ein quantenmechanisch Nach der F i g. 1C ist über der gewachsten Ober-
tunnelnder PN-Übergang, was dem extrem hohen fläche ein Mikromanipulator aufgestellt, der eine Dotierungspegel zuzuschreiben ist, welcher die be- scharf zugespitzte Federdrahtsonde 11 enthält. Dort,
wo ein Loch gewünscht wird, wird die Sonde erst auf die Oberfläche 12 herabgesetzt und in die ätzbeständige Schicht 10 (Apiezon-W-Wachs) ohne Anwendung elektrischer Energie gedrückt. Die Sonde kann tatsächlich die Halbleiteroberfläche, d. h. die GaI-lium-Arsenid-Schicht hohen spezifischen Widerstandes, erreichen, ohne ernstliche Beeinflussung der Ergebnisse.
Die Sonde wird dann zurückgezogen, bis sie ungefähr 25 bis 50 Mikron über der Einsenkung ist, die anfangs in der Ätzschutzmasse gebildet wurde. Dann wird ein hoher Spannungsimpuls aus der Stromquelle
13 von der Sonde auf den geerdeten Halbleiter entladen. Der gebildete Lichtbogen verdampft die Ätzschutzmasse in der Vertiefung
Desgleichen schlägt die Gallium-Arsenid-Schicht durch; das Auftreten des Lichtbogens bedeutet, daß das Gallium-Arsenid einen dielektrischen Durchbruch bis zu der Stelle erfahren hat, an der das Wachs verdampft worden ist. Dieser dielektrische Durchbruch ist in F i g. 1C durch das Bezugszeichen 16 angezeigt.
Der Durchschlag der Gallium-Arsenid-Schicht unterstützt das anschließende Ätzen. Dieses anschließende Ätzen findet am unteren Teil der Vertiefung
14 statt, der in der Schicht 2 gebildet ist. Die Menge der Ätzschutzmasse, welche verdampft wird, scheint von der Energie des erzeugten Lichtbogens abzuhängen. In einem besonderen Ausführungsfall entlädt sich ein 120-Mikrofarad-Kondensator bei 80 Volt am Eingang einer Teslaspule; der Ausgang der Teslaspule wird mit der Sonde 11 verbunden. Damit lassen sich Löcher von etwa 25 Mikron oder etwas weniger in einer Schicht aus Apiezon-W-Wachs von etwa 50 Mikron Dicke erzeugen und auch einen dielektrisehen Durchbruch des GaAs an der Stelle verursachen, an der das Apiezon-W-Wachs weggeblasen worden ist.
Der Zweck der Bildung einer solchen Vertiefung in der ätzbeständigen Schicht 10 besteht darin, daß der dielektrische Durchbruch genau an jener Stelle eintreten soll. Wenn die Vertiefung nicht erst gemacht wird, dann tritt der Lichtbogen an der schwächsten dielektrischen Nahstelle oder sogar an einer vorher gebildeten Einsenkung auf.
Ein anderer Grund für die Bildung der Vertiefung ist, den Lichtbogen trichterförmig in den gewünschten schmalen Flächenbereich zu führen.
Die Sonde 11 wird dann entfernt und zu einer anderen Stelle gebracht. Das Verfahren wird dann, wie in F i g. 1C dargestellt, wiederholt, um eine Anzahl von Löchern zu produzieren. In Schichten aus Gallium-Arsenid von etwa 25 Mikron Dicke, die auf Germaniumunterlagen niedergeschlagen sind, konnten so bei der Erfindung Reihen von hundert oder mehr Löchern hergestellt werden.
Gegen den winzigen Bereich 15 des Gallium-Arsenids hohen spezifischen Widerstandes, der am Grund der Vertiefung 14 freigelegt ist, wird jetzt das Ätzmittel angewandt, um in die Gallium-Arsenid-Schicht hineinzuätzen und damit die geätzten Löcher 17, wie in der Fig. ID gezeigt, zu bilden. Das Ätzmittel hierfür kann z. B. aus 5 Teilen NHO3, 1 Teil HF und 10 Teilen H2O bestehen. Ein anderes vorteilhaft zu verwendendes Ätzmittel, dessen Wirksamkeit in seiner Fähigkeit liegt, GaAs langsam, aber doch lOOOmal schneller zu ätzen, als es Ge ätzen würde, kann ebenfalls erfolgreich verwendet werden.
Nach der Entfernung der Ätzschutzmasse, das ist das Apiezon-W-Wachs, aus dem oberen Teil der Oberfläche wird das Germaniummaterial 18 vom entgegengesetzten Leitfähigkeitstyp, im Falle des Beispiels aus N+Ge, mit Dampf auf die obere Fläche und in die vorher ausgeätzten Löcher 17 gebracht, so daß eine Reihe von Tunnel-Dioden-Systemen mit den PN-Übergängen 19 geschaffen werden. Die PN-Ubergänge sind durch den Kontakt des Germaniums vom P+-Typ mit dem Germanium vom Leitfähigkeitstyp N+ bestimmt.
Wenn gewünscht, können natürlich auch Halbleiterbauelemente mit einem Hetero-PN-Ubergang verwirklicht werden, was durch Niederschlag von Gallium-Arsenid oder irgendeinem anderen epitaktisch verträglichen Halbleitermaterial auf den oberen Teil der Fläche und in die Löcher geschehen kann. Danach werden am oberen und unteren Teil der Flächen der Struktur ohmsche Kontakte 20 und 21 gebildet.
Die Gruppe von Bauelementen kann in einer Reihenform belassen werden, wie in der F i g. 1E dargestellt ist. Es können auch selbständige Einheiten aus der Reihe abgeschnitten werden. Eine solche Einheit zeigt die Fig. 1.
Bei den erhaltenen Halbleiterbauelementen mit sehr schmalen PN-Übergangsbereichen rührt der Schutz der PN-Übergänge gegen Oberflächen-Leckeffekte von der Einkapselung in eine Halbleiterschicht hohen spezifischen Widerstandes her. Die erhaltenen Halbleiterbauelemente haben auch sehr niedrige Kapazitätswerte, was darauf zurückzuführen ist, daß das epitaktische Niederschlagen von Halbleitermaterial hohen spezifischen Widerstandes bis zu annehmbaren Dicken möglich ist.
Nach einem anderen Ausführungsbeispiel des Herstellungsverfahrens, das die Herstellung von parametrischen Dioden zum Ziel hat, wird besser eine weniger stark dotierte Unterlage des einen Leitfähigkeitstyps verwendet als eine entartet dotierte Unterlage. Das schmale Loch in der niedergeschlagenen Schicht hohen spezifischen Widerstandes wird in der oben beschriebenen Weise gebildet. Jetzt wird ein kurzer Diffusionsprozeß benutzt, d. h., ein Störstoff vom selben Leitfähigkeitstyp wird in das vorher gebildete dem Substrat in der Nachbarschaft des zu bildenden Loch eindiffundiert, um eine stärkere Dotierung in dem Substrat in der Nachbarschaft des zu bildenden PN-Übergangs zu erzeugen. Danach wird entartet dotiertes Material vom entgegengesetzten Leitfähigkeitstyp in dem Loch niedergeschlagen, um so die verlangte variable Kapazität des PN-Ubergangs zu definieren.

Claims (7)

Patentansprüche:
1. Halbleiterbauelement mit mindestens einem im Halbleiterkörper eingebetteten PN-Übergang, insbesondere Tunnel-Diode bzw. Esaki-Diode, dadurch gekennzeichnet, daß zwischen einer Halbleiterzone (1) vom einen Leitfähigkeitstyp und einer Halbleiterzone (3) vom entgegengesetzten Leitfähigkeitstyp eine dünne Zwischenschicht (2) aus Halbleitermaterial hohen spezifischen Widerstandes angebracht ist und daß diese Zwischenschicht (2) mindestens ein enges Loch enthält, das mit dem Halbleitermaterial des einen Leitfähigkeitstyps ausgefüllt ist, so daß die Lochfüllung (4) einen kleinflächigen PN-Über-
gang (S) mit der darunter angrenzenden Halbleiterschicht (1) des anderen Leitfähigkeitstyps bildet.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die dünne Zwischenschicht (2) aus Halbleitermaterial hohen spezifischen Widerstandes eine eigenleitende Halbleiterschicht ist.
3. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dünne Zwischenschicht (2) aus einem Halbleitermaterial besteht, welches auf dem Material einer Halbleiterzone (1,3) epitaktisch aufgebracht wird.
4. Verfahren zum Herstellen eines Halbleiterbauelements nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die dünne Zwischenschicht (2) aus Halbleitermaterial hohen spezifischen Widerstandes durch epitaktisches Aufwachsen auf einer Unterlage (1) aus halbleitenden Material vorgegebenen Leitfähigkeitstyps hergestellt wird, daß mindestens ein kleines Loch in die aufgewachsene Schicht gemacht wird, und daß danach zusätzliches Halbleitermaterial auf die dünne Zwischenschicht (2) hohen spezifischen Widerstandes und in das in dieser Schicht (2) gebildete Loch durch Niederschlag eingebracht wird, so daß innerhalb des Loches durch den Kontakt zwischen der Unterlage (1) und dem zusätzlichen Material ein PN-Übergang entsteht.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß als Halbleitermaterial für die Unterlage (1) Germanium, für die dünne Zwischenschicht (2) hohen spezifischen Widerstandes Gallium-Arsenid und für das darauf niedergeschlagene Halbleitermaterial Germanium verwendet wird.
6. Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß das Halbleitermaterial der Unterlage (1) über die Entartung dotiert wird und insbesondere eine Störstoffkonzentration von 1019 Atomen pro Kubikzentimeter verwendet wird.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß auf die dünne Zwischenschicht (2) hohen spezifischen Widerstandes, welche auf der Oberfläche der Unterlage (1) gebildet wird, eine dünne Schicht (10) aus einem Material aufgebracht wird, welche gegen das Ätzmittel widerstandsfähig ist, daß in dieser ätzbeständigen Schicht mindestens ein Loch erzeugt wird, daß durch dieses Loch mittels einer Funkenentladung ein Durchschlag des darunter befindlichen Halbleitermaterials hohen spezifischen Widerstandes hergestellt wird, der zur Unterstützung eines anschließenden Ätzvorgangs für die Bildung eines engen Loches (16) in der dünnen Zwischenschicht (2) hohen spezifischen Widerstandes dient, und daß das so gebildete Loch mit Halbleitermaterial entgegengesetzten Leitfähigkeitstyps ausgefüllt wird.
In Betracht gezogene Druckschriften:
Französische Patentschriften Nr. 1193 364,
530;
USA.-Patentschriften Nr. 3 008 089, 2770761.
Hierzu 1 Blatt Zeichnungen
809 588/327 7.68 © Bundesdruckerei Berlin
DE19631274243 1962-06-27 1963-06-27 Verfahren zur herstellung einer tunneldiode Expired DE1274243C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US205725A US3234058A (en) 1962-06-27 1962-06-27 Method of forming an integral masking fixture by epitaxial growth

Publications (2)

Publication Number Publication Date
DE1274243C2 DE1274243C2 (de) 1974-07-25
DE1274243B true DE1274243B (de) 1974-07-25

Family

ID=22763379

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19631274243 Expired DE1274243C2 (de) 1962-06-27 1963-06-27 Verfahren zur herstellung einer tunneldiode

Country Status (2)

Country Link
US (1) US3234058A (de)
DE (1) DE1274243C2 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386864A (en) * 1963-12-09 1968-06-04 Ibm Semiconductor-metal-semiconductor structure
US3409483A (en) * 1964-05-01 1968-11-05 Texas Instruments Inc Selective deposition of semiconductor materials
DE1496870A1 (de) * 1964-10-01 1970-01-08 Hitachi Ltd Verfahren zur Herstellung einer Halbleiteranordnung
GB1079430A (en) * 1965-05-06 1967-08-16 Maxbo Ab A method and apparatus for heat sealing or cutting thermoplastic material
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
US3717514A (en) * 1970-10-06 1973-02-20 Motorola Inc Single crystal silicon contact for integrated circuits and method for making same
JPS5612723A (en) * 1979-07-11 1981-02-07 Fujitsu Ltd Manufacture of semiconductor device
US4447291A (en) * 1983-08-31 1984-05-08 Texas Instruments Incorporated Method for via formation in HgCdTe

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2770761A (en) * 1954-12-16 1956-11-13 Bell Telephone Labor Inc Semiconductor translators containing enclosed active junctions
FR1193364A (fr) * 1957-03-18 1959-11-02 Dispositif semi-conducteur
FR1228530A (fr) * 1958-05-15 1960-08-31 Thomson Houston Comp Francaise Dispositifs à semi-conducteur et leur procédé de préparation
US3008089A (en) * 1958-02-20 1961-11-07 Bell Telephone Labor Inc Semiconductive device comprising p-i-n conductivity layers

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2332003A (en) * 1941-06-28 1943-10-19 Process of engraving
US2492214A (en) * 1945-10-25 1949-12-27 Douglass C Fonda Method of marking tungsten carbide
BE570082A (de) * 1957-08-07 1900-01-01
BE572076A (de) * 1957-12-18
NL133498C (de) * 1958-06-18
US3044909A (en) * 1958-10-23 1962-07-17 Shockley William Semiconductive wafer and method of making the same
NL262369A (de) * 1959-05-28 1900-01-01

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2770761A (en) * 1954-12-16 1956-11-13 Bell Telephone Labor Inc Semiconductor translators containing enclosed active junctions
FR1193364A (fr) * 1957-03-18 1959-11-02 Dispositif semi-conducteur
US3008089A (en) * 1958-02-20 1961-11-07 Bell Telephone Labor Inc Semiconductive device comprising p-i-n conductivity layers
FR1228530A (fr) * 1958-05-15 1960-08-31 Thomson Houston Comp Francaise Dispositifs à semi-conducteur et leur procédé de préparation

Also Published As

Publication number Publication date
DE1274243C2 (de) 1974-07-25
US3234058A (en) 1966-02-08

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1152763C2 (de) Halbleiterbauelement mit mindestens einem PN-UEbergang
DE2032315C3 (de) Halbleiteranordnung mit emittergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
DE2509315A1 (de) Feldeffekt-halbleiterbauelement und verfahren zu dessen herstellung
DE1439741C3 (de) Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität
DE2749607C3 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1210488B (de) Verfahren zum Herstellen von Halbleiter-bauelementen, insbesondere von Tunnel-Diodenbzw. Esaki-Dioden, mit im Halbleiterkoerper eingebettetem PN-UEbergang
DE2238450A1 (de) Halbleiterbaugruppe und verfahren zur herstellung derselben
DE1284519B (de) Zusammengesetzte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1274243B (de) Verfahren zur herstellung einer tunneldiode
DE60133707T2 (de) Durchbruchsdiode und verfahren zur herstellung
DE1163459B (de) Doppel-Halbleiterdiode mit teilweise negativer Stromspannungskennlinie und Verfahren zum Herstellen
DE2364752A1 (de) Halbleitervorrichtung
DE3851175T2 (de) Bipolartransistor mit Heteroübergängen.
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2639364C3 (de) Thyristor
DE2059506C2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
EP0185854A2 (de) Halbleiter-Laserdiode mit vergrabener Heterostruktur
DE2551035C3 (de) Logische Schaltung in Festkörpertechnik
DE2115248A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1185292B (de) Doppelhalbleiterbauelement mit einem Esaki-UEbergang und einem parallel geschalteten weiteren UEbergang
DE2822911C2 (de) Halbleiteranordnung mit mindestens einem pn-Übergang und Verfahren zu ihrer Herstellung
DE1639581B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
C2 Grant after previous publication (2nd publication)