DE1439741C3 - Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität - Google Patents

Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität

Info

Publication number
DE1439741C3
DE1439741C3 DE1439741A DE1439741A DE1439741C3 DE 1439741 C3 DE1439741 C3 DE 1439741C3 DE 1439741 A DE1439741 A DE 1439741A DE 1439741 A DE1439741 A DE 1439741A DE 1439741 C3 DE1439741 C3 DE 1439741C3
Authority
DE
Germany
Prior art keywords
semiconductor
insulating layer
areas
monocrystalline
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1439741A
Other languages
English (en)
Other versions
DE1439741B2 (de
DE1439741A1 (de
Inventor
Klaus Dipl.-Phys. Dr. Hennings
Hans Juergen Dipl.-Phys. Dr. Schuetze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1439741A1 publication Critical patent/DE1439741A1/de
Publication of DE1439741B2 publication Critical patent/DE1439741B2/de
Application granted granted Critical
Publication of DE1439741C3 publication Critical patent/DE1439741C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76289—Lateral isolation by air gap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Pressure Sensors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen einer Festkörperschaltung mit geringer Nebenschlußkapazität, bei dem ein Halbleiterkörper an einer Oberflächenseite mit Verliefungen versehen wird, diese Oberfläche mit einer Isolierschicht bedeckt wird und in den Vertiefungen polykristallines Halbleitermaterial abgeschieden wird.
Eine Festkörperschaltung besteht bekanntlich aus einem Halbleiterkörper mit darin enthaltenen aktiven und/oder passiven Halbleiterbauelementen und einer auf dem Halbleiterkörper befindlichen Isolierschicht mit darauf aufgebrachten passiven Bauelementen und Leitungsbahnen. Um Wechselwirkungen der Bauelemente im Halbleiterkörper der Festkörperschaltung untereinander bzw. gegen den Grundkörper und kapazitive Nebenschlüsse der passiven Bauelemente und Leitungsbahnen zum Halbleiterkörper zu verhindern, werden verschiedene Methoden angewandt, welche unter dem Begriff Separation bekannt sind. So wird eine Separation der Halbleiterbauelemente im Halbleiterkörper der Festkörperschaltung z. B. dadurch erreicht, daß man die zu separierenden Halbleiterbereiche des Halbleiterkörpers mit Halbleitermaterial von entgegengesetztem Leitungstyp umgibt. Dieses Verfahren ist jedoch mit dem Nachteil verbunden, daß die dabei auftretenden pn-Übergänge relativ große Kapazitäten darstellen und die separierten Halbleiterbereiche deshalb eine hohe Nebenschlußkapazität besitzen. Zur Vermeidung dieser Nebenschlußkapazität ist ein Verfahren bekanntgeworden (Electronics, Bd. 37, Nr. 17, S. 23/24), bei welchem die mit Erhebungen bzw. Vertiefungen versehene Fläche eines Halbleiterkörpers mit einer Isolierschicht und einer hierauf epitaktisch abgeschiedenen Trägerschicht aus polykristallinem Halbleitermaterial versehen wird und dann das Halbleitermaterial des Ausganghalbleiterkörpers von der den Erhebungen gegenüberliegenden Fläche des Halbleiterkörpers abgetragen wird, derart, daß das die Erhebungen verbindende Halbleitermaterial restlos entfernt wird, so daß in der Isolierschicht von der Trägerschicht getragene, separierte einkristalline Bereiche stehenbleiben. Das beschriebene Verfahren besitzt jedoch den großen Nachteil, daß der erwähnte Abtragungsprozeß mit äußerster Präzision durchgeführt werden muß, um die gewünschte Dicke der separierten einkristallinen Bereiche zu erhalten, und daß die Koppelkapazität nicht unter den durch die Isolierschicht gegebenen Wert verkleinert werden kann, ohne daß dabei die Kri-Stallstruktur zerstört wird und ohne daß die separierenden Isolierschichten ausgeätzt werden oder überstehen. Die Separation der passiven Bauelemente und Leitungsbahnen, die sich auf der Isolierschicht der Halbleiteranordnung befinden, ist ebenfalls unbefriedigend, da die gewöhnlich verwendeten Isolierschichten eine Dicke von etwa 1 μιη und weniger besitzen und dadurch für die passiven Bauelemente und Leitungsbahnen kapazitive Nebenschlüsse zum Halbleiterkörper entstehen. Die Nebenschlußkapazitäten der Festkörperschaltung wirken sich besonders ungünstig auf die Frequenzgrenzen und die Schaltzeiten der in der Festkörperschaltung enthaltenen Bauelemente aus; z. B. wird die Grenzfrequenz von in der Festkörperschaltung enthaltenen Transistoren merklich herabgesetzt.
Zur Verminderung der Nebenschlußkapazitäten einer Festkörperschaltung ist bereits vorgeschlagen worden, an Stelle dieser Nebenschlußkapazitäten das Halbleitermaterial möglichst weitgehend zu entfernen, z. B. längs der Berandung der zu separierenden einkristallinen Bereiche durch Durchbrüche in der Isolierschicht hindurch Gräben aus dem Halbleiterkörper herauszuätzen bzw. das Halbleitermaterial unterhalb der passiven Bauelemente und Leitungsbahnen der Iso-
lierschicht bis zu einer vorgegebenen Tiefe und mindestens bis zu den lateralen Abmessungen der passiven Bauelemente und Leitungsbahnen mittels eines selektiven Ätzverfahrens zu entfernen. Das letztere Verfahren besitzt jedoch folgenden Nachteil: Da der Ätzangriff unterhalb der Durchbrüche in der Isolierschicht allseitig, d. h. sowohl nach den Seiten wie auch nach unten erfolgt, ist der Breite der Hohlräume bzw. der unterätzten Bereiche durch die Dicke des Halbleiterkörpers eine Grenze gesetzt, und zwar beträgt sie im Falle der gewöhnlich verwendeten Abmessungen des Halbleiterkörpers etwa 50 bis 100 μιτι. Sollen z. B. Widerstände, die im allgemeinen in Mäanderform aufgedampft werden, unterätzt werden, so ist es deshalb erforderlich, in jedem Mäanderzwischenraum eine Isolierschichtöffnung zum Unterätzen vorzusehen, was eine besondere Präzision bei der Maskenjustierung — die Herstellung der Öffnungen in der Isolierschicht erfolgt mit Hilfe der Photomaskentechnik — erfordert.
Bei einem anderen bekannten Verfahren (IBM Technical Disclosure Bulletin, Bd. 3, Nr. 12, S. 26 bis 27) wird auf den die Halbleiterbauelemente enthaltenden Halbleiterkörper eine dicke Isolierschicht aufgebracht. Nach der Befestigung auf einem zusätzlichen Trägerkörper wird der Halbleiterkörper dann von unten zwischen den einzelnen Bauelementen weggeätzt. Dieses Verfahren hat den Nachteil, daß verschiedene Bearbeitungsflächen vorhanden sind und dadurch Maskierungsschwierigkeiten auftreten. Außerdem ist die Oberflächenschicht uneben und der Halbleiterkörper ungeschützt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität anzugeben, mit dessen Hilfe eine wirksame Separation der Bauelemente und Leitungsbahnen der Festkörperschaltung erreicht wird, ohne daß die Gefahr besteht, daß der Halbleiterkörper der Festkörperschaltung durchgeätzt wird. Dabei soll nur eine Bearbeitungsfläche vorhanden sein und am Ende des Verfahrens eine im wesentlichen ebene Oberfläche vorliegen, durch die die Halbleiterbauelemente vermittels einer aufgebrachten Isolierschicht wirksam geschützt werden.
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß bestimmte Bereiche der Oberfläche des Ausgangshalbleiterkörpers vom ersten Leitungstyp mit für die Halbleiterbauelemente vorgesehenen, epitaktisch abgeschiedenen, einkristallinen Halbleiterbereichen versehen werden und die übrigen Bereiche dieser Halbleiteroberfläche mit einer ersten Isolierschicht bedeckt werden, daß die Oberflächenbereiche zwischen den einzelnen einkristallinen Bereichen gleichzeitig mit oder nach deren Bildung mit polykristallinem Halbleitermaterial aufgefüllt werden, so daß die so entstandene ebene Halbleiteroberfläche mit einer durchgehenden zweiten Isolierschicht bedeckt wird, die für die Aufnahme von Leitungsbahnen und/oder passiven Bauelementen vorgeseh'en ist, daß diese zweite Isolierschicht außerhalb der separierten einkristaliinen Bereiche und außerhalb der für die Leitungsbahnen bzw. passiven Bauelemente vorgesehenen Bereiche stellenweise durchbrochen wird, und daß durch diese Durchbrüche in der Isolierschicht hindurch Hohlräume aus dem polykristallinen Halbleitermaterial bis zur Tiefe der eingebetteten ersten Isolierschicht selektiv derart herausgeätzt werden, daß die Hohlräume die einkristallinen Bereiche ringförmig umgeben und sich bis unter die auf die zweite Isolierschicht aufgebrachten oder aufzubringenden Leitungsbahnen bzw. passiven Bauelemente erstrecken.
Mit Hilfe des erfindungsgemäßen Verfahrens wird eine wirksame Separation der Bauelemente und Leitungsbahnen der Festkörperschaltung untereinander und zum Halbleiterkörper ermöglicht, und zwar hat dies seine Ursache darin, daß die Separation durch aus dem Halbleitermaterial herausgeätzte Hohlräume erfolgt, d. h. durch ein Medium mit der Dielektrizitätskonstante 1 (Luft). Die im Innern der Anordnung befindlichen Isolierschichten begrenzen bei dem Ausätzen der Hohlräume aus dem Halbleiterkörper den selektiven Ätzvorgang nach unten, so daß nicht die Gefahr besteht, daß der Halbleiterkörper durchgeätzt wird. Das hat zur Folge, daß es mit dem erfindungsgemäßen Ver-
'5 fahren möglich ist, die seitliche Ausdehnung der Hohlräume bzw. der unterätzten Gebiete durch die Ätzzeit einzustellen.
Ein Ausführungsbeispie! des erfindungsgemäßen Verfahrens sei an Hand der Fig. la und Ib erläutert.
Nach der Fig. la wird ein Halbleiterkörper 1 mit einer ersten Isolierschicht 2 bedeckt, die dann im Bereich 3 mit Hilfe von Maskierungstechniken durchbrochen wird. Daraufhin wird in einem Epitaxialreaktor auf der Oberfläche des z. B. p-leitenden Halbleiterkörpers eine Halbleiterschicht 4 mit gegenüber dem Halbleiterkörper entgegengesetzten Leitungstyp, also z. B. n-Typ, epitaktisch abgeschieden, welche im Bereich 3 monolkristallin und auf der Isolierschicht 2 polykristallin aufwächst. Man ist auch in der Lage — wie dies bei der Separation mit epitaktisch gewachsenen pn-Übergängen üblich ist —, vor dem Aufwachsprozeß eine n + -Zone 5 im Bereich 3 in den Halbleiterkörper 1 einzudiffundieren, um auf diese Weise z. B. ein niederohmiges Kollektorgebiet zu erzielen. Die aufgewachsene Halbleiterschicht 4 wird dann mit einer durchgehenden zweiten Isolierschicht 6 bedeckt. Nun werden Öffnungen 7 in der Isolierschicht 6 angebracht und durch diese Öffnungen hindurch die Hohlräume 8 unter den auf die Isolierschicht 6 aufgedampften bzw. aufzudampfenden passiven Bauelementen und Leitungsbahnen aus der Halbleiterschicht 4 selektiv herausgeätzt, und zwar ist dies sowohl vor als auch nach der Herstellung der Halbleiterbauelemente in den einkristallinen Halbleiterbereichen 9 möglich. Die seitliche Separation der einkristallinen Bereiche 9 erfolgt durch Herstellen z. B. ringförmiger Durchbrüche 10 in der Isolierschicht 6 und Herausätzen von ebenfalls z. B. ringförmigen Hohlräumen 11 aus der Halbleiterschicht 4. Die zwischen den Durchbrüchen in der Isolierschicht 6 stehenbleibenden Stege dienen zum Aufdampfen von Leitungsbahnen auf die Isolierschicht 6. Das erfindungsgemäße Verfahren besitzt den besonderen Vorteil, daß der separierende pn-Übergang, in der F i g. la der pn-Übergang unterhalb der Zone 5, durch die öffnung 3 in der Isolierschicht 2 begrenzt und damit automatisch passiviert ist. Dieser passivierte Separationsübergang wird durch den Hohlraum 11 nicht mehr berührt, wenn letzterer nicht zu groß ausgebildet wird.
Ein abgewandeltes Ausführungsbeispiel des beschriebenen Verfahrens ist in der Fig. Ib dargestellt. Von einem Halbleiterkörper 1, der aus einem Substrat mit einer darauf befindlichen Epitaxialschicht von entgegengesetztem Leitfähigkeitslyp besteht, wird z. B. mit Hilfe der Photomaskierungstechnik die Epitaxialschicht derart abgetragen, daß die gewünschten einkristallinen Bereiche 9 stehen bleiben. Anschließend werden die Isolierschicht 2 und die polykristalline Halbleiterschicht 4 aufgebracht. Dann wird die Oberfläche der Halb-
leiteranordnung eingeebnet und mit der durchgehenden Isolierschicht 6 bedeckt. Das Herausätzen der Hohlräume 8 und 11 erfolgt wie im obigen Ausführungsbeispiel. Das beschriebene Verfahren besitzt den Vorteil, daß auch im Falle eines zu lang andauernden Ätzprozesses bei der Herstellung der Hohlräume 11 der pn-Übergang im Bereich 9 nicht angegriffen bzw. freigelegt wird.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen einer Festkörperschaltung mit geringer Nebenschlußkapazität, bei dem ein Halbleiterkörper an einer Oberflächenseite mit Vertiefungen versehen wird, diese Oberfläche mit einer Isolierschicht bedeckt wird und in den Vertiefungen polykristallines Halbleitermaterial abgeschieden wird, dadurch gekennzeichnet, daß bestimmte Bereiche der Oberfläche des Ausgangshalbleiterkörpers (1) vom ersten Leitungstyp mit für die Halbleiterbauelemente vorgesehenen, epitaktisch abgeschiedenen, einkristallinen Halbleiterbereichen (9) versehen werden und die übrigen Bereiche dieser Halbleiteroberfläche mit einer ersten Isolierschicht (2) bedeckt werden, daß die Oberflächenbereiche zwischen den einzelnen einkristallinen Bereichen (9) gleichzeitig mit oder nach deren Bildung mit polykristallinem Halbleitermaterial aufgefüllt werden, daß die so entstandene ebene Halbleiteroberfläche mit einer durchgehenden zweiten Isolierschicht (6) bedeckt wird, die für die Aufnahme von Leitungsbahnen und/oder passiven Bauelementen vorgesehen ist, daß diese zweite Isolierschicht (6) außerhalb der separierten einkristallinen Bereiche (9) und außerhalb der für die Leitungsbahnen bzw. passiven Bauelemente vorgesehenen Bereiche stellenweise durchbrochen wird, und daß durch diese Durchbrüche (10, 7) in der Isolierschicht (6) hindurch Hohlräume (11, 8) aus dem polykristallinen Halbleitermaterial (4) bis zur Tiefe der eingebetteten ersten Isolierschicht (2) selektiv derart herausgeätzt werden, daß die Hohlräume (11, 8) die einkristallen Bereiche (9) ringförmig umgeben und sich bis unter die auf die zweite Isolierschicht (6) aufgebrachten oder aufzubringenden Leitungsbahnen bzw. passiven Bauelemente erstrecken.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Ausgangshalbleiterkörper (1) vor der Erzeugung der einkristallinen Halbleiterbereiche (9) mit der Isolierschicht (2) überzogen und diese Isolierschicht in einem ersten vorbestimmten Bereich (3) durchbrochen wird, daß durch diesen Durchbruch hindurch eine niederohmige Zone (5) durch Eindiffusion von Störstellen im Ausgangshalbleiterkörper (1) erzeugt wird und daß danach auf die Halbleiteroberfläche eine Halbleiterschicht (4) zur gleichzeitigen Erzeugung der ein- und polykristallinen Bereiche epitaktisch abgeschieden wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Ausgangshalbleiterkörper (1) und die epitaktisch abgeschiedene Halbleiterschicht (4) zueinander entgegengesetzte Leitungstypen aufweisen.
4. Verfahren nach Anspruch 2 und 3, dadurch gekennzeichnet, daß die eindiffundierte Zone (5) den Leitungstyp der epitaktisch abgeschiedenen Halbleiterschicht (4) aufweist.
DE1439741A 1964-08-08 1964-11-14 Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität Expired DE1439741C3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DET0026759 1964-08-08
DET0027136 1964-10-03
DET0027418 1964-11-14

Publications (3)

Publication Number Publication Date
DE1439741A1 DE1439741A1 (de) 1969-09-04
DE1439741B2 DE1439741B2 (de) 1975-01-09
DE1439741C3 true DE1439741C3 (de) 1975-08-21

Family

ID=27213131

Family Applications (3)

Application Number Title Priority Date Filing Date
DE19641439712 Pending DE1439712A1 (de) 1964-08-08 1964-08-08 Verfahren zur Herstellung isolierter einkristalliner Bereiche mit geringer Nebenschlusskapazitaet im Halbleiterkoerper einer mikrominiaturisierten Schaltungsanordnung auf Festkoerperbasis
DE19641439728 Pending DE1439728A1 (de) 1964-08-08 1964-10-03 Festkoerper- bzw. Hybridschaltung mit geringer Nebenschlusskapazitaet und guter Waermeableitung
DE1439741A Expired DE1439741C3 (de) 1964-08-08 1964-11-14 Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität

Family Applications Before (2)

Application Number Title Priority Date Filing Date
DE19641439712 Pending DE1439712A1 (de) 1964-08-08 1964-08-08 Verfahren zur Herstellung isolierter einkristalliner Bereiche mit geringer Nebenschlusskapazitaet im Halbleiterkoerper einer mikrominiaturisierten Schaltungsanordnung auf Festkoerperbasis
DE19641439728 Pending DE1439728A1 (de) 1964-08-08 1964-10-03 Festkoerper- bzw. Hybridschaltung mit geringer Nebenschlusskapazitaet und guter Waermeableitung

Country Status (6)

Country Link
US (1) US3689992A (de)
CH (1) CH449777A (de)
DE (3) DE1439712A1 (de)
FR (1) FR1453410A (de)
GB (2) GB1124627A (de)
SE (1) SE337871B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3815223A (en) * 1971-02-08 1974-06-11 Signetics Corp Method for making semiconductor structure with dielectric and air isolation
US3786560A (en) * 1972-03-20 1974-01-22 J Cunningham Electrical isolation of circuit components of integrated circuits
US3883948A (en) * 1974-01-02 1975-05-20 Signetics Corp Semiconductor structure and method
JPS589584B2 (ja) * 1974-01-11 1983-02-22 株式会社日立製作所 ハンドウタイソウチ
US4169000A (en) * 1976-09-02 1979-09-25 International Business Machines Corporation Method of forming an integrated circuit structure with fully-enclosed air isolation
US4106050A (en) * 1976-09-02 1978-08-08 International Business Machines Corporation Integrated circuit structure with fully enclosed air isolation
US4860081A (en) * 1984-06-28 1989-08-22 Gte Laboratories Incorporated Semiconductor integrated circuit structure with insulative partitions
US4987101A (en) * 1988-12-16 1991-01-22 International Business Machines Corporation Method for providing improved insulation in VLSI and ULSI circuits
US5070026A (en) * 1989-06-26 1991-12-03 Spire Corporation Process of making a ferroelectric electronic component and product
US5098856A (en) * 1991-06-18 1992-03-24 International Business Machines Corporation Air-filled isolation trench with chemically vapor deposited silicon dioxide cap
US5227658A (en) * 1991-10-23 1993-07-13 International Business Machines Corporation Buried air dielectric isolation of silicon islands
GB9305448D0 (en) * 1993-03-17 1993-05-05 British Tech Group Semiconductor structure and method of manufacturing same
US5324683A (en) * 1993-06-02 1994-06-28 Motorola, Inc. Method of forming a semiconductor structure having an air region
US5508231A (en) * 1994-03-07 1996-04-16 National Semiconductor Corporation Apparatus and method for achieving mechanical and thermal isolation of portions of integrated monolithic circuits
US5750415A (en) * 1994-05-27 1998-05-12 Texas Instruments Incorporated Low dielectric constant layers via immiscible sol-gel processing
WO1999059203A1 (en) * 1998-05-08 1999-11-18 Infineon Technologies Ag Substrate and method for manufacturing the same
US6211057B1 (en) 1999-09-03 2001-04-03 Taiwan Semiconductor Manufacturing Company Method for manufacturing arch air gap in multilevel interconnection
KR100841141B1 (ko) * 2000-09-21 2008-06-24 캠브리지 세미컨덕터 리미티드 반도체 장치 및 반도체 장치의 형성 방법
GB2371922B (en) 2000-09-21 2004-12-15 Cambridge Semiconductor Ltd Semiconductor device and method of forming a semiconductor device
WO2006024857A1 (en) * 2004-09-03 2006-03-09 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
FR2947949B1 (fr) 2009-07-08 2012-03-02 Centre Nat Rech Scient Module electronique de puissance
US8853816B2 (en) 2012-12-05 2014-10-07 Nxp B.V. Integrated circuits separated by through-wafer trench isolation

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3079254A (en) * 1959-01-26 1963-02-26 George W Crowley Photographic fabrication of semiconductor devices
US3158788A (en) * 1960-08-15 1964-11-24 Fairchild Camera Instr Co Solid-state circuitry having discrete regions of semi-conductor material isolated by an insulating material
US3290753A (en) * 1963-08-19 1966-12-13 Bell Telephone Labor Inc Method of making semiconductor integrated circuit elements
US3307239A (en) * 1964-02-18 1967-03-07 Bell Telephone Labor Inc Method of making integrated semiconductor devices

Also Published As

Publication number Publication date
DE1439741B2 (de) 1975-01-09
CH449777A (de) 1968-01-15
GB1124627A (en) 1968-08-21
US3689992A (en) 1972-09-12
SE337871B (de) 1971-08-23
DE1439728A1 (de) 1969-11-06
DE1439712A1 (de) 1968-11-28
GB1124628A (en) 1968-08-21
DE1439741A1 (de) 1969-09-04
FR1453410A (fr) 1966-06-03

Similar Documents

Publication Publication Date Title
DE1439741C3 (de) Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE1696092C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2523307C2 (de) Halbleiterbauelement
DE2654945C2 (de) Auf dem EFG-Verfahren beruhendes Verfahren zur Herstellung von im wesentlichen ebenen, insbesondere im wesentlichen einkristallinen Bändern aus kristallinem Festkörpermaterial zur Verwendung für elektronische Festkörperanordnungen, insbesondere Halbleiterbauelemente und Solarzellen
DE1564191B2 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen
DE69333843T2 (de) Ätzverfahren für Silizium-Substrat
DE2039988A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1963162B2 (de) Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe
DE2423816A1 (de) Verfahren zur herstellung von halbleiteranordnungen und durch dieses verfahren hergestellte halbleiteranordnungen
DE1221363B (de) Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen
EP0001038B1 (de) Herstellung einer Siliciummaske und ihre Verwendung
DE1589918A1 (de) Verfahren zum Herstellen integrierter Schaltungen mit durch eingebettete Trennfugen aus dielektrischem Material gegenseitig elektrisch isolierten Schaltelementen
DE19743296C1 (de) Verfahren zur Herstellung einer offenen Form
DE1274243C2 (de) Verfahren zur herstellung einer tunneldiode
DE1965408C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1280416B (de) Verfahren zum Herstellen epitaktischer Halbleiterschichten auf elektrisch leitenden Schichten
EP0058231A2 (de) Herstellung von Lumineszenz- oder Laserdioden mit intern begrenzter Leuchtfläche
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2718781C2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen
DE2657822C2 (de)
DE2106540A1 (de) Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2627307C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)